DE19638772A1 - Telekommunikationsgerät, insbesondere Mobilfunkendgerät - Google Patents
Telekommunikationsgerät, insbesondere MobilfunkendgerätInfo
- Publication number
- DE19638772A1 DE19638772A1 DE19638772A DE19638772A DE19638772A1 DE 19638772 A1 DE19638772 A1 DE 19638772A1 DE 19638772 A DE19638772 A DE 19638772A DE 19638772 A DE19638772 A DE 19638772A DE 19638772 A1 DE19638772 A1 DE 19638772A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- processor
- counter
- address counter
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/02—Terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Description
Die Erfindung bezieht sich auf ein Telekommunikationsgerät, insbesondere Mobil
funkendgerät, mit mindestens einem zur Verarbeitung von Daten dienenden Prozes
sor, dem mindestens ein Datenspeicher zugeordnet ist, der mit dem Prozessor über
Daten- und Adreßleitungen eines Bussystems gekoppelt ist.
In prozessorgesteuerten Telekommunikationsgeräten sind Prozessoren und Daten
speicher über Bussysteme miteinander gekoppelt, die je nach Systemkonfiguration
eine bestimmte Anzahl Datenleitungen und Adreßleitungen aufweisen. Die Bussyste
me weisen auch Steuerleitungen auf, über die Steuersignale zwischen den Prozesso
ren und den Datenspeichern ausgetauscht werden. Als Prozessoren werden beispiels
weise Mikroprozessoren oder auch Signalprozessoren verwendet. Beispiele für ver
wendete Datenspeicher sind RAM, ROM, EPROM und Flash EPROM. Einem Pro
zessor können mehrere Datenspeicher zugeordnet sein, auf die er zugreifen kann.
Um Daten eines Datenspeichers zu laden, werden vom jeweiligen Prozessor Adres
sen an die Adreßleitungen des Bussystems angelegt und an den Datenspeicher über
tragen. Der Datenspeicher überträgt daraufhin die zugehörigen Daten über die
Datenleitungen des Bussystems an den Prozessor. Die Adressierung über die
Adreßleitungen des Bussystems ist mit einem für viele Anwendungsfälle nicht ver
nachlässigbaren Energieverbrauch verbunden. Der Energieverbrauch ist insbesondere
für Telekommunikationsgeräte, die als Energiequelle eine Batterie oder einen Akku
mulator verwenden, eine kritische Größe (z. B. für Mobilfunkendgeräte). Weiterhin
ergeben sich durch die Adressierung über Datenbusadreßleitungen bestimmte Min
destzugriffszeiten für einen Zugriff eines Prozessors auf einen Datenspeicher, so daß
die Schnelligkeit, mit der Programmabläufe vom Prozessor durchgeführt werden
können, entsprechend beschränkt ist.
Der Erfindung liegt daher die Aufgabe zugrunde, den Energieverbrauch des ein
gangs genannten Telekommunikationsgeräts und gleichzeitig die Zugriffszeiten des
Prozessors auf den Datenspeicher zu verringern
Die Aufgabe wird dadurch gelöst, daß dem Datenspeicher ein erster Adreßzähler zugeordnet ist, daß der erste Adreßzähler zur Lieferung von Adressen an den Daten speicher dient und daß Mittel vorgesehen sind, die beim Abweichen einer vom ersten Adreßzähler generierten Adresse von einer parallel vom Prozessor generierten Adresse eine Initialisierung des ersten Adreßzählers durch eine Übertragung der vom Prozessor generierten Adresse über das Bussystem zum ersten Adreßzähler bewirken.
Die Aufgabe wird dadurch gelöst, daß dem Datenspeicher ein erster Adreßzähler zugeordnet ist, daß der erste Adreßzähler zur Lieferung von Adressen an den Daten speicher dient und daß Mittel vorgesehen sind, die beim Abweichen einer vom ersten Adreßzähler generierten Adresse von einer parallel vom Prozessor generierten Adresse eine Initialisierung des ersten Adreßzählers durch eine Übertragung der vom Prozessor generierten Adresse über das Bussystem zum ersten Adreßzähler bewirken.
Der erste Adreßzähler liefert die zur Adressierung des Datenspeichers notwendigen
Adressen. Der Zählerstand des ersten Adreßzählers und damit die von diesem gelie
ferte Adresse sind der vom Prozessor gelieferten Adresse angepaßt. Die Anpassung
erfolgt durch Initialisierung des Adreßzählers und anschließende Änderung des Zähl
erstandes. Eine Initialisierung des Adreßzählers hat zu erfolgen, wenn zwischen
zwei aufeinanderfolgenden vom Prozessor gelieferten Adressen eine Differenz be
steht, die größer als ein Inkrementierungs- oder Dekrementierungsschritt des ersten
Zählers ist, d. h. wenn ein Adreßsprung vorliegt. Bei den übrigen Adreßänderungen
durch den Prozessor ohne derartige Adreßsprünge, was für große Teile von Pro
grammabläufen in der Regel der Fall ist, kann die Adreßänderung durch einfache
Anpassung des Zählerstandes des ersten Adreßzählers erfolgen. Die Anpassung kann
durch eine Übertragung eines Steuersignals der Prozessoradreßlogik über eine ein
zelne Steuerleitung zum ersten Adreßzähler erfolgen. Da eine Adressierung über die
Adreßleitungen des Bussystems nur bei den Initialisierungen des ersten Adreßzählers
erforderlich ist, kann der Energieverbrauch des Telekommunikationsgeräts gesenkt
werden, denn die Adressierungen über parallele Adreßleitungen werden jeweils
durch die Übertragung eines Steuersignals zum ersten Adreßzähler zu dessen Inkre
mentierung oder Dekrementierung und das Anlegen der vom ersten Adreßzähler
generierten Adresse ohne Benutzung der Adreßleitungen des Bussystems ersetzt, was
weniger Energie verbraucht. Weiterhin wird die Zugriffszeit auf den Datenspeicher
reduziert, da die Generierung neuer Adressen durch Änderungen des Zählerstandes
des ersten Adreßzählers und die Adressierung des Datenspeichers mit den vom
ersten Adreßzähler auf diese Weise generierten Adressen weniger Zeit erfordert als
die herkömmliche Adressierung über die Adreßleitungen des Bussystems des Tele
kommunikationsgeräts. Die so erhöhte Verarbeitungsgeschwindigkeit kann durch
einen im Prozessor angeordneten Cache-Speicher weiter erhöht werden.
In einer Ausgestaltung der Erfindung ist dem Prozessor ein zweiter Adreßzähler
zugeordnet und es sind Mittel zur parallelen Initialisierung und parallelen Zähler
standsänderung des ersten und zweiten Adreßzählers vorgesehen.
Mit dem zweiten Adreßzähler steht dem Prozessor ein Mittel zur Verfügung, mit
dem er den Zählerstand des ersten Adreßzählers simulieren kann. Ob eine Adreß
übertragung zum ersten Adreßzähler über die Adreßleitungen des Bussystems erfor
derlich ist, kann durch Auswertung des zweiten Adreßzählers nun am Ort des Pro
zessors mit wenig Schaltungsaufwand festgestellt werden.
Insbesondere ist eine Vergleichereinheit vorgesehen, die zum Vergleich der vom
Prozessor generierten Adressen mit den Zählerständen des zweiten Adreßzählers
dient und die nach einem Feststellen einer Ungleichheit zwischen zwei Vergleichs
werten ein Laden der entsprechenden vom Prozessor generierten Adresse in den
zweiten Adreßzahler und über das Bussystem in den ersten Adreßzähler bewirkt.
Die Vergleichereinheit übernimmt die Durchführung der Vergleichsoperationen und
Steuerungsfunktionen zum Übertragen einer Adresse in den ersten Adreßzähler. Die
Adressierung des Datenspeichers kann schneller durchgeführt werden. Der Hard
ware-Aufwand zur Realisierung dieser Ausgestaltung ist gering.
Durch eine serielle Übertragung von Adreßdaten über das Bussystem zum ersten
Adreßzähler ist es möglich, Adreßleitungen einzusparen. Jedoch ist dieser Vorteil
mit einem höheren zeitlichen Aufwand für die Adreßübertragung über das Bussy
stem verbunden.
Vorzugsweise sind einerseits der Datenspeicher und der erste Adreßzähler und/oder
andererseits auch der Prozessor, der zweite Adreßzähler und die Vergleichereinheit
jeweils auf einem gemeinsamen Chip angeordnet, wodurch die erfindungsgemäße
Ausführung des Telekommunikationsgeräts insbesondere bei einer Massenproduktion
kostengünstig und mit möglichst wenig einzelnen Bauteilen realisiert wird.
In einer anderen Ausgestaltung der Erfindung ist vorgesehen, daß die Anzahl Adreß
leitungen des Bussystems kleiner als die Anzahl Adreßbits pro Adresse ist, daß eine
Übertragung einer bestimmten Anzahl höherwertigster Adreßbits einer Adresse zum
ersten Adreßzähler vorgesehen ist und daß nachfolgend eine Änderung des Zähler
standes des ersten Adreßzählers mittels von der Prozessorlogik generierter Steuer
signale vorgesehen ist, um die nicht übertragenen niederwertigsten Adreßbits zu
rekonstruieren. Die gegenüber herkömmlichen und gleiche Adreßlängen verarbei
tenden Geräten reduzierte Anzahl erforderlicher Adreßleitungen für zu einer kosten
günstigeren Realisierung des Bussystems und zu einem reduzierten Energieverbrauch
des Telekommunikationsgeräts, jedoch erhöht sich gegebenenfalls die Zugriffszeit
bei Sprüngen. Die Rekonstruktion der nicht über Adreßleitungen zum ersten Adreß
zähler und damit zum Datenspeicher übertragenen Adreßbits durch Änderung des
Zählerstandes des ersten Adreßzahlers mittels Steuersignalen, die über eine einzige
gesonderte Steuerleitung übertragen werden können, ist allerdings schnell und erfor
dert einen geringen Steuerungsaufwand.
Die Erfindung betrifft auch ein Verfahren zur Adressierung eines Datenspeichers
mittels eines Prozessors, der mit dem Datenspeicher über ein Bussystem gekoppelt
ist. Das Verfahren beinhaltet, daß ein dem Datenspeicher zugeordneter Adreßzähler
Adressen an den Datenspeicher liefert und daß beim Abweichen einer vom Adreß
zähler generierten aktuellen Adresse von einer parallel vom Prozessor generierten
Adresse eine Initialisierung des Adreßzählers durch eine Übertragung der vom Pro
zessor generierten aktuellen Adresse über das Bussystem zum Adreßzähler erfolgt.
Ausführungsbeispiele der Erfindung werden im folgenden anhand der Zeichnung
näher erläutert.
Die Figur zeigt ein erfindungsgemäßes Telekommunikationsgerät.
Das in der Figur dargestellte Telekommunikationsgerät 1 ist im vorliegenden Fall als
Mobilfunkendgerät ausgeführt. Es weist eine Sende-/Empfangseinheit (Transceiver)
2 auf, an die eine Sende-/Empfangsantenne 3 angeschlossen ist. Die Sende-/Emp
fangseinheit 2 kommuniziert mit einem Prozessor 4, der beispielsweise als Mikro
prozessor oder Signalprozessor ausgeführt ist. Der Prozessor 4 dient zur Signalver
arbeitung von über die Sende-/Empfangseinheit 2 empfangenen Empfangssignalen
und von über die Sende-/Empfangseinheit 2 gesendeten Sendesignalen. Er stellt eine
zentrale Steuereinheit dar, die die Funktionen des Telekommunikationsgeräts 1 steu
ert, und weist einen Cache-Speicher 5 auf, der mit den übrigen in einem Funktions
block 6 zusammengefaßten Einheiten des Prozessors 4 kommuniziert. Der Cache-Speicher
5 dient als Pufferspeicher und beschleunigt in üblicher Weise die Steue
rungsfunktionen und die Signal-/Datenverarbeitung des Prozessors 4. Der Pro
gramm-Cache-Speicher erlaubt Rücksprünge im internen Cache-Speicher, ohne daß
auf einen externen Datenspeicher 9 erneut zugegriffen werden muß.
Das Telekommunikationsgerät 1 enthält ein Bussystem mit einem Datenbus 7 und
einem Adreßbus 8. Diese sind zur Verdeutlichung mit fettgedruckten Linien darge
stellt. Das Bussystem weist außerdem einen nicht dargestellten Steuerbus auf, über
dessen Steuerleitungen der Prozessor 4 Steuersignale mit anderen Komponenten des
Telekommunikationsgeräts austauscht.
Das Telekommunikationsgerät 1 enthält einen schon erwähnten Datenspeicher 9 zur
Speicherung von zur Ausführung von Programmen erforderlichen Daten. Zum Aus
lesen von Daten wird der Datenspeicher 9 vom Prozessor 4 adressiert, was später
noch näher erläutert wird. Das als Mobilfunkendgerät ausgeführte Telekommunika
tionsgerät 1 enthält mehrere Prozessoren, im vorliegenden Fall einen Mikroprozes
sor und einen Signalprozessor. Außerdem sind hier mehrere Datenspeicher vorge
sehen (RAM-Speicher, EPROM-Speicher und Flash EPROM-Speicher). Zur Dar
stellung des Erfindungsprinzips reicht es aber aus, nur auf einen einzigen Prozessor
4 und einen einzigen Datenspeicher 9 bezug zu nehmen. Dem Datenspeicher 9 ist
ein erster Adreßzähler 10 zugeordnet, dessen Zählerstände als Adressen dem Daten
speicher 9 zugeführt werden. Dem Prozessor 4 sind ein zweiter Adreßzähler 11 und
eine Vergleichereinheit 12 zugeordnet, denen vom Prozessor 4 generierte Adressen
parallel zugeführt werden. Die Vergleichereinheit 12 vergleicht die vom Prozessor
generierten Adressen jeweils mit dem Zählerstand des Adreßzählers 11. Für den
Fall, daß der Zählerstand des Adreßzählers 11 nicht der gerade vom Prozessor 4
gelieferten Adresse entspricht, liefert die Vergleichereinheit 12 sowohl an den zwei
ten Adreßzähler 11 als auch an den ersten Adreßzähler 10 ein Steuersignal, das ein
Laden der gerade vom Prozessor generierten Adresse in die beiden Adreßzähler 10
und 11 bewirkt (Initialisierung der Adreßzähler 10 und 11). Dabei wird die vom
Prozessor 4 generierte Adresse direkt, d. h. ohne Benutzung des Bussystems des
Telekommunikationsgeräts 1 in den Adreßzähler 11 geladen und in einen entspre
chenden Zählerstand des Adreßzählers 11 umgesetzt. Ein Laden dieser Adresse in
den Adreßzähler 10 erfolgt über den Adreßbus 8. Dazu ist im vorliegenden Fall der
Adreßzähler 11 ausgangsseitig mit dem Adreßbus 8 gekoppelt, wobei der Adreßzäh
ler 10 eingangsseitig mit dem Adreßbus 8 gekoppelt ist.
Für alle Fälle, bei denen die Vergleichereinheit 12 feststellt, daß die vom Prozessor
4 gelieferte Adresse mit dem Zählerstand des Adreßzählers 11 übereinstimmt, wird
von dieser keine Initialisierung der Adreßzähler 10 und 11 und keine Adreßübertra
gung über den Adreßbus 8 wie oben beschrieben bewirkt. Dies ist immer dann der
Fall, wenn zwei nacheinander vom Prozessor 4 generierte Adressen keinen Adreß
sprung beinhalten, d. h. daß sich die neue Adresse eines entsprechenden Adressen
paars aus der alten Adresse durch einfache Inkrementierung oder Dekrementierung
ergibt. Für derartige Fälle, die innerhalb von Programmabläufen wesentlich häufiger
sind als Programmsprünge, simuliert der Adreßzähler 10 die Adreßgenerierung
durch den Prozessor 4, d. h. sein Zählerstand gibt die vom Prozessor 4 generierte
Adresse korrekt wieder. Das gleiche gilt für den Adreßzähler 11. Dazu wird den
Adreßzählern 10 und 11 mit jeder Adressengenerierung durch den Prozessor 4
parallel ein Steuersignal über eine Steuerleitung 13 zugeführt, das eine paralle
Inkrementierung oder Dekrementierung der Adreßzähler 10 und 11. Ein über die
Steuerleitung 13 den Adreßzählern 10 und 11 zugeführtes Steuersignal wird gleich
zeitig auch dem Datenspeicher 9 zugeführt, so daß ein Auslesen eines zu der vom
Adreßzähler 10 gelieferten Adresse gehörenden Datenwortes und eine Übertragung
dieses Datenwortes über den Datenbus 7 zum Prozessor 4 bewirkt wird, der das
übertragene Datenwort weiterverarbeitet.
Mit der beschriebenen Erfindung kann der durch die Adressierung des Datenspei
chers 9 bedingte Energieverbrauchs des Telekommunikationsgeräts 1 reduziert
werden, da eine Adressierung des Datenspeichers 9 über den Adreßbus 8 nur bei
den Initalisierungen der Adreßzähler 10 und 11 durchgeführt wird. Bei den übrigen
Adressierungen des Datenspeichers 9 wird der Adreßbus nicht benutzt und die
Adreßleitungen können energiesparend deaktiviert bleiben. Ebenso werden die
Zugriffszeiten auf den Datenspeicher 9 verringert, da bei den Adressierungen ohne
Verwendung des Adreßbusses 8 die üblichen Adressierungssteuerungsmaßnahmen
zur Steuerung der Adreßübertragung über den Adreßbus 8 entfallen können.
Die Erfindung kann dergestalt weitergebildet werden, daß die Anzahl Adreßleitun
gen des Adreßbusses 8 verringert wird. Die Anzahl Adreßleitungen ist dann kleiner
als die Anzahl Adreßbits pro Adreßwort. Bei den Initialisierungen der Adreßzähler
10 und 11 wird dann nur eine vorgebbare Anzahl höherwertigster Adreßbits über
den Adreßbus 8 übertragen. Zur Rekonstruktion der niederwertigsten und nicht
übertragenen Adreßbits einer Adresse, mit der die Adreßzähler 10 und 11 initiali
siert werden sollen, wird dergestalt durchgeführt, daß über die Steuerleitung 13 vom
Prozessor 4 generierte Steuersignale an die Adreßzähler 10 und 11 übertragen wer
den, die entsprechend der gewünschten Adresse, mit der die Adreßzähler 10 und 11
initialisiert werden sollen, Inkrementierungs- oder Dekrementierungsschritte bewir
ken. Die verwendeten Steuersignale werden dabei von zwei Steuersignalen einge
rahmt, die den Datenspeicher 9 so steuern, daß während der Rekonstruktion der
niederwertigsten Adreßbits ein Auslesen von Daten aus dem Datenspeicher 9 nicht
erfolgt. Aufgrund der reduzierten Anzahl Adreßleitungen ist auch nur eine entspre
chend reduzierte Anzahl Anschlüsse erforderlich, über die an den Adreßbus Adreß
bits angelegt oder über die Adreßbits, die über den Adreßbus 8 übertragen wurden,
empfangen werden. Vorzugsweise sind der Datenspeicher 9 und der Adreßzähler 10
auf einem gemeinsamen Chip 14 angeordnet. Insbesondere sind auch der Prozessor
4, der Adreßzähler 11 und die Vergleichereinheit 12 Teil eines gemeinsamen Chips
15. Der Kosten- und Hardware-Aufwand zur Realisierung der Adreßzähler 10 und
11 sowie der Vergleichereinheit 12 wird dadurch insbesondere bei einer Massenpro
duktion des Telekommunikationsgeräts 1 reduziert. Bei einer reduzierten Anzahl
Adreßleitungen können die Chips 14 und 15 darüberhinaus aufgrund einer entspre
chend reduzierten Anzahl Außenanschlüsse (Pins) kompakter realisiert werden, so
daß ihr Platzbedarf reduziert ist.
Claims (9)
1. Telekommunikationsgerät, insbesondere Mobilfunkendgerät, mit mindestens
einem zur Verarbeitung von Daten dienenden Prozessor (4), dem mindestens ein
Datenspeicher (9) zugeordnet ist, der mit dem Prozessor (4) über Daten- und
Adreßleitungen eines Bussystems (7, 8) gekoppelt ist,
dadurch gekennzeichnet,
daß dem Datenspeicher (9) ein erster Adreßzähler (10) zugeordnet ist,
daß der erste Adreßzähler (10) zur Lieferung von Adressen an den Datenspeicher (9) dient und daß Mittel (4, 11, 12) vorgesehen sind, die beim Abweichen einer vom ersten Adreßzähler (10) generierten Adresse von einer parallel vom Prozessor (4) generierten Adresse eine Initialisierung des ersten Adreßzählers (10) durch eine Übertragung der vom Prozessor (4) generierten Adresse über das Bussystem (7, 8) zum ersten Adreßzähler (10) bewirken.
daß dem Datenspeicher (9) ein erster Adreßzähler (10) zugeordnet ist,
daß der erste Adreßzähler (10) zur Lieferung von Adressen an den Datenspeicher (9) dient und daß Mittel (4, 11, 12) vorgesehen sind, die beim Abweichen einer vom ersten Adreßzähler (10) generierten Adresse von einer parallel vom Prozessor (4) generierten Adresse eine Initialisierung des ersten Adreßzählers (10) durch eine Übertragung der vom Prozessor (4) generierten Adresse über das Bussystem (7, 8) zum ersten Adreßzähler (10) bewirken.
2. Telekommunikationsgerät nach Anspruch 1,
dadurch gekennzeichnet,
daß dem Prozessor (4) ein zweiter Adreßzähler (11) zugeordnet ist und
daß Mittel (4, 13) zur parallelen Initialisierung und parallelen Zählerstandsänderung des ersten und zweiten Adreßzählers (10, 11) vorgesehen sind.
daß dem Prozessor (4) ein zweiter Adreßzähler (11) zugeordnet ist und
daß Mittel (4, 13) zur parallelen Initialisierung und parallelen Zählerstandsänderung des ersten und zweiten Adreßzählers (10, 11) vorgesehen sind.
3. Telekommunikationsgerät nach Anspruch 2,
dadurch gekennzeichnet,
daß eine Vergleichereinheit (12) vorgesehen ist, die zum Vergleich der vom
Prozessor (4) generierten Adressen mit den Zählerständen des zweiten Adreßzählers
(11) dient und die nach einem Feststellen einer Ungleichheit zwischen zwei
Vergleichswerten ein Laden der entsprechenden vom Prozessor (4) generierten
Adresse in den zweiten Adreßzähler (11) und über das Bussystem (7, 8) in den
ersten Adreßzähler (10) bewirkt.
4. Telekommunikationsgerät nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß eine serielle Übertragung von Adreßdaten über das Bussystem (7, 8) zum ersten
Adreßzähler (10) vorgesehen ist.
5. Telekommunikationsgerät nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß der Datenspeicher (9) und der erste Adreßzähler (10) auf einem gemeinsamen
Chip (14) angeordnet sind.
6. Telekommunikationsgerät nach einem der Ansprüche 3 bis 5,
dadurch gekennzeichnet,
daß der Prozessor (4), der zweite Adreßzähler (11) und die Vergleichereinheit auf
einem gemeinsamen Chip (15) angeordnet sind.
7. Telekommunikationsgerät nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
daß die Anzahl Adreßleitungen (8) des Bussystems (7, 8) kleiner als die Anzahl Adreßbits pro Adresse ist,
daß eine Übertragung nur bestimmten Anzahl höherwertigster Adreßbits einer Adresse zum ersten Adreßzähler (10) vorgesehen ist und
daß nachfolgend eine Änderung des Zählerstandes des ersten Adreßzählers (10) mittels von der Prozessorlogik des Prozessors (4) generierter Steuersignale (13) vorgesehen ist, um die nicht übertragenen niederwertigsten Adreßbits zu rekonstruieren.
daß die Anzahl Adreßleitungen (8) des Bussystems (7, 8) kleiner als die Anzahl Adreßbits pro Adresse ist,
daß eine Übertragung nur bestimmten Anzahl höherwertigster Adreßbits einer Adresse zum ersten Adreßzähler (10) vorgesehen ist und
daß nachfolgend eine Änderung des Zählerstandes des ersten Adreßzählers (10) mittels von der Prozessorlogik des Prozessors (4) generierter Steuersignale (13) vorgesehen ist, um die nicht übertragenen niederwertigsten Adreßbits zu rekonstruieren.
8. Telekommunikationsgerät nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet,
daß das im Prozessor (4) ein Cache-Speicher (5) vorgesehen ist.
9. Verfahren zur Adressierung eines Datenspeichers (9) mittels eines Prozessors (4),
der mit dem Datenspeicher (9) über ein Bussystem (7, 8) gekoppelt ist,
dadurch gekennzeichnet,
daß ein dem Datenspeicher (9) zugeordneter Adreßzähler (10) Adressen an den Datenspeicher (9) liefert und
daß beim Abweichen einer vom Adreßzähler (10) generierten aktuellen Adresse von einer parallel vom Prozessor (4) generierten Adresse eine Initialisierung des Adreß zählers (10) durch eine Übertragung der vom Prozessor (4) generierten aktuellen Adresse über das Bussystem (7, 8) zum Adreßzähler (10) erfolgt.
daß ein dem Datenspeicher (9) zugeordneter Adreßzähler (10) Adressen an den Datenspeicher (9) liefert und
daß beim Abweichen einer vom Adreßzähler (10) generierten aktuellen Adresse von einer parallel vom Prozessor (4) generierten Adresse eine Initialisierung des Adreß zählers (10) durch eine Übertragung der vom Prozessor (4) generierten aktuellen Adresse über das Bussystem (7, 8) zum Adreßzähler (10) erfolgt.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19638772A DE19638772A1 (de) | 1996-09-21 | 1996-09-21 | Telekommunikationsgerät, insbesondere Mobilfunkendgerät |
DE29724639U DE29724639U1 (de) | 1996-09-21 | 1997-09-15 | Telekommunikationsgerät, insbesondere Mobilfunkendgerät |
EP97202819A EP0831666A3 (de) | 1996-09-21 | 1997-09-15 | Telekommunikationsgerät, insbesondere Mobilfunkendgerät |
US08/931,396 US6151667A (en) | 1996-09-21 | 1997-09-16 | Telecommunication device, more particularly, mobile radio terminal |
JP25489697A JP4005675B2 (ja) | 1996-09-21 | 1997-09-19 | 電気通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19638772A DE19638772A1 (de) | 1996-09-21 | 1996-09-21 | Telekommunikationsgerät, insbesondere Mobilfunkendgerät |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19638772A1 true DE19638772A1 (de) | 1998-03-26 |
Family
ID=7806467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19638772A Withdrawn DE19638772A1 (de) | 1996-09-21 | 1996-09-21 | Telekommunikationsgerät, insbesondere Mobilfunkendgerät |
Country Status (4)
Country | Link |
---|---|
US (1) | US6151667A (de) |
EP (1) | EP0831666A3 (de) |
JP (1) | JP4005675B2 (de) |
DE (1) | DE19638772A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015007331A1 (de) | 2015-06-12 | 2016-12-15 | Almatec Maschinenbau Gmbh | Doppelmembranpumpe |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6400633B1 (en) * | 2000-02-11 | 2002-06-04 | Advanced Micro Devices, Inc. | Power-saving modes for memories |
DE102008018914A1 (de) * | 2008-04-14 | 2010-01-21 | Atmel Automotive Gmbh | Sendeschaltung, Verfahren zum Senden und Verwendung |
US8693679B1 (en) * | 2010-07-22 | 2014-04-08 | Adtran, Inc. | Communications system and associated method for reducing power consumption of a telecommunications device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4286321A (en) * | 1979-06-18 | 1981-08-25 | International Business Machines Corporation | Common bus communication system in which the width of the address field is greater than the number of lines on the bus |
US4347618A (en) * | 1980-06-30 | 1982-08-31 | Stephen P. Kavouras | Apparatus for processing weather radar information |
US4484261A (en) * | 1981-01-19 | 1984-11-20 | Texas Instruments Incorporated | Data processing system having interlinked fast and slow memory means and interlinked program counters |
US4479178A (en) * | 1981-07-02 | 1984-10-23 | Texas Instruments Incorporated | Quadruply time-multiplex information bus |
EP0440243A3 (en) * | 1990-01-31 | 1993-12-15 | Nec Corp | Memory controller for sub-memory unit such as disk drives |
US5390333A (en) * | 1990-02-06 | 1995-02-14 | Alcatel Network Systems, Inc. | Switch array power reduction apparatus |
US5278839A (en) * | 1990-04-18 | 1994-01-11 | Hitachi, Ltd. | Semiconductor integrated circuit having self-check and self-repair capabilities |
JPH0652067A (ja) * | 1991-10-02 | 1994-02-25 | Fujitsu Ltd | マルチポートramチェック制御方法 |
US5367657A (en) * | 1992-10-01 | 1994-11-22 | Intel Corporation | Method and apparatus for efficient read prefetching of instruction code data in computer memory subsystems |
US5440299A (en) * | 1993-10-01 | 1995-08-08 | Motorola, Inc. | Method and apparatus for equalizing battery life in a selective call communication system |
CN1146249A (zh) * | 1994-04-13 | 1997-03-26 | 艾利森公司 | 大存储器的高效寻址 |
US5664140A (en) * | 1995-05-19 | 1997-09-02 | Micron Electronics, Inc. | Processor to memory interface logic for use in a computer system using a multiplexed memory address |
US5892978A (en) * | 1996-07-24 | 1999-04-06 | Vlsi Technology, Inc. | Combined consective byte update buffer |
-
1996
- 1996-09-21 DE DE19638772A patent/DE19638772A1/de not_active Withdrawn
-
1997
- 1997-09-15 EP EP97202819A patent/EP0831666A3/de not_active Withdrawn
- 1997-09-16 US US08/931,396 patent/US6151667A/en not_active Expired - Lifetime
- 1997-09-19 JP JP25489697A patent/JP4005675B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015007331A1 (de) | 2015-06-12 | 2016-12-15 | Almatec Maschinenbau Gmbh | Doppelmembranpumpe |
DE102015007331B4 (de) * | 2015-06-12 | 2021-07-01 | Psg Germany Gmbh | Doppelmembranpumpe |
Also Published As
Publication number | Publication date |
---|---|
EP0831666A2 (de) | 1998-03-25 |
JP4005675B2 (ja) | 2007-11-07 |
EP0831666A3 (de) | 2000-04-12 |
US6151667A (en) | 2000-11-21 |
JPH10136050A (ja) | 1998-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3422363C2 (de) | ||
DE60206336T2 (de) | Industrielles Steuerungssystem und-verfaher mit einem E/A Prozessor mit Cache-speicher zur Optimierung der Übertragung von geteilten Daten | |
DD295039A5 (de) | Zusatzkarte mit automatischer anpassung an die schlitzposition | |
EP0489944A1 (de) | Master-Slave-Datenübertragungsverfahren mit flexiblem Eindraht-Bus | |
DE10317390A1 (de) | Datenübertragungseinrichtung und elektronische Steuereinheit | |
WO2019020674A1 (de) | Drahtlose vergabe von netzwerkadressen | |
EP0184706B1 (de) | Schnittstelleneinrichtung | |
DE4417594C2 (de) | Seriell-Zugriffsspeichervorrichtung | |
WO2004025493A1 (de) | Integrierter schaltkreis mit umschaltung durch multiplexer zwischen normalbetrieb und testbetrieb | |
DE10038860B4 (de) | Aktuator-Sensor-Interface-Slave | |
DE19638772A1 (de) | Telekommunikationsgerät, insbesondere Mobilfunkendgerät | |
EP1642423B1 (de) | Netzwerkknoten und verfahren zur speicherverwaltung in einem netzwerkknoten | |
DE19734719A1 (de) | Halbleiterspeichervorrichtung | |
DE19645057C2 (de) | Vorrichtung zur Selektion von Adressenwörtern mittels Demultiplex-Decodierung | |
DE102008055033B4 (de) | Schaltkreis und Verfahren zum Einstellen von Daten und ihre Anwendung in integrierten Schaltkreisen | |
EP0782076A1 (de) | Anordnung zum Ermitteln der Konfiguration eines Speichers | |
EP3676995B1 (de) | Master eines bussystems | |
DE102005046363B4 (de) | Integrierter Halbleiterspeicher mit Übertragung von Daten über eine Datenschnittstelle | |
DE19648060B4 (de) | Speichersystem zum Verarbeiten digitaler Videosignale | |
DE202017104514U1 (de) | Vorrichtung zur drahtlosen Vergabe von Netzwerkadressen | |
DE10127124A1 (de) | Elektronischer Schaltkreis für Chipkarten-Schnittstellen und Verfahren zur Kommunikation mit Chipkarten-Schnittstellen | |
EP1081599A2 (de) | Multiprozessorsystem | |
DE102017216991B4 (de) | Kommunikationsbaustein und Vorrichtung zur Datenübertragung | |
DE10208737A1 (de) | Adaptervorrichtung für Speichermodule | |
EP1642422B1 (de) | Anpassung eines fahrzeugnetzwerks an geänderte anforderungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |