DE19720218A1 - Halbleiter-Speichervorrichtung, sowie Elektrodenstruktur hierfür - Google Patents

Description

Die Erfindung betrifft eine Halbleiter-Speichervorrich­ tung, sowie eine Elektrodenstruktur hierfür. Insbesondere betrifft die vorliegende Erfindung den Aufbau eines dynami­ schen Speichers mit wahlfreiem Zugriff (DRAM = dynamic ran­ dom access memory) bzw. einer Zelle hiervon, welche im we­ sentlichen aus einem Übertragungstransistor und einem La­ dungsspeicherkondensator aufgebaut ist.

Fig. 5 ist ein Schaltkreisdiagramm einer Speicherzelle für eine DRAM-Vorrichtung. Wie in der Zeichnung darge­ stellt, besteht die DRAM-Zelle im wesentlichen aus einem Übertragungstransistor T und einem Ladungsspeicherkondensa­ tor C. Eine Source des Übertragungstransistor T ist mit ei­ ner entsprechenden Bitleitung BL verbunden und ein Drain hiervon ist mit einer Speicherelektrode 6 des Ladungsspei­ cherkondensators C verbunden. Ein Gate des Übertragungs­ transistors T ist mit einer entsprechenden Wortleitung WL verbunden. Eine gegenüberliegende Elektrode oder Gegenelek­ trode 8 des Kondensators C ist mit einer Konstant-Energie­ versorgung verbunden. Zwischen der Speicherelektrode 6 und der Gegenelektrode 8 ist ein dielektrischer Film 7 angeord­ net.

Bei einem DRAM-Herstellungsprozeß wird für ein übliches DRAM hauptsächlich ein zweidimensionaler Kondensator (Planartyp-Kondensator genannt) mit einer Speicherkapazität von unter 1 Mb (Megabit) verwendet. Im Falle eines DRAM mit einer Speicherzelle, die einen Planartyp-Kondensator ver­ wendet, werden elektrische Ladungen auf der Hauptoberfläche eines Halbleitersubstrates gespeichert, so daß die Haupt­ oberfläche einen großen Flächenbereich haben muß. Diese Art von Speicherzelle ist somit nicht für ein DRAM geeignet, das einen hohen Integrationsgrad hat. Für ein höher inte­ griertes DRAM, beispielsweise ein DRAM mit mehr als 4 M Bits Speicherkapazität, wurde daher ein dreidimensionaler Kon­ densator, Stapeltyp oder Grabentyp genannt, eingeführt.

Bei den Kondensatoren des Stapel- oder Grabentyps ist es möglich geworden, in einem gleichen oder ähnlichen Volu­ men höhere Speicherkapazität zu erhalten. Um jedoch eine Halbleitervorrichtung mit einer noch höheren Integrations­ rate zu erzielen, beispielsweise einen VLSI-Schaltkreis (very-large-scale integration) mit einer Kapazität von 64 Megabit, ist ein Kondensator mit einer einfachen dreidimen­ sionalen Struktur, also beispielsweise vom Stapeltyp oder Grabentyp unzureichend.

Eine Lösung zur Verbesserung der Kapazität eines Kon­ densators ist die Verwendung eines sogenannten Stapelkon­ densators des Flossentyps, wie er von Ema et al. in "3-Di­ mensional Stacked Capacitor Cell for 16 M and 64 M DRAMs", International Electron Devices Meeting, Seiten 592 bis 595, Dezember 1988 vorgeschlagen wird. Dieser Stapelkondensator des Flossentyps umfaßt Elektroden und dielektrische Filme, welche sich in einer Flossenform in einer Mehrzahl von übereinandergestapelten Schichten erstrecken. DRAMs mit Stapelkondensatoren des Flossentyps sind auch in den US- PSen 5,071,783; 5,126,810; 5,196,365; und 5,206,787 offen­ bart.

Ein anderer Lösungsansatz zur Verbesserung der Kapazi­ tät eines Kondensators ist die Verwendung eines sogenannten Stapelkondensator des Zylindertyps, wie er von Wakamiya et al. in "Novel Stacked Capacitor Cell for 64-Mb DRAM" 1989 Symposium on VLSI Technology Digest of Technical Papers, Seiten 69 bis 70 vorgeschlagen wurde. Dieser Stapelkonden­ sator des Zylindertyps umfaßt Elektroden und dielektrische Filme, welche sich in zylindrischer Form erstrecken, um die Oberflächenbereiche der Elektroden zu erhöhen. Ein DRAM mit einem Stapelkondensator des Zylindertyps ist in der US-PS 5,077,688 offenbart.

Mit dem Trend in Richtung erhöhter Intergrationsdichte muß die Größe einer DRAM-Zelle in einer Ebene (die Fläche, welche eine Ebene einnimmt) weiter verringert werden. All­ gemein gesagt, eine Verringerung der Größe der Zelle führt zu einer Verringerung in der Ladungsspeicherkapazität (Kapazität). Wenn weiterhin die Kapazität verringert wird, steigt die Wahrscheinlichkeit von Fehlern aufgrund einfal­ lender α-Strahlen an. Von daher besteht nach wie vor eine Notwendigkeit, eine neue Struktur des Speicherkondensators auszulegen, mit welcher gleiche Kapazität, jedoch ein ge­ ringerer Flächenbedarf in einer Ebene möglich ist, sowie ein Bedarf nach einem geeigneten Verfahren zur Herstellung einer derartigen Struktur.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Halbleiter-Speichervorrichtung bzw. eine Elektrodenstruktur hierfür zu schaffen, wobei die Halbleiter-Speichervorrich­ tung einen Kondensator des Baumtyps für die Datenspeiche­ rung beinhaltet, wobei der Kondensator des Baumtyps eine Speicherelektrode mit vergrößertem Oberflächenbereich hat, um eine vergrößerte Kapazität bereitzustellen, so daß die Datenerhaltung zuverlässiger ist.

Die Lösung dieser Aufgabe erfolgt erfindungsgemäß durch die in den unabhängigen Ansprüchen angegebenen Merkmale.

Eine Halbleiter-Speichervorrichtung gemäß der vorlie­ genden Erfindung umfaßt ein Substrat, einen Übertragungs­ transistor auf dem Substrat und einen Speicherkondensator, der elektrisch mit der Source-/Drainregion des Transistors verbunden ist. Der Speicherkondensator umfaßt ein stammar­ tiges leitfähiges Teil und wenigstens eine zweigartige leitfähige Schicht. Das stammartige leitfähige Teil weist eine untere stammartige Schicht auf, die mit der Source- /Drainregion verbunden ist, sowie eine obere stammartige Schicht, die mit der unteren stammartigen Schicht verbunden ist und sich hiervon von dem Substrat aus erstreckt. Die wenigstens eine zweigartige leitfähige Schicht ist im Quer­ schnitt L-förmig und mit einer inneren Oberfläche der obe­ ren stammartigen Schicht verbunden. Die stammartige leitfä­ hige Schicht und die zweigartige leitfähige Schicht bilden zusammen eine Speicherelektrode des Speicherkondensators.

Der Speicherkondensator umfaßt weiterhin eine dielektrische Schicht an der freiliegenden Oberfläche der Speicherelek­ trode und eine obere leitfähige Schicht an der dielektri­ schen Schicht, die als Gegenelektrode des Kondensators dient.

Gemäß eines weiteren Aspektes der Erfindung kann die untere stammartige Schicht T-förmig sein und einen hohlen Basisabschnitt aufweisen.

Gemäß eines weiteren Aspektes der Erfindung hat die we­ nigstens eine zweigartige leitfähige Schicht einen ersten sich horizontal erstreckenden Abschnitt und einen zweiten sich vertikal erstreckenden Abschnitt. Der erste Abschnitt ist mit einer inneren Oberfläche der oberen stammartigen Schicht an einem Ende verbunden und erstreckt sich im we­ sentlichen parallel zur oberen Oberfläche des Substrates. Der zweite Abschnitt ist mit dem anderen Ende des ersten Abschnittes verbunden und erstreckt sich in Richtung des Substrates.

Gemäß eines weiteren Aspektes der Erfindung ist der er­ ste Abschnitt mit der inneren Oberfläche der oberen stamm­ artigen Schicht entlang der gesamten Länge einer Kante, die den ersten Abschnitt umgibt verbunden.

Gemäß eines weiteren Aspektes der Erfindung ist der er­ ste Abschnitt mit der inneren Oberfläche der oberen stamm­ artigen Schicht entlang nur eines Teiles der Kante verbun­ den, die den ersten Abschnitt umgibt.

Gemäß eines weiteren Aspektes der Erfindung umfaßt die zweigartige leitfähige Schicht weiterhin eine leitfähige Schicht, die einen geraden stabförmigen Querschnitt hat.

Weitere Einzelheiten, Aspekte und Vorteile der Erfin­ dung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsformen der vorliegenden Erfindung anhand der Zeichnung.

Es zeigt:

Fig. 1A bis 1E Querschnittsdarstellungen einer Halblei­ ter-Speichervorrichtung mit einem Kondensator des Baumtyps gemäß einer ersten Ausführungsform der Erfindung;

Fig. 2A bis 2F Querschnittsdarstellungen einer Halblei­ ter-Speichervorrichtung mit einem Kondensator des Baumtyps gemäß einer zweiten Ausführungsform der Erfindung;

Fig. 3A bis 3E Querschnittsdarstellungen einer Halblei­ ter-Speichervorrichtung mit einem Kondensator des Baumtyps gemäß einer dritten Ausführungsform der Erfindung;

Fig. 4A bis 4F Querschnittsdarstellungen einer Halblei­ ter-Speichervorrichtung mit einem Kondensator des Baumtyps gemäß einer vierten Ausführungsform der Erfindung; und

Fig. 5 ein Schaltkreisdiagramm einer bekannten Speicher­ zelle einer DRAM-Vorrichtung.

Gemäß Fig. 1A wird eine Oberfläche eines Silizium­ substrates 10 durch ein LOCOS-Verfahren (local oxidation of silicon) thermisch oxidiert und hierdurch wird ein Feldoxi­ dationsfilm 12 mit einer Dicke von beispielsweise ungefähr 3000 Å ausgebildet. Nachfolgend wird ein Gateoxidationsfilm 14 mit einer Dicke von beispielsweise ungefähr 150 Å da­ durch ausgebildet, daß das Siliziumsubstrat 10 wieder dem thermischen Oxidationsprozeß unterworfen wird. Nachfolgend wird ein Polysiliziumfilm mit einer Dicke von beispielswei­ se ungefähr 2000 Å auf der gesamten Oberfläche des Silizi­ umsubstrates 10 durch chemische Dampfabscheidung (CVD) oder chemische Niederdruck-Dampfabscheidung (LPCVD) abgeschie­ den. Um einen Polysiliziumfilm mit geringem Widerstand zu erhalten, werden geeignete Verunreinigungen, beispielsweise Phosphorionen in den Polysiliziumfilm eindiffundiert. Be­ vorzugt wird weiterhin eine Schicht aus einem hochschmel­ zenden Metall über dem Polysiliziumfilm abgeschieden, wo­ nach ein Temperprozeß durchgeführt wird, um Polycid (engl. polycide) zu bilden, so daß der Filmwiderstand weiter abge­ senkt wird. Das hochschmelzende oder schwerschmelzende Me­ tall kann Wolfram sein und seine Dicke beträgt beispiels­ weise ungefähr 2000 Å. Nachfolgend werden das Polycid und die Polysiliziumschicht mittels bekannten Photolitographie- und Ätzvorgängen einem Mustererzeugungs- oder Musterungs­ prozeß unterworfen, um Gateelektroden (oder Wortleitungen) WL1 bis WL4 zu bilden, wie in Fig. 1A gezeigt. Nachfolgend werden beispielsweise Arsenionen in das Siliziumsubsrat 10 mit einer Energie von ungefähr 70 KeV in das Silizium­ substrat 10 eindiffundiert, um eine Verunreinigungskonzen­ tration von ungefähr 1×10¹⁵ Atome/cm² zu erhalten. Hierbei werden die Wortleitungen WL1 bis WL4 als Maskenfilme ver­ wendet. Hierdurch werden Drainregionen 16a und 16b und Sourceregionen 18a und 18b in dem Siliziumsubstrat 10 aus­ gebildet.

Gemäß Fig. 1B wird eine isolierende Schicht 20 aus bei­ spielsweise Borphosphorsilikatglas (BPSG) mit einer Dicke von ungefähr 7000 Å unter Verwendung einer CVD-Technik ab­ geschieden. Sodann wird eine Ätzschutzschicht 22, die bei­ spielsweise eine Siliziumnitridschicht mit einer Dicke von ungefähr beispielsweise 1000 Å ist, durch das CVD-Verfahren abgeschieden. Sodann werden die Ätzschutzschicht 22, die isolierende Schicht 20 und die Gateoxidschicht 14 aufeinan­ derfolgend geätzt, wobei eine herkömmliche Photoresist- und Ätztechnik verwendet wird, so daß Speicherelektroden-Kon­ taktlöcher 24a und 25b von der oberen Oberfläche der Ätz­ schutzschicht 22 in Richtung der Oberfläche der Drainregio­ nen 16a und 16b ausgebildet werden. Eine Polysilizium­ schicht 26 wird unter Verwendung einer CVD-Technik ausge­ bildet, um die Oberfläche der Ätzschutzschicht 26 zu bedec­ ken und um die Speicherelektroden-Kontaktlöcher 24a und 24b vollständig zu füllen. Weiterhin können Arsenionen in die Polysiliziumschicht 26 implantiert werden, um die Leitfä­ higkeit zu erhöhen. Danach wird eine dicke Siliziumdioxid­ schicht 28 mit einer Dicke von beispielsweise ungefähr 7000 Å auf der Oberfläche der Polysiliziumschicht 26 abgeschie­ den.

Gemäß Fig. 1C werden eine Siliziumnitridschicht und ei­ ne Polysilizium-Opferschicht aufeinanderfolgend abgeschie­ den und unter Verwendung einer herkömmlichen Photolithogra­ phie- und Ätztechnik gemustert, um Siliziumnitridschichten 30a und 30b und die Polysilizium-Opferschichten 32a und 32b im wesentlichen oberhalb der Drainregionen 16a und 16b zu bilden. Jede der Siliziumnitridschichten 30a und 30b kann beispielsweise eine Dicke von ungefähr 1000 Å haben und die Dicke jeder Polysilizium-Opferschicht beträgt beispielswei­ se ungefähr 1000 Å. Die Siliziumnitridschicht 30a und die Polysilizium-Opferschicht 32a bilden zusammen eine Stapel­ schicht 33a, welche mit der darunter liegenden Drainregion 16a fluchtet. Die Siliziumnitridschicht 30b und die Polysi­ lizium-Opferschicht 35b bilden zusammen eine Stapelschicht 33b, die mit der darunter liegenden Drainregion 16b fluch­ tet. Die Stapelschichten 33a und 33b sind im wesentlichen massiv oder festkörperartig und ihre horizontalen Quer­ schnitte können beispielsweise kreis- oder rechteckförmig oder sonstwie ausgebildet sein.

Gemäß Fig. 1D werden an den Seitenwänden der Stapel­ schichten 33a bzw. 33b Siliziumdioxid-Abstandshalter 34a bzw. 34b gebildet. Gemäß der bevorzugten Ausführungsform der Erfindung kann jeder der Abstandshalter 34a und 34b da­ durch gebildet werden, daß zunächst eine Siliziumdioxid­ schicht mit einer Dicke von ungefähr 1000 Å abgeschieden wird, wonach diese Schicht zurückgeätzt wird. Eine Silizi­ umnitridschicht 36 mit einer Dicke von beispielsweise unge­ fähr 2000 Å wird durch CVD ausgebildet und durch ein che­ misch/mechanisches Polierverfahren (CMP) teilweise ent­ fernt, bis zumindest die Oberseiten der Stapelschichten 33a und 33b freiliegen.

Gemäß Fig. 1E werden die Siliziumdioxid-Abstandshalter 34a und 34b und ein Teil der Siliziumdioxidschicht 28 dar­ unter durch Ätzen entfernt, wobei die Stapelschichten 33a und 33b und die Siliziumnitridschicht 35 als Masken verwen­ det werden, um Öffnungen 38a und 38b zu bilden, deren Bo­ denoberflächen oberhalb der oberen Oberfläche der Polysili­ ziumschicht 26 liegen, diese jedoch nicht kontaktieren. Die Siliziumnitridschicht 36 wird dann durch Ätzen entfernt.

Gemäß Fig. 1F wird eine Polysiliziumschicht 40 mit ei­ ner Dicke von beispielsweise ungefähr 1000 Å auf den Ober­ flächen der Stapelschichten 33a und 33b und der Siliziumdi­ oxidschicht 28 abgeschieden, bis die Öffnungen 38a und 38b vollständig gefüllt sind. Ionen, beispielsweise Arsenionen können in die Polysiliziumschicht 40 implantiert werden, um deren Leitfähigkeit zu erhöhen. Nachfolgend wird die Polysi­ liziumschicht 40 unter Verwendung einer CMP-Technik po­ liert, bis die Polysilizium-Opferschichten 32a und 32b ent­ fernt worden sind, wodurch zumindest die Oberseiten der Si­ liziumnitridschichten 30a und 30b freigelegt werden.

Gemäß Fig. 1G werden die Siliziumnitridschichten 30a und 30b unter Verwendung einer Naßätztechnik mit der Poly­ siliziumschicht 40 und der isolierenden Schicht 28 als Mas­ ken entfernt. Sodann wird eine isolierende Schicht 42 aus Siliziumdioxid mit einer Dicke von beispielsweise ungefähr 2000 Å durch CVD abgeschieden. Die isolierende Schicht 42, die Polysiliziumschicht 40, die Siliziumdioxidschicht 28 und die Polysiliziumschicht 26 werden aufeinanderfolgend geätzt, wobei herkömmliche Photolithographie- und Ätztech­ niken angewendet werden, so daß Öffnungen 44 gebildet wer­ den, die auf den einander gegenüberliegenden Seiten liegen, wo die Speicherelektroden der jeweiligen Speicherzellen auszubilden sind. Durch den obigen Ätzschritt werden die Polysiliziumschichten 40 und 26 jeweils in Polysilizium­ schichten 40a und 40b unterteilt, die im Querschnitt L-för­ mig und zweigartig sind, sowie in T-förmige stammartige Po­ lysiliziumschichten 26a und 26b. Die Polysiliziumschichten 26a und 26b haben jeweils Außenkanten 27a und 27b, die an ihren Bodenseiten mit den Drainregionen 16a und 16b verbun­ den sind. Die Polysiliziumschicht 40a weist einen sich ho­ rizontal erstreckenden Abschnitt 40a1 und einen sich verti­ kal erstreckenden Abschnitt 40a2 auf. Die Polysilizium­ schicht 40b weist auf ähnliche Weise einen sich horizontal erstreckenden Abschnitt 40b1 und einen sich vertikal er­ treckenden Abschnitt 40b2 auf.

Gemäß Fig. 1H werden hohle stammartige Polysilizium­ schicht 46a und 46b in den Öffnungen 44 durch Abscheiden einer Polysiliziumschicht mit einer Dicke von beispielswei­ se ungefähr 10000 Å oberhalb des Substrates 10 und eine entsprechende Rückätzung ausgebildet. Die Polysilizium­ schichten 46a und 46b haben haben jeweils innere Oberflä­ chen 47a und 47b, welche direkt die Polysiliziumschicht 26a und 40a bzw. 26b und 40b kontaktieren. Arsenionen können in die Polysiliziumschichten 46a und 46b implantiert werden, um deren Leitfähigkeit zu erhöhen. Danach werden die Sili­ ziumdioxidschichten 42 und 28 entfernt, was unter Anwendung einer Naßätztechnik geschieht, wobei die Ätzschutzschicht 22 als Ätzendpunkt dient. Durch diesen Naßätzschritt werden die Speicherelektroden der DRAM-Speicherkondensatoren letztendlich ausgebildet, wobei die Polysiliziumschichten 26a, 40a und 46a eine erste Speicherelektrode 49a bilden und die Polysiliziumschichten 26b, 40b und 46b einen zweite Speicherelektrode 49b bilden. Wie in Fig. 1H gezeigt, um­ fassen die beiden Speicherelektroden jeweils eine untere stammartige Polysiliziumschicht (26a oder 26b), eine obere stammartige Polysiliziumschicht (46a oder 46b) und eine zweigartige Polysiliziumschicht (40a oder 40b). Die zweig­ artigen Polysiliziumschichten 40a und 40b sind im Quer­ schnitt L-förmig und weisen jeweils sich vertikal er­ streckende Abschnitte 40a2, 40b2 auf, die sich in Richtung einer oberen Oberfläche 11 des Substrates 10 erstrecken. Die unteren stammartigen Polysiliziumschichten 26a und 26b haben T-förmige Querschnitte und kontaktieren direkt die Drainregionen 16a und 16b der Übertragungstransistoren in dem DRAM. Die Bodenenden der oberen stammartigen Polysili­ ziumschichten 46a und 46b kontaktieren direkt und erstrec­ ken sich im wesentlichen von den äußeren Kanten 27a und 27b der unteren stammartigen Polysiliziumschichten 26a und 26b. Eine äußere Kante 41a1 des sich horizontal erstreckenden Abschnittes 40a1 der zweigartigen Polysiliziumschichten 40a kontaktiert direkt die innere Oberfläche der stammartigen Polysiliziumschichten 46a. Der sich horizontal erstreckende Abschnitt 40a1 erstreckt sich horizontal nach innen zu ei­ nem inneren Ende 49a2. Auf ähnliche Weise hat der sich ho­ rizontal erstreckende Abschnitt 40b1 der zweigartigen Schicht 40b eine äußere Kante 41b1, die direkt die innere Oberfläche der stammartigen Schicht 46b kontaktiert und sich horizontal nach innen zu einem inneren Ende 41b2 er­ streckt, von wo aus sich der Abschnitt 40b2 nach unten er­ streckt. Aufgrund ihrer baumartigen Formgebung wird jede Speicherelektrode gemäß einer jeden bevorzugten Ausfüh­ rungsform der vorliegenden Erfindung als "Speicherelektrode des Baumtyps" bezeichnet und jeder hiermit ausgestattete Kondensator als "Speicherkondensator des Baumtyps" bezeich­ net.

Gemäß Fig. 1E werden dann dielektrische Schichten 48a und 48b auf den freiliegenden Oberflächen der Speicherelek­ troden 49a und 49b ausgebildet. Die dielektrischen Schich­ ten 48a und 48b können beispielsweise Siliziumdioxidschich­ ten, Siliziumnitridschichten oder Kombinationen hieraus sein. Sodann wird eine Gegenelektrode 50 aus einer Polysi­ liziumschicht auf den Oberflächen der dielektrischen Schichten 48a und 48b ausgebildet. Die Gegenelektrode 50 kann durch die nachfolgenden Schritte erzeugt werden: Aus­ bilden einer Siliziumschicht mit einer Dicke von ungefähr 1000 Å mittels CVD, Implantieren eines Dotierungsmittels des N-Typs in die Polysiliziumschicht, um deren Leitfähig­ keit zu erhöhen, gefolgt von Mustern der Polysilizium­ schicht durch herkömmliche Photolithographie- und Ätztech­ niken.

Obgleich in Fig. 1I nicht gezeigt, ist es dem Fachmann auf diesem Gebiet bekannt, daß weitere Verfahrensschritte notwendig sind, um ein DRAM-IC zu bilden. Diese weiteren Verfahrensschritte beinhalten die Herstellung von Bitlei­ tungen, Kontaktkissen, Zwischenverbindungen, Passivierungs­ schichten und die letztendliche Verpackung oder Eingießung. Da diese Vorgänge jedoch nichts unmittelbar mit der vorlie­ genden Erfindung zu tun haben, werden sie nachfolgend nicht näher erläutert.

In der beschriebenen Ausführungsform sind die Abstands­ halter 34a und 34b und die Schichten 28 und 42 aus Silizi­ umdioxid und die Schichten 22, 30 und 36 aus Siliziumni­ trid. Das Siliziumnitrid kann jedoch auch zur Ausbildung der Schichten 28 und 42 und die Abstandshalter 34a und 34b verwendet werden, wobei dann die Schichten 22, 30 und 36 aus Siliziumdioxid sind. Weiterhin kann irgend ein geeigne­ tes Material verwendet werden, um die Schichten 28 und 42 und die Abstandshalter 34a und 34b zu bilden, vorausge­ setzt, daß das isolierende Material für die Schichten 22, 30 und 36 eine hohe Ätz-Selektivität gegenüber dem anderen isolierenden Material hat.

Gemäß der ersten bevorzugten Ausführungsform hat die Speicherelektrode nur eine zweigartige Speicherelektroden­ schicht, die im Querschnitt L-förmig ist. Die vorliegende Erfindung ist jedoch nicht auf diese Ausführungsform be­ schränkt. Die Anzahl der zweigartigen Speicherelektroden­ schichten kann zwei, drei oder mehr betragen. In der nach­ folgenden zweiten Ausführungsform wird ein Speicherkonden­ sator mit zwei L-förmigen Querschichten beschrieben.

Die DRAM-Speicherelektrode gemäß der zweiten Ausfüh­ rungsform basiert auf der Struktur von Fig. 1F und wird durch die weiteren Schritte gemäß den Fig. 2A bis 2E er­ zeugt. Elemente in den Fig. 2A bis 2E, die identisch zu denjenigen in Fig. 1F sind, sind mit gleichen Bezugszeichen versehen.

Gemäß Fig. 1F und Fig. 2A werden die Siliziumnitrid­ schichten 30a und 30b durch Naßätzen entfernt, wobei die Polysiliziumschicht 40 und die Siliziumdioxidschicht 28 als Masken verwendet werden. Eine Siliziumdioxidschicht 52 mit einer Dicke von beispielsweise ungefähr 2000 Å wird durch CVD abgeschieden. Sodann werden eine Siliziumnitridschicht und eine Polysilizium-Opferschicht aufeinanderfolgend auf der Siliziumdioxidschicht 52 unter Verwendung von CVD abge­ schieden und nachfolgend als Siliziumnitridschichten 54a und 54b und Polysilizium-Opferschichten 56a und 56b unter Verwendung herkömmlicher Photolithographie- und Ätztechni­ ken gemustert, so daß sie oberhalb der Drainregionen 16a und 16b liegen, wie in Fig. 2A gezeigt. Jede der Silizium­ nitridschichten 54a und 54b und der Polysilizium-Opfer­ schichten 56a und 56b hat eine Dicke von beispielsweise 1000 Å. Die Siliziumnitridschicht 54a und die Polysilizium- Opferschicht 56a bilden zusammen eine Stapelschicht 57a, welche als einstückig zu betrachten ist. Auf ähnliche Weise bilden die Siliziumnitridschicht 54b und die Polysilizium- Opferschicht 56b zusammen eine Stapelschicht 57b, die eben­ falls als Festkörper oder einstückig zu betrachten ist. Der horizontale Querschnitt jeder der Stapelschichten 57a und 57b kann beispielsweise kreis- oder rechteckförmig sein oder eine sonstwie geeignete Formgebung haben. Die Stapel­ schichten 57a und 57b liegen oberhalb der Drainregionen 16a und 16b. Weiterhin hat jede der Stapelschichten 57a und 57b eine geringere Breite als die entsprechenden Breiten der vorab beschriebenen Stapelschichten 33a und 33b gemäß Fig. 1C.

Gemäß Fig. 2B werden Siliziumdioxid-Abstandshalter 58a und 58b an den Seitenwänden der Stapelschichten 57a und 57b durch Abscheiden einer Siliziumdioxidschicht mit einer Dicke von ungefähr 1000 Å und deren Zurückätzung ausgebil­ det. Sodann wird eine Siliziumnitridschicht 60 mit einer Dicke von beispielsweise 2000 Å durch CVD abgeschieden und dann mit einer CMP-Technik poliert, bis zumindest die Ober­ seiten der Stapelschichten 57a und 57b freiliegen.

Gemäß Fig. 2C werden die Abstandshalter 58a und 58b zu­ sammen mit den Siliziumdioxidschichten 52 und 28 unterhalb der Abstandshalter 58a und 58b durch Ätzen entfernt, wo­ durch die Stapelschichten 57a und 57b und die Siliziumni­ tridschicht 60 als Masken verwendet werden. Die Siliziumni­ tridschicht 16 wird durch Ätzen entfernt, wobei die Polysi­ lizium-Opferschichten 56a und 56b als Masken verwendet wer­ den, um Öffnungen 62a und 62b auszubilden, wobei sich die Öffnungen 62a und 62b in die Siliziumdioxidschichten 52 und 28 erstrecken, jedoch weder die Polysiliziumschicht 26 er­ reichen, noch die Polysiliziumschichten 40a und 40b berüh­ ren.

Gemäß Fig. 2D wird eine Polysiliziumschicht 64 mit ei­ ner Dicke von beispielsweise ungefähr 1000 Å auf den Ober­ flächen der Stapelschichten 57a und 57b und der isolieren­ den Schicht 52 abgeschieden, wobei die Öffnungen 62a und 62b gefüllt werden. Arsenionen können in die Polysilizium­ schicht 74 implantiert werden, um die Leitfähigkeit zu er­ höhen. Danach wird die Polysiliziumschicht 64 und die Poly­ silizium-Opferschichten 56a und 56b unter Verwendung einer CMP-Technik poliert, bis die Oberseiten der Siliziumnitrid­ schichten 54a und 54b freiliegen, so daß die Polysilizium- Opferschichten 56a und 56b entfernt werden. Danach werden die Siliziumnitridschichten 54a und 54b durch Naßätzen ent­ fernt, wobei die Polysiliziumschicht 64 und die Siliziumdi­ oxidschicht 52 als Masken verwendet werden.

Gemäß Fig. 2E wird eine Siliziumdioxidschicht 66 mit einer Dicke von beispielsweise 2000 Å durch CVD abgeschie­ den. Die Siliziumdioxidschicht 66, die Polysiliziumschicht 64, die Siliziumdioxidschicht 52, die Polysiliziumschicht 40, die Siliziumdioxidschicht 28 und die Polysilizium­ schicht 26 werden aufeinanderfolgend geätzt, wobei eine herkömmliche Photolithographie- und Ätztechnik verwendet wird, um eine Öffnung 68 zu bilden. Die Öffnung 68 unter­ teilt die Polysiliziumschichten 64, 40 und 26 jeweils in Polysiliziumschichten 64a, 64b, 40a und 40b, die im Quer­ schnitt L-förmig und zweigartig sind, sowie in T-förmige stammartige Polysiliziumschichten 26a und 26b. Die Polysi­ liziumschichten 26a und 26b weisen Außenkanten 27a und 27b auf. Die Polysiliziumschichten 64a und 64b weisen jeweils sich horizontal erstreckende Abschnitte 64a1 und 64b1 auf, sowie sich vertikal erstreckende Abschnitte 64a2 und 64b2. Auf ähnliche Weise haben die Polysiliziumschichten 40a und 40b sich horizontal erstreckende Abschnitte 40a1 und 40b1 und vertikal verlaufende Abschnitte 40a2 und 40b2.

Gemäß Fig. 2F werden hohle stammartige Polysilizium­ schichten 70a und 70b in den Öffnungen 68 beispielsweise durch Abscheiden einer Polysiliziumschicht mit einer Dicke von ungefähr 10000 Å und entsprechendes Zurückätzen ausge­ bildet. Arsenionen können in die Polysiliziumschichten 70a und 70b implantiert werden, um die Leitfähigkeit zu erhö­ hen. Die Polysiliziumschicht 70a hat eine innere Oberfläche 71a, welche äußere Kanten 27a, 41a1 und 65a1 der Polysili­ ziumschichten 26a, 40a und 64a kontaktiert. Auf ähnliche Weise hat die Polysiliziumschicht 70b eine innere Oberflä­ che 71b, welche die Außenkanten 27b, 41b1 und 65b1 der Po­ lysiliziumschicht 26b, 40b und 64b kontaktiert. Die frei­ liegenden Siliziumdioxidschichten 66, 52 und 28 werden durch Naßätzen entfernt, wobei die Ätzschutzschicht 22 als Ätzendpunkt dient, um die Speicherelektroden der Speicher­ kondensatoren für das DRAM zu vervollständigen.

Jede Speicherelektrode umfaßt jeweils eine aus den zwei unteren stammartigen Polysiliziumschichten 26a und 26b, je­ weils eine aus den zwei oberen stammartigen Polysilizium­ schichten 70a und 70b und jeweils eine aus den zwei zwei­ gartigen Polysiliziumschichten 64a, 64b bzw. 40a, 40b. Die stammartigen unteren Polysiliziumschichten 26a und 26b kon­ taktieren direkt die jeweiligen Drainregionen 16a und 16b des DRAM und haben jeweils T-förmigen Querschnitt. Die stammartigen oberen Polysiliziumschichten 70a und 70b haben Bodenenden, die direkt die Außenkanten 27a und 27b der stammartigen unteren Polysiliziumschichten 26a und 26b kon­ taktieren und erstrecken sich oben im wesentlichen verti­ kal. Die zweigartigen Polysiliziumschichten 64a und 64b sind im wesentlichen parallel in ihren horizontalen und vertikalen Abschnitten zu den zweigartigen Polysilizium­ schichten 40a und 40b. Die Außenkanten der zweigartigen Po­ lysiliziumschichten 64a, 64b bzw. 40a, 40b kontaktieren di­ rekt die inneren Oberflächen der stammartigen oberen Poly­ siliziumschichten 70a und 70b und verlaufen nach innen im wesentlichen horizontal zu einem inneren Ende, von wo aus die Schichten weiter nach unten in Richtung der oberen Oberfläche 11 des Substrates 10 verlaufen.

Weitere Verarbeitungsschritte zur Ausbildung des DRAM-IC sind nicht unmittelbar Gegenstand der vorliegenden Er­ findung und werden daher nicht im Detail beschrieben.

In dieser bevorzugten Ausführungsform sind die Ab­ standshalter 58a und 58b und die Schichten 28, 52 und 60 aus Siliziumdioxid und die Schichten 2 und 54 aus Silizium­ nitrid. Es kann jedoch auch alternativ Siliziumnitrid zur Ausbildung der Abstandshalter 58a und 58b und der Schichten 28, 52 und 60 verwendet werden, wobei dann die Schichten 22 und 54 aus Siliziumdioxid sind. Weiterhin kann jegliches Isoliermaterial verwendet werden, um die Abstandshalter 58a und 58b und der Schichten 28, 52 und 60 herzustellen, vor­ ausgesetzt, daß das zur Ausbildung der Schichten 22 und 54 verwendete isolierende Material eine hohe Ätzselektivität gegenüber dem anderen isolierenden Material hat.

In einer Modifikation der zweiten Ausführungsform wer­ den die Stapelschichten wiederholt ausgebildet. Genauer ge­ sagt, nach Durchführung der Schritte gemäß den Fig. 2A bis 2D gemäß obiger Beschreibung werden diese Schritte we­ nigstens einmal wiederholt, um eine oder mehrere zusätzli­ che zweigartige leitfähigen Schichten in jeder Speicher­ elektrode zu bilden.

Der Speicherkondensator gemäß der ersten oder der zwei­ ten Ausführungsform weist die zweigartige Speicherelektro­ denschicht auf, welche eine hohle stammartige Schicht ent­ lang ihres inneren Umfanges kontaktiert und in sämtlichen radialen Querschnitten L-förmig ist. Die Erfindung ist je­ doch nicht hierauf beschränkt. Die Erfindung umfaßt nämlich auch Speicherkondensatoren mit einer zweigartigen Speiche­ relektrodenschicht, welche die hohle stammartige Schicht entlang nur eines Teiles des Umfanges kontaktiert.

Weiterhin sind die gemäß der ersten und zweiten Ausfüh­ rungsform hergestellten stammartigen unteren Polysilizium­ schichten als Festkörper oder massiv zu betrachten und im Querschnitt T-förmig. Die Erfindung ist auch hierauf nicht beschränkt, sondern kann weiterhin eine Speicherelektrode mit einer hohlen stammartigen unteren Polysiliziumschicht aufweisen. Auf diese Weise wird der Oberflächenbereich der Speicherelektrode weiter erhöht, ohne daß zusätzliche Substratoberfläche benötigt wird. Eine derartige stammar­ tige untere Polysiliziumschicht kann beispielsweise U-för­ migen Querschnitt haben, wie nachfolgend beschrieben wird. Der Speicherkondensator der nachfolgend zu beschreibenden dritten Ausführungsform basiert auf der Waferstruktur von Fig. 1A. Elemente in den Fig. 3A bis 3E, die identisch zu denjenigen in Fig. 1A sind, sind mit gleichen Bezugszei­ chen versehen.

Gemäß Fig. 1A und 3A wird eine isolierende Schicht 72 aus beispielsweise BPSG mit einer Dicke von ungefähr 7000 Å durch CVD abgeschieden, um den Abscheidungsbereich einzueb­ nen oder zu egalisieren. Eine Ätzschutzschicht 74 mit Sili­ ziumnitrid mit einer Dicke von beispielsweise ungefähr 1000 A wird dann durch CVD abgeschieden. Die Ätzschutzschicht 74, die isolierende Schicht 72 und die Gateoxidschicht 14 werden aufeinanderfolgend geätzt, um Elektrodenkontaktlö­ cher 76a und 76b zu bilden, welche die jeweiligen Drainre­ gionen 16a und 16b freilegen. Sodann wird eine Polysilizi­ umschicht 78 abgeschieden, um die Ätzschutzschicht 74 und dem Umfang der Speicherelektroden-Kontaktlöcher 76a und 76b abzudecken, diese Löcher 76a und 76b jedoch nicht vollstän­ dig zu füllen. Von daher hat die Polysiliziumschicht 78 ei­ nen Basisabschnitt mit einer hohlen Struktur 78c mit U-för­ migem Querschnitt und einem ebenen Stützabschnitt 78d. Ionen, beispielsweise Arsenionen, können in die Polysilizi­ umschicht 78 implantiert werden, um die Leitfähigkeit zu erhöhen. Eine dicke isolierende Schicht 80 aus beispiels­ weise Siliziumdioxid mit einer Dicke von ungefähr 7000 Å wird auf der Polysiliziumschicht 78 abgeschieden. Sodann werden Siliziumnitrid und dann Polysilizium abgeschieden, und gemustert, was unter Verwendung herkömmlicher Photoli­ thographie- und Ätztechniken erfolgt, um Siliziumnitrid­ schichten 82a und 82b und Polysilizium-Opferschichten 84a und 84b zu bilden, wie in Fig. 3A gezeigt. Jede dieser Si­ liziumnitridschichten 82a und 82b und Polysilizium-Opfer­ schichten 84a und 84b hat eine Dicke von beispielsweise un­ gefähr 1000 Å. Die Siliziumnitridschicht 82 und die Polysi­ lizium-Opferschicht 84a bilden zusammen eine Stapelschicht 85 und die Siliziumnitridschicht 82b und die Polysilizium- Opferschicht 84b bilden zusammen eine Stapelschicht 85b. Die Stapelschichten 85a und 85b sind massiv und ihre hori­ zontalen Querschnitte können kreisförmig oder auch recht­ eckförmig oder sonstwie geformt sein. Die Stapelschichten 85a und 85b sind bevorzugt von den jeweiligen Vertikalach­ sen der Drainregionen 16a und 16b versetzt und die beiden Stapelschichten 85a und 85b liegen auf der gleichen Seite (rechte oder linke Seite in Fig. 3A) der jeweiligen Verti­ kalachsen der Drainregionen 16a und 16b. Siliziumdioxid-Ab­ standshalter 86a und 86b sind jeweils an den Seitenwänden der Stapelschichten 85a und 85b durch Abscheidung einer Si­ liziumdioxidschicht mit einer Dicke von ungefähr 1000 Å und Zurückätzen ausgebildet. Eine Siliziumnitridschicht 88 mit einer Dicke von ungefähr 2000 Å wird durch CVD abgeschie­ den. Sodann wird die Siliziumnitridschicht 88 unter Verwen­ dung einer CMP-Technik poliert, bis die Oberseiten der Sta­ pelschichten 85a und 85b freiliegen.

Gemäß Fig. 3B werden die Siliziumdioxid-Abstandshalter 86a und 86b und ein Teil der isolierenden Schicht 80 unter­ halb der Abstandshalter 86a und 86b durch Ätzen entfernt, wobei die Stapelschichten 85a und 85b und die Siliziumni­ tridschichten 88 als Masken verwendet werden, um Öffnungen 90a und 90b der Siliziumdioxidschicht 80 zu bilden. Dann wird die isolierende Schicht 88 durch Ätzen verwendet, wo­ bei die Polysilizium-Opferschicht 84a und 84b als Masken verwendet werden. Die Tiefe einer jeden der Öffnungen 90a und 90b kann eingestellt werden, um die einzelnen Anforde­ rungen zu erfüllen, sollte jedoch einen Wert haben, daß die Polysiliziumschicht 78 nicht erreicht wird.

Gemäß Fig. 3C wird eine Polysiliziumschicht 92 mit ei­ ner Dicke von ungefähr 1000 Å auf die Stapelschichten 85a und 85b und der isolierenden Schicht 80 abgeschieden, um die Öffnungen 90a und 90b im wesentlichen vollständig zu füllen. Ionen, beispielsweise Arsenionen können in die Po­ lysiliziumschicht 92 implantiert werden, um die Leitfähig­ keit zu erhöhen. Sodann wird die Polysiliziumschicht 92 durch eine CMP-Technik poliert, bis die Oberseiten der Si­ liziumnitridschichten 82a und 82b freiliegen. Hierbei wer­ den die Polysiliziumschichten 84a und 84b entfernt.

Gemäß Fig. 3D werden die Siliziumnitridschichten 82a und 82b durch Naßätzen entfernt, wobei die Polysilizium­ schicht 92 und die Siliziumdioxidschicht 80 als Masken die­ nen. Eine Siliziumdioxidschicht 94 mit einer Dicke von un­ gefähr 2000 Å wird durch CVD abgeschieden. Die Siliziumdi­ oxidschicht 94, die Polysiliziumschicht 92, die Siliziumdi­ oxidschicht 80 und die Polysiliziumschicht 78 werden auf­ einanderfolgend geätzt, um eine Öffnung 96 zu bilden, wel­ che einen Teil der Ätzschutzschicht 94 freilegt, wobei her­ kömmliche Photolithographie- und Ätztechniken verwendet werden. Demzufolge werden die Polysiliziumschichten 92 und 78 jeweils in zweigartige Schichten 92a und 92b und untere stammartige Schichten 78a und 78b unterteilt. Wie in der Figur gezeigt, haben die Schichten 92a und 92b horizontale und vertikale Abschnitte, um im Querschnitt L-förmig zu sein. Die Polysiliziumschichten 78a und 78b haben jeweils Außenkanten 79a und 79b und sind mit ihren unteren Enden mit den jeweiligen Drainregionen 16a und 16b verbunden.

Gemäß Fig. 3E werden hohle obere stammartige Polysili­ ziumschichten 98a und 98b an den Umfängen der Öffnungen 96 ausgebildet, indem eine Polysiliziumschicht mit einer Dicke von ungefähr 10000 Å abgeschieden und zurückgeätzt wird.

Die Polysiliziumschicht 98a hat im Querschnitt einander ge­ genüberliegende innere Oberflächen 99a1 und 99a2 und die Polysiliziumschicht 98b hat im Querschnitt einander gegen­ überliegende innere Oberflächen 99b1 und 99b2. Beispiels­ weise Arsenionen werden in die Polysiliziumschicht 98a und 98b implantiert, um die Leitfähigkeit zu erhöhen. Die iso­ lierenden Siliziumdioxidschichten 94 und 80 werden durch Naßätzen entfernt, wobei die Ätzschutzschicht 74 als Ät­ zendpunkt dient. Die Speicherelektrode für jeden Speicher­ kondensator des DRAM ist hierdurch vollständig.

Jede Speicherelektrode beinhaltet eine der unteren stammartigen Polysiliziumschichten 78a und 78b, eine der oberen stammartigen Polysiliziumschichten 98a und 98b und eine der zweigartigen Polysiliziumschichten 92a und 92b und eine der zweigartigen Polysiliziumschichten 92a und 92b, wobei die zweigartigen Schichten 92a und 92b im Querschnitt L-förmig sind. Die stammartigen unteren Polysiliziumschich­ ten 78a und 78b sind jeweils mit den Drainregionen 16a und 16b verbunden und haben Abschnitte 78c mit U-förmigem Quer­ schnitt. Die unteren Enden der oberen stammartigen Polysi­ liziumschichten 98a und 98b sind jeweils mit den Außenkan­ ten 79a und 79b der unteren stammartigen Polysilizium­ schichten 78a und 78b verbunden und verlaufen im wesentli­ chen vertikal nach oben. Die Außenkanten 93a1 und 93b1 der jeweiligen zweigartigen Polysiliziumschichten 92a und 92b sind jeweils mit den inneren Oberflächen 99a1 und 99b1 der oberen stammartigen Polysiliziumschichten 98a und 98b ver­ bunden. Horizontal verlaufende Abschnitte 92a1 und 92b1 der zweigartigen Schichten 92a und 92b verlaufen jeweils von den inneren Oberflächen 99a1 und 99b1 der oberen stammarti­ gen Schichten 98a und 98b in Richtung der jeweiligen einan­ der gegenüberliegenden inneren Oberflächen 99a2 und 99b2 zu den inneren Zweigenden 93a2 und 93b2. Vertikal verlaufende Schichtabschnitte 92a2 und 92b2 der zweigartigen Schichten 92a und 92b sind jeweils mit den inneren Enden 93a2 und 9b2 verbunden und verlaufen in Richtung des Substrates. Die weiteren Schritte des Ausbildens der dielektrischen Schicht und der Gegenelektrode entsprechen im wesentlichen dem be­ reits beschriebenen Verfahren und werden daher nicht no­ cheinmal im Detail beschrieben.

In dieser Ausführungsform sind die Abstandshalter 86a und 86b und die Schichten 80 und 94 aus Siliziumdioxid und die Schichten 82 und 88 aus Siliziumnitrid. Es kann jedoch auch Siliziumnitrid zur Herstellung der Abstandshalter 86a und 86b und der Schichten 80 und 94 verwendet werden, wobei dann die Schichten 82 und 88 aus Siliziumdioxid sind. Wei­ terhin kann jegliches isolierende Material zur Ausbildung der Abstandshalter 86a und 86b und der Schichten 80 und 94 verwendet werden, vorausgesetzt, daß das verwendete isolie­ rende Material zur Ausbildung der Schichten 82 und 88 rela­ tiv zu den anderen isolierenden Materialien eine hohe Ätz­ selektivität hat.

Die zweigartigen Schichten der Elektroden gemäß den bisher beschriebenen Ausführungsformen haben alle L-förmige Querschnitte. Die vorliegende Erfindung ist jedoch nicht hierauf beschränkt. Die Querschnittsformen der zweigartigen Speicherelektroden können variieren. In der nachfolgend zu beschreibenden Ausführungsform weist die Speicherelektrode eine zweigartige Polysiliziumschicht auf, welche im Quer­ schnitt im wesentlichen geradlinig verlaufend ist. Weiter­ hin ist bei den bisher beschriebenen Ausführungsformen die Bodenoberfläche der unteren stammartigen Polysilizium­ schicht in direktem Kontakt mit der Ätzschutzschicht. Die Erfindung ist jedoch ebenfalls nicht hierauf beschränkt. In der nachfolgend zu beschreibenden Ausführungsform ist die Speicherelektrode von der Ätzschutzschicht beabstandet, um den Oberflächenbereich zu erhöhen.

Die nachfolgend beschriebene vierte Ausführungsform ba­ siert auf der Struktur von Fig. 1A und unterscheidet sich hiervon wie in den Fig. 4A bis 4F gezeigt. Gleiche Be­ zugszeichen in den Fig. 4A bis 4F zu denjenigen in Fig. 1A bezeichnen gleiche oder einander entsprechende Teile oder Elemente.

Gemäß Fig. 1A und Fig. 4A wird eine einebnende oder egalisierende Schicht 100, sowie eine Ätzschutzschicht 102 und eine isolierende Schicht 104 aufeinanderfolgend unter Verwendung von CVD abgeschieden. Die isolierende Schicht 100 kann aus BPSG mit einer Dicke von beispielsweise unge­ fähr 7000 Å gefertigt werden. Die Ätzschutzschicht 102 kann aus Siliziumnitrid sein mit einer Dicke von beispielsweise ungefähr 1000 Å. Die isolierende Schicht 104 kann eine Si­ liziumdioxidschicht mit einer Dicke von beispielsweise un­ gefähr 1000 Å sein. Sodann werden die isolierende Schicht 104, die Ätzschutzschicht 102, die isolierende Schicht 100 und die Gateoxidschicht 14 aufeinanderfolgend unter Verwen­ dung einer herkömmlichen Photolithographie- und Ätztechnik geätzt, um Speicherelektroden-Kontaktlöcher 106a und 106b zu bilden, welche die Drainregionen 16a und 16b freilegen. Eine Polysiliziumschicht 108 wird abgeschieden, um die obere Oberfläche der isolierenden Schicht 104 und die Sei­ tenwände und Bodenflächen der Kontaktlöcher 106a und 106b abzudecken, jedoch die Kontaktlöcher 106a und 106b nicht vollständig zu füllen. Die Polysiliziumschicht 108 hat von daher eine hohle Struktur mit U-förmigem Querschnitt. Bei­ spielsweise Arsenionen können in die Polysiliziumschicht 108 implantiert werden, um die Leitfähigkeit zu erhöhen.

Gemäß Fig. 4B wird eine dicke Siliziumdioxidschicht 110 mit einer Dicke von beispielsweise ungefähr 7000 Å auf der Polysiliziumschicht 108 abgeschieden. Sodann werden eine Siliziumnitridschicht und dann eine Polysilizium-Opfer­ schicht auf der isolierenden Schicht 110 unter Verwendung von CVD abgeschieden und gemustert, um Siliziumnitrid­ schichten 112a und 112b und Polysilizium-Opferschichten 114a und 114 gemäß Fig. 4B zu bilden, wobei wieder eine herkömmliche Photolithographie- und Ätztechnik verwendet wird. Jede der Siliziumnitridschichten 112a und 112b hat eine Dicke von beispielsweise ungefähr 1000 Å. Die Dicke einer jeden Polysilizium-Opferschicht 114a und 114 liegt beispielsweise bei ungefähr 1000 Å. Diese Siliziumnitrid­ schicht 112a und die Polysilizium-Opferschicht 114a bilden zusammen eine Stapelschicht 115a und die Siliziumnitrid­ schicht 112b und die Polysilizium-Opferschicht 114b bilden zusammen eine Stapelschicht 115b. Die Stapelschichten 115a und 115b sind massiv oder als Festkörper zu betrachten und ihre horizontalen Querschnitte können beispielsweise kreis­ förmig, rechtecktförmig oder sonstwie ausgestaltet sein. Die Stapelschichten 115a und 115b sind auf den Siliziumdi­ oxidschichten 110 außer Fluchtung mit den Drainregionen 16a und 16b angeordnet. Genauer, die Stapelschichten 115a und 115b sind bezüglich den Drainregionen 16a und 16b versetzt. Weiterhin sind die Stapelschichten 115a und 115b bevorzugt so angeordnet, daß sie zur gleichen Seite der entsprechen­ den Drainregionen 16a und 16b versetzt sind. In der darge­ stellten Ausführungsform sind die Stapelschichten 16a und 16b beide (in Fig. 4A) zur rechten Seite der jeweiligen Drainregion 16a und 16b hin versetzt. Siliziumdioxid-Ab­ standshalter 116a und 116b werden an den Seitenwänden der Stapelschichten 115a und 115b durch Abscheiden einer Sili­ ziumdioxidschicht mit einer Dicke von beispielsweise unge­ fähr 1000 Å und deren Zurückätzen ausgebildet. Eine Silizi­ umnitridschicht 118 mit einer Dicke von beispielsweise un­ gefähr 2000 Å wird dann abgeschieden. Sodann wird die Sili­ ziumdioxidschicht 118 unter Verwendung einer CMP-Technik poliert, bis die Stapelschichten 115a und 115b freiliegen.

Gemäß Fig. 4C werden die Siliziumdioxid-Abstandshalter 116a und 116b und die Siliziumdioxidschicht 118 darunter durch Ätzen entfernt, wobei die Stapelschichten 115a und 115b und die Siliziumnitridschicht 118 als Masken dienen, um Öffnungen 120a und 120b zu bilden, die die Oberfläche der Polysiliziumschicht 108 nicht erreichen. Sodann wird die Siliziumnitridschicht 118 durch Ätzen entfernt, wobei die Polysilizium-Opferschichten 114a und 114b als Masken dienen.

Gemäß Fig. 4D wird eine Polysiliziumschicht 122 mit ei­ ner Dicke von beispielsweise 4000 Å auf den Stapelschichten 115a und 115b abgeschieden, sowie auf der Siliziumdioxid­ schicht 110, um die Öffnungen 120a und 120b zu füllen. Bei­ spielsweise Arsenionen können in die Polysiliziumschicht 122 implantiert werden, um die Leitfähigkeit zu erhöhen. Sodann wird die Polysiliziumschicht 122 unter Verwendung einer CMP-Technik poliert, bis die Siliziumnitridschichten 112a und 112b freiliegen. Hierbei werden die Polysilizium- Opferschichten 114a und 114b entfernt.

Gemäß Fig. 4E werden die Siliziumnitridschichten 112a und 112b durch Naßätzen entfernt, wobei die Polysilizium­ schicht 122 und die Siliziumoxidschicht 110 als Masken die­ nen. Eine Siliziumdioxidschicht 124 mit einer Dicke von beispielsweise ungefähr 2000 Å wird dann mittels CVD abge­ schieden. Eine Polysiliziumschicht 126 mit einer Dicke von beispielsweise ungefähr 1000 Å wird unter Verwendung von CVD auf der Siliziumdioxidschicht 124 abgeschieden. Die Po­ lysiliziumschicht 126, die Siliziumdioxidschicht 124, die Polysiliziumschicht 122, die Siliziumdioxidschicht 110 und die Polysiliziumschicht 108 werden aufeinanderfolgend ge­ ätzt, um auf gegenüberliegenden Seiten der Stelle, wo die Speicherelektroden der Speicherkondensatoren zu bilden sind Öffnungen 127 zu bilden. Infolgedessen werden die Polysili­ ziumschichten 122 und 108 jeweils in zweigartigen Schichten 122a und 122b mit im wesentlichen L-förmigem Querschnitt und untere stammartige Schichten 108a und 108b mit im we­ sentlichen T-förmigem Querschnitt und einem hohlen U-förmi­ gem Abschnitt unterteilt. Die Polysiliziumschichten 108a und 108b weisen Außenkanten 109a und 109b auf und ihre Bo­ denenden sind mit den jeweiligen Source-/Drainregionen 16a und 16b verbunden. Die Polysiliziumschichten 122a und 122b weisen jeweils horizontal verlaufende Schritte 122a1 und 122ab1 und vertikal verlaufende Abschnitte 122a2 und 122b2 auf. Die Polysiliziumschicht 126 ist in horizontale Schich­ ten 126a und 126b unterteilt. Gemäß Fig. 4F werden hohle stammartige Polysiliziumschichten 128a und 128b an den Um­ fängen der Öffnungen 127 ausgebildet, bevorzugt durch Ab­ scheiden einer Polysiliziumschicht mit einer Dicke von bei­ spielsweise ungefähr 10000 Å und deren Zurückätzen. Die Po­ lysiliziumschicht 128a hat im Querschnitt einander gegen­ überliegende innere Oberflächen 129a1 und 129a2 und ebenso hat die Schicht 128b im Querschnitt einander gegenüberlie­ gende innere Oberflächen 129b1 und 129b2. Beispeilsweise Arsenionen können in die Polysiliziumschichten 128a und 128b implantiert werden, um die Leitfähigkeit zu erhöhen. Die Polysiliziumschichten 126a und 126b werden dann weiter geätzt, um Öffnungen 126a1 und 126b1 hierin zu bilden, wo­ bei eine herkömmliche Photolithographie- und Ätztechnik verwendet wird. Die freiliegenden Siliziumdioxidschichten 124, 110 und 104 werden dann durch Naßätzen unter Verwen­ dung der Ätzschutzschicht 102 als Ätzendpunkt entfernt.

Die Speicherelektroden der Speicherkondensatoren für das DRAM sind hierdurch vollständig, wobei jede Speicher­ elektrode eine der unteren stammartigen Polysiliziumschich­ ten 108a und 108b, eine der oberen stammartigen Polysilizi­ umschichten 128a und 128b, eine der im wesentlichen hori­ zontalen zweigartigen Schichten 126a und 126b und eine der L-förmigen zweigartigen Schichten 122a und 122b aufweist, wobei die unteren stammartigen Polysiliziumschichten 108a und 108b mit den jeweiligen Drainregionen 16a und 16b ver­ bunden sind und hohle Basisabschnitte 108c aufweisen, die im Querschnitt U-förmig sind. Die Bodenenden der oberen stammartigen Polysiliziumschichten 128a und 128b sind je­ weils an ihren inneren Oberflächen 129a1 und 129a2 bzw. 129b1 und 129b2 mit den Außenkanten 109a und 109b des Stützabschnittes 108d der unteren stammartigen Polysilizi­ umschichten 108a und 108b verbunden und verlaufen im we­ sentlichen vertikal nach oben. Die zweigartigen Polysilizi­ umschichten 126a und 126b sind jeweils mit inneren Oberflä­ chen 129a1, 129a2 und 129b1, 129b2 der stammartigen oberen Polysiliziumschichten 128a und 128b verbunden und verlaufen im wesentlichen horizontal nach innen. Die zweigartige Po­ lysiliziumschicht 122a ist im Querschnitt L-förmig und hat einen horizontal verlaufenden Abschnitt 122a1, der mit der inneren Oberfläche 129a1 der oberen stammartigen Polysili­ ziumschicht 128a an der Außenkante 121a1 verbunden ist und sich im wesentlichen horizontal im Querschnitt in Richtung der inneren Oberfläche 129a2 erstreckt. Auf ähnliche Weise ist der horizontal verlaufende Abschnitt 122b1 der L-förmi­ gen zweigartigen Schicht 122b mit der inneren Oberfläche 129b1 der Außenkante 123b1 verbunden und verläuft im we­ sentlichen horizontal im Querschnitt in Richtung der gegen­ überliegenden inneren Oberfläche 129b2. Die vertikal ver­ laufenden Abschnitte 122a2, 122b2 der Schichten 122a und 122b sind mit den jeweiligen Enden 123a2 und 123b2 der ho­ rizontal verlaufenden Abschnitte 122a1 und 122b1 verbunden und verlaufen in Richtung der oberen Oberfläche 11 des Substrates. Die weiteren Prozesse zur Vervollständigung des Speicherkondensators entsprechen im wesentlichen denjenigen der bereits beschriebenen Ausführungsformen und eine noch­ malige Beschreibung erfolgt nicht. In dieser bevorzugten Ausführungsform sind die Abstandshalter 116a und 116b und die Schichten 110 und 124 aus Siliziumdioxid und die Schichten 112 und 118 aus Siliziumnitrid. Siliziumnitrid kann jedoch genausogut zur Ausbildung der Abstandshalter 116a und 116b und der Schichten 110 und 124 verwendet wer­ den, wobei dann die Schichten 112 und 118 aus Siliziumdi­ oxid sind. Weiterhin kann jedes isolierende Material zur Ausbildung der Abstandshalter 116a und 116b und der Schich­ ten 110 und 124 verwendet werden, vorausgesetzt, daß das zur Bildung der Schichten 112 und 118 verwendete isolie­ rende Material relativ zu den anderen isolierenden Materia­ lien eine hohe Ätzselektivität hat.

Dem Durchschnittsfachmann auf diesem Gebiet erschließt sich aus den oben erwähnten bevorzugten Ausführungsformen, daß diese auch in beliebiger Kombination miteinander ange­ wendet werden können, um Speicherelektroden und Speicher­ kondensatoren unterschiedlicher Strukturen auf einem DRAM-Chip zu bilden. Es versteht sich, daß die Strukturen dieser aus Kombinationen gebildeten Speicherelektroden und Spei­ cherkondensatoren im Rahmen der vorliegenden Erfindung lie­ gen.

Obgleich in der beigefügten Zeichnung die Ausführungs­ formen der Drains in den Übertragungstransistoren als Dif­ fusionsbereiche in einem Siliziumsubstrat dargestellt wur­ den, sind auch andere Ausgestaltungen hiervon möglich, bei­ spielsweise Drainregionen des Grabenbereiches oder derglei­ chen.

Weiterhin versteht sich, daß die in der beigefügten Zeichnung dargestellten Elemente rein illustrativ und dar­ stellend sind und nicht im tatsächlichen Maßstab gezeichnet sind. Die Abmessungen der einzelnen Elemente sind somit als nicht einschränkend zu verstehen.

Claims (20)

1. Eine Halbleiter-Speichervorrichtung mit:

• (a) einem Substrat;
• (b) einem Übertragungstransistor auf dem Substrat, wo­ bei der Übertragungstransistor eine Source-/Drainregion hat; und
• (c) einem Speicherkondensator, der elektrisch mit der Source-/Drainregion verbunden ist, wobei der Speicherkon­ densator aufweist:
• (1) eine Speicherelektrode mit:
• (i) einem stammartigen leitfähigen Teil, wobei der stammartige leitfähige Teil eine untere stammartige leitfä­ hige Schicht mit einem Basisabschnitt hat, die mit der Source-/Drainregion verbunden ist, sowie einen Stützab­ schnitt aufweist, wobei der Stützabschnitt einen Umfangs­ kante hat und wobei eine obere stammartige leitfähige Schicht eine innere Oberfläche hat, welche den Stützab­ schnitt in Kontakt mit der Umfangskante hiervon umgibt, wo­ bei die obere stammartige Schicht sich von der Umfangskante in einer Richtung weg von dem Substrat erstreckt; und
• (ii) einer zweigartigen leitfähigen Schicht mit wenig­ stens einem im Querschnitt L-förmigen Abschnitt, der mit der inneren Oberfläche der oberen stammartigen leitfähigen Schicht verbunden ist und sich hiervon in einer Richtung parallel zur einer oberen Oberfläche des Substrates er­ streckt;
• (2) eine dielektrische Schicht an einer freiliegenden Oberfläche der Speicherelektrode; und
• (3) einer oberen leitfähigen Schicht, welche eine Ge­ genelektrode auf der dielektrischen Schicht bildet.

2. Halbleiter-Speichervorrichtung nach Anspruch 1, wo­ bei die untere stammartige leitfähige Schicht im Quer­ schnitt T-förmig ist.

3. Halbleiter-Speichervorrichtung nach Anspruch 2, wo­ bei der Basisabschnitt hohl ist.

4. Halbleiter-Speichervorrichtung nach Anspruch 1, wo­ bei die zweigartige leitfähige Schicht eine erste zweig­ artige leitfähige Schicht ist und wobei die ersten und zweiten zweigartigen leitfähigen Schichten sich in einer Richtung im wesentlichen parallel zur oberen Oberfläche des Substrates erstrecken.

5. Halbleiter-Speichervorrichtung nach Anspruch 1, wo­ bei:
die zweigartige leitfähige Schicht eine erste zweigar­ tige leitfähige Schicht ist;
der Speicherkondensator weiterhin eine zweite zweig­ artige leitfähige Schicht aufweist, die mit der inneren Oberfläche der oberen stammartigen Schicht verbunden ist und sich in einer Richtung im wesentlichen parallel zu ei­ ner oberen Oberfläche des Substrates erstreckt; und
die dielektrische Schicht auf freiliegenden Oberflä­ chen der stammartigen leitfähigen Schicht und der ersten und zweiten zweigartigen leitfähigen Schichten ausgebildet ist.

6. Halbleiter-Speichervorrichtung nach Anspruch 5, wo­ bei die untere stammartige leitfähige Schicht im Quer­ schnitt T-förmig ist.

7. Halbleiter-Speichervorrichtung nach Anspruch 5, wo­ bei der Basisabschnitt hohl ist.

8. Halbleiter-Speichervorrichtung nach Anspruch 1, wo­ bei:
die zweigartige leitfähige Schicht einen ersten ver­ längerten Abschnitt und einen zweiten verlängerten Ab­ schnitt aufweist, wobei der erste verlängerte Abschnitt ei­ ne erste Kante und eine zweite Kante hat und die erste Kante mit einer inneren Oberfläche der oberen stammartigen Schicht verbunden ist, wobei der erste verlängerte Ab­ schnitt sich in einer Richtung im wesentlichen parallel zu einer oberen Oberfläche des Substrates erstreckt und der zweite verlängerte Abschnitt mit der zweiten Kante des er­ sten verlängerten Abschnittes verbunden ist und sich in ei­ ner Richtung auf das Substrat zu erstreckt.

9. Halbleiter-Speichervorrichtung nach Anspruch 8, wo­ bei die untere stammartige leitfähige Schicht im Quer­ schnitt T-förmig ist.

10. Halbleiter-Speichervorrichtung nach Anspruch 8, wobei der Basisabschnitt hohl ist.

11. Halbleiter-Speichervorrichtung nach Anspruch 8, wobei die erste Kante den ersten verlängerten Abschnitt um­ gibt und die innere Oberfläche entlang der gesamten Länge der ersten Kante kontaktiert.

12. Halbleiter-Speichervorrichtung nach Anspruch 8, wobei die erste Kante die innere Oberfläche der oberen stammartigen Schnitt nur entlang eines Teiles der ersten Kantenlänge kontaktiert.

13. Halbleiter-Speichervorrichtung nach Anspruch 8, wobei die zweigartige leitfähige Schicht eine erste zweig­ artige leitfähige Schicht ist und weiterhin eine zweite leitfähige Schicht mit L-förmigem Querschnitt aufweist, die mit der inneren Oberfläche der oberen stammartigen Schicht verbunden ist und sich in einer Richtung im wesentlichen parallel zu dem ersten verlängerten Abschnitt der ersten zweigartigen leitfähigen Schicht erstreckt.

14. Halbleiter-Speichervorrichtung nach Anspruch 8, wobei:
die zweigartige leitfähige Schicht eine erste zweigar­ tige leitfähige Schicht ist;
der Speicherkondensator weiterhin eine zweite zweig­ artige leitfähige Schicht aufweist, die mit der inneren Oberfläche der oberen stammartigen Schicht verbunden ist und sich in einer Richtung im wesentlichen parallel zu ei­ ner oberen Oberfläche des Substrates erstreckt; und
die dielektrische Schicht auf freiliegenden Oberflä­ chen der stammartigen leitfähigen Schicht und der ersten und zweiten zweigartigen leitfähigen Schichten ausgebildet ist.

15. Halbleiter-Speichervorrichtung nach Anspruch 14, wobei die untere stammartige leitfähige Schicht im Quer­ schnitt T-förmig ist.

16. Halbleiter-Speichervorrichtung nach Anspruch 14, wobei die untere stammartige Schicht einen hohlen Abschnitt hat.

17. Halbleiter-Speichervorrichtung nach Anspruch 14, wobei die erste Kante den ersten verlängerten Abschnitt um­ gibt und die innere Oberfläche entlang der gesamten Länge der ersten Kante kontaktiert.

18. Halbleiter-Speichervorrichtung nach Anspruch 14, wobei die erste Kante den ersten verlängerten Abschnitt um­ gibt und die innere Oberfläche entlang der gesamten Länge der ersten Kante kontaktiert.

19. Halbleiter-Speichervorrichtung nach Anspruch 8, wobei:
die zweigartige leitfähige Schicht eine erste zweigar­ tige leitfähige Schicht ist und weiterhin eine zweite zweigartige leitfähige Schicht aufweist, welche sich in ei­ ner Richtung im wesentlichen parallel zum ersten verlänger­ ten Abschnitt der ersten zweigartigen leitfähigen Schicht erstreckt;
der Speicherkondensator weiterhin eine dritte zweigar­ tige leitfähige Schicht aufweist, die mit der inneren Ober­ fläche des oberen stammartigen Abschnittes verbunden ist und sich in einer Richtung im wesentlichen parallel zu der oberen Oberfläche des Substrates erstreckt; und
die dielektrische Schicht auf freiliegenden Oberflä­ chen der oberen und unteren stammartigen leitfähigen Schichten und der ersten, zweiten und dritten zweigartigen leitfähigen Schichten ausgebildet ist.

20. Elektrodenstruktur zur Verwendung mit einer Halb­ leiter-Speichervorrichtung, insbesondere einer Halbleiter- Speichervorrichtung nach einem oder mehreren der Ansprüche 1 bis 19, wobei die Halbleiter-Speichervorrichtung auf ei­ nem Substrat ausgebildet ist, mit:
einem stammartigen leitfähigen Teil, wobei der stamm­ artige leitfähige Teil eine untere stammartige leitfähige Schicht mit einem Basisabschnitt und einem Stützabschnitt auf dem Basisabschnitt aufweist, wobei der Stützabschnitt eine Umfangskante hat und mit einer oberen stammartigen Schicht mit einer inneren Oberfläche, welche den Stützab­ schnitt in Kontakt mit der Umfangskante hiervon umgibt, wo­ bei die obere stammartige Schicht sich von einer Umfangs­ kante in einer Richtung weg von dem Substrat erstreckt; und
einer zweigartigen leitfähigen Schicht mit wenigstens einem Abschnitt mit L-förmigem Querschnitt, der mit der in­ neren Oberfläche der oberen stammartigen Schicht verbunden ist und sich hiervon in einer Richtung parallel zu der obe­ ren Oberfläche des Substrates erstreckt.