DE19735554A1 - Nicht-flüchtiger Speicher - Google Patents
Nicht-flüchtiger SpeicherInfo
- Publication number
- DE19735554A1 DE19735554A1 DE19735554A DE19735554A DE19735554A1 DE 19735554 A1 DE19735554 A1 DE 19735554A1 DE 19735554 A DE19735554 A DE 19735554A DE 19735554 A DE19735554 A DE 19735554A DE 19735554 A1 DE19735554 A1 DE 19735554A1
- Authority
- DE
- Germany
- Prior art keywords
- arrangement according
- host computer
- computer system
- volatile memory
- storage system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Description
Die vorliegende Erfindung bezieht sich auf nicht-flüchtige
Speichersysteme und deren Anwendungen.
Neue Multimedia-Anwendungen für Computer stellen hohe Anforde
rungen an das Systemverhalten sowohl hinsichtlich der Verarbeitungslei
stung als auch der Speicherkapazität. Beispielsweise sind 1-D und 2-D
diskrete Cosinus-Transformationen und inverse diskrete Cosinus-Transfor
mationen erforderlich, um JPEG- und MPEG-Kompression und -Dekompression
zu implementieren. Die Wavelet-Kompression verlangt verschiedene digita
le Filterungen. Fraktale Kompression benötigt möglicherweise sowohl Fil
terung als auch extensive Sucharbeitsgänge. Die Bildverbesserung benö
tigt ebenfalls Digitalfilterung. Alle diese Verarbeitungsschritte erfor
dern extensive Berechnungen und/oder Vergleiche, die an großen Datenmen
gen auszuführen sind.
Eine Lösung bestünde darin, einfach diese Aufgaben der zentra
len Verarbeitungseinheit eines Computersystems zu überlassen. Das Multi
media-Verhalten wird dann durch die Geschwindigkeit der zentralen Verar
beitungseinheit wie auch ihre Zugriffsgeschwindigkeit auf Speicher be
grenzt. Wenn das Computersystem gleichzeitig andere Aufgaben ausführt,
werden auch diese anderen Aufgaben langsam durchgeführt.
Eine andere Lösung besteht in der Bereitstellung zusätzlicher
Hardware. Beispielsweise kann ein Computersystem mit einer zusätzlichen
Platine ausgestattet werden, die Digitalsignal-Verarbeitungsschaltkreise
und Speicher aufweist, beide für Multimedia-Aufgaben ausgelegt. Dieser
Ansatz führt jedoch zu erheblichen zusätzlichen Kosten, und darüber hin
aus dupliziert der zugefügte Speicher Resourcen, die bereits innerhalb
des Computersystems verfügbar sind.
Ähnliche Probleme werden durch die Systemsicherheit aufgewor
fen. Das Kontrollieren des Zugriffs auf den Computer und/oder das Schüt
zen der Vertraulichkeit von gespeicherten Daten und/oder von dem Compu
ter übertragenen Daten erfordert, daß Verschlüsselung und Entschlüsse
lung durchgeführt werden. Verschlüsselung und Entschlüsselung repräsen
tieren noch einen weiteren Verbrauch der Verarbeitungsleistung des Com
puters. Darüber hinaus werden Verschlüsselungs- und Entschlüsselungs
schlüsselinformationen typischerweise auf der Festplatte des Computers
gespeichert, wo sie nur schwer zu schützen sind.
Aufgabe der Erfindung ist es, Computersysteme mit erweiterten
Fähigkeiten für herausfordernde Anwendungen zu schaffen, wobei jedoch
nur wenig zusätzliche Hardware hinzugefügt werden soll.
Die erfindungsgemäße Lösung dieser Aufgabe ist durch den Pa
tentanspruch 1 definiert. Die Unteransprüche beziehen sich auf Weiter
bildungen dieses Konzepts bzw. Anwendungen desselben.
Ausgestaltungen der Erfindung werden nachstehend unter Bezug
nahme auf die beigefügten Zeichnungen erläutert.
Fig. 1 zeigt ein Computersystem unter Verwendung der vorlie
genden Erfindung.
Fig. 2A zeigt ein Speichersystem, das hierarchische Speiche
rung und zusätzliche Verarbeitung für die Installation innerhalb des
Computersystems der Fig. 1 gemäß einer Ausführungsform der vorliegenden
Erfindung kombiniert.
Fig. 2B zeigt das Speichersystem der Fig. 2A, erweitert um
computerzugreifbare Speicher, auf die als Teil des Systemspeichers des
Wirt-Systems der Fig. 1 zugegriffen werden kann.
Fig. 3 zeigt ein Netz von Speichersystemen ähnlich jenem der
Fig. 2.
Fig. 4 zeigt wie Untereinheiten des Speichersystems ähnlich
dem nach Fig. 2 funktionell in einer MPEG Kompressionsanwendung des Mul
ti-Speichersystems der Fig. 3 verbunden sind.
Fig. 5 zeigt funktionelle Elemente eines digitalen tragbaren
Telefons, das als ein Wirt-Computersystem für das Speichersystem der
Fig. 2 dient.
Fig. 6 zeigt eine Laufbildkamera-Einheit, die als Wirt-Compu
tersystem für das Speichersystem der Fig. 2 dient.
Fig. 7 zeigt einen persönlichen digitalen Assistenten, der als
ein Wirt-Computersystem für das Speichersystem der Fig. 2 dient.
Fig. 1 zeigt ein Wirt-Computersystem 10, das für die Anwendung
der vorliegenden Erfindung geeignet ist. Das Wirt-Computersystem 10 um
faßt einen Bus 12, der die Hauptuntersysteme miteinander verbindet, wie
eine zentrale Verarbeitungseinheit 14, einen Systemspeicher 16 (typi
scherweise RAM), eine Eingangs-/Ausgangssteuereinheit 18, ein Periphe
rie-Gerät, wie einen Bildschirm 24, über einen Bildschirmadapter 26, se
rielle Ein-/Ausgänge 28 und 30, ein Tastenfeld 32, ein Diskettenlaufwerk
36 für Floppy Disks 38 und einen CD-ROM-Player 40 für Betrieb mit einer
CD-ROM 42. Viele andere Geräte können angeschlossen werden, wie eine
Maus 46, angeschlossen über serielle Schnittstelle 28, und eine Netz
werkschnittstelle 48, angeschlossen über serielle Schnittstelle 30. Der
Bus 12 kann Signalkomponenten führen, die zusammenwirken oder auch
nicht. Der Bus 12 kann in zugeordnete Busse für bestimmte Zwecke unter
teilt sein, wie Speicherzugriff, Eingangs-/Ausgangszugriff, usw.
Gemäß einer Ausführungsform der vorliegenden Erfindung enthält
das Wirt-Computersystem 10 ein spezielles Speichersystem 50, das einen
nicht-flüchtigen Speicher und programmierbare Verarbeitung für die Aus
führung von Operationen an dem Inhalt des Speichers umfaßt. Eine Funk
tion des Speichersystems 50 besteht darin, den Platz einer Kombination
einer Disksteuereinheit, wie eine IDE Steuereinheit oder SCSI Steuerein
heit, und eines Festplattenlaufwerks einzunehmen. Für das Wirt-Computer
system 10 erscheint das Speichersystem 50 als ein hierarchisches Spei
chersystem, das in der Lage ist, hierarchische Speichersteuerbefehle zu
empfangen und auf sie zu reagieren, um Dateien zu speichern und aus ei
ner gespeicherten Dateistruktur zu entnehmen. Gemäß der vorliegenden Er
findung ist das Speichersystem 50 programierbar, um auf andere Befehle
zu reagieren, um Datenverarbeitungsvorgänge an gespeicherter Information
vorzunehmen.
Fig. 2A zeigt eine bestimmte Konfiguration des Speichersystems
50 gemäß einer Ausführungsform der vorliegenden Erfindung. Das Speicher
system 50 umfaßt eine Wirt-Schnittstelle 202, einen eingebetteten pro
grammierbaren Controller 204, ein internes RAM 206, ein internes ROM
208, einen oder mehrere interne DSP-Schaltkreise (digitale Signalverar
beitung) 210, einen oder mehrere interne Codierschaltkreise 212 und ein
oder mehrere inhaltsaddressierbare Speichereinheiten (CAM = Content Ad
dressable Memory) 214. Das Speichersystem 50 umfaßt ferner eine Fehler
korrektur-Codiereinheit 216, eine nicht-flüchtige Speicherschnittstelle
218 und eine Mehrzahl von nicht-flüchtigen Speicherkomponenten 220. Die
Wirt-Schnittstelle 202 ist mit dem eingebetteten programmierbaren Con
troller 204, dem internen RAM 206, dem internen ROM 208, DSP-Schaltung
210, Codierschaltung 212, CAM 214, über eine interne Bus-Struktur 222
verbunden. Natürlich können viele dieser Komponenten im Rahmen der vor
liegenden Erfindung auch weggelassen werden.
Das Speichersystem 50 kann als eine gedruckte Schaltungsplati
ne als Multi-Chipmodul oder als einzelner integrierter Schaltkreis phy
sikalisch implementiert werden. Die einzelnen Schaltkreise der Fig. 2
können unabhängige integrierte Schaltkreise sein. Bei einem höheren Grad
der Integration können mehrere Komponenten in eine einzige integrierte
Schaltung kombiniert sein.
Die Wirt-Schnittstelle 202 steht in Wechselwirkung mit dem Bus
12 des Computersystems 10. Beispielsweise kann der Bus 12 ein PCI-Bus
sein. Die Wirt-Schnittstelle 202 ist dann ausgestattet, um mit dem PCI-Bus
in Wechselwirkung zu treten. Teilweise steht das Wirt-System 10 in
Wechselwirkung mit dem Speichersystem 50, als handelte es sich um eine
hierarchische Speicherstruktur, die unter der Direktion eines SCSI oder
IDE Controllers stünde. Das Wirt-System 10 verwendet das Speichersystem 50,
um Dateien zu sichern und zu entnehmen. Die Wechselwirkung zwischen
dem Wirt-System 10 und der Wirtschnittstelle 202 für den Zweck der Da
tenabspeicherung und -entnahme ist in dem Buch Messmer, The Indispensa
ble PC Hardware Book (Addison Wesley Verlag, zweite Auflage 1995), Sei
ten 731-838, erläutert, und auf diese Veröffentlichung wird zwecks wei
terer Information verwiesen.
Der eingebettete programmierbare Controller 204 interpretiert
die Speicher- und Entnahmebefehle, empfangen von dem Wirt-System 10, und
dirigiert den Fluß von gespeicherten und entnommenen Daten zwischen der
Wirt-Schnittstelle 202 und einer nicht-flüchtigen Speicherschnittstelle
218. Der eingebettete programmierbare Controller 204 ist vorzugsweise
vom Typ ARM-7 TDMI, erhältlich von ARM Limited in Cambridge, Großbritan
nien. Die Fehlerkorrektur-Codiereinheit 216 ist in dem Datenpfad zwi
schen der Wirt-Schnittstelle 202 und nicht-flüchtiger Speicherschnitt
stelle 218 eingefügt. Die Fehlerkorrektur-Codiereinheit 216 wendet einen
Fehlerkorrektur-Code auf Daten an, die in den nicht-flüchtigen Speicher
einheiten 220 zu speichern sind. Für die Entnahme von Daten überprüft
die Fehlerkorrektur-Codiereinheit 216 diese bezüglich Fehlern, korri
giert Fehler und entnimmt sie dem Code. Die Fehlerkorrektur-Codierein
heit 216 kann über die Wirt-Schnittstelle 202 programmierbar sein.
Die nicht-flüchtigen Speichereinheiten 220 sind vorzugsweise
4MB oder größere Schnellzugriffsspeichereinheiten, die intern optimiert
sind, um MS-DOS-Sektoren abzustützen. In einer alternativen Ausführungs
form dient ein Plattenlaufwerk oder ein optisches beschreibbares Lauf
werk als nicht-flüchtiger Speicher. Die Schnittstelle 218 zum nicht
flüchtigen Speicher ist ausgelegt, um zu erzeugen, was immer an Daten,
Adressen und Steuersignalen für die Wechselwirkung mit den nicht-flüch
tigen Speichereinheiten 220 benötigt wird.
Der eingebettete programmierbare Controller 214 arbeitet gemäß
einem Steuerprogramm. Ein Abschnitt dieses Steuerprogramms ruht in ROM
208 und kann nicht ohne weiteres modifiziert werden. Ein anderer Ab
schnitt ist durch das Wirt-System 10 modifizierbar und ruht in den
nicht-flüchtigen Speichereinheiten 220 und in dem internen Speicher des
Controllers 214. Der Teil innerhalb des ROM 208 handhabt die grundsätz
lichen Controller-Arbeitsgänge für Dateiabspeicherung und -entnahme. Die
Datei-Abspeicherung und -entnahme wird vorzugsweise gehandhabt wie durch
die ATA-Speichersteuerspezifikation spezifiziert, die als ANSI-X3-221-
1994 von dem American National Standards Institut in New York, N.Y.,
verfügbar ist, auf welche hier verwiesen wird.
Vorzugsweise umfaßt ein Minimalsatz von Erstreckungen bezüg
lich des ATA-Schnittstellenbefehlssatzes ein "einschreiben in internen
Speicher des eingebetteten Controllers", "abarbeiten des Speichers des
eingefügten Controllers", "rücksetzen des Schreibspeicherzeigers des
eingebetteten Controllers". Wenn das Wirt-System 10 den eingebetteten
Controller 204 zu konfigurieren hat, wird zunächst der Befehl "rückset
zen des Schreibspeicherzeigers des eingebetteten Controllers" aufgeru
fen. Danach wird aufgerufen "einschreiben in internen Speicher des ein
gebetteten Controllers", und zwar so oft wie erforderlich, um den inter
nen Speicher des Controllers mit dem Steuerprogramm zu laden. Nachdem
das Programm geladen ist, kann das Wirt-System das Steuerprogramm aufru
fen, indem ein Befehl "abarbeiten des Speichers des eingebetteten Con
trollers" aufgerufen wird. Der interne Speicher des Controllers kann
entweder flüchtig oder nicht-flüchtig sein.
Eine weitere Ausdehnung bezüglich des ATA-Schnittstellenbe
fehlssatzes kann umfassen, ist jedoch nicht darauf beschränkt "öffne
neue interne Datei", "schreibe internen Sektor", "lese internen Sek
tor", "schließe interne Datei", "abarbeiten der internen Datei", "beende
interne Abarbeitung", und "verberge interne Datei". Die jeweils in Bezug
genommenen Dateisektoren der Dateien werden in dem nicht-flüchtigen
Speichersystem 220 gespeichert. Der modifizierbare Teil des Steuerpro
gramms führt Operationen bezüglich Information aus, die in den nicht
flüchtigen Speichereinheiten 220 gespeichert sind.
Durch Modifizieren dieses Steuerprogramms kann das Wirt-Compu
tersystem 10 das Speichersystem 50 konfigurieren, um verschiedene Funk
tionen unabhängig von der zentralen Verarbeitungseinheit 14 auszuführen.
Beispielsweise kann das Speichersystem 50 JPEG- oder MPEG-Bildkompres
sion bei Bilddaten ausführen, die in die nicht-flüchtigen Speicherein
heiten 220 einzuschreiben sind. Das Speichersystem 50 kann auch Bildver
besserungs-Algorithmen implementieren, um die Auflösung bei zum Beispiel
korrekten CCD-Matrizenverwaschungen zu verbessern oder Rauschen in ein
gefangenen NTSC-Bildern zu unterdrücken. RAM 206 kann verwendet werden,
um die Zwischenergebnisse zu speichern.
Gemäß einer Ausführungsform der Erfindung können andere Schal
tungsanordnungen mit dem eingebetteten programmierbaren Controller 204
zusammenwirken. Wenn beispielsweise digitale Signalverarbeitungsschal
tungen 210 vorgesehen sind, können diese die digitale Signalverarbeitung
unterstützen. Solche Operationen können die Berechnung von linearen 1-D-
und 2-D-Transformationen umfassen, wie diskrete Cosinus-Transformation
und inverse diskrete Cosinus-Transformation (IDCT), wie in JPEG und MPEG
verwendet. Andere 1-D- und 2-D-Filter können programmiert werden, um an
dere Kompressionsschemata abzustützen, wie wavelet-basierte Kompression.
Die digitalen Signalverarbeitungsschaltung(en) 210 können auch Quanti
sieroperationen ausführen, um die Daten von den 1-D- und 2-D-Filtern zu
vergröbern. Digitalsignalverarbeitungsschaltung(en) 210 können eine oder
mehrere Komponenten sein, wie die Motorola 56000 Serie, erhältlich von
Motorola in Schaumburg, Illinois, oder der Oak DSP-Kern, entwickelt von
DSP Group, Inc. in Santa Clara, Kalifornien. Das Steuerprogramm für di
gitale Signalverarbeitungsschaltung(en) 210 ist ebenfalls durch das
Wirt-Computersystem modifizierbar und in den nicht-flüchtigen Speicher
einheiten 220 gespeichert.
Wenn Codierer 212 vorgesehen ist/sind, können sie andere Ope
rationen unterstützen, die für Bildkompression und -dekompression benö
tigt werden. Beispielsweise können Codierer 212 Lauflängencodierung der
Ergebnisse der Ausgänge von den 2-D DCT oder 2-D-Filtern ausführen, im
plemtiert durch die Digitalsignal-Verarbeitungsschaltung(en) 210. Codie
rer 212 können auch Bit-Verdichtungsoperationen ausführen, um die Kom
pression zu unterstützen oder Lauflängendecodierung und Entdichtung vor
nehmen, um die Dekompression abzustützen. Codierer 212 können auch Huff
man-Codierung und -Decodierung ausführen, um die JPEG- und MPEG-Schemata
zu stützen. Codierer 212 können auch Bit-Verwürfelung ausführen, um die
Entschlüsselung und/oder Verschlüsselung abzustützen.
Wavelet- und Fraktalkompression/Dekompression können von
DSP-Schaltkreis(en) 210, Codierer 212, und CAM 214 abgestützt werden. Die
Fraktalbildkompression und -dekompression verwendet CAM(s) 214, um nach
wiederauftauchenden Mustern zu suchen. Weitere Details der Fraktalbild
kompression und -dekompression sind in der Arbeit von D.R. McGregor u. a.
"Faster Fractal Compression", Dr. Dobb′s Journal, (Januar 1996), Y. Fis
her, "Fractal Image Compression", SIGGRAPH ′92 Course Notes, Y. Fisher
u. a., "Fractal (Self-VQ) Encoding of Video Sequences", Proceedings of
the SPIE, Visual Communications and Image Processing, (September 1994),
Barnsley u. a., Fractal Image Compression, (A.K. Peters Ltd. 1993), und
U.S. Patent No. 5,065,447 von Barnsley u. a., erteilt am 12. November
1991, erläutert. Auf diese Veröffentlichungen kann im Bedarfsfall zu
rückgegriffen werden.
Das Speichersystem 50 kann auch die Sicherheit der Verschlüs
selung und Entschlüsselung verbessern. Paßwort-Daten für die Kontrolle
des Zugriffs durch das Wirt-Computersystem 10 oder für die Verschlüsse
lung und Entschlüsselung von Daten im Speichersystem 50 können in dem
nicht-flüchtigen Speichersystem 220 gehalten werden. Die Paßwort-Daten
können Daten eines Einwegeschlüssels umfassen, um von einem Benutzer
eingegebene Paßworte zu entschlüsseln. Der eingebettete programmierbare
Controller 204 arbeitet so, daß er externe Entnahme bezüglich der Ein
wegschlüsseldaten ausschließt, womit die Sicherheit verbessert wird.
Wenn der Benutzer anfänglich das Paßwort wählt unter Verwendung der An
wendungssoftware, die auf einem Wirt-Computersystem 10 läuft, übersetzt
der eingebettete programmierbare Controller 204 das Paßwort in die
Schlüsseldaten, die verwendet werden, um das Paßwort zu entschlüsseln
und speichert es in einem privaten Speicherbereich des nicht-flüchtigen
Speichersystems 220. Dieser Privatbereich ist nur für den eingebetteten
programmierbaren Controller 204 zwecks Paßwortentschlüsselung zugäng
lich, und auf ihn kann nicht über die hierarchischen ATA-Speichersteuer
befehle zugegriffen werden. Ein solches Paßwort kann verwendet werden,
um den Zugriff durch bestimmte Anwendungen auf dem Wirt-Computersystem
10 zu ermöglichen, um den Zugriff auf sonst geschützte Dateien des
nicht-flüchtigen Speichersystems 220 zu kontrollieren oder um den Zu
griff eines Schlüssels für Entschlüsselung oder Verschlüsselung von im
nicht-flüchtigen Speichersystem 220 gespeicherte Daten zu ermöglichen.
Die Verschlüsselung und Entschlüsselung können durch die Codierer 212
gestützt sein.
Um hochintensive Verarbeitungsaufgaben aufzufangen, können
mehrere Speichersysteme, wie das nach Fig. 2, in einer Matrix für Hoch
geschwindigkeitsverarbeitung kombiniert werden. Eine solche Anordnung
ist höchst geeignet für MPEG, Wavelet und Fraktalkompression oder -de
kompression. Um diese Konfiguration zu ermöglichen, kann das Speichersy
stem 50 eine oder mehrere weitere Schnittstellen 224 für diesen Zweck
aufweisen. Information, die zu speichern oder auszugeben ist, und Steu
erprogramminformation kann über eine von N, vorzugsweise 4 oder mehr
Eingangs-/Ausgangs-Anordnungen laufen: COM1, COM2, COM3, COM4 usw. Auch
die Wirt-Schnittstelle 202 kann verwendet werden, um eine Verbindung mit
anderen Speichersystemen herzustellen, anstatt mit dem Wirt-Bus 12.
Fig. 2B zeigt eine Ausdehnung des Speichersystems 50, bei der
ein computerzugreifbarer Speicher 226 physikalisch mit dem Speichersy
stem 50 integriert ist. Obwohl nur ein Teil der in Fig. 2A wiedergegebe
nen Komponenten in Fig. 2B wiederholt wurde, versteht es sich, daß jede
der Komponenten aus Fig. 2A in einem Speichersystem 50 vorhanden sein
kann, das physikalisch mit dem computerzugreifbaren Speicher 226 inte
griert ist. Der computerzugreifbare Speicher 226 ist mit einem Wirt-Sy
stem-Speicherbus 228 verbunden, der einen Teil des Busses 12 bilden
kann. Der computerzugreifbare Speicher 226 arbeitet innerhalb des Sy
stemspeichers 16 und kann einen oder beide von dem flüchtigen und dem
nicht-flüchtigen Speicherschaltkreis umfassen. Der Wirt-Bus 12 kann Si
gnale führen, die unabhängig von den Computerspeicherzugriff-Signalen
sind und mit diesen gleichzeitig aktiv sein können, wodurch Datenverar
beitungselemente im Speichersystem 50 unabhängig und gleichzeitig diese
Signale bearbeiten oder übertragen können, um die Datenkompression (ein
schließlich Bildkompression) Dekompression, Verschlüsselung, Entschlüs
selung oder andere hohe Geschwindigkeit erfordernde Datenverarbeitung
auszuführen.
Ferner sind ein Cache 230 und eine weitere Fehlerkorrektur-Co
diereinheit 232 zwischen dem computerzugreifbaren Speicher 226 und dem
Wirt-System-Speicherbus 228 eingefügt. Cache 230 optimiert den System
speicherzugriff für das Wirt-System 10 und ist besonders wertvoll bei
Fällen nicht-flüchtigen Speichers. Die Fehlerkorrektur-Codiereinheit 232
verbessert die Zuverlässigkeit und die Lebenserwartung (bekannt als
mittlere Zeit zwischen dem Versagen) vom computerzugreifbaren Speicher
226.
Fig. 3 zeigt eine solche Matrixkonfiguration 300 mit mehreren
Speichersystemen 50 und einem Global-Buscontroller 302. Der Gobal-Bus
controller 302, der Fachleuten bekannt ist, dient als eine direkte
Schnittstelle zum Wirt-Bus 12. Der Global-Buscontroller 302 richtet zu
speichernde Information, Steuerprogramminformation, Speicher- und Ent
nahmebefehle und Verarbeitungsbefehle an ein bestimmtes Speichersystem
50. Der Global-Buscontroller 302 empfängt entnommene Information aus
Speichersystemen 50 und sendet sie auf den Wirt-Bus 12. Für Speicher-und
Entnahmezwecke tritt das Wirt-System mit dem Global-Buscontroller 302 in
Wechselwirkung unter Verwendung konventioneller Speicher- und Entnahme
befehle, wie dies der Fall wäre bei einem SCSI- oder IDE-Festplattencon
troller. Diese Befehle werden aufgestockt mit zusätzlichen Befehlen für
das Anfordern spezieller Verarbeitungsoperationen.
Um Befehle, Steuerprogramminformation und zu speichernde und
entnehmende Information zu verteilen, verbindet ein 2-D-Binärbaum-Kommu
nikationsnetz mehrere Speichersysteme 50. Fig. 3 zeigt eine bestimmte
Konfiguration mit 16 Speichersystemen 50. Die verschiedenen COM-Ein
gangs-/Ausgangsanordnungen und Wirt-Schnittstelle werden verwendet, um
die Speichersysteme 50 miteinander zu verdrahten. Ein Teil des Steuer
programms für jedes Speichersystem 50 betrifft die Bereitstellung der
notwendigen Anschließbarkeit innerhalb des Kontexts des Gesamtnetzes. In
vielen Bildkompressionsschemata führt jedes Speichersystem 50 die Verar
beitung in Verbindung mit einem Streifen eines Bildes oder einer Gruppe
von Streifen aus. Das Netz umfaßt auch ein zweidimensionales Kommunika
tionsschema, das als ein Torus-Kommunikationsgitter bekannt ist.
Fig. 4 zeigt, wie Untereinheiten des Speichersystems 50 funk
tionell in einer MPEG-Kompressionsanwendung der Multi-Speichersystemkon
figuration der Fig. 3 verbunden sind. Die verschiedenen Untereinheiten
führen die Funktionen aus, die für die MPEG-Kompression notwendig sind.
Gobal-Bus-Eingangspixeldaten 402 kommen vom Gobal-Buscontroller 302 ent
weder direkt oder über ein oder mehrere andere Speichersysteme 50. Ein
Abtastzeilen-Blockeingangspuffer 404 ist mit RAM 206 implemiert. Eine
2-D-Anordnung der diskreten Cosinus-Transformation und Quantisierer 406
transformieren die Pixeldaten und quantisieren die Ergebnisse in Über
einstimmung mit Quantisierungs-Kontrollinformation, abgegeben über einen
Kompensations-Rückkopplungseingang 408 und andere Quantisiersteuerinfor
mation, empfangen vom Global-Buscontroller 302. Das Ergebnis sind quan
tisierte Block-DCT-Koeffizientendaten, die in einem Block-DCT-Koeffi
zientenpuffer 410 gespeichert werden, ebenfalls mit RAM 206 implemen
tiert.
Die MPEG-Kompressionsschemata nutzen den Vorteil von Ähnlich
keiten zwischen aufeinanderfolgenden Einzelbildern von Pixeln und der
Tatsache, daß Unterschiede zwischen aufeinanderfolgenden Einzelbildern
oft aus Bewegung von einem oder mehr Objekten gegenüber einem festste
henden Hintergrund bestehen. Demgemäß ist es nützlich, einen letzten
Block von DCT-Koeffizienten in einem Letztblock-DCT-Koeffizientenpuffer
412, ebenfalls implementiert durch RAM 206, zu speichern. Da darüber
hinaus die Bewegung das Einbringen eines Objekts von einem benachbarten
Pixelbereich umfassen kann, der von einem anderen Speichersystem gehand
habt wird, verbindet eine Eingangsleitung 414 zu ein oder mehr der
COM-Anordnungen oder Wirt-Schnittstelle 202. In ähnlicher Weise empfängt ein
benachbarter DCT-Blockpuffer 416, ebenfalls implementiert durch RAM 206,
DCT-Koeffizienten von einem oder mehreren anderen Speichersystemen 50.
Ein Bewegungserkennungskreis 418 kann dann Bewegungsdaten erzeugen, ba
sierend auf der Differenz zwischen den laufenden DCT-Koeffizienten und
den vorhergehenden. Der Bewegungserkennungsschaltkreis 418 kann durch
DSP-Schaltung(en) 210 und/oder CAM-Einheit(en) 214 implementiert werden.
Die Bewegungserkennungsschaltung 418 erzeugt Daten für spezielle Diffe
renzeinzelbilder zwecks Charakterisierung eines Unterschiedes gegenüber
einem vorherigen Einzelbild.
Eine Logikschaltung 419 schaltet zwischen den DCT-Koeffizien
tendaten des laufenden Einzelbildes und den Differenzdaten und erzeugt
auch Daten für die Steuerung der abschließenden Gruppierung von MPEG-Da
ten in I-Rahmen, B-Rahmen und P-Rahmen, wie Fachleuten bekannt ist. Die
Logikschaltung 419 erzeugt auch einen Abschnitt der Quantisiersteuerda
ten für den Kompensations-Rückkopplungseingang 408. Eine Bit-Packschal
tung 420 setzt die Einzelbilder zusammen und schreibt sie in einen
nicht-flüchtigen Schreib- und/oder Ausgangspuffer, der vom RAM 206 im
plementiert wird. Von dort werden die Datenpakete in das nicht-flüchtige
Speichersystem 220 eingeschrieben.
Das Speichersystem 50 implementiert eine nicht-flüchtige Spei
cherschaltung mit vom Benutzer konfigurierbarer Verschlüsselungsfähig
keit. Beispielsweise kann das Speichersystem 50 ein Telefonnummernver
zeichnis in verschlüsselter Form speichern, das nur bei Eingabe eines
Paßworts entschlüsselt werden kann. Der Schlüssel für die Verifizierung
des Paßworts ist im nicht-flüchtigen Speichersystem 220 abgelegt und
kann nicht entnommen oder verändert werden. Anstelle eines Paßwortes
können eine Stimmprobe oder ein Fingerabdruck analysiert werden, um den
Zugriff zu kontrollieren. Wiederum ist der Schlüssel für die Verifizie
rung der Stimmprobe oder des Fingerabdrucks außerhalb des Speichersy
stems 50 nicht abgreifbar. Die Verarbeitung für die Verifikation, Ver
schlüsselung, und/oder Entschlüsselung kann von den verschiedenen Verar
beitungskomponenten innerhalb des Speichersystems 50 ausgeführt werden
speziell durch die Codierer 212.
Das Wirt-Computersystem nach Fig. 1 ist nur eine Anwendung des
Speichersystems 50. Andere Anordnungen können von dem Vorteil der Merk
male des Speichersystems 50 Gebrauch machen. Fig. 5 zeigt funktionelle
Elemente eines digitalen tragbaren Telefons 500, das als ein Wirt-Compu
tersystem arbeitet. Ein Mikrofon 502 setzt die Sprache des Benutzers in
ein analoges Audioeingangssignal um. Ein Analogdigitalumsetzer 504 setzt
dieses analoge Audioeingangssignal in ein digitales Audioeingangssignal
um. In ähnlicher Weise setzt ein Digitalanalogumsetzer 506 ein digitales
Audioausgangssignal in ein analoges Audioausgangssignal um, das dem
Lautsprecher 508 zuzuführen ist. Ein Spreizspektrum-Codierer/Decodierer
und Steuer/Schnittstelle 510 führen die Steuerfunktionen für das Telefon
aus unter Steuerung der Wechselwirkung mit einem öffentlichen drahtlosen
Telefonnetz unter Decodieren der empfangenen Spreizspektrumsignale und
Erzeugung von codierten Spreizspektrumsignalen. Ein LCD-Anzeiger 512
gibt eine Benutzerschnittstelleninformation wieder. Ein Tastenfeld 514
ermöglicht dem Benutzer, den Betrieb des Telefons 500 zu steuern.
Ein Zwischenfrequenz-Modulator/Demodulator 516 führt Modula
tions- und Demodulationsfunktionen bei einer Zwischenfrequenz aus. Ein
Funkfrequenz-Sende/Empfänger 518 setzt das Zwischenfrequenz-Signal in
eine zugeordnete Frequenz für die Übertragung durch eine Antenne 520 zu
dem öffentlichen drahtlosen Netz um. Darüber hinaus empfängt der Funk
frequenz-Sende/Empfänger 518 ein Signal von Antenne 520 und setzt es in
Zwischenfrequenz zwecks Demodulation durch den Zwischenfrequenz-Modula
tor/Demodulator 516 um.
Ferner können nicht-zugreifbare Verschlüsselungs- und Ent
schlüsselungsschlüssel im nicht-flüchtigen Speichersystem 220 gespei
chert verwendet werden, um Stimmsignale zu verschlüsseln und zu ent
schlüsseln, um die Sicherheit der drahtlosen Kommunikation zu verbes
sern. Das Aufrufen von sicherer Stimmübertragung erfordert typischerwei
se auch die Eingabe eines Paßworts oder Analyse eines Fingerabdrucks
oder einer Stimmprobe. Verschlüsselung und Entschlüsselung des Sprachsi
gnals erfolgt durch die verschiedenen Verarbeitungskomponenten innerhalb
des Speichersystems 50. Für zusätzliche Sicherheit kann das Speichersy
stem 50 von dem tragbaren Telefon 500 abnehmbar sein.
Fig. 6 zeigt eine digitale Filmkamera-Einheit 600, die als ein
Wirt-Computersystem für das Speichersystem 50 wirkt. Die Filmkamera-Ein
heit 600 umfaßt eine CCD-Matrix 602 für die Erfassung eines Bildes und
Umsetzen des Bildes in ein elektrisches Signal. Eine LCD-Wiedergabe 604
zeigt eine Benutzerschnittstelle. Ein Benutzer steuert die digitale
Filmkamera-Einheit 600 über ein Tastenfeld 606. Die interne Steuerung
und Schnittstellenschaltung 608 umfaßt eine CCD-Schnittstelle 610, eine
LCD-Schnittstelle 612, eine Benutzereingabeschnittstelle 614 und Glo
bal-Buscontroller 302. In Übereinstimmung mit einer Ausführungsform der vor
liegenden Erfindung enthält eine entnehmbare Karte 618 die Matrix von
Speichersystemen 50, die in Fig. 3 gezeigt ist, und eine Schnittstelle
620 für die Verbindung mit dem Global-Buscontroller 302. Die entnehmbare
Karte 618 speichert Daten des sich bewegenden Bildes, die von der
CCD-Matrix 602 eingefangen worden sind, und führt die MPEG-Kompression, wie
unter Bezugnahme auf Fig. 4 diskutiert, bezüglich der Bewegungsbilddaten
aus, um die Speicherkapazität zu vergrößern. Die entnehmbare Karte 618
kann in ein Wiedergabegerät (nicht dargestellt) eingestöpselt werden, um
die Daten der eingefangenen Bewegungsbilder wiederzugeben. Zu diesem
Zeitpunkt können die Verarbeitungskomponenten der entnehmbaren Karte 618
die MPEG-Kompression ausführen.
Fig. 7 zeigt einen persönlichen digitalen Assistenten 700, der
als ein Wirt-Computersystem für ein oder mehrere Speichersysteme 50
wirkt. Eine LCD-Wiedergabe 702 zeigt eine Benutzerschnittstelle. Ein Be
nutzer kann Daten eingeben oder den Betrieb des persönlichen digitalen
Assistenten 700 steuern, indem er ein Tastenfeld 704 oder andere zuge
ordnete Peripherie-Geräte 706, wie einen Schreibstift, verwendet. Zwi
schenergebnisse und Steuerinformation werden in einem RAM 708 gespei
chert. Eine Steuer/Schnittstelle 710 dient als Hauptprozessor des per
sönlichen digitalen Assistenten 700. Zur Langzeitspeicherung von Daten
und Software verwendet der persönliche digitale Assistent ein oder meh
rere Speichersysteme 50. Fig. 7 zeigt eines der Speichersysteme 50 als
entnehmbar. Für die Sicherheit des Benutzers können ein oder mehrere der
Speichersysteme 50 verschlüsselte Daten speichern, die nur über ein Be
nutzer-Paßwort zugänglich sind. Wie oben diskutiert, ist der Schlüssel
für das Verifizieren des Paßwortes außerhalb des Speichersystems 50
nicht zugreifbar. Ohne das Paßwort ist nicht einmal das Vorhandensein
von verschlüsselten Dateien sichtbar.
Glossar weniger bekannter Abkürzungen:
JPEG = Joint Photographic Experts Group
MPEG = Motion Picture Expert Group
IDE Controller = Intelligent Drive Electronics Controller
SCSI Controller = Small Computer Systems Interface Controller
PCI Bus = Peripheral Component Interconnect Bus
ATA Disk Control = Advanced Technology Attachment Disk Control
JPEG = Joint Photographic Experts Group
MPEG = Motion Picture Expert Group
IDE Controller = Intelligent Drive Electronics Controller
SCSI Controller = Small Computer Systems Interface Controller
PCI Bus = Peripheral Component Interconnect Bus
ATA Disk Control = Advanced Technology Attachment Disk Control
Claims (37)
1. Anordnung (50) für die Erweiterung eines Wirt-Computersy
stems (10) um nicht-flüchtige Speicher- und zusätzliche Rechenkapazität,
gekennzeichnet durch ein nicht-flüchtiges Speichersystem mit mindestens
einer nicht-flüchtigen Speichereinheit (220), die auf hierarchische
Speicherstruktur-Steuerbefehle von dem Wirt-Computersystem mit Speiche
rung und Entnahme von Information von dem Wirt-Computer reagiert, und
einen programmierbaren Controller (204), der ein erstes Steuerprogramm
von dem Wirt-Computersystem empfängt und auf einen ersten Befehl von dem
Wirt-Computersystem mit dem Aufruf des ersten Steuerprogramms reagiert,
welches erste Steuerprogramm auf die in dem nicht-flüchtigen Speichersy
stem gespeicherte Information einwirkt, wobei das nicht-flüchtige Spei
chersystem und der programmierbare Controller gemeinsam eine hierarchi
sche Speicherstruktur bilden.
2. Anordnung nach Anspruch 1, gekennzeichnet durch eine
RAM-Komponente (206) für die Speicherung von Zwischenergebnissen des ersten
Steuerprogramms.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß das erste Steuerprogramm in dem nicht-flüchtigen Speichersystem ab
gespeichert ist.
4. Anordnung nach einem der Ansprüche 1 bis 3, gekennzeichnet
durch eine Wirt-Schnittstelle (202), über die das nicht-flüchtige Spei
chersystem und der programmierbare Controller mit dem Wirt-Computersy
stem gekoppelt sind.
5. Anordnung nach einem der Ansprüche 1 bis 4, gekennzeichnet
durch eine ROM-Komponente (208) für die Speicherung eines nicht-modifi
zierbaren zweiten Steuerprogramms für den programmierbaren Controller.
6. Anordnung nach einem der vorangehenden Ansprüche, gekenn
zeichnet durch ein an das nicht-flüchtige Speichersystem angekoppeltes
Fehlerkorrektur-Codiersystem (216) für das Anwenden eines Fehlerkorrek
tur-Code auf in dem nicht-flüchtigen Speichersystem gespeicherte Infor
mation und das Entfernen des Code aus Information, die aus dem nicht
flüchtigen Speichersystem entnommen wird.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß das
Fehlerkorrektur-Codiersystem (216) von dem Wirt-Computersystem program
mierbar ist.
8. Anordnung nach einem der vorangehenden Ansprüche, gekenn
zeichnet durch mindestens einen mit dem programmierbaren Controller
(204) zusammenwirkenden digitalen Signalprozessor (210).
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß der
mindestens eine digitale Signalprozessor von dem Wirt-Computersystem
programmierbar ist.
10. Anordnung nach einem der vorangehenden Ansprüche, gekenn
zeichnet durch mindestens eine von dem programmierbaren Controller unab
hängige, mit ihm zusammenwirkende programmierbare Komponente (214).
11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß
die programmierbare Komponente (214) für Bit-Packung und Bit-Entpackung
zur Abstützung von Kompression bzw. Dekompression optimiert ist.
12. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß
die programmierbare Komponente (214) Verschlüsselung und Entschlüsselung
abstützt.
13. Anordnung nach einem der vorangehenden Ansprüche, gekenn
zeichnet durch eine Zusatzschnittstelle (224) für Informationsaustausch
mit einem externen System.
14. Anordnung nach Anspruch 13, gekennzeichnet durch eine
Mehrzahl von miteinander zusammengeschalteten Anordnungen nach einem der
Ansprüche 1 bis 12 für Datenverarbeitung unter Steuerung durch das
Wirt-Computersystem.
15. Anordnung nach einem der vorangehenden Ansprüche, gekenn
zeichnet durch eine inhaltsadressierbare Speicherkomponente, auf die der
programmierbare Controller zugreifen kann.
16. Anordnung nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, daß das nicht-flüchtige Speichersystem einen Festplat
tenspeicher umfaßt.
17. Anordnung nach einem der Ansprüche 1 bis 15, dadurch ge
kennzeichnet, daß das nicht-flüchtige Speichersystem einen Halbleiter
speicher umfaßt.
18. Anordnung nach einem der Ansprüche 1 bis 15, dadurch ge
kennzeichnet, daß das nicht-flüchtige Speichersystem eine optische Fest
platte umfaßt.
19. Anordnung nach einem der Ansprüche 1 bis 15, dadurch ge
kennzeichnet, daß das nicht-flüchtige Speichersystem einen beschreibba
ren CO-ROM-Speicher umfaßt.
20. Anordnung nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, daß der programmierbare Controller (204) für die Ausfüh
rung von Verschlüsselung und/oder Entschlüsselung unter Verwendung eines
in dem nicht-flüchtigen Speichersystem gespeicherten Schlüssels ausge
bildet ist.
21. Anordnung nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, daß der programmierbare Controller (204) für die Ausfüh
rung von Paßwort-Identifikation unter Verwendung eines in dem nicht
flüchtigen Speichersystem gespeicherten Schlüssels ausgebildet ist.
22. Anordnung nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, daß das nicht-flüchtige Speichersystem gegen Zugriff
durch das Wirt-Computersystem geschützte Speicherbereiche aufweist.
23. Anordnung nach Ansprüchen 20, 21 und 22, dadurch gekenn
zeichnet, daß Schlüssel für Verschlüsselung und/oder Paßwort-Identifika
tion in den geschützten Bereichen gespeichert sind.
24. Anordnung nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, daß das Wirt-Computersystem auf einen zweiten Befehl an
den programmierbaren Controller Daten empfängt, die Teil des ersten
Steuerprogramms werden sollen.
25. Anordnung nach Anspruch 24, dadurch gekennzeichnet, daß
das Wirt-Computersystem mit einem dritten Befehl den Empfangsbeginn der
Daten für das erste Steuerprogramm aus löst.
26. Anordnung nach einem der vorangehenden Ansprüche, gekenn
zeichnet durch ein Zusatz-Speichersystem (226), das physikalisch mit dem
programmierbaren Controller und dem nicht-flüchtigen Speichersystem in
tegriert ist und auf das als Teil des Systemspeichers des Wirt-Computer
systems zugegriffen werden kann.
27. Anordnung nach Anspruch 26, dadurch gekennzeichnet, daß
das Zusatz-Speichersystem einen nicht-flüchtigen Speicher umfaßt.
28. Anordnung nach Anspruch 26 oder 27, gekennzeichnet durch
eine Fehlerkorrektur-Codierschaltung (232) für in dem Zusatz-Speichersy
stem (226) abgespeicherte Daten.
29. Anordnung nach einem der Ansprüche 26 bis 28, gekennzeich
net durch eine Cache-Schaltung (230) zwischen dem Zusatz-Speichersystem
und dem Wirt-Computersystem.
30. Anordnung nach Anspruch 14, gekennzeichnet durch ein
Schnittstellensystem für Informationsaustausch zwischen den einzelnen
Anordnungen, welche von dem Wirt-Computersystem programmierbar sind, um
nebeneinander gespeicherte Information zu verarbeiten.
31. Anordnung nach Anspruch 30, dadurch gekennzeichnet, daß
jede Anordnung eine von dem programmierbaren Controller unabhängige und
mit diesem zusammenwirkende programmierbare Komponente aufweist.
32. Wirt-Computersystem, gekennzeichnet durch einen Wirt-Com
puter (10), einen Wirt-Bus (12) und mindestens eine an den Wirt-Bus an
geschlossene Anordnung nach einem der vorangehenden Ansprüche.
33. Wirt-Computersystem nach Anspruch 32, dadurch gekennzeich
net, daß das Wirt-Computersystem ein persönlicher digitaler Assistent
ist.
34. Wirt-Computersystem nach Anspruch 32, dadurch gekennzeich
net, daß es Teil eines Drahtlos-Telefonapparats (500) ist, welcher um
faßt:
einen Funk-Sender/Empfänger (518), ein Mikrofon (502), einen Lautsprecher (508) und als Wirt-Computer ausgebildete Steuerschaltkreise (510).
einen Funk-Sender/Empfänger (518), ein Mikrofon (502), einen Lautsprecher (508) und als Wirt-Computer ausgebildete Steuerschaltkreise (510).
35. Wirt-Computersystem nach Anspruch 32, dadurch gekennzeich
net, daß es einen Teil einer Laufbildkamera-Einheit (600) bildet, welche
umfaßt:
eine CCD-Matrix (602) für die Erfassung von Bilddaten,
den Wirt-Computer bildende Steuerschaltkreise zur Verarbeitung der Bilddaten und deren Übertragung zu einer Bus-Schnittstelle (302), und daß mehrere Anordnungen nach einem der Ansprüche 1 bis 31 vorgesehen sind, die für Informationsaustausch über ein Schnittstellensystem ver bunden sind und nebeneinander die gespeicherten Daten verarbeiten.
eine CCD-Matrix (602) für die Erfassung von Bilddaten,
den Wirt-Computer bildende Steuerschaltkreise zur Verarbeitung der Bilddaten und deren Übertragung zu einer Bus-Schnittstelle (302), und daß mehrere Anordnungen nach einem der Ansprüche 1 bis 31 vorgesehen sind, die für Informationsaustausch über ein Schnittstellensystem ver bunden sind und nebeneinander die gespeicherten Daten verarbeiten.
36. Wirt-Computersystem nach Anspruch 35, dadurch gekennzeich
net, daß das Speichersystem abnehmbar ist.
37. Wirt-Computersystem nach Anspruch 35 oder 36, dadurch ge
kennzeichnet, daß es für die Bilddatenkompression gemäß einem MPEG-Sche
ma ausgebildet ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2435596P | 1996-08-19 | 1996-08-19 | |
US08/739,394 US6134631A (en) | 1996-08-19 | 1996-10-31 | Non-volatile memory with embedded programmable controller |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19735554A1 true DE19735554A1 (de) | 1998-03-26 |
Family
ID=26698360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19735554A Ceased DE19735554A1 (de) | 1996-08-19 | 1997-08-16 | Nicht-flüchtiger Speicher |
Country Status (8)
Country | Link |
---|---|
US (1) | US6134631A (de) |
KR (1) | KR100359406B1 (de) |
CN (1) | CN1154918C (de) |
DE (1) | DE19735554A1 (de) |
FR (1) | FR2752467B1 (de) |
GB (1) | GB2316510B (de) |
IL (1) | IL121503A (de) |
SG (1) | SG60103A1 (de) |
Families Citing this family (151)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1018231B1 (de) * | 1997-09-25 | 2006-05-24 | John Wolfgang Halpern | Datenverschlüsselungssystem für internet-kommunikation |
KR100287366B1 (ko) * | 1997-11-24 | 2001-04-16 | 윤순조 | 엠피이지 방식을 이용한 휴대용 음향 재생장치 및 방법 |
KR20010040467A (ko) * | 1998-02-02 | 2001-05-15 | 가나이 쓰토무 | 판독의 자동 교체 방법 및 이를 이용한 자기 디스크 장치 |
JP3306374B2 (ja) * | 1998-05-01 | 2002-07-24 | カノープス株式会社 | 記憶再生方法および記憶再生システム |
JP3214444B2 (ja) * | 1998-05-19 | 2001-10-02 | 日本電気株式会社 | 磁気ディスク装置の制御方法と制御装置 |
US6279114B1 (en) | 1998-11-04 | 2001-08-21 | Sandisk Corporation | Voltage negotiation in a single host multiple cards system |
US6624761B2 (en) | 1998-12-11 | 2003-09-23 | Realtime Data, Llc | Content independent data compression method and system |
US6604158B1 (en) | 1999-03-11 | 2003-08-05 | Realtime Data, Llc | System and methods for accelerated data storage and retrieval |
US6601104B1 (en) | 1999-03-11 | 2003-07-29 | Realtime Data Llc | System and methods for accelerated data storage and retrieval |
TW462159B (en) * | 1999-05-14 | 2001-11-01 | Ntt Docomo Inc | Mobile communication terminal |
US20010047473A1 (en) | 2000-02-03 | 2001-11-29 | Realtime Data, Llc | Systems and methods for computer initialization |
US6513135B2 (en) | 2000-08-02 | 2003-01-28 | Hitachi, Ltd. | Automatic read reassignment method and a magnetic disk drive |
US8692695B2 (en) | 2000-10-03 | 2014-04-08 | Realtime Data, Llc | Methods for encoding and decoding data |
US7417568B2 (en) | 2000-10-03 | 2008-08-26 | Realtime Data Llc | System and method for data feed acceleration and encryption |
US9143546B2 (en) | 2000-10-03 | 2015-09-22 | Realtime Data Llc | System and method for data feed acceleration and encryption |
US20040039927A1 (en) * | 2000-10-30 | 2004-02-26 | Katsuki Hazama | Semiconductor intergrated circuit, receiver apparatus using the same, receiver apparatus manufacturing method and repairing method, and video providing method |
JP5044868B2 (ja) * | 2000-11-17 | 2012-10-10 | 富士通セミコンダクター株式会社 | 半導体装置およびマルチチップモジュール |
US6700827B2 (en) | 2001-02-08 | 2004-03-02 | Integrated Device Technology, Inc. | Cam circuit with error correction |
US7386046B2 (en) | 2001-02-13 | 2008-06-10 | Realtime Data Llc | Bandwidth sensitive data compression and decompression |
CN1299198C (zh) * | 2001-06-27 | 2007-02-07 | 凌阳科技股份有限公司 | 由可改变的指令格式而提高程序码密集度的微控制器结构 |
DE10138650A1 (de) * | 2001-08-07 | 2003-02-27 | Fraunhofer Ges Forschung | Verfahren und Vorrichtung zum Verschlüsseln eines diskreten Signals sowie Verfahren und Vorrichtung zur Entschlüsselung |
JP4034949B2 (ja) * | 2001-09-06 | 2008-01-16 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US6895463B2 (en) | 2001-10-30 | 2005-05-17 | Pioneer Digital Technologies, Inc. | Method and apparatus for efficiently running an execution image using volatile and non-volatile memory |
US7849301B2 (en) * | 2001-12-12 | 2010-12-07 | Intel Corporation | Providing a user input interface prior to initiation of an operating system |
US7086075B2 (en) * | 2001-12-21 | 2006-08-01 | Bellsouth Intellectual Property Corporation | Method and system for managing timed responses to A/V events in television programming |
US20030172229A1 (en) * | 2002-03-08 | 2003-09-11 | Takasugi Robin Alexis | Systems and methods for detecting and compensating for runt block data transfers |
CN1288658C (zh) * | 2002-04-25 | 2006-12-06 | 三洋电机株式会社 | 数据处理装置 |
JP4310070B2 (ja) | 2002-04-26 | 2009-08-05 | 株式会社日立製作所 | ストレージシステムの運用管理方式 |
US7073099B1 (en) * | 2002-05-30 | 2006-07-04 | Marvell International Ltd. | Method and apparatus for improving memory operation and yield |
CN1190735C (zh) * | 2002-09-26 | 2005-02-23 | 深圳市朗科科技有限公司 | 数据交换及存储方法与装置 |
US8037229B2 (en) | 2002-11-21 | 2011-10-11 | Sandisk Technologies Inc. | Combination non-volatile memory and input-output card with direct memory access |
CN100397268C (zh) * | 2002-12-23 | 2008-06-25 | 西门子能量及自动化公司 | 利用plc的存储设备的方法和结构 |
US6987684B1 (en) | 2003-07-15 | 2006-01-17 | Integrated Device Technology, Inc. | Content addressable memory (CAM) devices having multi-block error detection logic and entry selective error correction logic therein |
US7193876B1 (en) | 2003-07-15 | 2007-03-20 | Kee Park | Content addressable memory (CAM) arrays having memory cells therein with different susceptibilities to soft errors |
US6870749B1 (en) | 2003-07-15 | 2005-03-22 | Integrated Device Technology, Inc. | Content addressable memory (CAM) devices with dual-function check bit cells that support column redundancy and check bit cells with reduced susceptibility to soft errors |
KR100503094B1 (ko) * | 2003-08-25 | 2005-07-21 | 삼성전자주식회사 | 넓은 메모리 밴드위스를 갖는 디지털 신호 처리 장치 및그 메모리 맵핑 방법 |
US8285896B2 (en) * | 2003-09-19 | 2012-10-09 | Gvbb Holdings S.A.R.L. | Data conversion system |
US20050071656A1 (en) * | 2003-09-25 | 2005-03-31 | Klein Dean A. | Secure processor-based system and method |
US7562230B2 (en) * | 2003-10-14 | 2009-07-14 | Intel Corporation | Data security |
US7328288B2 (en) * | 2003-12-11 | 2008-02-05 | Canon Kabushiki Kaisha | Relay apparatus for relaying communication from CPU to peripheral device |
US7304875B1 (en) | 2003-12-17 | 2007-12-04 | Integrated Device Technology. Inc. | Content addressable memory (CAM) devices that support background BIST and BISR operations and methods of operating same |
US8209490B2 (en) * | 2003-12-30 | 2012-06-26 | Intel Corporation | Protocol for maintaining cache coherency in a CMP |
US7334082B2 (en) * | 2003-12-30 | 2008-02-19 | Intel Corporation | Method and system to change a power state of a hard drive |
US6988237B1 (en) | 2004-01-06 | 2006-01-17 | Marvell Semiconductor Israel Ltd. | Error-correction memory architecture for testing production errors |
KR100722658B1 (ko) * | 2005-02-14 | 2007-05-28 | 최명렬 | 메모리 장치 및 그 제어 방법 |
US7548727B2 (en) * | 2005-10-26 | 2009-06-16 | Broadcom Corporation | Method and system for an efficient implementation of the Bluetooth® subband codec (SBC) |
US7490177B2 (en) * | 2006-01-23 | 2009-02-10 | Infineon Technologies Ag | System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture |
US7451263B2 (en) * | 2006-02-08 | 2008-11-11 | Infineon Technologies Ag | Shared interface for components in an embedded system |
SG135056A1 (en) * | 2006-02-14 | 2007-09-28 | Trek 2000 Int Ltd | Data storage device using two types of storage medium |
WO2007132452A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies | Reducing programming error in memory devices |
WO2007132456A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Memory device with adaptive capacity |
WO2007132458A2 (en) * | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Memory device programming using combined shaping and linear spreading |
WO2007132457A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Combined distortion estimation and error correction coding for memory devices |
CN103258572B (zh) | 2006-05-12 | 2016-12-07 | 苹果公司 | 存储设备中的失真估计和消除 |
KR100837270B1 (ko) * | 2006-06-07 | 2008-06-11 | 삼성전자주식회사 | 스마트 카드 및 그것의 데이터 보안 방법 |
US7509441B1 (en) | 2006-06-30 | 2009-03-24 | Siliconsystems, Inc. | Systems and methods for segmenting and protecting a storage subsystem |
US7447807B1 (en) * | 2006-06-30 | 2008-11-04 | Siliconsystems, Inc. | Systems and methods for storing data in segments of a storage subsystem |
US20080007569A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | Control protocol and signaling in a new memory architecture |
US20080010420A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | Method for Accessing Control Registers via a Memory Device |
US20080010419A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | System and Method for Issuing Commands |
US7441070B2 (en) * | 2006-07-06 | 2008-10-21 | Qimonda North America Corp. | Method for accessing a non-volatile memory via a volatile memory interface |
KR100767605B1 (ko) * | 2006-08-09 | 2007-10-17 | 주식회사 휴맥스 | 계층적 메모리를 구비한 영상 기록 재생 장치 및 계층적메모리 구현 방법 |
US8060806B2 (en) | 2006-08-27 | 2011-11-15 | Anobit Technologies Ltd. | Estimation of non-linear distortion in memory devices |
WO2008053472A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
CN101601094B (zh) | 2006-10-30 | 2013-03-27 | 苹果公司 | 使用多个门限读取存储单元的方法 |
US7924648B2 (en) | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
US8151163B2 (en) | 2006-12-03 | 2012-04-03 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US8549236B2 (en) * | 2006-12-15 | 2013-10-01 | Siliconsystems, Inc. | Storage subsystem with multiple non-volatile memory arrays to protect against data losses |
US7593263B2 (en) | 2006-12-17 | 2009-09-22 | Anobit Technologies Ltd. | Memory device with reduced reading latency |
US7900102B2 (en) | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
US20080147940A1 (en) * | 2006-12-18 | 2008-06-19 | Rom-Shen Kao | Method and apparatus for controlling a shared bus |
US7751240B2 (en) | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
US8151166B2 (en) | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
KR100877609B1 (ko) * | 2007-01-29 | 2009-01-09 | 삼성전자주식회사 | 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법 |
CN101715595A (zh) | 2007-03-12 | 2010-05-26 | 爱诺彼得技术有限责任公司 | 存储器单元读取阈的自适应估计 |
US8856423B1 (en) * | 2007-04-10 | 2014-10-07 | Marvell International Ltd. | Dual-purpose nonvolatile memory for code and data storage |
US8001320B2 (en) | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
US8234545B2 (en) | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
WO2008139441A2 (en) | 2007-05-12 | 2008-11-20 | Anobit Technologies Ltd. | Memory device with internal signal processing unit |
US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
US8174905B2 (en) | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US7773413B2 (en) | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
US8068360B2 (en) | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
WO2009050703A2 (en) | 2007-10-19 | 2009-04-23 | Anobit Technologies | Data storage in analog memory cell arrays having erase failures |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
WO2009063450A2 (en) | 2007-11-13 | 2009-05-22 | Anobit Technologies | Optimized selection of memory units in multi-unit memory devices |
US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8456905B2 (en) | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
US8085586B2 (en) | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
US8156398B2 (en) | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
US7924587B2 (en) | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
US7864573B2 (en) | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
US8230300B2 (en) | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8059457B2 (en) | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
US7924613B1 (en) | 2008-08-05 | 2011-04-12 | Anobit Technologies Ltd. | Data storage in analog memory cells with protection against programming interruption |
US7995388B1 (en) | 2008-08-05 | 2011-08-09 | Anobit Technologies Ltd. | Data storage using modified voltages |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8261159B1 (en) | 2008-10-30 | 2012-09-04 | Apple, Inc. | Data scrambling schemes for memory devices |
US8208304B2 (en) | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
US8825940B1 (en) | 2008-12-02 | 2014-09-02 | Siliconsystems, Inc. | Architecture for optimizing execution of storage access commands |
US8397131B1 (en) | 2008-12-31 | 2013-03-12 | Apple Inc. | Efficient readout schemes for analog memory cell devices |
US8248831B2 (en) | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US9176859B2 (en) * | 2009-01-07 | 2015-11-03 | Siliconsystems, Inc. | Systems and methods for improving the performance of non-volatile memory operations |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
US8327040B2 (en) | 2009-01-26 | 2012-12-04 | Micron Technology, Inc. | Host controller |
US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
US10079048B2 (en) * | 2009-03-24 | 2018-09-18 | Western Digital Technologies, Inc. | Adjusting access of non-volatile semiconductor memory based on access time |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
US8832354B2 (en) | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8239629B2 (en) | 2009-03-31 | 2012-08-07 | Micron Technology, Inc. | Hierarchical memory architecture to connect mass storage devices |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8572311B1 (en) | 2010-01-11 | 2013-10-29 | Apple Inc. | Redundant data storage in multi-die memory systems |
JP5484168B2 (ja) * | 2010-04-14 | 2014-05-07 | 株式会社ソニー・コンピュータエンタテインメント | 電子コンテント処理システム、電子コンテント処理方法、電子コンテントのパッケージおよび利用許諾装置 |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8767459B1 (en) | 2010-07-31 | 2014-07-01 | Apple Inc. | Data storage in analog memory cells across word lines using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
US8462532B1 (en) | 2010-08-31 | 2013-06-11 | Netlogic Microsystems, Inc. | Fast quaternary content addressable memory cell |
US8625320B1 (en) | 2010-08-31 | 2014-01-07 | Netlogic Microsystems, Inc. | Quaternary content addressable memory cell having one transistor pull-down stack |
US8553441B1 (en) | 2010-08-31 | 2013-10-08 | Netlogic Microsystems, Inc. | Ternary content addressable memory cell having two transistor pull-down stack |
US8582338B1 (en) | 2010-08-31 | 2013-11-12 | Netlogic Microsystems, Inc. | Ternary content addressable memory cell having single transistor pull-down stack |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
US8837188B1 (en) | 2011-06-23 | 2014-09-16 | Netlogic Microsystems, Inc. | Content addressable memory row having virtual ground and charge sharing |
US8773880B2 (en) | 2011-06-23 | 2014-07-08 | Netlogic Microsystems, Inc. | Content addressable memory array having virtual ground nodes |
US9229854B1 (en) | 2013-01-28 | 2016-01-05 | Radian Memory Systems, LLC | Multi-array operation support and related devices, systems and software |
US10642505B1 (en) | 2013-01-28 | 2020-05-05 | Radian Memory Systems, Inc. | Techniques for data migration based on per-data metrics and memory degradation |
US11249652B1 (en) | 2013-01-28 | 2022-02-15 | Radian Memory Systems, Inc. | Maintenance of nonvolatile memory on host selected namespaces by a common memory controller |
US10445229B1 (en) | 2013-01-28 | 2019-10-15 | Radian Memory Systems, Inc. | Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
US10552085B1 (en) | 2014-09-09 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for directed data migration |
US9542118B1 (en) | 2014-09-09 | 2017-01-10 | Radian Memory Systems, Inc. | Expositive flash memory control |
KR102238652B1 (ko) * | 2014-11-12 | 2021-04-09 | 삼성전자주식회사 | 데이터 저장 장치, 이의 작동 방법, 및 이를 포함하는 데이터 처리 시스템의 작동 방법 |
US10552058B1 (en) | 2015-07-17 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for delegating data processing to a cooperative memory controller |
US10565123B2 (en) * | 2017-04-10 | 2020-02-18 | Western Digital Technologies, Inc. | Hybrid logical to physical address translation for non-volatile storage devices with integrated compute module |
US11175984B1 (en) | 2019-12-09 | 2021-11-16 | Radian Memory Systems, Inc. | Erasure coding techniques for flash memory |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
UST948012I4 (de) * | 1973-06-28 | 1976-07-06 | ||
JPS60838B2 (ja) * | 1976-05-28 | 1985-01-10 | ソニー株式会社 | カラー固体撮像装置 |
US4530055A (en) * | 1982-03-03 | 1985-07-16 | Sperry Corporation | Hierarchical memory system with variable regulation and priority of writeback from cache memory to bulk memory |
US4719568A (en) * | 1982-12-30 | 1988-01-12 | International Business Machines Corporation | Hierarchical memory system including separate cache memories for storing data and instructions |
US4574163A (en) * | 1983-11-22 | 1986-03-04 | Zenith Electronics Corporation | Digital radio telephone |
US5490260A (en) * | 1990-12-14 | 1996-02-06 | Ceram, Inc. | Solid-state RAM data storage for virtual memory computer using fixed-sized swap pages with selective compressed/uncompressed data store according to each data size |
GB9401522D0 (en) * | 1994-01-27 | 1994-03-23 | Int Computers Ltd | Hierarchic data storage system |
US5729683A (en) * | 1995-05-18 | 1998-03-17 | Compaq Computer Corporation | Programming memory devices through the parallel port of a computer system |
-
1996
- 1996-10-31 US US08/739,394 patent/US6134631A/en not_active Expired - Lifetime
-
1997
- 1997-07-29 GB GB9716013A patent/GB2316510B/en not_active Expired - Fee Related
- 1997-08-08 IL IL12150397A patent/IL121503A/en not_active IP Right Cessation
- 1997-08-11 SG SG1997002894A patent/SG60103A1/en unknown
- 1997-08-16 DE DE19735554A patent/DE19735554A1/de not_active Ceased
- 1997-08-18 CN CNB971163790A patent/CN1154918C/zh not_active Expired - Fee Related
- 1997-08-18 FR FR9710432A patent/FR2752467B1/fr not_active Expired - Fee Related
- 1997-08-19 KR KR1019970039443A patent/KR100359406B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
GB2316510B (en) | 2000-08-30 |
KR19980018780A (ko) | 1998-06-05 |
IL121503A (en) | 2001-11-25 |
IL121503A0 (en) | 1998-02-08 |
FR2752467B1 (fr) | 2005-03-04 |
US6134631A (en) | 2000-10-17 |
CN1154918C (zh) | 2004-06-23 |
JP3773630B2 (ja) | 2006-05-10 |
GB9716013D0 (en) | 1997-10-01 |
FR2752467A1 (fr) | 1998-02-20 |
KR100359406B1 (ko) | 2003-02-11 |
JPH10105460A (ja) | 1998-04-24 |
GB2316510A (en) | 1998-02-25 |
SG60103A1 (en) | 1999-02-22 |
CN1174352A (zh) | 1998-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19735554A1 (de) | Nicht-flüchtiger Speicher | |
DE69907798T2 (de) | Umwandlungen von komprimierten Bildern | |
DE69723550T2 (de) | Kodierung und dekodierung von grafischen symbolen | |
DE19983369B4 (de) | Bildkompression unter Verwendung einer gerichteten vorhersagenden Codierung der Wavelet-Koeffizienten | |
DE112018004878T5 (de) | Punktwolkengeometriekomprimierung | |
DE102013203884A1 (de) | Bildkomprimierung | |
DE112013005851T5 (de) | Verfahren und System zum Ermitteln und Auswählen der besten Fotos | |
CN101273639B (zh) | 多维数字信号的滤波方法和设备及相关编解码方法和设备 | |
CN101911114B (zh) | Jpeg或其它译码标准的旋转变码 | |
Stamm et al. | Wavelet-based image compression anti-forensics | |
US20160345009A1 (en) | Accelerating image analysis and machine learning through in-flash image preparation and pre-processing | |
DE602005002696T2 (de) | Erkennung von Änderungen in digitalen Daten mittels empfindlichen Wasserzeichens | |
DE69932524T2 (de) | Verfahren zum handhaben von datenobjekten in vom benutzer definierten datentypen | |
WO2007021135A1 (en) | Processing method of data structure for real-time image processing | |
DE102018003085A1 (de) | Synchronisation eines digitalen Bilds auf Komponentenbasis | |
Jagannadham et al. | Novel performance analysis of DCT, DWT and fractal coding in image compression | |
Singh et al. | A content adaptive method of de-blocking and super-resolution of compressed images | |
US20090245660A1 (en) | Method and device for classifying samples representing a digital image signal | |
DE60003852T2 (de) | Bedarfabhängiges verfahren zur verwendung von daten die mit einem auf mehreren auflösungen zu rasterisierenden numerischen bild verbunden sind | |
CN100407784C (zh) | 图像处理装置和方法 | |
US20060153461A1 (en) | Repetition coded compression for highly correlated image data | |
KR102580076B1 (ko) | 해시 생성 장치 및 방법 | |
JP2809552B2 (ja) | 画像符号化処理方法および画像復号化処理方法 | |
Wong et al. | The compression of a sequence of satellite images based on change detection | |
Vidal et al. | Image Representation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection | ||
8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |