DE19737261A1 - Leiterrahmen für gekapselte integrierte Schaltkreise - Google Patents

Leiterrahmen für gekapselte integrierte Schaltkreise

Info

Publication number
DE19737261A1
DE19737261A1 DE19737261A DE19737261A DE19737261A1 DE 19737261 A1 DE19737261 A1 DE 19737261A1 DE 19737261 A DE19737261 A DE 19737261A DE 19737261 A DE19737261 A DE 19737261A DE 19737261 A1 DE19737261 A1 DE 19737261A1
Authority
DE
Germany
Prior art keywords
lead frame
layer
leads
conductive layer
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19737261A
Other languages
English (en)
Inventor
Boonmi Mekdhanasarn
Randy Hsiao-Yu Lo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19737261A1 publication Critical patent/DE19737261A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

Die Erfindung betrifft einen Leiterrahmen für gekapselte inte­ grierte Schaltkreise nach dem Oberbegriff des Anspruchs 1.
Es ist bekannt, daß das unvermeidbare und natürlich auftreten­ de Phänomen der elektrostatischen Entladung sehr hohe Ströme und Span­ nungsstöße induzieren kann, die mehrere tausend Volt übersteigen können. In Abwesenheit eines Schutzes für einen integrierten Schaltkreis können die Stromstöße oder Überspannungen in einen integrierten Schaltkreis eindringen und Beschädigungen, wie ein Durchbrennen oder elektrische Fehlfunktionen, beispielsweise Speicherverlust oder Verlust von Übertra­ gungsdaten, bewirken. Unter Verwendung von Metalloxidhalbleitern (MOS) oder mit ähnlichen Technologien hergestellte integrierte Schaltkreise können als ein Beispiel für integrierte Schaltkreise betrachtet werden, die durch elektrostatische Entladung unbetreibbar werden. MOS-Einrich­ tungen verwenden allgemein eine Gatestruktur, die eine dünne Isolier­ schicht, gewöhnlich aus Siliciumdioxid umfaßt. Unter Überspannungsbedin­ gungen, die von einer elektrostatischen Entladung herrühren können, kann die dünne Isolierschicht für das Gate einen dielektrischen Zusammenbruch bei Potentialen von beispielsweise etwa 10 V bei 0,35 µm Stärke erlei­ den, wodurch das Gate kurzgeschlossen und die gesamte Einrichtung unbe­ treibbar wird. Da bei integrierten Schaltkreisen die Tendenz zu kleine­ ren Abmessungen besteht, bei denen mit erniedrigten Stromdichten zu ar­ beiten ist, wird die Energie, die notwendig ist, um solche Beschädigun­ gen hervorzurufen, sogar weiter reduziert.
Zum Schutz gegen Überspannungen und insbesondere gegen elek­ trostatische Entladung wurden eine Vielzahl von Schaltkreisschutzein­ richtungen in das Chip-Design aufgenommen, vgl. beispielsweise US 49 28 199. Hierbei wird der Chip durch eine metallische Abdeckung geschützt, die mit Erdpotential verbunden ist und als Masseebene wirkt. Im Inneren des hohlen Deckels ist eine Glasschicht angeordnet, so daß sie die Bonddrähte kontaktiert, die die Bondinseln auf dem Chip mit den Zulei­ tungen eines Leiterrahmens verbinden. Unter normalen Betriebsbedingungen besitzt diese Schutzeinrichtung einen hohen Widerstand. In Ansprache auf einen kurzen Spannungsstoß wird die Schutzeinrichtung jedoch während einer relativ kurzen Zeit aus ihrem Zustand mit hohem Widerstand in ei­ nen solchen mit niedrigem Widerstand verwandelt. Bald nachdem der kurze Spannungsstoß beendet ist, kehrt die Schutzeinrichtung in ihren ur­ sprünglichen Zustand mit hohem Widerstand zurück. Bei einer derartigen Schutzeinrichtung passiert ein von einer äußeren Schaltkreiseinrichtung erzeugter Spannungsstoß, der in den integrierten Schaltkreis eindringt, durch die Bonddrähte, die sich in Kontakt mit der Schutzeinrichtung befinden, so daß diese den Spannungsstoß zu der geerdeten Abdeckung leiten, die in diesem Moment ihren Zustand mit geringem Widerstand an­ nimmt. Eine derartige Schutzeinrichtung ist jedoch aufwendig in der Her­ stellung.
Aufgabe der Erfindung ist es, einen Leiterrahmen nach dem Oberbegriff des Anspruchs 1 zu schaffen, der es ermöglicht, einen darauf angeordneten, gekapselten integrierten Schaltkreis gegen elektrostati­ sche Entladung zu schützen.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand von in den beigefügten Abbildungen dargestellten Ausführungsbeispielen näher erläutert.
Fig. 1 zeigt ausschnittsweise und im Schnitt eine Ausführungs­ form eines Leiterrahmens.
Fig. 2 zeigt ausschnittsweise und perspektivisch einen Quadranten des Leiterrahmens von Fig. 1.
Fig. 3 zeigt im Schnitt einen Baustein mit dem Leiterrahmen von Fig. 1.
Fig. 4 zeigt im Schnitt eine alternative Ausführungsform einer Schutzeinrichtung gegen elektrostatische Entladung.
Fig. 5 zeigt ein Flußdiagramm zur Herstellung eines gekapsel­ ten integrierten Schaltkreises.
Fig. 6A zeigt im Schnitt eine Schutzeinrichtung gegen elektro­ statische Entladung und
Fig. 6B zeigt eine weitere Ausführungsform einer Schutzein­ richtung gegen elektrostatische Entladung.
Der in Fig. 1 dargestellte Leiterrahmen 100 umfaßt eine Viel­ zahl von Zuleitungen 114, deren freies Ende zur Verbindung mit externen Schaltungen (nicht dargestellt) dient. Eine Schutzeinrichtung 108 gegen elektrostatische Entladung umfaßt eine leitende Schicht 110, die über einer Schutzschicht 112 aufgebracht ist, die mit den Zuleitungen 114 physisch in Kontakt steht und aus einem elektrostatischen Entladungsma­ terial gebildet ist. Ein Erdungsdraht 116 verbindet die leitende Schicht 110 mit einer der Zuleitungen 114, die mit Masse verbunden ist und somit als Masseebene dient.
Ein Chip 104, der empfindliche Schaltkreise enthält und mit einer Vielzahl von Bondinseln 120 versehen ist, ist auf einer Chipmonta­ gestelle 102 befestigt. Der Chip 104 kann elektrisch mit den Zuleitungen 114 beispielsweise über eine Vielzahl von Bonddrähten 106 verbunden sein, die die Zuleitungen 114 mit zugehörigen Bondinseln 120 auf dem Chip 104 verbinden. Im fertigen Zustand sind dann der Chip 104, die Bonddrähte 106, die Bondinseln 120, die Schutzvorrichtung 108, die Er­ dungsdrähte 116 und ein Teil der Zuleitungen 114 im Einkapselungsmateri­ al 122 eingekapselt, um einen gekapselten Baustein 150 zu bilden (vgl. Fig. 3).
Wenn ein Spannungsstoß, der gleich der vorbestimmten Schwel­ lenspannung der Schutzschicht 112 ist oder diese übersteigt, von einer bestimmten Zuleitung 114 zum Chip 104 läuft, begegnet er der Schutz­ schicht 112 der Schutzeinrichtung 108. In Ansprache auf den Spannungs­ stoß geht die Schutzschicht 112 aus ihrem normalen Zustand mit hohem Wi­ derstand in einen Zustand mit niedrigem Widerstand über und leitet den Spannungsstoß zur leitenden Schicht 110, von dort zum Erdungsdraht 116 und zu einer Zuleitung 114, die als Masseebene dient. Auf diese Weise schließt die Schutzeinrichtung 108 den Spannungsstoß mit Masse kurz und schützt die empfindlichen Schaltkreiskomponenten des Chips 104 gegen ein mögliches Durchbrennen infolge elektrostatischer Entladung. Sobald der Spannungsstoß beendet ist, kehrt die Schutzschicht 112 in ihren normalen Zustand mit hohem Widerstand zurück.
Obwohl in Fig. 1 ein einzelner Chip 104 dargestellt ist, kann es sich auch um einen Multi-Chip-Modul handeln.
Die Zuleitungen 114 sind gewöhnlich aus Kupfer, da dieses gut leitet und relativ leicht zu ätzen ist, während der Chip 104 allgemein eine integrierte Schaltkreiseinrichtung mit gegenüber Spannungsstößen empfindlichen Schaltkreisen darstellt. Die Chipmontagestelle 102 kann in irgendeiner geeigneten Weise ausgebildet sein, um den Chip 104 aufzuneh­ men.
Die leitende Schicht 110 kann beispielsweise aus Kupfer bestehen, von dem wenigstens ein Teil mit Silber plattiert sein kann. Ein Silberplattieren erleichtert das Bonden des Erdungsdrahtes 116 auf der leitenden Schicht 110.
Die Schutzschicht 112 kann aus irgendeinem geeigneten resisti­ ven, stromempfindlichen Material bestehen, das in der Lage ist, bei ei­ ner vorbestimmten Schwellenspannung eine signifikante elektrische Leit­ fähigkeit zu zeigen. Hierzu eignet sich beispielsweise ein Polymermate­ rial, das als Surg XTM von Surg X, Fremont, Californien, erhältlich ist. Die Schwellenspannung, die erforderlich ist, um die normalerweise ohmi­ sche Schutzschicht 112 in ein im wesentlichen leitendes Material zu verwandeln, kann in großem Ausmaß entsprechend den Anforderungen des jeweiligen Anwendungsfalles variieren. Beispielsweise können Schwellen­ spannungen im Bereich zwischen etwa 10 bis etwa 500 V liegen, die bei den meisten Anwendungen geeignet sind. Die Schwellenspannungen liegen vorzugsweise zwischen etwa 10 bis etwa 100 V und insbesondere zwischen etwa 10 und etwa 50 V.
Das Polymer der Schutzschicht 112 kann ferner adhäsive Eigen­ schaften aufweisen, so daß die Schutzeinrichtung 108 wirksam an den Zu­ leitungen 114 befestigt werden kann. Die Schutzeinrichtung 108 kann bei­ spielsweise aus einem kompressiblen Material gebildet werden, das eine genügende Festigkeit hat, um die Zuleitungen 114 zusammenzuhalten, wobei die Schutzschicht 112 ein B-stufbares Polymer enthalten kann.
Gemäß Fig. 4 umfaßt die Schutzeinrichtung 208 eine leitende Haftschicht 216, deren Oberseite an der leitenden Schicht 210 und deren Unterseite an der Schutzschicht 212 haftet. Die Schutzschicht 212 haftet ihrerseits unterseitig an einer anisotropen leitenden Haftschicht 214. Die anisotrope leitende Schicht 214 leitet Elektrizität in vertikaler Richtung und stellt sicher, daß die Schutzeinrichtung 208 effektiv an den Zuleitungen 114 eines Leiterrahmens 100 haftet. Eine derartige Aus­ führungsform wird verwendet, wenn die in Fig. 1 dargestellte Schutzein­ richtung 108 nicht genügend wirksam an den Zuleitungen 114 des Leiter­ rahmens 110 haften sollte.
Gemäß einer Ausführungsform wird die Schutzeinrichtung 108, 208 benachbart zu einer Leiterrahmenfolie XB-560 (nachstehend als "Bra­ dy Tape" bezeichnet, hergestellt durch Brady Precision Tape, Milwaukee, Wisconsin, angeordnet. Brady Tape umfaßt ein Polyimidmaterial, das übli­ cherweise verwendet wird, um die Zuleitungen während der Verarbeitungs­ stufen, wie etwa beim Drahtbonden, zusammenzuhalten. Alternativ kann die Schutzeinrichtung 108, 208 anstelle des Brady Tapes verwendet werden, wobei sie dann zusätzlich ebenfalls zum Halten der Zuleitungen 114 bei den verschiedenen Fabrikationsprozessen dient. Die Stärke der Schutzvor­ richtung 108, 208 hängt primär von der Stärke des integrierten Schalt­ kreisbausteins ab.
Die Schutzeinrichtung 108, 208 kann aus einer mehrschichtigen Struktur in Form von Streifen, Bändern oder rechteckigen oder quadratischen Ringen verwendet werden. Bei Verwendung von Streifen oder Bändern werden diese abschnittsweise in rechteckiger oder quadratischer Form aufgebracht, wobei im allgemeinen vier Erdungsdrähte 116 erforder­ lich sind, um jeden Abschnitt zu erden. Dies stellt sicher, daß die lei­ tende Schicht der Schutzeinrichtung 108, 208 in jedem Abschnitt des Lei­ terrahmens mit der Masseebene verbunden ist, so daß entsprechend jeder Abschnitt des Leiterrahmens 100 geeignet gegen Spannungsstöße geschützt ist. Wenn eine ringförmige Schutzeinrichtung 108, 208 verwendet wird, braucht nur ein einzelner Erdungsdraht 116 verwendet zu werden, weshalb dies bevorzugt wird.
Gemäß Fig. 5 kann bei einem Verfahren 200 zur Herstellung ei­ nes verkapselten integrierten Schaltkreises 150 zunächst in einem Schritt 204 ein Leiterrahmen beispielsweise durch Stanzen oder Ätzen hergestellt werden. Im nachfolgenden Schritt 206 wird die Schutzeinrich­ tung 108 bzw. 208 auf die Zuleitungen 114 des Leiterrahmens 100 etwa un­ ter Ausnutzung der Hafteigenschaft des Polymers in der Schutzschicht 112 oder unter Verwendung einer zusätzlichen anisotropen leitenden Haft­ schicht 214 aufgebracht.
Alternativ kann die Schutzeinrichtung 108 aufgebracht werden, indem ausgenutzt wird, daß ein B-stufbares Polymer, das für die Schutz­ schicht 112 verwendet werden kann, bei Raumtemperatur hart ist, bei hö­ heren Temperaturen haftend ist und bei erhöhten Temperaturen zu härten beginnt. Die Schutzeinrichtung 108 wird aufgebracht, wobei die leitende Schicht 110 fest auf die Schutzschicht 112 gedrückt wird. Die zwei­ schichtige Schutzeinrichtung 108 wird dann etwas erhitzt, um die Haftei­ genschaften des Polymers zu aktivieren, so daß dieses klebrig wird, wo­ durch ein stärkerer physischer Kontakt zwischen den Oberflächen der lei­ tenden Schicht 110 und der Schutzschicht 112 entsteht. Die Schutzein­ richtung 108 kann dann gehärtet werden, wenn der physische Kontakt zwi­ schen den Flächen der beiden Schichten 110, 112 nicht genügend stark ist, sonst wird aber vorzugsweise gehärtet, nachdem die Schutzeinrich­ tung 108 an den Zuleitungen 114 befestigt ist, wobei die gesamte Anord­ nung und die Zuleitungen, wie unten beschrieben, gehärtet werden.
Ähnlich kann die Schutzvorrichtung 208 von Fig. 4 gehandhabt werden. Hierbei können die leitende Haftschicht 216, die Schutzschicht 212 und die anisotrope leitende Haftschicht 214 ein B-stufbares Polymer enthalten, das die Oberflächenkontaktierung zwischen den Schichten bzw. mit der leitenden Schicht 210 erleichtert. Die resultierende geschichte­ te Struktur kann etwas erhitzt werden, um die Oberflächenkontaktierung zwischen den Schichten zu erhöhen. Ein Silberplattieren der leitenden Schicht 210 kann bei den Schutzeinrichtungen 108, 208 etwa durch Elek­ troplattieren vorgenommen werden.
Die Zuleitungen 114 und die Polymerseite der Schutzeinrichtung 108, 208 können erhitzt werden. Dies macht die Schutzschicht 112, 212 wiederum klebrig. Die Schutzeinrichtung 108, 208 kann dann fest auf die Zuleitungen 114 gepreßt werden, um die Schutzeinrichtung 108, 208 an den Zuleitungen 114 zu befestigen. Die gesamte Anordnung der Zuleitungen 114 mit der Schutzschicht 108, 208 kann dann in einem Ofen angeordnet wer­ den, um das Härten des Polymers zu vervollständigen. Der Temperaturbe­ reich für das Härten hängt primär von der Art des zu härtenden Polymers und der Dauer der Temperaturbehandlung ab. Wenn beispielsweise ein Poly­ mer kurzzeitig, d. h. in der Größenordnung eines Bruchteils einer Sekun­ de, gehärtet wird, sollte die Härtungstemperatur geringer als etwa 300°C sein, während für Härtungszeiten von etwa 1 bis 10 sec die Härtungstem­ peratur kleiner als 200°C sein sollte.
Es ist wichtig, daß die Schutzeinrichtung 108, 208 mit ent­ sprechender Kraft auf die Zuleitungen 114 gedrückt wird. Wenn eine zu große Kraft verwendet wird, kann es passieren, daß die Schutzschicht 112 flach gedrückt wird und seitlich austritt, wie in Fig. 6A dargestellt ist. Hierbei kann es passieren, daß die leitende Schicht 110 die darun­ ter befindliche Zuleitung 114 kontaktiert und einen Kurzschluß erzeugt.
Die Wahrscheinlichkeit eines Kurzschlusses kann dadurch herab­ gesetzt werden, daß eine Schicht aus Abstandshalter- oder Füllmaterial 318 bei der in Fig. 6B dargestellten Schutzeinrichtung 308 verwendet wird. Dieses bewirkt durch Anordnung zwischen der leitenden Schicht 310 und der Schutzschicht 312, daß verhindert wird, daß die Schutzschicht 310 physisch mit Zuleitungen 314 in Kontakt gelangen und Kurzschlüsse verursachen kann. Die Schicht 318 kann aus einem amorphen Abstandshal­ termaterial bestehen, das auch Teil der Schutzschicht 312 sein kann. Hierbei ist es wichtig, die Teilchengröße des Abstandshalter- oder Füllmaterials zu kontrollieren, so daß die Dicke der Schutzschicht 312 im wesentlichen gleichförmig ist.
Die Schutzschicht 112, 212, 312 sollte von geeigneter Stärke sein. Eine sehr dünne Ausbildung kann zu seitlichem Austreten und zu Kurzschlüssen führen. Eine zu starke Ausbildung könnte die Leitfähig­ keitsumwandlung bei einem Spannungstoß beeinträchtigen.
Die Dicke der leitenden Schicht 110, 210, 310 hängt von ver­ schiedenen Umständen ab. Wenn die leitende Schicht 110, 210, 310 bei­ spielsweise von einer Spule abgewickelt werden soll, ist ihre Wandstärke genügend dünn zu wählen, so daß sie aufspulbar ist. Ferner hängt die Dicke der leitenden Schicht 110, 210, 310 von den Zusammendrückmaßnahmen bezüglich des Materials der Schutzschicht 112, 212, 312 und dem Bereich der Schwellenspannung ab, bei dem die Leitfähigkeitsänderung stattfinden soll. Die Dicke der Schutzschicht 112, 212, 312 liegt im allgemeinen zwischen etwa 0,0005 und 0,0013 cm.
Gemäß Schritt 207 wird der Chip 104 auf dem Leiterrahmen 100 befestigt. Dies kann beispielsweise durch ein doppelseitiges Polyimid­ band vorgenommen werden. Gemäß Schritt 209 erfolgt ein Härten des Poly­ mers der Schutzschicht 112, 212, 312 auf den Zuleitungen 114. Die Schritte 207 und 209 können auch gleichzeitig durchgeführt werden. Im Schritt 211 wird der Chip 104 elektrisch mit den Zuleitungen 114 etwa über Bonddrähte 116 gekoppelt. Im Schritt 213 wird wenigstens einer der Zuleitungen 114 des Leiterrahmens 100 geerdet. Im Schritt 215 wird der Chip 104, die Bonddrähte 106, die Schutzeinrichtung 108, 208, 308, die Erdungsdrähte 116 und ein Teil der Zuleitungen 114 eingekapselt, um ei­ nen geschützten Baustein zu erhalten, aus dem die Zuleitungen 114 teil­ weise herausragen, um eine elektrische Verbindung zu äußeren Schaltkrei­ sen zu ermöglichen. Das Einkapseln kann beispielsweise mit einem Epoxyharz vorgenommen werden.

Claims (11)

1. Leiterrahmen für gekapselte integrierte Schaltkreise (104), mit einer Vielzahl von Zuleitungen (114), dadurch gekenn­ zeichnet, daß auf den Zuleitungen (114) eine Schutzeinrichtung (108, 208, 308) gegen elektrostatische Entladung angeordnet ist, die ei­ ne leitende Schicht (110, 210, 310) und eine zwischen dieser und den Zu­ leitungen (114) angeordnete Schutzschicht (112, 212, 312) aus einem Schutzmaterial gegen elektrostatische Entladung umfaßt, die die Zulei­ tungen (114) gegenüber der leitenden Schicht (110, 210, 310) unter einer vorbestimmten Schwellenspannung isoliert und oberhalb der Schwellenspan­ nung mit der leitenden Schicht (110) verbindet.
2. Leiterrahmen nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens eine der Zuleitungen (114) eine Masseebene bildet, wobei ein Erdungsdraht (116) die leitende Schicht (110, 210, 310) mit der Masse­ ebene koppelt.
3. Leiterrahmen nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß die Schutzeinrichtung (108, 208, 308) von im wesentlichen qua­ dratischer Ringform ist.
4. Leiterrahmen nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß die Schutzeinrichtung (108, 208, 308) aus Streifen besteht.
5. Leiterrahmen nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß die Schwellenspannung im Bereich von etwa 10 bis etwa 500 V liegt.
6. Leiterrahmen nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß die leitende Schicht (110, 210, 310) wenigstens teil­ weise silberplattiert ist.
7. Leiterrahmen nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet, daß zwischen der leitenden Schicht (110, 210, 310) und der Schutzschicht (112, 212, 312) abstandshaltendes Material angeordnet ist.
8. Leiterrahmen nach einem der Ansprüche 1 bis 7, dadurch ge­ kennzeichnet, daß zwischen der leitenden Schicht (110, 210, 310) und der Schutzschicht (112, 212, 312) bzw. zwischen letzterer und den Zuleitun­ gen (114) eine leitende Haftschicht (216) bzw. eine anisotrope leitende Haftschicht (214) angeordnet ist, die vorzugsweise ein B-stufbares Poly­ mer enthalten.
9. Leiterrahmen nach einem der Ansprüche 1 bis 8, dadurch ge­ kennzeichnet, daß die Schutzschicht (112, 212, 312) ein B-stufbares Po­ lymer enthält.
10. Leiterrahmen nach einem der Ansprüche 1 bis 9, dadurch ge­ kennzeichnet, daß die Schutzschicht (112, 212, 312) eine Stärke von etwa 0,0005 bis etwa 0,0013 cm aufweist.
11. Gekapselter Baustein mit einem oder mehreren Chips (104) mit integrierten Schaltkreisen, mit einem Leiterrahmen (100) nach einem der Ansprüche 1 bis 10, dessen Zuleitungen (114) über Bonddrähte (106) mit zugehörigen Bondinseln (120) des oder der Chips (104) verbunden sind, wobei wenigstens eine Zuleitung (114) einer Masseebene über einen Erdungsdraht (116) mit der leitenden Schicht (110, 210, 310) der Schutz­ einrichtung (108, 208, 308) des Leiterrahmens (100) verbunden ist, wobei sich die Schutzeinrichtung (108, 208, 308) und der oder die Erdungsdräh­ te (116) im gekapselten Bereich befinden.
DE19737261A 1996-11-06 1997-08-27 Leiterrahmen für gekapselte integrierte Schaltkreise Ceased DE19737261A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/744,681 US5773876A (en) 1996-11-06 1996-11-06 Lead frame with electrostatic discharge protection

Publications (1)

Publication Number Publication Date
DE19737261A1 true DE19737261A1 (de) 1998-05-07

Family

ID=24993603

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19737261A Ceased DE19737261A1 (de) 1996-11-06 1997-08-27 Leiterrahmen für gekapselte integrierte Schaltkreise

Country Status (3)

Country Link
US (2) US5773876A (de)
KR (1) KR100271992B1 (de)
DE (1) DE19737261A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219080B1 (ko) * 1996-08-09 1999-09-01 김영환 반도체 장치의 패키지용 리드프레임 및 반도체 장치
TW371371B (en) * 1998-04-10 1999-10-01 United Microelectronics Corp Electrostatic discharge protection circuit with tip discharge
KR100356928B1 (ko) * 1998-07-29 2002-12-18 내셔널 세미콘덕터 코포레이션 정전기방전보호를갖는회로보드
KR100537893B1 (ko) * 1998-11-04 2006-02-28 삼성전자주식회사 리드 프레임과 이를 이용한 적층 칩 패키지
JP2000150560A (ja) * 1998-11-13 2000-05-30 Seiko Epson Corp バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US6068130A (en) 1999-02-05 2000-05-30 Lucent Technologies Inc. Device and method for protecting electronic component
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
US6787388B1 (en) * 2000-09-07 2004-09-07 Stmicroelectronics, Inc. Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device
US6448107B1 (en) * 2000-11-28 2002-09-10 National Semiconductor Corporation Pin indicator for leadless leadframe packages
US20040245611A1 (en) * 2003-05-23 2004-12-09 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20040232530A1 (en) * 2003-05-23 2004-11-25 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20040238925A1 (en) * 2003-05-23 2004-12-02 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
TWM269568U (en) * 2004-12-16 2005-07-01 Domintech Co Ltd Chip package capable of reducing characteristic resistance
US20160172274A1 (en) * 2014-12-16 2016-06-16 Qualcomm Incorporated System, apparatus, and method for semiconductor package grounds
US11380631B2 (en) * 2019-11-27 2022-07-05 Texas Instruments Incorporated Lead frame for multi-chip modules with integrated surge protection

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7112560A (de) * 1970-09-28 1972-03-30
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
DE3130324A1 (de) * 1981-07-31 1983-02-17 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
FR2527039A1 (fr) * 1982-05-14 1983-11-18 Inf Milit Spatiale Aeronaut Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique
BR8601387A (pt) * 1985-03-29 1986-12-02 Raychem Ltd Dispositivo para proteger um circuito eletrico,circuito eletrico,componente eletrico e uso de uma composicao amorfa
US5147822A (en) * 1988-08-26 1992-09-15 Semiconductor Energy Laboratory Co., Ltd. Plasma processing method for improving a package of a semiconductor device
US5061988A (en) * 1990-07-30 1991-10-29 Mcdonnell Douglas Corporation Integrated circuit chip interconnect
CH686325A5 (de) * 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
US5424896A (en) * 1993-08-12 1995-06-13 Lsi Logic Corporation Semiconductor package electrostatic discharge damage protection
US5444593A (en) * 1993-09-30 1995-08-22 Allina; Edward F. Thick-film varistors for TVSS
US5343074A (en) * 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same
US5457299A (en) * 1993-10-29 1995-10-10 International Business Machines Corporation Semiconductor chip packaging method which heat cures an encapsulant deposited on a chip using a laser beam to heat the back side of the chip
US5668032A (en) * 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
US5644167A (en) * 1996-03-01 1997-07-01 National Semiconductor Corporation Integrated circuit package assemblies including an electrostatic discharge interposer

Also Published As

Publication number Publication date
KR19980041849A (ko) 1998-08-17
US5891760A (en) 1999-04-06
US5773876A (en) 1998-06-30
KR100271992B1 (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
DE69529677T2 (de) Schutzstrukturen gegen veränderliche spannung und verfahren zur herstellung
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE19737261A1 (de) Leiterrahmen für gekapselte integrierte Schaltkreise
US6549114B2 (en) Protection of electrical devices with voltage variable materials
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10392524B4 (de) Vorrichtungen mit spannungsvariablem Material zur direkten Anwendung
EP0554916B1 (de) Baustein mit integrierten Schaltkreisen
DE3134343C2 (de) Halbleiteranordnung
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
EP0647952A1 (de) Elektrischer Überspannungsschutz
DE19958915A1 (de) Schutz eines integrierten Schaltkreises mit spannungsvariablen Materialien
DE3331624A1 (de) Elektronische einrichtung
WO2000079589A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
DE10236689A1 (de) Halbleitervorrichtung
WO1999056390A1 (de) Elektronisches bauelement
DE19736139B4 (de) Leiterplatte
DE19512799C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
EP1129485B1 (de) Elektronisches bauelement und verwendung einer darin enthaltenen schutzstruktur
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102021112974A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
DE2548060C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19707769A1 (de) Einrichtung zum Schutz von elektrischen Schaltungen, insbesondere der Automobiltechnik, vor elektrostatischen Entladungen
DE3639791A1 (de) Elektrischer kondensator mit abreisssicherung
DE102019117079A1 (de) Verfahren zum herstellen einer hochfrequenzschaltungs-leiterplatte und hochfrequenzschaltungs-leiterplatte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection