DE19750413A1 - IGBT semiconductor body between two main surfaces - Google Patents
IGBT semiconductor body between two main surfacesInfo
- Publication number
- DE19750413A1 DE19750413A1 DE19750413A DE19750413A DE19750413A1 DE 19750413 A1 DE19750413 A1 DE 19750413A1 DE 19750413 A DE19750413 A DE 19750413A DE 19750413 A DE19750413 A DE 19750413A DE 19750413 A1 DE19750413 A1 DE 19750413A1
- Authority
- DE
- Germany
- Prior art keywords
- base
- regions
- source regions
- region
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000001465 metallisation Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000037230 mobility Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Abstract
Description
Die Erfindung bezieht sich auf das Gebiet Leistungshalbleitertechnologie. Sie geht aus von einem Bipolartransistor mit isolierter Gateelektrode (IGBT) gemäß dem Oberbegriff des ersten Anspruchs.The invention relates to the field of power semiconductor technology. It starts from a bipolar transistor with insulated gate electrode (IGBT) according to the preamble of first claim.
Ein solcher IGBT wird beispielsweise in den Europäischen Patentanmeldungen EP 0 690 512 A1 und EP 0 615 293 A1 beschrieben. Ein gattungsgemäßer IGBT umfaßt in einem Halbleiterkörper zwischen einer ersten Hauptfläche und einer zweiten Hauptfläche ein p- Gebiet, eine n-Basis und eine Mehrzahl von IGBT-Einheitszellen mit einer wannenförmigen p- Basis, in welche n-dotierte Sourcegebiete eingelassen sind, wobei die n-Basis zwischen zwei Einheitszellen an die zweite Hauptfläche dringt. Eine Steuerelektrode wird durch eine leitende Schicht gebildet, die isoliert über der zweiten Hauptfläche angeordnet ist und Kanalgebiete, welche durch die zwischen den Sourcegebieten und der n-Basis an die zweite Hauptfläche dringende p-Basis gebildet werden, überdeckt. Eine erste Hauptelektrode, die die p-Basis und die Sourcegebiete kontaktiert, und eine zweite Hauptelektrode, die das p-Gebiet kontaktiert, werden durch entsprechende Metallisierungen gebildet.Such an IGBT is described, for example, in European patent applications EP 0 690 512 A1 and EP 0 615 293 A1. A generic IGBT comprises in one Semiconductor body between a first main surface and a second main surface ap- Area, an n-base and a plurality of IGBT unit cells with a trough-shaped p- Base into which n-doped source regions are embedded, the n-base between two Unit cells penetrate to the second main surface. A control electrode is replaced by a conductive one Layer formed, which is arranged in isolation over the second main surface and channel areas, which by the between the source areas and the n-base to the second major surface urgent p-base are formed, covered. A first main electrode, which is the p-base and contacts the source regions and a second main electrode which contacts the p region, are formed by appropriate metallizations.
Beim Design von solchen IGBTs für Hochspannungsanwendungen besteht ein Hauptproblem darin, daß neben allen anderen Anforderungen wie schnelles Einschalten, niedrige Durchlaßverluste usw. auch noch die Kurzschlußfestigkeit bis zu einer maximalen Spannung erzielt werden soll. In der EP 0 615 293 wird dieses Ziel dadurch zu erreichen versucht, daß Kanalgebiete mit einer hohen Schwellspannung zwischen die konventionellen Gebiete eingeschaltet werden. In der EP 0 690 512 wird Analoges durch Variation der Kanallänge erzielt.There is a major problem in the design of such IGBTs for high voltage applications in that, besides all other requirements such as fast switching on, low Forward losses etc. also the short-circuit strength up to a maximum voltage should be achieved. In EP 0 615 293 this goal is attempted to achieve that Channel areas with a high threshold voltage between the conventional areas be switched on. EP 0 690 512 describes analogs by varying the channel length achieved.
Aus dem US Patent No. 5,173,435 ist außerdem bekannt, die Latch-Up-Festigkeit eines IGBTs dadurch zu erhöhen, daß der Bahnwiderstand der p-Basis verkleinert wird. Dies wird nach der in diesem Patent offenbarten Lehre durch einen geätzten Graben im Bereich der p- Basis erzielt.From US Patent No. 5,173,435 is also known to have a latch-up strength Increase IGBTs by reducing the p-base path resistance. this will according to the teaching disclosed in this patent by an etched trench in the area of the p- Basis achieved.
Aus der Europäischen Patentanmeldung EP 0 433 825 ist eine andere Art der Beeinflussung von Bahnwiderständen bekannt. In diesem Dokument, im übrigen desselben Erfinder wie die vorliegende Anmeldung, wird ein nichtlinearer, sättigender Emitter-Ballastwiderstand in ein GTO oder einen MCT integriert, um eine erhöhte Festigkeit gegen Stromfilamentierung zu erreichen.Another type of influencing is known from European patent application EP 0 433 825 known from rail resistances. In this document, the rest of the same inventor as that present application, a nonlinear, saturating emitter ballast resistor is integrated into one GTO or MCT integrated to increase strength against current filamentation to reach.
Aufgabe der Erfindung ist es, einen IGBT anzugeben, der eine hohe Kurzschlußfestigkeit und gleichzeitig eine hohe Latch-Up-Festigkeit aufweist, der aber dennoch möglichst einfach herzustellen ist. Diese Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst.The object of the invention is to provide an IGBT which has a high short-circuit strength and at the same time has a high latch-up strength, which is nevertheless as simple as possible is to be produced. This object is solved by the features of the independent claims.
Kern der Erfindung ist es also, den Emitter-Ballast-Widerstand der Sourcegebiete so groß zu wählen, daß eine Potentialdifferenz Vb-Vs zwischen einem Potential Vb der p-Basis und einem Potential Vs der Sourcegebiete kleiner oder höchstens gleich wie das eingebaute Potential Vbi des durch die p-Basis und die Sourcegebiete gebildeten PN-Überganges ist.The essence of the invention is therefore to choose the emitter-ballast resistance of the source regions so large that a potential difference V b -V s between a potential V b of the p base and a potential V s of the source regions is less than or at most equal to that built-in potential V bi of the PN junction formed by the p base and the source regions.
Der Emitter-Ballast-Widerstand kann nach der Erfindung auf verschiedene Arten beeinflußt werden. In einer ersten, planaren Realisierung kommt der hohe Emitter-Ballast-Widerstand durch eine niedrige n-Dotierung der Fortsetzung der n+ Regionen der Sourcegebiete zustande. Außerdem erreicht man einen hohen Emitter-Ballast-Widerstand durch eine vergleichsweise große Länge der Sourcegebiet. In einer zweiten Realisierung erreicht man einen hohen Emitter-Ballast-Widerstand durch eine partielle Anätzung der Sourcegebiete. Auf diese Weise wird die Dicke der Sourcegebiete stellenweise reduziert, wodurch sich der hohe Emitter- Ballast-Widerstand einstellt.The emitter ballast resistance can be influenced in various ways according to the invention become. In a first, planar implementation, the high emitter-ballast resistance comes due to a low n-doping the continuation of the n + regions of the source regions. In addition, a high emitter ballast resistance can be achieved by a comparatively great length of the source area. In a second realization, a high one is achieved Emitter-ballast resistance through partial etching of the source areas. In this way the thickness of the source regions is reduced in places, which increases the high emitter Ballast resistance sets.
Dasselbe Ziel wird in einem dritten Ausführungsbeispiel dadurch erreicht, daß pro Einheitszelle eine weitere MOSFET-Struktur vorgesehen wird. Diese MOSFET-Struktur ergänzt die Sourcegebiete. Sie umfaßt eine n+ dotierte Insel zwischen den Sourcegebieten und den Bereichen, in denen die p-Basis von der zweiten Hauptelektrode kontaktiert wird. Zwischen den n+ Inseln und den Sourcegebieten tritt die p-Basis an die zweite Hauptfläche und bildet somit ein n-Kanalgebiet. Die Leitfähigkeit dieses n-Kanalgebietes kann durch eine zusätzliche Steuerelektrode, welche isoliert darüber angeordnet ist, beeinflußt werden. Ein spezielle Variante dieser Ausführungsform ist dadurch gekennzeichnet, daß die Steuerelektrode der MOSFET-Struktur und die zweite Hauptelektrode miteinander verbunden sind. The same goal is achieved in a third embodiment in that per Unit cell another MOSFET structure is provided. This mosfet structure complements the source areas. It comprises an n + doped island between the source regions and the areas in which the p-base is contacted by the second main electrode. Between the n + islands and the source areas, the p-base appears on the second main surface and thus forms an n-channel area. The conductivity of this n-channel area can be determined by a additional control electrode, which is arranged insulated above, can be influenced. A Special variant of this embodiment is characterized in that the Control electrode of the MOSFET structure and the second main electrode connected to each other are.
Weitere vorteilhafte Ausführungsformen ergeben sich aus den entsprechenden abhängigen Ansprüchen.Further advantageous embodiments result from the corresponding dependent ones Claims.
Der Vorteil des erfindungsgemäßen IGBTs besteht insbesondere darin, daß durch das Vorsehen eines hohen Emitter-Ballast-Widerstandes eine hohe Kurzschlußfestigkeit und gleichzeitig eine hohe Latch-Up-Festigkeit des Bauteils erreicht wird. Wird die erfindungsgemäße Maßnahme noch mit der aus dem Stand der Technik bekannten Maßnahme der Reduktion des p-Basis Bahnwiderstandes kombiniert, erreicht man einen IGBT mit optimalen Eigenschaften.The advantage of the IGBT according to the invention is, in particular, that the provision a high emitter ballast resistance, a high short-circuit strength and at the same time a high latch-up strength of the component is achieved. Will the invention Measure still with the measure of reduction known from the prior art of the p-based rail resistance combined, one achieves an IGBT with optimal Characteristics.
Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen im Zusammenhang mit den Zeichnungen näher erläutert.The invention will be explained in the following using exemplary embodiments in connection with the drawings explained in more detail.
Es zeigen:Show it:
Fig. 1 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer ersten Ausführungsform; Fig. 1 A unit cell of an IGBT according to the invention according to a first embodiment;
Fig. 2 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer zweiten Ausführungsform; Fig. 2 A unit cell of an IGBT according to the invention according to a second embodiment;
Fig. 3 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer dritten Ausführungsform; Fig. 3 A unit cell of an IGBT according to the invention according to a third embodiment;
Fig. 4 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer vierten Ausführungsform; Fig. 4 A unit cell of an IGBT according to the invention according to a fourth embodiment;
Fig. 5 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer fünften Ausführungsform; Fig. 5 A unit cell of an IGBT according to the invention according to a fifth embodiment;
Fig. 6 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer sechsten Ausführungsform; Fig. 6 A unit cell of an IGBT according to the invention according to a sixth embodiment;
Fig. 7 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer siebten Ausführungsform. Fig. 7 shows a unit cell of an IGBT according to the invention according to a seventh embodiment.
Die in den Zeichnungen verwendeten Bezugszeichen und deren Bedeutung sind in der Bezugszeichenliste zusammengefaßt aufgelistet. Grundsätzlich sind in den Figuren gleiche Teile mit gleichen Bezugszeichen versehen.The reference numerals used in the drawings and their meaning are in the List of reference symbols summarized. Basically, the figures are the same Provide parts with the same reference numerals.
Fig. 1 zeigt einen Ausschnitt eines erfindungsgemäßen IGBTs. Dargestellt ist im Schnitt ein Teil einer Einheitszelle des IGBTs. Solche Einheitszellen sind in einem IGBT in einer Vielzahl in Parallelschaltung vorgesehen. P dotierte Gebiete sind in den Figuren von links oben nach rechts unten einfach schraffiert, n dotierte Gebiete von links unten nach rechts oben. Die Dichte der Schraffur kann als prinzipieller Hinweis über die Dotierungsstärke angesehen werden. Mit kleinen waagrechten Strichen sind Metallisierungen schraffiert. Eine Einheitszelle ist wie folgt aufgebaut: In einem Halbleiterkörper 1 sind zwischen einer ersten Hauptfläche 2 und einer zweiten Hauptfläche 3 eine Mehrzahl von unterschiedlich dotierten Schichten und Regionen ausgebildet. Von der ersten Hauptfläche her folgt zunächst ein p-Gebiet 4. Daran anschließend ist eine n-Basis 5 vorgesehen. In der n-Basis 5 ist eine Vielzahl von wannenförmigen p-Basisgebieten 6 vorgesehen. Die wannenförmigen p-Basisgebiete sind ihrerseits mit n-dotierten Sourcegebieten 7 ausgestattet. Die n-dotierten Sourcegebiete können randseitig eine n+ dotierte Region 12 aufweisen. Zwischen zwei Einheitszellen tritt die n-Basis 5 an die zweite Hauptfläche 3. Die p-Basis 6 tritt erstens in einem Kanalgebiet 9, das zwischen den Sourcegebieten 7 und der n-Basis 5 liegt, an die zweite Hauptfläche und zweitens auf der anderen Seite der Sourcegebiete 7. Im letztgenannten Bereich werden die p-Basis 6 und das Sourcegebiet 7 von einer eine zweite Hauptelektrode 11 bildenden Metallisierung kontaktiert. Im Bereich des Kanalgebietes 9 ist eine isoliert angeordnete Steuerelektrode 8 vorgesehen. Die Isolation von dem Halbleiterkörper wird durch eine Isolation 16 gewährleistet. Mittels Anlegen einer geeigneten Spannung an die Steuerelektrode 8 bildet sich in dem Kanalgebiet 9 ein Inversionskanal aus, und der Stromfluß durch das Bauelement kann in bekannter Weise gesteuert werden. Fig. 1 shows a section of an IGBT according to the invention. The section shows part of a unit cell of the IGBT. Such unit cells are provided in a plurality in parallel in an IGBT. P-doped areas are hatched in the figures from top left to bottom right, n doped areas from bottom left to top right. The density of the hatching can be seen as a general indication of the doping strength. Metallizations are hatched with small horizontal lines. A unit cell is constructed as follows: A plurality of differently doped layers and regions are formed in a semiconductor body 1 between a first main surface 2 and a second main surface 3 . A p-region 4 initially follows from the first main surface. An n-base 5 is then provided. A multiplicity of trough-shaped p base regions 6 are provided in the n base 5 . The t-shaped p-base regions are in turn equipped with n-doped source regions 7 . The n-doped source regions can have an n + -doped region 12 at the edge. Between two unit cells, the n-base 5 occurs on the second main surface 3. The p-base 6 occurs first in a channel region 9 , which lies between the source regions 7 and the n-base 5 , on the second main surface and secondly on the other side of the source regions 7. In the latter region, the p base 6 and the source region 7 are contacted by a metallization forming a second main electrode 11 . An isolated control electrode 8 is provided in the area of the channel region 9 . The insulation from the semiconductor body is ensured by an insulation 16 . By applying a suitable voltage to the control electrode 8 , an inversion channel is formed in the channel region 9 , and the current flow through the component can be controlled in a known manner.
Emitter-Ballast-Widerstände beeinflussen die Ströme in MOS gesteuerten Bauelementen durch den aus der Theorie bekannten Substrat-Steuereffekt. Hierunter versteht man die Abhängigkeit der Schwellspannung des MOSFETs von der Substratspannung. Beim IGBT beeinflußt die Schwellspannung wiederum maßgeblich die Höhe des Kollektor-Emitter Stroms. Die für MOSFETs und IGBTs gültige Beziehung für die Schwellspannung Vth zeigt den Einfluß der Potentiale der n+ Source (Vs) und des Substrats (Vb). Im allgemeinen erhöht die Substratspannung die Sperrpolung der Sourcegebiete. Die erhöhte Dicke der Raumladungszone sowie die darin enthaltene Raumladung sind die Ursache für den Anstieg der Schwellspannung bei MOSFETs. Beim IGBT stellen sich die Potentiale Vs von n+ Source (oder n+ Emitter) und Vb des Substrates (d. h. der p- Basis 6 im Bereich des MOS Kanals) entsprechend den Elektronen- und Löcherkomponenten des fließenden Gesamtstroms und den Bahnwiderständen (rn+source für die n+ Source, rp-well für die p-Basis unterhalb der Sourcegebiete 6) ein. Die Kathodenmetallisierung bewirkt den Kurzschluß von p-Basis 6 und Sourcegebieten 12 bzw. 7.Emitter-ballast resistors influence the currents in MOS-controlled components through the substrate control effect known from theory. This means the dependence of the threshold voltage of the MOSFET on the substrate voltage. With the IGBT, the threshold voltage in turn has a significant influence on the level of the collector-emitter current. The relationship valid for MOSFETs and IGBTs for the threshold voltage V th shows the influence of the potentials of the n + source (V s ) and the substrate (V b ). In general, the substrate voltage increases the reverse polarity of the source regions. The increased thickness of the space charge zone and the space charge contained therein are the cause of the increase in the threshold voltage in MOSFETs. In the IGBT, the potentials V s of n + source (or n + emitter) and V b of the substrate (ie the p-base 6 in the region of the MOS channel) are set in accordance with the electron and hole components of the total current flowing and the path resistances (r n + source for the n + source, r p-well for the p base below the source regions 6 ). The cathode metallization causes the short circuit of p base 6 and source regions 12 and 7 respectively.
Die Sperrpolung von den n+ Sourcegebieten zur p-Basis entspricht dem
sogenannten built-in Potential
The reverse polarity from the n + source areas to the p base corresponds to the so-called built-in potential
Typische Werte liegen bei
Raumtemperatur bei etwa 600 mV bis 700 mV. Bei hochdotierten n+
Sourcegebieten erzeugt der Elektronenstrom nur einen vernachlässigbar kleinen
Anstieg des Potentials Vs. Durch die wesentlich niedrigere Dotierung der p-Basis
hebt der Löcherstrom das Potential des Substrates auf positive Werte an. Die
Potentialdifferenz Vb-Vs wirkt somit effektiv als Flußpolung des PN-Übergangs
zwischen den Sourcegebieten und der p-Basis am sourceseitigen Ende des
Kanalgebietes 9. Wird diese Potentialdifferenz ebenso groß wie das built-in
Potential Vbi, so setzt Injektion ein und der IGBT verliert bei diesem latch-up die
Steuerbarkeit über das Gate. Latch-up ereignet sich im allgemeinen bei hohen
Werten der Kollektor-Emitter Spannung oder mit anderen Worten in der
Sättigung. Bei kleinen Sättigungsspannungen kann man ausgehend von der
Quasineutralitätsbedingung (Elektronendichte = Löcherdichte) das Verhältnis
von Elektronen- und Löcherstrom durch die respektiven Beweglichkeiten
beschreiben. Weiterhin kann man in grober Näherung annehmen, daß sich die
Stromkomponenten auch im Kanalbereich nicht wesentlich ändern. Somit kann
folgende Beziehung hergeleitet werden:
Typical values are around 600 mV to 700 mV at room temperature. In the case of highly doped n + source regions, the electron current produces only a negligibly small increase in the potential V s . Due to the significantly lower doping of the p-base, the hole current raises the potential of the substrate to positive values. The potential difference V b -V s thus effectively acts as a flux polarization of the PN junction between the source regions and the p-base at the source end of the channel region 9. If this potential difference becomes as large as the built-in potential V bi , injection begins and with this latch-up, the IGBT loses controllability via the gate. Latch-up generally occurs at high collector-emitter voltage values, or in other words, saturation. At low saturation voltages, the quasi neutrality condition (electron density = hole density) can be used to describe the ratio of electron and hole current through the respective mobilities. Furthermore, it can be roughly assumed that the current components do not change significantly in the channel area either. The following relationship can thus be derived:
Anhand dieser Beziehung ist erkennbar, daß eine Erhöhung des Emitter- Ballast-Widerstandes die Vorwärtspolung verringert und damit die kritische Stromdichte für Latch-up sehr effektiv erhöht. Es zeigt sich ebenfalls, daß der gleiche Effekt durch die Reduktion des p-Basis-Bahnwiderstandes erreicht wird. In der Praxis ist genau dieser Weg in den meisten Fällen befolgt worden (siehe z. B. den eingangs genannten Stand der Technik). This relationship shows that an increase in the emitter Ballast resistance reduces the forward polarity and thus the critical Current density for latch-up increased very effectively. It also shows that the the same effect is achieved by reducing the p-base sheet resistance. In practice, this path has been followed in most cases (see e.g. B. the above-mentioned prior art).
In Abkehr vom Stand der Technik geht die Erfindung einen anderen Weg: Statt
den p-Basis-Bahnwiderstand zu reduzieren, wird der Emitter-Ballast-
Widerstand erhöht. Dies bewirkt eine Verbesserung der Kurzschlußfähigkeit
auf dreifache Weise:
In departure from the state of the art, the invention takes a different approach: instead of reducing the p-base sheet resistance, the emitter-ballast resistance is increased. This improves the short-circuit capability in three ways:
- - kleinere Sättigungsströme durch reduzierte effektive Drainspannung,- lower saturation currents due to reduced effective drain voltage,
- - kleinere Sättigungsströme durch erhöhte effektive Schwellspannung und- Lower saturation currents due to increased effective threshold voltage and
- - reduzierte kritische Vorwärtspolung des n+source zu p-Wannen Übergangs.- Reduced critical forward polarity of the n + source to p wells Transition.
Im folgenden werden einige Maßnahmen angegeben, wie der erhöhte Emitter-
Ballast-Widerstand realisiert werden kann:
Ein erster Punkt zielt darauf, einen Source-zu-p-Basis-Übergang mit hoher n+
Dotierung der Sourcegebiete und auch mit maximaler Barrierenhöhe mit einem
integrierten Emitter-Ballast Widerstand zu verbinden. Hierbei ist wesentlich,
daß die hohe Barriere nur am sourceseitigen Kanalende benötigt wird, wo sich
im Normalfall auch der Latch-up ereignet. Eine erste planare Realisierung ist in
Fig. 1 dargestellt. Kanalseitig ist eine höher dotierte n+ Region 12 vorgesehen.
Hier kommt der hohe Bahnwiderstand durch eine niedrige n-Dotierung des
weiteren Sourcegebietes 7 zustande. Die geforderte Dotierung wird für die n+
Region 12 im Bereich von größer als 1020 cm-3 und für das Sourcegebiet 7 im
Bereich von kleiner oder gleich 1018 cm-3 gewählt.In the following some measures are given how the increased emitter ballast resistance can be realized:
A first point aims to connect a source-to-p-base junction with a high n + doping of the source regions and also with a maximum barrier height with an integrated emitter-ballast resistor. It is important here that the high barrier is only required at the source end of the channel, where the latch-up normally occurs. A first planar implementation is shown in FIG. 1. A higher doped n + region 12 is provided on the channel side. Here the high path resistance comes about through a low n-doping of the further source region 7 . The required doping is selected for the n + region 12 in the range greater than 10 20 cm -3 and for the source region 7 in the range less than or equal to 10 18 cm -3 .
Für möglichst hohe Emitter-Ballast-Widerstände kann die n-Dotierung der Sourcegebiete 7 so niedrig gewählt werden, daß bei der Metallisierung kein ohmscher Kontakt mehr zustande kommt. Mit der Variante nach Fig. 2 wird dieses Problem gelöst: Hier ist auf der Seite des Kathodenkontaktes ebenfalls eine höher dotierte n+ Region 12 vorgesehen, die einen guten ohmschen Kontakt zu der zweiten Hauptelektrode gewährleistet.For the highest possible emitter-ballast resistances, the n-doping of the source regions 7 can be chosen so low that there is no longer any ohmic contact during the metallization. This problem is solved with the variant according to FIG. 2: Here, a higher doped n + region 12 is also provided on the side of the cathode contact, which ensures good ohmic contact with the second main electrode.
Die Forderung nach einem möglichst hohen integrierten Emitter-Ballast- Widerstand kann auch durch eine vergleichsweise große Distanz zwischen den beiden hochdotierten Randgebieten 12 der Sourcegebiete, wie in Fig. 2 dargestellt, erreicht werden. Gute Ergebnisse wurden mit Abständen zwischen den randseitigen n+ Regionen 12 im Bereich von 2 µm bis 5 µm erzielt. Dies erhöht aber auch den Bahnwiderstand der p-Wanne 6 unterhalb der Source 7. Dieser Bahnwiderstand sollte aber für eine hohe latch-up Festigkeit so klein wie möglich sein. Nach Fig. 3 kann der Emitter-Ballast Widerstand durch eine partielle Ätzung des niedrig dotierten Sourcegebiets 7 gesteigert werden, um somit die Erhöhung der Länge zu umgehen. Mit dieser Anätztechnik ist es sogar denkbar, die beiden Ziele Barrierenhöhe und Ballastwiderstand mit nur einer einzigen Dotierung der Sourcegebiet 7 zu erzielen (siehe Fig. 4).The requirement for the highest possible integrated emitter ballast resistance can also be achieved by a comparatively large distance between the two highly doped edge regions 12 of the source regions, as shown in FIG. 2. Good results have been achieved with distances between the edge-side n + regions 12 in the range from 2 μm to 5 μm. However, this also increases the path resistance of the p-well 6 below the source 7. However, this path resistance should be as small as possible for a high latch-up strength. According to FIG. 3, the emitter-ballast resistance can be increased by partially etching the low-doped source region 7 in order to avoid the increase in length. With this etching technique, it is even conceivable to achieve the two goals of barrier height and ballast resistance with only a single doping of the source region 7 (see FIG. 4).
Eine weitere Möglichkeit zur Realisierung des erfindungsgemäßen Zieles besteht darin, den Ballastwiderstand als nichtlinearen Widerstand in Form eines weiteren seriellen MOSFETs zu integrieren. Diese Variante hat insbesondere bezüglich des geforderten Platzbedarfs große Vorteile. Die Idee soll zunächst mit Hilfe von Fig. 5 transparent gemacht werden. Betrachtet wird wieder die p-Wanne 6 eines planaren IGBTs. Das Sourcegebiet wird nun ergänzt durch einen seriellen planaren MOSFET. Die MOSFET-Struktur umfaßt eine n+ dotierte Insel 13, die zwischen der n+ Region 12 des Sourcegebietes und dem Bereich der p-Basis 6, in welchem die p-Basis von der zweiten Hauptelektrode 11 kontaktiert ist, vorgesehen ist. Die Steuerelektrode 17 der zusätzlichen MOSFET-Struktur kann als zweites IGBT-Gate aus der gleichen Polysilizium-Schicht geformt werden wie die Steuerelektrode 8. Die n+ Insel dieses MOSFETs ist mit der Kathodenmetallisierung 11 verbunden. Die Oberfläche der p-Basis, die zwischen den n+ Inseln 13 und den n+ Regionen 12 an die zweite Hauptfläche dringt, wirkt als n-Typ Inversionskanal. Das Draingebiet der MOSFET-Struktur ist nicht kontaktiert und wird durch die n+ Region für den eigentlichen, schaltenden IGBT Kanal 9 gebildet. Nach numerischen Simulationen reichen bereits wenige Zehntel µm als Kanallänge für den seriellen MOSFET. Der durch den MOSFET gebildete steuerbare Ballastwiderstand kann mit der heutigen Technik in extrem kompakter Form integriert werden. Die Steuerbarkeit über das zweite Gate 17 bringt einen prinzipiellen Vorteil: koppelt man die Ansteuerung des zweiten Gates mit einer Strommessung, so kann beim Überschreiten eines kritischen Stroms die Gatespannung an der zweiten Steuerelektrode 17 reduziert und damit der Ballastwiderstand erhöht werden. Dagegen kann beim normalen Einschalten aus einem Blockierzustand mit voller oder sogar erhöhter Gatespannung an der zweiten Steuerelektrode 17 gearbeitet werden. Der Vorteil besteht darin, daß je nach Betriebszustand eine optimale IGBT Charakteristik angeboten werden kann.A further possibility for realizing the aim according to the invention is to integrate the ballast resistor as a non-linear resistor in the form of a further serial MOSFET. This variant has great advantages, particularly with regard to the space required. The idea is first to be made transparent with the aid of FIG. 5. The p-well 6 of a planar IGBT is again considered. The source area is now supplemented by a serial planar MOSFET. The MOSFET structure comprises an n + doped island 13 , which is provided between the n + region 12 of the source region and the region of the p base 6 in which the p base is contacted by the second main electrode 11 . The control electrode 17 of the additional MOSFET structure can be formed as a second IGBT gate from the same polysilicon layer as the control electrode 8. The n + island of this MOSFET is connected to the cathode metallization 11 . The surface of the p base that penetrates the second main surface between the n + islands 13 and the n + regions 12 acts as an n-type inversion channel. The drain region of the MOSFET structure is not contacted and is formed by the n + region for the actual switching IGBT channel 9 . According to numerical simulations, a few tenths of a µm are sufficient as a channel length for the serial MOSFET. The controllable ballast resistor formed by the MOSFET can be integrated in an extremely compact form with today's technology. Controllability via the second gate 17 has a fundamental advantage: if the control of the second gate is coupled with a current measurement, the gate voltage at the second control electrode 17 can be reduced when a critical current is exceeded, and the ballast resistance can thus be increased. In contrast, it is possible to work on the second control electrode 17 during normal switching on from a blocking state with full or even increased gate voltage. The advantage is that, depending on the operating state, an optimal IGBT characteristic can be offered.
Beim hier diskutierten Einschalten hätte dieser IGBT einen kleinen Ballastwiderstand, also entsprechend hohe Sättigungsströme. Diese Eigenschaft, die im Kurzschlußfall katastrophale Folgen hat, wirkt sich aber beim Einschalten vorteilhaft auf kurze Einschaltzeiten und kleine Einschaltverluste aus. Eine auf einfachere Weise realisierbare Variante zeigt Fig. 6: Hier werden die beiden hochdotierten n+ Gebiete 12 und 13 wieder durch ein niedrigdotiertes Verbindungsgebiet 14 verbunden. Die Funktionalität bleibt bis auf eine Verschiebung der Schwellspannung erhalten. Mit Vgate-source2 = Vgs2 = 0 V fließt wegen Vth2 < 0 V noch Strom. Somit kann der IGBT auch bei einem Kurschluß des zweiten Gates 17 mit der Steuerelektrode 8 betrieben werden. Das heißt, daß der Sättigungsstrom schon mit Null Volt am zweiten Gate 17 drastisch reduziert (etwa 20 bis 40%) werden kann.When switching on this IGBT would have a small ballast resistance, i.e. correspondingly high saturation currents. This property, which has catastrophic consequences in the event of a short circuit, has an advantageous effect on short switch-on times and small switch-on losses when switched on. A realizable in a simpler manner variant is shown in FIG. 6: Here, the two heavily doped n + regions 12 and 13 are again connected by a low-doped connection region 14. The functionality is retained except for a shift in the threshold voltage. With V gate-source2 = V gs2 = 0 V, current still flows because of V th2 <0 V. Thus, the IGBT can be operated with the control electrode 8 even if the second gate 17 short-circuits. This means that the saturation current can be drastically reduced (approximately 20 to 40%) with zero volts at the second gate 17 .
Demzufolge bietet es sich an, auf die zwar attraktiven, aber doch recht komplexen Steuer- und Kontrollmöglichkeiten der zweiten Steuerelektrode 17 zu verzichten und diese fest zu verdrahten, so daß sich permanent Vgs2 = 0 V einstellt. Das Potential von Null Volt steht durch die Kathodenmetallisierung 11 in unmittelbarer Nähe zur Verfügung. Man kann sogar die Kathode 11 selbst als zweite Steuerelektrode 17 verwenden wie in Fig. 7 geschehen. Das Gateoxid des seriellen MOSFETs kann die gleiche Dicke wie das Oxid 16 des Hauptgates 8 besitzen.Accordingly, it makes sense to dispense with the attractive, but still quite complex control and monitoring options of the second control electrode 17 and to hardwire them so that V gs2 = 0 V is permanently set. The potential of zero volts is available in the immediate vicinity due to the cathode metallization 11 . One can even use the cathode 11 itself as a second control electrode 17 , as happened in FIG. 7. The gate oxide of the serial MOSFET can have the same thickness as the oxide 16 of the main gate 8 .
Insgesamt ergibt sich mit den erfindungsgemäßen Maßnahmen ein IGBT, der schnell geschaltet werden kann, niedrige Durchlaßverluste aufweist und unempfindlich gegen Latch-up und sehr kurzschlußfest ist. Im Gegensatz zum Stand der Technik wird dieses Ziel durch die Erhöhung des Emitter-Ballast- Widerstandes erreicht. Overall, the measures according to the invention result in an IGBT that can be switched quickly, has low forward losses and insensitive to latch-up and very short-circuit proof. In contrast to State of the art this goal is achieved by increasing the emitter ballast Resistance reached.
11
Halbleiterkörper
Semiconductor body
22nd
erste Hauptfläche
first main area
33rd
zweite Hauptfläche
second main area
44th
p-Gebiet
p-area
55
n-Basis
n base
66
p-Basis
p base
77
Sourcegebiet
Source area
88th
Steuerelektrode
Control electrode
99
Kanalgebiet
Canal area
1010th
erste Hauptelektrode/Metallisierung
first main electrode / metallization
1111
zweite Hauptelektrode/Metallisierung
second main electrode / metallization
1212th
n+ Region der Sourcegebiete
n + region of source areas
1313
n+ Insel der MOSFET-Struktur
n + island of the MOSFET structure
1414
Verbindungsgebiet
Connection area
1515
MOSFET-Steuerelektrode
MOSFET control electrode
1616
Steuerelektrodeisolation
Control electrode insulation
1717th
Steuerelektrode der MOSFET-Struktur
Control electrode of the MOSFET structure
Claims (9)
- (a) in einem Halbleiterkörper (1) zwischen einer ersten Hauptfläche (2) und einer zweiten Hauptfläche (3) ein p-Gebiet (4), eine n-Basis (5) und eine Mehrzahl von IGBT-Einheitszellen mit einer wannenförmigen p-Basis (6), in welche n-dotierte Sourcegebiete (7) eingelassen sind, wobei die n-Basis (5) zwischen zwei Einheitszellen an die zweite Hauptfläche (3) dringt;
- (b) eine Steuerelektrode (8), die isoliert über der zweiten Hauptfläche (3) angeordnet ist und Kanalgebiete (9) überdeckt, wobei die Kanalgebiete (9) durch die zwischen den Sourcegebieten (7) und der n-Basis (5) an die zweite Hauptfläche dringende p-Basis (6) gebildet werden;
- (c) eine erste Hauptelektrode (10) die das p-Gebiet kontaktiert (4), und eine zweite
Hauptelektrode (11), die die p-Basis (6) und die Sourcegebiete (7) kontaktiert;
dadurch gekennzeichnet, daß - (d) die Sourcegebiete (7) einen Emitter-Ballast-Widerstand bilden, der so groß ist, daß eine Potentialdifferenz Vb-Vs zwischen einem Potential Vb der p-Basis (6) und einem Potential Vs der Sourcegebiete (7) kleiner oder höchstens gleich wie das eingebaute Potential Vbi des durch die p-Basis (6) und den Sourcegebieten (7) gebildeten PN-Überganges ist.
- (a) in a semiconductor body ( 1 ) between a first main surface ( 2 ) and a second main surface ( 3 ) a p-region ( 4 ), an n-base ( 5 ) and a plurality of IGBT unit cells with a trough-shaped p- Base ( 6 ) into which n-doped source regions ( 7 ) are embedded, the n-base ( 5 ) penetrating the second main surface ( 3 ) between two unit cells;
- (b) a control electrode ( 8 ) which is arranged in an insulated manner over the second main surface ( 3 ) and covers channel regions ( 9 ), the channel regions ( 9 ) passing through between the source regions ( 7 ) and the n-base ( 5 ) the second major surface urgent p-base ( 6 ) are formed;
- (c) a first main electrode ( 10 ) contacting the p region ( 4 ) and a second main electrode ( 11 ) contacting the p base ( 6 ) and the source regions ( 7 );
characterized in that - (d) the source regions ( 7 ) form an emitter ballast resistor which is so large that a potential difference V b -V s between a potential V b of the p base ( 6 ) and a potential V s of the source regions ( 7 ) is less than or at most equal to the built-in potential V bi of the PN junction formed by the p base ( 6 ) and the source regions ( 7 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19750413A DE19750413A1 (en) | 1997-11-14 | 1997-11-14 | IGBT semiconductor body between two main surfaces |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19750413A DE19750413A1 (en) | 1997-11-14 | 1997-11-14 | IGBT semiconductor body between two main surfaces |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19750413A1 true DE19750413A1 (en) | 1999-05-20 |
Family
ID=7848685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19750413A Withdrawn DE19750413A1 (en) | 1997-11-14 | 1997-11-14 | IGBT semiconductor body between two main surfaces |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19750413A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1209752A1 (en) * | 2000-05-22 | 2002-05-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4495513A (en) * | 1981-06-16 | 1985-01-22 | Thomson-Csf | Bipolar transistor controlled by field effect by means of an isolated gate |
| DE3816667A1 (en) * | 1987-05-19 | 1988-12-01 | Gen Electric | MONOLITHICALLY INTEGRATED SEMICONDUCTOR ELEMENT WITH CONDUCTIVITY IN THE REAR DIRECTION AND METHOD FOR THE PRODUCTION THEREOF |
| US4860072A (en) * | 1986-03-05 | 1989-08-22 | Ixys Corporation | Monolithic semiconductor device and method of manufacturing same |
| EP0433825A1 (en) * | 1989-12-21 | 1991-06-26 | Asea Brown Boveri Ag | Extinguishable power semiconductor device |
| US5173435A (en) * | 1987-11-11 | 1992-12-22 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| EP0526939A1 (en) * | 1991-08-07 | 1993-02-10 | Koninklijke Philips Electronics N.V. | Semiconductor lateral insulated gate bipolar transistor |
| EP0570595A1 (en) * | 1991-12-09 | 1993-11-24 | Nippondenso Co., Ltd. | Vertical insulated gate semiconductor device and method for its manufacture |
| EP0581246A2 (en) * | 1992-07-28 | 1994-02-02 | Fuji Electric Co., Ltd. | MOS-type semiconductor device |
| DE3942490C2 (en) * | 1989-12-22 | 1994-03-24 | Daimler Benz Ag | Field effect controlled semiconductor device |
| US5304832A (en) * | 1992-03-09 | 1994-04-19 | Nec Corporation | Vertical power field effect transistor having base region inwardly projecting from corners thereof into source region |
| EP0657943A2 (en) * | 1993-12-10 | 1995-06-14 | Fuji Electric Co., Ltd. | Semiconductor device having a thyristor structure |
| DE3824836C2 (en) * | 1987-07-21 | 1996-02-22 | Nippon Denso Co | Insulating layer bipolar transistor |
| US5548133A (en) * | 1994-09-19 | 1996-08-20 | International Rectifier Corporation | IGBT with increased ruggedness |
| DE19539021A1 (en) * | 1995-10-19 | 1997-04-24 | Siemens Ag | Field-controlled bipolar transistor |
| US5654562A (en) * | 1995-03-03 | 1997-08-05 | Motorola, Inc. | Latch resistant insulated gate semiconductor device |
| DE19710731A1 (en) * | 1996-03-15 | 1997-10-30 | Samsung Electronics Co Ltd | Power semiconductor component, e.g. latch-up effect MOSFET or IGBT |
| EP0810671A2 (en) * | 1996-05-30 | 1997-12-03 | Fuji Electric Co. Ltd. | Insulated gate bipolar transistor type semiconductor device |
-
1997
- 1997-11-14 DE DE19750413A patent/DE19750413A1/en not_active Withdrawn
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4495513A (en) * | 1981-06-16 | 1985-01-22 | Thomson-Csf | Bipolar transistor controlled by field effect by means of an isolated gate |
| US4860072A (en) * | 1986-03-05 | 1989-08-22 | Ixys Corporation | Monolithic semiconductor device and method of manufacturing same |
| DE3816667A1 (en) * | 1987-05-19 | 1988-12-01 | Gen Electric | MONOLITHICALLY INTEGRATED SEMICONDUCTOR ELEMENT WITH CONDUCTIVITY IN THE REAR DIRECTION AND METHOD FOR THE PRODUCTION THEREOF |
| DE3824836C2 (en) * | 1987-07-21 | 1996-02-22 | Nippon Denso Co | Insulating layer bipolar transistor |
| US5173435A (en) * | 1987-11-11 | 1992-12-22 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| EP0433825A1 (en) * | 1989-12-21 | 1991-06-26 | Asea Brown Boveri Ag | Extinguishable power semiconductor device |
| DE3942490C2 (en) * | 1989-12-22 | 1994-03-24 | Daimler Benz Ag | Field effect controlled semiconductor device |
| EP0526939A1 (en) * | 1991-08-07 | 1993-02-10 | Koninklijke Philips Electronics N.V. | Semiconductor lateral insulated gate bipolar transistor |
| EP0570595A1 (en) * | 1991-12-09 | 1993-11-24 | Nippondenso Co., Ltd. | Vertical insulated gate semiconductor device and method for its manufacture |
| US5304832A (en) * | 1992-03-09 | 1994-04-19 | Nec Corporation | Vertical power field effect transistor having base region inwardly projecting from corners thereof into source region |
| EP0581246A2 (en) * | 1992-07-28 | 1994-02-02 | Fuji Electric Co., Ltd. | MOS-type semiconductor device |
| EP0657943A2 (en) * | 1993-12-10 | 1995-06-14 | Fuji Electric Co., Ltd. | Semiconductor device having a thyristor structure |
| US5548133A (en) * | 1994-09-19 | 1996-08-20 | International Rectifier Corporation | IGBT with increased ruggedness |
| US5654562A (en) * | 1995-03-03 | 1997-08-05 | Motorola, Inc. | Latch resistant insulated gate semiconductor device |
| DE19539021A1 (en) * | 1995-10-19 | 1997-04-24 | Siemens Ag | Field-controlled bipolar transistor |
| DE19710731A1 (en) * | 1996-03-15 | 1997-10-30 | Samsung Electronics Co Ltd | Power semiconductor component, e.g. latch-up effect MOSFET or IGBT |
| EP0810671A2 (en) * | 1996-05-30 | 1997-12-03 | Fuji Electric Co. Ltd. | Insulated gate bipolar transistor type semiconductor device |
Non-Patent Citations (6)
| Title |
|---|
| BALIGA,B.J., HUANG,Y.S.: Dielectrically Isolated Lateral Emitter Switched Thyristor. In: Electronics Letters, 22nd Oct. 1992, Vol.28, No.22, S.2051,2052 * |
| BALIGA,Jayant B., HUANG,Yih-Shyan: Lateral Junction-Isolated Emitter Switched Thyristor. In: IEEE Electron Device Letters, Vol.13, No.12, Dec. 1992, S.615-617 * |
| CHEN,W., et.al.: A CMOS Compatible Lateral * |
| LEE,Byeong-Hoon, et.al.: Latch-up Suppressed Insu-lated Gate Bipolar Transistor by the Deep p·+·Ion Implantation under the n·+·Source. In: Jpn.J.Appl.Phys., Vol.33, Jan.1994, Part 1, No.1B, S.563-566 * |
| SHEKAR,M.S., BALIGA,B.J.: Modeling The On-State Characteristics Of The Emitter Switched Thyristor.In: Solid-State Electronics, Vol.37, No.7, 1994, S.1403-1412 * |
| ZENG,J., et.al.: Design Of IGBTs For Latch-Up Free Operation. In: Solid-State Electronics, Vol.37, No.8, 1994, S.1471-1475 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1209752A1 (en) * | 2000-05-22 | 2002-05-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| EP1209752A4 (en) * | 2000-05-22 | 2008-01-16 | Mitsubishi Electric Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69034157T2 (en) | Insulated gate bipolar transistor and method of manufacture | |
| EP1051756B1 (en) | Mos field effect transistor with an auxiliary electrode | |
| DE19964481B4 (en) | Protective MOS semiconductor device using Zener diodes | |
| DE102004014744B4 (en) | A semiconductor device with a trench for driving a switching element and avoiding a latch-up breakthrough | |
| EP0043009A2 (en) | Semiconductor controlled switch | |
| DE2505573C3 (en) | Semiconductor circuit arrangement with two insulating-layer field effect transistors | |
| DE2047166B2 (en) | Integrated semiconductor device | |
| DE10250575A1 (en) | Insulated gate bipolar transistor with monolithically integrated antiparallel diode, has complimentary electrode of antiparallel diode formed by semiconductor well on front side | |
| EP0929910A1 (en) | Vertical power mosfet | |
| EP0913000B1 (en) | Field effect controllable semiconductor component | |
| DE19528998C2 (en) | Bi-directional semiconductor switch and method for its control | |
| DE3631136C2 (en) | ||
| DE19630341B4 (en) | High breakdown voltage semiconductor device | |
| EP0014435B1 (en) | Thyristor controlled by field effect transistor | |
| DE4310606C2 (en) | GTO thyristors | |
| DE4022022A1 (en) | HIGH VOLTAGE SEMICONDUCTOR DEVICE | |
| EP0487869B1 (en) | Turn-off power semiconductor device | |
| EP0017980B1 (en) | Thyristor controlled by a field-effect transistor | |
| DE10023956A1 (en) | Power semiconductor component with reduced surface field (RESURF) region between HV and LV sides | |
| DE10123818B4 (en) | Arrangement with protective function for a semiconductor component | |
| EP1259989B1 (en) | Monolithically integrated semiconductor component | |
| EP1135806A1 (en) | Controllable semiconductor element with a gate series resistor | |
| DE102005045910A1 (en) | Semiconductor component, especially lateral SOI component with semiconductor substrate, has insulation layer applied to substrate, semiconductor layer on insulation layer, and drift zone in semiconductor layer between terminals | |
| DE102005029263A1 (en) | Semiconductor element has body with pn junction edge connections and doped semiconductor islands in field isolation | |
| EP0889531A1 (en) | MOS-controlled semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |