DE19752404C1 - Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet - Google Patents

Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet

Info

Publication number
DE19752404C1
DE19752404C1 DE19752404A DE19752404A DE19752404C1 DE 19752404 C1 DE19752404 C1 DE 19752404C1 DE 19752404 A DE19752404 A DE 19752404A DE 19752404 A DE19752404 A DE 19752404A DE 19752404 C1 DE19752404 C1 DE 19752404C1
Authority
DE
Germany
Prior art keywords
contact surfaces
semiconductor chip
chip
chips
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19752404A
Other languages
English (en)
Inventor
Guenter Lang
Werner Kroeninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752404A priority Critical patent/DE19752404C1/de
Priority to US09/199,847 priority patent/US6046073A/en
Application granted granted Critical
Publication of DE19752404C1 publication Critical patent/DE19752404C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Träger­ substrat mit einem Halbleiterchip mit sehr geringer Dicke bildet, mit den Schritten: Anordnen und elektrisches Verbin­ den des Halbleiterchips auf und mit den Kontaktflächen mit der aktiven Seite zu den Kontaktflächen hin orientiert sowie Abtragen von Silizium von der freiliegenden Rückseite des Halbleiterchips.
Ein solches Verfahren ist aus der US 5,273,940 bekannt. Dort wird die Rückseite der Halbleiterchips mittels einer Schleif­ scheibe dünner geschliffen, derweil die Chips ansonsten in Harz eingebettet sind.
Die EP 0 729 176 A2 beschreibt ein Verfahren zur Herstellung von hochintegrierten Schaltungen auf einem scheibenförmigen Halbleitersubstrat, bei dem die Scheiben dünn geschliffen werden, um dann zu einzelnen Chips zersägt zu werden und bei dem die durch den Schleifprozess verursachte Damagezone auf der Scheibenrückseite durch eine bei geschützter Scheibenvor­ derseite und vor dem Zersägen durchgeführtes Plasmaätzverfah­ ren wieder entfernt wird.
Aus Motorola Technical Developments Vol. 23, Oct. 1994, S. 8 ist es bekannt, ein scheibenförmiges Halbleitersubstrat mit­ tels eines Mikrowellen-Plasmaätzverfahrens zu dünnen.
Bei den bekannten Verfahren wird der komplette Wafer bzw. die Siliziumscheibe, aus der die einzelnen Halbleiterchips her­ ausgetrennt werden, gedünnt. Der Wafer wird dazu mit seiner die Schaltungen aufweisenden Vorderseite auf einem Trägersub­ strat angeordnet, um einerseits die Schaltungen zu schützen und andererseits ein Transportmedium zu erhalten, da die dün­ nen Wafer sehr bruchempfindlich sind. Der Wafer wird erst nach dem Ätzvorgang in Chips vereinzelt.
Aus JP 63-24681 A ist es bekannt, einen Halbleiterchip mit­ tels Schleifens und/oder Ätzens von der Rückseite her zu dün­ nen, während der Halbleiterchip auf einem Trägersubstrat an­ geordnet ist. Letzteres wird nach dem Dünnen wieder entfernt.
Es besteht eine zunehmende Nachfrage nach dünnen Halbleiter­ chips, da der Wunsch nach immer geringeren Einbauhöhen vor­ liegt. Besonders bei Chipkarten ist das Bedürfnis sehr groß, da die Karten eine genormte Dicke von nur 0,8 mm haben und der Wunsch der Kartenhersteller besteht, die Decke der den Chip aufnehmenden Kavität in der Karte dicker zu machen, um sie nicht in der Kartenoberfläche optisch hervortreten zu lassen.
Ein Problem bei bekannten Dünnungsverfahren besteht jedoch darin, daß das Weiterverarbeiten der dünnen Chips äußerst schwierig ist, da sie sehr leicht brechen.
Die Aufgabe vorliegender Erfindung ist es daher, ein einfach durchführbares Verfahren anzugeben, das eine problemlose Handhabung der Halbleiterchips ermöglicht.
Die Aufgabe wird gemäß einem Verfahren nach Anspruch 1 ge­ löst. Vorteilhafte Weiterbildungen sind in den Unteransprü­ chen angegeben.
Gemäß der Erfindung werden zunächst die dicken Chips, die möglicherweise bereits beispielsweise mechanisch vorgedünnt sind, auf den Kontaktflächen eines Leiterrahmens oder eines in der Chipkartenmontage gebräuchlichen Trägersubstrats ange­ ordnet. Die Montage der Chips erfolgt dabei mittels der Flip- Chip-Technologie, das heißt mit der aktiven Seite zu den Kon­ taktflächen hin orientiert. Dadurch entfällt das elektrische Verbinden der Chips mit den Kontaktflächen mittels Bonddräh­ ten, so daß auch hierdurch Einbauhöhe eingespart werden kann.
Die so montierten Halbleiterchips werden dann einer Plas­ maätzbehandlung unterzogen. Eine untere Grenze für die mini­ male Dicke ist nur durch die für die Funktionsfähigkeit not­ wendige Dicke gegeben. Es sind prinzipiell Dicken von nur we­ nigen µm erzielbar. Da die einzelnen Chips bereits auf ein Trägersubstrat montiert sind, stellt die geringe Dicke kein Problem bei der weiteren Handhabung dar.
Die einzelnen Leiterrahmen-Kontaktflächen bzw. Trägersubstra­ te sind in vorteilhafter Weise Bestandteile eines auf eine Spule aufwickelbaren Bandes, so daß die einzelnen Verfahrens­ schritte im sogenannten Wheel-to-Wheel-Verfahren durchgeführt werden können, das heißt, die einzelnen Leiterrahmen/Träger­ substrate bzw. Halbleiterchips durchlaufen die einzelnen Ver­ fahrensstationen in dem Band.
Die gedünnten Chips können abschließend mit einer Schutz­ schicht abgedeckt werden. Auf diese Schutzschicht kann aber auch verzichtet werden, insbesondere wenn der Leiterrahmen oder das Trägerelement direkt von der Karte umspritzt wird.
Die Erfindung wird nachfolgend anhand eines Ausführungsbei­ spiels mit Hilfe von Figuren näher erläutert. Dabei zeigen
Fig. 1 einen ungedünnten bzw. vorgedünnten Chip auf Leiter­ rahmen-Kontaktflächen,
Fig. 2 einen gedünnten Chip auf Leiterrahmen-Kontaktflächen und
Fig. 3 einen gedünnten Chip auf einem Trägersubstrat.
Gemäß der Erfindung wird ein ungedünnter bzw. vorgedünnter Halbleiterchip 1, wie er aus einem Wafer herausgetrennt wurde auf Kontaktflächen 2 eines Leiterrahmens (Fig. 1) oder eines Trägersubstrats (Fig. 3) mit seiner aktiven Seite zu den Kontaktflächen hin orientiert angeordnet. Der Halbleiterchip 1 weist dabei erhöhte Kontakthöcker 3 auf, um einen elektri­ schen Kontakt zu den Kontaktflächen 2 herzustellen. Diese elektrische Verbindung dient gleichzeitig als mechanische Verbindung und wird beispielsweise durch Löten, Ultraschall­ verschweißen oder Kleben mittels Leitkleber bewirkt. Der Halbleiterchip 1 kann an seinen zu den Kontaktflächen hinwei­ senden Kanten mit einer Schutzschicht 4 versehen werden, um diese besonders zu schützen.
Bei ausreichendem Überstand über den aktiven Bereich des Chips kann der Rand des Chips mitgeätzt werden. Dies erhöht die Bruchfestigkeit, da die unter anderem beim Sägen verur­ sachten Beschädigungen abgeätzt oder zumindest verrundet wer­ den.
Die Kontaktflächen des Leiterrahmens sind während des Monta­ geschritts und auch während des nachfolgenden Ätzschritts Be­ standteil eines sie verbindenden Leiterrahmens in einem lan­ gen, auf eine Spule aufwickelbaren Band. Auf diese Weise kön­ nen alle Verfahrenschritte im Durchlaufverfahren nach dem so­ genannten Wheel-to-Wheel-Prinzip durchgeführt werden, was ei­ ne einfache Handhabung ermöglicht.
Bei einem Trägerelement gemäß Fig. 3 sind die Kontaktflächen 2 auf einem nicht-leitenden Trägersubstrat auflaminiert. Das Trägersubstrat 6 weist Durchbrüche auf, durch die hindurch eine Verbindung der Kontaktflächen 2 mit den Kontakthöckern 3 des Chips 1 hergestellt ist. Die Rückseite des Halbleiter­ chips 1 ist in Fig. 3 bis zur Kante der Schutzschicht 4 zu­ rückgeätzt worden.
In Fig. 2 ist ein gedünnter Chip 1 auf Leiterrahmen-Kontakt­ flächen dargestellt, der abschließend mit einer auch die Rückseite des Chips 1 abdeckenden Schutzschicht 5 versehen wurde.
Die Plasmaätzung des bereits auf Kontaktflächen 2 montierten Chips 1 kann beispielsweise mit einem Wafer-Dünnungs-Ätzer SLIM XPL-900 der Firma Secon, Wien erfolgen. Es sind Chipdic­ ken bis herab zu wenigen µm realisierbar.
Durch das erfindungsgemäße Verfahren, bei dem zunächst der vereinzelte Halbleiterchip montiert wird und erst danach eine Dünnung durch Plasma-Rückseitenätzen erfolgt wird das Problem der einfachen Verfahrensdurchführung und der schwierigen Handhabung von rückseitengeätzen Chips auf einfache und ko­ stengünstige Weise gelöst. Das erfindungsgemäße Verfahren ist nicht nur auf Chips für Chipkarten einsetzbar sondern läßt sich bei allen Halbleiterchips anwenden.

Claims (6)

1. Verfahren zum Herstellen eines Kontaktflächen (2) aufwei­ senden Trägerelements, das ein Trägersubstrat mit den Kon­ taktflächen und einen Halbleiterchip (1) mit sehr gerin­ ger Dicke aufweist, mit den Schritten:
  • 1. Anordnen und elektrisches Verbinden des Halbleiterchips (1) auf und mit den Kontaktflächen (2) mit der aktiven Seite zu den Kontaktflächen (2) hin orientiert,
  • 2. Abtragen von Silizium auf der freiliegenden Rückseite des Halbleiterchips (1)
dadurch gekennzeichnet, daß das Abtragen des Siliziums mit einem Plasmaätzverfahren, das eine hohe Selektivität zu anderen Materialien hat, er­ folgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Plasmabehandlung die zu den Kontaktflächen (2) hin orien­ tierten Kanten des Halbleiterchips (1) mit einer Schutzabdec­ kung (4) versehen werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nach dem Siliziumabtrag eine Schutzabdeckung (5) auf den Halbleiterchip (1) aufgebracht wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Kontaktflächen (2) Teile eines Lei­ terrahmens sind.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß die Kontaktflächen (2) auf einem mit Durch­ brüchen versehenen nicht-leitenden Trägerfilm (6) angeordnet sind und ein Trägersubstrat bilden und der Halbleiterchip (1) durch die Durchbrüche hindurch mit den Kontaktflächen (2) verbunden wird.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß ein Leiterrahmen oder ein Trägerelement Bestandteil eines auf eine Spule gewickelten Bandes mit einer Vielzahl von Lei­ terrahmen oder Trägerelementen ist.
DE19752404A 1997-11-26 1997-11-26 Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet Expired - Fee Related DE19752404C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19752404A DE19752404C1 (de) 1997-11-26 1997-11-26 Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
US09/199,847 US6046073A (en) 1997-11-26 1998-11-25 Process for producing very thin semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752404A DE19752404C1 (de) 1997-11-26 1997-11-26 Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet

Publications (1)

Publication Number Publication Date
DE19752404C1 true DE19752404C1 (de) 1999-08-19

Family

ID=7849882

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752404A Expired - Fee Related DE19752404C1 (de) 1997-11-26 1997-11-26 Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet

Country Status (2)

Country Link
US (1) US6046073A (de)
DE (1) DE19752404C1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234659A1 (de) * 2002-07-26 2004-02-12 Infineon Technologies Ag Verbindungsanordnung, zugehörige Verwendung und zugehöriges Herstellungsverfahren
DE102004055677A1 (de) * 2004-11-18 2006-06-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds
US7091062B2 (en) 2003-10-15 2006-08-15 Infineon Technologies Ag Wafer level packages for chips with sawn edge protection
DE102017104859A1 (de) 2017-03-08 2018-09-13 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung von mindestens einem Halbleiterbauelement

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6713366B2 (en) 2002-06-12 2004-03-30 Intel Corporation Method of thinning a wafer utilizing a laminated reinforcing layer over the device side
US7354649B2 (en) 2004-08-20 2008-04-08 Semitool, Inc. Semiconductor workpiece
US7288489B2 (en) * 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
US7193295B2 (en) * 2004-08-20 2007-03-20 Semitool, Inc. Process and apparatus for thinning a semiconductor workpiece
US20060040111A1 (en) * 2004-08-20 2006-02-23 Dolechek Kert L Process chamber and system for thinning a semiconductor workpiece
US20060046499A1 (en) * 2004-08-20 2006-03-02 Dolechek Kert L Apparatus for use in thinning a semiconductor workpiece
US7244663B2 (en) 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication
KR100610144B1 (ko) * 2004-11-03 2006-08-09 삼성전자주식회사 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
US9245868B2 (en) * 2012-06-27 2016-01-26 Infineon Technologies Ag Method for manufacturing a chip package
US11878381B2 (en) 2020-08-06 2024-01-23 Mate Precision Technologies Inc. Tooling base assembly
WO2022032178A1 (en) 2020-08-06 2022-02-10 Mate Precision Technologies Inc. Vise assembly
CN115881525A (zh) * 2022-12-07 2023-03-31 清华大学 一种超薄晶圆及柔性芯片制备方法及柔性芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273940A (en) * 1992-06-15 1993-12-28 Motorola, Inc. Multiple chip package with thinned semiconductor chips
JPH06324681A (ja) * 1993-10-12 1994-11-25 Roland Corp 電子楽器の楽音生成装置
EP0729176A2 (de) * 1995-02-21 1996-08-28 Siemens Aktiengesellschaft Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6324681A (ja) * 1986-07-17 1988-02-02 Toshiba Corp 半導体素子の薄膜製造方法
DE19538634C2 (de) * 1995-10-17 1997-09-04 Itt Ind Gmbh Deutsche Verfahren zum Vereinzeln von elektronischen Elementen aus einem Halbleiterwafer
US5656862A (en) * 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
US5496764A (en) * 1994-07-05 1996-03-05 Motorola, Inc. Process for forming a semiconductor region adjacent to an insulating layer
JPH0864938A (ja) * 1994-08-25 1996-03-08 Sharp Corp チップ型電子部品の接続方法
JP3512496B2 (ja) * 1994-11-25 2004-03-29 株式会社半導体エネルギー研究所 Ｓｏｉ型半導体集積回路の作製方法
JP3469976B2 (ja) * 1995-10-19 2003-11-25 三菱電機株式会社 多層配線の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273940A (en) * 1992-06-15 1993-12-28 Motorola, Inc. Multiple chip package with thinned semiconductor chips
JPH06324681A (ja) * 1993-10-12 1994-11-25 Roland Corp 電子楽器の楽音生成装置
EP0729176A2 (de) * 1995-02-21 1996-08-28 Siemens Aktiengesellschaft Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Motorola Technical Developments, Vol. 23, Oct. 1994, p. 8 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234659A1 (de) * 2002-07-26 2004-02-12 Infineon Technologies Ag Verbindungsanordnung, zugehörige Verwendung und zugehöriges Herstellungsverfahren
US7091062B2 (en) 2003-10-15 2006-08-15 Infineon Technologies Ag Wafer level packages for chips with sawn edge protection
DE102004055677A1 (de) * 2004-11-18 2006-06-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds
DE102017104859A1 (de) 2017-03-08 2018-09-13 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung von mindestens einem Halbleiterbauelement

Also Published As

Publication number Publication date
US6046073A (en) 2000-04-04

Similar Documents

Publication Publication Date Title
DE19752404C1 (de) Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
DE10202881B4 (de) Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6051875A (en) Semiconductor chip
EP0739540B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
EP0862788B1 (de) Herstellungsverfahren eines vertikal integrierten halbleiterbauelements
EP0182218B1 (de) Verfahren zum Schneiden von Halbleiterscheiben
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
EP1419534A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
EP0860876A2 (de) Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE102014117236B4 (de) Verfahren für die verarbeitung eines halbleiterwerkstücks
DE10315780A1 (de) Herstellungsverfahren für Halbleitervorrichtungen und dieses verwendende elektronische Einrichtung
EP1649412B1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
DE112020005737T5 (de) Verfahren zur Herstellung eines Funktionschips, der geeignet ist, mit Drahtelementen zusammengebaut zu werden
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
DE102018100958B3 (de) Verfahren zum bilden einer chipanordnung, chipanordnung, verfahren zum bilden eines chipbausteins und chipbaustein
DE19757269A1 (de) Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
DE102011018295B4 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
WO1996004683A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE10209204B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601