DE19752434C2 - Nichtflüchtige Halbleiterspeichervorrichtung mit einer p-Typ dotierten Gateelektrode mit schwebendem Potential - Google Patents

Nichtflüchtige Halbleiterspeichervorrichtung mit einer p-Typ dotierten Gateelektrode mit schwebendem Potential

Info

Publication number
DE19752434C2
DE19752434C2 DE19752434A DE19752434A DE19752434C2 DE 19752434 C2 DE19752434 C2 DE 19752434C2 DE 19752434 A DE19752434 A DE 19752434A DE 19752434 A DE19752434 A DE 19752434A DE 19752434 C2 DE19752434 C2 DE 19752434C2
Authority
DE
Germany
Prior art keywords
gate electrode
type
floating
floating potential
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19752434A
Other languages
English (en)
Other versions
DE19752434A1 (de
Inventor
Takahiro Ohnakado
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19752434A1 publication Critical patent/DE19752434A1/de
Application granted granted Critical
Publication of DE19752434C2 publication Critical patent/DE19752434C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • H01L29/7883Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate

Description

Hintergrund der Erfindung Bereich der Erfindung
Die vorliegende Erfindung bezieht sich auf eine nichtflüchtige Halbleiterspeichervorrichtung und ge­ nauer auf eine nichtflüchtige Halbleiterspeichervor­ richtung mit einer p-Typ dotierten Elektrode mit schwebendem Gate.
Beschreibung des Standes der Technik
In letzter Zeit ist ein Flashspeicher, eine Art nichtflüchtiger Halbleiterspeichervorrichtungen, be­ kannt geworden. Es wird erwartet, daß der Flashspei­ cher eine Speichervorrichtung der nächsten Generation wird, da er mit geringeren Kosten als ein dynamischer Speicher mit wahlfreiem Zugriff (DRAM) hergestellt werden kann.
Fig. 17 ist eine Schnittansicht, die eine Speicher­ zelle eines derartigen herkömmlichen Flashspeichers zeigt. Mit Bezug auf Fig. 17 ist in diesem herkömm­ lichen Flashspeicher eine Drain-Diffusionsschicht 102 vom N-Typ und eine Source-Diffusionsschicht 103 vom N-Typ durch einen vorbeschriebenen Abstand voneinan­ der getrennt ausgebildet, mit einem zwischen diesen angeordneten Kanalbereich, auf der Hauptoberfläche eines P-Topfes (P-Senke) 101, die auf der Oberfläche eines Siliziumsubstrates (Si-Substrate) (nicht ge­ zeigt) ausgebildet ist. Auf den Kanalbereich ist eine Gateelektrode 105 mit schwimmendem Potential aus ei­ ner dünnen Schicht aus polykristallinem Silizium vom N-Typ (im folgenden als "dünne Siliziumschicht" be­ zeichnet) mit einer dünnen Tunneloxidschicht 104 zwi­ schen diesen ausgebildet. Auf der Elektrode mit schwebendem Gate 105 ist eine dünne isolierende Zwi­ schenlagenschicht 106 aus einem ONO-Film ausgebildet. Auf der dünnen isolierenden Zwischenlagenschicht 106 ist eine Steuergateelektrode 107 aus Polysilizium vom N-Typ angeordnet. Eine dünne Seitenwandoxidschicht 108 ist auf beiden Seiten der Gateelektrode mit schwimmendem Potential 105 und der Steuerga­ teelektrode 107 ausgebildet.
Die Quelle 103 ist mit einer entsprechenden Quellen­ zuleitung (nicht gezeigt) verbunden und die Draindif­ fusionsschicht 102 ist mit einer entsprechenden Bit­ leitung (nicht gezeigt) verbunden. Die Gateelektrode mit schwebenden Potential 105 dient der Ansammlung von Ladungen, die Information darstellen und die Steuergateelektrode 107 ist verbunden zu einer ent­ sprechenden Wortleitung (nicht gezeigt).
Beim Betrieb wird das Löschen oder Schreiben durch Injektion von Elektroden in die Gateelektrode 105 mit schwebenden Potential oder durch die Extraktion von Elektronen, die sich in der Gateelektrode 105 mit schwebenden Potential angesammelt haben, mit Hilfe des FN-Tunnelphänomens der dünnen Tunneloxidschicht 104 oder des Phänomens der heißen Kanalelektronen durchgeführt. Daher wird die Schwellwertbildung/Bi­ närisierung durch den Zustand der Elektronen in der Gateelektrode 105 mit schwebenden Potential erzielt und eine "0" oder "1" wird entsprechend diesem Zustand ausgelesen.
Bei den Flash-Speicher oder EEPROM wird die Menge an Elektronen, die in der Gateelektrode 105 mit schwe­ benden Potential angesammelt sind, nach einem Schwellwert eingeteilt, daher wird der Zustand des Transistors durch binäre Werte dargestellt. So wird die Speicherfunktion erzeugt. Dadurch, daß die Gate­ elektrode 105 mit schwebendem Potential durch dünne isolierende Schichten (dünne Tunneloxidschicht 104 und dünne isolierende Zwischenlagenschicht 106) umge­ ben wird, können die Elektronen, die in der Gateelek­ trode 105 mit schwebendem Potential angesammelt sind, für eine Zeitdauer von mehr als 10 Jahren gehalten werden, und so wird der nichtflüchtige Speicher er­ zeugt. Insbesondere dadurch, daß die Gateelektrode 105 mit schwimmendem Potential durch hohe Bandbarrie­ ren umgeben wird, die zwischen den dünnen isolieren­ den Filmen (104, 106) mit großen Bandabständen und der Gateelektrode 105 mit schwimmendem Potential aus­ gebildet sind, wird verhindert, daß die Elektronen in der Gateelektrode 105 mit schwebendem Potential nach außen entkommen können. Kurz gesagt, sind die Elek­ tronen in einem topfartigen Potential eingeschlossen. Normalerweise werden als isolierende Filme (104, 106), die die Gateelektrode (105) mit schwimmendem Potential umgeben, eine dünne SiO2-Schicht und eine dünne ONO-Schicht verwendet. Die dünne ONO-Schicht wird als isolierende Zwischenlagenschicht 106 zwi­ schen der Steuergateelektrode 107 und der Gateelek­ trode 105 mit schwebendem Potential verwendet.
Als Gateelektrode 105 mit schwebendem Potential wird gewöhnlich Polysilizium vom N-Typ verwendet, das Elektronen akkumulieren und einen Widerstand erzielen kann, der für eine Elektrode niedrig genug ist. Poly­ silizium ist ein üblicherweise verwendetes Elektro­ denmaterial im heutigen ULSI-Verfahren aufgrund vie­ ler Gründe. Einer dieser Gründe ist, daß Polysilizium eine gute Verbindungsgrenzfläche mit der dünnen SiO2- Schicht gibt. Da das Polysilizium vom N-Typ, das eine große Menge an Verunreinigungen vom N-Typ enthält, N- Typ ist, besitzt es eine große Menge an freien Elek­ tronen in einer dünnen Schicht, und als Ergebnis be­ sitzt die metallartige Eigenschaft geringen Wider­ standes. In einem nichtflüchtigen Halbleiterspeicher vom schwebenden Typ werden die Daten gespeichert durch Injektion und Extraktion von Elektronen in und aus der Gateelektrode 105 mit schwebendem Potential, um die Menge an Elektronen zu kontrollieren, die in der Elektrode 105 mit schwebendem Gate angesammelt werden. Als Gateelektrode 105 mit schwebendem Poten­ tial wird daher gewöhnlich Polysilizium vom N-Typ verwendet, die eine Elektrode mit geringem Widerstand ist und eine große Menge an freien Elektronen auf­ weist. Da eine dünne Polysiliziumschicht vom N-Typ als Gateelektrode 105 mit schwebendem Potential in einem herkömmlichen Flash-Speicher verwendet wird, werden Leitungsbandelektronen in der Gateelektrode 105 mit schwebendem Potential in Richtung des Silizi­ umsubstrates 101 durch die dünne Tunneloxidschicht 104 durch Verwendung des FN-Tunnelstromes, wie in Fig. 18 gezeigt, extrahiert.
Wenn der nichtflüchtige Halbleiterspeicher vom Typ des schwebenden Gates in einer ähnlichen Art und Wei­ se verkleinert wird wie die Verkleinerung anderer ULSI-Geräte, würde die Betriebsspannung verringert werden, während die dünnen isolierenden Schichten wie die dünne Tunneloxidschicht 104 und die dünne isolie­ rende Zwischenlagenschicht 106 dünner gemacht werden. Bei der Entwicklung von ULSI-Geräten ist dies allge­ meines Wissen, das als Skalierungsregel eines Groß­ transistors vom MOS-Typ bekannt ist.
Die dünne Tunneloxidschicht 104 und die dünne isolie­ rende Zwischenlagenschicht 106, die extrem dünn sind, können jedoch einen Teil der Elektronen, die in der Elektrode mit schwimmendem Gate 105 angesammelt sind, veranlassen, durch den Tunneloxidfilm 104 und den isolierenden Zwischenlagenfilm 106 zu gehen und in das Siliziumsubstrat oder in die Steuergateelektrode 107 aufgrund des FN-Tunnelphänomens, des direkten Tunnelphänomens oder des Tunnelphänomens durch eine Störstelle in einer dünnen isolieren Schicht zu strö­ men. Fig. 19 zeigt eine Bande zur Erläuterung eines Mechanismus des Leckstroms zum Zeitpunkt der Daten­ aufrechterhaltung (ohne angelegte Spannung) eines herkömmlichen Schreib-(oder Lösch-)Zustandes. Wenn der Tunneloxidfilm 104 dünn ist, lecken die Leitungs­ bandelektronen in der Gateelektrode 105 mit schweben­ dem Potential gewöhnlich aus aufgrund des FN-Tunnel­ phänomens, wie in Fig. 19 gezeigt, wobei die Charak­ teristik der Datenaufrechterhaltung verschlechtert wird. In Fig. 19 ist zur Vereinfachung die dünne isolierende Zwischenlagenschicht 106 nicht eine dünne ONO-Schicht, sondern eine dünne SiO2-Schicht.
Wenn der dünne Tunneloxidfilm 104 in einem nicht­ flüchtigen Halbleiterspeicher vom Typ des schwimmen­ den Gates, wie beispielsweise dem EEPROM, verwendet wird, verursacht die Beanspruchung der dünnen Tunne­ loxidschicht 104 aufgrund der Wiederholung von Schreib- und Löschvorgängen einen Leckstrom, wenn ein elektrisches Feld, das an die dünne Tunneloxidschicht 104 angelegt ist, niedrig ist. Dies ist beispielswei­ se bei K. Naruke et. al., IEDM Tech. Dig., Seite 424, 1988 (Referenz 1) offenbart.
Der Leckstrom bei niedrigem elektrischen Feld, der durch derartige Beanspruchung verursacht wird, wird beanspruchungsinduzierter Leckstrom genannt. Wenn diese Art von beanspruchsindiziertem Strom in dem nichtflüchtigen Halbleiterspeicher vom Typ des schwe­ benden Gates verursacht wird, gehen die Elektronen, die in der Gateelektrode 105 mit schwebendem Potenti­ al angesammelt sind, allmählich, während die Spei­ cherdaten aufrechterhalten werden, verloren aufgrund eines geringen elektrischen Feldes, das an die dünne Tunneloxidschicht 104 angelegt ist. Es wird daher an­ genommen, daß ein derartiger dünner Tunneloxidfilm 104, wie in dieser Art von beanspruchungsinduziertem Leckstrom verursacht, nicht für einen nichtflüchtigen Halbleiterspeicher vom Typ des schwebenden Gates ver­ wendet werden kann. Kurz gesagt, begrenzt die Charak­ teristik des beanspruchungsinduzierten Leckstroms die Dünnheit der dünnen Tunneloxidschicht 104 des nicht­ flüchtigen Halbleiterspeichers vom Typ des schweben­ den Gates.
Die oben genannte Referenz 1 und R. Moazzami et. al., IEDM Tech. Dig., Seite 139, 1992, (Referenz 2), be­ richten, daß ein wesentlicher belastungsinduzierter Strom verursacht wird, wenn die dünne Tunneloxid­ schicht 104 dünner als 10 nm ist.
Wenn die dünne Tunneloxidschicht 104 in dem nicht­ flüchtigen Halbleiterspeicher vom Typ des schwebenden Gates nicht dünner gemacht werden kann, so kann die Betriebsspannung nicht verringert werden. Daher ist es schwierig, den Leistungsverbrauch zu verringern. Für einen nichtflüchtigen Halbleiterspeicher vorn Typ des schwebenden Gates, wie er durch einen Flash-Spei­ cher repräsentiert wird, der den Markt für tragbare Geräte dominiert, ist ein geringer Leistungsverbrauch wesentlich. Da die Verringerung der Betriebsspannung dringend benötigt wird, ist die Verwirklichung eines wesentlich dünneren isolierenden Films (dünne Tunnel­ oxidschicht 104) so dünn wie diejenige anderer ULSI- Geräte notwendig.
Wie oben beschrieben, wird der belastungsinduzierte Strom unerwünscht groß, wenn die Filmdicke der dünnen Tunneloxidschicht 104 geringer als 10 nm ist. Daher ist es herkömmlicherweise nicht möglich, die dünne Tunneloxidschicht 104 dünner zu machen. Im Ergebnis kann die Betriebsspannung nicht verringert werden, was es schwierig macht, den Leistungsverbrauch zu verringern.
Die US 5,514,896 A offenbart einen nichtflüchtigen Halbleiterspeicher mit einem Quellenbereich und einem Senkenbereich vom n-Typ, die durch einen Kanalbereich voneinander getrennt sind, auf einem Substrat vom p- Typ. Weiterhin weist dieser Speicher eine Gateelek­ trode mit schwebendem Potential auf.
Die EP 0 383 011 A2 offenbart ebenfalls einen nicht­ flüchtigen Halbleiterspeicher mit einer zweischichti­ gen Gatestruktur, bei der eine isolierende Zwischen­ schicht auf einer Gateelektrode mit schwebendem Po­ tential ausgebildet ist.
Die EP 0 301 460 A2 offenbart einen nichtflüchtigen Speicher, der durch Einstrahlung von UV-Licht ge­ löscht werden kann. Dieser Speicher weist eine Ga­ teelektrode mit schwebendem Potential und eine Steu­ erelektrode auf, wobei zwischen der Gateelektrode und der Steuerelektrode eine Isolationsschicht angeordnet ist, die ihrerseits aus drei Schichten aufgebaut ist.
Zusammenfassung der Erfindung
Es ist ein Ziel der vorliegenden Erfindung, eine nichtflüchtige Halbleiterspeichervorrichtung vom Typ des schwimmenden Gates zur Verfügung zu stellen, die den belastungsinduzierten Lenkstrom verringern kann, selbst wenn eine dünne Tunneloxidschicht dünner ge­ macht wird.
Es ist ein weiteres Ziel der vorliegenden Erfindung, bei der nichtflüchtigen Halbleiterspeichervorrichtung eine geringere Spannung und einen geringeren Lei­ stungsverbrauch durch Verwendung eines dünneren Tun­ neloxidfilms zu verwirklichen.
Eine nichtflüchtige Halbleiterspeichervorrichtung in Übereinstimmung mit einem ersten Aspekt der vorlie­ genden Erfindung umfaßt Source- und Drain-Bereiche vom N-Typ, eine erste dünne isolierende Schicht, eine Elektrode mit schwebendem Gate, eine zweite dünne isolierende Schicht und eine Steuergateelektrode. Auf der Hauptoberfläche eines Halbleiterbereiches sind die Source- und Drain-Bereiche durch einen Kanalbe­ reich zwischen ihnen getrennt voneinander angeordnet. Auf dem Kanalbereich ist eine erste isolierende dünne Schicht ausgebildet, die eine Dicke geringer als 10 nm aufweist. Die Gateelektrode mit schwebendem Poten­ tial ist auf der ersten dünnen isolierenden Schicht ausgebildet, und sie umfaßt polykristallines Silizium (Polysilizium) vom P-Typ. Die zweite isolierende dün­ ne Schicht ist auf der Elektrode mit schwebendem Gate ausgebildet, und die Steuergateelektrode ist auf der zweiten isolierenden dünnen Schicht ausgebildet. An die erste isolierende dünne Schicht ist ein elektri­ sches Feld von wenigstens 10 MV/cm angelegt, und die Elektronen in der Elektrode mit schwebendem Gate wer­ den in Richtung der Hauptoberfläche des Halbleiterbe­ reiches durch das Tunnelphänomen extrahiert. Daher wird die Menge an positiver Ladung in der Gateelek­ trode mit schwebendem Potential vergrößert, um einen Schreib- oder Löschvorgang durchzuführen. Bei der nichtflüchtigen Halbleiterspeichervorrichtung in Übereinstimmung mit dem ersten Aspekt kann die Höhe der Potentialbarriere von 3,1 Elektronenvolt auf 4,4 Elektronenvolt vergrößert werden, da das schwimmende Gate so angepaßt ist, daß es polykristallines Silizi­ um vom P-Typ enthält, verglichen mit dem Fall, bei dem polykristallines Silizium vom N-Typ als Gateelek­ trode mit schwebendem Potential verwendet wird. Im Ergebnis kann der Leckstrom verringert werden. Da der Leckstrom dadurch verringert werden kann, wird es möglich, die Dicke der dünnen Tunneloxidschicht (der ersten isolierenden dünnen Schicht) geringer als 10 nm bei der vorliegenden Erfindung zu machen. Da die Dicke der ersten isolierenden Schicht geringer als 10 nm gemacht werden kann, kann die Betriebsspannung zum Zeitpunkt des Schreibens/Löschens verringert werden. Im Ergebnis kann eine Verringerung des Leistungsver­ brauchs und eine Verbesserung in der Charakteristik der nichtflüchtigen Halbleiterspeichervorrichtung er­ zielt werden.
Eine nichtflüchtige Halbleiterspeichervorrichtung in Übereinstimmung mit einem anderen Aspekt der vorlie­ genden Erfindung umfaßt Source- und Drain-Bereiche vom N-Typ, eine erste isolierende dünne Schicht, eine Gateelektrode mit schwimmendem Potential, eine zweite isolierende dünne Schicht und eine Steuergateelektro­ de. Auf der Hauptoberfläche eines Halbleiterbereichs vom P-Typ sind die Source- und Drainbereiche durch einen Kanalbereich zwischen ihnen getrennt ausgebil­ det. Die erste isolierende dünne Schicht ist auf dem Kanalbereich ausgebildet und besitzt eine Dicke ge­ ringer als 10 nm. Die Elektrode mit schwimmendem Gate ist auf der ersten isolierenden dünnen Schicht ausge­ bildet und umfaßt polykristallines Silizium vom P- Typ. Die zweite isolierende dünne Schicht ist auf der Gateelektrode mit schwimmendem Potential ausgebildet, und die Steuergateelektrode ist auf der zweiten iso­ lierenden dünnen Schicht angeordnet. Ein Schreib- oder Löschvorgang wird durchgeführt, indem die In­ jektion heißer Löcher von der Hauptoberfläche des Halbleiterbereiches in die Gateelektrode mit schwe­ bendem Potential verwendet wird, so daß die Menge an positiven Ladungen in der Gateelektrode mit schwe­ bendem Potential vergrößert wird. Bei der nichtflüch­ tigen Halbleiterspeichervorrichtung gemäß dieser Aus­ führungsform der vorliegenden Erfindung kann eben­ falls die Höhe der Potentialbarriere von 3,1 Elektro­ nenvolt auf 4,4 Elektronenvolt vergrößert werden, wenn die Gateelektrode mit schwebendem Potential so verändert ist, daß sie polykristallines Silizium vom P-Typ enthält, verglichen mit dem Fall, bei dem die Gateelektrode mit schwebendem Potential aus polykri­ stallinen Silizium vom N-Typ gebildet ist. Daher kann der Leckstrom wesentlich verringert werden. Da der Leckstrom so verringert werden kann, wird es möglich, die Dicke der ersten isolierenden dünnen Schicht, die eine dünne Tunneloxidschicht ist, geringer als 10 nm zu machen. Daher wird es auch möglich, die Betriebs­ spannung zu verringern. Durch Anpassung der Gateelek­ trode mit schwebendem Potential, so daß sie polykri­ stallines Silizium vom P-Typ enthält, kann der be­ lastungsinduzierte Strom theoretisch verringert wer­ den, und daher kann die Charakteristik der Datenauf­ rechterhaltung der nichtflüchtigen Halbleiterspei­ chervorrichtung wesentlich verbessert werden. Folg­ lich kann die Injektion heißer Löcher für die Schreib- und Löschvorgänge verwendet werden.
Eine nichtflüchtige Halbleiterspeichervorrichtung in Übereinstimmung mit einem weiteren Aspekt der vorlie­ genden Erfindung umfaßt Source- und Drainbereiche vom P-Typ, eine erste isolierende dünne Schicht, eine Ga­ teelektrode mit schwebendem Potential, eine zweite isolierende dünne Schicht und eine Steuergatee­ lektrode. Auf der Hauptoberfläche eines Halbleiterbe­ reiches vom N-Typ sind Source/Drain-Bereiche vorn P- Typ durch einen Kanalbereich zwischen ihnen voneinan­ der getrennt ausgebildet. Die erste isolierende dünne Schicht ist auf dem Kanalbereich angeordnet und be­ sitzt eine Dicke von weniger als 10 nm. Die Elektrode mit schwebendem Gate ist auf der ersten isolierenden dünnen Schicht ausgebildet und umfaßt polykristalli­ nes Silizium vom P-Typ. Die zweite isolierende dünne Schicht ist auf der Gateelektrode mit schwebendem Po­ tential angeordnet, und die Steuergateelektrode ist auf der zweiten isolierenden dünnen Schicht ausgebil­ det. An die erste isolierende dünne Schicht wird ein elektrisches Feld von wenigstens 10 MV/cm angelegt, und die Elektronen in der Gateelektrode mit schweben­ dem Potential werden in Richtung der Hauptoberfläche des Halbleiterbereiches durch das Tunnelphänomen ex­ trahiert. Daher wird ein Schreib- oder Löschvorgang durchgeführt, indem die Menge an positiven Ladungen in der Gateelektrode mit schwebendem Potential ver­ größert wird. Bei der nichtflüchtigen Halbleiterspei­ chervorrichtung gemäß diesem Aspekt kann die Barrie­ renhöhe eines topfartigen Potentials vergrößert wer­ den, indem die Gateelektrode mit schwebendem Potenti­ al so angepaßt wird, daß sie polykristallines Silizi­ um vom P-Typ enthält. Daher kann der Leckstrom we­ sentlich verringert werden. Da Source- und Drain- Bereiche zur Verfügung gestellt werden, die ebenfalls vom P-Typ sind, gibt es in den Source- und Drain-Be­ reichen keine Leitungsbandelektronen. Daher kann das Elektronenleck von den Source- und Drain-Bereichen zu der Gateelektrode mit schwebendem Potential, vergli­ chen mit den NMOS-Typ, verringert werden. Folglich kann die Charakteristik der Datenaufrechterhaltung verbessert werden, verglichen mit dem NMOS-Typ, selbst wenn die Betriebsbedingungen der Vorrichtung so eingestellt sind, daß das elektrische Feld, das an die dünne Tunneloxidschicht zum Zeitpunkt der Daten­ aufrechterhaltung angelegt ist, in die Richtung geht, in welcher Elektronen von den Source- und Drain- Bereichen zu der Gateelektrode mit schwebendem Poten­ tial lecken.
Eine nichtflüchtige Halbleiterspeichervorrichtung in Übereinstimmung mit einem weiteren Aspekt der vorlie­ genden Erfindung umfaßt Source- und Drain-Bereiche vom P-Typ, eine erste isolierende dünne Schicht. eine Elektrode mit schwebendem Gate, eine zweite isolie­ rende dünne Schicht und eine Steuergateelektrode. Auf der Hauptoberfläche eines Halbleiterbereiches vom N- Typ sind Source- und Drain-Bereiche vom P-Typ durch einen Kanalbereich zwischen ihnen voneinander ge­ trennt ausgebildet. Die erste isolierende dünne Schicht ist auf dem Kanalbereich angeordnet und be­ sitzt eine Dicke von weniger als 10 nm. Die Gateelek­ trode mit schwebendem Potential ist auf der ersten isolierenden dünnen Schicht angeordnet und umfaßt po­ lykristallines Silizium vom P-Typ. Die zweite iso­ lierende dünne Schicht ist auf der Gateelektrode mit schwebendem Potential ausgebildet, und die Steuerga­ teelektrode ist auf der zweiten isolierenden dünnen Schicht angeordnet. Ein Schreib- oder Löschvorgang wird durchgeführt, indem die Menge an positiven La­ dungen in der Gateelektrode mit schwebendem Potential durch das Phänomen der Injektion heißer Löcher von der Hauptoberfläche des Halbleiterbereiches in die Gateelektrode mit schwebendem Potential vergrößert wird. Bei nichtflüchtigen Halbleiterspeichervorrich­ tung in Übereinstimmung mit dieser Ausführungsform wird die Gateelektrode mit schwebendem Potential so angepaßt, daß sie polykristallines Silizium vom P-Typ enthält und die Source- und Drain-Bereiche vom P-Typ sind. Daher kann der Leckstrom von der Gateelektrode mit schwebendem Potential zum Zeitpunkt der Datenauf­ rechterhaltung verringert werden, und das Elektro­ nenleck von dem Source- und Drain-Bereichen zu der Gateelektrode mit schwebendem Potential kann - ver­ glichen mit dem NMOS-Typ - verringert werden. Daher kann die Charakteristik der Datenaufrechterhaltung, verglichen mit dem NMOS-Typ, verbessert werden, selbst wenn das elektrische Feld, das an die dünne Tunneloxidschicht (die erste isolierende dünne Schicht) angelegt wird, zum Zeitpunkt der Daten­ aufrechterhaltung in die Richtung geht, in die die Elektronen von den Source- und Drain-Bereichen zu der Gateelektrode mit schwebendem Potential lecken. Wei­ terhin kann der Belastungsleckstrom theoretisch durch Verwendung von polykristallinem Silizium vom P-Typ für die Gateelektrode mit schwebendem Potential ver­ ringert werden, und daher kann die Charakteristik der Datenaufrechterhaltung der nichtflüchtigen Halblei­ terspeichervorrichtung wesentlich verbessert werden. Im Ergebnis kann die Injektion heißer Löcher für die Schreib- oder Löschvorgänge verwendet werden.
Bei einer Struktur der oben beschriebenen Aspekte ist die Steuergateelektrode so angepaßt, daß sie polykri­ stallines Silizium vom P-Typ enthält. Durch diese Verwendung von polykristallinem Silizium vom P-Typ für die Steuergateelektrode wird die Potentialbarrie­ re gegen Elektronen der zweiten isolierenden dünnen Schicht zwischen der Steuergateelektrode und der Ga­ teelektrode mit schwimmendem Potential vergrößert. Daher kann die Menge an Elektronen, die von der Steu­ ergateelektrode durch die zweite isolierende dünne Schicht lecken, verringert werden. Im Ergebnis kann eine Verschlechterung der Charakteristik der Daten­ aufrechterhaltung aufgrund des Elektronenleckens von der Steuergateelektrode verhindert werden, und die zweite isolierende dünne Schicht kann dünner gemacht werden. Dies verwirklicht eine geringere Betriebs­ spannung und Stromverbrauch.
Die vorgenannten und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden deut­ licher werden von der folgenden genauen Beschreibung der Vorliegenden Erfindung in Verbindung mit den be­ gleitenden Figuren.
Kurze Beschreibung der Figuren
Fig. 1 ist eine Schnittansicht, die eine Speicher­ zelle eines nichtflüchtigen Halbleiterspei­ chers vom Typ des schwebenden Gates in Übereinstimmung mit einer ersten Ausfüh­ rungsform der vorliegenden Erfindung zeigt.
Fig. 2 zeigt ein Band, das den Betrieb des nicht­ flüchtigen Halbleiterspeichers aus Fig. 1 zeigt.
Fig. 3 zeigt ein Band, wenn ein elektrisches Feld über die dünne Tunneloxidschicht zu einem Zeitpunkt der Datenaufrechterhaltung in ei­ ne Richtung anliegt, in die die Elektronen von der Gateelektrode mit schwebendem Po­ tential zu dem Si-Substrat fließen.
Fig. 4 zeigt ein Band, wenn ein elektrisches Feld über die dünne Tunneloxidschicht zu einer Zeit einer Datenaufrechterhaltung in eine Richtung anliegt, an die die Elektronen von dem Si-Substrat zu der Gateelektrode mit schwebendem Potential fließen.
Fig. 5 ist eine Schnittansicht, die einen Schreib- oder Löschvorgang eines nichtflüchtigen Halbleiterspeichers vom Typ des schwebenden Gates in Übereinstimmung mit einer zweiten Ausführungsform der vorliegenden Erfindung erläutert.
Fig. 6 ist eine Schnittansicht, die eine Speicher­ zelle eines nichtflüchtigen Halbleiterspei­ chers vom Typ des schwimmenden Gates in Übereinstimmung mit einer dritten Ausfüh­ rungsform der vorliegenden Erfindung zeigt.
Fig. 7 zeigt ein Band zur Erläuterung des Leck­ stroms von der Gateelektrode mit schwimmen­ dem Potential der Speicherzelle vom PMOS- Typ in Übereinstimmung mit der dritten Aus­ führungsform, die in Fig. 6 gezeigt ist.
Fig. 8 zeigt ein Band zur Erläuterung des Leck­ stroms von den Source/Drain-Diffusions­ schichten zu der Gateelektrode mit schwim­ mendem Potential der Speicherzelle vom PMOS-Typ in Übereinstimmung mit der dritten Ausführungsform, die in Fig. 6 gezeigt ist.
Fig. 9 ist eine Schnittansicht zur Erläuterung ei­ nes Schreib- oder Löschvorganges eines nichtflüchtigen Halbleiterspeichers vom Typ des schwebenden Gates in Übereinstimmung mit einer vierten Ausführungsform der vor­ liegenden Erfindung.
Fig. 10 ist eine Schnittansicht zur Erläuterung ei­ nes Schreib- oder Löschvorgangs durch eine Modifikation der vierten Ausführungsform der vorliegenden Erfindung.
Fig. 11 ist eine Schnittansicht, die eine Speicher­ zelle eines nichtflüchtigen Halbleiterspei­ chers vom Typ des schwebenden Gates in Übereinstimmung mit einer fünften Ausfüh­ rungsform der vorliegenden Erfindung zeigt.
Fig. 12 zeigt ein Band zur Erläuterung des Leck­ stroms von der Gateelektrode mit schweben­ dem Potential zu der Steuergateelektrode, wenn die Gateelektrode mit schwebendem Po­ tential aus Polysilizium vom P-Typ und die Steuergateelektrode aus Polysilizium vom N- Typ verwendet werden.
Fig. 13 zeigt ein Band zur Erläuterung des Leck­ stroms von der Steuergateelektrode zu der Gateelektrode mit schwebendem Potential, wenn die Gateelektrode mit schwebendem Po­ tential aus Polysilizium vom P-Typ und die Steuergateelektrode aus Polysilizium vom N- Typ verwendet werden.
Fig. 14 zeigt ein Band zur Erläuterung des Leck­ stroms von der Gateelektrode mit schweben­ dem Potential zu der Steuergateelektrode, wenn die Gateelektrode mit schwebendem Po­ tential aus Polysilizium vom P-Typ und die Steuergateelektrode aus Polysilizium vom P- Typ verwendet werden.
Fig. 15 zeigt ein Band zur Erläuterung des Leck­ stroms von der Steuergateelektrode zu der Gateelektrode mit schwebendem Potential, wenn die Gateelektrode mit schwebendem Po­ tential aus Polysilizium vom P-Typ und die Steuergateelektrode aus Polysilizium vom P- Typ verwendet werden.
Fig. 16 zeigt ein Band zur Erläuterung eines Schreib- oder Löschvorganges in Überein­ stimmung mit einer sechsten Ausführungsform der vorliegenden Erfindung.
Fig. 17 ist eine Schnittansicht, die eine Speicher­ zelle eines herkömmlichen nichtflüchtigen Halbleiterspeichers vom Typ des schwebenden Gates zeigt.
Fig. 18 zeigt ein Band zur Erläuterung eines Schreib- oder Löschvorgangs des in Fig. 17 gezeigten nichtflüchtigen Halbleiterspei­ chers.
Fig. 19 zeigt ein Band zur Erläuterung eines Schreib- oder Löschvorgangs, wenn eine her­ kömmliche Elektrode mit schwimmendem Gate aus Polysilizium vom N-Typ verwendet wird.
Beschreibung der bevorzugten Ausführungsformen
Ausführungsformen der vorliegenden Erfindung werden im folgenden unter Bezug auf die Figuren beschrieben.
Erste Ausführungsform
In einer Speicherzelle einer ersten Ausführungsform sind unter Bezug auf Fig. 1 eine Draindiffusions­ schicht 2 vom N-Typ und eine Sourcediffusionsschicht 3 vom N-Typ durch einen Kanalbereich, der zwischen ihnen liegt, in einem vorbeschriebenen Abstand von­ einander getrennt auf der Oberfläche eines P-Topfes ausgebildet, der auf der Oberfläche eines Silizium­ substrates (Si-Substrat, nicht gezeigt) angeordnet ist. Auf dem Kanalbereich ist eine dünne Tunneloxid­ schicht (erste isolierende dünne Schicht) 4 mit einer Dicke von weniger 10 nm ausgebildet. Auf der dünnen Tunneloxidschicht 4 ist eine Gateelektrode 5 mit schwimmendem Potential aus Polysilizium vom P-Typ an­ geordnet. Auf der Gateelektrode 5 mit schwimmendem Potential ist eine Steuergateelektrode 7 aus einer dünnen Polysiliziumschicht von N-Typ ausgebildet, wo­ bei sich zwischen diesen eine dünne isolierende Zwi­ schenlagenschicht (zweite isolierende dünne Schicht) 6 aus einer dünnen ONO-Schicht befindet. Eine dünne Seitenwandoxidschicht 8 ist auf beiden Seiten der Elektrode 5 mit schwimmendem Gate und der Steuerga­ teelektrode 7 angeordnet.
Im Unterschied zur herkömmlichen Struktur, die in Fig. 18 gezeigt ist, wird eine dünne Polysilizium­ schicht vom P-Typ als Gateelektrode 5 mit schwimmen­ dem Potential in der ersten Ausführungsform verwen­ det. Durch die Verwendung der dünnen Polysilizium­ schicht vom P-Typ als Gateelektrode 5 mit schwebendem Potential vergrößert sich die Barrierenhöhe eines topfartigen Potentials auf ungefähr 4,4 Elektronen­ volt. Diese Barrierenhöhe (ungefähr 4,4 Elektronen­ volt) ist größer als die Barrierenhöhe (3,1 Elektro­ nenvolt) des topfartigen Potentials aus Polysilizium vom N-Typ. Der Bandabstand des Si (Silizium) beträgt hier 1,1 Elektronenvolt und das Fermi-Niveau des Po­ lysiliziums vom P-Typ ist um 0,1 Elektronenvolt nied­ riger als das höchste Niveau eines Si-Valenzbandes.
Durch die Verwendung von Polysilizium vom P-Typ als Material der Gateelektrode 5 mit schwebendem Potenti­ al wird die Barrierenhöhe des topfartigen Potentials von 3,1 Elektronenvolt auf 4,4 Elektronenvolt erhöht, so daß der Leckstrom wirksam verhindert werden kann.
Daher kann die dünne Tunneloxidschicht 4 dünner als 10 nm gemacht werden, und die Betriebsspannung kann folglich ebenso verringert werden. Im Ergebnis kann eine Verringerung des Leistungsverbrauchs und eine Verbesserung der Funktion der nichtflüchtigen Halb­ leiterspeichervorrichtung erzielt werden. Die Auswir­ kungen der Verringerung des Leckstroms, wenn die Bar­ rierenhöhe des topfartigen Potentials von 3,1 Elek­ tronenvolt auf 4,4 Elektronenvolt vergrößert wird, wird unten beschrieben werden.
Jetzt wird der Betrieb einer Speicherzelle in Über­ einstimmung mit der ersten Ausführungsform, die in Fig. 1 gezeigt ist, beschrieben werden. Wenn Polysi­ lizium vom P-Typ als Gateelektrode 5 mit schwebendem Potential verwendet wird, sind die freien Ladungsträ­ ger, die in dem Polysilizium vom P-Typ vorhanden sind, Löcher (positive Ladungen). Bei dem nichtflüch­ tigen Halbleiterspeicher vom Typ des schwimmenden Ga­ tes in dieser Ausführungsform werden daher Daten ge­ speichert, indem die Menge an Löcher in der Elektrode 5 mit schwebendem Gate geändert wird, so daß ein Schwellwert der Speicherzelle verändert wird. Obwohl daher die Menge an Löchern für die Datenspeicherung gesteuert wird, kann die Injektion von Elektronen aus dem P-Topf 1 und die Extraktion von Elektronen von der Elektrode 5 mit schwebendem Gate wie gewöhnlich für die Schreib/Löschvorgänge aufgrund der folgenden Gründe durchgeführt werden.
Wenn Elektronen von dem P-Topf 1 injiziert werden, rekombinieren die Elektronen bald mit Löchern, die in der Gateelektrode 5 mit schwebendem Potential freie Ladungsträger sind. Im Ergebnis kann die Menge an Lö­ chern, die in der Gateelektrode 5 mit schwebendem Po­ tential angesammelt sind, verringert werden. Da in dem Leitungsband von Polysilizium vom P-Typ keine Elektronen existieren, wenn Elektronen von der Gatee­ lektrode 5 mit schwebendem Potential, wie in Fig. 2 gezeigt, extrahiert werden, werden die Elektronen von dem Valenzband durch das Tunnelphänomen extrahiert. In diesem Falle bleiben in der Gateelektrode mit schwebendem Potential lediglich Löcher zurück, die in dem Valenzband mit zu extrahierenden Elektronen ver­ bunden waren. Im Ergebnis kann die Menge an positiven Ladungen, die in der Gateelektrode 5 mit schwebendem Potential angesammelt sind, vergrößert werden.
Bei dem nichtflüchtigen Halbleiterspeicher vom Typ des schwimmenden Gates, der das Polysilizium vom P- Typ verwendet, stammt der Leckstrom zum Zeitpunkt der Datenaufrechterhaltung, der verknüpft ist mit der Charakteristik der Datenaufrechterhaltung, auch von Elektronen. Kurz gesagt, ist die Potentialbarriere gegen Löcher, von Polysilizium vom P-Typ und diejeni­ ge der dünnen isolierenden Schicht (SiO2) bis zu 4 Elektronenvolt groß und die effektive Masse eines Lo­ ches ist größer als die eines Elektrons. Gemäß dieser Gründe müssen Anteile, die von Elektronen stammen, berücksichtigt werden, wenn der Strom, der in die Ga­ teelektrode 5 mit schwebendem Potential fließt, und der Strom, der aus der Gateelektrode 5 mit schweben­ dem Potential leckt, zur Zeit der Datenaufrechterhal­ tung betrachtet werden.
Wenn Polysilizium vom N-Typ verwendet wird als Elek­ trode 105 mit schwebendem Gate, wie es der Fall ist bei der herkömmlichen Speicherzelle, die in Fig. 17 gezeigt ist, dann betritt die Barrierenhöhe des topf­ artigen Potentials, das durch Polysilizium vom N-Typ und eine dünne isolierende Schicht (SiO2), die es um­ gibt, ungefähr 3,1 Elektronenvolt. Die Potentialdif­ ferenz zwischen dem niedrigsten Niveau eines Si-Lei­ tungsbandes und dem niedrigsten Niveau des SiO2 be­ trägt hier 3,2 Elektronenvolt, und das Fermi-Niveau des Polykristalls vom N-Typ ist um 0,1 Elektronenvolt höher als das niedrigste Niveau des Si-Leitungsban­ des. Wenn andererseits Polysilizium vom P-Typ als Elektrode 5 mit schwimmendem Gate verwendet wird, wie es der Fall ist bei der ersten Ausführungsform, be­ trägt die Barrierenhöhe des topfartigen Potentials bis zu ungefähr 4,4 Elektronenvolt. In diesem Fall beträgt der Bandabstand des Si 1,1 Elektronenvolt, und das Fermi-Niveau des Polysilizium vom P-Typ ist um 0,1 Elektronenvolt niedriger als das höchste Ni­ veau des Si-Valenzbandes. Die Auswirkungen der Ver­ ringerung des Leckstroms durch die dünne SiO2- Schicht, wenn die Barrierenhöhe des topfartigen Po­ tentials so von 3,1 Elektronenvolt auf 4,4 Elektro­ nenvolt vergrößert wird, wird kurz betrachtet werden.
Unter Bezug auf Fig. 1 und 2 wird ein negatives Potential bzw. ein positives oder Masse-Potential an die Steuergateelektrode 7 bzw. das Substrat als Span­ nung angelegt, die während des Betriebs bei der er­ sten Ausführungsform angelegt wird. Dasselbe Poten­ tial wie am Substrat wird angelegt bzw. weggenommen von der Sourcediffusionsschicht 3 oder Draindiffu­ sionsschicht 2. Daher werden Valenzbandelektronen der Gateelektrode 5 mit schwimmendem Potential unter Nut­ zung des FN-Tunnelstromes, wie in Fig. 2 gezeigt, extrahiert. In diesem Falle wird ein elektrisches Feld nicht unterhalb 10 MV/cm an die dünne Tunnel­ oxidschicht 4 angelegt. Auf diese Art und Weise wird der Schreib- oder Löschvorgang durchgeführt.
Fig. 3 und 4 zeigen Energiebänder zum Zeitpunkt der Datenaufrechterhaltung (ohne angelegte Spannung) des Schreib- oder Löschzustandes bei der ersten Aus­ führungsform. Zur Vereinfachung ist die dünne isolie­ rende Zwischenlagenschicht 6 in den Fig. 3 und 4 nicht ein ONO-Film, sondern ein SiO2-Film. Unter Be­ zug auf Fig. 3 wird kein Leckstrom aufgrund des Tun­ nelphänomens von Leitungsbandelektronen in der Gate­ elektrode 5 mit schwebendem Potential verursacht, da in der Gateelektrode 5 mit schwebendem Potential kei­ ne Leitungsbandelektronen vorhanden sind. Da die Po­ tentialbarriere der dünnen Oxidschicht gegen Elektro­ nen in dem Valenzband hoch ist, ist der Leckstrom aufgrund des Tunnelphänomens von Valenzbandelektronen sehr gering. Unter Bezug auf Fig. 4 ist der Leck­ strom in diesem Falle vergleichbar demjenigen der herkömmlichen, in Fig. 17 gezeigten Anordnung.
Es sollen nun alle Mechanismen, die von dem Tunnel­ phänomen herrühren, von dem Gesichtspunkt des Leck­ stroms durch die dünne SiO2-Schicht betrachtet wer­ den. Zu den typischen Tunnelphänomenen gehören der FN-Tunnelstrom und der direkte Tunnelstrom. Als er­ stes wird das Ausmaß berechnet, in dem der FN-Tunnel­ strom mit der Barrierenhöhe eines Potentials sich än­ dert. Es ist bekannt, daß der FN-Tunnelstrom durch die folgende Gleichung (1) dargestellt wird.
JFN: FN Tunnelstromdichte
ϕb: Höhe der Potentialbarriere
Eox SiO2 elektrische Feldstärke
m*: effektive Masse
q: Größe der elektrischen Ladungen
h: Plancksche Konstante
Es ist offensichtlich, daß der nachfolgende exp. (ex­ ponentielle) Term in der Gleichung (1) oben dominant ist.
Wenn ϕb sich von 3,1 Elektronenvolt auf 4,4 Elektro­ nenvolt in dem exponentiellen Term ändert, so folgt daraus, daß ein elektrisches Feld E0x1, das die Glei­ chung E0x1(4,4)3/2/(3,1)3/2Eox erfüllt, verwendet wer­ den sollte, um denselben JJN zu erhalten. Daraus er­ folgt E0x1 = 1,69 Eox.
Wenn die Spannungsdifferenz zwischen der Schwellen­ spannung des Schreibzustandes und der Schwellenspan­ nung des Löschzustandes konstant ist, ist ein 1,69- fach größeres elektrisches Oxidfilmfeld zum Zeitpunkt der Datenaufrechterhaltung möglich. Dies bedeutet, daß die Schichtdicke tox einer dünnen Oxidschicht um das 0,59-fache dünner gemacht werden kann wie in der Gleichung tox1 = tox/1,69 = 0,59 tox.
Auch das Ausmaß, in welchem der direkte Tunnelstrom sich mit Änderung in der Barrierenhöhe eines Potenti­ als ändert, wird berechnet. Es ist bekannt, daß der direkte Tunnelstrom wie in der folgenden Gleichung (2) angenähert wird.
JDT: Stromdichte für direktes Tunneln
Vox: Potentialunterschied über dünne Oxidschicht
A: Konstante
ϕb: Höhe der Potentialbarriere
Eox: SiO2 elektrische Feldstärke
m*: effektive Masse
q: Größe der elektrischen Ladungen
Unter Bezug auf die oben gegebene Gleichung (2) wird lediglich dann ein direktes Tunneln verursacht, wenn VOX < ϕb. Wenn VOX < ϕb ist, dann ist der exponentielle Term, der die Gleichung (2) dominiert, derselbe wie der exponentielle Term des FN-Tunnels. Es ist daher offensichtlich, daß der direkte Tunnelstrom eine ähn­ liche Tendenz wie das FN-Tunnel hat. Dies ist bei­ spielsweise in K. F. Schuegraf et. al., Electron Devi­ ces, Band 41, Nummer 5, 1994 (Referenz 3) offenbart.
Wenn der FN-Tunnelstrom und der direkte Tunnelstrom als typische Tunnelphänomene, wie oben beschrieben, betrachtet werden, wird erwartet, daß ein Anstieg der Barrierenhöhe eines Potentials von 3,1 Elektronenvolt auf 4,4 Elektronenvolt den Leckstrom wesentlich ver­ ringert und daß eine Filmdicke einer dünnen isolie­ renden Schicht bis zum 0,59 fachen der bisherigen Filmdicke dünn gemacht werden kann.
Der tatsächliche Leckstrom mag hier nicht in Bezie­ hung gesetzt sein zu den Mechanismus des FN-Tunnel­ stromes oder des direkten Tunnelstromes es ist je­ doch ohne weiteres anzunehmen, daß der Leckstrom al­ ler Mechanismen, der generell durch das Tunnelphäno­ men verursacht wird, wesentlich verringert wird durch die Erhöhung der Barrierenhöhe des Potentials. Ins­ besondere der Leckstrom aller Mechanismen, die auf dem Tunnelphänomen beruhen, kann grundlegend berech­ net werden durch die WKB (Wentzel-Kramers-Brillouin)- Nährung. Kurz gesagt, wird die Tunnelwahrscheinlich­ keit P eines Elektrons, durch die Potentialbarriere in einer x-Richtung von x1 → x2 zu gehen, durch die folgende Gleichung (3) dargestellt.
k(x): Dämpfungskonstante für Elektronen in einer Po­ tentialbarriere.
Bei der oben gegebenen Grundgleichung (3) führt die Definition eines Potentialbarrierentyps und ihre dem­ entsprechende Lösung zu der Gleichung (1) für FN-Tun­ neln und der Gleichung (2) für direktes Tunneln. Da­ her kann der Leckstrom aller Mechanismen, die auf den Tunnelphänomen beruhen, durch Erhöhung der Höhe der Potentialbarriere verringert werden. Im Ergebnis kann die Charakteristik der Datenaufrechterhaltung der nichtflüchtigen Halbleiterspeichervorrichtung verbes­ sert werden.
Aus den oben gegebenen Gründen kann bei Verwendung von Polysilizium vom P-Typ anstelle des herkömmlichen Polysiliziums vom N-Typ als Elektrode 5 mit schwim­ menden Gate der Leckstrom einer dünnen isolierenden Schicht, der durch den auf den Tunnelphänomen beru­ henden Mechanismus verursacht wird, verringert wer­ den. Im Ergebnis kann die Charakteristik der Daten­ aufrechterhaltung wesentlich verbessert werden.
Der Mechanismus des beanspruchungsinduzierten Leck­ stroms, der eine Grenze für die Dicke einer dünnen Tunneloxidschicht bestimmend betrachtet wird, wurde hier nicht vollständig aufgeklärt. Gemäß kürzlichen Untersuchungen kann der belastungsinduzierte Strom jedoch durch das Tunnelphänomen aufgrund einer Fehl­ stelle in einer dünnen Oxidschicht erklärt werden, die durch Belastung erzeugt wird. Dies ist beispiels­ weise in K. Sakakibara et. al., Proc. Int. Rel. Phys. Symp., Seite 100, 1996 (Referenz 4) offenbart.
Es wird daher angenommen, daß der belastungsinduzier­ te Strom ebenfalls durch Erhöhung der Potentialbar­ riere verringert wird, die durch die Verwendung von Polysilizium vom P-Typ als Gateelektrode 5 mit schwe­ bendem Potential erzielt wird. Wie oben beschrieben, wird der belastungsinduzierte Strom auffällig, wenn ein dünner Oxidfilm mit weniger als 10 nm verwendet wird, und er verschlechtert Charakteristik der Daten­ aufrechterhaltung des Speichers. Da der belastungs­ induzierte Strom durch die Anordnung dieser Ausfüh­ rungsform verringert werden kann, kann ein dünner Film von weniger als 10 nm als dünne Tunneloxid­ schicht 4 bei dieser Ausführungsform verwendet wer­ den.
Unter der Annahme derselben Größe des Leckstroms kann das elektrische Feld Eox, das an die isolierende dün­ ne Schicht zur Zeit der Datenaufrechterhaltung ange­ legt ist, wegen der Vergrößerung der Höhe der Poten­ tialbarriere gegen Elektronen vergrößert werden. Wenn die Menge an Elektronen, die in der Gateelektrode 5 mit schwebendem Potential angesammelt sind, dieselbe ist, kann das elektrische Feld Eox, das an die dünne isolierende Schicht zur Zeit der Datenaufrechterhal­ tung angelegt ist, dadurch vergrößert werden, daß der isolierende Film dünner gemacht wird. Bei dieser Aus­ führungsform kann folglich die dünne Tunneloxid­ schicht 4 dünner als 10 nm gemacht werden, und daher kann die Betriebsspannung zum Zeitpunkt des Schrei­ bens/Löschens verringert werden. Im Ergebnis kann ei­ ne Verringerung des Leistungsverbrauchs und eine Ver­ besserung der Funktion der nichtflüchtigen Halb­ leiterspeichervorrichtung erzielt werden.
Zweite Ausführungsform
Unter Bezug auf Fig. 5 wird bei einer nichtflüchti­ gen Halbleiterspeichervorrichtung gemäß einer zweiten Ausführungsform der Schreib- oder Löschvorgang durch Band-zu-Band-Tunnelstrom durchgeführt, der durch In­ jektion heißer Löcher in eine Speicherzelle vom NMOS- Typ induziert wird.
Es ist allgemeine Ansicht, daß die Injektion heißer Löcher eine Beschädigung des dünnen Tunneloxidfilms 4 verursacht. Gemäß der oben genannten Referenz 4 wird der belastungsinduzierte Strom mit einer Vergrößerung der Gesamtmenge an Löcherladungen, die in die dünne Tunneloxidschicht 4 injiziert wurden, vergrößert. Kurz gesagt, ist der streßinduzierte Strom eng korre­ liert mit der Menge an injizierten Löchern. Daher kann die Injektion heißer Löcher, die den belastungs­ induzierten Leckstrom erhöht, die Charakteristik der Datenzurückhaltung eines nichtflüchtigen Halbbleiter­ speichers vom Typ des schwimmenden Gates verschlech­ tern. Demgemäß wurde die Injektion heißer Löcher nicht für Schreib/Löschvorgänge benutzt.
Wenn jedoch Polysilizium vom P-Typ für die Gateelek­ trode 5 mit schwimmendem Potential wie in der vorlie­ genden Erfindung verwendet wird, kann die Charakteri­ stik der Datenaufrechterhaltung der nichtflüchtigen Halbleiterspeichervorrichtung wesentlich verbessert werden, da der belastungsinduzierte Leckstrom theore­ tisch verringert werden kann. Daher kann die Injek­ tion heißer Löcher für den Schreib/Löschvorgang ver­ wendet werden. Bei der zweiten Ausführungsform werden als ein Verfahren für den Schreib- oder Löschvorgang in der Speicherzelle vom NMOS-Typ Löcher von der Hauptoberfläche des Silizium in die Gateelektrode 5 mit schwebendem Potential injiziert durch Band-zu- Band-Tunnelstrom injizierte Implantation heißer Lö­ cher.
Insbesondere werden ein negatives oder Masse-Potenti­ al und ein positives Potential an die Steuergateelek­ trode 7 beziehungsweise an die Sourcediffusions­ schicht 3 oder Draindiffusionsschicht 2 in der Spei­ cherzelle vom NMOS-Typ, wie in Fig. 5 gezeigt, ange­ legt. Daher wird in der Sourcediffusionsschicht 3 oder Draindiffusionsschicht 2 durch das Band zu Band Tunnelphänomen ein Elektron-Loch-Paar erzeugt. Das Loch des Elektron-Loch-Paares wird in die Richtung des Kanals beschleunigt durch ein seitliches elektri­ sches Feld, erhält hohe Energie und wird ein heißes Loch. Durch Injektion dieses heißen Loches in die Elektrode 5 mit schwimmendem Gate durch die dünne Tunneloxidschicht 4 wird der Schreib- oder Löschvor­ gang durchgeführt.
Dritte Ausführungsform
Unter Bezug auf Fig. 6 wird in einer dritten Ausfüh­ rungsform - ungleich der ersten und zweiten Ausfüh­ rungsform - eine Speicherzelle vom PMOS-Typ verwen­ det, die eine Sourcediffusionsschicht 13 vom P-Typ und eine Draindiffusionsschicht 12 vom P-Typ an der Oberfläche eines N-Topfes 11 besitzt. Die weiteren Strukturen sind dieselben wie bei der ersten in Fig. 1 gezeigten Ausführungsform. Auch bei der Speicher­ zelle vom PMOS-Typ kann der Leckstrom der Elektronen von der Elektrode 5 mit schwimmendem Gate zu der Zeit der Datenaufrechterhaltung wie bei den Speicherzellen vom NMOS-Typ der ersten und zweiten Ausführungsform wirksam verringert werden durch eine Gateelektrode 5 mit schwebendem Potential aus Polysilizium vom P-Typ.
Im Betrieb wird an die dünne Tunneloxidschicht 4 ein elektrisches Feld von wenigstens 10 MV/cm angelegt, und Valenzbandelektronen der Gateelektrode 5 mit schwebendem Potential werden durch den FN-Tunnelstrom extrahiert. Auf diese Weise wird der Schreib- oder Löschvorgang durchgeführt.
Da bei der dritten Ausführungsform die Sourcediffu­ sionsschicht 13 und die Draindiffusionsschicht 12 Diffusionsschichten vom P-Typ mit hoher Konzentration sind, gibt es in der Sourcediffusionsschicht 13 und Draindiffusionsschicht 12 keine Leitungsbandelektro­ nen. Daher kann, wie in Fig. 8 gezeigt, das Strom­ leck von der Sourcediffusionsschicht 13 und Draindif­ fusionsschicht 12 zu der Elektrode 5 mit schwimmendem Gate, verglichen mit dem Fall des NMOS-Typs der in Fig. 4 gezeigten Ausführungsform, verringert werden. Bei der dritten Ausführungsform kann daher die Cha­ rakteristik der Datenaufrechterhaltung, verglichen mit dem NMOS-Typ, verbessert werden, selbst wenn die Betriebsbedingungen so eingestellt sind, daß das elektrische Feld, das an die dünne Tunneloxidschicht 4 zur Zeit der Datenaufrechterhaltung angelegt ist, in die Richtung liegt, in die die Elektronen von der Sourcediffusionsschicht 13 und Draindiffusionsschicht 12 zu der Gateelektrode 5 mit schwebendem Potential lecken. Das elektrische Feld in die Richtung, in die Elektronen von der Sourcediffusionsschicht 13 und Draindiffusionsschicht 12 zu der Gateelektrode 5 mit schwebendem Potential lecken, wird hier erzeugt, wenn die Gateelektrode 5 mit schwebendem Potential in Be­ zug auf die Sourcediffusionsschicht 13 und die Drain­ diffusionsschicht 12 relativ auf einem positiven Po­ tential sich befindet. Fig. 7 zeigt ein Band zur Er­ läuterung des Leckstroms von Elektronen von der Ga­ teelektrode 5 mit schwebendem Potential.
Vierte Ausführungsform
Bei einer vierten Ausführungsform wird der Schreib- oder Löschvorgang durch Injektion heißer Löcher in ein Substrat in der Speicherzelle vom PMOS-Typ, wie Fig. 9 gezeigt, durchgeführt. Obwohl die Injektion heißer Löcher, die den belastungsinduzierten Leck­ strom vergrößert, herkömmlicherweise, wie bereits oben beschrieben, nicht verwendet wird, kann die In­ jektion heißer Löcher für den Schreib-/Löschvorgang verwendet werden durch Benutzung von Polysilizium vom P-Typ als Gateelektrode 5 mit schwebendem Potential.
Bei der vierten Ausführungsform werden ein negatives Potential, ein positives Potential (Vnwell) bezie­ hungsweise ein positives Potential (Vpsub) an die Steuergateelektrode 7, den N-Topf 11 bzw. ein P-Sub­ strat (oder P-Topf) 21 in der Speicherzelle vom PMOS- Typ, wie in Fig. 9 gezeigt, angelegt. Hier gilt Vnwell < Vpsub. Durch dieses Anlegen von Spannungen werden Löcher von dem P-Substrat 21 in den N-Topf 11 injiziert. Die injizierten Löcher werden in die Rich­ tung des Kanals durch ein longitunales elektrisches Feld beschleunigt, und sie erhalten hohe Energie und werden heiße Löcher. Der Schreib- oder Löschvorgang wird durch Injektion der heißen Löcher in die Gate­ elektrode 5 mit schwebendem Potential durch die dünne Tunneloxidschicht 4 durchgeführt.
Als eine Modifikation der vierten Ausführungsform kann auch ein Verfahren zur Injektion von Löchern, wie in Fig. 10 gezeigt, verwendet werden. Unter Be­ zug auf Fig. 10 wird bei dieser Modifikation ein ne­ gatives Potential an die Draindiffusionsschicht 12 vom P-Typ und die Steuergateelektrode 7 angelegt, und ein Massepotential wird an die Sourcediffusions­ schicht 13 vom P-Typ angelegt. Dadurch wird eine Ka­ nalinversionsschicht in dem Kanalbereich gebildet, und der Kanalstrom wird veranlaßt, zwischen den Sour­ ce-/Drainbereichen zu fließen. Von dem durch Löcher verursachten Kanalstrom werden ein Teil der Löcher durch Beschleunigung aufgrund des lateralen elektri­ schen Feldes heiße Löcher. Durch die Injektion der heißen Löcher in die Elektrode 5 mit schwimmendem Ga­ te durch die dünne Tunneloxidschicht 4 wird der Schreib- oder Löschvorgang durchgeführt. Eine derar­ tige Injektion wird kanalstrominduzierte Injektion heißer Löcher genannt.
Fünfte Ausführungsform
Unter Bezug auf Fig. 11 wird in einer fünften Aus­ führungsform nicht nur die Gateelektrode 5 mit schwimmendem Potential, sondern auch die Steuergate­ elektrode 17 aus Polysilizium vom P-Typ in der Spei­ cherzelle vom NMOS-Typ gebildet. Daher kann der Leck­ strom von der Gateelektrode 5 mit schwebendem Poten­ tial zu der Steuergateelektrode 7 oder 17, wie in Fig. 12 und 14 gezeigt, durch eine Gateelektrode 5 mit schwebendem Potential aus Polysilizium vom P-Typ verringert werden.
Durch Bildung der Steuergateelektrode 17 aus Polysi­ lizium vom P-Typ wird weiterhin die Potentialbarriere gegen Elektronen der Steuergateelektrode 17 und die­ jenige der isolierenden dünnen Schicht (in diesem Falle SiO2) 6 vergrößert. Daher wird der Leckstrom von Elektronen von der Steuergateelektrode 17 zu der Gateelektrode 5 mit schwebendem Potential, wie in Fig. 15 gezeigt, verringert. Der Leckstrom von der Steuergateelektrode 17, der in Fig. 15 gezeigt ist, wird stärker reduziert als in dem Falle, in welchem eine Steuergateelektrode aus Polysilizium vom N-Typ, wie in Fig. 13 gezeigt, verwendet wird.
Da der Leckstrom von der Steuergateelektrode 17 so verringert werden kann, kann die dünne isolierende Zwischenlagenschicht 6 dünner gemacht werden. Eine dünnere isolierende Zwischenlagenschicht 6 vergrößert das Kopplungsverhältnis. Daher kann die an die Steu­ ergateelektrode 17 angelegte Spannung wirksam zu der Gateelektrode 5 mit schwebendem Potential übertragen werden. Im Ergebnis können eine niedrigere Betriebs­ spannung und ein niederer Leistungsverbrauch erzielt werden.
Bei den Energiebändern, die in Fig. 12 bis 15 ge­ zeigt werden, ist die dünne isolierende Zwischenla­ genschicht 6 zur Vereinfachung nicht eine dünne ONO- Schicht sondern eine dünne SiO2-Schicht.
Da die Charakteristik der Datenaufrechterhaltung da­ her durch Verwendung von Polysilizium vom P-Typ als Steuergateelektrode 17 verbessert werden kann, können folgende Wirkungen erhalten werden. Das heißt, selbst wenn die Gerätebedingungen so eingestellt sind, daß das elektrische Feld, das an die dünne isolierende Zwischenlagenschicht 6 zum Zeitpunkt der Datenauf­ rechterhaltung angelegt ist, in eine Richtung liegt, in welche Elektronen von der Steuergateelektrode 17 zur Gateelektrode 5 mit schwebendem Potential lecken, kann der Leckstrom wirksam durch die dünne isolieren­ de Zwischenlagenschicht verringert und so die Charak­ teristik der Datenaufrechterhaltung verbessert wer­ den. Dieselben Wirkungen können erhalten werden, selbst wenn die Struktur der Bildung der Steuergatee­ lektrode 17 und der Gateelektrode 5 mit schwebendem Potential, wie in Fig. 11 gezeigt, aus Polysilizium vom P-Typ auf die Speicherzelle vom PMOS-Typ, wie in Fig. 6, 9 und 10 gezeigt, angewendet wird.
Sechste Ausführungsform
Bei einer sechsten Ausführungsform wird der Schreib- oder Löschvorgang durch Verwendung des FM-Tunnelphä­ nomens für Elektronen durchgeführt, die aufgrund des Band-zu-Band-Tunnelstromphänomens in einer Verar­ mungsschicht innerhalb der Gateelektrode 5 mit schwe­ bendem Potential aus Polysilizium vom P-Typ erzeugt werden. Wenn Polysilizium vom P-Typ als Gateelektrode 5 mit schwebendem Potential verwendet wird, besitzt das Leitungsband des Polysiliziums vom P-Typ keine Elektronen. Bei der ersten Ausführungsform wurde da­ her der Schreib- oder Löschvorgang durch Verwendung des FN-Tunnelphänomens von Elektronen aus dem Valenz- Band, wie in Fig. 2 gezeigt, durchgeführt. Bei der sechsten Ausführungsform wird die Konzentration von Verunreinigung vom P-Typ in dem Polysilizium vom P- Typ, das die Gateelektrode 5 mit schwebendem Potenti­ al darstellt, in der gesamten Gateelektrode 5 mit schwebendem Potential oder in der Nähe einer Grenz­ fläche zwischen der Gateelektrode 5 mit schwebendem Potential und der dünnen Tunneloxidschicht 4 etwas geringer gemacht. Wenn Elektroden durch Anlegen eines elektrischen Feldes von nicht weniger als 10 MV/cm an die dünne Tunneloxidschicht 4 herausgezogen werden, wird daher eine Verarmungsschicht in der Nähe der Grenzfläche zwischen der Gateelektrode 5 mit schwe­ bendem Potential und der dünnen Tunneloxidschicht 4 gebildet.
Wie in Fig. 16 gezeigt, wird das Bandpotential der Verarmungsschicht insgesamt 1,1 Volt bis 1,5 Volt verbogen. Da das Band dieser Verarmungsschicht gebo­ gen wird aufgrund eines Bandabstandes von Silizium in diesem Falle, wird das Band-zu-Band-Tunnelphänomen von Elektronen aus dem Valenzband in das Leitungsband verursacht. Leitungsbandelektronen in der Gatee­ lektrode 5 mit schwebendem Potential, die durch das Band-zu-Band-Tunnelphänomen erzeugt werden, werden aufgrund des FN-Tunnelphänomens zu dem Si-Substrat übertragen.
Da ein derartiges Verarmungsphänomen die wirksame Nutzung der angelegten Spannung verhindert, wurde im wesentlichen darauf geachtet, keine Verarmung zu er­ zeugen. Bei der sechsten Ausführungsform wird jedoch die Verarmung absichtlich in geringem Ausmaß erzeugt. Durch Nutzung der Erzeugung von Leitungsbandelektro­ nen aufgrund des Band-zu-Band-Tunnels, das durch das Verarmungsphänomen verursacht wird, kann so der Wir­ kungsgrad der Erzeugung des FN-Tunnelphänomens ver­ bessert werden. Obwohl die Potentialbarriere der dün­ nen Oxidschicht gegen die Valenzbandelektronen, wie oben beschrieben, 4,4 Elektronenvolt beträgt, beträgt die Potentialbarriere gegen Leitungsbandelektronen nur 3,2 Elektronenvolt.
Da in der sechsten Ausführungsform das FN-Tunnelphä­ nomen der Leitungsbandelektronen verwendet wird, kann die Wirksamkeit der Erzeugung des FN-Tunnelphänomens wesentlich verbessert werden. Da nur ein geringes elektrisches Feld an die dünne Tunneloxidschicht 4 zur Zeit der Datenaufrechterhaltung angelegt ist, wird eine Spannung nicht über 1,1 Volt nicht an die Verarmungsschicht in der Gateelektrode 5 mit schwe­ bendem Potential angelegt. Daher wird überhaupt kein Band-zu-Band-Tunnelphänomen verursacht, und so kann die Charakteristik der Datenaufrechterhaltung nicht verschlechtert werden.
Die Ausführungsformen, die hier offenbart wurden, sind lediglich erläuternd und beabsichtigen nicht, in irgendeiner Weise begrenzend zu sein. Der Umfang der vorliegenden Erfindung ist nicht durch die oben bei schriebenen Ausführungsformen bestimmt sondern durch die anhängenden Patentansprüche, und er umfaßt alle Modifikationen innerhalb des Geistes und der Möglich­ keiten der anhängenden Patentansprüche. Beispielswei­ se beschreiben die Ausführungsformen den Fall, bei welchem ein nichtflüchtiger Halbleiterspeicher vom Typ des schwebenden Gates auf einem Siliziumsubstrat gebildet wird. Dies ist jedoch auch anwendbar auf ei­ nen nichtflüchtigen Halbleiterspeicher vom Typ des schwebenden Gates, der eine Dünnschichthalbleiter­ schicht einer SOI-Struktur verwendet.

Claims (5)

1. Nichtflüchtige Halbleiterspeichervorrichtung mit einem Quellen-(Source-)Bereich (3) vom N-Typ und einem Senken-(Drain-)Bereich (2) vom N-Typ, die durch einen Kanalbereich zwischen ihnen vorein­ ander getrennt gebildet sind, auf einer Haupt­ oberfläche eines Halbleitersubstrats(bereiches) (1) vom P-Typ;
einer ersten isolierenden dünnen Schicht (4), die auf dem genannten Kanalbereich gebildet ist und eine Dicke von unter 10 nm aufweist;
eine Gateelektrode (5) mit schwebendem Potenti­ al, die auf der genannten ersten isolierenden dünnen Schicht gebildet ist und polykristallines Silizium vom P-Typ enthält;
eine zweite isolierende dünne Schicht (6), die auf der genannten Gateelektrode mit schwebendem Potential gebildet ist; und
eine Steuergateelektrode (7), die auf der ge­ nannten zweiten isolierenden dünnen Schicht ge­ bildet ist,
wobei ein elektrisches Feld von wenigstens 10 MV/cm an die genannte erste isolierende dünne Schicht angelegt ist und Elektronen in der ge­ nannten Gateelektrode mit schwebendem Potential in Richtung der Hauptoberfläche des genannten Halbleiterbereiches durch das Tunnelphänomen herausgezogen werden, wobei ein Schreib- oder Löschvorgang durch Erhöhung der Menge an positi­ ven Ladungen in der genannten Gateelektrode mit schwebendem Potential durchgeführt wird.
2. Nichtflüchtige Halbleiterspeichervorrichtung mit
einem Quellenbereich (3) vom N-Typ und einem Senkenbereich (2) vom N-Typ, die durch einen Ka­ nalbereich zwischen ihnen voneinander getrennt ausgebildet sind, auf einer Hauptoberfläche ei­ nes Halbleiterbereiches (1) vom P-Typ;
einer ersten isolierenden dünnen Schicht (4), die auf dem genannten Kanalbereich gebildet ist und eine Dicke von unter 10 nm aufweist;
einer Gateelektrode (5) mit schwebendem Potenti­ al, die auf der genannten ersten isolierenden dünnen Schicht gebildet ist und polykristallines Silizium vom P-Typ enthält;
einer zweiten isolierenden dünnen Schicht (6), die auf der genannten Gateelektrode mit schwe­ bendem Potential ausgebildet ist; und
einer Steuergateelektrode (7), die auf der ge­ nannten zweiten isolierenden dünnen Schicht aus­ gebildet ist,
wobei ein Schreib- oder Löschvorgang durch Erhö­ hung der Menge an positiven Ladungen in der ge­ nannten Gateelektrode mit schwebendem Potential durch das Phänomen der Injektion heißer Löcher aus der Hauptoberfläche des genannten Halblei­ terbereiches in die genannte Gateelektrode mit schwebendem Potential durchgeführt wird.
3. Nichtflüchtige Halbleiterspeichervorrichtung mit
einem Quellenbereich (13) vom P-Typ und einem Senkenbereich (12) vom P-Typ, die durch einen Kanalbereich zwischen ihnen voneinander getrennt ausgebildet sind, auf einer Hauptoberfläche ei­ nes Halbleiterbereiches (11) vom N-Typ;
einer ersten isolierenden dünnen Schicht (4), die auf dem genannten Kanalbereich ausgebildet ist und eine Dicke von unter 10 nm aufweist;
einer Gateelektrode (5) mit schwebendem Potenti­ al, die auf der ersten isolierenden dünnen Schicht gebildet ist und polykristallines Sili­ zium vom P-Typ enthält;
einer zweiten isolierenden dünnen Schicht (6), die auf der genannten Gateelektrode mit schwe­ bendem Potential ausgebildet ist; und
einer Steuergateelektrode (7), die auf der ge­ nannten zweiten isolierenden dünnen Schicht aus­ gebildet ist,
wobei ein elektrisches Feld von wenigstens 10 MV/cm an die erste isolierende dünne Schicht an­ gelegt ist und Elektronen in der genannten Ga­ teelektrode mit schwebendem Potential in Rich­ tung der Hauptoberfläche des genannten Halblei­ terbereiches durch das Tunnelphänomen her­ ausgezogen werden, wobei ein Schreib- oder Löschvorgang durch Erhöhung der Menge an positi­ ven Ladungen in der genannten Gateelektrode mit schwebendem Potential durchgeführt wird.
4. Nichtflüchtige Halbleiterspeichervorrichtung mit
einem Quellenbereich (13) vom P-Typ und einem Senkenbereich (12) vom P-Typ, die durch einen Kanalbereich zwischen ihnen getrennt voneinander ausgebildet sind, auf einer Hauptoberfläche ei­ nes Halbleiterbereiches (11) vom N-Typ;
einer ersten isolierenden dünnen Schicht (4), die auf dem genannten Kanalbereich ausgebildet ist und eine Dicke von unter 10 nm aufweist;
einer Gateelektrode (5) mit schwebendem Potenti­ al, die auf der genannten ersten isolierenden dünnen Schicht ausgebildet ist und polykristal­ lines Silizium vom P-Typ enthält;
einer zweiten isolierenden Schicht (6), die auf der genannten Gateelektrode mit schwebendem Po­ tential ausgebildet ist und
einer Steuergateelektrode (7), die auf der ge­ nannten zweiten isolierenden dünnen Schicht aus­ gebildet ist,
wobei ein Schreib- oder Löschvorgang durch Erhö­ hung der Menge an positiven Ladungen in der ge­ nannten Gateelektrode mit schwebendem Potential durch das Phänomen der Injektion heißer Löcher aus der Hauptoberfläche des genannten Halblei­ terbereichs in die genannte Gateelektrode mit schwebendem Potential durchgeführt wird.
5. Nichtflüchtige Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 4, wobei die genannte Steuergateelektrode (17) po­ lykristallines Silizium vom P-Typ enthält.
DE19752434A 1997-03-10 1997-11-26 Nichtflüchtige Halbleiterspeichervorrichtung mit einer p-Typ dotierten Gateelektrode mit schwebendem Potential Expired - Fee Related DE19752434C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9054906A JPH10256400A (ja) 1997-03-10 1997-03-10 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
DE19752434A1 DE19752434A1 (de) 1998-09-24
DE19752434C2 true DE19752434C2 (de) 2000-10-19

Family

ID=12983656

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752434A Expired - Fee Related DE19752434C2 (de) 1997-03-10 1997-11-26 Nichtflüchtige Halbleiterspeichervorrichtung mit einer p-Typ dotierten Gateelektrode mit schwebendem Potential

Country Status (6)

Country Link
US (1) US5901084A (de)
JP (1) JPH10256400A (de)
KR (1) KR19980079362A (de)
DE (1) DE19752434C2 (de)
IT (1) IT1296864B1 (de)
TW (1) TW338193B (de)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965142B2 (en) * 1995-03-07 2005-11-15 Impinj, Inc. Floating-gate semiconductor structures
TW365001B (en) * 1996-10-17 1999-07-21 Hitachi Ltd Non-volatile semiconductor memory apparatus and the operation method
ITTO980557A1 (it) * 1998-06-26 1999-12-26 St Microelectronics Srl Metodo di programmazione rapida per effetto tunnel di memorie a porta flottante
JP2000150680A (ja) * 1998-11-12 2000-05-30 Fujitsu Ltd 半導体記憶装置
KR20010008442A (ko) * 1998-12-31 2001-02-05 김영환 반도체소자의 트랜지스터 형성방법
WO2001024268A1 (en) * 1999-09-24 2001-04-05 Intel Corporation A nonvolatile memory device with a high work function floating-gate and method of fabrication
US6518618B1 (en) 1999-12-03 2003-02-11 Intel Corporation Integrated memory cell and method of fabrication
US6313487B1 (en) 2000-06-15 2001-11-06 Board Of Regents, The University Of Texas System Vertical channel floating gate transistor having silicon germanium channel layer
US6313486B1 (en) 2000-06-15 2001-11-06 Board Of Regents, The University Of Texas System Floating gate transistor having buried strained silicon germanium channel layer
US6664909B1 (en) 2001-08-13 2003-12-16 Impinj, Inc. Method and apparatus for trimming high-resolution digital-to-analog converter
JP4329293B2 (ja) * 2002-01-10 2009-09-09 ソニー株式会社 不揮発性半導体メモリ装置および電荷注入方法
KR100466187B1 (ko) * 2002-05-17 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 셀
US6950342B2 (en) * 2002-07-05 2005-09-27 Impinj, Inc. Differential floating gate nonvolatile memories
US7221596B2 (en) * 2002-07-05 2007-05-22 Impinj, Inc. pFET nonvolatile memory
US6760270B2 (en) * 2002-09-30 2004-07-06 Motorola, Inc. Erase of a non-volatile memory
US8691647B1 (en) * 2002-10-07 2014-04-08 Spansion Llc Memory devices containing a high-K dielectric layer
US6995060B2 (en) * 2003-03-19 2006-02-07 Promos Technologies Inc. Fabrication of integrated circuit elements in structures with protruding features
US6962852B2 (en) 2003-03-19 2005-11-08 Promos Technologies Inc. Nonvolatile memories and methods of fabrication
US6962851B2 (en) * 2003-03-19 2005-11-08 Promos Technologies, Inc. Nonvolatile memories and methods of fabrication
US6893921B2 (en) * 2003-04-10 2005-05-17 Mosel Vitelic, Inc. Nonvolatile memories with a floating gate having an upward protrusion
US6846712B2 (en) * 2003-05-16 2005-01-25 Promos Technologies Inc. Fabrication of gate dielectric in nonvolatile memories having select, floating and control gates
US6974739B2 (en) * 2003-05-16 2005-12-13 Promos Technologies Inc. Fabrication of dielectric on a gate surface to insulate the gate from another element of an integrated circuit
US6902974B2 (en) * 2003-05-16 2005-06-07 Promos Technologies Inc. Fabrication of conductive gates for nonvolatile memories from layers with protruding portions
US7214585B2 (en) * 2003-05-16 2007-05-08 Promos Technologies Inc. Methods of fabricating integrated circuits with openings that allow electrical contact to conductive features having self-aligned edges
US6951782B2 (en) * 2003-07-30 2005-10-04 Promos Technologies, Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate and having upward protrusions
US7101757B2 (en) * 2003-07-30 2006-09-05 Promos Technologies, Inc. Nonvolatile memory cells with buried channel transistors
US6885044B2 (en) 2003-07-30 2005-04-26 Promos Technologies, Inc. Arrays of nonvolatile memory cells wherein each cell has two conductive floating gates
US7060565B2 (en) * 2003-07-30 2006-06-13 Promos Technologies Inc. Fabrication of dielectric for a nonvolatile memory cell having multiple floating gates
US7169667B2 (en) * 2003-07-30 2007-01-30 Promos Technologies Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate
US7052947B2 (en) * 2003-07-30 2006-05-30 Promos Technologies Inc. Fabrication of gate dielectric in nonvolatile memories in which a memory cell has multiple floating gates
TWI220252B (en) * 2003-08-06 2004-08-11 Ememory Technology Inc Method for programming, erasing and reading a flash memory cell
US7145370B2 (en) * 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US7088623B2 (en) * 2003-10-16 2006-08-08 United Microelectronics Corp. Non-volatile memory technology suitable for flash and byte operation application
US7148104B2 (en) * 2004-03-10 2006-12-12 Promos Technologies Inc. Fabrication of conductive lines interconnecting first conductive gates in nonvolatile memories having second conductive gates provided by conductive gate lines, wherein the adjacent conductive gate lines for the adjacent columns are spaced from each other, and non-volatile memory structures
US7238575B2 (en) 2004-03-10 2007-07-03 Promos Technologies, Inc. Fabrication of conductive lines interconnecting conductive gates in nonvolatile memories, and non-volatile memory structures
US7242614B2 (en) * 2004-03-30 2007-07-10 Impinj, Inc. Rewriteable electronic fuses
US7177182B2 (en) * 2004-03-30 2007-02-13 Impinj, Inc. Rewriteable electronic fuses
US7388420B2 (en) * 2004-03-30 2008-06-17 Impinj, Inc. Rewriteable electronic fuses
US7283390B2 (en) * 2004-04-21 2007-10-16 Impinj, Inc. Hybrid non-volatile memory
US8111558B2 (en) * 2004-05-05 2012-02-07 Synopsys, Inc. pFET nonvolatile memory
US8896048B1 (en) * 2004-06-04 2014-11-25 Spansion Llc Apparatus and method for source side implantation after spacer formation to reduce short channel effects in metal oxide semiconductor field effect transistors
KR100647482B1 (ko) 2004-09-16 2006-11-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8482052B2 (en) * 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US7257033B2 (en) * 2005-03-17 2007-08-14 Impinj, Inc. Inverter non-volatile memory cell and array system
US7679957B2 (en) * 2005-03-31 2010-03-16 Virage Logic Corporation Redundant non-volatile memory cell
JP2007053171A (ja) * 2005-08-16 2007-03-01 Toshiba Corp 不揮発性半導体メモリ装置
US8122307B1 (en) 2006-08-15 2012-02-21 Synopsys, Inc. One time programmable memory test structures and methods
JP2008270364A (ja) * 2007-04-17 2008-11-06 Toyota Motor Corp 不揮発性半導体記憶素子
US7719896B1 (en) 2007-04-24 2010-05-18 Virage Logic Corporation Configurable single bit/dual bits memory
EP2068351A1 (de) * 2007-12-03 2009-06-10 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Nichtflüchtige Floating-Gate-Speichervorrichtung und Verfahren zu ihrer Herstellung
US7894261B1 (en) 2008-05-22 2011-02-22 Synopsys, Inc. PFET nonvolatile memory
US8125835B2 (en) * 2008-09-22 2012-02-28 Cypress Semiconductor Corporation Memory architecture having two independently controlled voltage pumps
CN102376715B (zh) * 2010-08-11 2014-03-12 中国科学院微电子研究所 一种无电容型动态随机访问存储器结构及其制备方法
US20120043600A1 (en) * 2010-08-18 2012-02-23 Van Der Vegt Henderikus Albert Floating-Gate Device and Method Therefor
CN102468342A (zh) * 2010-11-10 2012-05-23 中国科学院微电子研究所 一种半导体存储单元、器件及其制备方法
JP2014179361A (ja) * 2013-03-13 2014-09-25 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2014183293A (ja) * 2013-03-21 2014-09-29 Toshiba Corp 不揮発性半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0301460A2 (de) * 1987-07-30 1989-02-01 Kabushiki Kaisha Toshiba Nichtflüchtige, durch ultraviolette Strahlung löschbare Halbleiteranordnung
EP0383011A2 (de) * 1989-01-17 1990-08-22 Kabushiki Kaisha Toshiba Nichtflüchtige Speicher-Halbleiteranordnung
US5514896A (en) * 1993-12-16 1996-05-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3744036A (en) * 1971-05-24 1973-07-03 Intel Corp Electrically programmable read only memory array
JPH0425176A (ja) * 1990-05-18 1992-01-28 Seiko Instr Inc 半導体装置の製造方法
US5260593A (en) * 1991-12-10 1993-11-09 Micron Technology, Inc. Semiconductor floating gate device having improved channel-floating gate interaction
JP3071578B2 (ja) * 1992-10-13 2000-07-31 沖電気工業株式会社 不揮発性半導体記憶装置
JPH07169861A (ja) * 1993-12-14 1995-07-04 Nec Corp 不揮発性半導体記憶装置
US5508543A (en) * 1994-04-29 1996-04-16 International Business Machines Corporation Low voltage memory
JP3673538B2 (ja) * 1994-11-28 2005-07-20 沖電気工業株式会社 不揮発性半導体記憶装置の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0301460A2 (de) * 1987-07-30 1989-02-01 Kabushiki Kaisha Toshiba Nichtflüchtige, durch ultraviolette Strahlung löschbare Halbleiteranordnung
EP0383011A2 (de) * 1989-01-17 1990-08-22 Kabushiki Kaisha Toshiba Nichtflüchtige Speicher-Halbleiteranordnung
US5514896A (en) * 1993-12-16 1996-05-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MAOZZAMI, R., et al.: IEDM Tech.Dig. 1992, S. 139 *
NARUKE, K., et al.: IEDM Tech.Dig. 1988, S. 424 *

Also Published As

Publication number Publication date
KR19980079362A (ko) 1998-11-25
US5901084A (en) 1999-05-04
DE19752434A1 (de) 1998-09-24
TW338193B (en) 1998-08-11
ITMI972762A1 (it) 1999-06-12
JPH10256400A (ja) 1998-09-25
IT1296864B1 (it) 1999-08-02

Similar Documents

Publication Publication Date Title
DE19752434C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einer p-Typ dotierten Gateelektrode mit schwebendem Potential
DE69333359T2 (de) Herstellungsverfahren einer EEPROM-Zellen-Matrix
DE19600544C2 (de) Nichtflüchtige Halbleiterspeichereinrichtungen mit einer p-Kanaltyp-Speicherzelle
DE3103160C2 (de) Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher
DE112004000248B4 (de) SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung
DE3117719A1 (de) Nichtfluechtiger eprom und eeprom mit erhoehtem wirkungsgrad
DE3009719C2 (de)
DE19505293A1 (de) Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand
DE3842511A1 (de) Nichtfluechtige halbleiterspeichereinrichtung mit einer einrichtung zum speichern von 3-pegel-daten
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE4020007A1 (de) Nichtfluechtiger speicher
DE3334296T1 (de) Schwebe-Gate-Speicher
DE19818779A1 (de) Halbleitervorrichtung
DE102016204825A1 (de) Halbleitervorrichtung
DE3034551A1 (de) Arbeitsspeicher und verfahren zu seinem betreiben
DE102007052217A1 (de) Integrierter Schaltkreis mit NAND-Speicherzellen-Strängen
DE2624157A1 (de) Halbleiterspeicher
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE3244488C2 (de)
DE4407248B4 (de) EEPROM-Flash-Speicherzelle und Verfahren zum Bilden einer EEPROM-Flash-Speicherzelle
DE10158019C2 (de) Floatinggate-Feldeffekttransistor
DE19807010A1 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE112004000658B4 (de) Verfahren zum Programmieren einer Doppelzellenspeichereinrichtung zur Speicherung von Mehrfach-Datenzuständen pro Zelle
DE19807009A1 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE10249009A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee