DE19833237B4 - Halbleiterdünnfilm und Halbleitergerät - Google Patents

Halbleiterdünnfilm und Halbleitergerät Download PDF

Info

Publication number
DE19833237B4
DE19833237B4 DE19833237A DE19833237A DE19833237B4 DE 19833237 B4 DE19833237 B4 DE 19833237B4 DE 19833237 A DE19833237 A DE 19833237A DE 19833237 A DE19833237 A DE 19833237A DE 19833237 B4 DE19833237 B4 DE 19833237B4
Authority
DE
Germany
Prior art keywords
thin film
semiconductor thin
electron beam
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19833237A
Other languages
English (en)
Other versions
DE19833237A1 (de
Inventor
Shunpei Yamazaki
Hisashi Ohtani
Toru Mitsuki
Akiharu Miyanaga
Yasushi Ogata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE19833237A1 publication Critical patent/DE19833237A1/de
Application granted granted Critical
Publication of DE19833237B4 publication Critical patent/DE19833237B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation

Abstract

Halbleiterdünnfilm, der einen zusammenhängenden Körper aus zahlreichen Kristallen in Form von Stangen oder flachen Stangen aufweist, die jeweils Silizium als Hauptbestandteil enthalten, wobei eine Hauptorientierungsebene mit einer {110}-Ebene zusammenfällt, wobei in dem Halbleiterdünnfilm eine Konzentration sowohl von Kohlenstoff als auch von Stickstoff 5 × 1017 Atome/cm3 oder weniger beträgt, und eine Konzentration an Sauerstoff 1 × 1018 Atome/cm3 oder weniger beträgt, und die stangenförmigen Kristalle oder die Kristalle in Form flacher Stangen einander berühren, während Drehwinkel mit Absolutwerten gebildet werden, die innerhalb von 3° liegen.

Description

  • Die vorliegende Erfindung betrifft einen Halbleiterdünnfilm, der auf einem Substrat ausgebildet ist, welches eine isolierende Oberfläche aufweist, und betrifft ein Halbleitergerät, welches einen derartigen Halbleiterdünnfilm als seine aktive Schicht verwendet. Insbesondere betrifft die Erfindung einen derartigen Halbleiterdünnfilm und ein derartiges Halbleitergerät, bei denen der Halbleiterdünnfilm aus einem Material hergestellt ist, dessen Hauptbestandteil Silizium ist.
  • Weiterhin betrifft die Erfindung eine Halbleiterschaltung und ein elektrooptisches Gerät, die aus Halbleitergeräten bestehen, beispielsweise aus Dünnfilmtransistoren, und betrifft einen elektronische Einrichtung, die eine derartige Halbleiterschaltung und ein derartiges elektrooptisches Gerät verwendet.
  • Bei der vorliegenden Erfindung ist der Begriff ”Halbleitergerät” so zu verstehen, daß er sämtliche voranstehend geschilderten Einrichtungen wie Dünnfilmtransistoren, Halbleiterschaltungen, elektrooptische Geräte und elektronische Einrichtungen umfaßt; es werden daher sämtliche Geräte und Einrichtungen, die auf der Grundlage von Halbleitereigenschaften arbeiten, als Halbleitergeräte bezeichnet. Die in den Patentansprüchen angegebenen Halbleitergeräte sind daher nicht auf einzelne Elemente wie etwa einen Dünnfilmtransistor beschränkt, und umfaßt Halbleiterschaltungen und elektrooptische Geräte, die durch Vereinigung derartiger Einzelelemente aufgebaut sind, sowie elektronische Einrichtungen, die eine derartige Halbleiterschaltung oder ein elektrooptisches Gerät als Teil verwenden.
  • Seit einigen Jahren haben die Vorgehensweisen zur Erzeugung von Dünnfilmtransistoren (TFTs) unter Verwendung eines Halbleiterdünnfilms (Dicke einige zehn bis einige hundert Nanometer), der auf einem Substrat vorgesehen ist, das mit einer isolierenden Oberfläche versehen ist, beträchtliche Beachtung gefunden. Momentan werden mit hoher Geschwindigkeit Dünnfilmtransistoren entwickelt, insbesondere als Schaltelemente von Bildanzeigegeräten, beispielsweise Flüssigkristallbildanzeigegeräten.
  • Es wird beispielsweise bei Flüssigkristallanzeigegeräten versucht, TFTs bei jeder Art elektrischer Schaltungen einzusetzen, beispielsweise bei einer Pixelmatrixschaltung, in welcher in Matrixform angeordnete Pixelbereiche einzeln gesteuert werden, bei Treiberschaltungen zum Steuern einer Pixelmatrixschaltung, oder bei einer Logikschaltung (einer Operationsschaltung, einer Speicherschaltung, einem Taktgenerator und dergleichen) zur Bearbeitung eines externen Datensignals.
  • Momentan wird bei TFTs ein Film aus amorphem Silizium als aktive Schicht verwendet, soweit ein Einsatz in der Praxis erfolgte. Allerdings sind TFTs, die einen Film aus kristallinem Silizium, beispielsweise einen Polysiliziumfilm, verwenden, für Schaltungen wie etwa eine Treiberschaltung und eine Logikschaltung erforderlich, die mit noch höherer Geschwindigkeit arbeiten müssen.
  • Beispielsweise sind Vorgehensweisen der vorliegenden Anmelderin, die in den japanischen Veröffentlichungen JP 07-130652 A und JP 08-078329 A beschrieben sind, als Verfahren zur Herstellung eines kristallinen Siliziumfilms auf einem Glassubstrat bekannt. Diese Beschreibungen werden in die vorliegende Anmeldung durch Bezugnahme eingeschlossen. Unter Verwendung eines Katalysatorelements zur Beschleunigung der Kristallbildung eines amorphen Siliziumfilms ermöglichen es die in diesen Veröffentlichungen vorgeschlagenen Vorgehensweisen, einen kristallinen Siliziumfilm mit höherem Kristallanteil durch eine Wärmebehandlung von etwa 4 Stunden bei 500 bis 600°C herzustellen.
  • Die in der Veröffentlichung Nr. JP 08-078329 A beschriebene Vorgehensweise besteht darin, daß die voranstehende Technik dazu verwendet wird, Kristallwachstum in einer Richtung annähernd parallel zur Substratoberfläche hervorzurufen. Die vorliegenden Erfinder bezeichnen einen sich ergebenden kristallisierten Bereich als ”Querwachstumsbereich”.
  • Selbst eine Treiberschaltung, die unter Verwendung derartiger TFTs aufgebaut ist, kann jedoch nicht vollständig die erforderlichen Leistungen zur Verfügung stellen. Insbesondere ist es momentan unmöglich, unter Verwendung herkömmlicher TFTs Hochgeschwindigkeits-Logikschaltungen aufzubauen, die bei extrem hohen Geschwindigkeiten (Megahertz bis Gigahertz) arbeiten müssen.
  • Um den Kristallanteil eines kristallinen Siliziumfilms zu verbessern, der Korngrenzen aufweist (als Polysiliziumfilm bezeichnet), haben die Erfinder mittels Trial and Error Versuche angestellt, wie beispielsweise bei einem halbamorphem Halbleiter (japanische Veröffentlichung JP 57-160121 A usw.) und einem Monodomänen-Halbleiter (japanische Veröffentlichung JP 08-139019 A ). Diese Veröffentlichungen werden in die vorliegende Anmeldung durch Bezugnahme eingeschlossen.
  • Das Konzept, welches den in den voranstehend angegebenen Veröffentlichungen geschilderten Halbleiterfilmen gemeinsam ist, besteht darin, Korngrenzen so auszubilden, daß sie im wesentlichen unschädlich sind. Das wesentlichste Ziel bestand daher darin, Korngrenzen im wesentlichen auszuschalten, um so eine glatte Bewegung von Ladungsträgern (Elektronen oder Löchern) zu ermöglichen.
  • Die in den voranstehend angegebenen Veröffentlichungen beschriebenen Halbleiterfilme sind jedoch in der Hinsicht immer noch unzureichend, daß sie es Logikschaltungen nicht gestatten, den erforderlichen Hochgeschwindigkeitsbetrieb durchzuführen. Um ein System zu verwirklichen, bei welchem Logikschaltungen eingesetzt werden, ist es daher erforderlich, ein Material zu entwickeln, das bislang noch nicht bekannt ist, also ein vollständig neues Material.
  • Ein Vorteil der vorliegenden Erfindung besteht in der Erfüllung der voranstehend angegebenen Anforderung, also in der Bereitstellung eines Halbleiterdünnfilms, mit dem ein Halbleitergerät mit extrem hoher Leistung erzielt werden kann, welches den Aufbau derartiger Hochgeschwindigkeitslogikschaltungen gestattet, wie sie durch herkömmliche TFTs nicht zur Verfügung gestellt werden können. Ein weiterer Vorteil der vorliegenden Erfindung besteht in der Bereitstellung eines Halbleitergeräts, welches den voranstehend geschilderten Halbleiterdünnfilm benutzt.
  • Die Erfindung stellt einen Halbleiterdünnfilm zur Verfügung, der als Sammelkörper aus zahlreichen stangenartigen Kristallen oder Kristallen in Form flacher Stangen ausgebildet ist, bei denen jeweils Silizium der Hauptbestandteil ist, wobei die Hauptorientierungsebene annähernd mit der {110}-Ebene zusammenfällt; in dem Halbleiterdünnfilm beträgt die Konzentration sowohl von Kohlenstoff als auch von Stickstoff 5 × 1017 Atome/cm3 oder weniger, und beträgt die Sauerstoffkonzentration 1 × 1018 Atome/cm3 oder weniger; und die Kristalle in Form von Stangen oder flachen Stangen berühren einander, während sie Drehwinkel ausbilden, deren Absolutwerte innerhalb von 3° liegen.
  • Der voranstehend geschilderte Halbleiterdünnfilm kann so ausgebildet sein, daß ein Elektronenstrahlbeugungsmuster des Halbleiterdünnfilms infolge der <110>-Orientierung besonders regelmäßig ausgebildet ist, wobei jeder der Beugungspunkte des Elektronenstrahlbeugungsmusters annähernd kreisförmig ist, und das Verhältnis der Länge der kleinen Achse zur Länge der großen Achse jedes der Beugungspunkte im Bereich von 1/1 bis 1/1,5 liegt.
  • Der voranstehend geschilderte Halbleiterdünnfilm kann so ausgebildet sein, daß ein Elektronenstrahlbeugungsmuster des Halbleiterdünnfilms infolge der <110>-Orientierung besonders regelmäßig ausgebildet ist, wobei jeder der Beugungspunkte des Elektronenstrahlbeugungsmusters eine Verbreiterung aufweist, die auf einem Kreis liegt, dessen Zentrum im Zentrumspunkt eines Elektronenstrahlbeleuchtungsbereiches liegt, und die Tangente an jeden der Beugungspunkte von dem Zentrumspunkt des Elektronenstrahlbeleuchtungsbereiches und ein Linienabschnitt, der dem Zentrumspunkt des Elektronenstrahlbeleuchtungsbereiches und den Zentrumspunkt des Beugungspunktes verbindet, einen Winkel bilden, der innerhalb von ±1,5° liegt.
  • Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen. Es zeigt:
  • 1A und 1B Photographien von Elektronenstrahlbeugungsmustern von Halbleiterdünnfilmen;
  • 2A und 2B eine schematische Darstellung des Elektronenstrahlbeugungsmusters von 1A;
  • 3A bis 3C die Richtungsbeziehungen eines Halbleiterdünnfilms;
  • 4A bis 4C Formen von Korngrenzen;
  • 5A bis 5E sowie
  • 6A bis 6D ein Herstellungsverfahren für ein Halbleitergerät gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 7 eine Schnittansicht eines elektrooptischen Gerätes gemäß einer fünften Ausführungsform der Erfindung;
  • 8 das Aussehen eines Aktivmatrixsubstrats gemäß der fünften Ausführungsform;
  • 9 eine Schnittansicht eines Aktivmatrixsubstrats gemäß einer sechsten Ausführungsform der Erfindung;
  • 10 eine Schnittansicht eines Aktivmatrixsubstrats gemäß einer siebten Ausführungsform der Erfindung;
  • 11A und 11B Beispiele für dreidimensionale Halbleiterschaltungen gemäß einer neunten Ausführungsform der Erfindung;
  • 12A bis 12F Beispiele für elektronische Einrichtungen gemäß einer elften Ausführungsform der Erfindung;
  • 13 ein Diagramm mit einer Darstellung eines SIMS-Meßergebnisses;
  • 14A und 14B TEM-Photographien, welche Kristallkörner kristalliner Siliziumfilme zeigen;
  • 15A bis 15C ein Modell zur Erzeugung und Auslöschung von Defekten;
  • 16A bis 16C ein Herstellungsverfahren für ein Halbleitergerät gemäß einer achten Ausführungsform der vorliegenden Erfindung;
  • 17A bis 17B TEM-Photographien von Kristallkörnern eines Halbleiterdünnfilms;
  • 18A und 18B TEM-Photographien eines Dunkelfeldbildes des Halbleiterdünnfilms;
  • 19 eine TEM-Photographie, die ein Lichtfeldbild des Halbleiterdünnfilms zeigt;
  • 20A bis 20C TEM-Photographien eines Zustands von Korngrenzen des Halbleiterdünnfilms;
  • 21A bis 21C TEM-Photographien eins Zustands von Korngrenzen des Halbleiterdünnfilms;
  • 22A bis 22C TEM-Photographien eines Zustands von Korngrenzen des Halbleiterdünnfilms;
  • 23A und 23B Ansichten des oberen Aufbaus und des Schnittaufbaus eines Pixel-TFT; und
  • 24 eine TEM-Photographie des Schnittaufbaus eines Pixel-TFT.
  • Die zusammenfassend voranstehend geschilderte vorliegende Erfindung wird nachstehend im einzelnen unter Bezugnahme auf Ausführungsformen geschildert.
  • AUSFÜHRUNGSFORM 1
  • Diese Ausführungsform betrifft ein Herstellungsverfahren für einen Halbleiterdünnfilm gemäß der vorliegenden Erfindung und ein Halbleitergerät (genauer gesagt, einen TFT), welches den Halbleiterdünnfilm als seine aktive Schicht verwendet. Das Herstellungsverfahren wird grundlegend unter Bezugnahme auf die 5A bis 5E sowie 6A bis 6D beschrieben.
  • Zuerst wird ein Siliziumsubstrat 501 als Substrat hergestellt, welches eine isolierende Oberfläche aufweist. Das Siliziumsubstrat 501 wurde durch eine Wasserstoffwärmebehandlung reduziert. Ein thermischer Oxidationsfilm 502 wird dann dadurch hergestellt, daß eine thermische Oxidation auf dem Siliziumsubstrat 501 in einer Atmosphäre durchgeführt wird, die ein Halogenidgas enthält (HCl-Gas bei der vorliegenden Ausführungsform).
  • Der sich ergebende thermisch oxidierte Film 502 weist die Eigenschaft auf, daß er besonders gleichmäßig eben ist. Durch Optimierung der Bedingungen für die thermische Oxidation kann bei der vorliegenden Ausführungsform ein thermischer Oxidationfilm erhalten werden, bei welchem der Mittelwert der Höhenunterschiede zwischen Ausnehmungen und Vorsprüngen 5 nm oder weniger beträgt (typischerweise 3 nm oder weniger; vorzugsweise 2 nm oder weniger), oder aber, wenn 100 Paare aus Ausnehmungen/Vorsprüngen untersucht werden, die Differenz der Höhen von Ausnehmungen und Vorsprüngen 10 nm oder weniger für sämtliche 100 Paare beträgt, und 5 nm oder weniger für 90 dieser 100 Paare beträgt.
  • Auf diese Weise wird ein Substrat, welches eine extrem ebene isolierende Oberfläche aufweist, erhalten, wie in 5A gezeigt. Die überragende Ebenheit spielt eine wesentliche Rolle bei der Ausbildung eines Halbleiterdünnfilms gemäß der Erfindung.
  • Dann wird ein amorpher Siliziumfilm 503 so hergestellt, daß seine Dicke, also die endgültige Dicke (das heißt die Dicke nach der Verringerung der Dicke infolge der thermischen Oxidation) 10 bis 75 nm betragt (vorzugsweise 15 bis 45 nm). Bei der vorliegenden Ausführungsform wird die Herstellung des Films mittels Niederdruck-CVD unter folgenden Bedingungen durchgeführt:
    Filmausbildungstemperatur: 456°C
    Filmausbildungsdruck: 0,5 Torr
    Filmausbildungsgase: He Helium 300 sccm (Standardkubikzentimeter) Si2H6 (Disilan) 250 sccm
  • Es ist wesentlich, daß die Verunreinigungskonzentrationen in dem Film während der Filmherstellung gründlich gesteuert werden. Bei der vorliegenden Ausführungsform werden die Konzentrationen an C (Kohlenstoff), N (Stickstoff) und O (Sauerstoff), welche Verunreinigungen darstellen, die die Kristallbildung des amorphen Siliziumfilms 503 bei ihrem Vorhandensein beeinträchtigen, folgendermaßen eingestellt. Die Konzentration sowohl von C als auch von N wird so gesteuert, daß sie weniger als 5 × 1018 Atome/cm3 beträgt (typischerweise 5 × 1017 Atome/cm3 oder weniger; vorzugsweise 2 × 1017 Atome/cm3 oder weniger). Die Konzentration an O wird so gesteuert, daß sie geringer als 1,5 × 1019 Atome/cm3 (typischerweise 1 × 1018 Atome/cm3 oder weniger; vorzugsweise 5 × 1017 Atome/cm3 oder weniger). Dies liegt daran, daß dann, wenn irgendeine dieser Verunreinigungen mit höherer Konzentration als den voranstehend angegebenen Werten entsprechend vorhanden ist, dies die Kristallbildung negativ beeinflußt, die später erfolgt, wodurch möglicherweise die Qualität des Films nach der Kristallbildung beeinträchtigt wird.
  • 13 zeigt das Ergebnis einer SIMS-Untersuchung (Sekundärionenmassenspektroskopie), bei welcher die Verunreinigungskonzentration in einem amorphen Siliziumfilm gemessen wurde, der unter den Bedingungen gemäß der vorliegenden Ausführungsform hergestellt wurde. Die Probe war so ausgebildet, daß ein amorpher Siliziumfilm mit einer Dicke von 0,5 μm auf einem Siliziumwafer hergestellt wurde. 13 bestätigt, daß die Konzentrationen von C, N und O sämtlich innerhalb der voranstehend angegebenen Bereiche lagen. Es wird darauf hingewiesen, daß im Zusammenhang der vorliegenden Anmeldung die Konzentration eines Elements in einem Film durch einen Minimalwert bei einem SIMS-Meßergebnis definiert wird.
  • Um die voranstehenden Merkmale zu erzielen ist es wünschenswert, daß bei einem Niederdruck-CVD-Ofen, der bei der vorliegenden Ausführungsform verwendet wird, eine Trockenreinigung regelmäßig durchgeführt wird, um dessen Filmausbildungskammer rein zu halten. Die Trockenreinigung kann so durchgeführt werden, daß man ClF3-Gas (Chlor-Fluoridgas) mit 100 bis 300 sccm durch den Ofen fließen läßt, der auf 200 bis 400°C erwärmt wird, und die Filmausbildungskammer durch Fluor gereinigt wird, welches durch thermische Zersetzung erzeugt wird.
  • Soweit die Erfinder wissen können Ablagerungen (die hauptsächlich aus Materialien mit Silizium als Hauptbestandteil bestehen) mit einer Dicke von etwa 2 μm vollständig innerhalb von 4 Stunden entfernt werden, wenn die Temperatur im Ofen auf 300°C eingestellt wird, und die Flußrate von ClF3-Gas auf 300 sccm eingestellt wird.
  • Auch die Wasserstoffkonzentration in dem amorphem Siliziumfilm 503 stellt einen wichtigen Parameter dar; es scheint so, daß ein Film mit besserer Kristallinität dann erhalten werden kann, wenn man den Wasserstoffgehalt kleiner wählt. Daher wird vorzugsweise der amorphe Siliziumfilm 503 mittels Niederdruck-CVD hergestellt. Es ist möglich, Plasma-CVD einzusetzen, durch Optimierung der Filmausbildungsbedingungen.
  • Danach wird ein Schritt zur Kristallbildung des amorphen Siliziumfilms 503 durchgeführt, unter Verwendung der Vorgehensweise, die von den vorliegenden Erfindern entwickelt wurde, und in der japanischen Veröffentlichung JP 07-130 652 A beschrieben ist. Obwohl jede der Vorgehensweisen verwendet werden, die bei der ersten und zweiten Ausführungsform dieser Veröffentlichung geschildert werden, ist in Bezug auf die vorliegende Erfindung die Vorgehensweise der zweiten Ausführungsform vorzuziehen (wie sie im einzelnen in der japanischen Veröffentlichung JP 08-078329 A beschrieben ist). Diese Veröffentlichungen werden in die vorliegende Anmeldung durch Bezugnahme eingeschlossen.
  • Bei der in der Veröffentlichung JP 08-078329 A beschriebenen Vorgehensweise wird zuerst ein Maskenisolierfilm 504 zur Auswahl eines Katalysatorelementzuführungsbereiches ausgebildet. Dann wird eine nickelhaltige Schicht 505 dadurch hergestellt, daß durch Schleuderguß eine nickelhaltige (Ni-haltige) Lösung als Katalysatorelement zur Beschleunigung der Kristallbildung des amorphen Siliziumfilms 503 (vgl. 5B) aufgebracht wird.
  • Beispiele für nutzbare Katalysatorelemente abgesehen von Nickel sind Kobalt (Co), Eisen (Fe), Palladium (Pb), Platin (Pt), Kupfer (Cu), Gold (Au), Germanium (Ge), Blei (Pb) und Indium (In).
  • Das Verfahren zum Hinzufügen des Katalysatorelements ist auf Schleuderguß nicht beschränkt, und es kann auch eine Ionenimplantation oder Plasmadotierung eingesetzt werden, wobei in beiden Fallen eine Abdecklackmaske verwendet wird. Der letztgenannte Fall ist besonders wirksam bei der Herstellung weiter verkleinerter Schaltungen, da der Katalysatorelementhinzufügungsbereich klein ist, und die Wachstumslänge eines Querwachstumsbereiches leicht gesteuert werden kann.
  • Nach Beendigung des Katalysatorelementhinzufügungsschrittes wird eine Wasserstoffentfernung 1 Stunde lang bei 450°C durchgeführt, und dann, wird der amorphe Siliziumfilm 503 dadurch kristallin ausgebildet, daß eine Wärmebehandlung bei 500 bis 700°C (typischerweise 550 bis 650°C) über 4 bis 24 Stunden in einer Inergas-, Wasserstoff- oder Sauerstoffatmosphäre durchgeführt wird. Bei der vorliegenden Ausführungsform wird eine Wärmebehandlung bei 570°C über 14 Stunden in einer Stickstoffatmosphäre durchgeführt.
  • Hierbei geht die Kristallbildung des amorphen Siliziumfilms 503 bevorzugt von Kernen aus, die in einem Nickelzuführungsbereich 506 auftreten, und entsteht ein Kristallbereich 507 infolge eines Wachstums, welches parallel zur Oberfläche des Substrats 501 vor sich geht (sh. 5C). Von den Erfindern wird der Kristallbereich 507 als Querwachstumsbereich bezeichnet. Der Querwachstumsbereich ist in der Hinsicht vorteilhaft, daß er insgesamt verbesserte Kristallinitätseigenschaften aufweist, da er eine Ansammlung von Kristallen darstellt, die im wesentlichen gleiche Kristalleigenschaften aufweisen.
  • Nach Beendigung der Wärmebehandlung für die Kristallbildung wird der Maskenisolierfilm 507 entfernt, und dann erfolgt die Ausbildung eines Musters, um eine inselförmige Halbleiterschicht (aktive Schicht) 508 auszubilden, die vollständig einen Teil des Querwachstumsbereiches 507 bildet. Dann wird ein Gateisolierfilm 509 hergestellt, der ein Isolierfilm ist, welcher Silizium enthält. Die Dicke des Gateisolierfilms 509 kann im Bereich von 20 bis 250 nm eingestellt werden, in Bezug auf die Dicke, die in einem späteren thermischen Oxidationsschritt ansteigt. Das Filmausbildungsverfahren kann ein bekanntes Dampfphasenverfahren sein (Plasma-CVD, Sputtern, und dergleichen).
  • Dann wird, wie in 5C gezeigt, eine Wärmebehandlung (ein Katalysatorelementgettervorgang) durchgeführt, um die Konzentration des Katalysatorelements (Nickel) zu verringern oder vollständig zum Verschwinden zu bringen. Bei dieser Wärmebehandlung wird ein Halogenelement bei der Behandlungsatmosphäre vorgesehen, um den Metallelementgettereffekt des Halogenelements zu nutzen.
  • Um vollständig den Gettereffekt des Halogenelements einzusetzen wird vorzugsweise die Wärmebehandlung bei einer Temperatur oberhalb von 700°C durchgeführt. Bei 700°C oder weniger besteht die Möglichkeit, daß die Halogenverbindung in der Behandlungsatmosphäre kaum zersetzt wird, und daher kein Gettereffekt erzielt wird. Infolgedessen wird die Wärmebehandlungstemperatur vorzugsweise auf 800 bis 1000°C (typischerweise 950°C) eingestellt, und wird die Behandlungszeit auf 0,1 bis 6 Stunden (typischerweise 0,5 bis 1 Stunde) eingestellt.
  • Ein typisches Beispiel besteht darin, daß eine Wärmebehandlung bei 950°C 30 Minuten lang in einer Atmosphäre durchgeführt wird, die Wasserstoffchlorid (HCl) bei 0,5 bis 10 Vol.-% enthält (3 Vol.-% bei der vorliegenden Ausführungsform), in Bezug auf Sauerstoff. Eine HCl-Dichte, die größer als der voranstehend angegebene Bereich ist, ist nicht wünschenswert, da Oberflächenunebenheiten ausgebildet werden, deren Tiefe oder Höhe der Dicke der aktiven Schicht 508 entspricht.
  • Abgesehen von HCl-Gas kann auch eine oder mehrere der Verbindungen verwendet werden, die aus Verbindungen ausgesucht sind, die ein Halogenelement von HF, NF3, HBr, Cl2, ClF3, BCl3, F2, Br2 usw. enthalten.
  • Bei diesem Schritt wird Nickel in der aktiven Schicht 508 durch die Einwirkung von Chlor gegettert, und in die Luft in Form von flüchtigem Nickelchlorid entfernt. Nach der Durchführung dieses Schrittes ist die Nickelkonzentration in der aktiven Schicht 508 auf 5 × 1017 Atome/cm3 oder weniger verringert (typischerweise 2 × 1017 Atome/cm3 oder weniger). Nach den Erfahrungen der vorliegenden Erfinder fuhrt eine Nickelkonzentration von 1 × 1018 Atomen/cm3 oder weniger (vorzugsweise 5 × 1017 Atome/cm3 oder weniger) nicht zu irgendwelchen negativen Einwirkungen auf die TFT-Eigenschaften.
  • Die voranstehend geschilderte Getterbehandlung ist auch für andere Metallelemente als Nickel wirksam. Metallelemente, die dem Siliziumfilm zugemischt werden können, sind hauptsächlich die Konstruktionsbestandteile (typischerweise Aluminium, Eisen, Chrom usw.) der Filmherstellungskammer. Die voranstehend geschilderte Getterbehandlung kann die Konzentrationen dieser Metallelemente auf 5 × 1017 Atome/cm3 oder weniger verringern (vorzugsweise auf 2 × 1017 Atome/cm3 oder weniger).
  • Nach der voranstehend geschilderten Getterbehandlung bleibt das Halogenelement, welches bei der Getterbehandlung verwendet wurde, in der aktiven Schicht 508 mit einer Konzentration von 1 × 1015 bis 1 × 10201020 Atomen/cm3 zurück.
  • Bei der voranstehend geschilderten Wärmebehandlung breitet sich die thermische Oxidationsreaktion an der Grenzfläche zwischen der aktiven Schicht 508 und dem Gateisolierfilm 509 aus, wodurch die Dicke des Gateisolierfilms 509 um die Dicke eines sich ergebenden thermischen Oxidationsfilms ansteigt. Durch Ausbildung eines thermischen Oxidationsfilms auf diese Art und Weise kann man eine Halbleiter/Isolierfilmgrenzfläche mit einer sehr kleinen Anzahl an Grenzflächenzuständen erhalten. Die Wärmebehandlung sorgt auch für den Effekt, daß Fehler bei der Ausbildung des thermischen Oxidationsfilms an den Enden der aktiven Schicht 508 (Randausdünnung) verhindert werden können.
  • Weiterhin kann die Filmqualität des Gateisolierfilms 509 dadurch verbessert werden, daß eine Wärmebehandlung bei 950°C 1 Stunde lang in einer Stickstoffatmosphäre durchgeführt wird, nachdem die voranstehend geschilderte Wärmebehandlung in einer Halogenatmosphäre erfolgte.
  • Es wird darauf hingewiesen, daß ein Halogenelementgettervorgang zwischen einem Kristallisierungsschritt und einem Filmausbildungsschritt für einen Gateisolierfilm durchgeführt werden kann.
  • Daraufhin wird ein (nicht dargestellter) Metallfilm mit Aluminium als Hauptbestandteil ausgebildet, und dann so mit einem Muster versehen, daß ein Gateelektrodenstartteil 510 (sh. 5E) erhalten wird. Bei der vorliegenden Ausführungsform wird ein Aluminiumfilm ausgebildet, der Scandium mit 2 Gew.-% enthält. Abgesehen von einem derartigen Aluminiumfilm kann auch ein Tantalfilm, ein Film aus leitfähigem Silizium und dergleichen verwendet werden.
  • In dieser Stufe wird eine Vorgehensweise der Erfinder eingesetzt, die in der japanischen Veröffentlichung JP 07-135318 A beschrieben ist. Deren Offenbarung wird in die vorliegende Anmeldung durch Bezugnahme eingeschlossen. Diese Veröffentlichung beschreibt eine Vorgehensweise, bei welcher Source- und Dreinbereiche und Bereiche mit niedriger Verunreinigungskonzentration mittels Selbstausrichtung unter Verwendung eines anodisch hergestellten Oxidfilms ausgebildet werden. Diese Vorgehensweise wird nachstehend kurz geschildert.
  • Zuerst wird in einem Zustand, in welchem ein Lackfilm (nicht dargestellt), der zur Musterbildung des Aluminiumfilms verwendet wurde, unverändert gelassen wird, Anodisierung in einer 3%-tigen, wässerigen Lösung von Oxalsäure durchgeführt, wodurch ein poröser, anodischer Oxidfilm 511 ausgebildet wird. Da die Dicke des anodischen Oxidfilms 511 der Länge der Bereiche mit Verunreinigungen niedriger Konzentration entspricht, die später ausgebildet werden, wird die Ausbildung des anodischen Oxidfilms so gesteuert, daß die letztgenannten Bereiche den gewünschten Wert aufweisen.
  • Dann wird, nachdem der (nicht gezeigte) Lackfilm entfernt wurde, eine Anodisierung in einem Elektrolyten durchgeführt, der durch Mischung von Weinsäure (3%) in eine Ethylenglycollösung erhalten wird. Dies führt dazu, daß ein dichter, nicht-poröser anodischer Oxidfilm 512 ausgebildet wird. Seine Dicke kann auf 70 bis 120 nm eingestellt werden.
  • Ein Aluminiumfilm 513, der nach den voranstehend geschilderten zwei Anodisationsschritten übrigbleibt, dient im wesentlichen als Gateelektrode (sh. 6A).
  • Dann wird durch Trockenätzung der Gateisolierfilm 509 geätzt, unter Verwendung der Gateelektrode 513 und des porösen anodischen Oxidfilms 511 als Maske. Daraufhin wird der poröse anodische Oxidfilm 511 entfernt. Die Endabschnitte eines sich ergebenden Gateisolierfilms 514 springen um die Dicke des porösen anodischen Oxidfilms 511 vor (vgl. 6B).
  • Dann wird ein Schritt durchgeführt, bei welchem ein Verunreinigungselement hinzugefügt wird, damit ein Leitfähigkeitstyp entsteht. Das Verunreinigungselement kann vom Typ P (Phosphor) oder As (Arsen) für Leitfähigkeit des Typs n sein, oder aus B (Bor) oder In (Indium) für Leitfähigkeit des P-Typs bestehen.
  • In diesem Schritt wird zuerst die Hinzufügung einer Verunreinigung bei hoher Beschleunigungsspannung durchgeführt, um n–-Bereiche auszubilden. Da die Beschleunigungsspannung so hoch wie etwa 80 kV ist, wird das Verunreinigungselement nicht nur den freiliegenden Abschnitten der aktiven Schicht 508 zugeführt, sondern auch jenen Abschnitten der aktiven Schicht 508, die unter den freiliegenden Endabschnitten des Gateisolierfilms 514 liegen. Dann wird eine zweite Hinzufügung von Verunreinigungen bei niedriger Beschleunigungsspannung durchgeführt, um n+-Bereiche auszubilden. auszubilden. Da die Beschleunigungsspannung so niedrig wie etwa 10 kV ist, dient der Gateisolierfilm 514 als Maske.
  • Unter den durch die voranstehend geschilderten Schritte ausgebildeten Verunreinigungsbereichen wird der n+-Bereich ein Sourcebereich 515 sowie ein Drainbereich 516, und werden die n–-Bereiche zu einem Paar von Bereichen mit Verunreinigungen niedriger Konzentration 517 (von denen einer als LDD-Bereich bezeichnet wird). Das Verunreinigungselement wird dem Abschnitt der aktiven Schicht 508 direkt unter der Gateelektrode 513 nicht zugefügt, welcher ein intrinsischer oder im wesentlichen intrinsischer Kanalausbildungsbereich 518 wird (sh. 6C).
  • Nachdem auf die voranstehend geschilderte Weise die aktive Schicht fertig gestellt wurde, wird das Verunreinigungselement aktiviert, durch Kombination von Ofenanlassen, Laseranlassen, Lampenanlassen usw. Zur gleichen Zeit werden Beschädigungen der aktiven Schicht repariert, die bei dem Verunreinigungselementhinzufügungsschritt auftraten.
  • Dann wird ein 500 nm dicker Zwischenschicht-Isolierfilm 519 ausgebildet, der ein Siliziumoxidfilm sein kann, ein Siliziumnitridfilm, ein Siliziumoxinitridfilm, ein Film aus einem organischen Harz, oder ein entsprechender Mehrschichtfilm.
  • Nachdem dann Kontaktlöcher ausgebildet wurden, werden eine Sourceelektrode 520 und eine Drainelektrode 521 hergestellt. Schließlich wird mit dem gesamten Gerät eine Wasserstoffbehandlung durch Erhitzung des gesamten Substrats bei 350°C über 1 bis 2 Stunden durchgeführt, wodurch freie Bindungen in den Filmen (insbesondere in der aktiven Schicht) abgesättigt werden. Auf diese Weise wird ein TFT mit dem in 6D gezeigten Aufbau hergestellt.
  • Da die Erfindung die Vorgehensweise in Bezug auf einen Halbleiterdünnfilm betrifft, der eine aktive Schicht bildet, wird die vorliegende Erfindung durch den übrigen Aufbau und die übrigen Anordnungen überhaupt nicht beschränkt. Daher läßt sich die Erfindung einfach bei TFTs einsetzen, die andere Strukturen und Aufbauten als bei der vorliegenden Erfindung aufweisen.
  • Kenntnisse in Bezug auf in der aktiven Schicht enthaltenen Verunreinigungen
  • Eine aktive Schicht (ein Halbleiterdünnfilm) gemäß der vorliegenden Ausführungsform weist das Merkmal auf, daß sie keine oder im wesentlichen keine der folgenden Substanzen enthält: C (Kohlenstoff), N (Stickstoff) und O (Sauerstoff), welche Elemente darstellen, die die Kristallausbildung der aktiven Schicht behindern. Dieses Merkmal wird durch gründliche Handhabung der Verunreinigungen (Verschmutzungen) erzielt.
  • Bei der vorliegenden Ausführungsform wird die Zumischung von C, N und O dadurch gründlich vermieden, daß ein Film aus amorphem Silizium ausgebildet wird, was notwendigerweise zu dem Merkmal führt, daß die Konzentration sowohl von C als auch N in dem endgültigen Halbleiterfilm höchstens weniger als 5 × 1018 Atome/cm3 beträgt (typischerweise 5 × 1017 Atome/cm3 oder weniger; bevorzugt 2 × 1017 Atome/cm3 oder weniger), und die Konzentration an O höchstens weniger als 1,5 × 1019 Atome/cm3 beträgt (typischerweise 1 × 1018 Atome/cm3 oder weniger; vorzugsweise 5 × 1017 Atome/cm3 oder weniger).
  • Ein reiner Halbleiterfilm, der nur aus Silizium besteht, weist eine Siliziumkonzentration von etwa 5 × 1022 Atome/cm3 auf. Eine Konzentration an Verunreinigungselementen von 5 × 1018 Atomen/cm3 als Beispiel entspricht daher etwa 0,01 Atom-%.
  • Um eine bessere Kristallinität zu erzielen ist es wünschenswert, daß die Konzentrationen an C, M und O in dem endgültigen Halbleiterfilm weniger als die Meßgrenze der SIMS-Untersuchung betragen, und es ist besonders wünschenswert, daß der endgültige Halbleiterfilm solche Verunreinigungen überhaupt nicht enthält.
  • SIMS-Untersuchungen der Erfindung haben ergeben, daß dann, wenn als Ausgangsfilm ein Film aus amorphem Silizium verwendet wird, bei welchem die Konzentrationen an C, N und O innerhalb der voranstehend geschilderten Bereiche liegen, die Konzentrationen an C, N und O, die in der aktiven Schicht eines fertiggestellten TST enthalten sind, ebenfalls innerhalb der voranstehend geschilderten Bereiche liegen.
  • Kenntnisse in Bezug auf die Kristallstruktur der aktiven Schicht
  • Mikroskopisch weist eine aktive Schicht, die durch den voranstehend geschilderten Herstellungsvorgang hergestellt wird, eine solche Kristallstruktur auf, daß mehrere stangenförmige (oder die Form einer flachen Stange aufweisende) Kristalle annähernd parallel zueinander so angeordnet sind, daß sie regelmäßig angeordnet sind, und in eine bestimmte Richtung zeigen. Dies läßt sich einfach durch Beobachtung mit einem TEM-Verfahren (Transmissions-Elektronenmikroskopverfahren) bestätigen.
  • Die 17A und 17B sind HR-TEM-Photographien mit einer acht millionenfacher Vergrößerung der Korngrenzen, die Kristalle in Form von Stangen oder flachen Stangen aufweisen. Im Rahmen der vorliegenden Anmeldung ist die Korngrenze, falls nicht ausdrücklich anders festgelegt, so festgelegt, daß sie an der Grenzfläche vorhanden ist, an welcher die stangenförmigen Kristalle oder die Kristalle in Form flacher Stangen miteinander in Berührung stehen. Dies unterscheidet sich daher von einer makroskopischen Korngrenze, die beispielsweise durch den Zusammenprall von Querwachstumsbereichen gebildet wird.
  • Das voranstehend geschilderte HR-TEM-Verfahren (hochauflösendes Transmissionselektronenmikroskopverfahren) ist eine Vorgehensweise, bei welcher ein Elektronenstrahl vertikal auf eine Probe einwirkt, und eine Anordnung von Atomen oder Molekülen dadurch untersucht wird, daß die Interferenz zwischen durchgelassenen Elektronen oder elastisch gestreuten Elektronen ausgenutzt wird.
  • Unter Verwendung von HR-TEM kann der Anordnungszustand von Kristallgittern als Gitterrand beobachtet werden. Durch Beobachtung von Korngrenzen kann daher der Bindungszustand von Atomen an Korngrenzen ermittelt werden. Der Gitterrand erscheint hierbei als Rand, der aus weiß und schwarz besteht. Dies erfolgt allerdings infolge eines Kontrastunterschiedes und gibt nicht die Atompositionen an.
  • 17A ist eine typische TEM-Photographie eines Films aus kristallinem Silizium, der gemäß der vorliegenden Erfindung erhalten wird. Es wurde ein Zustand beobachtet, in welchem zwei unterschiedliche Kristallkörner einander an den Korngrenzen einander berühren, die so dargestellt sind, daß sie von links oben nach rechts unten verlaufen. In diesem Fall hatten die beiden Kristallkörner annähernd die Orientierung ≤110≥, obwohl zwischen ihren Kristallachsen eine geringfügige Verschiebung auftrat.
  • Durch Röntgenstrahlbeugung oder Elektronenstrahlbeugung läßt sich als Ergebnis der Überprüfung mehrerer Kristallkörner feststellen, daß die Kristallkörner in den meisten Fällen annähernd die Orientierung ≤110≥ aufweisen, wie dies nachstehend geschildert wird. Unter den Versuchsergebnissen ergibt sich in einigen Fällen eine (011)-Ebene oder eine (200)-Ebene, jedoch weisen diese einen entsprechenden Wert auf, der sich insgesamt als {111}-Ebene ausdrücken läßt.
  • Wie in 17A gezeigt ergab sich ein Gitterrand entsprechend einer {111}-Ebene oder eine {100}-Ebene in einem Gitterrand der {110}-Ebene. Der Begriff ”Gitterrand entsprechend der (111)-Ebene” bedeutet, daß ein derartiger Gitterrand vorhanden ist, daß eine {111}-Ebene als Querschnitt erscheint, der durch Schneiden eines Kristallkorns entlang dem Gitterrand erhalten wird. Welcher Ebene ein Gitterrand entspricht kann einfach auf der Grundlage der Abstände der Gitterränder überprüft werden.
  • In 17A ist allerdings ein Unterschied der beobachtbaren Zustände der Gitterränder vorhanden, der zu einem geringfügigen Unterschied der Neigungen der Kristallkörner führt. Wenn eine solche Einstellung erfolgt, daß der Elektronenstrahl vertikal auf eine Kristallebene der Kristallkörner aufgestrahlt wird, so ändern sich die Ansichten der Gitterränder, da die anderen Kristallkörner einen Zustand einnehmen, in welchem der Elektronenstrahl tatsächlich mit einer gewissen Neigung auf sie eingestrahlt wird.
  • Nunmehr wird der Gitterrand entsprechend der {111}-Ebene betrachtet. In 17A schneidet der Gitterrand der Kristallkörner entsprechend der {111}-Ebene, angeordnet an der oberen Seite, und die Korngrenzen überquerend, den Gitterrand der Kristallkörner entsprechend der {111)-Ebene, angeordnet an der Unterseite, mit etwa 70° (genauer gesagt mit 70,5°).
  • Dies spricht für eine Kristallanordnung (genauer gesagt eine Korngrenzenanordnung), bei welcher zwei unterschiedliche Kristallkörner miteinander an den Korngrenzen mit extrem hohem Anpassungsgrad verbunden sind. Daher sind Kristallgitter stetig übergehend ineinander an Korngrenzen verbunden, und ist die Wahrscheinlichkeit für das Auftreten von Fehlstellen infolge vom Kristalldefekten und dergleichen erheblich geringer. Anders ausgedrückt sind die Kristallgitter an den Korngrenzen stetig ineinander übergehend.
  • Zum Vergleich ist ein HR-TEM-Photo eines herkömmlichen Hochtemperatur-Polysiliziumfilms in 17B gezeigt. Im Falle der 17B ist die Kristallebene nicht regelmäßig ausgebildet, wie dies nachstehend noch genauer erläutert wird, und die {110)-Ebene bildet nicht die Hauptorientierung. In 17B wurden jedoch, für den Vergleich mit 17A, Kristallkörner beobachtet, bei denen der Gitterrand entsprechend der (111}-Ebene auftaucht.
  • Betrachtet man 17B im einzelnen, wie in dieser Figur durch eine Pfeil angedeutet ist, so stellt sich heraus, daß zahlreiche Abschnitte vorhanden sind, an denen die Gitterränder an den Korngrenzen unterbrochen sind. In derartigen Abschnitten sind unabgesättigte Bindungen (als Kristalldefekte bezeichnet) vorhanden, und besteht das Risiko, daß derartige Defekte die Bewegung von Trägern als Haftkern begrenzen.
  • Unabgesättigte Bindungen wie in 17B gezeigt sind tatsächlich bei dem kristallinen Siliziumfilm gemäß der vorliegenden Erfindung vorhanden. Dieses Ergebnis ist nicht unvermeidbar, soweit ein kristalliner Siliziumfilm gemäß der vorliegenden Erfindung polykristallin ist. Als Ergebnis der Beobachtung des kristallinen Siliziumfilms gemäß der vorliegenden Erfindung im einzelnen mittels TEM stellte sich allerdings heraus, daß extrem wenige freie unabgesättigte Bindungen dort vorhanden waren.
  • Soweit dies die vorliegenden Erfinder beobachtet haben, stellte sich heraus, daß Kristallgitter bei 90% oder mehr (typischerweise 95% oder mehr) der gesamten Korngrenzen stetig verliefen, und wenige unabgesättigte Bindungen wie in 17B gezeigt beobachtet wurden. Aus diesem Ergebnis läßt sich ebenfalls ersehen, daß der kristalline Siliziumfilm gemäß der vorliegenden Erfindung sich deutlich von dem herkömmlichen Hochtemperatur-Polysilizium unterscheidet.
  • Weiterhin zeigt 1A das Ergebnis einer Elektronenstrahlbeugungsuntersuchung eines Halbleiterdünnfilms gemäß der Erfindung. 1B zeigt ein Elektronenstrahlbeugungsmuster eines herkömmlichen Polysiliziumfilms als Bezugsgrößen In den 1A und 1B sind die Durchmesser der Elektronenstrahleinwirkungsflächen 4,25 μm bzw. 1,35 μm. Diese Photos sind typisch für jene, die unter Photos ausgewählt wurden, die an mehreren Orten aufgenommen wurden.
  • Im Falle der 1A erscheinen Beugungspunkte entsprechend dem Einfall [110] relativ klar, und wird bestätigt, daß annähernd sämtliche Kristallkörner in dem Elektronenstrahleinwirkungsbereich die Orientierung <110> aufweisen.
  • In diesem Zusammenhang führten die vorliegenden Erfinder eine Röntgenstrahlbeugung entsprechend der Vorgehensweise durch, die in der japanischen Veröffentlichung JP 07-321339 A beschrieben ist, und wurde das Orientierungsverhältnis des Halbleiterdünnfilms gemäß der vorliegenden Erfindung berechnet. Die Offenbarung dieser Veröffentlichung wird in die vorliegende Anmeldung durch Bezugnahme eingeschlossen. In der Veröffentlichung wurde das Orientierungsverhältnis entsprechend dem Berechnungsverfahren berechnet, das in Gleichung 1 angegeben ist.
  • [Gleichung 1]
    • {220}-Orientierungshäufigkeit = 1 (fest) {111}-Orientierungshäufigkeit = relative Stärke der Probe {111} in Bezug auf {220}/Relativstärke von Pulver {111} zu {220} {311}-Orientierungshäufigkeit = Relativstärke der Probe {311} zu {220}/Relativstärke von Pulver {311} zu {220} {220}-Orientierungsverhältnis = {220}-Orientierungshäufigkeit/{220}-Orientierungshäufigkeit + {111}-Orientierungshäufigkeit + {311}-Orientierungshäufigkeit
  • Als Ergebnis der Überprüfung der Orientierung eines Halbleiterdünnfilms gemäß der vorliegenden Erfindung mittels Röntgenstrahlbeugung erschien ein Spitzenwert entsprechend einer (220)-Ebene in einem Röntgenstrahlbeugungsmuster. Selbstverständlich hat die (220)-Ebene einen Wert entsprechend der {110}-Ebene. Im Ergebnis ergab sich, daß die {110}-Ebene die Hauptorientierungsebene war, und daß das Orientierungsverhältnis 0,7 oder mehr betrug (typischerweise 0,9 oder mehr).
  • Andererseits weisen im Falle des herkömmlichen Hochtemperaturpolysiliziumfilms, der in 1B gezeigt ist, Beugungspunkte keine Regelmäßigkeit auf, und sind annähernd statistisch verteilt; anders ausgedrückt wird bestätigt, daß Kristallkörner mit unterschiedlichen Arten der Orientierung der Ebene, abgesehen von der <110>-Orientierung, in unregelmäßiger Art und Weise gemischt sind.
  • Jeder Beugungspunkt weist hierbei eine geringfügige Verbreitung auf konzentrischen Kreisen auf, wobei man allerdings annimmt, daß dies infolge einer gewissen Verteilung des Drehwinkels um die Kristallachse auftritt. Dies wird nachstehend genauer erläutert.
  • 2A zeigt schematisch einen Teil des Elektronenstrahlbeugungsmusters von 1A. In 2A sind mehrere helle Punkte 201, welche Beugungspunkte entsprechend dem [110]-Einfall darstellen, konzentrisch verteilt, wobei ein Zentrumspunkt 202 des Bestrahlungsbereiches das Zentrum bildet.
  • 2B ist eine vergrößerte Darstellung eines Bereiches 203, der in 2A durch eine gestrichelte Linie umgeben ist. Gemäß 2B zeigt eine genaue Untersuchung des Elektronenstrahlbeugungsmusters von 1A, daß ein Beugungspunkt 201 eine Verbreiterung (Schwankung) von etwa ±1,5° in Bezug auf den Zentrumspunkt 202 des Bestrahlungsbereiches aufweist.
  • Der Winkel, der zwischen Tangente 204 zum Beugungspunkt 201 von dem Zentrumspunkt 202 des Elektronenstrahlbestrahlungsbereiches und einem Linienabschnitt gebildet wird, welcher den Zentrumspunkt 202 des Elektronenstrahlbestrahlungsbereiches und einen Zentrumspunkt 205 des Beugungspunktes verbindet (dieser Winkel entspricht der Hälfte des Drehwinkels), beträgt daher 1,5° oder weniger. DA zwei Tangenten gezogen werden können, liegt die Verbreiterung des Beugungspunktes 201 im Bereich von ±1,5°.
  • Diese Tendenz ergibt sich in dem gesamten Bereich des Elektronenstrahlbeugungsmusters von 1A, und die Verbreiterungen der Beugungspunkte liegen innerhalb von ±2,5° (typischerweise innerhalb von ±1,5°; vorzugsweise innerhalb von 0,5°). Die voranstehend erwähnte Feststellung ”jeder Beugungspunkt weist eine geringfügige Verbreiterung auf konzentrischen Kreisen auf” soll diese Tendenz bezeichnen.
  • Das Verhältnis (a/b) der Länge (a) der kürzeren Achse des Beugungspunktes 201 zur Länge (b) seiner größeren Achse kann gleich 1/1 (Kreis) bis zu 1/1,5 ausgebildet werden, und zwar dadurch, daß die darunterliegende Oberfläche eines Halbleiterdünnfilms sich so nahe wie möglich einer vollständigen ebenen Oberfläche annähert. Dies bedeutet, daß Beugungspunkte kreisförmig oder im wesentlichen kreisförmig werden.
  • Um Beugungspunkte kreisförmig auszubilden, sollte der Drehwinkel unter mehreren Kristallkörnern sehr klein ausgebildet werden. Beugungspunkte eines Elektronenstrahlbeugungsmusters eines Einkristalls sind vollständig kreisförmig. Die Ausbildung kreisförmiger Beugungspunkte bedeutet daher, daß ein Halbleiterdünnfilm gemäß der vorliegenden Erfindung sich so weit wie möglich an einen Einkristall annähert.
  • 3A zeigt die Beziehung zwischen der Kristallachse und Achsen, die in einer Kristalloberfläche enthalten sind, in einem Fall, in welchem die Orientierung der Ebene gleich {110} ist. Wie aus 3A hervorgeht, ist im Falle einer Kristalloberfläche mit Orientierung {110} die Kristallachse die <110>-Achse, und sind die <111>-Achse, die <100>-Achse, usw. in der Kristalloberfläche vorhanden.
  • Die Erfinder haben früher die Wachstumsrichtung stangenförmiger Kristalle der voranstehend geschilderten Art mit dem HR-TEM-Verfahren untersucht, und es wurde bestätigt, daß diese annähernd entlang der <111>-Achse wuchsen (vgl. die japanische Veröffentlichung JP 07-321339 A ). Die Offenbarung dieser Veröffentlichung wird in die vorliegende Anmeldung durch Bezugnahme eingeschlossen. Es läßt sich daher überlegen, daß ein Teil eines Halbleiterdünnfilms gemäß der vorliegenden Erfindung so ausgebildet ist, wie dies vergrößert in 3B dargestellt ist.
  • In 3B bezeichnen die Bezugszeichen 301 bis 303 verschiedene stangenförmige Kristalle, und die Kristallachsen der jeweiligen Kristallkörner fallen annähernd mit der <110>-Achse zusammen. Da im Mittel das Kristallwachstum annähernd entlang der <111>-Achse fortschreitet, fallen die Richtungen, in denen sich die stangenförmigen Kristalle erstrecken, ungefähr mit der Richtung der <111>-Achsenrichtung zusammen. Gestrichelte Linien geben Korngrenzen an.
  • Wenn in diesem Fall eine <111>-Achse 304, die in der Oberfläche eines freiwählbaren Kristallkorns 301 vorhanden ist, als Bezugsachse verwendet wird, fallen die <111>-Achsen 305 und 306, die in den Oberflächen anderer benachbarter stangenförmiger Kristalle 302 und 303 vorhanden sind, mit der Bezugsachse 304 zusammen, oder weichen geringfügig von der Bezugsachse 304 ab und weisen diese einen gewissen Winkel auf. In der vorliegenden Anmeldung wird dieser Winkel als der ”Drehwinkel” bezeichnet.
  • Die voranstehend geschilderte Tatsache, daß die Verbreiterungen jeweiliger Beugungspunkte innerhalb von ±2,5° liegen (typischerweise innerhalb von ±1,5°; vorzugsweise innerhalb von ±0,5°) hat dieselbe Bedeutung wie die Tatsache, daß die Absolutwerte jeweiliger Drehwinkel innerhalb von 5° liegen (typischerweise innerhalb von 3°, vorzugsweise innerhalb von 1°).
  • 3C faßt die voranstehend Beziehung zusammen. Bei einem Halbleiterdünnfilm gemäß der vorliegenden Erfindung sind ein Winkel (α), der durch die Achse 305 und die Bezugsachse 304 gebildet wird, und ein Winkel (β), der durch die Achse 306 und die Bezugsachse 304 gebildet wird, Drehwinkel, und liegen sie hauptsächlich innerhalb von 5°.
  • Kristallkörner mit geringfügig unterschiedlichen Drehwinkeln, wie sie in 3B gezeigt sind, erscheinen als unterschiedliche Beugungspunkte in einem Elektronenstrahlbeugungsmuster. Beispielsweise weichen die Beugungspunkte der Kristallkörner 302 und 303 von einem Beugungspunkt des Kristallkorns 301 um den Drehwinkel α bzw. β ab, auf einem konzentrischen Kreis.
  • Wenn daher mehrere Kristallkörner in einem Elektronenstrahlbestrahlungsbereich vorhanden sind, sind Beugungspunkte entsprechend diesen mehreren Kristallkörnern kontinuierlich auf einem konzentrischen Kreis angeordnet, wodurch ein sich ergebender Beugungspunkt die Erscheinungsform einer Ellipse aufweist. Dies ist der Grund dafür, daß jeder Beugungspunkt des Elektronenstrahlbeugungsmusters in 1A eine Verbreiterung zeigt.
  • Die Bezeichnung beispielsweise von <111>, die in der vorliegenden Anmeldung verwendet wird, umfaßt entsprechende Achsen [111],[1-11], usw. (das Minuszeichen bedeutet die Inversion). Beugungspunkte tauchen für sämtliche entsprechenden Achsen auf, so daß ein Elektronenstrahlbeugungsmuster ausgebildet wird, wie es in 1A gezeigt ist. Wenn Kristallkörner um einen bestimmten Drehwinkel gedreht werden, wird auch ein Elektronenstrahlbeugungsmuster insgesamt gedreht, um den Drehwinkel. Sämtliche Beugungspunkte weisen daher eine Verbreiterung auf einem konzentrischen Kreis auf.
  • Daraus schließt man, daß der Grund dafür, daß ein Beugungsmuster wie in 1A gezeigt erhalten wird, wenn ein Halbleiterdünnfilm gemäß der vorliegenden Erfindung durch Elektronenstrahlbeugung untersucht wurde, darin besteht, daß mehrere stangenförmige Kristalle in dem Elektronenstrahlbestrahlungsbereich vorhanden sind, und geringfügig unterschiedliche Drehwinkel aufweisen. auf der Grundlage der Verbreiterung jeweiliger Beugungspunkte lassen sich die Absolutwerte der Drehwinkel so abschätzen, daß sie innerhalb von 5° liegen (typischerweise innerhalb von 3°, vorzugsweise innerhalb von 1°).
  • Dies bedeutet, daß eine Abweichung zwischen freiwählbaren Bezugsachsen von zwei Kristallkörnern, welche die größten Drehwinkel unter sämtlichen Kristallkörner aufweisen, die einen Halbleiterdünnfilm gemäß der Erfindung bilden, innerhalb von 5° liegen.
  • Als nächstes erfolgt eine Beschreibung des Ausmaßes des Vorhandenseins verschiedener Arten von Kristallkörnern in einem Halbleiterdünnfilm gemäß der Erfindung, entsprechend der üblichen Korngrenzenklassifizierung. Tabelle 1 wurde auf der Grundlage von Daten in Bezug auf Halbleiterdünnfilme gemäß der Erfindung erhalten.
  • Figure 00320001
  • Die verschiedenen Arten von in Tabelle 1 gezeigten Korngrenzen können voneinander dadurch unterschieden werden, daß Elektronenstrahlbeugung, ein HR-TEM-Verfahren, ein Querschnitts-TEM-Verfahren, usw. gut genutzt werden, und es läßt sich noch detailliertere Information erhalten. Werte für den Drehwinkel, die in dieser Beschreibung auftauchen, sind solche, die durch Untersuchung von Korngrenzen aus verschiedenen Blickwinkeln unter Kombination der voranstehenden Verfahren gemessen werden.
  • Korngrenzen mit der voranstehend geschilderten Drehung um eine Kristallachse werden als Grenzen mit kleinem Neigungswinkel bezeichnet, da es sich um eine ”Drehung um eine Richtung, die in der Grenzoberfläche enthalten ist” handelt. Bei der Ausbildung dieser Art von Korngrenze berühren zwei Kristallkörner einander in einer Beziehung, die schematisch in 4A gezeigt ist. In diesem Fall ist die Oberfläche, an welcher die beiden Kristallkörner einander berühren, eine Grenzoberfläche. In einem Halbleiterdünnfilm gemäß der Erfindung ist es allerdings möglich, dies so anzusehen, daß Korngrenzen der in 4A gezeigten Art nicht vorhanden sind, da der Drehwinkel um die Kristallachse extrem klein ist, nämlich innerhalb von ±2,5° liegt.
  • Die Grenze mit kleinem Neigungswinkel umfaßt eine in 4B gezeigte Version. In diesem Fall ist die Drehachse anders als in 4A. Die Korngrenze von 4B ist jedoch in der Hinsicht dieselbe wie in 4A, daß zwei Kristallkörner einen bestimmten Drehwinkel um eine Achse bilden, die in der Grenzoberfläche vorhanden ist. In einem Halbleiterdünnfilm gemäß der vorliegenden Erfindung ist es ebenfalls möglich, dies so anzusehen, daß Korngrenzen dieser Art nicht vorhanden sind, da der Drehwinkel innerhalb von ±2,5° (typischerweise innerhalb von ±1,5°; vorzugsweise innerhalb von ± 0,5°).
  • Die Kleinwinkelgrenze umfaßt ebenfalls eine Form, die als verdrehte Grenze bezeichnet wird, und die sich von der Grenze mit kleinem Neigungswinkel unterscheidet, die in den 4A und 4B gezeigt ist. Wie aus 4C hervorgeht, entspricht die verdrehte Grenze einem Fall, in welchem die Drehung um eine Achse erfolgt, die senkrecht zur Grenzoberfläche verläuft.
  • Die verdrehte Grenze ist insoweit gleich der Grenze mit kleinem Neigungswinkel, als zwei Kristallkörner einen bestimmten Drehwinkel ausbilden. In einem Halbleiterdünnfilm gern der Erfindung liegt der Drehwinkel innerhalb von ±2,5° (typischerweise innerhalb von ±1,5°; vorzugsweise innerhalb von ±0,5°). Dies läßt sich daher so ansehen, daß praktisch keine verdrehten Grenzen vorhanden sind.
  • Wie voranstehend geschildert läßt es sich überlegen, daß ein Halbleiterdünnfilm gemäß der vorliegenden Erfindung keine oder im wesentlichen keine elektrisch aktiven Korngrenzen aufweist, die üblicherweise als Kleinwinkelgrenze bezeichnet werden. Es wird darauf hingewiesen, daß der Begriff ”elektrisch aktiv” bedeutet, daß ein Träger als Falle arbeiten kann.
  • Weiterhin bedeutet der Begriff ”im wesentlichen nicht”, daß höchstens eine oder zwei Korngrenzen der betreffenden Art (beispielsweise die Kleinwinkelgrenze) vorhanden sind, wenn Korngrenzen in einem Bereich von beispielsweise 5 μm2 untersucht werden.
  • Die spezielle Großwinkelgrenze umfaßt die Doppelgrenze und die anderen entsprechenden Grenzen. Allerdings läßt sich feststellen, daß beinahe sämtliche Halbleiterdünnfilme gemäß der Erfindung Doppelgrenzen darstellen. Weiterhin wurde bestätigt, daß selbst dann, wenn die entsprechenden Grenzen vorhanden sind, diese elektrisch inaktiv sind (nicht als Fallen arbeiten).
  • Insbesondere machen bei dem Halbleiterdünnfilm gemäß der Erfindung die entsprechenden Grenzen ({111}-Doppelgrenzen) von drei 90% (typischerweise 95% oder mehr) der gesamten Korngrenzen aus, und daher wird umfassend bestätigt, daß Korngrenzen mit hohem Ausmaß an Anpassung dort ausgebildet werden.
  • Der Wert von Σ ist ein Parameter als Anhaltspunkt für das Ausmaß der Anpassung der entsprechenden Grenzen, und bekanntlich wird, je niedriger der Wert von Σ wird, das Ausmaß der Anpassung der Korngrenzen entsprechend höher. In Bezug auf die Definition von Σ wird auf ”High resolving power electron microscopy for evaluating material” hingewiesen, von den gemeinsamen Verfassern Daisuke Shindo und Kenji Hiraga, Seiten 54 bis 60, Kyoritsu Shuppan K. K., 1996. Die Offenbarung dieser Veröffentlichung wird in die vorliegende Anmeldung durch Bezugnahme eingeschlossen.
  • Bei den Korngrenzen, die zwischen zwei Kristallkörnern gebildet werden, falls die Orientierungen der Ebenen bei der Kristalle gleich {110} sind, und der Winkel, der durch Gitterränder entsprechend einer {111}-Ebene gebildet wird, als θ definiert ist, ist bekannt, daß die Korngrenzen zu den entsprechenden Grenzen von Σ3 werden, wenn θ = 70,5° ist.
  • Bei den in einem TEM-Photo gemäß 1A gezeigten Korngrenzen ist daher jeder Gitterrand benachbarter Kristallkörner kontinuierlich mit einem Winkel von 70,5° ausgebildet, woraus man einfach schließen kann, daß die Korngrenzen Doppelgrenzen von {111} sind.
  • Es wird darauf hingewiesen, daß bei θ = 38,9° die Korngrenzen zu den entsprechenden Grenzen von Σ9 werden. Derartige andere entsprechende Grenzen waren hier jedoch nur geringfügig vorhanden.
  • Die voranstehend geschilderten entsprechenden Grenzen werden nur zwischen Korngrenzen ausgebildet, die in derselben Richtung orientiert sind. Die Orientierung der Ebene des Halbleiterdünnfilms gemäß der Erfindung ist daher im wesentlichen zu {110} ausgerichtet. Dies führt dazu, daß es möglich ist, die entsprechenden Grenzen so auszubilden, daß sie einen großen Bereich abdecken. Dieses Merkmal taucht bei anderen Polysiliziumfilmen mit unregelmäßiger Orientierung der Ebene nicht auf.
  • Weiterhin ist die Grenze mit statistischem großem Winkel eine Korngrenze, die man bei einem Halbleiterfilm findet, bei welchem Kristallkörner in unregelmäßigen Richtungen angeordnet sind, also ohne irgendeine bedeutsame Richtungsbeziehung. Ein derartiger herkömmlicher Halbleiterdünnfilm, beispielsweise ein Hochtemperatur-Polysiliziumfilm, weist zahlreiche Korngrenzen dieser Art auf. Selbstverständlich weist ein Halbleiterdünnfilm gemäß der Erfindung praktisch keine Grenzen mit statistischem großem Winkel auf.
  • Wenn weder die Kleinwinkelgrenze noch die spezielle Grenze mit statistischem großem Winkel (vgl. Tabelle 1) vorhanden ist, oder diese in extrem kleiner Anzahl vorhanden sind, so läßt sich dies so ansehen, daß keine Korngrenzen vorhanden sind. Ein Halbleiterdünnfilm mit einem derartigen Kristallaufbau kann daher als Einkristall und dergleichen angesehen werden, der im wesentlichen keine wesentlichen Korngrenzen hat.
  • In einem Halbleiterdünnfilm gemäß der vorliegenden Erfindung ist die Hauptausrichtungsebene die {110}-Ebene, über den gesamten Film, da jedes Kristallkorn annähernd die Orientierung {110} aufweist. Obwohl einzelne Kristallkörner in Bezug aufeinander bestimmte Drehwinkel ausbilden, liegen die Drehwinkel innerhalb von ±2,5° (typischerweise innerhalb von ±1,5°; bevorzugt innerhalb von ±0,5°). Dies läßt sich daher so ansehen, daß im wesentlichen keine Korngrenzen vorhanden sind. Die voranstehende Betrachtung führt zu dem Schluß, daß ein Halbleiterdünnfilm gemäß der Erfindung so angesehen werden kann, daß er ein Einkristall oder im wesentlichen ein Einkristall ist.
  • Wie voranstehend geschildert sind in einem Halbleiterdünnfilm gemäß der Erfindung individuelle Kristallkörner, aus welchen der Dünnfilm besteht, in derselben Richtung orientiert, oder in einer Beziehung, bei welcher ein bestimmter Drehwinkel vorhanden ist. Die Drehwinkel sind so klein, daß sie innerhalb eines Bereiches von ±2,5° liegen, als auf einem Wert, der so angesehen werden kann, daß im wesentlichen keine Korngrenzen ausgebildet werden.
  • Nach Ansicht der Erfinder ist die Tatsache wesentlich, daß die darunterliegende Oberfläche eben ist, um einen derartigen Halbleiterdünnfilm zu erzielen. Aufgrund der Untersuchungen der Erfinder beeinflussen Unregelmäßigkeiten auf der darunterliegenden Oberfläche wesentlich das Kristallwachstum. Unregelmäßigkeiten und dergleichen auf der darunterliegenden Oberfläche führen daher zu elastischen Verformungen und dergleichen bei Kristallkörnern, so daß Abweichungen der Kristallachse und dergleichen hervorgerufen werden.
  • Ein Halbleiterdünnfilm gemäß der vorliegenden Erfindung wird auf einem darunterliegenden Film ausgebildet, der besonders eben ist, und durch das Verfahren hergestellt wird, wie es in Bezug auf diese Ausführungsform beschrieben wurde. Da das Kristallwachstum in einem Zustand fortschreitet, in welchem die das Kristallwachstum hindernden Faktoren so weit wie möglich ausgeschaltet sind, vereinigen sich Kristallkörner miteinander, während ein sehr hohes Ausmaß an Kristallinität aufrechterhalten wird. Ein Halbleiterdünnfilm mit einem derartigen Kristallanteil, so daß er im wesentlichen als Einkristall angesehen werden kann, wird daher infolge des voranstehend geschilderten Kristallwachstums erhalten.
  • Bei der Herstellung eines Halbleiterdünnfilm gemäß der Erfindung weist der Wärmebehandlungsschritt (der Schritt von 5D bei der vorliegenden Ausführungsform), der bei einer Temperatur durchgeführt wird, die höher ist als die Kristallausbildungstemperatur, eine wesentliche Rolle bei der Verringerung von Defekten der Kristallkörner auf. Dies wird nachstehend erläutert.
  • 14A ist ein TEM-Photo mit einer 250-tausendfachen Vergrößerung eines kristallinen Siliziumfilms zu dem Zeitpunkt, an welchem der Kristallbildungsschritt von 5C beendet ist. Ein Zickzackfehler (durch einen Pfeil bezeichnet) ergibt sich bei Kristallkörnern (es erscheinen schwarze und weiße Abschnitte infolge eines Kontrastunterschiedes).
  • Obwohl ein Defekt dieser Art hauptsächlich einen Stapelfehler darstellt, der durch eine fehlerhafte Stapelreihenfolge von Atomen in Siliziumgitterebenen hervorgerufen wird, kann es sich auch um eine Versetzung oder irgendeinen anderen Defekt handeln. Der Defekt von 14A scheint ein Stapelfehler zu sein, bei welchem eine defekte Oberfläche parallel zur {111}-Ebene vorhanden ist, wie sich aufgrund der Tatsache schliefen läßt, daß der Zickzackfehler um etwa 70° gebogen ist.
  • Andererseits weist, wie aus 14B hervorgeht, ein kristalliner Siliziumfilm gemäß der vorliegenden Erfindung, der mit derselben Vergrößerung betrachtet wird, praktisch keine Defekte wie Stapelfehler, Versetzungen usw. bei Kristallkörnern auf, und ist daher äußerst kristallin ausgebildet. Diese Eigenschaft ist über die gesamte Filmoberfläche vorhanden. Obwohl es momentan schwierig ist, eine Anzahl von Null an Fehlern zu erzielen, ist es möglich, die Fehler auf ein derartiges Niveau zurückzudrängen, daß dies im wesentlichen als Null angesehen werden kann.
  • Der kristalline Siliziumfilm von 14B kann daher als Einkristall angesehen werden, oder im wesentlichen als Einkristall, da die Anzahl an Defekten von Kristallkörnern auf ein annähernd vernachlässigbares Niveau verringert ist, und Korngrenzen niemals zu Sperren für die Ladungsträgerbewegung werden, infolge ihres engen Zusammenhangs.
  • Wie voranstehend geschildert zeigen zwar die in den Photos der 14A und 14B gezeigten kristallinen Siliziumfilme annähernd denselben Zusammenhang, jedoch unterscheiden sie sich erheblich in der Anzahl an Defekten von Kristallkörnern. Die Tatsache, daß der kristalline Siliziumfilm gemäß der vorliegenden Ausführungsform erheblich bessere elektrische Eigenschaften als der kristalline Siliziumfilm von 14A zeigt, liegt hauptsächlich an dem Unterschied in der Anzahl an Defekten.
  • Die vorliegende Anmelderin nimmt das nachstehend geschilderte Modell für Effekte an, die in dem Schritt von 5D auftreten. Zunächst werden in dem Zustand von 14A Atome des Katalysatorelements (typischerweise Nickel) auf Defekte (hauptsächlich Stapelfehler) in Kristallkörnern aufgeteilt. Dies wird so angesehen, daß zahlreiche Bindungen des Typs Si-Ni-Si vorhanden sind.
  • Wenn der Katalysatorelementgettervorgang durchgeführt wird, werden in Defekten vorhandene Si-Ni-Atome entfernt, zum Beispiel werden Si-Ni-Bindungen unterbrochen. überschüssige Bindungen von Si-Atomen bilden sofort Si-Si-Bindungen, um einen stabilen Zustand herzustellen. Auf diese Weise verschwinden die Defekte.
  • Bekanntlich verschwinden Defekte in einem kristallinen Siliziumfilm, wenn eine Hochtemperaturwärmebehandlung durchgeführt wird. Es läßt sich schließen, daß bei der Erfindung die Rekombination von Silizium glatter erfolgt, da zahlreiche freie Bindungen durch Unterbrechungen von Si-Ni-Bindungen erzeugt werden.
  • Weiterhin läßt sich überlegen, daß überschüssige Siliziumatome, die zum gleichen Zeitpunkt erzeugt werden, wenn der kristalline Siliziumfilm thermisch oxidiert wird, sich zu Defekten bewegen, und wesentlich zur Ausbildung von Si-Si-Bindungen beitragen. Dies ist derselbe Grund wie jener, der erläutert, warum ein Hochtemperatur-Polysiliziumfilm nur eine kleine Anzahl an Defekten bei den Kristallkörnern aufweist.
  • Die vorliegende Anmelderin nimmt darüber hinaus ein Modell an, nach welchem die Wärmebehandlung bei einer Temperatur (typischerweise 700 bis 1000°C) höher als die Kristallisationstemperatur den kristallinen Siliziumfilm dazu veranlaßt, an der darunterliegenden Oberfläche befestigt zu werden, um die Haftung dort zu verbessern, was wiederum dazu führt, daß Defekte verschwinden.
  • Der kristalline Siliziumfilm und der Siliziumoxidfilm als der darunterliegende Film unterscheiden sich voneinander in Bezug auf den thermischen Expansionskoeffizienten durch einen Faktor nahe bei 10. Nachdem der amorphe Siliziumfilm in den kristallinen Siliziumfilm umgewandelt wurde (vgl. 14A) werden daher sehr starke Spannungen auf den kristallinen Siliziumfilm während dessen Abkühlung ausgeübt.
  • Dies wird nachstehend unter Bezugnahme auf die 15A bis 15C erläutert. 15A zeigt die Wärmegeschichte, welche ein kristalliner Siliziumfilm erfährt, und zwar nach dem Kristallisierungsschritt. Zunächst wird ein kristalliner Siliziumfilm, der bei einer Temperatur t1 kristallin, ausgebildet wurde, auf Zimmertemperatur in einem Kühlzeitraum (a) abgekühlt.
  • 15B zeigt den kristallinen Siliziumfilm, der sich mitten in dem Abkühlzeitraum (a) befindet. Die Bezugszeichen 30 und 31 bezeichnen ein Quarzsubstrat bzw. einen kristallinen Siliziumfilm. Zu diesem Zeitpunkt ist die Haftung zwischen dem kristallinen Siliziumfilm 31 und dem Quarzsubstrat 30 an einer Grenzfläche 32 nicht stark, was dazu führt, daß Defekte zwischen den Körnern auftreten können.
  • Dies bedeutet, daß der kristalline Siliziumfilm 31, der eine Spannung infolge des Unterschieds des thermischen Expansionskoeffizienten aufweist, stark dazu neigt, sich auf dem Quarzsubstrat 30 zu bewegen, und daß Defekte 33 wie beispielsweise Stapelfehler und Versetzungen leicht durch derartige Kräfte wie Zugspannungen hervorgerufen werden können.
  • Der kristalline Siliziumfilm, der auf die voranstehend geschilderte Art und Weise erhalten wird, befindet sich in dem in 14A gezeigten Zustand. Daraufhin wird der Katalysatorelementgetterschritt bei einer Temperatur t2 durchgeführt, wie dies in 15A gezeigt ist, wodurch die Defekte in dem kristallinen Siliziumfilm aus den voranstehend geschilderten Gründen verschwinden.
  • In diesem Schritt ist es wesentlich, daß bei dem Katalysatorelementgetterschritt der kristalline Siliziumfilm an dem Quarzsubstrat 30 befestigt wird, um die Adhäsion zu verbessern. Der Getterschritt dient daher auch als Schritt zur Befestigung des kristallinen Siliziumfilms an dem Quarzsubstrat 30 (dem darunterliegenden Teil).
  • Nach der Beendigung des Getter- und Befestigungsschrittes wird der kristalline Siliziumfilm auf Zimmertemperatur in einem Kühlzeitraum (b) abgekühlt. Im Unterschied zum Fall des Abkühlzeitraums (a) nach dem Kristallisierungsschritt befindet sich in dem Abkühlschritt (b) eine Grenzfläche 35 zwischen dem Quarzsubstrat 30 und dem wärmebehandelten kristallinen Siliziumfilm 34 in einem Zustand mit sehr starker Adhäsion (sh. 15C).
  • Wenn die Adhäsion so hoch ist, wird der kristalline Siliziumfilm 34 vollständig an dem Quarzsubstrat 30 befestigt, und daher führen Spannungen, die auf den kristallinen Siliziumfilm 34 in dem Abkühlzeitraum (b) einwirken, nicht zu Defekten. Daher kann verhindert werden, daß erneut Defekte hervorgerufen werden.
  • Obwohl 15A einen Vorgang zeigt, bei welchem die Temperatur nach dem Kristallisierungsschritt auf Zimmertemperatur verringert wird, kann der Getter- und Befestigungsschritt dadurch durchgeführt werden, daß die Temperatur unmittelbar nach Beendigung des Kristallisierungsschrittes erhöht wird. Ein derartiger Vorgang kann ebenfalls einen kristallinen Siliziumfilm gemäß der Erfindung erzeugen.
  • Der kristalline Siliziumfilm gemäß der Erfindung, der auf die voranstehend geschilderte Weise (vgl. 14B) erhalten wurde, weist das Merkmal auf, daß die Anzahl an Defektstellen in Kristallkörnern erheblich geringer ist als in dem kristallinen Siliziumfilm, mit welchem der Kristallisierungsschritt durchgeführt wurde (sh. 14A).
  • Bei einer Elektronenspinresonanzuntersuchung (ESR-Untersuchung) erscheint der Unterschied der Anzahl an Defekten als Unterschied der Spindichte. Bislang hat sich herausgestellt, daß die Spindichte eines kristallinen Siliziumfilms gemäß der vorliegenden Erfindung 5 × 1017 Spins/cm3 oder weniger beträgt (vorzugsweise 3 × 1017 Spins/cm3 oder weniger). Da dieser Meßwert nahe an der Meßgrenze der momentan verfügbaren Meßgeräte liegt kann man jedoch daraus schließen, daß die tatsächliche Spindichte sogar noch geringer ist.
  • Der kristalline Siliziumfilm gemäß der Erfindung mit dem voranstehend geschilderten Kristallaufbau und den voranstehend geschilderten Merkmalen wird von den vorliegenden Erfindern als Film aus Silizium mit kontinuierlichem Korn (CGS-Film) bezeichnet.
  • Kenntnisse in Bezug auf entsprechende Korngrenzen
  • Die voranstehend geschilderten entsprechenden Korngrenzen werden zwischen Korngrenzen erzeugt, die in derselben Richtung ausgerichtet sind. Die Orientierung der Ebene des Halbleiterdünnfilms gemäß der Erfindung ist daher im wesentlichen mit der {110}-Ebene ausgerichtet. Daher können die entsprechenden Grenzen so ausgebildet werden, daß sie einen großen Bereich abdecken. Dieses Merkmal ist bei anderen Polysiliziumfilmen mit einer unregelmäßigen Orientierung der Ebene nicht vorhanden.
  • In Bezug auf die vorliegende Ausführungsform ist ein TEM-Photo (Dunkelfeldbild) mit einer 15-tausendfachen Vergrößerung des Halbleiterdünnfilms gemäß der Erfindung in 18A dargestellt. Es gibt Bereiche, die als weiß oder schwarz erscheinen. Der Abschnitt, der in derselben Farbe auftaucht, gibt jedoch die Abschnitte an, welche dieselbe Orientierung aufweisen.
  • 18A zeigt, daß die in weiß erscheinenden Bereiche im wesentlichen Ausmaß kontinuierlich bei einer derartigen breiten Dunkelfeldansicht vorhanden sind. Dies bedeutet, daß hier Kristallkörner mit derselben Orientierung mit einer bestimmten Richtung vorhanden sind, und daß benachbarte Kristallkörner im wesentlichen dieselbe Orientierung aufweisen.
  • Andererseits ist ein TEM-Photo (Dunkelfeldbild) mit einer 15-tausendfachen Vergrößerung des herkömmlichen Hochtemperatur-Polysiliziumfilms in 18B gezeigt. Bei dem herkömmlichen Hochtemperatur-Polysiliziumfilm sind die Bereiche mit derselben Orientierung der Ebene darin nur verteilt, und kann irgendeine Ansammlung mit einer bestimmten Richtung, wie in 18A gezeigt, nicht festgestellt werden. Man kann überlegen, daß der Grund hierfür darin besteht, daß die Orientierung der benachbarten Kristallkörner in Bezug aufeinander unregelmäßig ist.
  • 19 zeigt ein TEM-Photo des Halbleiterdünnfilms gemäß der vorliegenden Erfindung, bei welchem eine Nickelelementgetterbehandlung durch eine Vorgehensweise durchgeführt wurde, die im Zusammenhang mit der Ausführungsform 4 der Erfindung später noch genauer erläutert wird, und eine Beobachtung im Lichtfeld erfolgte. Weiterhin ist in 20A ein Photo dargestellt, bei welchem der Punkt 1 in 19 auf das 300-tausendfache vergrößert ist. Ein entsprechendes Photo mit einer 2-millionenfachen Vergrößerung ist in 20B dargestellt. Es wird darauf hingewiesen, daß der durch ein Quadrat in 20A umgebene Bereich der 20B entspricht. 20C zeigt ein Elektronenablenkungsmuster (Punktdurchmesser: durchschnittlich 1,7 μm) im Punkt 1.
  • Darüber hinaus wurden der Punkt 2 und der Punkt 3 praktisch unter denselben Bedingungen wie der Punkt 1 beobachtet. Die Beobachtungsergebnisse in Bezug auf den Punkt 2 sind in den 21A bis 21C gezeigt, und die Beobachtungsergebnisse in Bezug auf den Punkt 3 sind in den 22A bis 22C dargestellt.
  • Aus diesen Beobachtungsergebnissen ergab sich, daß die Kontinuität der Kristallgitter aufrechterhalten blieb, so daß die Grenzen von Ebenen in einer freiwählbaren Korngrenze ausgebildet werden. Weiterhin wird darauf hingewiesen, daß die Erfinder die Beobachtung und die Messung über eine große Anzahl von Bereichen abgesehen von den voranstehend angegebenen Meßpunkten durchgeführt haben. Im Ergebnis wurde hierdurch bestätigt, daß die Kontinuität der Kristallgitter in Korngrenzen in einem Bereich sichergestellt wurde, der ausreichend breit zur Herstellung von TFTs ist.
  • AUSFÜHRUNGSFORM 2
  • Die erste Ausführungsform betrifft einen Fall, in welchem zur Bereitstellung einer Unterlagenoberfläche, welche besonders stark eben ist, ein Siliziumsubstrat in einer Atmosphäre thermisch oxidiert wird, welche ein Halogenid (beispielsweise HCl) enthält. Die zweite Ausführungsform betrifft einen Fall, in welchem eine andere Art eines Substrats verwendet wird.
  • Bei der vorliegenden Ausführungsform wird zuerst ein kostengünstiges Quarzsubstrat minderer Qualität hergestellt. Dann wird das Quarzsubstrat poliert, beispielsweise durch chemisch-mechanisches Polieren (CMP), bis ein idealer Zustand erreicht wird, in welchem der Mittelwert der Höhenunterschiede von Ausnehmungen/Vorsprüngen innerhalb von 5 nm liegt (typischerweise innerhalb von 3 nm; vorzugsweise innerhalb von 2 nm).
  • Auf diese Weise kann ein isolierendes Substrat mit verbesserter Ebenheit durch Polieren eines kostengünstigen Quarzsubstrates erhalten werden. Die Verwendung eines Quarzsubstrats ermöglicht die Bereitstellung einer sehr dichten darunterliegenden Oberfläche, wobei in diesem Fall die Grenzfläche zwischen der darunterliegenden Oberfläche und einem Halbleiterdünnfilm äußerst stabil ausgebildet wird. Mit dem zusätzlichen Vorteil, daß bei einem Halbleiterdünnfilm praktisch keine Einflüsse von Verschmutzungen auftreten, die von dem Substrat herrühren, weist ein Quarzsubstrat einen äußerst hohen Nutzungswert auf.
  • AUSFÜHRUNGSFORM 3
  • Wenn die erste Ausführungsform bei einem Fall eingesetzt wird, in welchem ein Siliziumfilm als Halbleiterfilm verwendet wird, ist dies zu jenem Zweck wirksam, einen Siliziumfilm mit einem Anteil an Germanium von 1 bis 10% zu erhalten, was sich ausdrücken läßt durch SixGe1-x (< X < 1; vorzugsweise 0,05 ≤ X ≤ 0,95).
  • Unter Verwendung eines derartigen Halbleiterverbundfilms kann die Schwellenspannung sehr klein ausgebildet werden, wenn ein TFT des n-Typs oder des p-Typs hergestellt wird. Darüber hinaus läßt sich die Mobilität in Bezug auf Feldabschirmungen verbessern.
  • AUSFÜHRUNGSFORM 4
  • Die erste Ausführungsform betrifft einen Fall, in welchem ein Halogenelement in dem Schritt des Getterns eines Katalysatorelements zur Beschleunigung der Kristallbildung von Silizium verwendet wird. Gemäß der vorliegenden Erfindung ist es ebenfalls möglich, das Element Phosphor in dem Katalysatorelementgetterschritt zu verwenden.
  • Phosphor kann so eingesetzt werden, daß es anderen Bereichen als einem bestimmten Bereich zugeführt wird, so daß dort eine aktive Schicht entsteht, und eine Wärmebehandlung bei 400 bis 1050°C durchgeführt wird (vorzugsweise bei 600 bis 750°C), über einen Zeitraum von 1 Minute bis zu 20 Stunden (typischerweise 30 Minuten bis zu 3 Stunden). Infolge der Wärmebehandlung wird das Katalysatorelement in den Bereichen gegettert, denen Phosphor zugefügt wurde, wodurch die Konzentration des Katalysatorelements in einer aktiven Schicht auf 5 × 1017 Atome/cm3 oder weniger verringert wurde.
  • Nach Beendigung des Getterschritts wird eine aktive Schicht durch Verwendung der Bereiche mit Ausnahme jener Bereiche ausgebildet, denen Phosphor hinzugegeben wurde. Dann werden dieselben Schritte wie bei der ersten Ausführungsform durchgeführt, um ein Halbleitergerät mit denselben Merkmalen wie bei der ersten Ausführungsform zur Verfügung zu stellen.
  • Selbstverständlich kann dann, wenn eine Wärmebehandlung in einer Atmosphäre durchgeführt wird, die ein Halogenelement bei der Ausbildung eines thermischen Oxidationsfilms enthält, welcher zu einem Gateisolierfilm werden soll, ein Multiplikatoreffekt in Bezug auf den Gettereffekt von Phosphor gemäß der vorliegenden Erfindung und in Bezug auf den Gettereffekt des Halogenelements erhalten werden.
  • AUSFÜHRUNGSFORM 5
  • Diese Ausführungsform betrifft einen Fall, in welchem ein Flüssigkristallfeld des Reflexionstyps unter Verwendung von Halbleitergeräten gemäß der ersten Ausführungsform ausgebildet wird. 7 ist eine Schnittansicht eines Aktivmatrix-Flüssigkristallfeldes, bei welchem eine CMOS-Schaltung in einem Bereich einer Treiberschaltung oder einer Logikschaltung hergestellt wird, und ein Pixel-TFT in einem Bereich einer Pixelmatrixschaltung hergestellt wird.
  • Eine CMOS-Schaltung wird dadurch ausgebildet, daß komplementär ein n-Kanal-TFT und ein p-Kanal-TFT eingesetzt werden. Da der Aufbau und das Herstellungsverfahren jedes TFT, welche die CMOS-Schaltung bilden, ebenso wie bei der ersten Ausführungsform sind, erfolgt insoweit keine erneute Beschreibung.
  • Um den Pixel-TFT herzustellen ist es erforderlich, einen TFT, der zur Ausbildung einer Treiberschaltung und dergleichen verwendet wird, weiter zu verbessern. In 7 dient ein Siliziumnitridfilm 701 nicht nur als Passivierungsfilm der CMOS-Schaltung, sondern auch als Isolator zur Ausbildung eines Hilfskondensators.
  • Ein Titanfilm 702 wird auf dem Siliziumnitridfilm 701 ausgebildet, und ein Hilfskondensator wird zwischen dem Titanfilm 702 und einer Drain-Elektrode 703 hergestellt. Da der Isolator ein Siliziumnitridfilm mit einer relativ großen Dielektrizitätskonstante ist, kann eine hohe Kapazität erzeugt werden. Da in dem reflektierenden Anzeigefeld das Öffnungsverhältnis nicht berücksichtigt werden muß, führt die Anordnung gemäß 7 nicht zu irgendwelchen Schwierigkeiten.
  • Ein Zwischenschichtisolierfilm 704 ist ein Film aus einem organischen Harz, bei der vorliegenden Ausführungsform ein Polyimidfilm. Vorzugsweise wird eine ausreichende Ebenheit dadurch sichergestellt, daß der Zwischenschichtisolierfilm 704 in einer Dicke von etwa 2 μm ausgebildet wird. Daher kann eine Pixelelektrode 705 mit verbesserter Ebenheit ausgebildet werden.
  • Die Pixelelektrode 705 besteht aus Aluminium oder einem Material, dessen Hauptbestandteil Aluminium ist. Es ist besser, ein Material zu verwenden, welches ein Reflexionsvermögen aufweist, das so hoch wie möglich ist. Durch Sicherstellung einer besseren Ebenheit können darüber hinaus Verluste infolge diffuser Reflexion an der Pixelelektrodenoberfläche verringert werden.
  • Ein Ausrichtungsfilm 706 wird auf der Pixelelektrode 705 hergestellt. Der Ausrichtungsfilm 706 wird durch Reibung mit Ausrichtungseigenschaften versehen. Die bisherige Beschreibung betrifft den Aufbau eines TFT-Substrats (eines Aktivmatrixsubstrats).
  • Andererseits wird ein gegenüberliegendes Substrat dadurch aufgebaut, daß ein transparenter, leitfähiger Film 708 und ein Ausrichtungsfilm 709 auf einem transparenten Substrat 707 hergestellt werden. Eine schwarze Maske oder Farbfilter können hinzugefügt werden, wenn dies erforderlich ist.
  • Nachdem in geeigneter Anordnung Abstandsstücke angebracht wurden, und ein Dichtungsteil gedruckt wurde, wird eine Flüssigkristallschicht 710 eingebracht und abgedichtet, um ein Flüssigkristallfeld des Reflexionstyps mit dem in 7 gezeigten Aufbau fertigzustellen. Die Art der Flüssigkristallschicht 710 kann je nach Wunsch ausgewählt werden, entsprechend der Betriebsart (ECB-Betriebsart, Guest-Host-Betriebsart, oder dergleichen) des Flüssigkristalls.
  • 8 zeigt vereinfacht das Aussehen eines Aktivmatrixsubstrats, welches ein Flüssigkristallfeld des Reflexionstyps wie in 7 gezeigt bildet. In 8 ist mit dem Bezugszeichen 801 ein Siliziumsubstrat bezeichnet, auf welchem ein thermischer Oxidationsfilm entsprechend dem bei der ersten Ausführungsform eingesetzten Verfahren erzeugt wird. Das Bezugszeichen 802 bezeichnet eine Pixelmatrixschaltung, 803 bezeichnet eine Sourcetreiberschaltung, 804 eine Gatetreiberschaltung, und 805 eine Logikschaltung.
  • Obwohl im weiteren Sinne die Logikschaltung 805 sämtliche Logikschaltungen umfaßt, die aus TFTs bestehen, werden hierunter bei der vorliegenden Ausführungsform Signalverarbeitungsschaltungen (ein Speicher, ein D/A-Wandler, ein Taktgenerator usw.) mit Ausnahme derartiger Logikschaltungen verstanden, um sie von Schaltungen zu unterscheiden, die herkömmlich als Pixelmatrixschaltung oder Treiberschaltung bezeichnet werden.
  • Das so hergestellte Flüssigkristallfeld wird mit FPC-Anschlüssen (Anschlossen in Form einer flexiblen gedruckten Schaltung) als externen Anschlüssen versehen. Flüssigkristallfelder, die üblicherweise als Flüssigkristallmodul bezeichnet werden, sind solche, die mit FPC-Anschlüssen versehen sind.
  • AUSFÜHRUNGSFORM 6
  • Diese Ausführungsform betrifft einen Fall, in welchem ein Flüssigkristallfeld des Transmissionstyps unter Verwendung von Halbleitergeräten gemäß der ersten Ausführungsform aufgebaut wird. Diese Ausführungsform wird unter Bezugnahme auf 9 beschrieben. Da der grundlegende Aufbau bei dieser Ausführungsform ebenso ist wie bei dem Flüssigkristallfeld des Reflexionstyps gemäß der fünften Ausführungsform werden nachstehend hauptsächlich die Unterschiede erläutert.
  • Ein in 9 gezeigtes Flüssigkristallfeld des Transmissionstyps unterscheidet sich wesentlich von dem Flüssigkristallfeld des Reflexionstyps bezüglich des Aufbaus einer schwarzen Maske 901. Bei dem Transmissionstyp ist es zur Erhöhung des Öffnungsverhältnisses nämlich wesentlich, daß die Fläche jener Abschnitte mit Ausnahme eines TFT-Abschnitts und von Verdrahtungsabschnitten, die durch die schwarze Maske 901 abgedeckt sind, minimiert wird.
  • Zu diesem Zweck wird bei der vorliegenden Ausführungsform eine Drainelektrode 902 so ausgebildet, daß sie mit dem TFT-Abschnitt überlappt, und wird ein Hilfskondensator zwischen der schwarzen Maske 901 und der Drainelektrode 902 oberhalb des TFT-Abschnitts ausgebildet. Durch Ausbildung des Hilfskondensators auf solche Weise, daß er eine große Fläche oberhalb des TFT-Abschnitts einnimmt, läßt sich ein großes Öffnungsverhältnis erzielen.
  • Das Bezugszeichen 903 bezeichnet einen transparenten, leitfähigen Film als Pixelelektrode. Obwohl am häufigsten ITO als Material für den transparenten leitfähigen Film 903 verwendet wird, lassen sich auch andere Materialien wie beispielsweise Zinnoxid einsetzen.
  • 23A zeigt eine Aufsicht auf einen Pixelaufbau gemäß dieser Ausführungsform, wobei der Pixel-TFT-Abschnitt wesentlich ist. In 23A bezeichnen die Bezugszeichen 51 bis 55 eine aktive Schicht, eine Sourceleitung, eine Gateleitung, eine Drainelektrode bzw. eine schwarze Maske. Das Bezugszeichen 56 bezeichnet ein Kontaktloch zur Verbindung der Drainelektrode 54 mit einer Pixelelektrode 57.
  • Das wesentliche Merkmal bei der vorliegenden Ausführungsform besteht darin, daß ein Hilfskondensator 59 zwischen der Drainelektrode 54 und der schwarzen Maske 55 oberhalb des Pixel-TFT-Abschnitts vorgesehen ist.
  • 23B zeigt den Aufbau im Schnitt entlang der gestrichelten Linie A-A'. In den 23A und 23B werden dieselben Bezugszeichen verwendet. Weiterhin zeigt 24 ein TEM-Photo, in welchem der Querschnitt entsprechend 23B tatsächlich photographiert wurde.
  • Wie voranstehend geschildert ist die Drainelektrode 55 so ausgebildet, daß sie mit der Gateleitung überlappt, und ist der Hilfskondensator 59 zwischen der gegenüberliegenden schwarzen Maske 55 unter sandwichartigem Einschluß eines Dielektrikums 58 vorgesehen. Bei der vorliegenden Ausführungsform wird ein Aufbau aus drei Schichten verwendet, bei welchem ein Titanfilm als Drainelektrode 54 sandwichartig zwischen Aluminiumfilmen eingeschlossen ist.
  • Bei der vorliegenden Ausführungsform wird die Drainelektrode 54 hergestellt, dann wird ein Zwischenschichtisolierfilm mit einem Aufbau aus. drei Schichten hergestellt, nämlich aus einem Siliziumnitridfilm, einem Siliziumoxidfilm und einem Acrylfilm, und hierauf wird die schwarze Maske 55 ausgebildet.
  • In diesem Fall wird vor der Ausbildung der schwarzen Maske 55 der Acrylfilm nur in dem Bereich entfernt, in welchem später der Hilfskondensator 59 ausgebildet wird, wodurch eine Öffnung ausgebildet wird. Dies führt dazu, daß nur Siliziumoxid und Siliziumnitrid am Boden der Öffnung. übrigbleiben, und daß die Isolierschicht mit einem Aufbau aus zwei Schichten als das Dielektrikum 58 für den Hilfskondensator 59 dient.
  • AUSFÜHRUNGSFORM 7
  • Diese Ausführungsform betrifft einen Fall, in welchem die Erfindung bei einem sogenannten Siliziumgate-TFT eingesetzt wird, bei welchem ein Film aus leitfähigem Silizium als Gateelektrode verwendet wird. Da der TFT gemäß dieser Ausführungsform annähernd den gleichen grundlegenden Aufbau aufweist wie bei der ersten Ausführungsform, werden nachstehend hauptsächlich die Unterschiede erläutert.
  • In 10 bezeichnen die Bezugszeichen 11 bis 13 Gateelektroden eines n-Kanal-TFT, eines p-Kanal-TFT sowie eines Pixel-TFT. Die Gateelektroden 11 bis 13 bestehen aus einem Polysiliziumfilm des n-Typs, dem Phosphor oder Arsen hinzugefügt wird, oder aus Polysilizium des p-Typs, dem Bor oder Indium zugegeben wird.
  • Die CMOS-Schaltung kann eine Doppelgate-CMOS-Schaltung sein, bei welcher ein Polysiliziumgate des n-Typs in dem n-Kanal-TFT verwendet wird, und ein Polysiliziumgate des p-Typs in dem p-Kanal-TFT eingesetzt wird.
  • Die Verwendung eines Siliziumfilms als Gateelektrode auf die voranstehend geschilderte Weise ist in der Hinsicht vorteilhaft, daß eine hohe Wärmebeständigkeit erzielt wird, und der Siliziumfilm einfach handzuhaben ist. Weiterhin kann eine Salizidanordnung (einschließlich einer Polycidanordnung) dadurch ausgebildet werden, daß eine Reaktion mit einem Metallfilm eingesetzt wird.
  • Zu diesem Zweck werden Seitenwände 14 bis 16 nach der Ausbildung der Gateelektrode 11 bis 13 hergestellt. Nachdem ein Metallfilm (nicht gezeigt), beispielsweise ein Wolframfilm oder ein Titanfilm ausgebildet wird, werden dann Metallsilizidfilme 17 bis 19 mittels Durchführung einer Wärmebehandlung erzeugt. Die Metallsilizidfilme 17 bis 19 werden als Teil der Source- und Drainelektroden und der Gateelektrode ausgebildet.
  • Eine Anordnung, bei welcher ein Metallsilizidfilm durch Selbstausrichtung unter Verwendung einer Seitenwand oder dergleichen auf diese Art und Weise hergestellt wird, wird als Salizidanordnung bezeichnet. Diese Anordnung ist in der Hinsicht wirksam, daß ein guter ohm’scher Kontakt zu den Aufnehmerelektroden (Source- und Drainelektroden usw.) erhalten werden kann.
  • AUSFÜHRUNGSFORM 8
  • Diese Ausführungsform betrifft den Fall der Verwendung von Germanium als Katalysatorelement beim Kristallieren eines amorphen Siliziumfilms. Diese Ausführungsform wird unter Bezugnahme auf die 16A bis 16C beschrieben.
  • Zuerst wird ein Quarzsubstrat als Substrat 41 hergestellt. Ein Isolierfilm, beispielsweise ein Siliziumoxidfilm, kann als unterer Film ausgebildet werden, falls dies erforderlich ist.
  • Dann wird ein amorpher Siliziumfilm 42 mittels Niederdruck-CVD unter Verwendung von Disilan (Si2H6) als Filmerzeugungsgas (sh. 16A) hergestellt. Bei der vorliegenden Ausführungsform wird die Dicke des amorphen Siliziumfilms 42 auf 75 nm eingestellt.
  • Dann wird ein Schritt der Kristallbildung des amorphen Siliziumfilms 42 durchgeführt. Bei der vorliegenden Ausführungsform wird Germanium als Katalysatorelement zur Beschleunigung der Kristallbildung beim Kristallisieren des amorphen Siliziumfilms 42 verwendet. Bei der vorliegenden Ausführungsform wird ein Germaniumfilm 43 auf dem amorphen Siliziumfilm 42 mittels Plasma-CVD hergestellt.
  • GeH4-Gas, verdünnt mit Wasserstoff oder Helium um einen Faktor von 5 bis 10, wird als Filmausbildungsgas verwendet. Dann kann ein Germaniumfilm 43 mit einer Dicke von 1 bis 50 nm (typischerweise 10 bis 20 nm) dadurch ausgebildet werden, daß eine Entladung bei 20 bis 50 mW/cm2 bei einer Filmausbildungstemperatur von 100 bis 300°C erzeugt wird.
  • Alternativ hierzu kann der Germaniumfilm 43 mittels Niederdruck-CVD hergestellt werden. Da das GeH4-Gas sich sehr leicht zersetzt, kann ein Germaniumfilm durch leichte Zersetzung dieses Gases bei einer so niedrigen Temperatur wie etwa 450°C hergestellt werden.
  • Auf diese Weise wird der in 16A dargestellte Zustand erreicht. Dann wird der amorphe Siliziumfilm 42 mittels Durchführung einer Wärmebehandlung bei 450 bis 650°C (vorzugsweise 500 bis 550°C) kristallisiert, wie dies in 16D gezeigt ist. Der Grund für die Einstellung der Obergrenze für die Temperatur auf 600°C besteht darin, daß bei einer höheren Temperatur als 600°C die Rate des Auftretens natürlicher Kerne ansteigt, und zwar auf einen solchen Pegel, daß sie sich mit Kristallen mischen, die mit Germaniumatomen als Kernen ausgebildet werden, was die Kristallordnung stört.
  • Bei dem Kristallisierungsschritt kann eine Ofenwärmebehandlung, eine Lampenwärmebehandlung oder eine Laserwärmebehandlung verwendet werden. Bei der vorliegenden Ausführungsform wird eine Ofenwärmebehandlung eingesetzt, wobei der Gleichförmigkeit des sich ergebenden Films besondere Beachtung geschenkt wird.
  • Der sich ergebende kristalline Siliziumfilm (Polysiliziumfilm) 44 weist eine bessere Kristallinität auf, trotz der Tatsache, daß er bei einer so niedrigen Temperatur wie etwa 500°C hergestellt wurde.
  • Nachdem dann der restliche Germaniumfilm auf dem kristallinen Siliziumfilm 44 mit einer Schwefelsäure-Wasserstoffperoxidlösung (H2SO4:H2O2 = 1:1) entfernt wurde, wird mit dem kristallinen Siliziumfilm 44 eine Wärmebehandlung bei einer Temperatur (800 bis 1050°C) durchgeführt, die zumindest höher ist als die voranstehend geschilderte Kristallisierungstemperatur (vgl. 16C).
  • Wenn Germanium als Katalysatorelement zur Beschleunigung der Kristallbildung von Silizium wie bei der vorliegenden Ausführungsform verwendet wird, besteht kein bestimmter Grund dafür, Germanium durch dessen Getterung zu entfernen. Es wird angenommen, daß infolge der Tatsache, daß Germanium ein Halbleiterelement ist, das zu derselben Gruppe wie Silizium gehört, und diese beiden miteinander verträglich sind, Germanium die Halbleitereigenschaften von Silizium nicht negativ beeinflußt.
  • Ein kristalliner Siliziumfilm 45 mit hohem Kristallanteil wird durch den Wärmebehandlungsschritt ausgebildet. Auf dem kristallinen Siliziumfilm 45 wird durch den Wärmebehandlungsschritt ein thermischer Oxidationsfilm 46 erzeugt. Der thermische Oxidationsfilm 46 kann unverändert als Gateisolierfilm bei der Herstellung eines TFT verwendet werden.
  • Die Wärmebehandlung kann in einem Zustand durchgeführt werden, in welchem der Germaniumfilm übrig geblieben ist, wobei in diesem Fall Germanium in dem Film mit hoher Konzentration vorhanden ist. In jedem Fall führt nach dem Wärmebehandlungsschritt die Diffusion dazu, daß Germanium in dem kristallinen Siliziumfilm 45 in einer Konzentration von 1 × 1014 bis 5 × 1019 Atome/cm3 vorhanden ist (typischerweise 1 × 1015 bis 1 × 1016 Atome/cm3).
  • Der kristalline Siliziumfilm 45, der bei dieser Ausführungsform hergestellt wird, ist daher ein Halbleiterfilm, der zahlreiche Bindungen enthält, bei welchen ein Siliziumatom durch ein Germaniumatom ersetzt ist, und nähert sich an einen Silizium-Germanium-Halbleiter an, der durch SiXGe1-X (0 < X < 1) ausgedrückt wird.
  • Das Herstellungsverfahren gemäß dieser Ausführungsform weist den Vorteil auf, daß ein abnormes Wachstum von Siliziumoxid auf dem kristallinen Siliziumfilm 45 überhaupt nicht auftritt. Ein abnormes Wachstum von Siliziumoxid tritt daher bei dem kristallinen Siliziumfilm 45, der durch das Verfahren gemäß der vorliegenden Ausführungsform ausgebildet wird, selbst dann nicht auf, wenn die thermische Oxidation in einem Zustand durchgeführt wird, in welchem sich der kristalline Siliziumfilm 45 in Kontakt mit einer oxidierenden Atmosphäre befindet.
  • Die Anmelderin hat herausgefunden, daß dann, wenn Nickel als Katalysator für die Kristallbildung verwendet wird, ein abnormes Wachstum an Siliziumoxid in einem späteren Wärmebehandlungsschritt abhängig von den Bedingungen auftritt. Dies liegt an der konzentrierten Oxidation von Nickelsilizid, welches in dem kristallinen Siliziumfilm vorhanden ist. Kein derartiges abnormes Wachstum tritt bei der vorliegenden Ausführungsform auf.
  • Weiterhin kann der Wärmebehandlungsschritt von 16C beinahe vollständig Defekte zwischen den Körnern entfernen, die in dem kristallinen Siliziumfilm 44 vorhanden waren. Der auskristallisierte, kristalline Siliziumfilm 44, also in dem Zustand gemäß 16B, weist zahlreiche Defekte (Stapelfehler, Versetzungen usw.) in den Kristallkörnern auf. Der kristalline Siliziumfilm 45, der durch den Schritt von 16C erhalten wird, zeigt jedoch praktisch keine Defekte bei den Kristallkörnern.
  • Daraus schließt die Anmelderin, daß die Abwesenheit von Defekten durch ähnliche Phänomene hervorgerufen wird wie jene, die anhand der ersten Ausführungsform unter Verwendung von Modellen erläutert wurden. Da jedoch Nickel nicht als Katalysatorelement verwendet wird, wird angenommen, daß das Nichtvorhandensein von Defekten hauptsächlich auf dem Einfluß überschüssiger Siliziumatome beruht, die durch die thermische Oxidation erzeugt werden.
  • Obwohl in dem Vorgang von 15A die Temperatur auf Zimmertemperatur nach der Beendigung des Kristallisierungsschrittes verringert wird, kann der Befestigungsschritt so durchgeführt werden, daß die Temperatur unmittelbar nach der Beendigung des Kristallisierungsschrittes erhöht wird. Ein derartiger Vorgang kann einen kristallinen Siliziumfilm mit entsprechendem Kristallanteil erzeugen.
  • Wie voranstehend geschildert kann durch Einsatz des Verfahrens gemäß der vorliegenden Ausführungsform eine abnorme Oxidation eines kristallinen Siliziumfilms verhindert werden, und daher wird der Wärmebehandlungsschritt für den kristallinen Siliziumfilm nicht übermäßig kompliziert. Darüber hinaus können Korndefekte in dem kristallinen Siliziumfilm beseitigt werden, wodurch der kristalline Siliziumfilm eine sehr hohe Kristallinität aufweist.
  • Die Temperatur, die höher als die Kristallisierungstemperatur ist, beträgt typischerweise 800 bis 1050°C (vorzugsweise 850 bis 900°C). Die vorliegende Ausführungsform zeichnet sich dadurch aus, daß die Wärmebehandlung bei einer derartigen hohen Temperatur durchgeführt wird. Da angenommen wird, daß in diesem Schritt die thermische Oxidation wesentlich zur Verringerung von Korndefekten beiträgt, ist es wünschenswert, da A dieser Schritt unter solchen Bedingungen durchgeführt wird, daß die thermische Oxidation erleichtert wird.
  • Unter Berücksichtigung der Durchsatzrate ist es daher vorzuziehen, die Untergrenze für die Temperatur bei der Wärmebehandlung auf 800°C einzustellen. Unter Berücksichtigung der Wärmefestigkeit des Substrats (eines Quarzsubstrats bei der vorliegenden Ausführungsform) wird vorzugsweise die Obergrenze für die Temperatur auf 1050°C eingestellt. Da jedoch der Schmelzpunkt von Germanium bei 930 bis 940°C liegt ist es jedoch sogar vorzuziehen, die Obergrenze für die Temperatur auf 900°C einzustellen.
  • Vorzugsweise ist die Wärmebehandlungsatmosphäre eine oxidierende Atmosphäre, sie kann jedoch auch eine Inertgasatmosphäre sein. Die oxidierende Atmosphäre kann eine der folgenden Atmosphären sein: eine Atmosphäre mit trockenem Sauerstoff (O2), eine feuchte Sauerstoffatmosphäre (O2 + H2), sowie eine halogenhaltige Atmosphäre (O2 + HCl und dergleichen).
  • Wenn die Wärmebehandlung in einer Atmosphäre durchgeführt wird, die ein Halogenelement enthält, werden überschüssige Germaniumatome, die zwischen den Gitterpunkten des kristallinen Siliziums vorhanden sind, in Form von GeCl4 entfernt, welches flüchtig ist, infolge der Getterwirkung des Halogenelements. Dies ist daher ein wirksames Mittel, um einen kristallinen Siliziumfilm mit weniger Gitterspannungen zu erhalten.
  • Der kristalline Siliziumfilm gemäß der vorliegenden Ausführungsform, der durch das voranstehend geschilderte Herstellungsverfahren erzeugt wurde, weist eine sehr hohe Kristallinität auf.
  • AUSFÜHRUNGSFORM 9
  • Da ein TFT gemäß der Erfindung dadurch hergestellt wird, daß als dessen aktive Schicht ein Halbleiterdünnfilm verwendet wird, der im wesentlichen als Einkristall angesehen werden kann, zeigt er elektrische Eigenschaften, die denen eines MOSFET entsprechen, bei welchem Einkristallsilizium verwendet wird. TFTs, die versuchsweise von den Erfindern hergestellt wurden, wiesen die folgenden Daten auf.
    • (1) Sowohl für einen n-Kanal-TFT als auch einen p-Kanal-TFT ist der Koeffizient unterhalb der Schwelle, der ein Maß für die Schaltleistung (Schnelligkeit der Umschaltung zwischen EIN und AUS) eines TFT darstellt, so klein wie 60 bis 100 mV/Dekade (typischerweise 60 bis 85 mV/Dekade).
    • (2) Die Feldeffektmobilität (μFE), die ein Maß für die Betriebsgeschwindigkeit eines TFT ist, ist so groß wie 200 bis 650 cm2/Vs (n-Kanal-TFT; typischerweise 250 bis 300 cm2/Vs), oder so groß wie 100 bis 300 cm2/Vs (p-Kanal-TFT; typischerweise 150 bis 200 cm2/Vs).
    • (3) Die Schwellenspannung (Vth), die ein Maß für die Treiberspannung eines TFT ist, ist so klein wie –0,5 bis 1,5 V (n-Kanal-TFT), oder so klein wie –1,5 bis 0,5 V (p-Kanal-TFT).
  • Wie voranstehend geschildert weist ein gemäß der Erfindung hergestellter TFT erheblich bessere Schalteigenschaften und Hochgeschwindigkeits-Betriebseigenschaften auf. Dies ermöglicht es, integrierte Schaltungen wie beispielsweise eine LSI unter Verwendung von TFTS statt von MOSFETs aufzubauen, die herkömmlicherweise verwendet werden.
  • Unter Nutzung der Vorteile des TFT, bei welchem ein Dünnfilm verwendet wird, kann darüber hinaus ein dreidimensionales Halbleitergerät (Halbleiterschaltung (aufgebaut werden.
  • Die 11A und 11C zeigen Beispiele für dreidimensionale Halbleiterschaltungen, welche TFTs gemäß der Erfindung verwenden. 11A zeigt eine dreidimensionale Schaltung, bei welcher TFTs in der unteren Schicht ausgebildet werden, und ein Bildsensor in der obersten Schicht ausgebildet wird. 11B zeigt eine dreidimensionale Schaltung, bei welcher TFTs sowohl in der unteren Schicht als auch in der obersten Schicht ausgebildet werden.
  • In 11A kann eine photoelektrische Umwandlungsschicht 21 aus einem amorphen Siliziumfilm oder dergleichen hergestellt werden. Eine obere Elektrode (ein transparenter leitfähiger Film) 22 ist auf der photoelektrischen Umwandlungsschicht 21 vorgesehen, so daß ein Photodetektorabschnitt zum Empfang von Licht und dessen Umwandlung in ein elektrisches Signal gebildet wird.
  • Da der Herstellungsvorgang durch Herstellung der TFTs der gleiche ist wie bei der ersten Ausführungsform wird er hier nicht erneut beschrieben. Die Vorgehensweise zur Erzeugung mehrerer Schichten zum Aufbau der dreidimensionalen Schaltung kann eine bekannte Vorgehensweise sein. Bei der Ausbildung der obersten TFT-Schicht ist es jedoch erforderlich, die Wärmefestigkeit der TFTs in der untersten Schicht zu berücksichtigen.
  • Die dreidimensionale Schaltung kann beispielsweise so aufgebaut sein, daß TFTs gemäß der Erfindung in der unteren, Schicht eingesetzt werden, und herkömmliche, bei niedriger Temperatur erzeugte TFTs in der obersten Schicht eingesetzt werden. Andererseits kann die dreidimensionale Schaltung so aufgebaut sein, daß TFTs, die aus einem äußerst wärmebeständigen Material bestehen, in der unteren Schicht verwendet werden, und TFTs gemäß der Erfindung in der obersten Schicht eingesetzt werden.
  • Eine weitere Alternative kann darin bestehen, daß der Bildsensor in der obersten Schicht nur aus dem Photodetektorabschnitt besteht, und der Photodetektorabschnitt durch die TFTs in der untersten Schicht gesteuert wird.
  • In 11B ist die untere Schicht die TFT-Schicht, welche eine Siliziumgateanordnung verwendet, und ist die oberste Schicht die TFT-Schicht, in welcher eine Siliziumgateanordnung oder ein Metallfilm (beispielsweise ein Film mit Aluminium als Hauptbestandteil) als Gateelektrode verwendet wird. Der Herstellungsvorgang für die TFTs von 11B wird ebenfalls hier nicht erneut beschrieben.
  • Auch bei dem Aufbau gemäß 11B muß die oberste TFT-Schicht so hergestellt werden, daß die Wärmefestigkeit der TFTs in der unteren Schicht ausreichend berücksichtigt wird.
  • In jedem der in den 11A und 11B gezeigten Fälle ist der Einsatz der folgenden Schritte wünschenswert. Zuerst wird ein dicker Zwischenschicht-Isolierfilm 23 oder 24 nach der Ausbildung der TFTs in der untersten Schicht hergestellt. Dann werden die TFTs in der obersten Schicht hergestellt, nachdem der Zwischenschicht-Isolierfilm 23 oder 24 durch Polieren eingeebnet wurde, beispielsweise durch chemisch-mechanisches Polieren (CMP).
  • Durch Ausbildung einer dreidimensionalen Halbleiterschaltung unter Verwendung von TFTs gemäß der Erfindung kann eine Halbleiterschaltung aufgebaut werden, die eine große Vielzahl unterschiedlicher Funktionen aufweisen kann. Im Rahmen der vorliegenden Anmeldung bedeutet der Begriff ”Halbleiterschaltung” eine elektrische Schaltung zum Steuern/Umwandeln eines elektrischen Signals unter Verwendung der Halbleitereigenschaften.
  • Es ist ebenfalls möglich, eine LCD-Treiberschaltung, eine Hochfrequenzschaltung (MMIC: Mikrowellenmodul-IC) für tragbare Geräte und dergleichen aufzubauen, unter Verwendung von TFTs gemäß der Erfindung. Die Verwendung der erfindungsgemäßen TFTs ermöglicht es daher, IC-Chips und LSI-Chips unter Verwendung von TFTs aufzubauen.
  • AUSFÜHRUNGSFORM 10
  • Zusätzlich zu einem Flüssigkristallanzeigegerät können andere elektrooptische Geräte gemäß der Erfindung konstruiert werden, beispielsweise ein Aktivmatrix-EL-Anzeigegerät (EL: Elektrolumineszenz), sowie ein EC-Anzeigegerät (EC: Elektrochrom), und ebenso ein Bildsensor und ein CCD.
  • Der Begriff ”elektrooptisches Gerät” soll ein Gerät zur Umwandlung eines elektrischen Signals in ein optisches Signal oder umgekehrt bedeuten.
  • AUSFÜHRUNGSFORM 11
  • Bei der vorliegenden Ausführungsform werden unter Bezugnahme auf die 12A bis 12F Beispiele für elektronische Geräte (Anwendungserzeugnisse) beschrieben, die ein elektrooptisches Gerät gemäß der vorliegenden Erfindung verwenden. Der Begriff ”elektronische Einrichtungen” bezeichnet ein Produkt, welches eine Halbleiterschaltung und/oder ein elektrooptisches Gerät enthält.
  • Beispiele für elektronische Einrichtungen, bei welchen die Erfindung eingesetzt werden kann, sind eine Videokamera, eine elektronische Standbildkamera, ein Projektor, ein Overheadprojektor, eine Fahrzeugnavigationseinrichtung, ein Personalcomputer (PC), und tragbare Informationsendgeräte (ein Mobilcomputer, ein zelluläres Telefon, ein PHS (persönliches Handyphone-System), Telefon, usw.).
  • 12A zeigt ein zelluläres Telefon, welches einen Hauptkörper 2001 aufweist, einen Sprachausgabeabschnitt 2002, einen Spracheingabeabschnitt 2003, ein Anzeigegerät 2004, Betätigungsschalter 2005 und eine Antenne 2006. Die Erfindung kann bei dem Sprachausgabeabschnitt 2002 eingesetzt werden, bei dem Spracheingabeabschnitt 2003, bei dem Anzeigegerät 2004, usw.
  • 12B zeigt eine Videokamera, die aus einem Hauptkörper 2101, einem Anzeigegerät 2102, einem Schalleingabeabschnitt 2103, Betätigungsschaltern 2104, einer Batterie 2105 und einem Bildempfangsabschnitt 2106 besteht. Die Erfindung kann bei dem Anzeigegerät 2102, dem Schalleingabeabschnitt 2103, dem Bildempfangsabschnitt 2106 usw. eingesetzt werden.
  • 12C zeigt einen Mobilcomputer, der einen Hauptkörper 2201 aufweist, einen Kameraabschnitt 2202, einen Bildempfangsabschnitt 2203, einen Betätigungsschalter 2204 sowie ein Anzeigegerät 2205. Die Erfindung kann bei dem Kameraabschnitt 2202, dem Bildempfangsabschnitt 2203, dem Anzeigegerät 2205 usw. eingesetzt werden.
  • 12d zeigt eine Overheadprojektor, der einen Hauptkörper 2301, Anzeigegeräte 2302 und einen Bandabschnitt 2303 aufweist. Die Erfindung kann bei dem Anzeigegerät 2302 eingesetzt werden.
  • 12E zeigt einen Rückwärtsprojektor, der einen Hauptkörper 2401 aufweist, eine Lichtquelle 2402, ein Anzeigegerät 2403, einen Polarisationsstrahlteiler 2404, Reflektoren 2405 und 2406, und eine Bildwand 2407. Die Erfindung kann bei dem Anzeigegerät 2403 eingesetzt werden.
  • 12F zeigt einen Vorwärtsprojektor, der einen Hauptkörper 2501 aufweist, eine Lichtquelle 2502, ein Anzeigegerät 2503, ein optisches System 2504 und eine Bildwand 2505. Die Erfindung kann bei dem Anzeigegerät 2503 eingesetzt werden.
  • Wie voranstehend geschildert hat die Erfindung einen extrem großen Einsatzbereich, und kann bei elektronischen Einrichtungen auf jedem Gebiet eingesetzt werden. Darüber hinaus läßt sich die Erfindung bei jedem Produkt einsetzen, welches ein elektrooptisches Gerät oder eine Halbleiterschaltung erfordert.
  • Die Erfindung ermöglicht die Ausbildung eines Halbleiterdünnfilms, der so stark kristallin ist, daß er im wesentlichen als Einkristall angesehen werden, kann und ermöglicht es, durch Verwendung eines derartigen Halbleiterdünnfilms, einen TFT zu erzielen, der hervorragende Leistungen aufweist, die ebenso gut sind oder sogar noch besser als bei einem MOSFET, der auf einem Einkristall ausgebildet ist.
  • Eine Halbleiterschaltung und ein elektrooptisches Gerät, die unter Verwendung von TFTs der voranstehend geschilderten Art hergestellt werden, und eine elektronische Einrichtung mit einer derartigen Halbleiterschaltung oder einem elektrooptischen Gerät zeigen eine extrem hohe Leistung und stellen Produkte dar, die bezüglich der Funktion, der Portabilität und der Verläßlichkeit besser sind als bisher.

Claims (17)

  1. Halbleiterdünnfilm, der einen zusammenhängenden Körper aus zahlreichen Kristallen in Form von Stangen oder flachen Stangen aufweist, die jeweils Silizium als Hauptbestandteil enthalten, wobei eine Hauptorientierungsebene mit einer {110}-Ebene zusammenfällt, wobei in dem Halbleiterdünnfilm eine Konzentration sowohl von Kohlenstoff als auch von Stickstoff 5 × 1017 Atome/cm3 oder weniger beträgt, und eine Konzentration an Sauerstoff 1 × 1018 Atome/cm3 oder weniger beträgt, und die stangenförmigen Kristalle oder die Kristalle in Form flacher Stangen einander berühren, während Drehwinkel mit Absolutwerten gebildet werden, die innerhalb von 3° liegen.
  2. Halbleiterdünnfilm nach Anspruch 1, dadurch gekennzeichnet, dass ein Elektronenstrahlbeugungsmuster des Halbleiterdünnfilms infolge der {110}-Orientierung regelmäßig ist, wobei jeder der Beugungspunkte des Elektronenstrahlbeugungsmusters eine kreisähnliche Form hat, das heißt, dass ein Verhältnis der Länge einer kleinen Achse zur Länge einer großen Achse jedes der Beugungspunkte im Bereich von 1:1 bis 1:1,5 liegt.
  3. Halbleiterdünnfilm nach Anspruch 1, dadurch gekennzeichnet, dass ein Elektronenstrahlbeugungsmuster des Halbleiterdünnfilms infolge der {110}-Orientierung regelmäßig ist, wobei jeder der Beugungspunkte des Elektronenstrahlbeugungsmusters eine Verbreiterung aufweist, die auf einem konzentrischen Kreis mit dem Zentrum an einem Zentrumspunkt eines Elektronenstrahlbestrahlungsbereiches liegt, und eine Tangente an jeden der Beugungspunkte von dem Zentrumspunkt des Elektronenstrahlbestrahlungsbereiches und ein Linienabschnitt, der den Zentrumspunkt des Elektronenstrahlbestrahlungsbereiches und einen Zentrumspunkt des Beugungspunktes verbindet, einen Winkel bilden, der innerhalb von ±1,5° liegt.
  4. Halbleiterdünnfilm nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterdünnfilm auf einer unteren Isolierschicht vorgesehen ist, in welcher der Mittelwert der Unterschiede in der Höhe zwischen Ausnehmungen und Vorsprüngen 5 nm oder weniger beträgt.
  5. Halbleitergerät mit einem Halbleiterfilm, der zumindest einen Kanalausbildungsbereich aufweist, wobei der Halbleiterfilm ein Halbleiterdünnfilm nach Anspruch 1 ist.
  6. Elektronische Einrichtung mit einem Halbleitergerät nach Anspruch 5, wobei die elektronische Einrichtung aus folgender Gruppe ausgewählt ist: Videokamera, elektronische Standbildkamera, Projektor, Overheadprojektor, Fahrzeugnavigationseinrichtung, Personalcomputer, und tragbare Informationsendgeräteeinrichtung.
  7. Halbleitergerät nach Anspruch 5, dadurch gekennzeichnet, dass eine Elektronenstrahlbeugungsmuster des Halbleiterdünnfilms infolge der {110}-Orientierung regelmäßig ausgebildet ist, wobei jeder der Beugungspunkte des Elektronenstrahlbeugungsmusters eine kreisähnliche Form hat, das heißt, dass ein Verhältnis der Länge einer kürzeren Achse zur Länge eines längeren Achse jedes der Beugungspunkte im Bereich von 1:1 bis 1:1,5 liegt.
  8. Elektronische Einrichtung mit einem Halbleitergerät nach Anspruch 7, wobei die elektronische Einrichtung aus folgender Gruppe ausgewählt ist: Videokamera, elektronische Standbildkamera, Projektor, Overheadprojektor, Fahrzeugnavigationseinrichtung, Personalcomputer, und tragbare Informationsendgeräteeinrichtung.
  9. Halbleitergerät nach Anspruch 5, dadurch gekennzeichnet, dass ein Elektronenstrahlbeugungsmuster des Halbleiterdünnfilms infolge der {110}-Orientierung regelmäßig ausgebildet ist, wobei jeder der Beugungspunkte des Elektronenstrahlbeugungsmusters eine Verbreiterung aufweist, die auf einem Kreis liegt, dessen Zentrum in einem Zentrumspunkt eines Elektronenstrahlbestrahlungsbereiches liegt, und eine Tangente an jeden der Beugungspunkte von dem Zentrumspunkt des Elektronenstrahlbestrahlungsbereiches und ein Linienabschnitt, der den Zentrum des Elektronenstrahlbestrahlungsbereiches mit einem Zentrumspunkt des Beugungspunktes verbindet, einen Winkel bilden, der innerhalb von ±1,5° liegt.
  10. Elektronische Einrichtung mit einem Halbleitergerät gemäß Anspruch 9, wobei die elektronische Einrichtung aus folgender Gruppe ausgewählt ist: Videokamera, elektronische Standbildkamera, Projektor, Overheadprojektor, Fahrzeugnavigationseinrichtung, Personalcomputer, und tragbare Informationsendgeräteeinrichtung.
  11. Halbleitergerät nach Anspruch 5, dadurch gekennzeichnet, dass der Halbleiterdünnfilm auf einer unteren Isolierschicht vorgesehen ist, bei welcher der Mittelwert der Differenzen der Höhen zwischen Ausnehmungen und Vorsprüngen 5 nm oder weniger beträgt.
  12. Elektronische Einrichtung mit einem Halbleitergerät nach Anspruch 11, wobei die elektronische Einrichtung aus folgender Gruppe ausgewählt ist: Videokamera, elektronische Standbildkamera, Projektor, Overheadprojektor, Fahrzeugnavigationseinrichtung, Personalcomputer, und tragbare Informationsendgeräteeinrichtung.
  13. Elektronische Einrichtung nach Anspruch 12, dadurch gekennzeichnet, dass die tragbare Informationsendgeräteeinrichtung eine Einrichtung ist, die aus folgender Gruppe ausgewählt ist: Mobilcomputer, zelluläres Telefon, und PHS-Telefon.
  14. Halbleitergerät mit einem Halbleiterdünnfilm, der eine Hauptorientierungsebene aufweist, die mit einer {110}-Ebene übereinstimmt, wobei in dem Halbleiterdünnfilm die Konzentration sowohl an Kohlenstoff als auch an Stickstoff 5 × 1017 Atome/cm3 oder weniger beträgt, und eine Sauerstoffkonzentration 1 × 1018 Atome/cm3 oder weniger beträgt, ein Elektronenstrahlbeugungsmuster des Halbleiterdünnfilms infolge der {110}-Orientierung regelmäßig ist, jeder der Beugungspunkte des Elektronenstrahlbeugungsmusters eine kreisähnliche Form hat, das heißt, dass ein Verhältnis der Länge einer kürzeren Achse zur Länge einer längeren Achse jedes der Beugungspunkte im Bereich von 1:1 bis 1:1,5 liegt.
  15. Halbleitergerät nach Anspruch 14, dadurch gekennzeichnet, dass der Halbleiterdünnfilm auf einer unteren Isolierschicht vorgesehen ist, in welcher der Mittelwert der Unterschiede der Höhen zwischen Ausnehmungen und Vorsprüngen 5 nm oder weniger beträgt.
  16. Halbleitergerät mit einem Halbleiterdünnfilm, der eine Hauptorientierungsebene aufweist, die mit der {110}-Ebene übereinstimmt, wobei in dem Halbleiterdünnfilm eine Konzentration sowohl an Kohlenstoff als auch an Stickstoff 5 × 1017 Atome/cm3 oder weniger beträgt, und eine Sauerstoffkonzentration 1 × 1018 Atome/cm3 oder weniger beträgt, ein Elektronenstrahlbeugungsmuster des Halbleiterdünnfilms infolge der {110}-Orientierung regelmäßig ausgebildet ist, jeder der Beugungspunkte des Elektronenstrahlbeugungsmusters eine Verbreiterung aufweist, die auf einem konzentrischen Kreis liegt, dessen Zentrum sich im Zentrumspunkt eines Elektronenstrahlbestrahlungsbereiches befindet, und eine Tangente an jeden der Beugungspunkte von dem Zentrumspunkt des Elektronenstrahlbestrahlungsbereiches aus und ein Linienabschnitt, der den Zentrumspunkt eines Elektronenstrahlbestrahlungsbereiches mit einem Zentrumspunkt des Beugungspunktes verbindet, einen Winkel bilden, der innerhalb von ±1,5° liegt.
  17. Halbleitergerät nach Anspruch 16, dadurch gekennzeichnet, dass der Halbleiterdünnfilm auf einer unteren Isolierschicht vorgesehen ist, in welcher der Mittelwert der Unterschiede der Höhen zwischen Ausnehmungen und Vorsprüngen 5 nm oder weniger beträgt.
DE19833237A 1997-07-23 1998-07-23 Halbleiterdünnfilm und Halbleitergerät Expired - Fee Related DE19833237B4 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPP9-212428 1997-07-23
JP21242897 1997-07-23
JPP10-108552 1998-04-03
JP10855298 1998-04-03
JPP10-152308 1998-05-16
JP15230898A JP4318768B2 (ja) 1997-07-23 1998-05-16 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
DE19833237A1 DE19833237A1 (de) 1999-01-28
DE19833237B4 true DE19833237B4 (de) 2011-10-06

Family

ID=27311251

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19861495.0A Expired - Fee Related DE19861495B3 (de) 1997-07-23 1998-07-23 Halbleitergeräte, Anzeigegerät und Vorrichtung
DE19833237A Expired - Fee Related DE19833237B4 (de) 1997-07-23 1998-07-23 Halbleiterdünnfilm und Halbleitergerät

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19861495.0A Expired - Fee Related DE19861495B3 (de) 1997-07-23 1998-07-23 Halbleitergeräte, Anzeigegerät und Vorrichtung

Country Status (5)

Country Link
US (6) US6087679A (de)
JP (1) JP4318768B2 (de)
KR (1) KR100536523B1 (de)
DE (2) DE19861495B3 (de)
TW (1) TW418435B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143625B2 (en) 1998-07-15 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US8405594B2 (en) 1999-06-21 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. EL display device, driving method thereof, and electronic equipment provided with the EL display device

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
EP1119053B1 (de) * 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines TFT-Halbleiterbauelementes
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6335445B1 (en) * 1997-03-24 2002-01-01 Societe De Conseils De Recherches Et D'applications Scientifiques (S.C.R.A.S.) Derivatives of 2-(iminomethyl)amino-phenyl, their preparation, their use as medicaments and the pharmaceutical compositions containing them
JP3844561B2 (ja) 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6667494B1 (en) 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JP3980178B2 (ja) 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JPH11143379A (ja) 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11204434A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6821710B1 (en) 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7248232B1 (en) 1998-02-25 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Information processing device
US6617648B1 (en) 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
US6496172B1 (en) * 1998-03-27 2002-12-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, active matrix type liquid crystal display device, and method of driving the same
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
KR100271211B1 (ko) * 1998-07-15 2000-12-01 윤덕용 나노결정을 이용한 비휘발성 기억소자 형성방법
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
DE60042666D1 (de) * 1999-01-14 2009-09-17 Panasonic Corp Halbleiterbauelement und Verfahren zu dessen Herstellung
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6861670B1 (en) 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
TW518637B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6821827B2 (en) 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854947B2 (ja) * 2000-01-31 2012-01-18 株式会社半導体エネルギー研究所 表示装置の作製方法
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
US7098884B2 (en) * 2000-02-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving semiconductor display device
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP2002083974A (ja) 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US6703265B2 (en) 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100652039B1 (ko) * 2000-11-23 2006-11-30 엘지.필립스 엘시디 주식회사 전계발광소자
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG103846A1 (en) 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6902966B2 (en) * 2001-10-25 2005-06-07 Advanced Micro Devices, Inc. Low-temperature post-dopant activation process
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
JP4627964B2 (ja) * 2002-10-24 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
EP2256807A3 (de) * 2003-01-08 2017-05-17 Semiconductor Energy Laboratory Co, Ltd. Halbleiterbauelement und dessen Herstellungsverfahren
JP4342826B2 (ja) 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
US7652321B2 (en) * 2004-03-08 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4272142B2 (ja) * 2004-12-07 2009-06-03 株式会社ルネサステクノロジ スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
JP2006245417A (ja) * 2005-03-04 2006-09-14 Toshiba Corp 半導体装置およびその製造方法
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
JP5201805B2 (ja) * 2005-05-31 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20070194450A1 (en) * 2006-02-21 2007-08-23 Tyberg Christy S BEOL compatible FET structure
US7439594B2 (en) 2006-03-16 2008-10-21 Micron Technology, Inc. Stacked non-volatile memory with silicon carbide-based amorphous silicon thin film transistors
KR101420603B1 (ko) 2007-06-29 2014-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
FR2935539B1 (fr) * 2008-08-26 2010-12-10 Commissariat Energie Atomique Circuit cmos tridimensionnel sur deux substrats desalignes et procede de realisation
TWI496042B (zh) * 2009-07-02 2015-08-11 Semiconductor Energy Lab 觸控面板及其驅動方法
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102010040860A1 (de) * 2010-09-16 2012-03-22 Otto-Von-Guericke-Universität Magdeburg Schichtsystem aus einem siliziumbasierten Träger und einer direkt auf dem Träger aufgebrachten Heterostruktur
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201324760A (zh) * 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545236B (zh) * 2014-10-02 2016-08-11 錼創科技股份有限公司 磊晶基底、半導體發光裝置及其製作方法
KR102565380B1 (ko) 2016-12-07 2023-08-10 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP7190875B2 (ja) * 2018-11-16 2022-12-16 東京エレクトロン株式会社 ポリシリコン膜の形成方法及び成膜装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160121A (en) * 1981-03-27 1982-10-02 Semiconductor Energy Lab Co Ltd Semiamorphous semiconductor device
JPH07130652A (ja) * 1993-10-29 1995-05-19 Semiconductor Energy Lab Co Ltd 半導体作製方法
JPH07321339A (ja) * 1993-06-25 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JPH0878329A (ja) * 1994-09-05 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08139019A (ja) * 1994-09-15 1996-05-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
DE19825081A1 (de) * 1997-06-06 1998-12-10 Semiconductor Energy Lab Halbleiterdünnfilm und Halbleitervorrichtung

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922475A (en) * 1970-06-22 1975-11-25 Rockwell International Corp Process for producing nitride films
DE3226713A1 (de) * 1982-07-16 1984-01-19 Siemens AG, 1000 Berlin und 8000 München Als flachspule ausgebildete induktionsheizspule zum tiegelfreien zonenschmelzen
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS63133667A (ja) * 1986-11-26 1988-06-06 Ricoh Co Ltd 密着形光電変換装置
US5153702A (en) * 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
DE69028669T2 (de) * 1989-07-31 1997-02-20 Canon Kk Dünnschicht-Transistor und seine Herstellung
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5444557A (en) * 1990-12-31 1995-08-22 Kopin Corporation Single crystal silicon arrayed devices for projection displays
JPH04318973A (ja) * 1991-04-17 1992-11-10 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JP3327952B2 (ja) * 1991-07-17 2002-09-24 旭化成株式会社 圧電体とそれを用いたｓａｗデバイス
US5612563A (en) * 1992-03-02 1997-03-18 Motorola Inc. Vertically stacked vertical transistors used to form vertical logic gate structures
DE69323127T2 (de) * 1992-08-10 1999-07-22 Canon Kk Halbleitervorrichtung und Herstellungsverfahren
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3163606B2 (ja) * 1993-01-29 2001-05-08 住友電気工業株式会社 表面弾性波素子
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
EP1119053B1 (de) * 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines TFT-Halbleiterbauelementes
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
TW241377B (de) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
CN1542929B (zh) * 1993-03-12 2012-05-30 株式会社半导体能源研究所 半导体器件的制造方法
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
DE4309769A1 (de) * 1993-03-25 1994-09-29 Wacker Chemitronic Verfahren und Vorrichtung zur Verringerung des Sauerstoffeinbaus in einen Einkristall aus Silicium
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW295703B (de) 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
US5895933A (en) 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
TW297142B (de) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (de) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3305085B2 (ja) * 1993-12-03 2002-07-22 キヤノン株式会社 液晶表示装置
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JPH07315826A (ja) * 1994-05-24 1995-12-05 Canon Inc 多結晶シリコン薄膜及びその製造方法
JPH07321328A (ja) * 1994-05-27 1995-12-08 Hitachi Ltd 薄膜トランジスタ駆動液晶表示装置およびその製法
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3897826B2 (ja) 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3072005B2 (ja) * 1994-08-25 2000-07-31 シャープ株式会社 半導体装置及びその製造方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
US6133557A (en) * 1995-01-31 2000-10-17 Kyocera Corporation Wafer holding member
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3306258B2 (ja) 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
TW447144B (en) * 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JP3086641B2 (ja) * 1995-08-29 2000-09-11 三洋電機株式会社 携帯端末
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
US5658808A (en) * 1996-08-14 1997-08-19 Industrial Technology Research Institute Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
US5734763A (en) * 1996-09-04 1998-03-31 Hewlett-Packard Company Compact two-by-n optical components based on bierfringent walk-off crystals
US5897985A (en) * 1996-10-11 1999-04-27 Kodak Polychrome Graphics, Llc Potassium silicate developing composition and method of use to process lithographic printing plates
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6518637B1 (en) * 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US8109483B2 (en) * 2003-12-05 2012-02-07 Hewlett-Packard Development Company, L.P. Swivel support base apparatus
JP4252477B2 (ja) * 2004-03-10 2009-04-08 西川ゴム工業株式会社 折り畳み式屋根用ウエザーストリップ
US6998782B1 (en) * 2004-08-18 2006-02-14 National Semiconductor Corporation Circuit for generating a process-independent current

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160121A (en) * 1981-03-27 1982-10-02 Semiconductor Energy Lab Co Ltd Semiamorphous semiconductor device
JPH07321339A (ja) * 1993-06-25 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JPH07130652A (ja) * 1993-10-29 1995-05-19 Semiconductor Energy Lab Co Ltd 半導体作製方法
JPH0878329A (ja) * 1994-09-05 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08139019A (ja) * 1994-09-15 1996-05-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
DE19825081A1 (de) * 1997-06-06 1998-12-10 Semiconductor Energy Lab Halbleiterdünnfilm und Halbleitervorrichtung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143625B2 (en) 1998-07-15 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US8809133B2 (en) 1998-07-15 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US8405594B2 (en) 1999-06-21 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. EL display device, driving method thereof, and electronic equipment provided with the EL display device
US8558773B2 (en) 1999-06-21 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. EL display device, driving method thereof, and electronic equipment provided with the EL display device
US8830146B2 (en) 1999-06-21 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. EL display device, driving method thereof, and electronic equipment provided with the EL display device
US8941565B2 (en) 1999-06-21 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. EL display device, driving method thereof, and electronic equipment provided with the EL display device

Also Published As

Publication number Publication date
US20030102480A1 (en) 2003-06-05
US7297978B2 (en) 2007-11-20
US6087679A (en) 2000-07-11
JP4318768B2 (ja) 2009-08-26
JPH11345767A (ja) 1999-12-14
DE19833237A1 (de) 1999-01-28
DE19861495B3 (de) 2014-09-04
KR100536523B1 (ko) 2006-02-28
KR19990014087A (ko) 1999-02-25
TW418435B (en) 2001-01-11
US8384084B2 (en) 2013-02-26
US6495886B1 (en) 2002-12-17
US20100295046A1 (en) 2010-11-25
US6822262B2 (en) 2004-11-23
US20080087894A1 (en) 2008-04-17
US20050092997A1 (en) 2005-05-05
US7928438B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
DE19833237B4 (de) Halbleiterdünnfilm und Halbleitergerät
DE19825081B4 (de) Halbleiterdünnfilm und Halbleitervorrichtung und Herstellungsverfahren
DE19913920A1 (de) Ansteuerschaltung einer Halbleiteranzeigevorrichtung und Halbleiteranzeigevorrichtung
DE69835131T2 (de) D/A-Wandlerschaltung und Halbleiterbauelement
DE112011104002B4 (de) Oxidhalbleiterschicht
DE69433728T2 (de) Halbleiterbauelement mit einem Aggregat von Mikro-Nadeln aus Halbleitermaterial
DE3311635C2 (de)
DE69434450T2 (de) Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren
DE112012004930B4 (de) Verfahren zur Herstellung von Halbleiter-Einheiten mit Kontaktstrukturen für Halbleitertransistoren
DE19605669B4 (de) Aktivmatrix-Anzeigevorrichtung
DE102014019999B3 (de) Anzeigevorrichtung
DE102018112532A1 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE112017004584T5 (de) Anzeigevorrichtung und elektronisches Gerät
DE112013005331T5 (de) Metalloxidfilm und Verfahren zur Bildung eines Metalloxidfilms
DE112004002307T5 (de) Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4126955C2 (de) Verfahren zum Herstellen von elektrolumineszenten Siliziumstrukturen
DE2109874A1 (de) Halbleitereinrichtung mit einem monokristallinen Siliziumkoerper
DE2721397B2 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-HaIbleiterbauelententes
DE60029907T2 (de) Selbstjustierter Polysilizium-Dünnfilmtransistor (TFT) mit obenliegendem Gate und dessen Herstellungsverfahren
DE112013007720T5 (de) Niedertemperatur-Polysilizium-Dünnfilm, Herstellungsverfahren dafür und Transistoren
DE10297732T5 (de) Mehrdomänen-Flüssigkristallanzeige und ein Dünnfilmtransistorsubstrat derselben
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE4445568C2 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
DE69333592T2 (de) Methode zur Herstellung eines Dünnschicht-Transistors aus Polysilizium

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 19861495

Country of ref document: DE

Effective date: 20110315

R020 Patent grant now final

Effective date: 20120110

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee