DE19837336A1 - Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen - Google Patents

Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen

Info

Publication number
DE19837336A1
DE19837336A1 DE19837336A DE19837336A DE19837336A1 DE 19837336 A1 DE19837336 A1 DE 19837336A1 DE 19837336 A DE19837336 A DE 19837336A DE 19837336 A DE19837336 A DE 19837336A DE 19837336 A1 DE19837336 A1 DE 19837336A1
Authority
DE
Germany
Prior art keywords
mold
integrated circuits
ribs
substrate
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19837336A
Other languages
English (en)
Other versions
DE19837336B4 (de
Inventor
Shaw Wei Lee
Hem P Takiar
Fred Drummond
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19837336A1 publication Critical patent/DE19837336A1/de
Application granted granted Critical
Publication of DE19837336B4 publication Critical patent/DE19837336B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C39/00—Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor
    • B29C39/02—Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor for making articles of definite length, i.e. discrete articles
    • B29C39/10—Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor for making articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. casting around inserts or for coating articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C39/00—Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor
    • B29C39/22—Component parts, details or accessories; Auxiliary operations
    • B29C39/24—Feeding the material into the mould
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen nach dem Oberbegriff des Anspruchs 1 und eine Form zum Kapseln eines plattenförmigen Sub­ strats von integrierten Schaltkreisen nach dem Oberbegriff des Anspruchs 4.
Bei der Herstellung von integrierten Halbleiterbausteinen wer­ den diese ausgehend von einem Siliciumwafer unter Verwendung verschiede­ ner Verfahrensschritte, wie Ätzen, Dotieren, Aufbringen von Schichten o. dgl., hergestellt und anschließend gekapselt, wozu häufig ein Plastikma­ terial verwendet wird, da dies allgemein am billigsten ist.
Zur Verbesserung der Effizienz beim Kapseln ist es bekannt, plattenförmige Substrate zu verwenden, wie sie üblicherweise in Flip­ chip-Bausteinen o. dgl. verwendet werden. Das Substrat dient hierbei so­ wohl als mechanischer Träger für die integrierten Schaltkreise als auch zum Verbinden hiervon mit einer externen Schaltkreisanordnung. Zum Kap­ seln wird üblicherweise eine Form verwendet, die gleichzeitig eine Viel­ zahl von Gruppen von integrierten Schaltkreisen kapselt. Hierbei kann ein Spritztopf für jeweils ein Paar von einzukapselnden Bereichen ver­ wendet werden, wobei Eingußrinnen zu einzelnen Abschnitten über das Sub­ strat führen. Da hierbei Abschnitte des Substrats für die Führungsrinnen verwendet werden, wird ein beträchtlicher Anteil an Substratmaterial un­ nötigerweise verbraucht.
Außerdem wurde bereits vorgeschlagen, Gruppen von integrierten Schaltkreisen auf einem Substrat separat voneinander und in zugehörigen Kammern einer Form anzuordnen, die von entsprechenden Spritztöpfen mit Gießmasse zum Kapseln der integrierten Schaltkreise gefüllt werden. Hierbei ergeben sich Probleme beim Erhärten der Gießmasse infolge der dabei erzeugten Beanspruchungen infolge des gleichmäßigen Querschnitts der die integrierten Schaltkreise bedeckenden Gießmasse. Abgesehen da­ von beeinträchtigt das gleichmäßige Einkapseln einer Vielzahl von inte­ grierten Schaltkreisen die nachfolgende Verarbeitung, wie das Verein­ zeln.
Aufgabe der Erfindung ist es daher, ein Verfahren nach dem Oberbegriff des Anspruchs 1 bzw. eine Form nach dem Oberbegriff des An­ spruchs 4 zu schaffen, die es ermöglichen, den Verbrauch an Substrat als auch Beeinträchtigungen durch das Auftreten von Spannungen beim Erhärten der Gießmasse zu reduzieren.
Diese Aufgabe wird entsprechend den kennzeichnenden Teilen der Ansprüche 1 bzw. 4 gelöst.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand von in den beigefügten Abbildungen dargestellten Ausführungsbeispielen näher erläutert.
Fig. 1 und 2 zeigen schematisiert in Draufsicht und im Schnitt längs der Linie A-A von Fig. 1 eine Form in Anordnung über einem mit in­ tegrierten Schaltkreisen bestückten Substrat.
Fig. 3A zeigt im Schnitt eine mit der Form der Fig. 1, 2 er­ zeugte Platte von gekapselten integrierten Schaltkreisen.
Fig. 3B zeigt eine weitere Ausführungsform einer Platte von gekapselten integrierten Schaltkreisen.
Fig. 4 zeigt in Draufsicht eine weitere Ausführungsform einer Form zum Kapseln.
Fig. 5 zeigt ein Flußdiagramm eines Verfahrens zum Kapseln von integrierten Schaltkreisen.
In Fig. 1 und 2 ist ein Substrat 400 vorgesehen, auf dem eine Vielzahl von integrierten Schaltkreisen 402, 404 angeordnet sind, wobei die Schaltkreise 402 mit dem Substrat 400 über Bonddrähte 405 und die Schaltkreise 404 mit dem Substrat 400 über ein Bondkugelfeld 407 verbun­ den ist (wobei letzteres auch als BGA, TAB oder Flipchip bezeichnet wird). Das Substrat 400 kann beispielsweise aus Bismalimidtriagin, PCB, FR4 oder FR5 bestehen.
Zum Kapseln ist eine Form 200 vorgesehen, die einen Formkör­ per 250 umfaßt, der mit einer Zuführöffnung 210 versehen ist, die einen Spritztopf 270 mit einer Formausnehmung 240 verbindet. Die Formausneh­ mung 240 umfaßt ein Feld von einzelnen Bausteinausnehmungen 230, die durch eine Matrix von Rippen 220 gebildet werden, die die Wände der Bau­ steinausnehmung 230 bilden. Jede Bausteinausnehmung 230 dient dazu, ei­ nen zugehörigen integrierten Schaltkreis 402 bzw. 404 zu kapseln.
Die integrierten Schaltkreise 402, 404 können hierbei auf un­ terschiedliche Weise elektrisch mit dem Substrat 400 verbunden sein.
Die Rippen 220 erstrecken sich nicht über die gesamte Tiefe der Formausnehmung 240, so daß relativ schmale Spalte zwischen den Rip­ pen 220 und der diesen zugewandten Oberfläche 410 des Substrats 400 wäh­ rend einer Kapselung bestehen bleiben. Diese Spalte bilden Durchlaßven­ tile 450 zwischen benachbarten Bausteinausnehmungen 230, die es ermögli­ chen, daß Kapselungsmaterial und Gase, die in jeder Bausteinausnehmung 230 enthalten sind, während des Gießvorgangs hindurchströmen. Statt des­ sen kann auch der Formhohlraum 240 ohne irgendwelche Rippen ausgebildet sein, um auf diese Weise eine Vielzahl von Bausteinen zu kapseln, um beispielsweise einen Multichip-Baustein herzustellen.
Größe, Form und Abstand der Bausteine, die durch die Form 200 gebildet werden, werden primär durch die Form und die Abstände der Rip­ pen 220 definiert. Die Rippen 220 können variabel bemessen sein, um ver­ schiedene Bausteintypen und Konfigurationen aufzunehmen. Bei der in Fig. 2 dargestellten Ausführungsform sind die Wände 221 der Rippen 220 rela­ tiv zur Oberfläche 410 schräg geneigt angeordnet, um das Entfernen ir­ gendwelcher Gase während des Gießvorganges zu erleichtern und die Reduk­ tion des Anhaftens der Gießmasse an den Wänden der Rippen 220 reduzieren zu helfen. Der Neigungswinkel θ kann hierbei entsprechend den Anforde­ rungen eines speziellen Systems variieren. Neigungswinkel im Bereich von etwa 15 bis 30° arbeiten gut. Bei der dargestellten Ausführungsform be­ sitzen die Rippen 220 eine gleichbleibende Höhe, so daß zwischen sämtli­ chen benachbarten Bausteinausnehmungen 230 Durchlaßventile 450 ausgebil­ det sind. Jedoch können die Rippen 220 auch von unterschiedlicher Höhe sein, um den Fluß von Kapselungsmaterial zwischen benachbarten Baustein­ ausnehmungen 230 zu steuern oder auszuschließen.
Wie aus Fig. 3A ersichtlich, erzeugt die Form 200 eine gekap­ selte Platte von gekapselten integrierten Schaltkreisen 402, 404. Die Wände 221 der Rippen 220 bilden Rillen 670 in dem Kapselungsmaterial zwischen benachbarten Bausteinen 630. Die Zwischenstege 680 sind wesent­ lich dünner als die Stärke der Gießmasse, die jeden integrierten Schalt­ kreis 402, 404 bedeckt, und zwischen benachbarten Bausteinen 630 an je­ der der Durchlaßventilstellen ausgebildet. Die Rippen 670 können Aus­ richtungsmarkierungen für eine nachfolgende Vereinzelung der gekapselten integrierten Schaltkreise 402, 404 liefern. Zusätzlich können die Rillen 670 den Substratabfall, der durch das Erhärten der Gießmasse bewirkt wird, vermindern, indem eine entsprechende Spannungsreduzierung erfolgt. Die Zwischenstege 680 sind als Bereiche mit reduzierter Gießmassenstärke flexibler als die dickeren Abschnitte der Gießmasse, die jeden inte­ grierten Schaltkreis 402, 404 bedecken.
Bei der in Fig. 3B dargestellten Ausführungsform sind keine Rillen 670 oder andere Oberflächenstrukturen der Gießmasse vorhanden, da hier ein Multichip-Baustein vorliegt. Die Platte 403 kann ebenfalls ver­ einzelt werden.
Zum Erleichtern der Orientierung eines Bausteins ist es zweck­ mäßig, eine Markierung vorzusehen, die beispielsweise durch eine geeig­ nete Markierungsstruktur 500 in jeder Bausteinausnehmung 230 der Form 200 vorgesehen sein kann, vgl. Fig. 2. Größe, Form und Stellen der Mar­ kierungen können weitgehend entsprechend den Anforderungen des speziel­ len Bausteins variiert werden. Die Markierungsstruktur 500 besteht bei­ spielsweise aus kleinen Vorsprüngen an der oberen Innenseite jeder Bau­ steinausnehmung 230 an einer Position, die die Stelle des Anschlußstif­ tes 1 identifiziert. Der gekapselte Baustein umfaßt dann eine entspre­ chende Vertiefung 620, vgl. Fig. 3A, als Markierung für den An­ schlußstift 1.
Die Markierungsstruktur 500 kann auch Identifizierungen, wie die Artikelnummer o. dgl., permanent auf der Oberfläche des Bausteins 630 anbringen.
Bei der in Fig. 4 dargestellten Ausführungsform wird eine Form 200 verwendet, deren Formkörper 250 mit mehreren Spritztöpfen 270 ver­ bunden ist, von denen jeder zu einer Vielzahl 312, 322, 332, 344 von strömungsmäßig damit verbundenen Bausteinausnehmungen 230 verbunden ist. Hierdurch wird die Zeit, die erforderlich ist, um sämtliche Bausteinaus­ nehmungen 230 zu füllen, gegenüber der Verwendung nur eines Spritztopfes 270 verkürzt. Außerdem ist ein geringerer Spritztopfdruck für jeden der Spritztöpfe 270 erforderlich, da die Anzahl der insgesamt zu überwinden­ den Druckgradienten, die beispielsweise durch die Vielzahl der Durch­ laßventile 450 gebildet werden, verringert ist.
Zum Kapseln wird zunächst der Spritztopf 270 (oder mehrere Spritztöpfe 270) mit einer ausreichenden Menge an Gießmasse gefüllt, von wo aus die Vielzahl der Bausteinausnehmungen 230 gefüllt werden. Die Gießmasse verteilt sich fächerartig über die Formausnehmung 240 vom Formeinlaß 210 aus über die Durchlaßventile 450, um die Baustein­ ausnehmungen 230 in der Formausnehmung 240 zu füllen. Irgendwelche Gase, die in der Formausnehmung 240 vor dem Gießen enthalten sind, werden aus der Formausnehmung 240 durch geeignet angeordnete Gasentlüftungen 290 bei fortschreitend eindringender Gießmasse herausgedrückt.
Gemäß Fig. 5 wird zunächst in einem Schritt 810 ein Substrat 400 bereitgestellt, das mit einer Vielzahl von darauf angeordneten Lei­ terbahnen versehen ist. Eine Vielzahl von integrierten Schaltkreisen 402, 404 wird auf dem Substrat 400 montiert und elektrisch mit zugehöri­ gen Leiterbahnen in Schritt 820 gekoppelt. In Schritt 830 wird das so bestückte Substrat 400 in einer Form 200 mit einer Vielzahl von Bau­ steinausnehmungen 230 angeordnet. In Schritt 840 wird dann die gesamte Vielzahl von integrierten Schaltkreisen 402, 404 auf dem Substrat 400 durch Einführen einer Gießmasse in die Form 200 gekapselt. Die Gießmasse füllt dann jede der Bausteinausnehmungen 230 aus und bedeckt jeden der integrierten Schaltkreise 402, 404, wodurch auch irgendwelche Oberflä­ chenmarkierungen abgebildet werden.
Nachdem die Gießmasse alle Bausteinausnehmungen 230 gefüllt hat, unterbricht man den Zufluß der Gießmasse und läßt sie erhärten, so daß sich eine Vielzahl von gekapselten integrierten Schaltkreisen 402, 404 auf dem Substrat 400 ergibt. Danach wird im Schritt 850 die Form entfernt, und in Schritt 860 werden die integrierten Schaltkreise 402, 404 vereinzelt. Letzteres kann beispielsweise durch Sägen oder Brechen entlang der durch die Vielzahl von Rippen gebildeten Rillen geschehen.
Das beschriebene Verfahren ist nicht nur auf einzelne Chips, sondern auch auf Multichip-Module, Hybridbausteine o. dgl. anwendbar.

Claims (11)

1. Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen (402, 404), bei dem ein plattenförmiges Substrat (400) mit einer Vielzahl von elektrischen Leiterbahnen mit einer Vielzahl von integrierten Schaltkreisen (402, 404) bestückt und dann in einer Formausnehmung (240) angeordnet wird, wonach Gießmasse in die Formausnehmung (240) über wenigstens einen Formeinlaß (210) eingefüllt wird, dadurch gekennzeichnet, daß eine Form (200) mit einer Formausnehmung (240) verwendet wird, die eine Vielzahl von benachbarten Ausnehmungen (230; 312, 322, 332, 344) für einen oder mehrere integrierte Schaltkreise (402, 404) besitzt, wobei die Ausnehmungen (230; 312, 322, 332, 344) untereinander über Durchlaßventile (450) verbunden sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die integrierten Schaltkreise (402, 404) bzw. Gruppen hiervon vereinzelt werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Vereinzeln durch Sägen, Brechen oderteilweises Sägen und anschließendes Brechen entlang der Teilsägeschnitte vorgenommen wird.
4. Form zum Kapseln eines plattenförmigen Substrats (400) von integrierten Schaltkreisen (402, 404), mit einem mit wenigstens einem Formeinlaß (210) versehenen Formkörper (250), der eine Formausnehmung (240) aufweist, die derart dimensioniert ist, daß ein mit integrierten Schaltkreisen (402, 404) bestücktes plattenförmiges Substrat (400) aufnehmbar ist, dadurch gekennzeichnet, daß die Formausnehmung (240) durch eine Vielzahl von Rippen (220) in strömungsmäßig miteinander durch Durchlaßventile (450) verbundene Ausnehmungen (230; 312, 322, 332, 344) unterteilt ist.
5. Form nach Anspruch 4, dadurch gekennzeichnet, daß die Rippen (220) in einer Matrix von sich schneidenden Rippen angeordnet sind.
6. Form nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß Gasaus­ laßöffnungen (290) vorgesehen sind.
7. Form nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Ausnehmungen (230; 312, 322, 332, 344) derart geformt sind, daß der Einschluß von Gas sowie das Anhaften von Gießmasse während des Hindurchströmens der Gießmasse verhindert werden.
8. Form nach Anspruch 7, dadurch gekennzeichnet, daß die Rippen (220) zum freien Ende hin angeschrägt sind.
9. Form nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß die Rippen (220) zur zugewandten Seite des Substrats (400) beabstandet sind und mit dieser die Durchlaßventile (450) bilden.
10. Form nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, daß die Rippen (220) eine ausreichende Erstreckung in Richtung zur zugewandten Seite des Substrats (400) aufweisen, so daß Rillen (670) ausgebildet werden.
11. Form nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, daß in den Ausnehmungen (230; 312, 322, 332, 344) Mittel (500) zum Anbringen von Markierungen angeordnet sind.
DE19837336A 1997-08-20 1998-08-18 Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen Expired - Fee Related DE19837336B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/915,352 US6173490B1 (en) 1997-08-20 1997-08-20 Method for forming a panel of packaged integrated circuits
US08/915,352 1997-08-20

Publications (2)

Publication Number Publication Date
DE19837336A1 true DE19837336A1 (de) 1999-03-04
DE19837336B4 DE19837336B4 (de) 2007-06-14

Family

ID=25435609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19837336A Expired - Fee Related DE19837336B4 (de) 1997-08-20 1998-08-18 Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen

Country Status (3)

Country Link
US (1) US6173490B1 (de)
KR (1) KR100306503B1 (de)
DE (1) DE19837336B4 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127889B2 (ja) * 1998-06-25 2001-01-29 日本電気株式会社 半導体パッケージの製造方法およびその成形用金型
US6344162B1 (en) * 1998-07-10 2002-02-05 Apic Yamada Corporation Method of manufacturing semiconductor devices and resin molding machine
JP3494586B2 (ja) * 1999-03-26 2004-02-09 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
US6338813B1 (en) * 1999-10-15 2002-01-15 Advanced Semiconductor Engineering, Inc. Molding method for BGA semiconductor chip package
US6257857B1 (en) * 2000-01-31 2001-07-10 Advanced Semiconductor Engineering, Inc. Molding apparatus for flexible substrate based package
US6523254B1 (en) * 2000-04-19 2003-02-25 Micron Technology, Inc. Method for gate blocking x-outs during a molding process
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
US6734571B2 (en) * 2001-01-23 2004-05-11 Micron Technology, Inc. Semiconductor assembly encapsulation mold
TW486793B (en) * 2001-05-29 2002-05-11 Siliconware Precision Industries Co Ltd Packaging method for preventing a low viscosity encapsulant from flashing
JP2003077946A (ja) * 2001-08-31 2003-03-14 Hitachi Ltd 半導体装置の製造方法
US6692987B2 (en) 2001-12-12 2004-02-17 Micron Technology, Inc. BOC BGA package for die with I-shaped bond pad layout
SG118103A1 (en) * 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
US20030118680A1 (en) * 2001-12-20 2003-06-26 Chief Lin Jig structure for an integrated circuit package
TW533560B (en) * 2002-01-07 2003-05-21 Advanced Semiconductor Eng Semiconductor package mold
US20050110191A1 (en) * 2003-11-25 2005-05-26 Lin Jung K. Package method of phosphoric light emitting diode
US7384817B2 (en) * 2005-05-13 2008-06-10 Sandisk Corporation Method of assembling semiconductor devices with LEDs
US7927923B2 (en) * 2006-09-25 2011-04-19 Micron Technology, Inc. Method and apparatus for directing molding compound flow and resulting semiconductor device packages
US20080305576A1 (en) * 2007-06-07 2008-12-11 Cheemen Yu Method of reducing warpage in semiconductor molded panel
US8242616B1 (en) * 2008-08-29 2012-08-14 Renesas Electronics Corporation Method for manufacturing semiconductor device and molded structure
US8716830B2 (en) * 2011-11-23 2014-05-06 Texas Instruments Incorporated Thermally efficient integrated circuit package
US9530752B2 (en) * 2013-11-11 2016-12-27 Infineon Technologies Ag Method for forming electronic components
US9472481B2 (en) 2014-02-07 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with stress-reducing structures and methods of forming same
US11515174B2 (en) * 2019-11-12 2022-11-29 Micron Technology, Inc. Semiconductor devices with package-level compartmental shielding and associated systems and methods

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2577584A (en) * 1946-08-12 1951-12-04 Swarovski Glasfabrik Und Tyrol Manufacture of meshlike ornamental articles
DE1164120B (de) * 1961-04-12 1964-02-27 Dow Corning Kontaktlinsen
US3716764A (en) * 1963-12-16 1973-02-13 Texas Instruments Inc Process for encapsulating electronic components in plastic
DE1514453A1 (de) * 1965-04-26 1969-08-14 Siemens Ag Verfahren zum Herstellen von Halbleiterschaltungen
US3413713A (en) * 1965-06-18 1968-12-03 Motorola Inc Plastic encapsulated transistor and method of making same
DE1665921A1 (de) * 1967-04-19 1971-02-11 Siemens Ag Verfahren zum Umhuellen von elektrischen Bauelementen mittels aushaertbarer Kunststoffe
SE389991B (sv) * 1974-09-19 1976-11-29 Ericsson Telefon Ab L M Metod for kapsling av elektriska komponenter samt anordning herfor
US4067951A (en) * 1975-11-19 1978-01-10 Bactomatic Inc. Process for making impedance measuring module
JPS535255A (en) * 1976-07-05 1978-01-18 Hitachi Ltd Mold for molding resin
JPS5619741A (en) * 1979-07-25 1981-02-24 Nichiden Mach Ltd Transfer molding device
JPS597009A (ja) * 1982-07-03 1984-01-14 Toshiba Corp 高密度タブレツトおよびそれを使用した半導体樹脂封止方法
US4504435A (en) * 1982-10-04 1985-03-12 Texas Instruments Incorporated Method for semiconductor device packaging
JPS5981125A (ja) * 1983-08-24 1984-05-10 Hitachi Ltd レジンモ−ルド型
US4569814A (en) * 1984-07-03 1986-02-11 Motorola, Inc. Preforming of preheated plastic pellets for use in transfer molding
JPS61115330A (ja) * 1984-11-10 1986-06-02 Nitto Electric Ind Co Ltd 半導体装置の製造方法
JPS62122136A (ja) * 1985-11-08 1987-06-03 Hitachi Ltd レジンモールド半導体の製造方法および装置
US4689103A (en) * 1985-11-18 1987-08-25 E. I. Du Pont De Nemours And Company Method of manufacturing injection molded printed circuit boards in a common planar array
US4946633A (en) * 1987-04-27 1990-08-07 Hitachi, Ltd. Method of producing semiconductor devices
US5071612A (en) * 1988-12-12 1991-12-10 Kabushiki Kaisha Toshiba Method for sealingly molding semiconductor electronic components
JPH02205042A (ja) * 1989-02-02 1990-08-14 Nec Kyushu Ltd 半導体装置用樹脂封止金型
US4979289A (en) * 1989-02-10 1990-12-25 Honeywell Inc. Method of die bonding semiconductor chip by using removable non-wettable by solder frame
JPH02276257A (ja) * 1989-04-17 1990-11-13 Nec Kyushu Ltd 半導体用樹脂封止トランスファー金型
JP2578209B2 (ja) * 1989-07-04 1997-02-05 株式会社東芝 樹脂封止タイプ半導体デバイス用樹脂封止装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5175007A (en) * 1991-05-28 1992-12-29 Motorola, Inc. Mold assembly with separate encapsulating cavities
US5542171A (en) * 1991-10-04 1996-08-06 Motorola, Inc. Method of selectively releasing plastic molding material from a surface
DE4209184C1 (de) * 1992-03-21 1993-05-19 Orga Kartensysteme Gmbh, 6072 Dreieich, De
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
TW222346B (en) * 1993-05-17 1994-04-11 American Telephone & Telegraph Method for packaging an electronic device substrate in a plastic encapsulant
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
JP3383701B2 (ja) * 1994-03-07 2003-03-04 松下電器産業株式会社 樹脂封入成形用金型
CN1516251A (zh) * 1994-03-18 2004-07-28 �������ɹ�ҵ��ʽ���� 半导体组件的制造方法及半导体组件
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5624691A (en) * 1994-06-21 1997-04-29 Texas Instruments Incorporated Transfer mold design
JP2701766B2 (ja) * 1995-01-27 1998-01-21 日本電気株式会社 半導体装置用リ−ドフレ−ム及びこれを用いるモ−ルド装置
US5682673A (en) * 1995-04-17 1997-11-04 Ipac, Inc. Method for forming encapsulated IC packages
US5744084A (en) * 1995-07-24 1998-04-28 Lsi Logic Corporation Method of improving molding of an overmolded package body on a substrate
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US6271584B1 (en) * 1996-02-28 2001-08-07 Siemens Aktiengesellschaft Arrangement of electronic components on a bearer strip
US5796586A (en) * 1996-08-26 1998-08-18 National Semiconductor, Inc. Substrate board having an anti-adhesive solder mask

Also Published As

Publication number Publication date
DE19837336B4 (de) 2007-06-14
KR100306503B1 (ko) 2001-11-15
KR19990023662A (ko) 1999-03-25
US6173490B1 (en) 2001-01-16

Similar Documents

Publication Publication Date Title
DE19837336A1 (de) Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102009044712B4 (de) Halbleiter-Bauelement
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP2259350B1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelementes
DE4242842C2 (de) Lichtemittierendes Bauelement zur Oberflächenmontage und Verfahren zu dessen Herstellung
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE19650148A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102009039226B4 (de) Verfahren zum Herstellen eines Stacked-Die-Moduls
DE10027852A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE102006012738A1 (de) Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102009018397A1 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE10127009A1 (de) Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
DE19728617C2 (de) Halbleiterbaustein
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE102005036646B4 (de) Halbleiterchip und Herstellungsverfahren
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102009029870A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung und Halbleiteranordnung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10206661A1 (de) Elektronisches Bauteil mit einem Halbleiterchip

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150303