DE19856805B4 - Trench isolation structure and method of making the same - Google Patents
Trench isolation structure and method of making the same Download PDFInfo
- Publication number
- DE19856805B4 DE19856805B4 DE19856805A DE19856805A DE19856805B4 DE 19856805 B4 DE19856805 B4 DE 19856805B4 DE 19856805 A DE19856805 A DE 19856805A DE 19856805 A DE19856805 A DE 19856805A DE 19856805 B4 DE19856805 B4 DE 19856805B4
- Authority
- DE
- Germany
- Prior art keywords
- trench
- insulating layer
- matched
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Abstract
Grabenisolierstruktur in einem Siliziumsubstrat (20) mit einem ausgekleideten Graben (23), aufweisend eine Isolierschicht (27a) innerhalb des ausgekleideten Grabens (23), die einen Hohlraum (28a) vollständig abschließt, und ein Gas (26) innerhalb des Hohlraums (28a), dadurch gekennzeichnet, daß die Isolierschicht (27a) imwesentlichen aus SiO2 und das Gas (26) im wesentlichen aus CO2 besteht.A trench isolation structure in a silicon substrate (20) having a lined trench (23) comprising an insulating layer (27a) within the lined trench (23) that completely closes a cavity (28a) and a gas (26) within the cavity (28a). , characterized in that the insulating layer (27a) consists essentially of SiO 2 and the gas (26) consists essentially of CO 2 .
Description
Die Erfindung bezieht sich auf eine Grabenisolierstruktur in einem Siliziumsubstrat gemäß den Oberbegriffen der nebengeordneten Patentansprüche 1, 2 und 3 sowie auf ein Verfahren zum Herstellen einer Grabenisolierstruktur in einem Siliziumsubstrat gemäß dem Oberbegriff des Patentanspruchs 6.The This invention relates to a trench isolation structure in a silicon substrate according to the preambles the independent claims 1, 2 and 3 and to a method of manufacturing a trench isolation structure in a silicon substrate according to the preamble of claim 6.
Aus
der
Ferner
ist aus der
Es wurden verschiedene Isolierstrukturen zum Verhindern des Auftretens parasitärer elektrischer Verbindungen zwischen benachbarten Bauteilen in auf Siliziumsubstraten hergestellten integrierten Schaltungen vorgeschlagen. Insbesondere werden mit weiter Verbreitung LOCOS (Local Oxidation of Silicon = örtliche Oxidation von Silizium)-Isolierstrukturen verwendet, da sie gut definiert sind, einfach zu realisieren sind und gegen Verunreinigung unempfindlich sind. Jedoch haben LOCOS-Isolierstrukturen die Grenze ihrer Wirksamkeit erreicht, seit Bauteilgeometrien die Submikrometergröße er reicht haben, da die sogenannte Vogelschnabelstruktur herkömmlicher LOCOS-Feldoxide nicht hinnehmbare große Übergriffe der Feldbereiche des Substrats in die aktiven Bereiche desselben hervorruft und die Oberflächentopographie dieser LOCOS-Feldoxide nicht angemessen ist, was Ebenheitserfordernisse bei Lithographie im Submikrometer-Maßstab betrifft.It Various insulating structures have been proposed for preventing occurrence parasitic electrical connections between adjacent components in on Silicon substrates produced integrated circuits proposed. In particular, LOCOS (Local Oxidation of Silicon = local Oxidation of silicon) insulating structures used as they are good are defined, easy to implement and insensitive to contamination are. However, LOCOS insulating structures have the limit of their effectiveness achieved since component geometries have reached the submicron size, because the so-called birdbeak structure of conventional LOCOS field oxides is not acceptable big attacks the field regions of the substrate into the active regions thereof causes and the surface topography this LOCOS field oxide is not adequate, which requires evenness requirements Submicron-scale lithography is concerned.
Fortschrittliche LOCOS-Prozesse, die die Entstehung der Vogelschnabelstruktur unterdrücken oder ganz beseitigen, wurden dazu entwickelt, Isolierstrukturen für sowohl 64- als auch 256-MBit-DRAM-Arrays herzustellen. Jedoch haben sich Feldoxide sogar fortschrittlicher LOCOS-Prozesse zu groß erwiesen, als dass sie bei GBit-DRAM-Arrays, die Speicherzellen mit Gatelängen unter 0,2 μm erfordern, genutzt werden könnten. Um die bei LOCOS-Feldoxiden bestehenden Beschränkungen zu überwinden, wurden bereits in größerem Umfang Grabenisolierstrukturen verwendet, hauptsächlich, da Gräben mit vertikalen Seitenwänden beträchtlich schmaler als LOCOS-Feldoxide derselben Tiefe hergestellt werden können und da die Tiefe derartiger Gräben leichter als die Breite von LOCOS-Feldoxiden kontrolliert werden kann.progressive LOCOS processes that suppress the formation of the bird's beak structure or Eliminate all, have been developed to provide insulation structures for both 64- and 256-Mbit DRAM arrays. However, they have Field oxides of even advanced LOCOS processes proved too large as for GBit DRAM arrays, the memory cells with gate lengths below Require 0.2 μm, could be used. In order to overcome the limitations of LOCOS field oxides, it has already been used in larger extent trench isolation structures used, mainly, there trenches with vertical side walls considerably narrower as LOCOS field oxides the depth and depth of such trenches are easier as the width of LOCOS field oxides can be controlled.
Prozessschritte
eines typischen Verfahrens zum Herstellen einer herkömmlichen
Grabenisolierstruktur in einem Siliziumsubstrat werden unmittelbar nachfolgend
unter Bezugnahme auf die idealisierten Schnittansichten der
Obwohl Grabenisolierstrukturen, insbesondere diejenigen, die in tiefen, schmalen Gräben ausgebildet sind, viele der Beschränkungen hinsichtlich LOCOS-Feldoxiden überwinden, zeigen Verfahren zum Herstellen solcher Strukturen, wie typischerweise das oben beschriebene Verfahren, Nachteile. Bei zunehmendem Seitenverhältnis (d. h. Verhältnis aus Tiefe zu Breite) werden die Gräben, unabhängig von ihrer Breite, immer unvollständiger erzeugt und aufgefüllt. Z. B. müssen Seitenwandprofile der Gräben genau kontrolliert werden, um die Entstehung von Hohlräumen zu vermeiden, wenn die Gräben mit Silikatglas oder einem anderen festen Dielektrikum wie der aufgefüllt werden. Darüber hinaus wird unabhängig vom Seitenverhältnis die Entstehung von Hohlräumen umso wahrscheinlicher, je schmaler die Gräben unterhalb von ungefähr 2 μm werden.Although trench isolation structures, especially those made in deep, narrow trenches In overcoming many of the limitations of LOCOS field oxides, methods for making such structures, such as the method described above, have disadvantages. As the aspect ratio increases (that is, the depth to width ratio), the trenches are increasingly incomplete, and filled, regardless of their width. For example, sidewall profiles of the trenches must be closely controlled to prevent the formation of voids when the trenches are filled with silicate glass or other solid dielectric such as. In addition, regardless of the aspect ratio, the narrower the trenches become, the more likely the formation of voids becomes below about 2 μm.
Der Erfindung liegt die Aufgabe zugrunde, eine Grabenisolierstruktur zu schaffen, bei der keine Probleme entstehen, wie sie bei bekannten Strukturen durch Hohlräume bedingt sind, die beim Wiederauffüllen von Gräben mit festen Dielektrika erzeugt werden. Der Erfindung liegt weiterhin die Aufgabe zugrunde, ein Verfahren zum Herstellen einer derartigen Struktur zu schaffen.Of the Invention is based on the object, a Grabenisolierstruktur to create, where no problems arise, as with known Structures through cavities conditional upon refilling trenches with solid dielectrics be generated. The invention is further based on the object to provide a method of manufacturing such a structure.
Die beigefügten unabhängigen Ansprüche 1 bis 3 geben erfindungsgemäße Grabenisolierstrukturen an. Der beigefügte Anspruch 6 gibt ein Verfahren zum Herstellen einer Grabenisolierstruktur an. Die Herstellung dieser Struktur beginnt mit dem Abscheiden des ersten angepassten Isolierfilms auf der Oberfläche des Grabens. Dann wird innerhalb des ausgekleideten Grabens eine Schicht aus amorphem Kohlenstoff abgeschieden, auf die eine Isolierschicht aufgebracht wird. Durch Tempern des Substrats in oxidierener Umgebung wird der feste, amorphe Kohlenstoff innerhalb des Hohlraums in Kohlendioxidgas umgesetzt. Ein Einebnen der Isolierschicht auf das Niveau des Substrats schließt die Herstellung der Grabenisolierschicht ab.The attached independent claims 1 to 3 give Grabenisolierstrukturen invention at. The attached Claim 6 gives a method of manufacturing a trench isolation structure at. The preparation of this structure begins with the deposition of the first matched insulating film on the surface of the trench. Then it will be within the lined trench a layer of amorphous carbon deposited, on which an insulating layer is applied. By Annealing the substrate in an oxidized environment becomes the solid, amorphous Carbon within the cavity is converted into carbon dioxide gas. Leveling the insulating layer to the level of the substrate completes the fabrication the trench insulating layer.
Die Erfindung wird nachfolgend anhand von durch Figuren veranschaulichten Ausführungsbeispielen näher beschrieben. Es wird darauf hingewiesen, dass keine der Figuren maßstabsgetreu gezeichnet ist. Wie es auf dem Gebiet der Wiedergabe integrierter Schaltungen üblich ist, sind die Dicken und Querabmessungen der verschiedenen Strukturen so dargestellt, dass die Strukturen deutlich erkennbar sind.The Invention will now be illustrated by figures embodiments described in more detail. It should be noted that none of the figures are to scale is drawn. As it is integrated in the field of playback Circuits usual is, the thicknesses and transverse dimensions of the different structures shown so that the structures are clearly visible.
Gemäß einem
ersten Ausführungsbeispiel der
erfindungsgemäßen Grabenisolierstruktur,
wie es in
Jedes der Elemente des soeben beschriebenen Ausführungsbeispiels der Erfindung entspricht einem Strukturelement, das in einem einzelnen Prozessschritt des unten im Detail beschriebenen Herstellverfahrens hergestellt wird.each the elements of the embodiment of the invention just described corresponds to a structural element that is in a single process step of the manufacturing process described in detail below becomes.
Wie
es in der idealisierten Schnittansicht der
Gemäß einem
weiteren Ausführungsbeispiel einer
erfindungsgemäßen Grabenisolierschicht,
wie es in
Nun
werden Prozessschritte eines Verfahrens zum Herstellen der in den
Nachdem
ein dünnes
Polsteroxid mit einer Dicke von 20–60 nm thermisch auf ein Siliziumsubstrat
Das
Kissenoxid und das Nitrid werden durch wohlbekannte Photolithographie-
und Ätzprozessschritte
strukturiert, um einen Oxidfilm
Als
durchlässige
Isolierschicht
Unter
Maskierung durch das Photoresistmuster PR werden die durchlässige Isolierschicht
So
wird durch das Ätzen
die Herstellung der erfindungsgemäßen Grabenisolierstrukturen
abgeschlossen, von denen jede Folgendes aufweist: einen ersten angepassten
Isolierfilm
Die
erfindungsgemäßen Grabenisolierstrukturen,
wie sie in den
Claims (9)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR68563/97 | 1997-12-13 | ||
KR1019970068563A KR100244299B1 (en) | 1997-12-13 | 1997-12-13 | Isolation region of semiconductor device and method forming the same |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19856805A1 DE19856805A1 (en) | 1999-06-24 |
DE19856805B4 true DE19856805B4 (en) | 2005-11-03 |
Family
ID=19527275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19856805A Expired - Fee Related DE19856805B4 (en) | 1997-12-13 | 1998-12-09 | Trench isolation structure and method of making the same |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3844896B2 (en) |
KR (1) | KR100244299B1 (en) |
DE (1) | DE19856805B4 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100313523B1 (en) * | 1999-10-09 | 2001-11-15 | 김영환 | Manufacturing method for isolation in semiconductor device |
DE10157785A1 (en) * | 2001-11-27 | 2003-06-12 | Austriamicrocsystems Ag Schlos | Isolation trench for an integrated circuit and method for its production |
JP5112620B2 (en) | 2005-05-31 | 2013-01-09 | オンセミコンダクター・トレーディング・リミテッド | Compound semiconductor device |
JP2006351694A (en) * | 2005-06-14 | 2006-12-28 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
KR100900230B1 (en) * | 2006-12-29 | 2009-05-29 | 주식회사 하이닉스반도체 | Method for forming isolation layer of semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5447884A (en) * | 1994-06-29 | 1995-09-05 | International Business Machines Corporation | Shallow trench isolation with thin nitride liner |
EP0735580A1 (en) * | 1995-03-31 | 1996-10-02 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for realizing trench isolation structures |
-
1997
- 1997-12-13 KR KR1019970068563A patent/KR100244299B1/en not_active IP Right Cessation
-
1998
- 1998-11-30 JP JP33910098A patent/JP3844896B2/en not_active Expired - Fee Related
- 1998-12-09 DE DE19856805A patent/DE19856805B4/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5447884A (en) * | 1994-06-29 | 1995-09-05 | International Business Machines Corporation | Shallow trench isolation with thin nitride liner |
EP0735580A1 (en) * | 1995-03-31 | 1996-10-02 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for realizing trench isolation structures |
Also Published As
Publication number | Publication date |
---|---|
JPH11233619A (en) | 1999-08-27 |
KR100244299B1 (en) | 2000-03-02 |
DE19856805A1 (en) | 1999-06-24 |
JP3844896B2 (en) | 2006-11-15 |
KR19990049593A (en) | 1999-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4235534C2 (en) | Method of isolating field effect transistors | |
DE19649445B4 (en) | A method of forming a field oxide film in a semiconductor element | |
DE19748501C2 (en) | Method for forming a trench element separation structure, a trench element separation structure and their use in a DRAM memory cell structure | |
DE19711482C2 (en) | Method of manufacturing a vertical MOS transistor | |
DE10127231B4 (en) | Manufacturing method of a semiconductor substrate | |
DE10360537B4 (en) | Method for forming deep isolation trenches in the manufacture of integrated circuits | |
DE69634675T2 (en) | Method for isolating a semiconductor device | |
DE10260688B4 (en) | Method for producing a shallow insulation notch | |
EP1182699B1 (en) | Process for forming a thick dielectric region in a semiconductor substrate | |
DE19808168A1 (en) | Semiconductor manufacture process | |
DE10045019A1 (en) | Manufacturing of conductive layer and its active region in semiconductor memory device substrate, involves forming buffer layer on first segment of floating gate and removing the buffer layer, prior to trench formation | |
DE10341576B4 (en) | Method for producing a vertical hard mask | |
DE4341171C2 (en) | Method for producing an integrated circuit arrangement | |
DE19615692C2 (en) | Semiconductor device and manufacturing method of a semiconductor device | |
DE102004052577B4 (en) | A method of making a dielectric etch stop layer over a structure containing narrow pitch lines | |
DE19840385C2 (en) | Method for isolating areas of an integrated circuit and semiconductor device with an integrated circuit | |
DE19603108C2 (en) | Method for producing semiconductor insulation structures with a trench formed on a structural boundary of a semiconductor substrate | |
DE102005022574A1 (en) | Semiconductor memory device with isolation trench structure and associated manufacturing method | |
DE19856805B4 (en) | Trench isolation structure and method of making the same | |
DE10259728B4 (en) | A method of fabricating a trench isolation structure and method of controlling a degree of edge rounding of a trench isolation structure in a semiconductor device | |
DE10029036C1 (en) | Process for increasing the trench capacity | |
DE4408564C2 (en) | Method for producing a multilayer line structure in a semiconductor device | |
DE4426604B4 (en) | A method of forming a device trench isolation in a silicon substrate | |
DE69721376T2 (en) | Improvements in or with respect to semiconductor devices | |
DE102018206851A1 (en) | Semiconductor device with trench isolation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: TER MEER STEINMEISTER & PARTNER PATENTANWAELTE, DE |
|
R081 | Change of applicant/patentee |
Owner name: INTELLECTUAL DISCOVERY CO., LTD., KR Free format text: FORMER OWNER: LG SEMICON CO., LTD., CHEONGJU, KR Effective date: 20140225 Owner name: INTELLECTUAL DISCOVERY CO., LTD., KR Free format text: FORMER OWNER: LG SEMICON CO., LTD., CHEONGJU, CHUNGCHEONGBUK, KR Effective date: 20140225 |
|
R082 | Change of representative |
Representative=s name: TER MEER STEINMEISTER & PARTNER PATENTANWAELTE, DE Effective date: 20140225 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |