DE19918671B4 - Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung - Google Patents
Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung Download PDFInfo
- Publication number
- DE19918671B4 DE19918671B4 DE19918671A DE19918671A DE19918671B4 DE 19918671 B4 DE19918671 B4 DE 19918671B4 DE 19918671 A DE19918671 A DE 19918671A DE 19918671 A DE19918671 A DE 19918671A DE 19918671 B4 DE19918671 B4 DE 19918671B4
- Authority
- DE
- Germany
- Prior art keywords
- contacts
- electrically conductive
- vertical integration
- substrate
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Verfahren
zur Herstellung vertikal integrierbarer Schaltungen, wobei für die Herstellung
elektrisch leitfähiger
Kontakte für
die vertikale Integration Verfahrensschritte verwendet werden, die
der Herstellung der integrierbaren Schaltungen selbst dienen, und
gleichzeitig die elektrisch leitfähigen Kontakte für die vertikale
Integration und die integrierte Schaltung selbst hergestellt werden, gekennzeichnet
durch nachfolgende Schritte:
a) Erzeugen einer Isolierung an den Stellen der Kontakte für die vertikale Integration von der Vorderseite eines die vertikal integrierbaren Schaltungen tragenden Substrats aus,
b) Erzeugen einer Aussparung innerhalb der Isolierungen von der Vorderseite aus,
c) Auffüllen der Aussparungen mit einem elektrisch leitenden Material von der Vorderseite aus,
d) Freilegen des elektrisch leitenden Materials von der Rückseite des die vertikal integrierbaren Schaltungen tragenden Substrats aus an den Stellen der Kontakte für die vertikale Integration, und
e) Aufbringen eines elektrisch leitenden Materials von der Rückseite aus, insbesondere jeweils auf das zuvor freigelegte elektrische Material an den Stellen...
a) Erzeugen einer Isolierung an den Stellen der Kontakte für die vertikale Integration von der Vorderseite eines die vertikal integrierbaren Schaltungen tragenden Substrats aus,
b) Erzeugen einer Aussparung innerhalb der Isolierungen von der Vorderseite aus,
c) Auffüllen der Aussparungen mit einem elektrisch leitenden Material von der Vorderseite aus,
d) Freilegen des elektrisch leitenden Materials von der Rückseite des die vertikal integrierbaren Schaltungen tragenden Substrats aus an den Stellen der Kontakte für die vertikale Integration, und
e) Aufbringen eines elektrisch leitenden Materials von der Rückseite aus, insbesondere jeweils auf das zuvor freigelegte elektrische Material an den Stellen...
Description
- Die Erfindung betrifft eine vertikal integrierbare Schaltung und ein Verfahren zu ihrer Herstellung.
- Unter vertikal integrierbaren Schaltungen versteht man mittels Planartechnik hergestellte Halbleiterschaltungen, die in mehreren Ebenen vertikal übereinander angeordnet werden, wodurch dreidimensionale Schaltungen entstehen. Die einzelnen Bauelemente und Schaltungsbestandteile der verschiedenen Ebenen werden durch vertikale Kontakte elektrisch miteinander verbunden. Dadurch kann gegenüber zweidimensionalen Schaltungen, d. h. Schaltungen nur in einer Ebene, eine höhere Packungsdichte erreicht werden. Auch aus sicherheitsrelevanten Aspekten bietet die vertikale Integration Vorteile, da besonders sensible Schaltungsbestandteile in Ebenen oder Schichten angeordnet werden können, die auf beiden Seiten von mindestens einer weiteren Ebene oder Schicht mit aktiven Bauelementen umgeben werden.
- Bei der Herstellung der dreidimensionalen Schaltungen weichen insbesondere die vertikalen Kontakte von bekannten Technologien ab, da die einzelnen vertikal integrierbaren Schaltungen in bekannter und gut beherrschbarer Planartechnik hergestellt werden. Zur Herstellung der vertikalen Kontakte sind mehrere Verfahren bekannt geworden.
- Ein bekanntes Verfahren basiert darauf, auf eine fertig prozessierte Bauelementschicht polykristallines Silizium abzuscheiden und zu rekristallisieren. In der rekristallisierten Schicht können weitere Bauelemente gefertigt werden. Nachteil dieses Verfahrens ist es, daß sich wegen der hohen Temperaturen bei der Rekristallisierung die Eigenschaften der bereits fertiggestellten aktiven Bauelemente der unteren Ebene verändern können. Weiterhin wird wegen der seriellen Prozessierung der vertikal integrierten Gesamtschaltung eine entsprechend verlängerte Durchlaufzeit für die Herstellung benötigt.
- Bei einem anderen bekannten Verfahren ist es vorgesehen, die einzelnen vertikal integrierbaren Schaltungen bzw. Ebenen von Schaltungen getrennt, auf verschiedenen Substraten herzustellen. Die Substrate mit den einzelnen Schaltungsebenen werden dann gedünnt, mit Vorder- und Rückseitenkontakten versehen und mittels eines Bondverfahrens vertikal verbunden. Nachteil dieses Verfahrens ist es, daß zur Herstellung der Vorder- und Rückseitenkontakte teilweise Materialien verwendet werden, die in bekannten Halbleiterfertigungsprozessen nicht ohne weiteres eingesetzt werden können.
- Aus
DE 44 33 845 A1 ist ein Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung bekannt, bei dem zwei fertig prozessierte Substrate oder einzelne Schaltungen miteinander verbunden werden. Zur vertikalen elektrischen Verbindung der auf beiden Substraten enthaltenen Schaltungen werden nach dem Verbinden der beiden Substrate, von den eines gedünnt wurde, weitere Prozeßschritte durchgeführt, um eine Metallisierung zu erzeugen. Nachteil des bekannten Verfahrens ist es, daß vollständig prozessierte Substrate zur Verfügung gestellt werden müssen und daß zusätzliche Prozeßschritte zur Herstellung der vertikalen elektrischen Verbindung benötigt werden. - Aus der
US 5,591,678 ist ein Verfahren für die Herstellung vertikal integrierter Schaltkreise bekannt, bei dem mittels vertikaler Durchgangslöcher elektrische Verbindungen hergestellt werden können. Jedoch sind dazu zusätzliche Prozeßschritte erforderlich. - Aus der
US 5,426,072 ist ein Verfahren für die Herstellung vertikal integrierter Schaltkreise bekannt. Auch bei diesem Verfahren sind zusätzliche Prozeßschritte für die Erzeugung von Durchgangslöchern und die elektrische Verbindung der elektrischen Schaltkreise erforderlich. - Aus der
US 3,648,131 ist zudem ein Verfahren für die Herstellung vertikal integrierter Schaltkreise gemäß des Oberbegriffs des Anspruchs 1 bekannt. - Aufgabe der vorliegenden Erfindung ist es daher, eine vertikal integrierbare Schaltung sowie ein Verfahren zu ihrer Herstellung anzugeben, das mit einer verringerten Anzahl von Prozeßschritten auskommt.
- Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst.
- Dabei wird davon ausgegangen, daß zur Herstellung der vertikalen elektrischen Kontakte Prozeßschritte bei der Herstellung der vertikal integrierbaren Schaltung selbst verwendet werden, wobei die Porzeßschritte nachfolgendes vorsehen: Erzeugen einer Isolierung an den Stellen der Kontakte für die vertikale Integration von der Vorderseite eines die vertikal integrierbaren Schaltungen tragenden Substrats aus; Erzeugen einer Aussparung innerhalb der Isolierungen von der Vorderseite aus; Auffüllen der Aussparungen mit einem elektrisch leitenden Material von der Vorderseite aus, Freilegen des elektrisch leitenden Materials von der Rückseite des die vertikal integrierbaren Schaltungen tragenden Substrats aus, an den Stellen der Kontakte für die vertikale Integration; und Aufbringen eines elektrisch leitenden Materials von der Rückseite aus, insbesondere jeweils auf das zuvor freigelegte elektrische Material an den Stellen der Kontakte für die vertikale Integration.
- Dadurch wird der Ablauf der Herstellung von vertikal integrierbaren Schaltungen und damit der dreidimensionalen integrierten Schaltung insgesamt vereinfacht, wodurch Anlagenlaufzeiten optimiert werden, da Prozeßschritte gespart werden. Weil zur Herstellung der vertikalen elektrischen Verbindungen zudem nicht mehr von fertig prozessierten Substraten ausgegangen wird, wird zudem eine verbesserte Ausbeute erreicht, da Prozeßschritte, welche insbesondere die bereits hergestellten aktiven Schaltungsbestandteile verändern könnten, wie z. B. Schritte mit hohen Prozeßtemperaturen, nach der Herstellung der Schaltungsbestandteile nicht mehr nötig sind.
- Weitere Vorteile der Erfindung ergeben sich aus der nachfolgenden beispielhaften Beschreibung anhand von Figuren.
- Es zeigt:
-
1 verschiedene Prozeßschritte eines Verfahrens zur Herstellung vertikal integrierbarer Schaltungen; und -
2 eine Ausführungsform einer elektrisch leitfähigen Verbindung für die vertikale Integration von Schaltungen. -
1 zeigt den Ablauf von Prozeßschritten bei der Herstellung vertikal integrierbarer Schaltungen. - In
1a ist ein Substrat1 ,2 dargestellt, in dem eine Isolierschicht3 verborgen ist. Das Substrat1 ,2 kann z. B. aus Silizium bestehen, die Isolierschicht3 z. B. aus Siliziumdioxid. Derartige Substrate sind bekannt und werden als SOI-Susbstrate (Silicon On Insulator) bezeichnet. In das Substrat1 oberhalb der Isolierschicht3 sind Aussparungen4 bis zur Isolierschicht3 eingebracht, z. B. durch Ätzen, die Stege5 im Substrat1 umgeben. Die Stege5 sind so dimensioniert, daß sie in einem nachfolgenden Prozeßschritt vollständig oxidiert werden können. Aussparungen4 und Stege5 sind dabei so bemessen, daß ihre Fläche ausreicht um Kontakte für die vertikale Integration aufzunehmen sowie eine Isolierung für diese Kontakte zu bilden. Gleichzeitig mit den Aussparungen4 können auch nicht dargestellte Justagemarken geätzt werden, die später dazu verwendet werden, die Schaltungen bzw. das Substrat für die vertikale Integration auszurichten. -
1b zeigt das SOI-Substrat1 ,2 ,3 nach weiteren Prozeßschritten. Es wurden verschieden dotierte Wannen6 sowie Oxidschichten8 und9 erzeugt. Die dotierten Wannen6 sowie Feldoxid8 und Gateoxid9 bilden später die aktiven Bauteile der vertikal integrierbaren Schaltung. Ihre Herstellung und Funktionsweise ist bekannt und braucht daher nicht beschrieben zu werden, zumal sie für das Verständnis der vorliegenden Erfindung nicht von Bedeutung ist. An der Stelle der Aussparungen4 und Stege5 aus1a befindet sich nach der Oxidation, z. B. einer Hochtemperaturoxidation, ein Oxid, das Bestandteil des Feldoxids8 ist und bis an die Isolierschicht3 reicht. Bei der Oxidation muß beachtet werden, daß das Feldoxid lunkerfrei ist, und daß sich eine möglichst planare Oberfläche ergibt. -
1c zeigt das Substrat1 ,2 ,3 nach Vervollständigung der Bauteile, z. B. durch Einbringen verschiedener Dotiermaterialien11 und12 oder durch Aufbringen von polykristallinem Silizium10 . Um die weitere Verarbeitung zu ermöglichen, wurde außerdem eine Isolations- bzw. Planarisierungsschicht7 , z. B. aus Fotolack oder Polyimid aufgebracht. -
1d zeigt die für eine erste Metallisierungsebene eingebrachten Aussparungen13 und14 , die beispielsweise durch Ätzen hergestellt werden können und als Vias bezeichnet werden. Die Aussparungen14 dienen zum Anschluß eines Bauteils, hier eines Transistors, die Aussparungen13 werden für die spätere vertikale Integration vorgesehen. -
1e zeigt die für die erste Metallisierungsebene eingebrachte Durchgangsmetallisierung15 und16 , welche die Vias13 und14 aus1d füllen. In einem anschließenden, nicht dargestellten, Prozeßschritt wird auf die Oberfläche der Planisierungsschicht7 eine Metallisierung zur Verbindung der Durchgangsmetallisierungen15 und16 aufgebracht. Für die Metallisierungen wird üblicherweise Aluminium verwendet. - Weitere Metallisierungsebenen können folgen, wobei nach jeder Metallisierungsebene eine Isolierschicht, z. B. aus Siliziumdioxid, aufgetragen wird. Neben der dargestellten und beschriebenen Herstellung der Aussparungen
13 bzw. der Durchmetallisierungen15 für die Kontakte zur vertikalen Integration in der ersten Metallisierungsebene ist es auch möglich, diese in andren Metallisierungsebenen vorzusehen. Nach Herstellung aller Metallisierungsebenen werden üblicherweise verschiedene Abschlußschichten wie Passivierungsschicht, eine Oxidschicht und Planisierungsschicht aufgebracht. -
1f zeigt das Substrat1 ,3 nach dem Dünnen. Die untere Schicht2 des Substrats1 ,2 ,3 , wie in den vorherigen Figuren dargestellt, wurde dabei z. B. mittels eines Ätzvorgangs entfernt. Als besonders vorteilhaft erweist sich dabei die dargestellte Verwendung eines Substrats mit einer verborgenen Isolierschicht3 , da diese als Ätzstopp dient. Prinzipiell ist aber auch die Verwendung anderer Substrate möglich. Diese müssen aber nach dem Dünnen auf der Rückseite mittels z. B. einer Oxidabscheidung isoliert werden. Zur Handhabung des Substrats beim Dünnen und bei der nachfolgenden Weiterverarbeitung kann das Substrat mit seiner prozessierten Oberfläche1 auf einen Handlingwaver aufgebracht werden, von dem es nach vollständiger Bearbeitung gelöst wird. Das Substrat wird in diesem Fall bis zum Oxid8 gedünnt. In beiden Fällen kann es auch vorgesehen sein, die Durchmetallisierung15 bis zum Ende des Oxids8 vorzunehmen, d. h. vorher entsprechend tief zu ätzen. -
1g zeigt das prozessierte Substrat1 ,3 , bei dem an den Stellen der Kontakte für die vertikale Integration Aussparungen17 von der Rückseite3 eingeäzt wurden. Die Ätzung, die beispielsweise naßchemisch vorgenommen werden kann, reicht bis an die Durchmetallisierungen15 . -
1h zeigt eine abschließende Rückseitenmetallisierung18 des Substrats1 ,3 . Die Rückseitenmetallisierung18 wird so vorgenommen, daß sich die für die vertikale Integration benötigten Kontakte15 ,18 ergeben, d. h. die Rückseitenmetallisierung18 wird an den Stellen der Durchmetallisierung15 , wie in1h dargestellt, unterbrochen. Abschließend können auch auf die Rückseitenmetallisierung Abschlußschichten aufgebracht werden, wie oben für die Vorderseite des Substrats beschrieben. Wie oben beschrieben, wurde an der Stelle des Kontakts für die vertikale Integration15 ,18 das Oxid8 derart dimensioniert, daß es den Kontakt für die vertikale Integration15 ,18 zur elektrischen Isolierung vollständig umschließt. - Die mittels des oben beschriebenen Verfahrens hergestellten Schaltungen bzw. Substrate für die vertikale Integration werden dann beispielsweise mit den Rückseitenmetallisierungen
18 aneinandergefügt, wobei zur Justage die oben erwähnten Justagemarken verwendet werden. Die Verbindung von mehr als zwei Substraten wird ermöglicht, wenn die Kontakte für die vertikale Integration auch auf die Oberfläche des prozessierten Substrats1 geführt werden. In diesem Fall müssen für die Justage unter Umständen Infrarottechniken verwendet werden, da die Justagemarken durch die vertikale Integration verdeckt werden können. - Zur Herstellung einer elektrischen Verbindung zwischen den Kontakten für die vertikale Integration in verschiedenen Ebenen, d. h. verschiedenen Substraten, können Rückseitenmetallisierungen bzw. Metallisierungen auf den Oberflächen der prozessierten Substrate vorgesehen werden, die bei niedrigen Temperaturen schmelzen bzw. anschmelzen, um eine sichere elektrische Verbindung zu ergeben. Stellen der Oberflächen, auf Vorder- oder Rückseite des Substrats, mit Kontakten für die vertikale Integration dürfen außerdem nicht von den oben erwähnten Abschlußschichten bedeckt sein, damit eine elektrische Verbindung hergestellt werden kann. Dazu können diese Stellen entweder bei der Erzeugung der Abschlußschichten ausgenommen werden oder diese Stellen werden nach der Erzeugung der Abschlußschichten beispielsweise freigeäzt.
- Zur vertikalen Integration kann es vorgesehen sein, daß ganze mit Kontakten für die vertikale Integration versehene Substrate in der beschriebenen Weise verbunden werden. Ebenso ist es möglich, die Substrate in einzelne Schaltungen zu zerteilen und Einzelschaltungen vertikal zu integrieren. Vor der vertikalen Integration können die Einzelschaltungen getestet werden und fehlerhafte Einzelschaltungen können aussortiert werden. Eine andere Möglichkeit ist die vertikale Integration von Einzelschaltungen auf Schaltungen eines ganzen Substrats und anschließendes Zerteilen des Substrats. Auch diese Möglichkeit erlaubt den vorherigen Funktionstest sowohl der Einzelschaltungen als auch der Schaltungen auf dem Substrat.
- Neben dem oben beschriebenen Prozeß zur Herstellung von vertikal integrierbaren Schaltungen anhand eines Siliziumsubstrats, ist die Verwendung des erfindungsgemäßen Verfahrens auch für Prozesse möglich, die auf anderen Halbleitermaterialien basieren.
-
2 zeigt eine vorteilhafte Ausgestaltung eines erfindungsgemäßen Kontakts für die vertikale Integration. Zusätzlich zum im Zusammenhang mit1 beschriebenen Kontakt für die vertikale Integration15 ,18 ist eine weitere Metallisierung19 innerhalb des isolierenden Oxids8 vorgesehen. Die Metallisierung19 ist z. B. ringförmig ausgestaltet und umgibt die Metallisierung des Kontakts für die vertikale Integration15 vollständig. Weiterhin wird die ringförmige Metallisierung19 mittels der auf der Oberfläche in einem späteren Prozeßschritt aufgebrachten Metallisierung derart elektrisch leitend verbunden, daß sie im Betriebsfall auf Masse gelegt ist. Auf diese Weise kann erreicht werden, daß der Signalfluß durch den vertikalen Kontakt15 ,18 abgeschirmt ist. Dann ist eine Auswertung des Signalflusses durch den Kontakt für die vertikale Integration auch nicht von einer der Stirnseite des Substrats möglich, falls sich der Kontakt für die vertikale Integration in der Nähe einer der Stirnseiten des Substrats befindet.
Claims (9)
- Verfahren zur Herstellung vertikal integrierbarer Schaltungen, wobei für die Herstellung elektrisch leitfähiger Kontakte für die vertikale Integration Verfahrensschritte verwendet werden, die der Herstellung der integrierbaren Schaltungen selbst dienen, und gleichzeitig die elektrisch leitfähigen Kontakte für die vertikale Integration und die integrierte Schaltung selbst hergestellt werden, gekennzeichnet durch nachfolgende Schritte: a) Erzeugen einer Isolierung an den Stellen der Kontakte für die vertikale Integration von der Vorderseite eines die vertikal integrierbaren Schaltungen tragenden Substrats aus, b) Erzeugen einer Aussparung innerhalb der Isolierungen von der Vorderseite aus, c) Auffüllen der Aussparungen mit einem elektrisch leitenden Material von der Vorderseite aus, d) Freilegen des elektrisch leitenden Materials von der Rückseite des die vertikal integrierbaren Schaltungen tragenden Substrats aus an den Stellen der Kontakte für die vertikale Integration, und e) Aufbringen eines elektrisch leitenden Materials von der Rückseite aus, insbesondere jeweils auf das zuvor freigelegte elektrische Material an den Stellen der Kontakte für die vertikale Integration.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Freilegen des elektrisch leitenden Materials von der Rückseite aus das Substrat von der Rückseite her gedünnt wird.
- Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Substrat eine verborgene Isolierschicht aufweist, und daß bis zu dieser Isolierschicht gedünnt wird.
- Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß bis zum Erreichen der für die Kontakte für die vertikale Integration erzeugten Isolierung gedünnt wird.
- Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die in Verfahrensschritt a) erzeugte Isolierung bei der Erzeugung von Feldoxid erzeugt wird, wobei in das Substrat Aussparungen eingebracht sind, die Substratmaterial einschließen, das während der Erzeugung des Feldoxids vollständig oxidiert.
- Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die in Verfahrensschritt b) erzeugten Aussparungen innerhalb der Isolierungen sowie die das Auffüllen dieser Aussparungen nach Verfahrensschritt c) mit einem elektrisch leitenden Material bei der Erzeugung einer Metallisierungsebene mit zugehörigen Durchgangslöchern vorgenommen wird.
- Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das in Verfahrensschritt e) aufgebrachte elektrisch leitenden Material bei einer Rückseitenmetallisierung aufgebracht wird.
- Vertikal integrierbare Schaltung, dadurch gekennzeichnet, daß diese mit einem Verfahren nach den Ansprüchen 1 bis 7 hergestellt wird.
- Vertikal integrierbare Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß mindestens zwei vertikal integrierbare Schaltungen verbunden sind, und daß ihre elektrisch leitfähigen Kontakte für die vertikale Integration elektrisch leitend miteinander verbunden sind.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19918671A DE19918671B4 (de) | 1999-04-23 | 1999-04-23 | Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung |
KR1020017013597A KR100614362B1 (ko) | 1999-04-23 | 2000-04-19 | 수직 집적형 회로 및 그의 제조방법 |
JP2000614497A JP2002543588A (ja) | 1999-04-23 | 2000-04-19 | 垂直集積が可能な回路およびそれを形成する方法 |
PCT/EP2000/003575 WO2000065648A1 (de) | 1999-04-23 | 2000-04-19 | Vertikal integrierbare schaltung und verfahren zu ihrer herstellung |
EP00925226A EP1183723A1 (de) | 1999-04-23 | 2000-04-19 | Vertikal integrierbare schaltung und verfahren zu ihrer herstellung |
AU44017/00A AU4401700A (en) | 1999-04-23 | 2000-04-19 | Circuit suitable for vertical integration and method of producing same |
US09/926,377 US7144757B1 (en) | 1999-04-23 | 2000-04-19 | Circuit suitable for vertical integration and method of producing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19918671A DE19918671B4 (de) | 1999-04-23 | 1999-04-23 | Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19918671A1 DE19918671A1 (de) | 2000-11-02 |
DE19918671B4 true DE19918671B4 (de) | 2006-03-02 |
Family
ID=7905744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19918671A Expired - Fee Related DE19918671B4 (de) | 1999-04-23 | 1999-04-23 | Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung |
Country Status (7)
Country | Link |
---|---|
US (1) | US7144757B1 (de) |
EP (1) | EP1183723A1 (de) |
JP (1) | JP2002543588A (de) |
KR (1) | KR100614362B1 (de) |
AU (1) | AU4401700A (de) |
DE (1) | DE19918671B4 (de) |
WO (1) | WO2000065648A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19918671B4 (de) * | 1999-04-23 | 2006-03-02 | Giesecke & Devrient Gmbh | Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung |
JP2001127243A (ja) | 1999-10-26 | 2001-05-11 | Sharp Corp | 積層半導体装置 |
CN101714516A (zh) | 2001-08-24 | 2010-05-26 | 肖特股份公司 | 用于形成触点的方法及封装的集成电路组件 |
DE10141571B8 (de) * | 2001-08-24 | 2005-05-25 | Schott Ag | Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist |
TW569416B (en) * | 2002-12-19 | 2004-01-01 | Via Tech Inc | High density multi-chip module structure and manufacturing method thereof |
JP4585561B2 (ja) * | 2007-09-04 | 2010-11-24 | 株式会社東芝 | 半導体装置の製造方法 |
US8525168B2 (en) * | 2011-07-11 | 2013-09-03 | International Business Machines Corporation | Integrated circuit (IC) test probe |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3648131A (en) * | 1969-11-07 | 1972-03-07 | Ibm | Hourglass-shaped conductive connection through semiconductor structures |
US4893174A (en) * | 1985-07-08 | 1990-01-09 | Hitachi, Ltd. | High density integration of semiconductor circuit |
US5122856A (en) * | 1987-11-13 | 1992-06-16 | Nissan Motor Co., Ltd. | Semiconductor device |
US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
US5426072A (en) * | 1993-01-21 | 1995-06-20 | Hughes Aircraft Company | Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate |
DE4433845A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung |
US5591678A (en) * | 1993-01-19 | 1997-01-07 | He Holdings, Inc. | Process of manufacturing a microelectric device using a removable support substrate and etch-stop |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59132142A (ja) * | 1983-01-18 | 1984-07-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
US5627106A (en) | 1994-05-06 | 1997-05-06 | United Microelectronics Corporation | Trench method for three dimensional chip connecting during IC fabrication |
KR0156115B1 (ko) | 1994-06-16 | 1998-12-01 | 문정환 | 반도체 소자의 격리막 구조 및 형성방법 |
JPH09509792A (ja) * | 1994-12-23 | 1997-09-30 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 支持ウェーハ上に接着した半導体物質の層中に半導体素子が形成した半導体装置の製造方法 |
US6355950B1 (en) * | 1998-09-23 | 2002-03-12 | Intel Corporation | Substrate interconnect for power distribution on integrated circuits |
DE19856573C1 (de) * | 1998-12-08 | 2000-05-18 | Fraunhofer Ges Forschung | Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung |
DE19918671B4 (de) * | 1999-04-23 | 2006-03-02 | Giesecke & Devrient Gmbh | Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung |
US7603097B2 (en) * | 2004-12-30 | 2009-10-13 | Valeo Radar Systems, Inc. | Vehicle radar sensor assembly |
JP4939568B2 (ja) * | 2009-04-28 | 2012-05-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データベース間でデータを同期するための方法、並びにそのコンピュータ・システム及びコンピュータ・プログラム |
-
1999
- 1999-04-23 DE DE19918671A patent/DE19918671B4/de not_active Expired - Fee Related
-
2000
- 2000-04-19 WO PCT/EP2000/003575 patent/WO2000065648A1/de active IP Right Grant
- 2000-04-19 US US09/926,377 patent/US7144757B1/en not_active Expired - Fee Related
- 2000-04-19 EP EP00925226A patent/EP1183723A1/de not_active Withdrawn
- 2000-04-19 JP JP2000614497A patent/JP2002543588A/ja active Pending
- 2000-04-19 AU AU44017/00A patent/AU4401700A/en not_active Abandoned
- 2000-04-19 KR KR1020017013597A patent/KR100614362B1/ko not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3648131A (en) * | 1969-11-07 | 1972-03-07 | Ibm | Hourglass-shaped conductive connection through semiconductor structures |
US4893174A (en) * | 1985-07-08 | 1990-01-09 | Hitachi, Ltd. | High density integration of semiconductor circuit |
US5122856A (en) * | 1987-11-13 | 1992-06-16 | Nissan Motor Co., Ltd. | Semiconductor device |
US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
US5591678A (en) * | 1993-01-19 | 1997-01-07 | He Holdings, Inc. | Process of manufacturing a microelectric device using a removable support substrate and etch-stop |
US5426072A (en) * | 1993-01-21 | 1995-06-20 | Hughes Aircraft Company | Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate |
DE4433845A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung |
Also Published As
Publication number | Publication date |
---|---|
US7144757B1 (en) | 2006-12-05 |
KR20020006040A (ko) | 2002-01-18 |
EP1183723A1 (de) | 2002-03-06 |
WO2000065648A1 (de) | 2000-11-02 |
KR100614362B1 (ko) | 2006-09-11 |
JP2002543588A (ja) | 2002-12-17 |
DE19918671A1 (de) | 2000-11-02 |
AU4401700A (en) | 2000-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4433330C2 (de) | Verfahren zur Herstellung von Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie eine Halbleiterwaferstruktur | |
DE10132024B4 (de) | Halbleiter-Bauteil und Verfahren zu dessen Herstellung | |
EP0703619B1 (de) | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten | |
DE1514818C3 (de) | ||
DE112010000142B4 (de) | Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas | |
DE69835183T2 (de) | Verwendung eines getarnten Schaltkreises | |
DE69931890T2 (de) | Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren | |
EP1171912A1 (de) | Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung | |
DE2826847A1 (de) | Halbleiterschaltungsanordnung mit grossbereichintegration | |
DE19501557C2 (de) | CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2922018A1 (de) | Verfahren zur herstellung von vlsi-schaltungen | |
DE102009004725A1 (de) | Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen | |
WO2006066690A1 (de) | Bauelement mit halbleiterübergang und verfahren zur herstellung | |
EP0698293B1 (de) | Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte | |
DE2128884A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE19918671B4 (de) | Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung | |
DE19653632B4 (de) | Verfahren zur Herstellung eines Silizium-auf-Isolator-Substrats | |
DE2516393A1 (de) | Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen | |
DE102008034789B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung | |
DE3634850C2 (de) | ||
DE19501558A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
EP0626100B1 (de) | Verfahren zur herstellung einer halbleiterstruktur | |
DE4445344A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19924935C1 (de) | Verfahren zur Herstellung von dreidimensionalen Schaltungen | |
DE10244077A1 (de) | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20141101 |