DE19929542A1 - Chip with spatially protruding microelectrodes and method for producing one - Google Patents

Chip with spatially protruding microelectrodes and method for producing one

Info

Publication number
DE19929542A1
DE19929542A1 DE19929542A DE19929542A DE19929542A1 DE 19929542 A1 DE19929542 A1 DE 19929542A1 DE 19929542 A DE19929542 A DE 19929542A DE 19929542 A DE19929542 A DE 19929542A DE 19929542 A1 DE19929542 A1 DE 19929542A1
Authority
DE
Germany
Prior art keywords
chip
microelectrodes
substrate
silicon
selective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19929542A
Other languages
German (de)
Other versions
DE19929542B4 (en
Inventor
Volker Dudek
Heinz Gerhard Graf
Michael Graf
Bernd Hoefflinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STUTTGART MIKROELEKTRONIK
Original Assignee
STUTTGART MIKROELEKTRONIK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STUTTGART MIKROELEKTRONIK filed Critical STUTTGART MIKROELEKTRONIK
Priority to DE19929542A priority Critical patent/DE19929542B4/en
Priority to PCT/EP2000/004905 priority patent/WO2001001455A2/en
Publication of DE19929542A1 publication Critical patent/DE19929542A1/en
Application granted granted Critical
Publication of DE19929542B4 publication Critical patent/DE19929542B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

Disclosed is a method for the production of microelectrodes (22) on a chip (10). The inventive method consists of the following: a passivating layer is initially applied to the surface (12) of a substrate (10) with the exception of certain areas (18) thereof. This is followed by selective epitactic crystal growth on said areas (18) of the chip in order to produce protruding microelectrodes (22) which can be doped in such a way as to exhibit sufficient conductivity. The inventive method can be integrated into a CMOS process in order to produce a large number of microscopically small microelectrodes which protrude from the surface of the chip and which can be directly combined with control circuits which are produced on the chip as part of the CMOS process.

Description

Die Erfindung betrifft ein Verfahren zur Erzeugung von Mikro­ elektroden auf einem Chip, bei dem die Mikroelektroden auf ei­ ner Oberfläche desselben an ausgewählten Bereichen als räumli­ che vorstehende Elemente erzeugt werden. The invention relates to a method for producing micro electrodes on a chip, in which the microelectrodes on egg ner surface of it in selected areas as spatial che protruding elements are generated.  

Die Erfindung betrifft ferner einen Chip mit einem Substrat, und mit Mikroelektroden, die von einer Oberfläche des Substra­ tes räumlich hervorstehen.The invention further relates to a chip with a substrate, and with microelectrodes that are from a surface of the substrate protrude spatially.

Ein derartiges Verfahren und ein derartiger Chip sind bekannt aus Buser, R.A., Brugger, J., Linder, C., Rooij, N.F. de "Micromachined silicon cantilevers and tips for bidirectional force microscopy", Dig. Techn. Papers 1991, Int. Conf. Solid- State Sens. Act., San Francisco, S. 249-252 (1991), sowie aus Dizon. R., Han, H., Reed, M., "Single-Mask processing of micro­ mechanical piercing structures using ion milling", Proc. Micro­ electromechanical Systems (MEMS), Fort Lauderdale, S. 48-52 (1993), als auch aus Meier, J.H., Rutten, W.L., Zout­ man, A.E., Boom, H.B.K. "Recruitment and selectivity of neural stimulation with multipolar litrafascicular elctrodes", Disser­ tation, Meier, J., "Selectivity and Design of Neuro-Electronic Interfaces, Institute for Biomedical Technology, Universität Twente (1992).Such a method and such a chip are known from Buser, R.A., Brugger, J., Linder, C., Rooij, N.F. de "Micromachined silicon cantilevers and tips for bidirectional force microscopy ", Dig. Techn. Papers 1991, Int. Conf. Solid State Sens. Act., San Francisco, pp. 249-252 (1991), and from Dizon. R., Han, H., Reed, M., "Single-Mask processing of micro mechanical piercing structures using ion milling ", Proc. Micro electromechanical systems (MEMS), Fort Lauderdale, Pp. 48-52 (1993), as well as from Meier, J.H., Rutten, W.L., Zout man, A.E., Boom, H.B.K. "Recruitment and selectivity of neural stimulation with multipolar litrafascicular elctrodes ", Disser tation, Meier, J., "Selectivity and Design of Neuro-Electronic Interfaces, Institute for Biomedical Technology, University Twente (1992).

Gemäß der beiden erst genannten Dokumente werden dabei von ei­ nem Chip räumlich hervorstehende Mikrokontakte durch aufwendige Trocken- und Naßätzprozesse hergestellt, während die Herstel­ lung bei dem letzt genannten Zitat durch galvanisches Wachsen erfolgt. Die dazu verwendeten Materialien sind in der Regel die Standardmetalle der Halbleiterfertigung, also Aluminium, Nickel, Kupfer und Gold.According to the first two documents, ei nem chip spatially protruding micro contacts through complex Dry and wet etching processes are manufactured while the manufac with the last quotation by galvanic waxing he follows. The materials used for this are usually the Standard metals in semiconductor production, i.e. aluminum, nickel, Copper and gold.

Es handelt sich dabei um sehr aufwendige und komplizierte Her­ stellungsverfahren; auch ist es nicht möglich, die Herstellung solcher Mikroelektroden oder Mikroelektrodenarrays in einen CMOS-Prozeß zu integrieren. It is a very complex and complicated manufacture placement procedure; nor is it possible to manufacture such microelectrodes or microelectrode arrays into one Integrate CMOS process.  

Im Rahmen der Entwicklung von subretinalen Netzhautimplantaten ist es geplant, bei Patienten, die an Netzhautdegeneration lei­ den, einen Chip mit einem Sensorarray und mikroskopisch kleinen Stimulationselektroden unterhalb der Retina zu implantieren. Über den Sensorarray des Chips, der beispielsweise aus Mikro- Fotodioden bestehen kann, kann das von dem ansonsten noch in­ takten Auge auf die Netzhaut abgebildete Licht detektiert wer­ den und über eine Steuerschaltung verarbeitet werden, um über den Array von Stimulationselektroden die darüber liegenden Zellschichten zu stimulieren, um so dem Patienten wieder ein Sehen zu ermöglichen. Es wird davon ausgegangen, daß eine Pi­ xelzahl in der Größenordnung von einigen Hundert bis etwa Zwei­ tausend Pixeln bereits ausreichend ist, um zumindest eine Er­ kennung räumlicher Objekte zu ermöglichen. Allerdings soll na­ türlich die Pixelzahl so groß wie möglich sein, um eine bessere Auflösung beim Sehen zu erreichen.As part of the development of subretinal retinal implants it is planned to treat patients suffering from retinal degeneration den, a chip with a sensor array and microscopic To implant stimulation electrodes below the retina. Via the sensor array of the chip, which is made of micro- Photodiodes can exist, which can otherwise be in clock eye light on the retina is detected who the and processed via a control circuit to the array of stimulation electrodes overlying them To stimulate cell layers so the patient is back To enable seeing. It is assumed that a Pi xel number on the order of a few hundred to about two a thousand pixels is already sufficient to at least one Er enable recognition of spatial objects. However, na Of course, the number of pixels should be as large as possible to get a better one To achieve resolution in vision.

Die elektrische Stimulation bestimmter Zellen oder Zellgruppen hängt sehr stark von den lokalen Gegebenheiten am Ort der Sti­ mulation ab. So hat der Abstand zwischen der Stimulationselek­ trode und der zu stimulierenden Zelle erheblichen Einfluß auf die Reizschwelle, oderhalb derer eine erfolgreiche Stimulation stattfindet. Da aus versorgungstechnischen und zellverträgli­ chen Gründen die Energie so gering wie möglich sein muß, sollte der Abstand zwischen der Stimulationselektrode und der Zelle so klein wie möglich sein.The electrical stimulation of certain cells or groups of cells depends very much on the local conditions at the location of the Sti mulation. So has the distance between the stimulation elec trode and the cell to be stimulated considerable influence the stimulus threshold, or half of which a successful stimulation takes place. Because of supply technology and cell compatibility reasons the energy should be as low as possible the distance between the stimulation electrode and the cell so be as small as possible.

Die unabhängige Beschaltung einer großen Anzahl von Stimulati­ onselektroden ist nur mit Hilfe eines mikroelektronischen Chips möglich. The independent connection of a large number of stimuli onelectrodes is only possible with the help of a microelectronic chip possible.  

Die vorstehend genannten Verfahren, die die Herstellung von räumlich von einer Chipoberfläche hervorstehenden Mikroelektro­ den ermöglichen, lassen sich jedoch nicht in einen CMOS-Prozeß integrieren.The above processes involved in the manufacture of Microelectro protruding spatially from a chip surface enable, but can not be in a CMOS process integrate.

Da es jedoch geplant ist, die Steuerschaltung im Rahmen eines CMOS-Prozesses herzustellen, führt dies zu einer weiteren Kom­ plikation im Herstellungsverfahren, zu vergrößerten Abmessungen und damit zu späteren Problemen bei der Implantation.However, since it is planned to use the control circuit as part of a Establishing the CMOS process leads to another com application in the manufacturing process, to larger dimensions and thus to later problems with the implantation.

Die Aufgabe der Erfindung besteht somit darin, ein Verfahren zur Erzeugung von Mikroelektroden auf einem Chip anzugeben, mit dem die Mikroelektroden auf möglichst einfache und gut zu kon­ trollierende Weise als räumlich von der Chipoberfläche hervor­ stehende Elemente erzeugt werden können. Dabei soll es möglich sein, das Herstellungsverfahren in einen CMOS-Prozeß zu inte­ grieren.The object of the invention is therefore a method to specify for the production of microelectrodes on a chip with which the microelectrodes to be as simple and easy as possible trolling way as spatially from the chip surface standing elements can be generated. It should be possible be to integrate the manufacturing process in a CMOS process freeze.

Ferner soll ein verbesserter Chip angegeben werden, von dessen Oberfläche Mikroelektroden räumlich hervorstehen.Furthermore, an improved chip is to be specified, of which Surface of the microelectrodes protrude spatially.

Hinsichtlich des Verfahrens wird diese Aufgabe bei einem Ver­ fahren der eingangs genannten Art durch die folgenden Schritte gelöst:
With regard to the method, this object is achieved in a method of the type mentioned at the outset by the following steps:

  • - Passivieren einer Oberfläche des Chips und Freilegen von ausgewählten Bereichen,- Passivating a surface of the chip and exposing it selected areas,
  • - Erzeugen von selektivem epitaktischen Kristallwachstum über den ausgewählten Bereichen des Chips, um die Mikro­ elektroden zu erzeugen und - Generation of selective epitaxial crystal growth over the selected areas of the chip to the micro to produce electrodes and  
  • - Dotieren der Mikroelektroden.- Doping the microelectrodes.

Hinsichtlich des Chips gemäß der eingangs genannten Art wird diese Aufgabe ferner dadurch gelöst, daß die Mikroelektroden aus dem Material des Substrates bestehen und dotiert sind. Die Aufgabe der Erfindung wird auf diese Weise vollkommen ge­ löst.With regard to the chip according to the type mentioned above this object further achieved in that the microelectrodes consist of the material of the substrate and are doped. The object of the invention is completely ge in this way solves.

Gemäß dem erfindungsgemäßen Verfahren können räumlich herste­ hende Mikroelektroden innerhalb eines CMOS-Prozesses herge­ stellt werden. Dadurch können die Mikroelektroden auf einem mi­ kroelektronischen Steuerchip angeordnet sein, ohne daß aufwen­ dige Kabel zur Signalübertragung verwendet werden müssen. Auf diese Weise können Mikroelektrodenarrays mit mehreren hundert oder tausend Mikroelektroden beschaltet werden, wobei Probleme der notwendigen Verbindungs- und Operationstechnik bei der Ver­ wendung als Retina-Implantate entfallen. Die Form und Größe der Mikroelektroden läßt sich sehr exakt durch die Prozeßparameter definieren, ohne daß dazu zusätzliche Litrographieebenen im Rahmen eines CMOS-Prozesses notwendig sind.According to the inventive method spatially micro-electrodes within a CMOS process be put. This allows the microelectrodes on a mi Kroelectronic control chip can be arranged without expending The cable used for signal transmission must be used. On this way, microelectrode arrays with several hundred or a thousand microelectrodes are connected, causing problems the necessary connection and surgical technology at Ver use as retina implants. The shape and size of the Microelectrodes can be very precisely determined by the process parameters define without additional levels of litography in the CMOS process are necessary.

Die Höhe der Elektroden kann an die gewünschten Verhältnisse angepaßt werden und im Rahmen von 0 bis 50 Mikrometern gesteu­ ert werden.The height of the electrodes can depend on the desired conditions be adjusted and controlled within the range of 0 to 50 micrometers be recognized.

In bevorzugter Weiterbildung des erfindungsgemäßen Verfahrens wird das selektive Kristallwachstum gestoppt, bevor der Kri­ stall seine ideale Raumstruktur erreicht hat, um abgeflachte Mikroelektroden zu erzeugen. In a preferred development of the method according to the invention selective crystal growth is stopped before the crystal stall has achieved its ideal spatial structure to be flattened To produce microelectrodes.  

Besteht das Substrat des Chip beispielsweise aus Silizium, so weisen die Mikroelektroden normalerweise die ideale Kristall­ struktur auf, sind also pyramidenförmig ausgebildet. Stoppt man jedoch den Epitaxie-Prozeß, bevor die <111<-Ebenen aufgefüllt sind, so wachsen die Spitzen der Mikroelektroden nicht voll­ ständig aus. Auf diese Weise wird bei einer Verwendung als Re­ tina-Implantat das Risiko, daß bei Operationen das Gewebe über dem Chip geschädigt wird, vermindert.If the substrate of the chip consists of silicon, for example the microelectrodes normally have the ideal crystal structure, so they are pyramid-shaped. If you stop however, the epitaxy process before the <111 <planes are populated the tips of the microelectrodes do not grow fully constantly out. In this way, when used as Re tina implant the risk that during surgery the tissue over the chip is damaged.

Die zur Erzielung einer ausreichenden Leitfähigkeit der Mikro­ elektroden notwendige Dotierung wird gemäß einer ersten Ausfüh­ rung der Erfindung in-situ während des epitaktischen Kristall­ wachstums erzeugt.To achieve sufficient conductivity of the micro Electrodes necessary doping is according to a first embodiment tion of the invention in situ during the epitaxial crystal growth generated.

Gemäß einer alternativen Ausführung der Erfindung wird die Do­ tierung durch Implantation nach der selektiven Epitaxie er­ reicht.According to an alternative embodiment of the invention, the Do implantation after selective epitaxy enough.

Beide Möglichkeiten können in vorteilhafter Weise verwendet werden.Both options can be used advantageously become.

Da mit einer Implantation allerdings nur Tiefen bis zu etwa ei­ nem Mikrometer erreicht werden können, wäre bei größeren Schichtdicken die Dotierung einer tieferen Schicht nicht mehr möglich.However, with an implantation only depths of up to approximately micrometer would be achievable with larger ones Layer thicknesses no longer dope a deeper layer possible.

Aus diesem Grunde werden die Schritte der selektiven Epitaxie und der Implantation gemäß einer weiteren Ausführung der Erfin­ dung sukzessive wiederholt. For this reason, the steps of selective epitaxy and the implantation according to a further embodiment of the Erfin repeated successively.  

Auf diese Weise lassen sich gezielt dotierte Mikroelektroden, bei der die Dotierung nach dem selektiven Epitaxiewachstum er­ folgt, herstellen, die eine Höhe von mehr als einem Mikrometer aufweisen.In this way, specifically doped microelectrodes, where the doping after selective epitaxial growth he follows, establish a height of more than one micrometer exhibit.

Die Passivierung der Oberfläche unter Aussparung der ausgewähl­ ten Bereiche, an denen das spätere epitaktische Wachstum er­ folgt, erfolgt in zweckmäßiger Ausführung der Erfindung unter Verwendung eines Litographieverfahrens.Passivation of the surface while leaving out the selected areas where future epitaxial growth follows, is carried out in a practical embodiment of the invention Using a lithography process.

Als Substrat zur Herstellung des Chips kann gemäß einer weite­ ren Ausführung der Erfindung Silizium oder ein anderer Halblei­ ter, etwa ein III-V-, II-VI- oder ein IV-IV-Halbleiter verwen­ det werden.As a substrate for producing the chip, according to a wide Ren implementation of the invention silicon or another semiconductor ter, such as a III-V, II-VI or an IV-IV semiconductor be det.

Gemäß einer weiteren Ausführung der Erfindung wird die Passi­ vierungsschicht aus Siliziumoxid hergestellt.According to a further embodiment of the invention, the Passi Crossing layer made of silicon oxide.

Dies ist ein gängiges Verfahren bei der Verwendung von Silizium als Substrat, jedoch kann die Passivierungsschicht auch aus an­ deren Materialien hergestellt werden.This is a common practice when using silicon as a substrate, but the passivation layer can also be made of whose materials are manufactured.

Gemäß einer weiteren Ausführung der Erfindung werden die Mikro­ elektroden an ihrer Oberfläche mit einer Beschichtung aus einem biokompatiblen Werkstoff versehen.According to a further embodiment of the invention, the micro electrodes on their surface with a coating of a biocompatible material.

Auf diese Weise wird bei der Verwendung als Retina-Implantat die notwendige Biokompatibilität auf jeden Fall sichergestellt. This way when used as a retinal implant the necessary biocompatibility is guaranteed in any case.  

In bevorzugter Weiterbildung der Erfindung wird durch einen CMOS-Prozeß auf dem Chip eine Steuerschaltung erzeugt, die mit den Mikroelektroden gekoppelt wird.In a preferred development of the invention, a CMOS process on the chip generates a control circuit that with is coupled to the microelectrodes.

Auf diese Weise ergibt sich der erhebliche Vorteil, daß die Mi­ kroelektroden im Rahmen des CMOS-Prozesses unmittelbar mit der Steuerschaltung verbunden werden können, um so für ein Retina- Implantat eine hochauflösenden Sensor-Array unmittelbar mit ei­ ner Steuerschaltung zu kombinieren, die mit einer der Pixelzahl entsprechenden Anzahl von Mikroelektroden auf der Oberfläche des Chips unmittelbar kombiniert ist.In this way, there is the considerable advantage that the Mi croelectrodes as part of the CMOS process directly with the Control circuit can be connected so as for a retinal Implant a high-resolution sensor array immediately with egg ner control circuit to combine with one of the number of pixels corresponding number of microelectrodes on the surface of the chip is immediately combined.

Auf diese Weise entsteht ein leicht zu handhabendes und gut im­ plantierbares Retina-Implantat.This creates an easy to use and good in implantable retina implant.

Es versteht sich, daß die vorstehend genannten und die nach­ stehend noch zu erläuternden Merkmale der Erfindung nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.It is understood that the above and the following not only standing features to be explained of the invention in the specified combination, but also in others Combinations or alone can be used without the To leave the scope of the present invention.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele unter Bezugnahme auf die Zeichnung. Es zeigenFurther features and advantages of the invention result from the following description of preferred exemplary embodiments with reference to the drawing. Show it

Fig. 1 einen Chip mit einer erfindungsgemäßen Mikroelektro­ de in schematischer, vereinfachter Darstellung; Figure 1 shows a chip with a microelectro de according to the invention in a schematic, simplified representation.

Fig. 2 einen Chip, der zusätzlich mit einer CMOS-Schaltung versehen ist; Fig. 2 is a chip that is additionally provided with a CMOS circuit;

Fig. 3 einen Chip mit einer erfindungsgemäßen Mikroelektro­ de, die eine abgeflachte Pyramidenform aufweist; Fig. 3 shows a chip with a microelectro de according to the invention, which has a flattened pyramid shape;

Fig. 4 eine Anlage, in der der Epitaxie-Prozeß durchgeführt werden kann und Fig. 4 shows a system in which the epitaxy process can be carried out and

Fig. 5a bis 5f verschiedene Phasen eines sukzessiven Prozesses, bei dem sich jeweils an einen Epitaxie-Schritt ein Im­ plantationsschritt anschließt. Figure 5f to different phases of a successive process in which each step is adjoined epitaxy. 5a at a step in the plantation.

Anhand von Fig. 1 wird das Grundprinzip des erfindungsgemäßen Verfahrens im folgenden erläutert.The basic principle of the method according to the invention is explained below with reference to FIG. 1.

In Fig. 1 ist ein Chip insgesamt mit der Ziffer 10 bezeichnet. Der Chip 10 weist ein Substrat auf, das beispielsweise aus Si­ lizium bestehen kann und mit 14 bezeichnet ist. Auf einer ebe­ nen Oberfläche 12 des Substrates 14 ist eine Passivierungs­ schicht 16 vorgesehen, in der ein ausgewählter Bereich 18 aus­ gespart ist. Durch diesen ausgesparten Bereich 18 kann durch selektives Epitaxiewachstum von der Oberfläche 12 des Substra­ tes 14 aus allmählich ein räumlich hervorstehendes Element 20 erzeugt werden, das aus demselben Material wie das Substrat 14 besteht und dieselbe Kristallstruktur aufweist. Im Falle von Silizium ergibt sich somit die in Fig. 1 dargestellt Pyramiden­ form, bei der die <111<-Ebene mit der Ziffer 24 angedeutet ist und die einen Spitzenwinkel von 35,3° aufweist.In Fig. 1, a chip is generally designated by the number 10 . The chip 10 has a substrate, which may consist of silicon, for example, and is designated by 14 . On a flat surface 12 of the substrate 14 , a passivation layer 16 is provided, in which a selected area 18 is saved. By this recessed portion 18 of the Substra a spatially projecting member, by selectively epitaxial growth from the surface 12 tes 14 from gradually be generated 20 which consists of the same material as the substrate 14 and has the same crystal structure. In the case of silicon, this results in the pyramid shape shown in FIG. 1, in which the <111 <plane is indicated by the number 24 and which has an apex angle of 35.3 °.

Damit das räumlich hervorstehende Element 20 als Mikroelektrode dienen kann, wird es, wie nachfolgend noch näher erläutert wird, auf geeignete Weise dotiert, um eine ausreichende elek­ trische Leitfähigkeit zu erreichen.So that the spatially protruding element 20 can serve as a microelectrode, it is, as will be explained in more detail below, doped in a suitable manner in order to achieve sufficient electrical conductivity.

In Fig. 2 ist eine erste Variante des so herstellbaren Chips schematisch dargestellt und insgesamt mit der Ziffer 10a be­ zeichnet. Dabei ist unterhalb der Mikroelektrode 22a im Substrat 14 eine CMOS-Schaltung 26 vorgesehen, die als Steuer­ schaltung zur Ansteuerung der Mikroelektrode 22a dient.In Fig. 2, a first variant of the chip that can be produced in this way is shown schematically and is identified overall by the number 10 a. Here, a CMOS circuit is below the micro-electrode 22 in a substrate 14 provided 26, which serves as a control circuit for driving the micro-electrode 22 a.

In Fig. 2 ist zusätzlich noch schematisch angedeutet, daß die Oberfläche der Mikroelektrode 22a mit einer Beschichtung 28 aus einem biokompatiblen Werkstoff, beispielsweise aus Titanoxid oder Gold versehen sein kann, sofern der Chip 10a als Retina- Implantat verwendet wird.In Fig. 2 is also indicated schematically that the surface of the microelectrode 22 a can be provided with a coating 28 made of a biocompatible material, such as titanium oxide or gold, provided that the chip 10 a is used as a retinal implant.

In Fig. 3 ist eine leicht abgewandelte Ausführungsform der Aus­ führung gemäß Fig. 2 dargestellt und insgesamt mit der Ziffer 10b bezeichnet.In Fig. 3 a slightly modified embodiment of the imple mentation of FIG. 2 is shown and designated overall by the number 10 b.

Hierbei weist die Mikroelektrode 22b eine von der idealen Pyra­ midenform abweichende Form auf, nämlich die Form einer Pyramide mit abgeflachter Spitze.Here, the microelectrode 22 b has a shape deviating from the ideal pyramid shape, namely the shape of a pyramid with a flattened tip.

Eine solche Form kann erzeugt werden, indem der Epitaxie-Prozeß abgebrochen wird, bevor die <111<-Ebenen des Kristalls voll­ ständig aufgefüllt sind.Such a shape can be created by the epitaxy process is canceled before the <111 <planes of the crystal become full are constantly replenished.

Je nach Größe der ausgesparten Bereiche 18 und je nach Zeit­ punkt des Abstoppens des Epitaxie-Wachstums lassen sich auf diese Weise Mikroelektroden unterschiedlicher Größe und Form herstellen. Depending on the size of the recessed areas 18 and depending on the time at which the epitaxial growth stops, microelectrodes of different sizes and shapes can be produced in this way.

Die Mikroelektroden 22b mit abgeflachter Spitze weisen besonde­ re Vorteile bei der Verwendung bei einem Retina-Implantat auf.The microelectrodes 22 b with a flattened tip have special advantages when used with a retina implant.

In Fig. 4 ist ein Reaktor schematisch dargestellt und insgesamt mit der Ziffer 40 bezeichnet, der zur Durchführung der Gaspha­ senepitaxie geeignet ist.In Fig. 4, a reactor is shown schematically and generally designated by the numeral 40 , which is suitable for performing the gas phase senepitaxy.

Bei der Epitaxie handelt es sich bekanntlich um eine Art der Abscheidung eines Materials aus der Gasphase. Das besondere an diesem Verfahren ist die Fortsetzung des Kristallgitters des Substrates in der abgeschiedenen Schicht, wodurch das Substrat und die neue Schicht einen größeren Einkristall bilden.As is well known, epitaxy is a type of Deposition of a material from the gas phase. The special thing about this process is the continuation of the crystal lattice of the Substrate in the deposited layer, creating the substrate and form the new layer into a larger single crystal.

Epitaxie ist eine allgemeine Bezeichnung, unter der im Laufe der Zeit verschiedene Variationen des Grundprinzips zusammenge­ faßt wurden. Solche Verfahren sind z. B. die Molekularstrahl­ epitaxie (MBE), die metallorganische Gasphasenepitaxie (MOCVD) oder die metallorganische Molekularstrahlenepitaxie (MOMBE). All diese Varianten sind im Prinzip für das erfindungsgemäße Verfahren verwendbar, jedoch soll an dieser Stelle nur die all­ gemeine Gasphasenepitaxie anhand von Fig. 4 erläutert werden.Epitaxy is a general term under which various variations of the basic principle have been summarized over time. Such methods are e.g. B. the molecular beam epitaxy (MBE), the organometallic gas phase epitaxy (MOCVD) or the organometallic molecular beam epitaxy (MOMBE). All of these variants can in principle be used for the method according to the invention, but only the general gas phase epitaxy will be explained at this point with reference to FIG. 4.

Wird anstelle eines ganzflächigen Substrates eine Siliziumprobe verwendet, deren Oberfläche teilweise z. B. mit Siliziumdioxid bedeckt ist, so erfolgt das einkristalline Wachstum nur in den Bereichen, in denen die Siliziumoberfläche frei liegt. Auf den anderen Gebieten erfolgt entweder ein Wachsen von polykri­ stallinem Silizium oder es erfolgt gar kein Wachstum. Im letz­ teren Fall wird von selektiver Epitaxie gesprochen. Der erste Fall kann dann eintreten, wenn die Wachstumsrate zu hoch ge­ wählt wurde. Durch Variation der Prozeßtemperatur, der Dotier­ stoffmenge und der Gasflüsse kann die selektive Epitaxie jedoch in sehr kontrollierbaren Bahnen gesteuert werden.If a silicon sample is used instead of a full-surface substrate used, the surface partially z. B. with silicon dioxide is covered, the single-crystalline growth takes place only in the Areas in which the silicon surface is exposed. On the In other areas, polykri either grows stallin silicon or there is no growth at all. In the last The latter case is called selective epitaxy. The first Fall can occur if the growth rate is too high was chosen. By varying the process temperature, the doping  However, selective epitaxy can affect the amount of substance and the gas flows be controlled in very controllable ways.

Der Reaktor 40 gemäß Fig. 4 kann beispielsweise aus einem Gas­ gefäß bestehen; er besitzt eine Heizung 44 und ist mit einer Vakuumpumpe 46 verbunden.The reactor 40 according to FIG. 4 can consist, for example, of a gas vessel; it has a heater 44 and is connected to a vacuum pump 46 .

Innerhalb des Reaktors 40 befindet sich ein Suszeptor 42, auf den das zu behandelnde Substrat 14 aufgelegt wird.Within the reactor 40 there is a susceptor 42 on which the substrate 14 to be treated is placed.

Auf dem Substrat 14 werden vor dem Beginn der Epitaxie zunächst die ausgewählten Bereiche 14 ausgespart und die übrigen Berei­ che der Oberfläche 12 mit der Passivierungsschicht 16 versehen, was zweckmäßigerweise unter Verwendung eines Litographieverfah­ rens erfolgt.Before the epitaxy begins, the selected areas 14 are left out on the substrate 14 and the other areas of the surface 12 are provided with the passivation layer 16 , which is expediently carried out using a lithography method.

Der Druck innerhalb des Reaktors 40 wird nun mittels der Pumpe 46 auf einen geeigneten Wert (etwa 60 mbar) reduziert und mit­ tels der Heizung 44, die beispielsweise induktiv ausgebildet sein kann, auf die Prozeßtemperatur von ca. 1000-1100°C ge­ bracht.The pressure within the reactor 40 is now reduced to a suitable value (approximately 60 mbar) by means of the pump 46 and brought to the process temperature of approximately 1000-1100 ° C. by means of the heater 44 , which may be inductive, for example.

Vor der Wachstumsphase kann das Substrat (der Wafer) zurückge­ ätzt werden, um die Oberfläche 12 in der gewünschten Weise zu konditionieren. Anschließend werden die Prozeßgase in den Reak­ tor 40 eingeführt, in dem dann das selektive epitaktische Wachstum kontrolliert erfolgt.Before the growth phase, the substrate (wafer) can be etched back to condition surface 12 in the desired manner. The process gases are then introduced into the reactor 40 , in which the selective epitaxial growth then takes place in a controlled manner.

Besteht das Substrat 14 beispielsweise aus Silizium, so wird Siliziumtetrachlorid mit Wasserstoff zu Wasserstoffchlorid und festem Silizium reduziert. Dabei können Wachstumsraten etwa im Bereich zwischen 200 nm/min und 1 µm/min erreicht werden.If the substrate 14 consists of silicon, for example, silicon tetrachloride is reduced to hydrogen chloride and solid silicon with hydrogen. Growth rates in the range between 200 nm / min and 1 µm / min can be achieved.

Soll bei der selektiven Epitaxie in-situ die Dotierung durchge­ führt werden, so werden dem Prozeßgas Zusätze in Form von Phos­ phin oder Diboran beigemischt, wie in Fig. 4 angedeutet ist. Nach der chemischen Reaktion werden die entstandenen Phosphor- und Bohratome in das Kristallgitter eingebaut.If the doping is to be carried out in situ during the selective epitaxy, additives in the form of phosphine or diborane are added to the process gas, as indicated in FIG. 4. After the chemical reaction, the resulting phosphorus and drilling atoms are built into the crystal lattice.

Das epitaktische Wachstum kann vorzeitig beendet werden, bevor die <111<-Ebenen vollständig aufgefüllt sind, um abgeflachte Mikroelektroden 22b gemäß Fig. 3 zu erzeugen.The epitaxial growth can be ended prematurely before the <111 <planes are completely filled in order to produce flattened microelectrodes 22 b according to FIG. 3.

In alternativer Weise kann die Dotierung auch nach der selekti­ ven Epitaxie durchgeführt werden.Alternatively, the doping can also be carried out according to the ven epitaxy.

Da mit der Dotierung durch Implantation nur Tiefen bis zu etwa einem Mikrometer erreicht werden können, wird bei Mikroelektro­ den, die eine größere Höhe aufweisen, die Dotierung sukzessive durchgeführt, indem abwechselnd zunächst epitaktisches Wachstum durchgeführt wird, dann ein Implantationsschritt erfolgt und anschließend ein weiterer Epitaxieschritt durchgeführt wird, an den sich wiederum eine Implantation anschließt. Auf diese Weise können große Höhen erzeugt werden, sofern der Prozeß entspre­ chend oft wiederholt wird.As with implantation doping only depths of up to approximately a micrometer can be achieved with microelectro those with a greater height, the doping successively performed by alternating first epitaxial growth is carried out, then an implantation step is carried out and then another epitaxial step is performed which in turn is followed by an implantation. In this way great heights can be generated if the process corresponds repeated often.

Die verschiedenen Phasen eine solchen sukzessiven Verfahrens sind anhand von Fig. 5a) bis f) schematisch dargestellt.The different phases of such a successive method are shown schematically with reference to FIGS. 5a) to f).

Gemäß Fig. 5a) wird auf einem Substrat 50 zunächst durch selek­ tive Epitaxie eine Schicht 52 abgeschieden. Referring to FIG. 5a) is first deposited on a substrate 50 by selec tive epitaxy a layer 52.

In einem nachfolgenden Schritt erfolgt gemäß Fig. 5b) auf der Oberfläche der Schicht 52' eine Implantation, wie durch die Pfeile schematisch angedeutet ist.In a subsequent step, according to FIG. 5b), an implantation is carried out on the surface of the layer 52 ', as indicated schematically by the arrows.

Im nachfolgenden Ausheilschritt gemäß Fig. 5c) wird die zu­ nächst intrinsisch gewachsene und dann an ihrer Oberfläche im­ plantierte Schicht 52' zu einer dotierten Schicht 52 ".In the subsequent annealing step according to FIG. 5c), the intrinsically grown layer and then on its surface in the planted layer 52 'becomes a doped layer 52 ".

In einem anschließenden Epitaxie-Schritt gemäß Fig. 5d) wird auf der Oberfläche der dotierten Schicht 52 " eine weitere in­ trinsische Schicht 54 abgeschieden, die im nachfolgenden Schritt gemäß Fig. 5e) wiederum an ihrer Oberfläche implantiert wird, so daß eine Schicht 54' entsteht, die im nachfolgenden Ausheilschritt gemäß Fig. 5f) zu einer weiteren dotierten Schicht 54 " wird.In a subsequent epitaxial growth step of FIG. 5d) is deposited on the surface of the doped layer 52 'further in trinsische layer 54 in the subsequent step shown in FIG. 5e) is again implanted at their surface, so that a layer 54' arises, which in the subsequent healing step according to FIG. 5f) becomes a further doped layer 54 ".

Diese Folge von Schritten wird sukzessive wiederholt, bis die betreffenden Mikroelemente ihre gewünschte räumliche Ausdehnung erreicht haben.This sequence of steps is repeated successively until the relevant micro-elements their desired spatial extent achieved.

Claims (15)

1. Verfahren zur Erzeugung von Mikroelektroden (22, 22a, 22b) auf einem Chip (10, 10a), bei dem die Mikroelektroden (22, 22a, 22b) auf einer Oberfläche (12) desselben an ausge­ wählten Bereichen (18) als räumlich hervorstehende Elemen­ te (20) erzeugt werden, gekennzeichnet durch die folgenden Schritte:
  • - Passivieren einer Oberfläche (12) des Chips (10, 10a) und Freilegen von ausgewählten Bereichen (18),
  • - Erzeugen von selektivem epitaktischem Kristallwachs­ tum über den ausgewählten Bereichen (18) des Chips (10, 10a), um die räumlich hervorstehenden Mikro­ elektroden (22, 22a, 22b) zu erzeugen und
  • - Dotieren der Mikroelektroden (22, 22a, 22b).
1. A method for producing microelectrodes ( 22 , 22 a, 22 b) on a chip ( 10 , 10 a), in which the microelectrodes ( 22 , 22 a, 22 b) on the same surface ( 12 ) in selected areas ( 18 ) are generated as spatially protruding elements ( 20 ), characterized by the following steps:
  • - passivating a surface ( 12 ) of the chip ( 10 , 10 a) and exposing selected areas ( 18 ),
  • - Generation of selective epitaxial crystal growth tum over the selected areas ( 18 ) of the chip ( 10 , 10 a) to produce the spatially protruding micro electrodes ( 22 , 22 a, 22 b) and
  • - Doping the microelectrodes ( 22 , 22 a, 22 b).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das selektive Kristallwachstum gestoppt wird, bevor der Kri­ stall seine ideale Raumstruktur erreicht hat, um abge­ flachte Mikroelektroden (22, 22a, 22b) zur erzeugen.2. The method according to claim 1, characterized in that the selective crystal growth is stopped before the Kri stall has reached its ideal spatial structure to produce flattened microelectrodes ( 22 , 22 a, 22 b). 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dotierung in-situ während des epitaktischen Kri­ stallwachstums erfolgt. 3. The method according to claim 1 or 2, characterized in that the doping in situ during the epitaxial crisis stall growth occurs.   4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dotierung durch Implantation nach der selektiven Epitaxie erfolgt.4. The method according to claim 1 or 2, characterized in that the doping by implantation after the selective Epitaxy occurs. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Schritte der selektiven Epitaxie und der Implantation sukzessive wiederholt werden.5. The method according to claim 4, characterized in that the steps of selective epitaxy and implantation be repeated successively. 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Passivierung der Oberfläche unter Aussparung der ausgewählten Bereiche unter Verwendung ei­ nes Lithographieverfahrens erfolgt.6. The method according to any one of the preceding claims, characterized characterized in that the passivation of the surface under Recess the selected areas using egg lithography process. 7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Substrat (14) aus Silizium, aus einem III-V-, II-VI- oder einem IV-IV-Halbleiter zur Her­ stellung des Chips (10, 10a) verwendet wird.7. The method according to any one of the preceding claims, characterized in that a substrate ( 14 ) made of silicon, from a III-V, II-VI or a IV-IV semiconductor for the manufacture of the chip ( 10 , 10 a) is used. 8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Passivierungsschicht (16) aus Si­ liziumoxid hergestellt wird.8. The method according to any one of the preceding claims, characterized in that the passivation layer ( 16 ) is made of Si silicon oxide. 9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Mikroelektroden (22a) an ihrer Oberfläche mit einer Beschichtung (28) aus einem biokompa­ tiblen Werkstoff versehen werden.9. The method according to any one of the preceding claims, characterized in that the microelectrodes ( 22 a) are provided on their surface with a coating ( 28 ) made of a biocompatible material. 10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß durch einen CMOS-Prozeß auf dem Chip (10a, 10b) eine Steuerschaltung (26) erzeugt wird, die mit den Mikroelektroden (22a, 22b) gekoppelt wird. 10. The method according to any one of the preceding claims, characterized in that a control circuit ( 26 ) is generated by a CMOS process on the chip ( 10 a, 10 b), which is coupled to the microelectrodes ( 22 a, 22 b). 11. Chip mit einem Substrat (14), mit Mikroelektroden (22, 22a, 22b), die von einer Oberfläche des Substrates (14) räumlich hervorstehen, dadurch gekennzeichnet, daß die Mi­ kroelektroden (22, 22a, 22b) aus dem Material des Substra­ tes (14) bestehen und dotiert sind.11. Chip with a substrate ( 14 ), with microelectrodes ( 22 , 22 a, 22 b) which spatially protrude from a surface of the substrate ( 14 ), characterized in that the micro electrodes ( 22 , 22 a, 22 b) consist of the material of the substrate ( 14 ) and are doped. 12. Chip nach Anspruch 11, dadurch gekennzeichnet, daß die Mi­ kroelektroden (22b) eine gegenüber einer idealen Kristall­ form abgeflachte Form aufweisen.12. Chip according to claim 11, characterized in that the Mi microelectrodes ( 22 b) have a flattened shape compared to an ideal crystal shape. 13. Chip nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die Mikroelektroden (22a, 22b) mit einer CMOS- Steuerschaltung (26) gekoppelt sind.13. Chip according to claim 11 or 12, characterized in that the microelectrodes ( 22 a, 22 b) are coupled to a CMOS control circuit ( 26 ). 14. Chip nach einem der Ansprüche 11, 12 oder 13, dadurch ge­ kennzeichnet, daß der Chip (10, 10a, 10b) aus einem Substrat (14) aus Silizium oder aus einem III-V-, II-VI- oder einem IV-IV-Halbleiter hergestellt ist.14. Chip according to one of claims 11, 12 or 13, characterized in that the chip ( 10 , 10 a, 10 b) from a substrate ( 14 ) made of silicon or from a III-V, II-VI or an IV-IV semiconductor is manufactured. 15. Retina-Implantat mit einem Chip (10, 10a, 10b) nach einem der Ansprüche 11 bis 14.15. Retina implant with a chip ( 10 , 10 a, 10 b) according to one of claims 11 to 14.
DE19929542A 1999-06-28 1999-06-28 Flat arrangement of stimulation electrodes on a chip and manufacturing process therefor and use as a retina implant Expired - Fee Related DE19929542B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19929542A DE19929542B4 (en) 1999-06-28 1999-06-28 Flat arrangement of stimulation electrodes on a chip and manufacturing process therefor and use as a retina implant
PCT/EP2000/004905 WO2001001455A2 (en) 1999-06-28 2000-05-30 Chip with protruding microelectrodes and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19929542A DE19929542B4 (en) 1999-06-28 1999-06-28 Flat arrangement of stimulation electrodes on a chip and manufacturing process therefor and use as a retina implant

Publications (2)

Publication Number Publication Date
DE19929542A1 true DE19929542A1 (en) 2001-01-11
DE19929542B4 DE19929542B4 (en) 2004-09-23

Family

ID=7912800

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19929542A Expired - Fee Related DE19929542B4 (en) 1999-06-28 1999-06-28 Flat arrangement of stimulation electrodes on a chip and manufacturing process therefor and use as a retina implant

Country Status (2)

Country Link
DE (1) DE19929542B4 (en)
WO (1) WO2001001455A2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2916498T3 (en) 2007-12-06 2022-07-01 Genalyte Inc Method for identifying a nucleotide sequence in an unknown species of nucleic acid; and device for carrying out the method
EP2347247B1 (en) 2008-10-27 2019-06-26 Genalyte, Inc. Biosensors based on optical probing and sensing
CA3060724A1 (en) 2010-11-05 2012-05-10 Genalyte, Inc. Optical analyte detection systems and methods of use
WO2014143637A1 (en) 2013-03-15 2014-09-18 The Board Of Trustees Of The University Of Illinois Methods and compositions for enhancing immunoassays

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19529371A1 (en) * 1995-08-10 1997-02-13 Nmi Univ Tuebingen Microelectrode arrangement
US5865839A (en) * 1996-12-30 1999-02-02 Doorish; John F. Artificial retina
DE19705987C2 (en) * 1996-10-23 1999-09-09 Univ Eberhard Karls Optically controllable microelectrode arrangement for stimulating cells, in particular a retina implant

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134454A (en) * 1990-09-26 1992-07-28 Purdue Research Foundation Self-aligned integrated circuit bipolar transistor having monocrystalline contacts
JP2744350B2 (en) * 1990-11-22 1998-04-28 キヤノン株式会社 Semiconductor substrate and method of manufacturing the same
JP3149030B2 (en) * 1991-06-13 2001-03-26 富士通株式会社 Semiconductor quantum box device and method of manufacturing the same
JPH0521467A (en) * 1991-07-09 1993-01-29 Hitachi Ltd Manufacture of field-effect transistor
JPH07183486A (en) * 1993-12-24 1995-07-21 Toshiba Corp Semiconductor device and its manufacture
US5753555A (en) * 1995-11-22 1998-05-19 Nec Corporation Method for forming semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19529371A1 (en) * 1995-08-10 1997-02-13 Nmi Univ Tuebingen Microelectrode arrangement
DE19705987C2 (en) * 1996-10-23 1999-09-09 Univ Eberhard Karls Optically controllable microelectrode arrangement for stimulating cells, in particular a retina implant
US5865839A (en) * 1996-12-30 1999-02-02 Doorish; John F. Artificial retina

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
KAPOLNEK, D., et al.: "Selective area epitaxy of GaN for electron field emission devices", In: Journal of Crystal Growth 170 (1997) 340-343 *
KASU, M., et al.: "Nanometer-scale selective area GaAs growth on nitrogen-passivated surfaces using STM and MOMBE" In: Journal of Crystal Growth 173 (1997) 589-591 *
SEIFERT, W., et al.: "In situ growth of nano- structures by metal-organic vapour phase epitaxy",In: Journal of Crystal Growth 170 (1997) 39-46 *
SHIBATA, H., et al.: In: IEDM 1987, S. 590-593 *

Also Published As

Publication number Publication date
WO2001001455A2 (en) 2001-01-04
WO2001001455A3 (en) 2002-10-10
DE19929542B4 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
EP0928212B1 (en) Flexible artificial nerve plate
DE102011053018B4 (en) Electrode for medical applications, system with such an electrode and method for producing such an electrode
DE102008015333B4 (en) Nanowire structural element, process for its production, microreactor system and catalyst system
EP0951312B1 (en) Optically controllable microelectrode arrangement for stimulating cells, in particular a retina implant
DE10123616A1 (en) Superjunction semiconductor device and method for its production
DE102006007293A1 (en) Method for manufacturing quasi-substrate wafer, which is used in manufacturing semiconductor body, involves connecting epitaxial growth substrate wafer with auxiliary support wafer
WO2007003398A2 (en) Electrode assembly, use thereof, and method for the production thereof
DE3540422C2 (en) Method for producing integrated structures with non-volatile memory cells which have self-aligned silicon layers and associated transistors
DE102006007431A1 (en) Sample carrier formed by semiconductor silicon processing technology
DE102007019842A1 (en) Method and arrangement for electrically contacting a membrane-encased object with an electrode
DE60034265T2 (en) Semiconductor device with SOI structure and its manufacturing method
DE2231891A1 (en) METHOD FOR MANUFACTURING AMORPHERIC SEMICONDUCTOR FILMS
EP3213376B1 (en) Implantable plug connector
DE19929542A1 (en) Chip with spatially protruding microelectrodes and method for producing one
WO1999025026A1 (en) Circuitry with at least one capacitor and process for producing the same
DE4033658A1 (en) Processing trench edges in semiconductor substrates - using stream of particles, for simple, accurate silicon@ solar cell mfr.
DE102012108473B4 (en) Method for producing a semiconductor device
DE102004058412A1 (en) Multiple mask and method for producing differently doped regions
EP0567764A1 (en) Semiconductor body having metallization with good adherence
DE19705987C2 (en) Optically controllable microelectrode arrangement for stimulating cells, in particular a retina implant
DE102010053782B4 (en) Segmented nanowires with polycrystalline structure and process for their preparation
DE10241066A1 (en) Semiconductor device and method
DE19538019B4 (en) A method of forming a metal wiring of a semiconductor device
DE102004012564A1 (en) stimulation electrode
DE102019001256B3 (en) Nerve bridge with quartz glass insulated platinum-tungsten microelectrode fibers (heptodes) and capillaries

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee