DE19959164A1

DE19959164A1 - Elektronische Vorrichtung

Info

Publication number: DE19959164A1
Application number: DE1999159164
Authority: DE
Inventors: Kanji Otsuka; Tamotsu Usami
Original assignee: Rohm Co Ltd; Fujitsu Ltd; Matsushita Electronics Corp; NEC Corp; Oki Electric Industry Co Ltd; Sanyo Electric Co Ltd; Sony Corp
Current assignee: Otsuka Kanji Jp; OTSUKA, KANJI, HIGASHIYAMATO, JP; Usami Tamotsu Jp; Usami Tamotsu Kokubunji Jp; Fujitsu Semiconductor Ltd
Priority date: 1998-12-08
Filing date: 1999-12-08
Publication date: 2000-06-15
Also published as: KR20000052441A; JP2000174505A; FR2786961B1; KR100533552B1; US6373275B1; FR2786961A1; TW487847B; JP3803204B2

Abstract

Eine elektronische Vorrichtung, in der die Geschwindigkeit der Signalübertragung in einem Busverdrahtungssystem stark verbessert ist, indem eine Schaltungskonfiguration einer Treiberschaltung (3) und eine charakteristische Impedanz einer Übertragungsleitung (1) spezifiziert werden. Eine Eingabe/Ausgabeschaltung enthält einen differentiellen Treiber (3) des Stromumschalttyps und eine Übertragungsleitung (1) zum Übertragen eines differentiellen komplementären digitalen Signals sowie einen Abschlußwiderstand (2), der an die Übertragungsleitung angepaßt ist. Ein integrierter Schaltungschip (41), der den differentiellen Treiber enthält, ist auf einer Leiterplatte angebracht, die die Übertragungsleitung und den Abschlußwiderstand enthält. In der elektronischen Vorrichtung enthält die Übertragungsleitung ein Paar einander gegenüberliegender Leitungen mit gleicher Länge mit einer charakteristischen Impedanz von höchstens 25 OMEGA, wodurch die Dämpfung der Signalenergie während der Übertragung ebenso wie die elektromagnetische Störung zwischen nahe beiander liegenden Übertragungsleitungen beschränkt werden.

Description

Die Erfindung betrifft das Gebiet der Übertragung elek trischer Signale in elektronischen Vorrichtungen und insbesondere eine elektronische Vorrichtung, die ein Chip-Eingabe/Ausgabe-Schaltungssystem enthält, in dem eine Treiberschaltung mit einem Busverdrahtungssystem, das eine Übertragungsleitung und eine an die Übertra gungsleitung angepaßte Abschlußschaltung umfaßt, kombi niert sind.

Eine Schaltungsstruktur, die in Fig. 17 gezeigt ist, welche einen Hauptabschnitt einer einen Teil einer elek tronischen Vorrichtung bildenden Eingabe/Ausgabeschaltung zeigt, ist vom Erfinder mit Bezug auf ein Chip-Ein gabe/Ausgabe-Schaltungssystem bereits diskutiert worden. Diese Eingabe/Ausgabeschaltung umfaßt einen differentiel len Treiber 101, der ein eingegebenes digitales Signal in ein komplementäres Signal umsetzt und das Signal über trägt; einen differentiellen Empfänger 102, der das komplementäre digitale Signal empfängt und ein dem einge gebenen digitalen Signal entsprechendes digitales Signal ausgibt; und ein Paar Signalleitungen 103, die den diffe rentiellen Treiber 101 mit dem differentiellen Empfänger 102 verbinden. Diese Schaltung ist so beschaffen, daß sie das vom differentiellen Treiber 101 ausgegebene komple mentäre digitale Signal an den differentiellen Empfänger 102 überträgt. In der Eingabe/Ausgabeschaltung dieser elektronischen Vorrichtung umfassen der differentielle Treiber 101 und der differentielle Empfänger 102 Treiber 104 bzw. 106 sowie Inverter 105 bzw. 107, wovon jeder eine CMOS-Schaltungsstruktur besitzt, die einen p-MOS- Transistor und einen n-MOS-Transistor umfaßt. Diese Struktur arbeitet komplementär in der Weise, daß einer der Transistoren durchschaltet, während der andere sperrt, wenn ein eingegebenes digitales Signal vom Tiefpegel zum Hochpegel oder vom Hochpegel zum Tiefpegel wechselt. Wenn ein eingegebenes digitales Signal einen solchen Wechsel ausführt, wird durch Lieferung komplemen tärer Signalenergie an das Signalleitungspaar 103 vom differentiellen Treiber 101a das komplementäre digitale Signal über das Signalleitungspaar 103 an den differenti ellen Empfänger 102 übertragen.

Die Erfinder haben an einer elektronischen Vorrichtung wie oben beschrieben Untersuchungen ausgeführt, deren Ergebnisse im folgenden angegeben werden. Wenn beispiels weise das Signalleitungspaar in der elektronischen Vor richtung wie oben beschrieben ein Paar paralleler Leitun gen mit gleicher Länge und einem Kopplungskoeffizienten in der Nähe von 1 besitzt, kann das Signalleitungspaar als Übertragungsleitung dienen, dessen elektromagneti sches Feld im wesentlichen geschlossen ist, wobei das komplementäre digitale Signal in einer Betriebsart (Un ter-TEM) übertragen wird, die angenähert gleich der TEM (transverse electromagnetic mode = Betriebsart mit trans versaler elektromagnetischer Welle) ist, so daß das Signal mit hoher Geschwindigkeit verarbeitet werden kann. Diese Übertragungsleitung bildet die einzige Maßnahme für die Übertragung eines Signals mit hoher Geschwindigkeit.

Es wird nun beispielsweise angenommen, daß ein Bus für den Austausch von Signalen in einer elektronischen Vor richtung eine Übertragungsleitung bildet. Wenn ein Trei ber, der ein Signal liefert, ein Hochpegel-Energiesignal zum Bus sendet, ist Energie erforderlich, um die gesamte Busleitung, die auf Masse liegt (Zustand mit Tiefpegel), auf einen hohen Pegel anzuheben. Diese Operation muß erfolgen, bevor der Treiber das Signal an einen Empfänger überträgt, falls das Signal mit hoher Geschwindigkeit ansteigt.

Wenn daher die Anstiegszeit eines Signals nach der Zeit liegt, die für die Lieferung von Energie an die gesamte Busleitung erforderlich ist (Übertragungsverzögerungszeit der Busleitung), erfolgt die Energiezufuhr vom Treiber im wesentlichen parallel sowohl an den Bus als auch an den Empfänger, so daß praktisch nicht die Möglichkeit be steht, daß der Empfänger von der Existenz des Busses "weiß". Das bedeutet, daß diese Art serieller Betrieb ein Phänomen bildet, das berücksichtigt werden muß, wenn die Signalanstiegszeit kürzer als die Verzögerungszeit der Busleitung ist. Selbstverständlich gilt gleiches im umgekehrten Fall bei einem Übergang zum Tiefpegel, wenn zuerst die Abgabe von Energie der Busleitung in einem Hochpegel-Energiezustand gefordert ist.

Dieser Treiberentwurf hat nur soviel Energie benötigt, die ausreicht, um die Last in den Empfänger zu laden, wenn der Signalanstieg langsamer als die Verzögerungszeit eines Busses ist. Da jedoch ein gewöhnliches Standardsy stem nun ein Hochgeschwindigkeitssignal verwendet, das eine Signalanstiegszeit besitzt, die kürzer als die Verzögerungszeit einer Busübertragungsleitung ist, ist es wichtiger, vorzusehen, wie die Energie an den Bus über tragen werden soll, als die Eigenschaften eines Empfän gers zu betrachten.

Beispielsweise kann ein guter Empfänger eine sehr schwa che Signalenergie erfassen und den Zustand des Empfängers von selbst ändern, ohne elektrische Energie der Signale zu verbrauchen. Das heißt, daß ein guter Empfänger einen hohen Gleichstromwiderstand von beispielsweise 1 kΩ besitzt. Hingegen besitzt eine Busübertragungsleitung eine charakteristische Impedanz von 25 bis 200 Ω und verbraucht Energie, die um ein oder zwei Größenordnungen höher als diejenige des Empfängers des Busses ist.

Hierbei beträgt die Übertragungszeit 1,5 ns, wenn die Länge einer Busleitung auf 30 cm gesetzt ist und die Signalübertragungsgeschwindigkeit 2.10⁸ m/s beträgt. Unabhängig von der Position der Verzweigung des Empfän gers ist die Periode, in der das Signal durch die gesamte Länge der Übertragungsleitung läuft, d. h. die Periode von 1,5 ns, eine Zeit, die für die Versorgung des Busses mit Energie zur Verfügung steht. Der Treiber muß die Energie während dieser Periode zuführen. Daher muß der Treiber die charakteristische Impedanz als Last verwen den.

Da in Fig. 18, die einen Ersatzschaltplan zur Erläuterung des Beginns eines Übergangs eines Signals direkt vor dem Ende der Übertragung des Signals an das Abschlußende eines Busses zeigt, ein differentieller Treiber 112 an ein Ausgangsende einer Übertragungsleitung 111 ange schlossen ist, muß der Bus einen Stromfluß während der Periode von 1,5 ns in dem in Fig. 18 gezeigten Ersatz schaltplan aufrechterhalten. Wenn hierbei der differenti elle Treiber 112 einen internen Widerstand von 50 Ω, einen Lastwiderstand von 50 Ω und eine Versorgungsspan nung Vdd von 0,5 V besitzt, muß der Widerstand bei 5 mA 50 Ω betragen. Ab diesem Wert kann der differentielle Treiber als Treiber mit hoher Treiberfähigkeit angesehen werden. In diesem Ersatzschaltplan wird davon ausgegan gen, daß das Signal einen Abschlußwiderstand ab dem Zeitpunkt erkennt, zu dem die Signalenergie ein Abschluß ende erreicht und der Energieeintrag in die Übertragungs leitung 111 beendet ist. Daher verschwindet der zur charakteristischen Impedanz der Übertragungsleitung 111 äquivalente Lastwiderstand 113, so daß sich ein Ersatz schaltplan wie in Fig. 19 gezeigt ergibt.

In Fig. 19 wird angenommen, daß der Abschlußwiderstand 114 nun einen Widerstandswert von 50 Ω besitzt, der an die charakteristische Impedanz des Busses in Abhängigkeit von der Übertragungsleitung 111 angepaßt ist. Dann wird die gesamte Energie durch diesen Abschlußwiderstand 114 absorbiert und als Wärme abgeführt. Im Ergebnis kehrt keine reflektierte Energie zurück. Selbst wenn eine Störung aufgrund eines kleinen parasitären Elements wie etwa einer Verzweigung oder dergleichen verursacht wird, wird durch die obenbeschriebene Absorption eine Mehr fachreflexion nicht verhindert. Da jedoch der Abschlußwi derstand 114 gleich der charakteristischen Impedanz des Busses ist, muß der differentielle Treiber 112 einen Strom von 5 mA aufrechterhalten, solange der hohe Zustand andauert. Daher sollte der differentielle Treiber 112, der die Übertragungsleitung 111 treibt, wünschenswert eine Stromumschaltschaltung sein.

Da ferner die Energieabsorption durch den Abschlußwider stand 114 den Verbrauch an elektrischer Leistung des Busverdrahtungssystems erhöht, muß die Energieabsorpti onsmenge verringert werden. Um die Treiberfähigkeit des differentiellen Treibers 112 zu reduzieren, muß daher ein Gleichstromwiderstand eingesetzt werden, der die Spannung absenkt. Falls beispielsweise die Spannungsempfindlich keit eines differentiellen Empfängers erhöht wird, können höchstens 50 mV oder dergleichen erhalten werden. Eine Stromschaltung oder eine differentielle Schaltung kann einen bevorzugten Treiber bilden. Im Prinzip kann die Signalamplitude auf einen Wert, der so klein wie möglich ist, verringert werden. Dieser Bustyp ist ein idealer Typ für eine Hochgeschwindigkeitsübertragungsleitung.

In der Erfindung wird eine Busstruktur als Übertragungs leitung betrachtet.

Der Erfindung liegt die Aufgabe zugrunde, eine elektroni sche Vorrichtung zu schaffen, die in einem Busverdrah tungssystem eine Hochgeschwindigkeitssignalübertragung ausführen kann, indem in einer Eingabe/Ausgabeschaltung, in der eine Treiberschaltung und ein Busverdrahtungssy stem, das eine Übertragungsleitung und eine an die Über tragungsleitung angepaßte Abschlußendschaltung umfaßt, kombiniert sind, eine Schaltungskonfiguration für die Treiberschaltung und die charakteristische Impedanz der Übertragungsleitung spezifiziert werden.

Diese Aufgabe wird gelöst durch eine elektronische Vor richtung nach Anspruch 1. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Erfindungsgemäß wird eine elektronische Vorrichtung geschaffen, die eine Übertragungsleitung, eine Abschluß schaltung, die an die Übertragungsleitung angepaßt ist, eine Treiberschaltung, die an ein Busverdrahtungssystem ein komplementäres Signal liefert und die Übertragungs leitung und die Abschlußendschaltung umfaßt, eine Leiter platte, die die Übertragungsleitung und die Abschlußend schaltung enthält, und einen ersten integrierten Schal tungschip, der die Treiberschaltung umfaßt und auf der Leiterplatte angebracht ist, enthält wobei die Übertra gungsleitung eine Busstruktur hat, in der eine Leitung mit einer charakteristischen Impedanz von höchstens 25 Ω, die aus zwei gegenüberliegenden Leitungen gebildet ist, so angeordnet ist, daß die gegenüberliegenden Lei tungen zueinander parallel sind und die gleiche Länge besitzen. Daher kann die Signalübertragung mit hoher Geschwindigkeit in einem Busverdrahtungssystem ausgeführt werden, das eine Übertragungsleitung und eine Abschluß endschaltung umfaßt.

In dieser Struktur ist die Treiberschaltung vom Stromum schalttyp, außerdem ist ein reiner Widerstand mit der Treiberschaltung in Serie geschaltet, um einen Durchlaß widerstand zu bilden, der wenigstens gleich der charakte ristischen Impedanz der Übertragungsleitung oder vorzugs weise wenigstens dreimal so groß wie die charakteristi sche Impedanz der Übertragungsleitung ist.

In einer elektronischen Vorrichtung der Erfindung, die eine Einweg-Signalübertragungsstruktur von einem ersten integrierten Schaltungschip an einen zweiten integrierten Schaltungschip umfaßt, ist der zweite integrierte Schal tungschip mit einer Empfängerschaltung verbunden, die an den Bus der Übertragungsleitung angeschaltet ist und eine hohe Impedanz von mindestens 1 kΩ besitzt. Wenn die Empfängerschaltung mit einer Verzweigungsleitung mit Übertragungsleitungsstruktur mit einer Länge von 4 mm oder weniger verbunden ist, ist ein reiner Widerstand von 0,4 bis 1 kΩ mit beiden gegenüberliegenden Leitungen eines Leitungspaars an einem Verzweigungsabschnitt der Verzweigungsleitung in Serie geschaltet. Eine Isolier schicht zwischen der Übertragungsleitung und der Verzwei gungsleitung besitzt eine Dicke, die um ein mehrfaches größer als die Dicke der Isolierschicht zwischen den gegenüberliegenden Leitungen des Leitungspaars sowohl der Übertragungsleitung als auch der Verzweigungsleitung ist. Daher kann eine Signalübertragung mit hoher Geschwindig keit in einer Richtung vom ersten integrierten Schal tungschip zum zweiten integrierten Schaltungschip ausge führt werden.

Weiterhin ist eine Versorgungs-/Masse-Leitung, die von der die Treiberschaltung enthaltenden ersten integrierten Schaltung aufgefächert ist, als Übertragungsleitung strukturiert, die ein Versorgungs-/Masse-Leitungspaar um faßt und eine charakteristische Impedanz besitzt, die höchstens gleich der charakteristischen Impedanz einer Signalleitung ist.

Im Gegensatz dazu ist in einer elektronischen Vorrichtung der Erfindung, die sich auf eine Einweg-Signalübertragung von einem zweiten integrierten Schaltungschip zu einem ersten integrierten Schaltungschip bezieht, der zweite integrierte Schaltungschip, der eine Treiberschaltung des Stromumschalttyps besitzt, von einem Bus der Übertra gungsleitung abgezweigt und mit diesem verbunden, ferner besitzt der erste integrierte Schaltungschip eine Empfän gerschaltung hoher Impedanz, wobei ein von der Treiber schaltung des zweiten integrierten Schaltungschips gesen detes komplementäres Signal von der Empfängerschaltung des ersten integrierten Schaltungschips empfangen wird. Daher kann eine Signalübertragung mit hoher Geschwindig keit in einem Einwegbetrieb vom zweiten integrierten Schaltungschip zum ersten integrierten Schaltungschip ausgeführt werden.

In dieser Struktur läuft das von der Treiberschaltung zur Übertragungsleitung laufende Signal sowohl in der Rich tung zur Empfängerschaltung als auch in der Richtung zur Abschlußendschaltung mit der halben Amplitude, wobei die Signalenergie bei der Empfängerschaltung vollständig reflektiert wird, wodurch die ursprüngliche Amplitude wiederhergestellt wird, so daß die Empfängerschaltung normal arbeitet, während die zur Abschlußendschaltung laufende Signalenergie absorbiert und abgeführt wird.

Wenn die Treiberschaltung mit einer Verzweigungsleitung mit Übertragungsleitungsstruktur verbunden ist, ist in einen Verzweigungsabschnitt der Verzweigungsleitung ein Chip eines Bus-Sender/Empfänger-Gatters eingefügt, der nur ein Gatter einer aktiven Verzweigungsleitung öffnet, wobei die Verzweigungsleitung eine charakteristische Impedanz besitzt, die niedriger als diejenige der Über tragungsleitung und vorzugsweise halb so groß wie dieje nige der Übertragungsleitung ist. Der Chip des Bus-Sen der/Empfänger-Gatters hat die Struktur eines Sammelchips, in dem mehrere Busse der Übertragungsleitung über ihre eigenen Gatter angeschlossen sind. Dieser Chip ist schräg angeordnet, so daß er der Versorgungs-/Masse-Leitung folgt.

In einer elektronischen Vorrichtung der Erfindung, die sich auf eine Zweiweg-Signalübertragungsstruktur bezieht, in der die Übertragung vom ersten integrierten Schal tungschip zum zweiten integrierten Schaltungschip und die Übertragung vom zweiten integrierten Schaltungschip zum ersten integrierten Schaltungschip kombiniert sind, ist der zweite integrierte Schaltungschip, der eine Empfän gerschaltung und eine Treiberschaltung des Stromumschalt typs umfaßt, vom Bus der Übertragungsleitung abgezweigt und mit diesem verbunden, besitzt der erste integrierte Schaltungschip eine Treiberschaltung und eine Empfänger schaltung mit hoher Impedanz und wird ein komplementäres Signal zwischen den Treiber- bzw. Empfängerschaltungen des ersten integrierten Schaltungschips und den Empfän ger- bzw. Treiberschaltungen des zweiten integrierten Schaltungschips bidirektional übertragen. Daher kann eine Zweiweg-Signalübertragung mit hoher Geschwindigkeit zwischen den ersten und zweiten integrierten Schaltungs chips ausgeführt werden.

In dieser Struktur ist zwischen die Eingangs- und Aus gangsenden der Übertragungsleitung eine Schaltung einge fügt, in der ein Widerstand und ein Gatter mit hoher Impedanz während der Ausgabe und mit angepaßtem Ende während der Eingabe mit einem Ausgang einer Schaltung, die eine Kombination aus den Treiber- und Empfängerschal tungen des ersten integrierten Schaltungschips bildet, in Serie geschaltet sind.

Wenn die Empfängerschaltung und die Treiberschaltung des zweiten integrierten Schaltungschips mit einer Verzwei gungsleitung einer Übertragungsleitungsstruktur verbunden sind, ist ein Chip, in dem ein Bus-Sender/Empfänger- Gatter und ein hoher Widerstand parallelgeschaltet sind, in einen Verzweigungsabschnitt der Verzweigungsleitung eingefügt, wobei das Bus-Sender/Empfänger-Gatter geöffnet wird, wenn der erste integrierte Schaltungschip Signale ausgibt, und das Bus-Sender/Empfänger-Gatter geschlossen wird, wenn der erste integrierte Schaltungschip Signale empfängt, so daß an den hohen Widerstand Energie gelie fert wird.

In einer elektronischen Vorrichtung der Erfindung, die sich auf die Anpassung von Taktzeiten an die Übertra gungsleitung bezieht, hat die Treiberschaltung des ersten integrierten Schaltungschips dann, wenn mehrere zweite bis n-te integrierte Schaltungschips von der Übertra gungsleitung abgezweigt und mit dieser verbunden sind, eine Steuerungsfunktion, wobei die Zeitsteuerung dann, wenn durch die Übertragungsleitung Signale aus mehreren Impulsen laufen, in der Weise erfolgt, daß der erste integrierte Schaltungschip Echozeiten der zweiten bis n- ten integrierten Schaltungschips mißt, an einen inte grierten Schaltungschip mit der längsten Echozeit ein aktives Rückwärts-Taktsignal geliefert wird, der inte grierte Schaltungschip, an den das aktive Rückwärts- Taktsignal geliefert wird, ein Vorwärts-Taktsignal er faßt, der erste integrierte Schaltungschip ein Rückwärts- Taktsignal auf der Grundlage des erfaßten Rückwärts- Taktsignal erzeugt und der integrierte Schaltungschip, an den das aktive Rückwärts-Taktsignal geliefert wird, seinerseits ein Datenfreigabesignal erzeugt. Daher können die Zeitsteuerungen der Übertragungsleitung und des Taktsignals zwischen dem ersten integrierten Schaltungs chip und den zweiten bis n-ten integrierten Schaltungs chips angepaßt werden.

In dieser Struktur erfolgt die Zeitsteuerung für Daten, die vom ersten integrierten Schaltungschip empfangen werden sollen, in der Weise, daß ein integrierter Schal tungschip, der ein Rückwärts-Taktsignal erzeugt, ein Datenfreigabesignal von der Übertragungsleitung nur dann empfängt, um das Datenfreigabesignal als verzögertes Datenfreigabesignal auszugeben, wenn ein Steuersignal vom ersten integrierten Schaltungschip ein Lesebefehl ist.

Insbesondere ist in der obenbeschriebenen elektronischen Vorrichtung die Übertragungsleitung eine differentielle Übertragungsleitung, die ein differentielles komplementä res Signal überträgt, ist die Treiberschaltung eine differentielle Treiberschaltung und ist die Empfänger schaltung eine differentielle Empfängerschaltung. Obwohl die Vorrichtung hauptsächlich durch eine differentielle Übertragungsleitung gekennzeichnet ist, ist die Erfindung selbstverständlich auch anwendbar, wenn die Vorrichtung durch eine normale Übertragungsleitung ersetzt ist. Weiterhin ist der erste integrierte Schaltungschip ein Controller-Chip, der mit einem Ausgangsende der Übertra gungsleitung verbunden ist, während der zweite inte grierte Schaltungschip ein Speicher-Eingabe/Ausgabe- Schnittstellenchip ist.

In der wie oben beschriebenen elektronischen Vorrichtung kann in einer Eingabe/Ausgabeschaltung, in der ein Trei ber und ein Busverdrahtungssystem, das eine Übertragungs leitung und eine an die Übertragungsleitung angepaßte Abschlußendschaltung umfaßt, kombiniert sind, die Dämp fung der Signalenergie während der Übertragung beschränkt werden, ferner kann die gegenseitige elektromagnetische Störung zwischen benachbarten Übertragungsleitungen durch Spezifizieren des Treibers als Treiber des Stromumschalt typs und der Übertragungsleitungen als parallele Leitun gen mit gleicher Länge und charakteristischer Impedanz von 25 Ω oder weniger beschränkt werden. Daher kann in einem Busverdrahtungssystem eine Signalübertragung mit höherer Geschwindigkeit verwirklicht werden.

Insbesondere ist es möglich, die Signalübertragung mit höherer Geschwindigkeit in einer Richtung von einem Controller-Chip an einen Speicher-Eingabe/Ausgabe- Schnittstellenchip oder von einem Speicher-Eingabe/Aus gabe-Schnittstellenchip an einen Controller-Chip oder in beiden Richtungen zwischen einem Controller-Chip, der an ein Ausgangsende einer differentiellen Übertragungs leitung angeschlossen ist und einen differentiellen Treiber umfaßt, und einem Speicher-Eingabe/Ausgabe- Schnittstellenchip, der von der differentiellen Übertra gungsleitung abgezweigt und mit dieser verbunden ist und einen differentiellen Empfänger und einen differentiellen Treiber umfaßt, zu verbessern. Daher kann eine elektroni sche Vorrichtung geschaffen werden, mit der eine Hochge schwindigkeitsübertragungsleitung eines Busverdrahtungs systems geschaffen wird.

Weitere Merkmale und Vorteile der Erfindung werden deut lich beim Lesen der folgenden Beschreibung bevorzugter Ausführungsformen, die auf die Zeichnung Bezug nimmt; es zeigen:

Fig. 1(a), (b) Schaltpläne einer beispielhaften Treiber schaltung des Stromumschalttyps mit zu rückgeschleifter Übertragungsleitung in einer elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung, wo bei Fig. 1(a) den Fall zeigt, in dem die Schaltung durch eine CMOS-Schaltung ge bildet ist, und Fig. 1(b) den Fall zeigt, in dem die Schaltung durch eine Bipolar schaltung gebildet ist.

Fig. 2(a), (b) schematische Querschnittsansichten zur Erläuterung der Beziehung zwischen der Dicke einer Isolierschicht zwischen Lei tungspaaren einer Übertragungsleitung und einer beispielhaften Streuung eines elek tromagnetischen Feldes in einer elektro nischen Vorrichtung gemäß einer Ausfüh rungsform der Erfindung, wobei Fig. 2(a) den Fall zeigt, in dem die Leitungen des Leitungspaars weit voneinander entfernt sind, während Fig. 2(b) den Fall zeigt, in dem die Leitungen nahe nebeneinander verlaufen;

Fig. 3(a), (b) schematische Ansichten einer beispielhaf ten Busstruktur in einer elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung, wobei Fig. 3(a) eine Ba sis-Busstruktur zeigt und Fig. 3(b) eine Verzweigungsstruktur, die Verzweigungs leitungen erfordert, zeigt;

Fig. 4 eine schematische perspektivische Ansicht einer beispielhaften Verzweigungsstruktur eines differentiellen Empfängers in einer elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung;

Fig. 5 eine schematische Draufsicht einer bei spielhaften Basis-Busstruktur nach Fig. 3(a) in einer elektronischen Vor richtung gemäß einer Ausführungsform der Erfindung;

Fig. 6 eine schematische Draufsicht einer bei spielhaften Verzweigungsstruktur nach Fig. 3(b), die eine Verzweigungsleitung erfordert, in einer elektronischen Vor richtung gemäß einer Ausführungsform der Erfindung;

Fig. 7 eine schematische Querschnittsansicht einer beispielhaften Verdrahtungsschicht struktur mit vier Schichten in einer elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung;

Fig. 8 eine schematische Layout-Ansicht einer beispielhaften Auffächerungsstruktur ei nes integrierten Schaltungschips eines differentiellen Treibers und ein Layout eines Nebenleitungskondensators in einer elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung;

Fig. 9(a), (b) eine beispielhafte Struktur eines Einweg- Busses zum Übertragen eines Signals von einer Verzweigungsleitung an den diffe rentiellen Empfänger eines Controllers in einer elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung, wo bei Fig. 9(a) eine schematische Ansicht ist, in der ein Signal in einer Richtung von einer Verzweigungsleitung 9 geschickt wird und Fig. 9(b) ein Ersatzschaltplan ist, wenn ein differentieller Treiber hiervon aktiv ist;

Fig. 10(a), (b) Ansichten einer beispielhaften Verbin dungsverzweigungsstruktur auf der Grund lage eines Bus-Sender/Empfängers mit ei ner bestimmten Verzweigungsleitungslänge in einer elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung, wo bei Fig. 10(a) eine schematische Ansicht der Verbindungsstruktur des Bus-Sen der/Empfänger-Chips ist und Fig. 10(b) ein Ersatzschaltplan hiervon ist;

Fig. 11 einen Schaltplan einer beispielhaften reziproken Übertragungsleitung und einer Eingabe/Ausgabeschaltung hiervon in einer elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung;

Fig. 12 eine schematische Ansicht zur Erläuterung eines momentan beobachteten beispielhaf ten Spannungsprofils in einer Übertra gungsleitung in einer elektronischen Vor richtung gemäß einer Ausführungsform der Erfindung;

Fig. 13 eine schematische Strukturansicht zur Erläuterung einer Signalübertragung von einem Controller-Chip an einen Verzwei gungschip und zur Erläuterung eines Steu ersystems in einer elektronischen Vor richtung gemäß einer Ausführungsform der Erfindung;

Fig. 14 eine schematische Ansicht zur Erläuterung einer Signalübertragung von einem Ver zweigungschip zu einem Controller-Chip und zur Erläuterung eines beispielhaften Steuersystems in einer elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung;

Fig. 15 einen Zeitablaufplan einer beispielhaften Übertragung von Daten an einen Verzwei gungschip in einer elektronischen Vor richtung gemäß einer Ausführungsform der Erfindung;

Fig. 16 einen Zeitablaufplan einer beispielhaften Datenrückübertragung in einer elektroni schen Vorrichtung gemäß einer Ausfüh rungsform der Erfindung;

Fig. 17 den bereits erwähnten Schaltplan eines Hauptabschnitts einer Eingabe/Ausgabe schaltung mit einem Treiber und einem Empfänger in einer elektronischen Vor richtung des Standes der Technik;

Fig. 18 den bereits erwähnten Ersatzschaltplan zur Erläuterung des Zustands zwischen dem Beginn der Signalübertragung und dem Ab schluß der Übertragung an ein Busab schlußende in einer elektronischen Vor richtung des Standes der Technik; und

Fig. 19 den bereits erwähnten Ersatzschaltplan zur Erläuterung des Zustands, in dem ein Signal einen Abschlußwiderstand erreicht hat, in einer elektronischen Vorrichtung des Standes der Technik.

Im folgenden werden mit Bezug auf die Fig. 1 bis 16 Ausführungsformen der Erfindung im einzelnen erläutert. In sämtlichen Figuren, die der Erläuterung der Erfindung dienen, sind gleiche Elemente mit gleichen Bezugszeichen bezeichnet, wobei eine wiederholte Erläuterung dieser Elemente weggelassen wird.

Zunächst wird eine elektronische Vorrichtung gemäß einer Ausführungsform der Erfindung schematisch mit Bezug auf Fig. 1 erläutert. Fig. 1 ist ein Schaltplan, der als Hauptteil einer Eingabe/Ausgabeschaltung in der erfin dungsgemäßen elektronischen Vorrichtung eine Treiber schaltung des Stromumschalttyps mit zurückgeschleifter Übertragungsleitung enthält. Fig. 1(a) zeigt den Fall, in dem die Schaltung durch eine CMOS-Schaltung gebildet ist, während Fig. 1(b) den Fall zeigt, in dem die Schaltung durch eine Bipolarschaltung gebildet ist.

Wie in Fig. 1 gezeigt ist, ist eine Eingabe/Ausgabe- Schaltung durch Kombinieren eines differentiellen Trei bers des Stromumschalttyps mit einem Busverdrahtungssy stem, das eine Übertragungsleitung 1 für die Übertragung eines differentiellen komplementären digitalen Signals und eines Abschlußwiderstandes 2, der als Abschlußschal tung dient und an die Leitung 2 angepaßt ist, gebildet ist. Auf einer die Übertragungsleitung 1, den Abschlußwi derstand 2 und dergleichen enthaltenden Leiterplatte ist ein integrierter Schaltungschip, der den differentiellen Treiber 3 und dergleichen enthält, angebracht. Falls in dieser Struktur die Übertragungsleitung 1 und der Ab schlußwiderstand 2 aneinander angepaßt sind, kann die Last des differentiellen Treibers 3 als Schaltung angese hen werden, in die ein Gleichstromwiderstand, der gleich dem Abschlußwiderstand 2 ist, eingefügt wird. In Fig. 1 ist sie durch den differentiellen Treiber des Stromum schalttyps gegeben.

In Fig. 1(a) enthält der differentielle Treiber 3a auf Basis einer CMOS-Schaltungsstruktur einen p-MOS-Transi stor Q1, einen n-MOS-Transistor Q2, einen n-MOS-Transi stor Q3, einen p-MOS-Transistor Q4, einen Widerstand R1 zwischen ihnen und der Versorgungsspannung Vdd sowie einen Widerstand R2 zwischen ihnen und der Massespannung. Ein als Eingangssignal dienendes digitales Signal wird in die Gates der Transistoren Q1 bis Q4 eingegeben. Komple mentäre digitale Signale werden an den Verbindungsknoten zwischen dem p-MOS-Transistor Q1 und dem n-MOS-Transistor Q2 bzw. zwischen dem n-MOS-Transistor Q3 und dem p-MOS- Transistor Q4 abgegriffen und an die Übertragungsleitung 1 geliefert, die ein differentielles Signalleitungspaar umfaßt, das an den Abschlußwiderstand 2 angeschlossen ist.

Wie in Fig. 1(b) gezeigt ist, enthält ein differentieller Treiber 3b auf Basis einer Bipolarschaltung einen npn- Transistor Q5, einen pnp-Transistor Q6, einen pnp-Transi stor Q7, einen npn-Transistor Q8, einen Widerstand R3 zwischen ihnen und der Versorgungsspannung Vdd und einen Widerstand R4 zwischen ihnen und der Massespannung. Ein als Eingangssignal dienendes digitales Signal wird in die Basen der Transistoren Q5 bis Q8 eingegeben. Komplemen täre digitale Signale werden an den Verbindungsknoten zwischen dem npn-Transistor Q5 und dem pnp-Transistor Q6 bzw. zwischen dem pnp-Transistor Q7 und dem npn-Transi stor Q8 abgegriffen und an eine Übertragungsleitung 1 geliefert, die ein differentielles Signalleitungspaar umfaßt, das an einen Abschlußwiderstand 2 angeschlossen ist.

Im folgenden wird im wesentlichen die in Fig. 1(a) ge zeigte Struktur der CMOS-Schaltung beschrieben, obwohl die Prinzipien ebenso auf die in Fig. 1(b) gezeigte Bipolarschaltung Anwendung finden. Wenn ein als Eingangs signal dienendes digitales Signal vom Hochpegel zum Tiefpegel wechselt, werden der n-MOS-Transistor Q2 und der n-MOS-Transistor Q3 durchgeschaltet. Dann fließen elektrische Ladungen von der Spannungsquelle Vdd zu einer oberen Signalleitung, die eine der Leitungen des Übertra gungsleitungspaars bildet, während von der unteren Si gnalleitung zur Masse Ladungen abgezogen werden. Daher fließt durch die Übertragungsleitung mit charakteristi scher Impedanz oder durch den Abschlußwiderstand 2 ein elektrischer Strom. Wenn das als Eingangssignal dienende digitale Signal vom Tiefpegel zum Hochpegel wechselt, fließt der umgekehrte elektrische Strom. Falls die Masse spannung von seiten der Versorgungsspannung Vdd betrach tet wird, wird festgestellt, daß stets ein konstanter Strom fließt und ein Stromumschalter gebildet wird.

Da somit wie in einer ECL (Emitter Coupled Lo gic = emittergekoppelte Logik) ein konstanter Strom fließt, sollten die Widerstände R1 und R2 geeignete Werte besitzen, ferner sollte ein Empfänger vorhanden sein, der einen möglichst kleinen Strom erfassen kann, d. h. ein Empfänger, der die Übertragung einer sehr kleinen La dungsmenge erfassen kann. Ob eine CMOS- oder eine Bipo larschaltung vorteilhafter ist, hängt von der Struktur der Vorrichtung ab. Es ist jedoch schwierig, die Varianz der Schwellenspannung einer CMOS-Schaltung zu reduzieren. Eine Bipolarschaltung wie etwa eine ECL, wie sie derzeit hergestellt werden kann, ist im Hinblick auf die Vermei dung des Problems eines elektrostatischen Durchbruchs von Gates mit sehr dünnem Oxidfilm vorteilhafter. Außerdem ist eine bipolare Schnittstellenschaltung für eine grö ßere Festigkeit der Schaltung von Vorteil, weil die Schnittstellenschaltung aufgrund der Tatsache, daß eine Klemmdiode eines Empfängers, der später beschrieben wird, beseitigt ist und die Verarmungsschichtkapazität hiervon entfernt ist, leichter zu einem elektrostatischen Durch bruch neigt. Selbstverständlich sind interne Schaltungen CMOS-Schaltungen oder dergleichen, weil sie im Hinblick auf die Integration vorteilhaft sind.

Wie oben beschrieben worden ist, ist diese Ausführungs form der Erfindung durch eine Chip-Eingabe/Ausgabe-Schal tung gekennzeichnet, in der ein differentieller Treiber 3 eines Stromumschalttyps mit einem Busverdrahtungssystem kombiniert ist, das eine Übertragungsleitung 1 und einen an die Leitung angepaßten Abschlußwiderstand 2 umfaßt. Da dieser differentielle Treiber 3 eine Stromumschaltschal tung ist, fließt durch das Versorgungs-/Masse-System stets ein konstanter Strom, weshalb vorteilhaft kein Nebenleitungskondensator erforderlich ist. Es kann jedoch vorkommen, daß der Strom aufgrund einer Verzögerung in der Übertragungsleitung 1 in einem Übergangszustand umgeschaltet wird und eine Schaltung, in der kein kon stanter Strom erhalten wird, verwendet wird, um einen Empfänger anzusteuern. Daher ist es günstig, in das Eingabe/Ausgabe-Schaltungssystem einen Nebenleitungskon densator einzufügen.

Nun wird eine differentielle Übertragungsschaltung mit Bezug auf eine Busverdrahtungsstruktur auf Basis der Übertragungsleitung 1 mit Bezug auf Fig. 2 erläutert. Die Fig. 2(a) und 2(b) sind schematische Querschnittsansich ten zur Erläuterung der Dicke einer Isolierschicht zwi schen den beiden Leitungen eines Übertragungsleitungs paars und zur Erläuterung einer beispielhaften Streuung des elektromagnetischen Feldes. Fig. 2(a) zeigt den Fall, in dem die beiden Leitungen des Leitungspaars weit von einander beabstandet sind, während Fig. 2(b) den Fall zeigt, in dem die beiden Leitungen nahe beieinander liegen.

Wenn beispielsweise ein differentielles Signalleitungs paar von einem Prozessorchip, einem Speicher-Eingabe/Aus gabe-Controllerchip und einem Speicherchip wegführt, müssen zwischen zehn und mehreren hundert Leitungen angenähert parallel verdrahtet werden. Selbstverständlich ist das Layout so beschaffen, daß der Abstand zwischen benachbarten Leitungen kurz ist, so daß das Nebensprechen zwischen Signalleitungen erheblich wird. Falls die Streuung des elektromagnetischen Feldes in die Signalübertragung des differentiellen Signalleitungspaars reduziert ist, nimmt das Nebensprechen ab. Hierzu wird der vertikale Abstand zwischen gegenüberliegenden oberen und unteren Leitungen der Leitungspaare verhältnismäßig kleiner als der Zwischenraum zwischen benachbarten Si gnalleitungen gesetzt, d. h. die Dicke der Isolierschicht zwischen oberen und unteren Leitungen jedes Signallei tungspaars wird auf einen kleinen Wert gesetzt. Obwohl daran gedacht werden könnte, die Breite der Signallei tung kleiner als den Zwischenraum zu setzen, ist dies nicht wünschenswert, weil dann ein Gleichstromwiderstand aufgrund des Skin-Effekts erzeugt würde.

Wenn daher die Dicke der Isolierschicht 5 zwischen dem Leitungspaar 4 wie in Fig. 2(a) bemessen ist, ist der Grenz-Effekt groß, so daß die Streuung 6 des elektroma gnetischen Feldes groß ist und eine Störung des elektro magnetischen Feldes auftritt. Falls jedoch, wie in Fig. 2(b) gezeigt ist, der Zwischenisolierfilm zwischen dem Leitungspaar 4 eine Dicke besitzt, die gleich der Drahtbreite jeder der beiden Leitungen des Leitungspaars 4 ist, bleibt das elektromagnetische Feld im wesentlichen auf das entsprechende Leitungspaar 4 beschränkt, so daß eine elektromagnetische Störung im wesentlichen beseitigt wird und die charakteristische Impedanz der Leitungspaare 4 gering ist.

Die Leitungspaare 4, deren charakteristische Impedanz somit reduziert ist, haben jedoch einen Stromfluß zur Folge, der um den zum Widerstand äquivalenten Betrag erhöht ist. Um dies zu verhindern, kann ein differentiel ler Treiber, in den ein Gleichstromwiderstand mit viel höherer Impedanz eingefügt ist, verwendet werden. Wenn beispielsweise angenommen wird, daß die charakteristische Impedanz der Leitungspaare in dem in Fig. 18 gezeigten und oben beschriebenen Schaltungszustand 4 bis 15 Ω be trägt, kann der Gesamtwiderstand des Strom-Bussystems des differentiellen Treibers 3 auf 85 Ω gesetzt werden, um einen Strom von 5 mA (Amplitude von 0,5 V) zu erhalten. Selbstverständlich muß eine Anpassung an den in Fig. 19 gezeigten und obenbeschriebenen Zustand ausgeführt wer den, so daß der Abschlußwiderstand 2 einen Wert von 15 Ω besitzt.

Bisher wurde gewöhnlich eine charakteristische Impedanz von 50 Ω oder 75 Ω verwendet, um einen Stromverlust zu vermeiden. Wenn ein sicher angepaßtes Abschlußende vorbe reitet wird, wird die Energie nicht reflektiert, wobei die zum differentiellen Treiber 3 zurückkehrende reflek tierte Welle 0 ist. Solange diese Bedingung erfüllt ist, kann problemlos eine charakteristische Impedanz von 25 Ω oder weniger gesetzt werden. Um daher bei Verwendung der Übertragungsleitung 1 für differentielle Signale eine niedrige charakteristische Impedanz zu verwirklichen, muß zwischen die gegenüberliegenden Leitungen der Leitungs paare 4 eine dünne Isolierschicht eingefügt werden, wie in Fig. 2(b) gezeigt ist. Je dünner die Isolierschicht 5 ist, desto kleiner ist die charakteristische Impedanz.

Ein Näherungsausdruck für die charakteristische Impedanz Zo lautet folgendermaßen:

In diesem Ausdruck ist w die Leitungsbreite, h ist die Isolierschichtdicke, µ₀ ist die Permeabilität, µ_r ist eine relative Permeabilität, ε₀ ist die Dielektrizitäts konstante und ε_r ist eine relative Dielektrizitätskon stante.

Somit können in dieser Ausführungsform der Erfindung durch Verdünnen der Isolierschicht 5 zwischen den Leitun gen der Leitungspaare 4 die elektromagnetischen Wellen stärker reduziert werden, kann das Nebensprechen zwischen benachbarten Leitungen begrenzt werden, werden die Lei tungspaare als Unter-TEM-Übertragungsleitung 1 gehalten und werden die Resonanz und die Reflexion beseitigt, so daß die Vorrichtung in jeder Hinsicht verbessert ist.

Nun wird mit Bezug auf Fig. 3 eine Verzweigungsstruktur einer Anzahl von differentiellen Empfängern an einem Bus der Übertragungsleitung 1 erläutert. Die Fig. 3(a) und 3(b) sind schematische Ansichten, die ein Beispiel einer Einheit einer Busstruktur zeigen. Fig. 3(a) zeigt eine Basis-Busstruktur, während Fig. 3(b) eine Verzweigungs struktur zeigt, die Verzweigungsleitungen erfordert. In den Leitungspaaren 4 ist die durch eine unterbrochene Linie angegebene Leitung unter der durch eine ununterbro chene Linie angegebenen Leitung angeordnet, wobei beide Leitungen entgegengesetzte Phase besitzen. Obwohl hier nur ein Leitungspaar gezeigt ist, besitzt ein Bus für praktische Anwendungen zwischen zehn und mehrere hundert Leitungspaare, die parallel angeordnet sind.

Wie in Fig. 3(a) gezeigt ist, kann eine große Anzahl differentieller Empfänger 7 vom Bus der Übertragungslei tung 1 abgezweigt sein. Wie oben beschrieben worden ist, besteht eine Bedingung, die die Leitungspaare als Über tragungsleitung 1 im Unter-TEM erfüllen müssen, darin, daß die Impedanz des differentiellen Empfängers 7 eine Komponente mit hohem Gleichstromwiderstand sein muß. Daher muß eine Anordnung genutzt werden, in der die Länge der verzweigten Leitungen sehr kurz ist, d. h. eine Anordnung mit gepaarten Chips. In dem differentiellen Empfänger 7 muß die Gate-Kapazität auf 0,05 pF oder weniger gesetzt werden, obwohl ein CMOS-Gate verwendet werden könnte. In diesem Fall ist es nicht günstig, eine Klemmdiode einzufügen. In einer Bipolarschaltung muß die Eingangskapazität, die eine Verarmungsschicht der Basis enthält, auf 0,05 pF oder weniger gesetzt sein. Als Verfahren zum Reduzieren der Verarmungsschicht-Kapazität kann eine SOI-Struktur (Silicon on Insulator = Silicium auf Isolator) verwendet werden, wobei eine derartige Struktur in der Erfindung enthalten ist.

Da die Verwirklichung einer Kapazität von 0,05 pF oder weniger schwierig ist, wird in einem Endabschnitt des differentiellen Empfängers 7 dieser Ausführungsform der Erfindung ein Widerstand 8 von 0,4 bis 1 kΩ eingefügt, wie in Fig. 3(a) gezeigt ist. Obwohl daher der differen tielle Empfänger 7 eine verhältnismäßig große Kapazität besitzt, ist der eingeleitete Strom gering, so daß Ein flüsse auf die Leitungspaare 4 nahezu beseitigt sind.

Wenn hierbei 100 differentielle Empfänger 7 abgezweigt sind, wird die Signalform um 100/1 auf 4 kΩ = 10 bis 25% gedämpft, so daß hinsichtlich der Signalübertragung keine Probleme entstehen, da die Signalform nicht ver formt wird.

Weiterhin muß die Kapazität des differentiellen Empfän gers 7 auf 1 bis 2,5 pF oder weniger gesetzt werden, um eine Anstiegs- und Abfall-Zeitkonstante von 1 ns zu gewährleisten, da die Antwort bei einem kleinen Strom schnell sein muß. Die Spannung V, die sich zu diesem Zeitpunkt ändert, ist folgendermaßen gegeben:

In dieser Gleichung ist V(ts) = 0,63 V₀, wobei R ein Widerstand ist, C eine Lastkapazität ist, t die verstri chene Zeit ist und die Zeitkonstante ts gleich RC ist. V₀ ist die maximale Amplitude des in die Verzweigungsschal tung eingegebenen Signals. Es kann jedoch auch ein diffe rentieller Empfänger 7 verwendet werden, der um eine Größenordnung größer ist. In diesem Fall muß für die Anstiegszeitkonstante von 0,2 ps eine Kapazität von 0,2 bis 0,5 pF verwirklicht werden. Diese Werte liegen inner halb des möglichen Bereichs für eine Empfängerkapazität eines integrierten Schaltungschips, falls keine Gehäuse verdrahtung vorhanden ist.

Wenn für die Verzweigungsleitung 9 des differentiellen Empfängers 7 eine bestimmte Länge erforderlich ist, kann der parasitäre Blindwiderstand beseitigt werden und kann eine Übertragung erzielt werden, indem die Verzweigungs leitung eine Übertragungsleitungsstruktur mit Unter-TEM erhält, wie in Fig. 3(b) gezeigt ist. Falls die Kapazität vom Verdrahtungssystem der Verzweigungsleitung 9 redu ziert wird, hat dies große Wirkungen, wobei der Vorteil besteht, daß nur die Gate-Kapazität oder die Basis-Kapa zität einer Eingangsschaltung vorhanden ist. Bie charak teristische Impedanz kann eine hohe charakteristische Impedanz innerhalb eines Bereichs sein, in dem durch benachbarte Verzweigungen keine Störung verursacht wird. In jedem Fall tritt am Endabschnitt des differentiellen Empfängers 7 eine Totalreflexion auf, ferner ist V(ts) = 2 V₀ erfüllt, so daß die Übergangszeit von 0,5 ns auf 0,25 ns reduziert werden kann. Somit wird eine Redu zierung auf die Hälfte erzielt. Obwohl in den Leitungen der Verzweigungsleitung 9 in diesem Fall eine Mehrfachre flexion auftritt, beträgt die unterste Resonanzfrequenz 4,7 GHz (= 1,5 × 10⁸ ms (optische Geschwindig keit)/(0,04 m × 8), wobei zu den reziproken Leitungen eine Viertelwellenlänge hinzugefügt ist), ohne daß Pro bleme entstehen, falls die Leitung eine Länge von höch stens 4 mm besitzt.

Nun wird ein zweiter Aspekt, auf den oben bereits hinge wiesen worden ist, erläutert. Der zweite Aspekt bezieht sich auf die Busstruktur, in der Leitungen, die eine charakteristische Impedanz von höchstens 25 Ω und eine gleiche Länge besitzen, parallel angeordnet sind und in einem Abschlußwiderstand 2 mit 25 Ω oder weniger in einer Struktur mit gegenüberliegenden Leitungen von Leitungspaaren 4 wie in der in Fig. 2 gezeigten Quer schnittsansicht einer Übertragungsleitung 1 enden. Der differentielle Treiber 3 ist ein Durchlaßwiderstand der mindestens zu der charakteristischen Impedanz der Über tragungsleitung 1 äquivalent und vorzugsweise dreimal so groß wie die charakteristische Impedanz ist. Das heißt, daß ein reiner Widerstand mit dem differentiellen Treiber 3 in Serie geschaltet ist, so daß er ein geeigneter Durchlaßwiderstand wird. Weiterhin ist der differentielle Empfänger 7, der mit dem Bus der Übertragungsleitung 1 verbunden ist, durch eine hohe Impedanz gekennzeichnet und erfüllt die Bedingung, daß der reine Widerstand mindestens gleich 1 kΩ beträgt. Die Struktur ist ferner dadurch gekennzeichnet, daß ein Widerstand 8 mit 0,4 bis 1 kΩ an einer beliebigen Position am Bus über die Ver zweigungsleitung 9 mit 4 mm oder weniger mit Übertra gungsleitungsstruktur angeschlossen ist. Diese Prinzip struktur ist wie in Fig. 1 gezeigt beschaffen, wobei die Leitungen, wovon jede diese Prinzipstruktur aufweist, parallel und mit gleicher Länge in der Busstruktur ange ordnet sind (wie oben mit Bezug auf Fig. 2 beschrieben worden ist). Weiterhin ist die Verzweigungsstruktur des differentiellen Empfängers 7 wie in Fig. 2 gezeigt be schaffen.

Nun wird ein besonderes Beispiel des differentiellen Empfängers 7 mit Bezug auf die Fig. 4 bis 6 erläutert. Fig. 4 ist eine schematische perspektivische Ansicht einer beispielhaften Verzweigungsstruktur des differenti ellen Empfängers 7. Fig. 5 ist eine schematische Drauf sicht einer beispielhaften Basisbusstruktur, die der oben erläuterten Fig. 3(a) entspricht. Fig. 6 ist eine schematische Draufsicht einer beispielhaften Verzwei gungsstruktur, die Verzweigungsleitungen 9 erfordert und der oben erläuterten Fig. 3(b) entspricht.

Wie in Fig. 4 gezeigt ist, umfassen die gegenüberliegen den Leitungen eines Leitungspaars 4 der Übertragungslei tung 1 eine obere Signalleitung 11 auf derjenigen Seite, auf der integrierte Schaltungschips des differentiellen Empfängers 7 auf einer Isolierschicht 5 angeordnet sind, und eine untere Signalleitung 12 auf der gegenüberliegen den Seite. Die obere Signalleitung 11 ist mit einer hiervon abgezweigten Verzweigungselektrode 13 versehen, während die untere Signalleitung 12 mit einer Verzwei gungselektrode 15 in einem oberen Abschnitt verbunden ist, mit der sie über ein der Isolierschicht 5 ausgebil detes Durchgangsloch verbunden ist. Die Struktur ist so beschaffen, daß der integrierte Schaltungschip des diffe rentiellen Empfängers 7 an diesen Verzweigungselektroden 13 und 15 angeschlossen ist.

Für den Anschluß des integrierten Schaltungschips dieses differentiellen Empfängers 7 gibt es zwei Fälle. In dem in Fig. 5 gezeigten Fall sind Flipchip-Kontaktabschnitte 17 des integrierten Schaltungschips 16 direkt an die Verzweigungselektroden 13 und 15 angeschlossen, die ihrerseits mit der oberen bzw. mit der unteren Signallei tung 11, 12 des Signalleitungspaars 4 verbunden sind. In dem zweiten Fall, der in Fig. 6 gezeigt ist, sind zwi schen den Verzweigungselektroden 13 und 15 zehn der Verzweigungsleitungen 9 jeweils Chips 18 mit hohem Wider stand angeschlossen, wobei die Verzweigungselektroden 13 und 15 mit den oberen bzw. unteren Signalleitungen 11, 12 des Leitungspaars 4 verbunden sind, so daß die Leitungs paare 4 mit dem differentiellen Empfänger 7 des inte grierten Schaltungschips 16 verbunden sind. Beim Anschluß der Chips 18 mit hohem Widerstand wie in Fig. 6 gezeigt verläuft die mit der unteren Signalleitung des Leitungs paars 10 verbundene Leitung von der Oberseite durch ein Durchgangsloch.

Nun wird mit Bezug auf Fig. 7 die Verdrahtungsschicht struktur zwischen der Übertragungsleitung 1 und den Verzweigungsleitungen 9 erläutert. Fig. 7 ist eine sche matische Querschnittsansicht einer beispielhaften Ver drahtungsschichtstruktur mit vier Schichten in einer elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung.

In der Verdrahtungsschichtstruktur zwischen den Leitungs paaren 4 der Übertragungsleitung 1 und den Leitungspaaren 10 der Verzweigungsleitungen 9 wird die Verzweigung selbstverständlich durch eine Mehrschichtstruktur er reicht, wenn mehrere zehn bis zu mehreren hundert Lei tungspaaren vorhanden sind. Wie in Fig. 7 gezeigt ist, kann die Mehrschichtstruktur so beschaffen sein, daß die oberste Schicht (erste Schicht) und die untere Schicht (zweite Schicht) Leitungsschichten der Verzweigungslei tung 9 sind und die dritten und vierten Schichten Buslei tungsschichten der Übertragungsleitung 1 sind. In dieser Vierschichtstruktur beträgt die Dicke t1 der Isolier schicht 5 zwischen den gegenüberliegenden Leitungen des Leitungspaars 4 des Busses ungefähr 1 bis 5 µm, wobei die Dicke t2 der Isolierschicht zwischen den gegenüberliegen den Leitungen des Leitungspaars 10 der Verzweigungslei tung 9 ebenfalls diesen Wert besitzt. Da ferner der Bus der Übertragungsleitung 1 und die Verzweigungsleitung 9 einander im wesentlichen senkrecht schneiden, kann die Dicke t3 der Isolierschicht 20, die zwischen der Übertra gungsleitung 1 und der Verzweigungsleitung 9 vorhanden ist, ungefähr zwanzigmal so groß sein, um das Nebenspre chen zwischen den Leitungen zu reduzieren. Falls jedoch die Länge des Durchgangslochs erhöht wird, entsteht eine fehlangepaßte Verdrahtung, die eine elektromagnetische Störung verursacht. Daher wird bevorzugt, die Dicke t3 nur um ein kleines Vielfaches größer als die Dicken t1 und t2 zu setzen. Obwohl in Fig. 7 unter dem Substratma terial 21 keine Leitung vorgesehen ist, kann eine Rück kehrleitung von der Oberseite zur Unterseite vorgesehen sein.

Nun wird mit Bezug auf Fig. 8 der Abschnitt erläutert, der vom integrierten Schaltungschip des differentiellen Treibers 3 aufgefächert ist. Fig. 8 ist eine schematische Layout-Ansicht einer beispielhaften Auffächerungsstruktur des integrierten Schaltungschips des differentiellen Treibers 3 und eines Layouts eines Nebenleitungskondensa tors.

Wie in Fig. 8 gezeigt ist, enthält der integrierte Schal tungschip 22 des differentiellen Treibers 3 eine Periphe rieschaltung 23 mit einer Eingabe/Ausgabeschaltung wie etwa einem differentiellen Treiber 3 und dergleichen sowie eine interne Schaltung 24, die an die Peripherie schaltung 23 angeschlossen ist. An einem äußeren Endab schnitt der Peripherieschaltung 23 sind Bondpads 25 vorgesehen, die eine Verbindung mit der äußeren Umgebung des integrierten Schaltungschips 22 herstellen. Dieser integrierte Schaltungschip 22 ist auf der Hauptoberfläche einer Leiterplatte 26 angeordnet, auf der Übertragungs leitungen 1 ausgebildet sind, die mit den Bondpads 25 über Bondleitungen elektrisch verbunden sind, die auf einem Leitungsbonden basieren.

In der Auffächerungsstruktur dieses integrierten Schal tungschips 22 sind die gegenüberliegenden Leitungen der Leitungspaare der Übertragungsleitung 1 direkt nach den Bondleitungen 27 auf Leitungsbond-Basis auf den aufzufä chernden Bondpads 25 mit derselbe Breite ausgebildet, so daß die charakteristische Impedanz konstant bleibt. Weiterhin ist in der Nähe des differentiellen Treibers 3 ein Nebenleitungskondensator 28 eingefügt, ferner sind eine Versorgungs-/Masse-Leitung 29 auf der Basis einer gemeinsamen Leistungsquellenleitung (auf der Oberseite) und eine gemeinsame Masseleitung (auf der unteren Seite) für die Versorgungsspannnung und für die Massespannung zum Treiben des differentiellen Treibers 3 eingefügt. Diese Aufzweigungsstruktur erstreckt sich selbstverständ lich in Richtung der Pfeile nach rechts in Fig. 8, wobei die Übertragungsleitung 1 eine Signalleitung und eine invertierte Signalleitung umfaßt und mit dem Abschlußwi derstand 2 verbunden ist.

Da ferner dieser differentielle Treiber 3 eine spiegel bildliche Signaländerung bewirkt, tritt in der Versor gungs-/Masse-Leitung 29 eine spiegelbildliche Ladungs übertragung auf. Daher kann eine elektromagnetische Störung verhindert werden, indem die Versorgungs-/Masse- Leitung 29 durch Leitungspaare strukturiert wird. Das heißt, daß Leitungen, die keinen Blindwiderstand besit zen, gebildet werden und daß die Leitungsinduktivität 30 wie in Fig. 8 gezeigt beseitigt werden kann. In dieser Struktur ist nach der Auffächerung ein Zwischenraum ausgebildet, in den ein Nebenleitungskondensator 31 eingefügt ist. In einem bevorzugten Beispiel ist der differentielle Empfänger 7, der mit der Übertragungslei tung 1 verbunden und von dieser abgezweigt ist, eine Schaltung, die eine spiegelbildliche Ladungsübertragung ausführt und durch eine Versorgungs-/Masse-Leitung auf der Basis gepaarter Leitung erhalten werden kann.

In dieser Auffächerungsstruktur beträgt die charakteri stische Impedanz der Leitungspaare der Signalleitungen 15 Ω. Da jedoch der Gleichstromwiderstand des differen tiellen Treibers 3 groß ist, sind 15 Ω als charakteri stische Impedanz der Versorgungs-/Masse-Leitung 29 der Leitungspaare ausreichend. Es wird stärker bevorzugt, die charakteristische Impedanz weiter zu reduzieren, weshalb die Leitungsbreite zweimal (7,5 Ω), viermal (3,25 Ω), sechsmal (2,5 Ω) oder noch größer als diejenige der Signalleitungen sein sollte (wobei Vdd 3,3 V beträgt und ein Strom von 100 mA bei einem Spannungsabfall von 7,5% konstant erhalten wird). Wenn die Signalleitung eine Breite von 10 µm besitzt, können Breiten von 20, 40, 60 µm oder mehr erhalten werden. Daher kann eine Versor gungs-/Masse-Leitung 29 aus gepaarten Leitungen acht bis 16 Paare Signalleitungen abdecken. Weiterhin können 32 bis 64 Paare erhalten werden, wenn ein Nebenleitungskon densator verwendet wird. Hierbei ist die Versorgungs- /Masse-Leitung in dem integrierten Leitungschip 22 lang, weshalb vorzugsweise eine Struktur gepaarter Leitungen übernommen werden sollte, um gleiche Impedanz zu erhal ten. Dadurch kann eine Leistungsversorgung der internen Schaltung erhalten werden.

Nun wird ein dritter Aspekt erläutert. Der dritte Aspekt ist dadurch gekennzeichnet, daß die Leitungen für die Versorgungsspannung und für die Massespannung in einer Übertragungsleitungsstruktur unter Verwendung einer Spannungsquellen/Masse-Leitung 29 aus gepaarten Leitungen strukturiert ist und daß der dritte Aspekt mit den ersten und zweiten Aspekten kombiniert ist. Die charakteristi sche Impedanz der Übertragungsleitung der Versorgungs- /Masse-Leitung 29 aus gepaarten Leitungen ist äquivalent oder niedriger als die charakteristische Impedanz der Signalleitungen.

Nun wird die Struktur des differentiellen Empfängers 7, der von der Übertragungsleitung 1 abgezweigt ist, insbe sondere mit Bezug auf Fig. 9 erläutert. Die Fig. 9(a) und 9(b) sind Ansichten einer beispielhaften Struktur eines Einwegbusses, der ein Signal an einen differentiellen Empfänger eines Controllers von einer Verzweigungsleitung 9 überträgt. Fig. 9(a) ist eine schematische Ansicht, in der ein Signal in einer Richtung von einer Verzweigungs leitung 9 geschickt wird, während Fig. 9(b) ein Ersatz schaltplan ist, wenn ein differentieller Treiber akti viert ist.

Herkömmlicherweise ist ein an eine Übertragungsleitung 1 eines Busses angeschlossener differentieller Treiber 3 ein Speicher-Controller oder ein Bus-Controller in einer praktischen elektronischen Vorrichtung. Der differenti elle Empfänger 7 ist ein Speicherchip oder ein Ein gabe/Ausgabe-Schnittstellenchip für Graphikanwendungen oder dergleichen. Selbstverständlich ist für eine Daten ausgabe vom Speicherchip ein Schnittstellenchip erforder lich, wobei Chips dieses Typs differentielle Treiber besitzen und Ausgangssignale erzeugen. Die in den Fig. 1 bis 8 gezeigte Struktur bildet einen Einwegbus, indem Signale stets vom differentiellen Treiber 3 an den diffe rentiellen Empfänger 7 übertragen werden. Wenn jedoch die Gruppe von Chips wie etwa die Speicherchips, die Schnitt stellenchips und dergleichen einen differentiellen Trei ber enthält, ist die Signalübertragungsstruktur dieses Busverdrahtungssystems vollständig, wenn eine ähnliche Übertragungsleitungsschaltung eines Einwegbusses gebildet ist.

In Fig. 9 wird daher eine Struktur betrachtet, in der ein differentieller Treiber 44 einer Speicher-Ein gabe/Ausgabe-Schnittstelle 43 wie etwa eines integrierten Schaltungschips mit einem Busverdrahtungssystem verbunden ist, wobei ein differentieller Empfänger 42 eines Con troller-Chips 41 wie etwa eines integrierten Schaltungs chips mit dem Ausgangsende einer Übertragungsleitung 1 verbunden ist und wobei ein Abschlußwiderstand 2 mit dem Abschlußende hiervon verbunden ist. Dann handelt es sich um folgende Struktur. Fig. 9(a) zeigt ein Beispiel, indem der differentielle Treiber 44 am linken Ende, der an eine Verzweigungsleitung 9 der Übertragungsleitung 1 ange schlossen ist, aktiv ist. Die durch eine unterbrochene Linie des Leitungspaars 4 bezeichnete Leitung ist eine Leitung mit entgegengesetzter Phase, die unterhalb der durch eine ununterbrochene Linie angegebenen Leitung angeordnet ist.

Außerdem ist in dieser Struktur am Speicher-Ein gabe/Ausgabe-Schnittstellenchip 43 ein differentieller Treiber 44 des Stromumschalttyps wie in der oben mit Bezug auf die Fig. 1 bis 8 erläuterten Struktur befe stigt. Wenn hiervon ein Signal ausgegeben wird, läuft es durch die gegenüberliegenden Leitungen des Leitungspaars 4. Ein Teil dieses Signals erreicht den differentiellen Empfänger 42 des Controller-Chips 41, wobei der differen tielle Empfänger 42 diesen Teil erfaßt. Ein Ersatzschalt plan hiervon ist in Fig. 9(b) gezeigt. Der differentielle Treiber 44 des Speicher-Eingabe/Ausgabe-Schnittstellen chips 43 sollte vorzugsweise meist ein bipolares System sein, wie oben beschrieben worden ist, obwohl in der Figur eine Stromumschaltschaltung auf der Basis einer CMOS-Schaltungsstruktur gezeigt ist, die einen p-MOS- Transistor Q41, einen n-MOS-Transistor Q42, einen n-MOS- Transistor Q43, einen p-MOS-Transistor Q44, einen Wider stand R41 zwischen ihnen und einer Versorgungsspannung Vdd und einen Widerstand R42 zwischen ihnen und einer Massespannung umfaßt.

Wenn in dieser Struktur das Signal vom differentiellen Treiber 44 des Speicher-Eingabe/Ausgabe-Schnittstellen chips 43 durch die Übertragungsleitung 1 des Busverdrah tungssystems läuft, fließt ein Strom in Querrichtung des Leitungspaars 4, weshalb die Höhe der Signalform der sich bewegenden Welle halb so groß wie jene der Ausgangs signalform ist. Die Signalform der sich bewegenden Welle, die zur rechten Seite läuft, verschwindet vollständig, wenn die Welle den Abschlußwiderstand 2 erreicht, der an die Übertragungsleitung 1 angepaßt ist, so daß sie voll ständig in Form von Wärme abgestrahlt wird.

Die Signalform der nach links laufenden Welle reicht den differentiellen Empfänger 42 des Controller-Chips 41 und wird totalreflektiert, da der Lastwiderstand 45 dieses differentiellen Empfängers 42 eine hohe Impedanz von mehreren kΩ bis zu 1 MΩ besitzt und im Vergleich zu 15 Ω der Übertragungsleitung 1 angenähert ein offenes Ende darstellt. Daher erzeugt die Spannungssignalform des Lastendes dieses differentiellen Empfängers 42 eine Signalform mit einer Amplitude, die im wesentlichen der vom differentiellen Treiber 44 ausgegebenen Signalform entspricht. Die totalreflektierte Signalform läuft zur rechten Seite und wird in Form von Wärme am Abschlußwi derstand 2 abgeführt. Es ist ohne weiteres deutlich, daß die gleichen Ergebnisse erhalten werden, wenn irgendeiner der abgezweigten Chips aktiviert ist. Obwohl in Fig. 9 nur ein Leitungspaar 4 dargestellt ist, besitzt ein wirklicher Bus selbstverständlich eine Struktur, in der mehrere zehn bis mehreren hundert Leitungspaaren parallel angeordnet sind.

Wenn die Verzweigungsleitung 9 wie in dem obenbeschriebe nen Fall eine bestimmte Länge erfordert, ist die Verzwei gungsleitung als Übertragungsleitung strukturiert. Falls nur die jeweiligen Zeitverläufe angepaßt sind, kann unabhängig von der Länge der Verzweigungsleitung 9 eine Signalformübertragung wie in Fig. 9(b) gezeigt gewährlei stet werden. Da jedoch viele Verzweigungsleitungen 9 vorhanden sind, besteht die Möglichkeit, daß jedesmal Energie abgezogen wird, wenn ein wirkliches Signal durch einen Verzweigungspunkt läuft, so daß die Amplitude erniedrigt wird, so daß der Schwellenwert des differenti ellen Empfängers 42 nicht überschritten werden kann. Daher wird eine Struktur verwendet, in der ein Bus-Sen der/Empfänger-Chip in einen Verzweigungspunkt eingefügt ist.

Nun wird mit Bezug auf Fig. 10 der Fall beschrieben, in dem ein Bus-Sender/Empfänger-Chip in den Verzweigungs punkt der Verzweigungsleitung 9 eingefügt ist. Die Fig. 10(a) und 10(b) sind Ansichten zur Erläuterung einer beispielhaften Anschlußverzweigungsstruktur auf der Grundlage eines Bus-Sender/Empfängers, wenn für die Verzweigungsleitung 9 eine bestimmte Länge erforderlich ist. Fig. 10(a) ist eine schematische Ansicht, die die Anschlußstruktur eines Bus-Sender/Empfänger-Chips zeigt, während Fig. 10(b) ein Ersatzschaltplan hiervon ist.

In der Verbindungsstruktur des Bus-Sender/Empfänger-Chips 46 sind, wie in Fig. 10(a) gezeigt ist, die beiden ober sten Schichten Leitungsschichten der Verzweigungsleitung 9, die einander gegenüberliegende Leitungen von Leitungs paaren 10 umfassen, während die beiden unteren Schichten (dritte und vierte Schicht) Busleitungsschichten der Übertragungsleitung 1 sind, die einander gegenüberlie gende Leitungen von Leitungspaaren 4 umfassen. Ferner ist eine Leistungsquellenleitung, die Leitungen der Versor gungs-/Masse-Leitung 29 des Bus-Sender/Empfänger-Chips 46 umfaßt, in nochmals darunterliegende Schichten (fünfte und sechste Schichten) vorhanden und schräg längs Verbin dungspunkten vorgesehen, von denen Leitungen zu paralle len Busleitungen abgezweigt sind. Ein einzelner Chip des Bus-Sender/Empfänger-Chips 46 ist mit dem Verbindungsan schlußabschnitt durch einen Flipchip-Anschluß verbunden. Ferner sind Leitungen für ein Chip-Freigabesignal in den Leitungsschichten der Verzweigungsleitung 9 vorgesehen. Um an den differentiellen Verstärker dieses einzelnen Chips elektrische Energie zu liefern, wird eine Verbin dung von den Leitungsschichten der Versorgungs-/Masse- Leitung 29 zum Bus-Sender/Empfänger-Chip 46 über Durch gangslöcher durch eine Flipchip-Verbindung geschaffen, obwohl dies in der Figur nicht gezeigt ist.

Ein Ersatzschaltplan dieser Verbindungsstruktur ist in Fig. 10(b) gezeigt. Ein Schalter auf Basis von n-MOS- Transistoren Q45 und Q46 arbeitet für beide differentiel len Busleitungen der Übertragungsleitung 1. Wenn ein differentielles Freigabesignal aktiviert ist, läuft das Signal von der Verzweigungsleitung 9 zur Übertragungslei tung 1 des Busses. Obwohl dieser Zustand nur erhalten wird, wenn der Treiber, an dem der Speicher-Eingabe/Aus gabe-Schnittstellenchip befestigt ist aktiviert ist, ist das Freigabesignal normalerweise nicht aktiv und die Gates der n-MOS-Transistoren Q45 und Q46 des Bus- Sender/Empfänger-Chips 46 sind gesperrt. Hierbei betragen die Impedanzen einige kΩ bis 1 MΩ, so daß eine Trennung von der Übertragungsleitung 1 des Busses erfolgt. Die Verbindung zur Versorgungs-/Masse-Leitung 29 zum Ansteu ern des Freigabesignalpuffers 47 des Bus-Sender/Emp fänger-Chips 46 ist ebenfalls weggelassen, sie ist jedoch leicht vorstellbar.

In dieser Verbindungsstruktur ist die Verzweigungsleitung 9 eine Übertragungsleitung, wobei die Übertragungsleitung 1 des Busverdrahtungssystems aus Sicht dieser Leitung die halbe charakteristische Impedanz des Busverdrahtungssy stems besitzt, da Energie zu beiden Seiten läuft. Um daher eine Reflexion am Verbindungsabschnitt der Buslei tung zu verhindern, sollte die Verzweigungsleitung 9 vorzugsweise eine charakteristische Impedanz haben, die gleich der halben Impedanz der Busleitung ist. Falls jedoch die Leitung kurz ist, werden Einflüsse des Refle xionsrauschens in einer Signalübergangsperiode gedämpft, so daß sie kein großes Problem darstellen. Somit sind Anpassungsbedingungen nicht stets erforderlich. Daher ist eine bevorzugte Bedingung, daß sie gleich oder kleiner der charakteristischen Impedanz der Übertragungsleitung 1 der Busleitung ist. Da der Bus-Sender/Empfänger-Chip 46 durch einen Transistor gebildet sein kann, ist eine Hochgeschwindigkeitsoperation möglich und kann einem Hochgeschwindigkeitssignal gefolgt werden.

Wie aus der obigen Erläuterung hervorgeht, werden gemäß dem vierten Aspekt dieser Ausführungsform der Erfindung die Schaltungskonfiguration und die Struktur definiert, wenn ein Signal vom Speicher-Eingabe/Ausgabe-Schnittstel lenchip 43 eines an eine Übertragungsleitung 1 differen tieller Busleitungen angeschlossenen Verzweigungschips zu einem Controller-Chip 41 läuft, der an das Ausgangsende der differentiellen Busleitungen angeschlossen ist. Das heißt, daß der differentielle Treiber 44 des Verzwei gungsschips eine Stromumschaltschaltung ist, die die gleichen Eigenschaften wie der differentielle Treiber des Controller-Chips 41 besitzt. Obwohl die Amplitude dieses differentiellen Treibers 44 gleich derjenigen des Con troller-Chips 41 ist, wird die Übertragung eines Signals von der Verzweigungsleitung 9 an die Übertragungsleitung 1 grundsätzlich in Form einer T-förmigen Verzweigung erzielt, weshalb das Signal zu beiden Seiten läuft und durch 2 dividiert wird, wenn das Signal in die Busleitung läuft. Am Endabschnitt des differentiellen Empfängers 42 wird jedoch die Signalenergie totalreflektiert, so daß die ursprüngliche Amplitude wieder hergestellt wird und der differentielle Empfänger 42 normal arbeitet. Um ferner die zur Abschlußendseite laufende Signalenergie zu beseitigen, ist ein Abschlußwiderstand auf Basis eines Gleichstromwiderstands, der an diese charakteristische Impedanz angepaßt ist, mit dem Abschlußende der differen tiellen Busleitungen in Serie geschaltet.

Da ferner die differentiellen Busleitungen eine charakte ristische Impedanz von höchstens 25 Ω besitzen, ist der differentielle Treiber 44 der Stromumschaltschaltung dadurch gekennzeichnet, daß in die Leistungsquellenseite und in die Masseseite ein geeigneter Gleichstromwider stand eingefügt ist, um Strom zu sparen. Wenn in den differentiellen Busleitungen ein Verzweigungschip vorhan den ist, ist er dadurch gekennzeichnet, daß die Schaltung des Bus-Sender/Empfänger-Chips 46 im Verzweigungschip vorgesehen ist. Wenn in den differentiellen Busleitungen kein Verzweigungschip angebracht ist und für die Verzwei gungsleitung 9 eine bestimmte Länge erforderlich ist, wird eine bestimmte Struktur vorgesehen, in der ein Bus- Sender/Empfänger-Chip 46 am Verzweigungsende eingefügt ist. Die Verzweigungsleitung 9 ist gekennzeichnet durch eine Impedanz, die niedriger als diejenige des Busses und vorzugsweise ungefähr halb so groß wie diejenige des Busses ist.

Da nur die Gates einer aktiven Verzweigungsleitung 9 geöffnet sind, ist eine Struktur hinzugefügt, in der ein Bus-Sender/Empfänger-Chip 46 an einen Pad in der Nähe eines Durchgangslochs der Verzweigungsleitung 9 in der Hauptleitung hinzugefügt ist, so daß die Leitungslänge der Verzweigungsleitung 9 beliebig eingestellt werden kann, wenn die Zeitverläufe entsprechend beschaffen sind. Was den Bus-Sender/Empfänger-Chip 46 betrifft, kann für jede Übertragungsleitung ein kleiner Chip durch einen Flipchip-Anschluß verbunden werden, außerdem ist es möglich, eine Sammelchip-Struktur (oder einen langge streckten Chip zu verwenden), bei dem mehrere Busse über ihre Gates angeschlossen sind. In diesem Fall sind die Busse schräg angeordnet, so daß sie der Oberseite der Leistungsversorgungsleitung in Fig. 10(a) folgen.

In der obigen Beschreibung definiert der mit Bezug auf die Fig. 1 bis 8 erläuterte Aspekt das Verfahren zum Übertragen eines Signals von einem Controller-Chip 41 zu einem Verzweigungschip wie etwa einem Speicher-Ein gabe/Ausgabe-Schnittstellenchip oder dergleichen, während der mit Bezug auf die Fig. 9 und 10 beschriebene Aspekt das Verfahren des Übertragens eines Signals vom Verzwei gungschip zum Controller-Chip 41 definiert. Das heißt, daß jeder der Aspekte auf einen Einweg-Übertragungsbus (oder einen unidirektionalen Übertragungsbus) bezogen ist. Im folgenden wird eine Struktur vorgeschlagen, in der eine Übertragung definiert wird, in der beide Verfah ren kombiniert sind.

Hierzu wird mit Bezug auf Fig. 11 eine reziproke Si gnalübertragungs-Busstruktur erläutert, in der Einweg- Signalübertragungs-Busstrukturen miteinander kombiniert sind. Fig. 11 zeigt einen Schaltplan einer beispielhaften reziproken Übertragungsleitung und einer Eingabe/Ausgabe schaltung hierfür.

In Fig. 11 sind ein Controller-Chip 51 und ein Speicher- Eingabe/Ausgabe-Schnittstellenchip 52 miteinander über eine Übertragungsleitung 1 verbunden, die auf differenti ellen Leitungspaaren basiert, wobei ein Bus-Sen der/Empfänger-Chip 53 dazwischen eingefügt ist. Hierbei sind Schaltungen zum jeweiligen Trennen der differentiel len Treiber 54 und 56 des Controller-Chips 51 bzw. des Speicher-Eingabe/Ausgabe-Schnittstellenchips 52 von den differentiellen Empfängern 55 bzw. 57 weggelassen, da diese Schaltungen kompliziert sind. Es können Transistor- Gates, die herkömmlicherweise verwendet werden, eingefügt sein.

In dem Controller-Chip 51 ist der differentielle Treiber 54 durch eine Stromumschaltschaltung auf Basis einer CMOS-Schaltungsstruktur gebildet, die einen p-MOS-Transi stor Q51, einen n-MOS-Transistor Q52, einen n-MOS-Transi stor Q53, einen p-MOS-Transistor Q54, einen Widerstand R51 zwischen ihnen und einer Versorgungsspannung Vdd sowie einen Widerstand R52 zwischen ihnen und einer Massespannung umfaßt, wie oben beschrieben worden ist. Der differentielle Empfänger 55 ist durch einen differen tiellen Leseverstärker gebildet, ferner ist ein p-MOS- Transistor Q55 an das Eingangsende des differentiellen Leseverstärkers über einen Abschlußwiderstand 58 verbun den.

In dem Speicher-Eingabe/Ausgabe-Schnittstellenchip 52 ist der differentielle Treiber 56 durch eine Stromumschalt schaltung auf der Basis einer CMOS-Schaltungsstruktur gebildet, die einen p-MOS-Transistor Q56, einen n-MOS- Transistor Q57, einen n-MOS-Transistor Q58, einen p-MOS- Transistor Q59, einen Widerstand R53 zwischen ihnen und der Versorgungsspannung Vdd sowie einen Widerstand R54 zwischen ihnen und der Massespannung umfaßt, wie oben beschrieben worden ist. Weiterhin ist der differentielle Empfänger 57 durch einen differentiellen Leseverstärker gebildet.

Der Bus-Sender/Empfänger-Chip 53 ist zwischen der Über tragungsleitung 1 auf der Basis differentieller Leitungs paare, die an den Controller-Chip 51 angeschlossen sind, und die Verzweigungsleitung 9, die ebenfalls auf diffe rentiellen Leitungspaaren basiert, die mit dem Speicher- Eingabe/Ausgabe-Schnittstellenchip 52 verbunden sind, geschaltet und umfaßt n-MOS-Transistoren Q60 und Q61, die jeweils mit den Leitungspaaren verbunden und parallel zueinander angeordnet sind, sowie Widerstände R55 und R56, die abgezweigte Energie aufnehmen.

Wenn in dieser Verbindungsstruktur die Ausgangsschaltung auf der Basis des differentiellen Treibers 54 des Con troller-Chips 51 aktiv ist, ist das Freigabesignal hoch und der p-MOS-Transistor Q55, der daran angeschlossen ist, ist gesperrt, so daß dieser Abschnitt eine hohe Impedanz besitzt und die Energie des differentiellen Treibers 54 unverändert zur Übertragungsleitung 1 ausge geben wird. Dieses Signal wird in die Verzweigungsleitung 9 über die Widerstände R55 und R56 des mit dem Speicher- Eingabe/Ausgabe-Schnittstellenchips 52 verbundenen Bus- Sender/Empfänger-Chips 53 eingegeben, so daß der Lesever stärker als differentieller Empfänger 57 arbeitet, der an das Abschlußende der Verzweigungsleitung angeschlossen ist, so daß ein Eingang erhalten wird. Die durch den Bus auf der Basis der Übertragungsleitung 1 laufende Energie wird durch den Abschlußwiderstand 2 am rechten Ende absorbiert und nicht reflektiert.

Wenn der Speicher-Eingabe/Ausgabe-Schnittstellenchip 52 als Treiber dient, arbeitet der Stromschalter des diffe rentiellen Treibers 56 in ähnlicher Weise, wobei Energie zur Verzweigungsleitung 9 ausgegeben wird. Hierbei sind die n-MOS-Transistoren Q60 und Q61 des Bus-Sen der/Empfänger-Chips 53 auf Durchlaß geschaltet, wobei die Energie auf beide Enden der Übertragungsleitung 1 auf der Basis differentieller Leitungspaare aufgeteilt wird, wie in der weiter obenbeschriebenen Fig. 9(b) gezeigt ist. Das zur rechten Seite laufende Signal wird durch den Abschlußwiderstand 2 absorbiert und verschwindet. Das zur linken Seite laufende Signal wird vom differentiellen Empfänger 55 des Controller-Chips 51 aufgenommen und somit eingegeben. Da jedoch der Leseverstärker eine hohe Impedanz besitzt, wird das Signal totalreflektiert, so daß ein "totes" Signal nach rechts läuft.

Da ein solches "totes" Signal auf der Übertragungsleitung 1 schwebt, werden die Signale von den jeweiligen Chips miteinander vermischt, so daß die Zeitverläufe nur schwer angepaßt werden können. Um dies zu verhindern, ist ein Abschlußwiderstand 58 eingefügt, der aus dem Endabschnitt des Controller-Chips 51 ein angepaßtes Ende macht. Wenn in den Controller-Chip 51 ein Signal eingegeben wird, wird der p-MOS-Transistor Q55 für das Freigabesignal auf Durchlaß geschaltet, so daß der Abschlußwiderstand 58, der hiermit in Serie geschaltet ist, aktiv ist und die meiste Energie nicht reflektiert, sondern von dem Wider stand 58 absorbiert wird. Obwohl die Spannung zwischen beiden Enden des Abschlußwiderstands 58 durch den Lese verstärker des differentiellen Empfängers 55 erfaßt wird, nimmt der Leseverstärker ein Signal auf, dessen Amplitude auf die halbe Amplitude des differentiellen Treibers 56 reduziert ist, so daß eine Empfindlichkeit erforderlich ist, die ausreicht, um ein solches Signal zu erfassen.

Nun wird ein fünfter Aspekt der Erfindung erläutert, in dem die Übertragungsleitung 1 eine reziproke Leitung ist. Dies ist eine Kombination der in den Fig. 1 bis 8 gezeig ten Schaltung und der in den Fig. 9 und 10 gezeigten Schaltung. Die Verbindung zwischen dem differentiellen Treiber 56 und dem differentiellen Empfänger 57 erfolgt durch Gatter, so daß eine Hochimpendanz-Trennung erzielt werden kann. Da in dieser reziproken Schaltung Signale vermischt werden, ist dieser Fall dadurch gekennzeichnet, daß eine Maßnahme ergriffen wird, um die schwebende Übertragung "toter" Signale zu reduzieren, so daß der Übertragungszustand der Übertragungsleitung 1 nicht gestört wird. Dies wird dadurch erreicht, daß in die Eingangs- und Ausgangsenden der Übertragungsleitung 1 eine Schaltung eingefügt wird, in der ein Abschlußwider stand 58, der während der Ausgabe eine hohe Impedanz besitzt und während der Eingabe zu einem angepaßten Ende wird, und ein Gatter auf der Basis des p-MOS-Transistors 55 mit dem Ausgang der Schaltungskombination aus dem differentiellen Treiber 54 und dem differentiellen Trei ber 55 im Controller-Chip 51 in Serie geschaltet sind.

Die Gatter auf Basis der n-MOS-Transistoren Q60 und Q61 des Bus-Sender/Empfänger-Chips 53 und die Widerstände R55 und R56 sind zu den Pads in der Nähe des Durchgangslochs der Verzweigungsleitung 9 parallelgeschaltet. Die Gatter werden während der Ausgabe von dem als Verzweigungschip dienenden Speicher-Eingabe/Ausgabe-Schnittstellenchip 52 geöffnet, während sie während der Eingabe in den Verzwei gungschip geschlossen sind. Somit ist die Struktur da durch gekennzeichnet, daß Energie in eine Schaltung ge liefert wird, durch die durch die Widerstände R55 und R56 ein kleiner Strom fließt. Selbstverständlich sind die differentiellen Treiber 56 und 57 auf der gesteuerten Seite durch Gatter angeschlossen, wobei zwischen ihnen eine Hochimpedanz-Trennung vorhanden ist.

Obwohl die Erläuterung für eine differentielle Übertra gungsleitung gegeben worden ist, kann die differentielle Übertragungsleitung selbstverständlich durch eine normale Übertragungsleitung ersetzt sein, d. h. durch eine Schal tungsstruktur, in der eine der Elektroden geerdet ist und als gemeinsame Elektrode dient und eine Basis für die Übertragung elektrischer Energie bildet, d. h., wenn sich Impulsenergie durch die Leitung bewegt, bewegt sich Energie mit entgegengesetzter Phase parallel durch eine geschlossene Leitung. Diese Schaltungsstruktur ist selbstverständlich im Umfang der Erfindung enthalten.

Nun wird mit Bezug auf Fig. 12 die Anpassung der Zeitver läufe bei der Bewegung mehrerer Impulssignale durch die Übertragungsleitung 1 erläutert. Fig. 12 ist eine schema tische Ansicht eines beispielhaften Spannungsprofils in einer Übertragungsleitung, das zu einem Zeitpunkt beob achtet wird.

Fig. 12 zeigt einen Zustand, in dem ein Controller-Chip 61 mit dem Ausgangsende einer Übertragungsleitung 1 verbunden ist, wobei mehrere Verzweigungschips 62 von der Übertragungsleitung 1 abgezweigt sind. Falls der Zyklus der Signalimpulse kurz ist und die Übertragungsleitung 1 verhältnismäßig lang ist, bewegen sich, wie in Fig. 12 gezeigt ist, mehrere Signalimpulse nacheinander durch die Übertragungsleitung 1. Das heißt, daß die Verzweigungs chips 62 zu einem bestimmten Zeitpunkt verschiedene Zeitverlaufsphasen besitzen, wobei das Busverdrahtungssy stem gleichmäßig gesteuert werden muß. Bei diesem Signal kann es sich beispielsweise um ein Taktsignal handeln, wobei für den gegenseitigen Zugriff der Chips ein Anpas sungsprotokoll erforderlich ist. Falls hierbei die Lei tungslänge der Übertragungsleitung 1 auf 400 mm gesetzt ist und das Taktsignal zwei Takte umfaßt, werden 7,5 GHz berechnet, wobei die optische Geschwindigkeit der Über tragungsleitung 1 den Wert 1,5 × 10⁸ m/s besitzt.

In dieser Struktur wird das Taktsignal an die Übertra gungsleitung 1 übertragen, wobei die Verzweigungschips 62 unter Verwendung der Zeitpunkte, zu denen das Taktsignal die Verzweigungsleitung erreicht, als Startpunkte verwen det werden. Daher wird ein quellensynchrones System verwendet. Da am Abschlußende der Übertragungsleitung 1 ein angepaßter Abschlußwiderstand 2 vorhanden ist, läuft das Taktsignal vom Controller-Chip 61, der sendet und einen Ausgangspunkt darstellt, wobei das Taktsignal am Abschlußende verschwindet. Der Chip, der das Taktsignal erzeugt, kann höchst einfach gesteuert werden, falls es sich um den Controller-Chip 61 handelt, der am Ausgangs ende der Übertragungsleitung 1 angeordnet ist und das Busverdrahtungssystem steuert.

Nun wird mit Bezug auf die Fig. 13 und 14 eine Prozedur eines Datenzugriffs während des Schreibens von Daten in einen Verzweigungschip und während des Lesens von Daten aus dem Verzweigungschip erläutert. Fig. 13 ist eine schematische Ansicht zur Erläuterung einer Signalübertra gung vom Controller-Chip in die Verzweigungschips und eines beispielhaften Steuersystems. Fig. 14 ist eine schematische Ansicht zur Erläuterung einer Signalübertra gung von den Verzweigungschips in den Controller-Chip und eines beispielhaften Steuersystems.

Unter der Annahme, daß ein Teil eines Adressierungs signals ein Chipwählsignal ist, wie in Fig. 13 gezeigt ist, wird die Echozeit jedes Verzweigungschips 62 bei der anfänglichen Setzung der Umgebungsbedingung des Control ler-Chips 61 unter Verwendung einer Rückkehr-Datenstrobe leitung gemessen, wobei der Verzweigungschip 62 mit der längsten Echozeit mit einem aktiven Rückkehrsignal ver sorgt wird. In Fig. 13 wird der Verzweigungschip 62 gewählt, wobei für das Takt/Daten-Wählsignal eine Takt wahl erfolgt. Diese Bedingungen sind fest, während das Busverdrahtungssystem arbeitet. Es wird freigegeben, wenn bezüglich der Chipwahl-Bitanzahl (Adresse) ein Spielraum vorhanden ist. Der Verzweigungschip 62, an den somit das aktive Rückkehrsignal geliefert wird, erfaßt ein Rück kehrtaktsignal, das von dem in Fig. 13 gezeigten Control ler-Chip 61 erzeugt wird, wobei der Treiber das Rückkehr- Taktsignal auf der Grundlage des aktiven Rückkehrsignals erzeugt. Dieses Taktsignal läuft zu der in Fig. 14 ge zeigten Rückkehr-Taktleitung. Der Verzweigungschip 62 mit dem aktiven Rückkehrtakt erzeugt außerdem ein Datenstro besignal. Diese Anordnung bildet einen Takterzeugungsme chanismus.

Nun wird mit Bezug auf Fig. 13 eine Prozedur eines Daten zugriffs erläutert, wenn Daten in einen Verzweigungschip 62 geschrieben werden. Während des Schreibens in den Verzweigungschip 62 werden ein Chipwählsignal für Daten und ein RAS (Row Address Strobe = Zeilenadressen-Strobe) einer Adresse zum Zeitpunkt des Rückkehrtaktsignals spezifiziert, anschließend wird ein CAS (Column Address Strobe = Spaltenadressen-Strobe) spezifiziert. Nach einer CAS-Latenzzeit werden Daten mit Leitungsgröße in Daten blöcken eingegeben. Da sich der Verzweigungschip 62 weiter vom Controller-Chip 61 auf der Übertragungsleitung 1 entfernt befindet, wird die Eingabe verzögert. Falls jedoch Impulszeiten desselben Rückkehr-Taktsignals ver wendet werden, bewirkt das Steuersignal aufgrund der Tat sache, daß die Leitungen gleiche Länge besitzen, keine Zeitverschiebung, so daß kein Konflikt verursacht wird.

Wenn Daten aus den Verzweigungschips 62 gelesen werden, wird die Prozedur vom Chipwählsignal bis zur Spezifika tion des CAS durch die Übertragungsleitung 1 auf der Übertragungsseite in Fig. 13 erzielt. Danach kehrt ein Taktsignal, das mit dem Datenstrobesignal gepaart ist, welches den Verzweigungschip 62 am entferntesten Ende erreicht hat, als Rückkehr-Taktsignal (das ebenfalls mit einem Strobesignal gepaart ist) zurück. Ab diesem Zeit punkt laufen Daten vom Verzweigungschip 62 mit Leitungs größe auf der Rückkehrdatenleitung. Da der Empfang eines Rückkehrtaktsignals durch den Verzweigungschip 62 sich als zufällige Setzung der Leitungslänge ändert, werden Daten zum Zeitpunkt eines Verzögerungstaktsignals ausge geben, wodurch der Empfang gewährleistet ist. Die CAS- Latenzzeit ist in Wartezeiten verborgen. Die vom Verzwei gungschip 62 zum Zeitpunkt des verzögerten Rückkehrs 09584 00070 552 001000280000000200012000285910947300040 0002019959164 00004 09465i gnals ausgegebenen Auslesedaten werden in den Controller- Chip 61 synchron eingegeben.

Selbstverständlich enthält der Bus außerdem Umgebungsmel designale wie etwa ein Signal, das einen Fehltreffer oder dergleichen meldet. Oben ist eine Busstruktur mit einer Layout-orientierten Übertragungsleitung erläutert worden, woraufhin nun Takt-Zeitablaufpläne dieses Busverdrah tungssystems erläutert werden. Daher werden nun mit Bezug auf die Fig. 15 und 16 Takt-Zeitablaufpläne des Busver drahtungssystems erläutert. Fig. 15 ist ein Zeitablauf plan, der ein Beispiel zeigt, in dem Daten an einen Verzweigungschip übertragen werden, während Fig. 16 einen Zeitablaufplan eines Beispiels zeigt, in dem Daten zu rückübertragen werden.

Wie in Fig. 15 gezeigt ist, ist die Vorwärtsübertragung von Daten sehr einfach. Der Zugriff auf den entferntesten Verzweigungschip 62 ist gegenüber dem Zugriff auf den nächstliegenden Verzweigungschip 62 um die Verzögerungs zeit (t_pd) der Bus-Übertragungsleitung 1 verzögert. Das Taktsignal und das Datenstrobesignal besitzen jedoch die gleiche Verzögerungszeit, so daß die Signalquelle, die von den Verzweigungschips 62 empfangen werden, parallel um die gleichen Zeiten verschoben sind. In Fig. 15 be trägt die Verzögerung drei Takte. Die physikalische Übertragungslatenzzeit ist jedoch 0.

Für die Rückkehrdatenübertragung sind jedoch verschiedene Maßnahmen erforderlich. Bei der anfänglichen Setzung kann der am weitesten entfernte Verzweigungschip 62 ein Rück kehrtaktsignal und ein Datenstrobesignal erzeugen. Wie in Fig. 16 gezeigt ist, werden in den Verzweigungschip 62 ein Rückkehr-Steuersignal und eine Adresse eingegeben. Da jedoch kein Datenstrobesignal vorhanden ist, wird die Ausgabe durch Ausgangszwischenspeicherung verzögert. Wie in Fig. 16 gezeigt ist, ist die Wartezeit (t_pdx) ein Parameter für jeden der Verzweigungschips 62. Der Ver zweigungschip 62, der sich am nächsten beim Controller- Chip 61 befindet, besitzt eine Wartezeit von höchstens zwei Verzögerungszeiten t_pd.

In dieser Rückweg-Datenübertragung werden Daten des Verzweigungschips 62, der gewartet hat, bei Ankunft eines Datenstrobesignals ausgegeben, so daß sie zur Busleitung laufen, nachdem die Verzögerungszeit (t_rd) der Ausgangs zwischenspeicherung und eine Verzögerungszeit (t_bid) der Übertragung von der Verzweigungsleitung 9 an die Übertra gungsleitung 1 hinzugefügt worden sind. Dies wird in Fig. 16 durch t_bd ( = t_rd + t_bid) ausgedrückt. Da der Zeitverlauf der Daten, die der Controller-Chip 61 emp fängt, nicht bekannt ist, empfängt der Verzweigungschip 62, der das Rückwegtaktsignal erzeugt, erneut das Da tenstrobesignal von der Busleitung und erzeugt dieses Si gnal nur dann, wenn das Steuersignal ein Lesebefehl ist.

Dies wird verzögertes Datenstrobesignal genannt, das den gleichen Zeitverlauf wie dasjenige der Rückwegdatenüber tragung besitzt. Falls die Verzweigungsleitungen 9 der Verzweigungschips 62 innerhalb eines Toleranzbereichs im wesentlichen die gleiche Länge besitzen, kann t_bd als konstant angesehen werden. Der Controller-Chip 61 wird für die Dateneingabe bei Empfang eines Strobesignals in einen Wartezustand versetzt und nimmt Daten bei einem verzögerten Datenstrobesignal an.

Daher ist die Zeit 2t_pd + 2t_bid + t_rd erforderlich, bis Daten empfangen werden, nachdem ein Datenstrobesignal eines Steuersignals in bezug auf einen Lesebefehl ausge geben worden sind. Wenn der Taktimpuls, der im Bus schwebt, zwei Takte enthält (t_pd = 2T, T = Taktzyklus) und wenn tbid einem Takt entspricht, wird eine physikali sche Latenzzeit von sechs Takten (6 T) + t_rd erzeugt. In einer Struktur, in der die Datenleitung eine Einweglei tung ist, können in dieser Periode die Operationen des Schickens von zu schreibenden Daten und des Vorladens ausgeführt werden. Wenn es sich um eine gemeinsame Daten leitung handelt, kann diese Latenzzeit nicht vermieden werden. Dadurch entsteht der Nachteil, daß die Latenzzeit um so größer wird, je länger die Busleitung ist. Somit ist eine Einweg-Busleitung in einem langen Busverdrah tungssystem vorteilhafter.

Dieses Protokoll besitzt das Merkmal, daß die Latenzzeit in Abhängigkeit von der Länge der Übertragungsleitung 1 gegeben ist; dies gilt nicht für das Schreiben von Daten, jedoch für das Lesen von Daten. Die Periode dieser La tenzzeit kann für andere Operationen in einem Einweg- Datenbus verwendet werden. Obwohl diese Latenzzeit in einer Zweiweg-Datenleitung nicht vermieden werden kann, ist dies sogar nützlich, da dieses Latenzzeit sich von der Latenzzeit in einer normalen synchronen Übertragung kaum unterscheidet. Wenn die optische Geschwindigkeit der Übertragungsleitung 1 durch 1,5.10⁸ m/s gegeben ist und t_pd = 2T, betragen die Längen der Busleitung 750 mm bei 400 MHz, 300 mm bei 1 GHz und 100 mm bei 3 GHz, was bei einem praktischen Entwurf ausreichende Bedingungen sind.

Gemäß dem sechsten Aspekt dieser Ausführungsform der Erfindung wird definiert, wie die Zeitverläufe eingehen, wenn sich Signale aus mehreren Impulsen auf der Übertra gungsleitung 1 bewegen. Dieser Aspekt ist dadurch gekenn zeichnet, daß an den Verzweigungschip 62, der die längste Echozeit in bezug auf den Controller-Chip 61 hat, ein aktives Rückkehrtaktsignal geschickt wird, wobei dieser Verzweigungschip 62 seinerseits ein Datenstrobesignal erzeugt. Ferner ist das Verfahren, mit dem die Zeitver läufe erfaßt werden, mit denen Daten durch den Control ler-Chip empfangen werden, dadurch gekennzeichnet, daß der ein Rückwegtaktsignal erzeugende Verzweigungschip 62 erneut von der Übertragungsleitung 1 das Datenstrobesi gnal empfängt und seinerseits ein verzögertes Datenstro besignal nur dann erzeugt, wenn das Steuersignal vom Verzweigungschip 62 ein Lesebefehl ist. Als Ergebnis dessen ist es möglich, in Abhängigkeit von der Buslei tungslänge von 100 mm eine Übertragungsgeschwindigkeit von 3 GHz zu erzielen, wobei die optische Geschwindigkeit der Übertragungsleitung 1 den Wert 1,5.10⁸ m/s hat und t_pd = 2T ist.

Die Erfindung ist oben anhand besonderer Ausführungen im einzelnen erläutert worden. Die Erfindung ist jedoch nicht auf die obenbeschriebenen Ausführungsformen einge schränkt, sondern kann in verschiedener Weise modifiziert werden, ohne vom Umfang der Erfindung abzuweichen.

Beispielsweise ist in den obigen Ausführungsformen auf eine differentielle Übertragungsleitung zum Übertragen eines differentiellen komplementären digitalen Signals Bezug genommen worden. Die Erfindung ist jedoch auch dann anwendbar, wenn diese Übertragungsleitung durch eine normale Übertragungsleitung auf Basis einer Schaltungs struktur, in der eine Elektrode geerdet ist und eine gemeinsame Elektrode bildet, ersetzt ist. Ferner ist oben hauptsächlich eine Treiberschaltung auf Basis einer CMOS- Schaltungsstruktur erläutert worden. Selbstverständlich ist jedoch eine Bipolarschaltung angesichts der Schwie rigkeiten, Schwankungen der Schwellenspannung der CMOS- Schaltung zu reduzieren, und angesichts des Problems eines elektrostatischen Durchbruchs sehr dünner Oxidfilme der Gates besser.

Die Erfindung kann folgendermaßen zusammengefaßt werden.

In einer elektronischen Vorrichtung der Erfindung kann in einer Eingabe/Ausgabeschaltung, in der ein Treiber mit einem Busverdrahtungssystem, das eine Übertragungsleitung und eine an die Übertragungsleitung angepaßte Abschluß endschaltung umfaßt, kombiniert ist, eine Dämpfung der Signalenergie während der Übertragung beschränkt werden, ferner kann die elektromagnetische Störung zwischen benachbarten Übertragungsleitungen beschränkt werden, indem der Treiber als Stromumschalttyp spezifiziert wird und indem die Übertragungsleitungen als parallele Leitun gen mit gleicher Länge und einer charakteristischen Impedanz von höchstens 25 Ω spezifiziert werden. Daher kann eine Signalübertragung mit höherer Geschwindigkeit in einem Busverdrahtungssystem verwirklicht werden.

Insbesondere ist es möglich, die Signalübertragung mit höherer Geschwindigkeit in einer Richtung und in zwei Richtungen zwischen einem Controller-Chip, der mit einem Ausgangsende einer differentiellen Übertragungsleitung verbunden ist und einen differentiellen Treiber besitzt, und einem Speicher-Eingabe/Ausgabe-Schnittstellenchip, der von der differentiellen Übertragungsleitung abge zweigt und mit dieser verbunden ist und einen differenti ellen Empfänger und einen differentiellen Treiber umfaßt, zu verbessern. Daher kann eine elektronische Vorrichtung geschaffen werden, mit der eine Hochgeschwindigkeits- Übertragungsleitung eines Busverdrahtungssystems verwirk licht werden kann.

Claims

1. Elektronische Vorrichtung, gekennzeichnet durch
eine Übertragungsleitung (1),
eine Abschlußschaltung (2), die an die Übertra gungsleitung (1) angepaßt ist,
eine Treiberschaltung (3), die an ein Busverdrah tungssystem ein komplementäres Signal liefert und die Übertragungsleitung (1) und die Abschlußendschaltung (2) umfaßt,
eine Leiterplatte (5), die die Übertragungslei tung (1) und die Abschlußendschaltung (2) enthält, und
einen ersten integrierten Schaltungschip (41), der die Treiberschaltung (3) umfaßt und auf der Leiter platte (5) angebracht ist,
wobei die Übertragungsleitung (1) eine Busstruk tur hat, in der eine Leitung mit einer charakteristischen Impedanz von höchstens 25 Q, die aus zwei gegenüberlie genden Leitungen (4) gebildet ist, so angeordnet ist, daß die gegenüberliegenden Leitungen (4) zueinander parallel sind und die gleiche Länge besitzen.

2. Elektronische Vorrichtung nach Anspruch 1, da durch gekennzeichnet, daß die Treiberschaltung (3) vom Stromumschalttyp ist.

3. Elektronische Vorrichtung nach Anspruch 2, da durch gekennzeichnet, daß ein reiner Widerstand mit der Treiberschaltung (3) in Serie geschaltet ist, um einen Durchlaßwiderstand zu bilden, der wenigstens gleich der charakteristischen Impedanz der Übertragungsleitung (1) ist und vorzugsweise wenigstens dreimal so groß wie die charakteristische Impedanz der Übertragungsleitung (1) ist.

4. Elektronische Vorrichtung nach Anspruch 1, da durch gekennzeichnet, daß ein zweiter integrierter Schal tungschip (43) so angeschlossen ist, daß er eine Empfän gerschaltung (7) besitzt, die von der Übertragungsleitung (1) abgezweigt und mit dieser verbunden ist und eine hohe Impedanz von wenigstens 1 kΩ besitzt.

5. Elektronische Vorrichtung nach Anspruch 4, da durch gekennzeichnet, daß dann, wenn die Empfängerschal tung (7) über eine Verzweigungsleitung (9) mit Übertra gungsleitungsstruktur mit einer Länge von höchstens von 4 mm angeschlossen ist, ein reiner Widerstand von 0,4 bis 1 kΩ mit beiden gegenüberliegenden Leitungen (4) des Übertragungsleitungspaars an einem Abzweigungsabschnitt der Verzweigungsleitung (9) in Serie geschaltet ist.

6. Elektronische Vorrichtung nach Anspruch 5, da durch gekennzeichnet, daß eine Isolierschicht (20) zwi schen der Übertragungsleitung (1) und der Verzweigungs leitung (9) eine Dicke (t₃) besitzt, die um ein Vielfa ches größer als die Dicke (t₁, t₂) einer Isolierschicht (5) zwischen den beiden gegenüberliegenden Leitungen (4) sowohl der Übertragungsleitung (1) als auch der Verzwei gungsleitung (9) ist.

7. Elektronische Vorrichtung nach Anspruch 1, da durch gekennzeichnet, daß eine Versorgungs-/Masse-Leitung (29) eine Übertragungsleitungsstruktur besitzt und vom ersten integrierten Schaltungschip (41), der die Treiber schaltung (3) umfaßt, aufgefächert ist.

8. Elektronische Vorrichtung nach Anspruch 7, da durch gekennzeichnet, daß die Übertragungsleitung (1) der Versorgungs-/Masse-Leitung (29), die ein Paar (4) aus einer Versorgungsleitung und einer Masseleitung besitzt, eine charakteristische Impedanz besitzt, die höchstens gleich der charakteristischen Impedanz einer Signallei tung (1) ist.

9. Elektronische Vorrichtung nach Anspruch 1, da durch gekennzeichnet, daß ein zweiter integrierter Schal tungschip (43) mit einer Treiberschaltung (3) des Stromumschalttyps von der Übertragungsleitung (1) abge zweigt ist, der erste integrierte Schaltungschip (41) eine Empfängerschaltung (7) mit hoher Impedanz besitzt und ein von der Treiberschaltung (3) des zweiten inte grierten Schaltungschips (43) geschicktes komplementäres Signal von der Empfängerschaltung (7) des ersten inte grierten Schaltungschips (41) empfangen wird.

10. Elektronische Vorrichtung nach Anspruch 9, da durch gekennzeichnet, daß das von der Treiberschaltung (3) zur Übertragungsleitung (1) laufende Signal in jeder Richtung zur Empfängerschaltung (7) bzw. zur Abschlußend schaltung (2) die halbe Amplitude besitzt, wobei die Signalenergie bei der Empfängerschaltung (7) vollständig reflektiert wird, wodurch die ursprüngliche Amplitude wiederhergestellt wird, so daß die Empfängerschaltung (7) normal arbeitet, während die Signalenergie, die zur Abschlußendschaltung (2) läuft, absorbiert und abgeführt wird.

11. Elektronische Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß dann, wenn die Treiberschal tung (3) mit einer Verzweigungsleitung (9) mit Übertra gungsleitungsstruktur verbunden ist, ein Chip (46) eines Bus-Sender/Empfänger-Gatters, der nur eine aktive Ver zweigungsleitung öffnet, in einen Verzweigungsabschnitt der Verzweigungsleitung (9) eingefügt ist und die Ver zweigungsleitung (9) eine charakteristische Impedanz besitzt, die niedriger als diejenige der Übertragungslei tung (1) und vorzugsweise halb so groß wie diejenige der Übertragungsleitung (1) ist.

12. Elektronische Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß der Chip (46) des Bus-Sen der/Empfänger-Gatters eine Sammelchip-Struktur besitzt, in der mehrere Übertragungsleitungen mit Gattern verbun den sind, und schräg angeordnet ist, so daß er der Ver sorgungs-/Masse-Leitung (29) folgt.

13. Elektronische Vorrichtung nach Anspruch 1, da durch gekennzeichnet, daß ein zweiter integrierter Schal tungschip (43) mit einer Empfängerschaltung (7) und einer Treiberschaltung (3) des Stromumschalttyps von der Über tragungsleitung (1) abgezweigt und mit dieser verbunden ist, der erste integrierte Schaltungschip (41) eine Treiberschaltung (3) und eine Empfängerschaltung (7) mit hoher Impedanz besitzt und ein komplementäres Signal bidirektional zwischen den Treiber- und Empfängerschal tungen (3, 7) des ersten integrierten Schaltungschips (41) und den Empfänger- und Treiberschaltungen (7, 3) des zweiten integrierten Schaltungschips (43) übertragen wird.

14. Elektronische Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß zwischen die Eingangs- und Ausgangsenden der Übertragungsleitung (1) eine Schaltung eingefügt ist, in der ein Widerstand und ein Gatter mit hoher Impedanz während der Ausgabe und mit angepaßtem Ende während der Eingabe mit einem Ausgang einer Schal tung in Serie geschaltet sind, die eine Kombination aus Treiber- und Empfängerschaltungen (3, 7) des ersten integrierten Schaltungschips (41) ist.

15. Elektronische Vorrichtung nach Anspruch 14, da durch gekennzeichnet, daß dann, wenn die Empfängerschal tung (7) und die Treiberschaltung (3) des zweiten inte grierten Schaltungschips (43) mit einer Verzweigungs leitung (9) mit Übertragungsleitungsstruktur verbunden sind, ein Chip (46), in dem ein Bus-Sender/Empfänger- Gatter und ein hoher Widerstand parallelgeschaltet sind, in einen Verzweigungsabschnitt der Verzweigungsleitung (9) eingefügt ist und das Bus-Sender/Empfänger-Gatter geöffnet wird, wenn der erste integrierte Schaltungschip (41) Signale ausgibt, und das Bus-Sender/Empfänger-Gatter geschlossen wird, wenn der erste integrierte Schaltungs chip (41) Signale empfängt, so daß an den hohen Wider stand Energie geliefert wird.

16. Elektronische Vorrichtung nach Anspruch 1, da durch gekennzeichnet, daß die Treiberschaltung (3) des ersten integrierten Schaltungschips dann, wenn zweite bis n-te integrierte Schaltungschips (43) von der Übertra gungsleitung (1) abgezweigt und mit dieser verbunden sind, eine Steuerungsfunktion besitzt und dann, wenn sich Signale aus mehreren Impulsen durch die Übertragungslei tung (1) bewegen, ein Zeitverlauf in der Weise berück sichtigt wird, daß der erste integrierte Schaltungschip (41) Echozeiten der zweiten bis n-ten integrierten Schal tungschips (43) mißt, an einen integrierten Schaltungs chip, der die längste Echozeit besitzt, ein aktives Rückwärts-Taktsignal geliefert wird, der integrierte Schaltungschip (41), an den das aktive Rückwärts-Taktsi gnal geliefert wird, ein Vorwärtstaktsignal erfaßt, der erste integrierte Schaltungschip (41) auf der Grundlage des erfaßten Rückwärts-Taktsignal ein Rückwärts-Taktsi gnal erzeugt und der integrierte Schaltungschip (41), an den das aktive Rückwärts-Taktsignal geliefert wird, seinerseits ein Datenstrobesignal erzeugt.

17. Elektronische Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß die Zeitsteuerung für Daten, die vom ersten integrierten Schaltungschip (41) empfangen werden sollen, in der Weise erfolgt, daß ein integrierter Schaltungschip, der ein Rückwärts-Taktsignal erzeugt, ein Datenfreigabesignal von der Übertragungsleitung nur dann empfängt, um das Datenfreigabesignal als verzögertes Datenfreigabesignal auszugeben, wenn ein Steuersignal vom ersten integrierten Schaltungschip (41) ein Lesebefehl ist.

18. Elektronische Vorrichtung nach Anspruch 1, da durch gekennzeichnet, daß die Übertragungsleitung eine differentielle Übertragungsleitung (1) ist, die ein differentielles komplementäres Signal überträgt, die Treiberschaltung eine differentielle Treiberschaltung (3) ist und die Empfängerschaltung eine differentielle Emp fängerschaltung (7) ist.

19. Elektronische Vorrichtung nach Anspruch 1, da durch gekennzeichnet, daß der erste integrierte Schal tungschip ein Controller-Chip (41) ist, der mit einem Ausgangsende der Übertragungsleitung (1) verbunden ist, und der zweite integrierte Schaltungschip ein Speicher- Eingabe/Ausgabe-Schnittstellenchip (43) ist.