DE19961727A1

DE19961727A1 - Schaltungsanordnung mit einer Datenübertragungsvorrichtung

Info

Publication number: DE19961727A1
Application number: DE19961727A
Authority: DE
Inventors: Martin Czech; Michael Albert
Original assignee: TDK Micronas GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1999-12-21
Filing date: 1999-12-21
Publication date: 2001-07-05
Also published as: US20010013078A1; EP1115066A2; EP1115066B1; US6928506B2; DE50014917D1; EP1115066A3

Abstract

Die Erfindung betrifft eine Schaltungsanordnung mit zwei oder mehreren über eine Datenübertragungsvorrichtung kooperierenden Schaltungsteilen. Die Erfindung löst das Problem des doppelten Flächenaufwandes für je zwei Speichereinrichtungen für jeweils einen Empfänger dadurch, daß der Datenbus selbst die Rolle einer diese Speichereinrichtungen, nämlich der als Master fungierenden Speichereinrichtung, übernimmt. Hierzu ist lediglich eine leichte Änderung der Ablaufsteuerung erforderlich sowie eine einzige Speichereinrichtung auf dem Datenbus zu integrieren, die die Rolle der nicht mehr benötigten Speichereinrichtung für jeden Datenempfänger übernimmt. Durch die Einsparung einer jedem Empfänger zugeordneten Speichereinrichtung kann der für die Kommunikationsbusse vorgesehene Bereich auf dem Halbleiterchip in der Fläche optimiert werden.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit zwei oder mehreren über eine Datenübertragungsvorrichtung kooperierenden Schaltungsteilen.

Derartige Schaltungsanordnungen weisen beispielsweise eine digitale und/oder eine analog/digitale integrierte Schaltung (sogenannte mixed-signal ICs) auf. Eine derartig aufgebaute Schaltungsanordnung ist schematisch in der Fig. 1 darge stellt, wobei ein erster Schaltungsteil mit dem Bezugszeichen 1, ein zweiter Schaltungsteil mit dem Bezugszeichen 2 und Da tenübertragungsvorrichtungen zwischen dem ersten Schaltungs teil 1 und dem zweiten Schaltungsteil 2 mit dem Bezugszeichen 3 bezeichnet sind.

Der erste Schaltungsteil bezeichnet hier die bereits erwähnte integrierte Schaltung, die in den zweiten Schaltungsteil ein gebettet ist und über Kommunikationsbusse oder Verbindungs leitungen mit diesem verbunden ist. Der zweite Schaltungsteil kann Ausgangspads bzw. Bondpads aufweisen. Auf diese Bondpads können Ausgangsanschlüsse, die die Schnittstelle der Schal tungsanordnung und damit der integrierten Schaltung zur Au ßenwelt bilden, gebondet werden. Es wäre jedoch auch denkbar, wenn der zweite Schaltungsteil ebenfalls als integrierte Schaltung ausgebildet ist, in die die integrierte Schaltung des ersten Schaltungsteils eingebettet ist. Derartig aufge baute Schaltungsanordnungen sind beispielsweise Vertreter der in der Fachwelt mit "Cell based systems" oder "Systems on si licon" oder "Circuits with embedded macros" bezeichneten in tegrierten Schaltungen. Bei integrierten Schaltungen dieser Art ist der erste Schaltungsteil (Cell bzw. Embedded Macro) häufig ein bereits existierender Funktionsblock, der "nur" in eine neue Umgebung (den zweiten Schaltungsteil) eingebettet wird.

Sowohl der erste als auch der zweite Schaltungsteil sind ty pischerweise durch ihre Funktionalität bzw. durch die verwen dete Herstellungstechnologie, insbesondere beim Chip-Bonding, beim ESD-Schutz, etc., in der benötigten Chipfläche festge legt, so daß eine weitere Chipflächenoptimierung ohne größere Eingriffe in die Funktionalität bzw. die Technologie nicht ohne weiteres möglich ist. Die Chipfläche wird jedoch häufig wesentlich durch die zwischen den Schaltungsteilen benötigte Datenübertragungsvorrichtung bestimmt. Insbesondere bei sehr komplexen Systemen, wie beispielsweise Signalprozessoren, Prozessoren, Mikrocontrollern, etc., kann diese mitunter sehr viel größer ausgebildet sein, als die integrierte Schaltung selbst.

Eine typische Datenübertragungsvorrichtung 3 ist schematisch in Fig. 2 dargestellt, wobei mit S ein Datensender mit E ein Datenempfänger und mit DB ein Datenbus bezeichnet ist. Der Datensender S sendet Daten über einen ersten Datenpuffer P1 und über den Datenbus DB an eine Vielzahl N von Datenempfän gern E. Jedem der Datenempfänger E ist dabei ein zweiter Da tenpuffer P2 und jeweils zwei Speichereinrichtungen Sp1, Sp2 zugeordnet. Die beiden dem Datenempfänger E zugeordneten Speichereinrichtungen Sp1, Sp2 sind hier in sogenannter Ma ster-Slave-Struktur angeordnet, die bei einer Datenübertra gung eine exakte Übergabe der Daten vom Datenbus DB zum Da tenempfänger gestattet. Dies wird ermöglicht durch eine ei gens dafür vorgesehene Ablaufsteuerung St, die die als Master agierende erste Speichereinrichtung Sp1 öffnet und erst dann wieder schließt, wenn diese aktualisierte, d. h. gültige Daten aufweist. In diesem Augenblick wird unter Steuerung der Ab laufsteuerung St die erste Speichereinrichtung Sp1 geschlos sen und die als Slave agierende zweite Speichereinrichtung Sp2 geöffnet. So kann gewährleistet werden, daß empfängersei tig nur gültige, fehlerfreie Daten ausgelesen werden.

Allerdings wird für eine solche Datenübertragungsvorrichtung 3 der benötigte Flächenaufwand für jeweils zwei Speicherein richtungen Sp1, Sp2 um so größer, je mehr Empfänger E an den Datenbus DB angeschlossen sind. Dadurch und durch layoutbe dingte Maßnahmen kann es dazu kommen, daß der in Fig. 1 mit 3 bezeichnete Bereich im Vergleich zur integrierten Schaltung 1 und zum Padbereich 2 unverhältnismäßig groß wird. Das Pro blem eines doppelten Flächenaufwandes für jeweils zwei Spei cherelemente für jeden Empfänger E ist daher allein schon aus Kostengründen häufig nicht akzeptabel.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine gattungsgemäße Schaltungsanordnung bereitzustellen, die ein flächenoptimiertes Design der Datenübertragungsvorrich tung aufweist.

Erfindungsgemäß wird diese Aufgabe durch eine Schaltungsan ordnung mit den Merkmalen des Patentanspruchs 1 gelöst. Dem gemäß ist eine Schaltungsanordnung mit zwei oder mehreren über eine Datenübertragungsvorrichtung kooperierenden Schal tungsteilen vorgesehen,

- bei der ein Schaltungsteil als Datensender konfigurierbar ist und über einen Datenbus mit mindestens einem Datenemp fänger des jeweils anderen Schaltungsteils verbunden ist,
- bei der der Datenbus einen ersten steuerbaren Datenpuffer und eine erste Speichereinrichtung aufweist,
- bei der jedem Datenempfänger jeweils ein zweiter steuerba rer Datenpuffer und eine zweite steuerbare Speicherein richtung zugeordnet ist,
- wobei die als Master fungierende erste Speichereinrichtung und der oder die als Slave fungierenden zweiten Spei chereinrichtungen unter Steuerung einer Ablaufsteuerung in Master-Slave-Konfiguration interagieren können.

Erfindungsgemäß wird das Problem des doppelten Flächenaufwan des für je zwei Speichereinrichtungen für jeweils einen Emp fänger dadurch gelöst, daß der Datenbus selbst die Rolle ei ner dieser Speichereinrichtungen, nämlich der als Master fun gierenden Speichereinrichtung, übernimmt. Hierzu ist ledig lich eine leichte Änderung der Ablaufsteuerung erforderlich sowie eine einzige Speichereinrichtung auf dem Datenbus zu integrieren, die die Rolle der nicht mehr benötigten Spei chereinrichtung für jeden Datenempfänger übernimmt. Durch die Einsparung einer jedem Empfänger zugeordneten Speicherein richtung kann der in Fig. 1 mit 3 bezeichnete Bereich in der Fläche optimiert werden, was eine deutliche Flächenreduzie rung und damit eine Kostenreduktion zur Folge hat.

Diese Speichereinrichtungen können auf einfache Weise durch Kapazitäten und/oder durch Halteglieder realisiert werden. In einer besonders vorteilhaften Ausgestaltung wird das kapazi tive Element durch die sich aus der Kapazität der Datenbus leitungen zu einer oder mehrerer Referenzleitungen ergebenden Kapazität realisiert. In diesem Fall ist die Funktionsweise der erfindungsgemäßen Datenübertragungsvorrichtung auch dann noch gewährleistet, wenn kein eigens dafür vorgesehenes kapa zitives Element C vorgesehen ist.

Typischerweise ist eine einzige Ablaufsteuerung zur Steuerung für alle steuerbaren Datenpuffer und Speichereinrichtungen vorgesehen. Die Ablaufsteuerung kann jedoch vorteilhafterwei se auch auf zwei Schaltungsteile aufgeteilt werden, wenn dies eine weitere Flächenersparnis und/oder eine Vergrößerung der Arbeitsgeschwindigkeit zur Folge hat.

Die Erfindung eignet sich insbesondere bei sehr komplexen in tegrierten Schaltungen, wie beispielsweise Mikroprozessoren, Mikrocontroller und Signalprozessoren.

Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen, der folgenden Beschrei bung und den Figuren entnehmbar.

Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei

Fig. 1 schematisch den Aufbau einer gattungsgemäßen Schal tungsanordnung;

Fig. 2 schematisch den Aufbau einer bekannten Datenübertra gungsvorrichtung zwischen einem als Datensender agie renden ersten Schaltungsteil und mindestens einem als Datenempfänger fungierenden zweiten Schaltungsteil;

Fig. 3 ein erstes Ausführungsbeispiel einer erfindungsgemä ßen Datenübertragungsvorrichtung;

Fig. 4 ein zweites Ausführungsbeispiel einer erfindungsgemä ße Datenübertragungsvorrichtung.

In allen Figuren der Zeichnung sind gleiche oder funktions gleiche Elemente mit gleichen Bezugszeichen versehen worden.

Fig. 3 zeigt schematisch eine Datenübertragungsvorrichtung 3 zwischen einem als Datensender S fungierenden ersten Schal tungsteil und mindestens einem als Datenempfänger E fungie renden zweiten Schaltungsteil. Die Datenübertragungsvorrich tung 3 weist einen Datenbus DB zwischen Datensender S und Da tenempfänger E auf. In den Datenbus DB ist senderseitig ein erster Datenpuffer P1 angeordnet. Empfängerseitig sind eine Vielzahl N von Empfängerzellen Z₁ . . . Z_N vorgesehen. Jede Emp fängerzelle Z₁ . . . Z_N weist jeweils einen Datenempfänger E auf, dem jeweils eine zweite Speichereinrichtung Sp2 und ein zwei ter Datenpuffer P2 vorgeschaltet ist. Die Datenpuffer P1, P2 sind steuerbar und können in bekannter Weise mittels Inverter realisiert sein. Die zweite Speichereinrichtung Sp2 ist eben falls steuerbar und kann als gängiges Flip-Flop, Latch, etc., ausgebildet sein.

Zur Steuerung der Datenübertragung zwischen Datensender S und Datenempfänger E ist eine Ablaufsteuerung St vorgesehen. Die Ablaufsteuerung St ist zu diesem Zwecke über Steuerleitungen mit dem Datensender S, dem Datenempfänger E, den Datenpuffern P1, P2 und der zweiten Speichereinrichtung Sp2 verbunden.

Erfindungsgemäß weist die Datenübertragungsvorrichtung 3 eine im Datenbus DB angeordnete erste Speichereinrichtung Sp1 auf. Die erste Speichereinrichtung Sp1 ist dabei derart angeord net, daß sie jeder Empfängerzelle Z₁ . . . Z_N eines Datenempfän gers E und somit der zweiten Speichereinrichtung Sp2 vorge schaltet ist. In Fig. 3 ist die erste Speichereinrichtung Sp1 als kapazitives Element C, das zwischen dem Datenbus DB und einem Referenzpotential angeschlossen ist, ausgebildet. Fig. 4 zeigt ein zweites Ausführungsbeispiel der erfindungs gemäßen Datenübertragungsvorrichtung 3, bei der die erste Speichereinrichtung Sp1 als Halteglied H, die an den Datenbus DB angeschlossen ist, ausgebildet ist.

Nachfolgend wird die Funktionsweise der in den Fig. 3 und 4 dargestellten Datenübertragungsvorrichtungen 3 näher erläu tert:
Der Datensender S sendet Daten über den Datenpuffer P1 und den Datenbus DB. Auf dem Datenbus DB werden die Daten entwe der dynamisch mittels der als kapazitives Element C ausgebil deten ersten Speichereinrichtung Sp1 (siehe Fig. 3) oder statisch mittels eines zusätzlichen Haltegliedes H (siehe Fig. 4) für eine gewisse Zeit gehalten. Dieses Halten bzw. Speichern erfolgt dadurch, daß der erste Datenpuffer P1 durch ein Steuersignal der Ablaufsteuerung St in einen hochohmigen Zustand gesteuert wird. Anschließend veranlaßt die Ablauf steuerung St über ein Steuersignal, daß die zweite Spei chereinrichtung Sp2 geöffnet wird, wodurch die gewünschten gültigen Daten, die auf dem Datenbus DB gespeichert sind, in die jeweilige zweite Speichereinrichtung Sp2 übertragen wer den. Anschließend wird die zweite Speichereinrichtung Sp2 wieder verriegelt. Der Datenbus DB kann dann beliebige Zu stände annehmen, d. h. er kann beispielsweise wieder Daten für den nächsten Datentransfer aufnehmen.

Das kapazitive Element C in Fig. 3 kann typischerweise durch eine integrierte oder diskret ausgebildete Kapazität reali siert. Besonders vorteilhaft ist es jedoch, wenn das kapazi tive Element C in Fig. 3 durch die sich aus der Kapazität der Datenbusleitungen zu einer oder mehrerer Referenzleitun gen ergebenden Kapazität realisiert wird. In diesem Fall ist die Funktionsweise der erfindungsgemäßen Datenübertragungs vorrichtung auch dann gewährleistet, wenn kein eigens dafür vorgesehenes kapazitives Element C vorgesehen ist. Es ist hier lediglich eine geeignete Veränderung der Ablaufsteuerung St, insbesondere der Ansteuerung des Datenpuffers P1, erfor derlich.

Die Ablaufsteuerung St kann vorteilhafterweise auch auf zwei Schaltungsteile St1, St2 aufgeteilt werden, wenn dies eine weitere Flächenersparnis und/oder eine Vergrößerung der Ar beitsgeschwindigkeit zur Folge hat. In diesem Fall, der in Fig. 4 dargestellt ist, ist ein erster Teil der Ablaufsteue rung St1 dem Datensender S zugeordnet und ein zweiter Teil der Ablaufsteuerung St2 jedem der Datenempfänger E zugeord net. Hierzu ist jeweils ein zusätzlicher Steuerbus Stb zwi schen den Ablaufsteuerungen St1, St2, der eine Kommunikation zwischen diesen ermöglicht, erforderlich.

Die erfindungsgemäße Schaltungsanordnung ist auf alle mögli chen Technologien anwendbar. Besonders vorteilhaft ist die Erfindung, wenn die Schaltungsanordnung als integrierte Schaltung vorliegt. Es wäre jedoch auch eine diskrete Reali sierung, über kurze oder sehr lange Distanzen, denkbar. Prin zipiell ist die erfindungsgemäße Datenübertragungsvorrichtung für alle digitalen, analogen, Mixed-Signal- (d. h. ana log/digital) Schaltungsanordnungen anwendbar. Jedoch ist die Erfindung nicht ausschließlich auf elektrische Schaltungsan ordnungen eingeschränkt, sondern auch auf pneumatisch ausge bildete Schaltungsanordnungen erweiterbar. Für den Fall einer Übertragungsvorrichtung in der Pneumatik sind beispielsweise die Datenpuffer als Ventile, die Speichereinrichtungen als Druckbehälter und die Datenbusse als übliche Leitungen zu realisieren.

Der besondere Vorteil der Erfindung liegt in der großen Flä chenersparnis und somit der Materialersparnis. Hierfür ist lediglich eine leichte Änderung in der Ablaufsteuerung sowie die Hinzunahme einer Speichereinrichtung für alle zugeordne ten Empfänger, die sehr einfach in Form eines kapazitiven Elementes oder eines einfachen Haltegliedes realisiert werden können, erforderlich.

Bezugszeichenliste

1

erster Schaltungsteil; integrierte Schaltung

2

zweiter Schaltungsteil; Peripheriebereich

3

Datenübertragungsvorrichtung; Kommunikations bus
C kapazitives Element
DB Datenbus
E Datenempfänger
H Halteglied
P1, P2 erster/zweiter Datenpuffer
S Datensender
Sp1, Sp2 erste/zweite Speichereinrichtung
ST, St1, St2 Ablaufsteuerung
Stb Steuerbus
Z1-ZN Empfängerzellen

Claims

1. Schaltungsanordnung mit zwei oder mehreren über eine Da tenübertragungsvorrichtung (3) kooperierenden Schaltungstei len (1, 2),

- bei dem ein Schaltungsteil (1, 2) als Datensender (S) kon figurierbar ist und über einen Datenbus (DB) mit minde stens einem Datenempfänger (E) des jeweils anderen Schal tungsteils (1, 2) verbunden ist,
- bei dem der Datenbus (DB) einen ersten steuerbaren Daten puffer (P1) und eine erste Speichereinrichtung (Sp1) auf weist,
- bei dem jedem Datenempfänger (E) jeweils ein zweiter steu erbarer Datenpuffer (P2) und eine zweite steuerbare Spei chereinrichtung (Sp2) zugeordnet ist,
- wobei die als Master fungierende erste Speichereinrichtung (Sp1) und der oder die als Slave fungierenden zweiten Speichereinrichtungen (Sp2) unter Steuerung einer Ablauf steuerung (St) in Master-Slave-Konfiguration interagieren können.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Speichereinrichtung (Sp1) als kapazitives Ele ment (C) ausgebildet ist, dessen einer Anschluß mit dem Da tenbus (DB) und dessen anderer Anschluß mit einem Bezugspo tential verbunden ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß sich die Kapazität des kapazitiven Elements (C) aus der Leitungskapazität des Datenbusses (DB) bezüglich einer oder mehrerer Referenzleitungen ergibt.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Speichereinrichtung (Sp1) als Halteglied (H) ausgebildet ist.

5. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß eine einzige Ablaufsteuerung (ST) vorgesehen ist, die da zu ausgelegt ist, sämtliche dem Datensender (S) und dem oder den Datenempfängern (E) zugeordnete Datenpuffer (P1, P2) und zweite Speichereinrichtungen (Sp2) zu steuern.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Ablaufsteuerung (St1, St2) einen ersten, dem Daten sender (5) zugeordneten Steuerteil (St1) zur Steuerung des ersten Datenpuffers (P1) aufweist sowie einen jedem der Da tenempfänger (E) zugeordneten, zweiten Steueranteil (St2) aufweist, die jeweils die entsprechenden zweiten Datenpuffer (P1) und zweiten Speichereinrichtungen (Sp2) steuern, wobei ein Steuerbus (STB) zwischen erstem und zweitem Steuerteil (St1, St2) zur Datenkommunikation vorgesehen ist.

7. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß mindestens einer der Schaltungsteile (1, 2) Bestandteil mindestens einer integrierten Schaltung (1) ist.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß mindestens einer der Schaltungsteile (1, 2) Bestandteil eines Peripheriebereichs (2) der integrierten Schaltung (1) zur Aufnahme der Anschlußpads der Ein/Ausgabeanschlüsse ist.

9. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltungsanordnung mindestens einen Mikroprozessor und/oder Mikrocontroller und/oder mindestens einen Signalpro zessor mit einer vorgegebenen Menge an Zuständen aufweist.