DE2011794B2 - Halbleiterspeicheranordnung - Google Patents
HalbleiterspeicheranordnungInfo
- Publication number
- DE2011794B2 DE2011794B2 DE2011794A DE2011794A DE2011794B2 DE 2011794 B2 DE2011794 B2 DE 2011794B2 DE 2011794 A DE2011794 A DE 2011794A DE 2011794 A DE2011794 A DE 2011794A DE 2011794 B2 DE2011794 B2 DE 2011794B2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- row
- column
- semiconductor memory
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 31
- 238000003860 storage Methods 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 20
- 230000005669 field effect Effects 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
so Die vorliegende Erfindung betrifft eine Halbleiterspeicheranordnung
mit einer Anzahl von auf einem gemeinsamen Substrat angeordneten bistabilen Speicherelementen, von denen jedes ein einziges,
zwischen zwei verschiedenen Schwellenwerten umschaltbares, bistabiles Feldeffekt-Halbleiterbauelement
mit zwei einen leitenden Kanal begrenzenden Hauptelektroden und einer Steuerelektrode enthält, ferner mit
einer Schreibschaltung zum Schalten eines oder mehrerer gewählter Speicherelemente auf einen seiner
beiden Schwellenwerte, und mit einer Leseschaltung zum Wahrnehmen des Schwellenwertes einer oder
mehrerer gewählter Speicherelemente ohne Beeinflussung des Schwellenwertes der gewählten Speicherelemente.
fts Bistabile aktive Speicherelemente wie bestimmte
Transistortypen werden seit einigen Jahren auf ihre Brauchbarkeit für Speicherwerke von elektronischen
Datenverarbeitungsanlagen untersucht und erprobt.
Eigenschaften, die diese Speicherelemente für eine derartige Anwendung besonders wünschenswert erscheinen
lassen, sind ihre hohe Arbeitsgeschwindigkeit, ihre geringe Größe, ihr potentiell niedriger Preis sowie
die Möglichkeit, sie in integrierter Form auszubilden, ledoch hat es sich als schwierig erwiesen, derartige
Speicherelemente in Form einer Speichermatrix zu organisieren, ohne daß zusätzliche Sehaltungsmaßnahmen
für die Signalschleusung während des Eir.speicherns und des Auslesens getroffen werden. Eines der
dabei auftretenden Probleme besteht darin, daß beim Einschreiben von Information in ein bestimmtes
Speicherelement die in den übrigen Speicherelementen gespeicherten Daun nicht zerstört werden dürfen. Das
gleiche gjjt fUr das Auslesen der Information aus einem
Speicherelement, bei welchem die in den übrigen Speicherelementen gespeicherte Information nicht
verändert oder zerstört werden darf.
In der Arbeit »An Electrically Alterable Non-Volatile
Semiconductor Memory« von R. E. Oleksiak, A. J. Lincoln und H. A. R. Wegener in GOMAC
PROCEEDINGS OF 1968, ist eine Lösung für dieses Problem vorgeschlagen, die jedoch nicht vollständig
befriedigt. Bei der dort beschriebenen Speicheranordnung handelt es sich um einen wortorganisierten
Speicher unter Verwendung von bistabilen MNS-Bauelementen (Metall-Nitrid-Halbleiter-Bauelementen),
deren Schwellenspannung durch Anlegen einer Spannung zwischen Gitter (Steuerelektrode) und Suustrat
gesteuert wird. Die Modulation der Substratspannung, wie in Fig. 1 dargestellt, setzt voraus, daß jede Reihe
(entsprechend jeder Ziffernzeile eines Speichers) ihr eigenes örtlich begrenztes Substrat hat. das von den
örtlich begrenzten Substraten der anderen Reihen elektrisch isoliert ist. Während, wie in der genannten
Arbeit angegeben, die Anordnung in integrierter Form aufgebaut werden kann, ist das hierfür erforderliche
Herstellungsverfahren aufwendig und folglich kostspielig da für die isolierenden »Schächte« zwischen den
einzelnen örtlichen Substraten äußerst schwierige Extradiffusionsschritte erforderlich sind und hierdurch
die Fabrikationsausbeute sich entsprechend verringert.
Im Betrieb eines derartigen Speichers wird, während die Quellenelektrode jedes Elements mit dem dazuge-
' ;t, die Abflußeleklrode im Elemente dadurch gestört wird. Dies wird am besten aus
F i g. 1 ersichtlich, die das Schaltschema der bekannten Speicheranordnung unter Verwendung von bistabilen
Bauelementen vom p-Leitungstyp wiedergibt Für die Einstellung eines Bauelements auf seinen hohen
Schwellenwert (Vtii) und auf seinen niedrigen Schwellenwert
CVr;.; muß an das Gitter jeweils eine Spannung
gegenüber dem Substrat von 50 Vo'it in der Durchlaßrichtung
bzw. in der Sperrichtung gelegt werden, ίο Fig. i entspricht dem wortorganisierten 4 χ4-Speicher
gemäß Fig.4 der obengenannten Veröffentlichung von Oleksiak und Mitarbeitern. Außer den
mit 1-1 bis 4-4 bezeichneten Speicherelementen ist ein Teil der Adressierschaltung dargestellt, die vier
Siiicium-Planar-P-Kanal-IGFET vom Anreicherungstyp
enthält, deren Gilterelektroden, Substrate und Quellenelektroden mit entsprechenden Klemmen VRG; Vi bzw.
Vi verbunden sind.
Wenn das Element !-! des bekannten Speichers (Fig. 1) auf den hohen Schwellenwert eingestellt
werden soll, muß der Klemme B 1 eine Spannung von + 50 Voll zugeführt werden, wodurch jede Quelle und
jedes Substrat, die an die Klemme B 1 angeschlossen sind, mit +50 Volt beaufschlagt werden und die
2s Klemme WD 1 an Masse gelegt wird. Dadurch werden
jedoch nichtgewählte Elemente in der dem gewählten Element gemeinsamen Zeile oder Spalte gestört, wie
eine Überprüfung der Nachbarelemente ergibt Und zwar werden die Gitter der Elemente 21, 3-1 und 4-1
durch die geerdete Klemme WDl ebenfalls mit
Massepotential beaufschlagt. Damit nun der Schwellenwert des Elements 2-1 ungestört bleibt muß dessen
Substrat, das sämtlichen Elementen der Zeile 2 gemeinsam ist. ebenfalls auf Massepotential^ je legt
werden. Dies wiederum erfordert, d° wenn es nicht gestört werden soll, mit
an die Klemme WD 2 angeschaltet ist, tial gelegt wird. Durch die Erdung von
jedoch auch das Gitter des Elementes 1-2 aut Massepotential gelegt. Die Quelle und das Substrat des
Elements 1-2, die an ßl liegen, erhalten dagegen die
Spannung + 50 Voll. Es ist daher unmöglich, ein und nur ein Element dadurch auf den hohen Schwellenwert
einzustellen, daß man Substrat-Quelle mit Massepotential und das Gitter mit der vollen Wählamphiude
kh» »Is einen Parallelplauenkondensa.or
den'
die ,olle
Gitter die andere Platte und die Nitridschicht zwischen ; Gitter und Substrat den ladungsspeicherr.den Isolator
bildet. Diese Betriebsweise schließt aus, daß die Anordnungen durch Aufdampfen oder Eindiffundieren
von Transistoren auf isolierendem Substratmaterial, wie Glas oder Saphir, hergestellt werden.
Als direkte Folge des Anlegens der Betriebsspannung zwischen Substrat und Gitter statt zwischen Gitter.
Quelle und Abfluß muß bei der bekannten Anordnung die für die Einstellung eines Speicherelements auf
entweder die hohe oder die niedrige Schwellenspan- 6c nung erforderliche Spannungsamplitude in zwei Hälften
aufgeteilt werden und die eine Hälfte der Spannung (Halbwählspannung) dem Gitter, dagegen die andere
Spannungshälfte dem Substrat der gewählten Elemente zugeführt werden. Es ist beispielsweise nicht möglich.
das Substrat eines Elements zu erden und die volle Wählspannung dem Gitter dieses Elements zuzuführen
inHer umgekehrt), ohne daß der Zustand anderer
zuführt. Es sei wiederum angenommen, daß das Element 1-1 auf den niedrigen Schwellenwert eingestellt werden
soll. Zu diesem Zweck muß WD 1 mit +50 Volt und die Klemme ßl mit Massepotential beaufschlagt werden
Damit das Element 2-1 ungestört bleibt, muß desser SuDstrat und Quelle, die gemeinsam an der Klemme B ί
liegen, eine Spannung von +50 Volt zugeführt werden Die Beaufschlagung der Klemme ß2 mit +50 VoI
erfordert, daß auch das Gitter des Elements 2-2 mit + 5( Volt beaufschlagt wird, damit dieses Element seinei
Zustand nicht ändert. Dies erfordert, daß die Klemm«
VVD 2 an + 50 Volt gelegt wird. Da jedoch B 1 an Massi
liegt, ist das Gitter des Elements 1-2 gegenüber den
Substrat um 50 Voll sperrgespannt, so daß das Elemen
1-2 umschaltet.
Es ergibt sich somit, daß bei Anlegen der volle
Wählspannung an entweder das Gitter oder da
Substrat bei geerdetem Substrat bzw. Gitter sämtlich
Elemente in der Spalte, welche die betreffende Gitterleitung gemeinsam haben, oder in der Zeile.
welche das betreffende örtliche Substrat gemeinsam haben, beeinflußt werden, so daß es unmöglich ist.
jeweils immer nur ein einziges Element einzustellen oder zu schalten.
Bei der bekannten Anordnung werden daher die 50 Volt in zwei Hälften (Halbwählspannung) beiderseits
eines Bezugspotentials aufgeteilt. Dies erfordert die Verwendung einer bipolaren Spannungsquelle mit
beispielsweise Massepotential (Nullspannung), + 25 Volt und — 25 Volt. Dabei wird die Spannung von +25
Volt entweder dem Gitter oder dem Substrat der gewählten Elemente und die Spannung von -25 Volt
der jeweils anderen der beiden Elektroden, d. h. dem Substrat bzw. dem Gitter, zugeführt und werden die
Gitter oder Quellen der nichtgewählten Elemente auf Nullspannung gelegt, so daß die nichtgewählten
Elemente in einer Zeile oder Spalte mit einem gewählten Element nur mit der halben Wählspannung
(25 Volt) beaufschlagt werden.
Es wird daher bei dieser Anordnung während des Schreibzyklus eine bipolare Spannungsquelle benötigt,
die eine Bezugsspannung sowie eine bezüglich dieser positive und eine bezüglich dieser negative Spannung zu
liefern vermag. Außerdem wird dabei jedes Element in der Spalte oder Zeile eines gewählten Elements durch
die zwischen seinem Gitter und Substrat auftretende halbe Wählspannung beeinflußt.
Der vorliegenden Erfindung liegt dementsprechend die Aufgabe zugrunde, eine Halbleiterspeicheranordnung
anzugeben, bei der die nicht gewählten Speicherelemente weniger beansprucht werden als bei vergleichbaren
bekannten Halblejterspeicheranordnungen.
Diese Aufgabe wird durch die im Patentanspruch 1 unter Schutz gestellte Erfindung gelöst.
Die Halbleiterspeicheranordnungen gemäß der Erfindung haben nicht nur den Vorteil, daß die Beanspruchung
nicht gewählter Speicherelemente kleiner ist als bei bekannten vergleichbaren Speichern, sondern auch,
daß sie sich durch einen besonders einfachen Aufbau auszeichnen. Insbesondere wird bei bestimmten Ausführungsbeispielen
nur eine Betriebsspannung einer einzigen Polarität bezüglich Masse oder Bezugsspannung
benötigt.
Die Unteransprüche befeffen Weiterbildungen und vorteilhafte Ausgestaltungen der Erfindung.
Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher
erläutert. Es zeigt
F i g. 1 ein Schaltbild einer bekannten Speichermatrix, auf das oben bereits Bezug genommen worden ist,
Fi g. 2 ein Diagramm der Abhängigkeit der Schwellenspannung
eines für die Halbleiterspeicheranordnungen gemäß der Erfindung geeigneten Bauelements von
der Spannung zwischen Gitter und Quelle, was die bistabile Charakteristik der erfindungsgemäß verwendeten
Bauelemente veranschaulicht,
F i g, 3a und 3b Schaltschemata einer erfindungsgemäßen Speichermatrix mit Angabe der für den Schreibund
den Lesezyklus erforderlichen Spannungen,
F i g. 4a, 4b, 4c und 4d Schaltschemata eines typischen
Speicherelements der Matrix unter verschiedenen Vorspannbedingungen und
Fig.5 die Querschnittsdarstellung eines Teils einer
erfindungsgemäßen Speicheranordnung.
Die für die erfindungsgemäße Speicheranordnung vorgesehenen Halbleiterbauelemente haben eine veränderliche
Schwellenspannung, die durch Anlegen einer eine gegebene Amplitude übersteigenden Spannung
zwischen Gitter und Quelle auf jeweils einen von zwei verschiedenen Werten eingestellt oder geschaltet
werden kann, wobei die eingestellte Schwellenspannung über einen erheblichen Zeilraum erhalten bleibt. Zu
dieser Klasse von Bauelementen gehören bistabile Feldeffekttransistoren mit M IS-Struktur (MlS =
Metall-lsolator-Halbleiter), die Ladung speichern können.
Ein spezielles Beispiel dieses Transistortyps ist der sogenannte MNS-Transistor (MNS = Metall-Nitrid-Silieium).
bei dem die Isolierschicht aus Siliciumnitrid besteht. Dieser Transistor läßt sich nach den üblichen
Herstellungsverfahren für MOS-Bauelemente (MOS =
Metall-Oxyd-Halbleiter) herstellen, wobei jedoch unmittelbar vor der Metallisierung die Kanaloxydschicht
sehr dünn gemacht und zwischen den Siliciumkanal und das Gitter eine Nitridschicht eingebracht wird. Der
Transistor, der entweder vom p-Typ (p-leitend) oder vom n-Typ (η-leitend) sein kann, hat zwei die Enden
eines stromleitenden Kanals bildende Hauptelektroden (Quelle und Abfluß) sowie eine Steuerelektrode (Gitter)
zum Steuern der Leitfähigkeit des Kanals. Der Transistor hat die gleichen allgemeinen Eigenschaften
wie ein normaler MOS-Transistor, mit Ausnahme der Tatsache, daß durch die zusätzliche isolierende Nitridschicht
über dem dünnen Oxydgebiet Ladung in der Isolierschicht gespeichert werden kann, was die in
F i g. 2 gezeigte Charakteristik ergibt.
F i g. 2 zeigt in idealisierter Darstellung die Hysteresischarakteristik
der Schwellenspannung f Vr^ als Funktion
der angelegten Gitter-Quellenspannung (Vas)eines typischen Bauelements der obengenannten Art. Die
Schwellenspannung ist definiert als diejenige Gitter-Quellenspannung, bei welcher der Stromfluß im Kanal
des Transistors einsetzen kann. Der Punkt Vtl entspricht dem niedrigen, der Punkt Vth dem hohen
Wert der Schwellenspannung Vr. Beispielsweise können Vtl 2 Volt und Vm 10 Volt betragen. Die
Bezugsspannung Vref entspricht derjenigen Gitter-Quellenspannung,
bei welcher der Transistor seinen Zustand ändert, d. h. schaltet. Der Wert von Vref hängt
von den Eigenschaften des jeweiligen Bauelements ab:
im vorliegenden Fall sei angenommen, daß dieser Wert zwischen ±5 und +15 Voll liegt und typischerweise
± 12 Volt beträgt.
Wenn Vgs kleiner als | Vref\ ist, so wird dadurch die
Schwellenwerteinstellung des Transistors nach F i g. 2 nicht beeinflußt. Wenn dagegen Vr anfänglich gleich
Vto ist und Vgs größer und negativer als - Vref gemacht wird, so folgt die Schwellenspannung der Hysteresiskurve
nach unten (wie in F i g. 2 gezeigt) und nimmt den Wert von Vn. an. Wenn Vgs anschließend auf OVoIt
erniedrigt wird, bleibt Vr auf Vn. Wenn die Schwellenspannung anfänglich Vn. ist und Vgs größer und
positiver als + Vref gemacht wird, folgt die Schwellenspannung der Hysteresiskurve nach oben und nimmt Vr
den Wert von Vw an. Wenn Vgs anschließend auf
Vo = OVoIt erniedrigt wird, bleibt Vr bei Vto.
Die Quellenelektrode (Quelle) eines Transistors mit η-Kanal sei im vorliegenden Fall als diejenige der
beiden die Kanalenden bildenden Elektroden definiert, an der die niedrigste (am wenigsten positive) Spannung
liegt. Entsprechend ist die Quellenelektrode eines Transistors mit p-Kanal diejenige der beiden die
Kanalenden bildenden Elektroden, an der die höchste (positivste) Spannung liegt.
Die erfindungsgemäße Speicheranordnung kann M Zeilen und N Spalten aufweisen, wobei M und /V ganze
Zahlen, und zwar mindestens 2, sind und M und N gleich oder ungleich sein können. Beispielsweise ist bei der in
Fig. 3a gezeigten Anordnung M = N = 5. leder s Schnittpunkt einer Zeile mit einer Spalte bildet eine
Bitstelle i-j. wobei / die Zeilennummer und / die
Spaltennummer bedeutet. |ede Bitstelle enthalt einen bistabilen MNS-Transistor vom η-Typ (mit η-Kanal) mil
einer Hysteresischarakteristik von der in Fig. 2 gezeigten Art. Jeder Transistor ist mit einer ersten
Elektrode 12 am einen Ende seines Kanals an eine Spalte Ck (k = \ ... N) und mit einer zweiten Elektrode
13 am anderen Ende seines Kanals an eine Zeile Rp (p — 1 ... M) angeschlossen. Ferner ist für jede Zeile ein
Steuerleiter Gg (g = \ ... M) vorgesehen, an den die
Transistoren der betreffenden Zeile mit ihren Gittern 11
angeschlossen sind, wobei k. ρ und q ganze Zahlen sind.
Die fünf Spalten Cl, C2, C3. C 4 und C5 können
während des Schreibzyklus an entweder eine Klemme 1 oder eine Klemme 2 und während des Lesezyklus an
Datenausgangsklemmen 41, 42, 43, 44 bzw. 45 angeschaltet werden. Die Datenausgangsklemmen 41
bis 45 sind über Ausgangsimpedanzen in corm der Widerstände 51, 52, 53, 54, 55 an eine Klemme 3
angeschlossen. Die Zeilen R 1, R 2. R 3. RA und R 5
können jeweils an entweder die Klemme 1 oder die Klemme 2 angeschaltet werden, und die Steuerleiter
G 1. G 2, G 3, G 4 und G 5 können jeweils an entweder die Klemme 1 oder die Klemme 2 oder die Klemme 3
angeschaltet werden.
Mit der gleichen Bezugsnummer bezeichnete Klemmen sind jeweils gemeinsam an den gleichen Spannungspunkt
angeschlossen. Dies ist in Fig. 3b veranschaulicht, wo die Spannungsquellen im gestrichelten
Block 20 als zwei Batterien 100 und 102 dargestellt sind. Ein wichtiges Merkmal der vorliegenden Anordnung
besteht darin, daß beide Batterien Spannungen der gleichen Polarität liefern und daß eine nur unipolare
Spannungsquelle (Quelle einer Spannung nur einer Polarität) während des Schreibzyklus benötigt wird.
Sämtliche Klemmen oder Anschlüsse 1 liegen an Masse (Nullpotential), sämtliche Anschlüsse 2 liegen am
positiven Pol der Batterie 100. und sämtliche Anschlüsse 3 liegen am positiven Pol der Batterie 102. Die
Amplitude der dem Anschluß 2 zugeführten Spannung + Vi ist größer als I VrefI und kann z. B. + 20 Voll
betragen. Die Amplitude der Spannung V2 ist größer als Vn. jedoch kleiner als I Vref\ und wird, wenn I Vreh
größer als 1 Vm| ist. weniger positiv gemacht als 5c
Vm[VrL
< V2 < I Vref\ oder Vm]. Typische Beispiele dieser Spannungen sind: Vtx = 2 VoIu V2 = 5 Volt.
Vref= ±12 Volt, Vm= 10 Volt
Bei der nachstehenden Erläuterung der Arbeitsweise der Speicheranordnung wird auch auf F i g. 4 Bezug
genommen, welche die einem typischen Element der Anordnung unter verschiedenen Betriebsbedingungen
zugeführten Spannungen wiedergibt.
Bei einer bevorzugten Betriebsart der Speichermatrix nach Fig.3a wird die Schwellenspannung sämtlicher
Elemente der Anordnung zunächst auf Vm eingestellt. Dies geschieht dadurch, daß sämtliche Steuerleiter mit
dem Anschluß 2 ( + 20 Volt) und sämtliche Zeilen- und Spaltenleiter mit dem Anschluß 1 (Masse) verbunden
werden. Ein typisches Element in dieser Schaltung ist in Fig.4a gezeigt (Element 10). Dies hat zur Folge, daß
jedes Element so weit durchlaßgespannt wird, daß seine Spannung Vcssehr viel höher liegt als + Vref. Während
des Einsiellvorgangs kann sich eine gewisse Spannungsdifferenz
zwischen den Elektroden 12 und 13 ergeben. Solange beispielsweise Vrii als ein Minimalwert
/wischen Gitter und jeder der Elektroden 12 und 13 vorhanden isi. kann eine Spannungsdifferenz zwischen
den Elektroden 12 und 13 bestehen, ohne dall der oben beschriebene Einstellvorgang dadurch verändert wird.
Wenn die positive Spannung vom Gitter entfernt wird, bleibt die Schwcllcnspannung jedes eingestellten
Transistors auf VnA und der Transistor leitet solange
nicht, wie die Amplitude seiner Gitterspannung die Quellenspannung nicht um mehr als Vrnübersteigt.
Nach dem Einsiellvorgang (Setzen) können eines oder mehrere gewählte Elemente auf den niederen
Schwellenwert Vn. rückgestcllt (rückgesetzt) werden, indem man sie in der in Fig. 4b veranschaulichten
Weise spannt. Eine Spannung von +20 Volt wird an Quelle und Abfluß des gewählten Elementes gelegt, und
sein Gitter wird auf Nullpotential gelegt. Wenn beispielsweise das Element l-l in Fig. 3a rückgesetzt
werden soll, wird der Steuerleitcr G 1 an den Anschluß 1
(Masse) angeschaltet und werden die Zeile R 1 und die Spalte Cl je mit dem Anschluß 2(+ 20 Volt) verbunden,
während sämtliche übrigen Zeilen und Spalten sowie Steuerleiter an den Anschluß 1 (Masse) angeschaltet
bleiben. Durch diese Spannungen wird das Gilter * 1 des
Transistors 1-1 gegenüber sowohl seiner Elektrode 12 als auch seiner Elektrode 13 um eine die Bezugsspannung
(VRfff= 12 Volt) übersteigende Spannung
(Vi =20 Volt) sperrgespannt. Nach Entfernen dieser Spannungen bleibt das Element 1-1 im Zustand seiner
niederen Schwellenspannung Vn.
Während der Zeit, da ein gewähltes Element, beispielsweise 1-1. auf Vtl rückgesetzt wird, werden die
übrigen Elemente der Matrixanordnung nicht gestört. Die nicht in der ersten Zeile oder der ersten Spalte
befindlichen Elemente sind mit ihren drei Elektroden an den Anschluß 1 (Nullpotential) angeschaltet und bleiben
selbstverständlich unbeeinflußt. Die Schwellenspannung der übrigen Elemente in der Spalte 1 wird nicht
verändert, da die Gitter-Quellenspannung dieser Elemente auf 0 Volt gehalten wird. Jedes der übrigen
Elemente in der Spalte 1 ist mit seiner einen Elektrode 12 an + Vi (20 Volt) angeschaltet, während sein Gitter
11 und seine andere Elektrode 13 an Masse liegen. Der Vorspannzustand dieser Elemente ist daher mit dem in
Fig.4c dargestellten Zustand identisch. Definitionsgemäß
ist die auf der niedrigsten Spannung liegende Elektrode 13 die Quellenelektrode, und da Vcs = 0 ist.
wird die Schwellenspannung nicht verändert, weil ein Anstieg der Abflußspannung bei Vcs = 0 den Ladungsspeicherrrsechanismus
nicht beeinflußt. Dies ermöglicht die Einfachheit der erfindungsgemäßen Schaltung
gegenüber der vorbekannten Schaltung gemäß dem Stand der Technik.
Die übrigen Elemente der Zeile R 1 sind jeweils mit ihrem Gitter Ii und ihrer ersten Elektrode 12 an die
Klemme 1 (Nullpotential) und mit ihrer zweiten Elektrode 13 über die Zeile Λ 1 an die Klemme 2 ( + 20
Volt) angeschlossen. Diese Elemente sind daher ebenfalls in der in Fig.4c gezeigten Weise vorgespannt,
wobei lediglich die Elektroden 12 und 13 vertauscht sind. Da die Transistoren bilaterale (in beiden
Richtungen leitende) Bauelemente sind, sind Abfluß und
Quelle untereinander vertauschbar, so daß definitionsgemäß
die Elektrode 12 jetzt als Quelle arbeitet. Da V<7s = 0 ist. bleibt die SehiVellenspann^ng der übrigen
Elemente in der Zeile R 1 unverändert.
509 544/172
Durch eine ähnliche Untersuchung wie oben läßt sich zeigen, daß jeweils eine beliebige andere Zahl (zwei,
drei, vier oder fünf) von Elementen in der gleichen Zeile rückgesetzt werden können, ohne daß die übrigen
Elemente der Matrixanordnung dadurch gestört werden. Es ist lediglich nötig, daß der Zeilenleiter an die
Klemme 2 ( + 20 Volt), die Steuerleitung der betreffenden Zeile an die Klemme 1 (Masse) und die Spaltenleiter
derjenigen Transistoren in der Zeile, die rückgesetzt werden sollen, an die Klemme 2 (+ 20 Volt) angeschlossen
werden.
Der Schwellenwert der Elemente kann jeweils zeilenweise abgefühlt oder abgelesen werden, indem die
Spalten Cl, C2, C3, C4 und C5 an die Datenausgangsklemmen
41,42,43,44 bzw. 45. sämtliche Zeilen und die
Steuerleitungen der nichtgewählten Zeilen an die Klemme 1 (Masse), die Steuerleitung der gewählten
Zeile an die Klemme 3 ( + 5 Volt) und die Zeilenleitung der gewählten Zeile an die Klemme 1 (Masse)
angeschlossen werden. Die an dem gewählten (abzulesenden) Element bei derartiger Verschaltung vorhandenen
Spannungen sind in Fig. 4d dargestellt.
Es sei angenommen, daß die Zeile 1 abgelesen werden soll und daß das Element 1-1 auf Vn. und die übrigen
Elemente 1-2 ... 1-5 auf Vth gesetzt sind. Da die dem Gitter des Elements 1-1 zugeführte Spannung (Vi = + 5
Volt) höher als die Schwellenspannung (Vn. = +2VoIt)
des Elements 1-1 liegt (Vn. < V2), leitet das Element 1-1
und ist die Spannung am Datenausgangspunkt 41 niedrig (dicht bei Nullpotential). Da jedoch die
Gitterspannung (V2) der Elemente 1-2, 1-3, 1-4 und 1-5 unterhalb der Schwellenspannung (Vn/= +10 Volt)
dieser Transistoren liegt (Vi < Vth), können diese Elemente nicht leiten und bleibt die Spannung an den
Datenausgangspunkten 42, 43, 44 und 45 bei + V? = 5 Volt. Die Elemente können stromabgelesen werden,
indem die Spalten über eine niedrige Impedanz gekoppelt werden und die Anwesenheit oder Abwesenheit
von Strom wahrgenommen wird.
Da die Ablese-Gitterspannung V: niedriger als die
Bezugsspannung (VrFr). die einen Übergang in der
Schwellenspannung bewirkt, ist, können irgendeines oder sämtliche Elemente abgelesen werden, ohne daß
dadurch der Zustand der abgelesenen oder der Zustand nichtgewählter Elemente beeinflußt wird.
Man kann also für jede Bitstelle ein einziges bistabiles Element verwenden, in dieses Element Information
einspeichern und die gespeicherte Information zerstörungsfrei ablesen.
Die oben beschriebene Matrixanordnung ist hervorragend gut für einen wortorganisierten Speicher
geeignet, bei welchem jede Matrixzeile beispielsweise ein Informationswort enthält. Dem hohen (Vth) und
dem niedrigen (Vn.) Schwellenwert kann dabei der Binärwert »1« bzw. der Binärwert »0« (als gespeicherte
Größe) zugeordnet werden oder umgekehrt. Ein wichtiges Merkmal eines solchen Speichers ist. daß die
gespeicherte Information durch Abschalten der Energiezufuhr nicht beeinflußt wird.
Die gleiche Anordnung eignet sich auch für einen wortorganisierten Speicher, bei welchem jede Matrixspalte
beispielsweise ein Informationswort enthält. Es ist klar, daß bei einem solchen Speicher während des
Schreibvorgangs sämtliche Elemente einer gewählten Spalte gesetzt werden können, indem sämtliche
Steuerleitungen mit +20 Volt und sämtliche Zeilenieitungcn und gewählten Spaltenlcitungcn mit Nullpotential
beaufschlagt werden. Danach können gewählte Elemente innerhalb dieser Spalte rückgesetzt werden,
indem der gewählte Spaltenleiter sowie sämtliche Zeilenleitungen mit +20 Volt und diejenigen Steuerleitungen,
die an die rückzusetzenden Elemente angeschlossen sind, mit Massepotential beaufschlagt werden.
Der Speicherinhalt sämtlicher Elemente einer gewählten Spalte kann in ähnlicher Weise, wie oben
beschrieben, abgelesen werden, wobei jedoch der Schwellenwert jedes Bauclements der Spalte an den
Zeilenleitern während der Zeit abgefühlt wird, da der gewählte Spaltenleiter an Masse liegt, jeder Zeilenleiter
über eine Impedanz an +5 Volt liegt und sämtliche Steuerleitungen an +5 Volt liegen (wobei die
Einrichtung zur Herstellung dieser Anschlüsse ähnlich wie in Fig. 3a ist).
Die Zeilen, Spalten und Steuerleitungen der Anordnung werden im vorliegenden Fall mit Hilfe von
Schaltern an die entsprechenden Anschlußpunkte oder Klemmen angeschaltet. Diese Schalter können Momentschalter
sein, und die Kombination der Spannungsquelle und der Schalter kann auch durch Impulsquellen
mit der Amplitude und Polarität der Spannungen nach F i g. 2 realisiert werden.
Zu beachten ist. daß bei den Ausführungsformen nach Fig. 3 und 4 zum Einschreiben und zum Ablesen von
Daten eine Spannungsquelle nur einer Polarität verwendet wird (die Spannungsquelle 100 liefert + Vi
und Nullspannung, und die Spannungsquelle 102 liefert + V>
und Nullspannung) und daß eine solche Spannungsquelle in Verbindung mit den Schaltern einem
Impulsgenerator gleichwertig ist, der Impulse nur einer Polarität und einer Amplitude von annähernd Vi für das
Einschreiben sowie einer Amplitude von Vi für das Ablesen erzeugt. Dies bedeutet einen wesentlichen
Unterschied zu der bipolaren Spannungsquelle (Spannungsquelle, die Spannungen zweier Polaritäten liefert),
die beim Stand der Technik für das Setzen und Rücksetzen der Elemente benötigt wird.
F i g. 5 zeigt im Querschnitt einen Teil der Matrixan-Ordnung. Wie man sieht, befinden sich, im Gegensatz
zum Stand der Technik, sämtliche Elemente der Anordnung in direktem Kontakt mit dem gemeinsamen
Substrat. Die Elemente brauchen nicht voneinander isoliert zu sein, da jedes Element nach Art eines
Transistors über Gitter, Quelle und Abfluß angesteuert wird, wenn die Schwellenspannung verändert wird. Das
Substrat besteht in diesem Fall aus Silicium, kann aber auch aus einem Isoliermaterial bestehen. Beispielsweise
kann man auf ein Glassubstrat aufgedampfte Dünnschicht-Transistoren oder epitaklisch auf Saphir aufgewachsene
Silicium-Transistoren (SOS) verwenden, vorausgesetzt, daß die Transistoren die allgemeine
Charakteristik nach F i g. 2 haben.
Da bei den nichtgewählten Elementen die Gitter-Quellenspannung auf 0 Volt bleibt, ergibt sich eine
verbesserte Arbeitsweise der Anordnung, indem die Beanspruchungen des Ladungsspeichermechanismus so
gering wie möglich sind.
Bei den hier beschriebenen Ausführungsbeispielen fio erfolgt das Ablesen eines Speicherelemcnts, indem bei
geerdeten Zeilen die Daten von der Spalte abgenommen werden. Natürlich können statt dessen die Daten
auch von den Zeilen bei entweder geerdeten oder auf ein anderes Potential gelegten Spalten abgenommen
fts werden. Wegen der Symmetrie der Bauelemente sind die Zeilen und Spalter austauschbar und können die
Steuerleitungen entweder zu den Zeilen oder zu den Spalten elektrisch parallel laufen.
Die bei den Ausführungsformen nach F i g. 3, 4 und 5 verwendeten Transis'oren sind vom η-Typ (n-leiiender
Kanal). Man kann natürlich statt dessen auch Transistoren vom p-Typ verwenden, vorausgesetzt, daß ihre
Schwellenspannung der Charakteristik nach Fig. 2 entspricht und daß die Spannungen in der entgegengesetzten
Richtung wie bei den η-Transistoren angelegt werden.
Hierzu 2 Blatt Zeichnungen
Claims (10)
1. Halbleiterspeicheranordnung mit einer Anzahl von auf einem gemeinsamen Substrat angeordneten
bistabilen Speicherelementen, von denen jedes ein einziges, zwischen zwei verschiedenen Schwellenwerten
umschaltbares, bistabiles Feldeffekt-Halbleiterbauelement mil zwei einen leitenden Kanal
begrenzenden Hauptelektroden und einer Steuerelektrode enthält, ferner mit einer Schreibschaltung
zum Schalten eines oder mehrerer gewählter Speicherelemente auf einen seiner beiden Schwellenwerte,
und mit einer Leseschaltung zum Wahrnehmen des Schwellenwertes einer oder mehrerer
gewählter Speicherelemente ohne Beeinflussung des Schwellenwertes der gewählten Speicherelemente,
dadurch gekennzeichnet, daß jedes Speicherelement sich in direktem Kontakt mit dem
Substrat befindet, daß die Schreibschaltung zum Schalten eines gewählten Speicherelementes in
einen vorgegebenen seiner beiden Schwellenwerte eine erste Spannung bestimmten Wertes und
bestimmter Polarität zwischen die Steuerelektrode und die beiden Hauptelektroden des betreffenden
Speicherelementes legt, und daß die Leseschaltung den Schwellenwert eines gewählten Speicherelementes
dadurch feststellt, daß zwischen die Steuerelektrode und lediglich eine der beiden Hauptelektroden
des betreffenden Speicherelements eine vorgegebene zweite Spannung gelegt wird.
2. Halbleiterspeicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schreibschaltung
eine Spannungsquelle mit der vorgegebenen Polarität zwischen Steuerelektrode und die beiden
Hauptelektroden schaltet.
3. Halbleiterspeicheranordnung nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß der Wert der
von der Leseschaltung gelieferten zweiten Spannung zwischen den beiden Schwellenwerten liegt.
4. Speicheranordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß das Substrat aus
Halbleitermaterial besteht.
5. Halbleiterspeicheranordnung nach Anspruch I, 2 oder 3, dadurch gekennzeichnet, daß das Substrat
aus Isoliermaterial besteht.
6. Halbleiterspeicheranordnung nach Anspruch 5, dadurch gekennzeichnet, daß das Substrat aus Glas
oder Saphir besteht.
7. Halbleiterspeicheranordnung nach einem der vorhergehenden Ansprüche mit in matrixartigen
Zeilen und Spalten angeordneten Speicherelementen, einer der Zeilenanzahl entsprechenden Anzahl
von Zeilenleitern, einer der Zeilenanzahl entsprechenden Anzahl von Steuerleitern und einer der
Spaltenanzahl entsprechenden Anzahl von Spaltenleitern, wobei der Kanal jedes Speicherelements
über die zugehörigen Hauptelektroden jeweils zwischen einen der Zeilenleiter und einen der
Spallenleiter geschaltet ist und die Schreibschaltung zwei Gruppen von Zeilenschaltern und eine Gruppe
von Spaltenschaltern enthält, dadurch gekennzeichnet, daß die Schalter über den betreffenden
Steuerleiter und die betreffenden Zeilen- und Spaltcnleiter, die zu dem gewählten Speicherelement
führen, betätigbar sind und zwischen Steuerelektrode und die beiden Hauptelektroden des
gewählten Speicherelements die erwähnte Spannung des vorgegebenen Wertes und der vorgegebenen
Polarität legen, während sie an alle anderen Speicherelemente in der Spalte und Zeile des
gewählten Speicherelements eine Spannung zwisehen die Steuerelektrode und nur eine der beiden
Hauptelcktroden legen.
S. Halbleiterspeicheranordnung nach Anspruch 1 oder 7 in Form eines wortorganisierten Speichers,
dadurch gekennzeichnet, daß die Schwellenwerte
der Speicherelemente einer gewählten Zeile durch die Schreibschaltung selektiv gleichzeitig auf gewünschte
Werte setzbar sind und daß die Leseschaltung die Schwellenwerte der Speicherelemente
einer gewählten Zeile gleichzeitig wahrnimmt.
:5
9. Halbleiterspeicheranordnung nach einem der
vorhergehenden Ansprüche, gekennzeichnet durch eine Anordnung, welche die Steuerelektroden und
mindestens eine der beiden Hauptelektroden jedes nicht gewählten Speicherelements derart an einen
gemeinsamen Spannungspunkt anschaltet, daß die nicht gewählten Speicherelemente keinen Strom zu
leiten vermögen.
10. Halbleiterspeicheranordnung nach Anspruch 7. dadurch gekennzeichnet, daß eine Spannungsquel-
Ie mit zwei auf verschiedenen Spannungswerten
liegenden Klemmen für die erste Spannung vorgesehen ist und daß die Schreibschaltung so ausgebildet
ist, daß sie in einem Setzzyklus arbeiten kann, in
welchem die erste Gruppe der Zeilenschalter die erste Klemme der Spannungsquelle selektiv mit dem
zum gewählten Speicherelement führenden Steuerleiter verbindet und die zweite Gruppe der
Zeilenschalter sowie die Gruppe der Spaltenschalter selektiv die zweite Klemme der Spannungsquelle
VS mit dem zum gewählten Bauelement führenden Zeilen- und Spaltenleiter verbinden, sowie in einem
Rücksetzzyklus, in welchem die erste Gruppe der Zeilenschalter die zweite Klemme der Spannungsquelle selektiv mit dem zum gewählten Speicherele-
ment führenden Steuerleiter verbindet und die zweite Gruppe der Zeilenschalter sowie die Gruppe
der Spaltenschalter die erste Klemme der Spannungsquelle selektiv mit dem zum gewählten
Speicherelement führenden Zeilen- und Spaltenleiler verbinden.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68716667A | 1967-12-01 | 1967-12-01 | |
US80637569A | 1969-03-12 | 1969-03-12 | |
GB1288371 | 1971-05-04 | ||
NL7106675A NL7106675A (de) | 1967-12-01 | 1971-05-14 | |
FR7117913A FR2137294B1 (de) | 1967-12-01 | 1971-05-18 | |
US17732171A | 1971-09-02 | 1971-09-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2011794A1 DE2011794A1 (de) | 1970-10-01 |
DE2011794B2 true DE2011794B2 (de) | 1975-10-30 |
DE2011794C3 DE2011794C3 (de) | 1983-02-03 |
Family
ID=27546323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2011794A Expired DE2011794C3 (de) | 1967-12-01 | 1970-03-12 | Halbleiterspeicheranordnung |
Country Status (6)
Country | Link |
---|---|
US (2) | US3623023A (de) |
BE (1) | BE747095A (de) |
DE (1) | DE2011794C3 (de) |
FR (2) | FR2034836B1 (de) |
GB (2) | GB1308806A (de) |
NL (2) | NL7003466A (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3623023A (en) * | 1967-12-01 | 1971-11-23 | Sperry Rand Corp | Variable threshold transistor memory using pulse coincident writing |
US3624618A (en) * | 1967-12-14 | 1971-11-30 | Sperry Rand Corp | A high-speed memory array using variable threshold transistors |
DE2125681C2 (de) * | 1971-05-24 | 1982-05-13 | Sperry Corp., 10104 New York, N.Y. | Speicher mit Transistoren mit veränderlichem Leitfähigkeitsschwellenwert |
US3778783A (en) * | 1971-11-29 | 1973-12-11 | Mostek Corp | Dynamic random access memory |
US3859642A (en) * | 1973-04-05 | 1975-01-07 | Bell Telephone Labor Inc | Random access memory array of hysteresis loop capacitors |
US3851317A (en) * | 1973-05-04 | 1974-11-26 | Ibm | Double density non-volatile memory array |
US3845471A (en) * | 1973-05-14 | 1974-10-29 | Westinghouse Electric Corp | Classification of a subject |
JPS5346621B2 (de) * | 1974-10-21 | 1978-12-15 | ||
US4012757A (en) * | 1975-05-05 | 1977-03-15 | Intel Corporation | Contactless random-access memory cell and cell pair |
US4025909A (en) * | 1975-09-08 | 1977-05-24 | Ibm Corporation | Simplified dynamic associative cell |
US4056807A (en) * | 1976-08-16 | 1977-11-01 | Bell Telephone Laboratories, Incorporated | Electronically alterable diode logic circuit |
US4112509A (en) * | 1976-12-27 | 1978-09-05 | Texas Instruments Incorporated | Electrically alterable floating gate semiconductor memory device |
US4184207A (en) * | 1978-01-27 | 1980-01-15 | Texas Instruments Incorporated | High density floating gate electrically programmable ROM |
US4202044A (en) * | 1978-06-13 | 1980-05-06 | International Business Machines Corporation | Quaternary FET read only memory |
USRE32401E (en) * | 1978-06-13 | 1987-04-14 | International Business Machines Corporation | Quaternary FET read only memory |
JPS582436B2 (ja) * | 1978-10-09 | 1983-01-17 | 株式会社日立製作所 | メモリの駆動方法 |
US4376947A (en) * | 1979-09-04 | 1983-03-15 | Texas Instruments Incorporated | Electrically programmable floating gate semiconductor memory device |
US4291391A (en) * | 1979-09-14 | 1981-09-22 | Texas Instruments Incorporated | Taper isolated random access memory array and method of operating |
US4575823A (en) * | 1982-08-17 | 1986-03-11 | Westinghouse Electric Corp. | Electrically alterable non-volatile memory |
US6580306B2 (en) * | 2001-03-09 | 2003-06-17 | United Memories, Inc. | Switching circuit utilizing a high voltage transistor protection technique for integrated circuit devices incorporating dual supply voltage sources |
US6731156B1 (en) | 2003-02-07 | 2004-05-04 | United Memories, Inc. | High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL298671A (de) * | 1963-10-01 | |||
US3508211A (en) * | 1967-06-23 | 1970-04-21 | Sperry Rand Corp | Electrically alterable non-destructive readout field effect transistor memory |
US3623023A (en) * | 1967-12-01 | 1971-11-23 | Sperry Rand Corp | Variable threshold transistor memory using pulse coincident writing |
US3618051A (en) * | 1969-05-09 | 1971-11-02 | Sperry Rand Corp | Nonvolatile read-write memory with addressing |
-
1967
- 1967-12-01 US US687166A patent/US3623023A/en not_active Expired - Lifetime
-
1970
- 1970-03-05 GB GB1066570A patent/GB1308806A/en not_active Expired
- 1970-03-06 FR FR7008215A patent/FR2034836B1/fr not_active Expired
- 1970-03-09 BE BE747095D patent/BE747095A/xx unknown
- 1970-03-11 NL NL7003466A patent/NL7003466A/xx not_active Application Discontinuation
- 1970-03-12 DE DE2011794A patent/DE2011794C3/de not_active Expired
-
1971
- 1971-05-04 GB GB1288371*[A patent/GB1297745A/en not_active Expired
- 1971-05-14 NL NL7106675A patent/NL7106675A/xx not_active Application Discontinuation
- 1971-05-18 FR FR7117913A patent/FR2137294B1/fr not_active Expired
- 1971-09-02 US US00177321A patent/US3760378A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US3623023A (en) | 1971-11-23 |
GB1308806A (en) | 1973-03-07 |
US3760378A (en) | 1973-09-18 |
FR2034836B1 (de) | 1974-10-31 |
DE2011794C3 (de) | 1983-02-03 |
FR2034836A1 (de) | 1970-12-18 |
DE2011794A1 (de) | 1970-10-01 |
FR2137294A1 (de) | 1972-12-29 |
NL7003466A (de) | 1970-09-15 |
FR2137294B1 (de) | 1976-03-19 |
BE747095A (fr) | 1970-08-17 |
GB1297745A (de) | 1972-11-29 |
NL7106675A (de) | 1972-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2011794C3 (de) | Halbleiterspeicheranordnung | |
DE3032610C2 (de) | ||
DE2458848C2 (de) | Speicheranordnung | |
DE2356275C2 (de) | Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET | |
DE2303409A1 (de) | Monolithisch integrierbare speicheranordnung | |
DE1774459B2 (de) | ||
DE1803035B2 (de) | Permanentspeicherzelle | |
DE1961125C3 (de) | Speicherschaltung | |
DE2129687C3 (de) | Digitale Speicherschaltung | |
DE4017617C2 (de) | Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche | |
DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
DE2153284C3 (de) | Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente | |
DE3046376A1 (de) | Halbleiter-speichervorrichtung | |
DE2754987A1 (de) | Leistungslose halbleiter-speichervorrichtung | |
DE2712619A1 (de) | Schaltsystem, insbesondere eltktrographisches schreibsystem | |
DE2152109C3 (de) | Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz | |
DE2228931C2 (de) | Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb | |
DE2422717A1 (de) | Analogrechenverfahren zum bestimmen des quadrates einer differenz | |
DE2160687C3 (de) | Halbleitervorrichtung | |
DE112021005740T5 (de) | Gemischt leitendes flüchtiges speicherelement zum beschleunigten beschreiben eines nichtflüchtigen memristiven bauelements | |
DE3330559C2 (de) | Ausgangsschaltung für eine integrierte Halbleiterschaltung | |
DE2223245B2 (de) | Informationsspeicher | |
DE2814053A1 (de) | Transversalfilter mit paralleleingaengen | |
DE2303916A1 (de) | Integrierte schaltung mit feldeffekttransistoren | |
DE2339735C3 (de) | Statisches Speicherelement mit einem Speicher-Flipflop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |