DE2011794C3 - Halbleiterspeicheranordnung - Google Patents

Description

Die Erfindung bezieht sich auf eine Halbleiterspeicheranordnung nach dem Oberbegriff des Anspruchs 1. Bistabile aktive Speicherelemente, wie bestimmte Transistortypen, werden seit einigen Jahren auf ihre Brauchbarkeit für Speicherwerk von elektronischen Datenverarbeitungsanlagen ;;nters\.cht und erprobt.

Eigenschaften, die diese Speicherelemente für eine derartige Anwendung besonders wünschenswert erscheinen lassen, sind ihre hohe Arbeitsgeschwindigkeit, ihre geringe Größe, ihr niedriger Preis sowie die Möglichkeit, sie in integrierter Form auszubilden. Jedoch hat es sich als schwierig erwiesen, derartige Speicherelemente in Form einer Speichermatrix zu organisieren, ohne daß /mäi/lichr Schaltungsmaßnahmen für die Signslschleusung während des Einspeicherns und des Lesens getroffen werden. Eines der dabei auftretenden Probleme besteht darin, daü beim Einschreiben von Information in ein bestimmtes Speicherelement die in den übrigen Speicherelementen gespeicherten Daten nicht zerstört werden dürfen. Das gleiche gilt für das Lesen der Information aus einem Speicherelement.

Aus der Arbeit »An Electrically Alterable Non-Volatile Semiconductor Memory« von R. E. Oleksiak, A. ]. Lincoln und H. A. . Vegener in GOMAC PROCEED-INGS OF 1968, ist eine Lösung für dieses Problem bekannt, die jedoch nicht vollständig befriedigt. Bei der

g_sfdort beschriebenen Speicheranordnung handelt es sich

f'"üm einen wortörgänisierten Speicher unter Verwen-

dung von bistabilen MHS-Bauelementen (Metall^Nitrid-Halbleiter-Bauelementen), deren Schwellenspannung durch Anlegen einer Spannung zwischen Steuerelektro* de und Substrat gesteuert wird. Die Steuerung der Substratspannung, wie in Fig, 1 dargestellt, setzt

voraus, daß jede Reihe (entsprechend jeder Ziffernzeile eines Speichers) ihr eigenes örtlich begrenztes Substrat hat, das von den örtlich begrenzten Substraten der anderen Reihen elektrisch isoliert ist. Wenngleich, wie in der genannten Arbeit angegeben, die Anordnung in integrierter Form aufgebaut werden kann, ist das hierfür erforderliche Herstellungsverfahren aufwendig und folglich kostspielig, da für die isolierenden »Schächte« zwischen den einzelnen örtlichen Substraten äußerst schwierige Extradiffusionsschritte erforderlich sind und hierdurch die Fabrikationsausbeute sich entsprechend verringert

Im Betrieb eines derartigen Speichers wird, während die Quellenelektrode jedes Elements mit dem dazugehörigen Substrat verbunden ist, die Abflußelektrode im Schreibzyklus nicht erregt. Dies regt dazu an, jedes Element während des Schwellenspannungs-Einstellzyklus als einen Parallelplattenkondensator zu behandeln, derart, daß das Substrat die eine Platte (Belegung), die Steuerelektrode die andere Platte und die Nitridschicht dazwischen den ladungsspeichernder» Isolator bildet Diese Betriebsweise schließt aus, daß die Anordnungen durch Aufdampfen oder Eindiffundieren von I ransistoren auf isolierendem Substratmaterial, wie Glas oder Saphir, hergestellt werden.

Als direkte Folge des Anlegens der Betriebsspannung zwischen Substrat und Steuerelektrode, statt zwischen Steuerelektrode, Quelle und Abfluß muß bei der bekannten Anordnung die für die Einstellung eines Speicherelements auf entweder die hohe oder die niedrige Schwellenspannung erforderliche Spannungsamplitude in zwei Hälften aufgeteilt werden und die eine Hälfte der Spannung (Halbwählspannung) der Steuerelektrode dagegen die andere Spannungshälfte dem Substrat der gewählten Elemente zugeführt werden. Es ist beispielsweise nicht möglich, das Substrat eines Elements zu erden und die volle Wählspannung der Steuerelektrode dieses Elements zuzuführen (oder umgekehrt), ohne daß der Zustand anderer Elemente dadurch ges'ört wird. Dies wird am besten aus F i g. 1 ersichtlich, die das Schaltschema der bekannten Speicheranordnung unter Verwendung von bistabilen Bauelementen vom p-Leitungstyp wiedergiDt. Für die Einstellung eines Bauelements auf seinen hohen Schwellenwert (V_Tn) und auf seinen niedrigen Schwellenwert (V-ri) muß an die Steuerelektrode jeweils eine Spannung gegenüber dem Substrat von 50 Volt in der Durchlaßrichtung bzw. in der Sperrichtung gelegt werden.

Fig. 1 entspricht derr wortorganisierten 4x4-Speicher gemäß Fig. 4 der obengenannten Veröffentlichung von Oleksiak und Mitarbeitern. Außer den mit 1-1 bis 4-4 bezeichneten Speicherelementen ist ein Teil der Adressiersci.altung dargestellt, die vier Silicium-Planar-P-Kanal-IGFET vom Anreicherungstyp enthält, deren Steuerelektroden. Substrate und Abflußelektroden nut entsprechenden Klemmen VRG: V₂ bzw. K₅ verbunden sind.

Wenn das Llement 1-1 des bekannten Speichers (Fig. 1) auf den hohen Schwellenwert eingestellt werden soll, muß der Klemme öl eine Spannung von . + 50 Volt zugeführt ,werden, wodufcih jede Quelle und jedes Substrat, die an die Klemme Bi angeschlossen sind, mit +50VoIt beaufschlagt werden; die Klemme WD 1 wird an Masse gelegt, Dadurch werden jedoch nichtgewählte Elemente in der dem gewählten Element gemeinsamen Zeile oder Spalte gestört, wie eine Überprüfung der Nachbarelemente ergibt. Und zwar werden die Steuerelektroden der Elemente 2-1, 3-1 und 4-1 durch die geerdete Klemme WD 1 ebenfalls mit Massepotential beaufschlagt Damit nun der Schwellenwert des Elements 2-1 ungestört bleibt, muß dessen Substrat, das sämtlichen Elementen der Zeile 2 gemeinsam ist, ebenfalls auf Massepotential gelegt werden. Dies wiederum erfordert daß das Element 2-2, wenn es nicht gestört werden soll, mit seiner Steuerelektrode, die an die Klemme WD 2 angeschaltet ist auf Massepotential gelegt wird. Durch die Erdung von WD 2 wird jedoch auch die Steuerelektrode des Elements 1-2 auf Massepotential gelegt Die Quelle und das Substrat des Elements 1-2, die an Sl liegen, erhalten dagegen die Spannung + 50 Volt Es ist daher unmöglich, ein und nur ein Element dadurch auf den hohen Schwellenwert einzustellen, daß man die Steuerelektrode mit Massepotential und Substrat/Quelle mit der vollen Wählamplitude beaufschlagt.

Es ist ebenfalls unmöglich, ein und nur ein Element auf den niedrigen Schwellenwert dadurch einzustellen, daß man das Substrat an Masse Ie _< und die volle Wähispannung der Steuerelektrode '"es gewählten Elements zuführt. Es sei wiederum angenommen, daß das Element 1-1 auf den niedrigen Schwellenwert eingestellt werden soll. Zu diesem Zweck muß WU 1 mit + 50V.lt und die Klemme B\ mit Massepotential beaufschlagt werden. Damit das Element 2-1 ungestört bleibt, muß dessen Substrat und Quelle, die gemeinsam an der Klemme B 2 liegen, eine Spannung von + 50 Volt zugeführt werden. Die Beaufschlagung der Klemme B 2 mit +50VoIt erfordert, daß auch die Steuerelektrode des Elements 2-2 mit + 50 Volt beaufschlagt wird, damit dieses Element seinen Zustand nicht ändert. Dies erfordert, daß die Klemme WD 2 an +50 Volt gelegt wird. Da jedoch B 1 an Masse liegt, ist die Steuerelektrode des Elements 1-2 gegenüber dem Substrat um 50 Volt sperrgespannt, so daß das Element 1-2 umschaltet.

Es ergibt sich somit, daß bei Anleget, der vollen Wählspannung an entweder die Steuerelektrode oder das Substrat bei geerdetem Substrat bzw. geerdeter Steuerelektrode sämtliche Elemente in der Spalte, welche die betreffende Gitterleitung gemeinsam haben, oder in der Zeile, welche das beireffende örtliche Substrat gemeinsam haben, beeinflußt werden, so daß es unmöglich ist. jeweils immer nur ein einziges Element einzustellen oder zu schalten.

Bei der bekannten Anordnung werden daher die 50 Volt in zwei Hälften (Halbwählspannung) beiderseits eines Bezugspotentials aufgeteilt. Dies erfordert die Verwendung einer bipolaren Spannungsquelle mit beispielsweise Massepotential (Nullspannung). + 25 Volt und - 25 Volt. Dabei wird die Spannung von -^L 25 VuIt entweder der Steuerelektrode oder dem Substrat der gewählten Elemente und die Spannung von - 25 Volt dem Substrat bzw. der Steuerelektrode zugeführt und werden die Steuerelektroden odei Quellen der nich:gewählten Elemente auf Nullspannung gelegt, so daß die nichtgewählten Elemente in einer Zeile oder Spalte mit einem gewählten Element nur mit der halben Wahlspannung (25 Volt) beaufschlagt werden.

Es wird daher bei dieser Anordnung während des Schreibzyklus eine bipolare Spannungsquelle benötigt, die eine Bezügsspannung sowie eine bezüglich dieser positive und eine bezüglich dieser negative Spannung zu liefern vermag. Außerdem wird dabei jedes Element in der Spalte öder Zeile eines gewählten Elements durch

die zwischen seiner Steuerelektrode und dem Substrat auftretende halbe Wählspannung beeinflußt.

Aus der Veröffentlichung »1969 IEEE International Solid-State Circuits Conference, Digest of Techn. Papers, Februar 1969, Seiten 44 und 45« ist ferner ein Festwertspeicher bekannt, der für jedes zu speichernde' Bit eine MOS-Tetrode als Speicherelement enthält. Die Information kann elektrisch gespeichert und danach beliebig oft zerstörungsfrei abgefragt werden. Maßnahmen zur Änderung oder Korrektur der eingeschriebe- lö nen Information sind bei diesem bekannten Festwert^ speicher jedoch nicht vorgesehen, außerdem sind die benötigten MOS-Tetroden. die jeweils zwei einander teilweise überlappende Steuerelektroden enthalten, schwierig herzustellen.

Der vorliegenden Erfindung liegt dementsprechend die Aufgabe zugrunde, eine Halbleiterspeicheranordnung anzugeben, bei der die nichtgewählten Speicherelpmpntp wpnigpr hpamnrucht werden als bei der oben als erstes erwähnten bekann'en Halbleiterspeicheranordnung.

Diese Aufgabe wird durch die im Patentanspruch 1 unter Schutz gestellte Erfindung gelöst.

Die Halbleiterspeicheranordnungen gemäß der Erfindung haben gegenüber dem oben als erstes erwähnten bekannten Halbleiterspeicher den Vorteil, daß die Beanspruchung nichtgewählter Speicherelemente kleiner ist. und daß sie einen einfacheren Aufbau haben. Insbesondere wird nur eine Betriebsspannung einer einzigen Polarität bezüglich Masse oder Bezugsspannung benötigt. Die Halbleiterspeicheranordnung gemäß der Erfindung kommt ferner mit Speicherelementen, die nur eine einzige Steuerelektrode enthalten, aus und man kann die gespeicherte Information jederzeit nach Wunsch ändern.

Die Unteransprüche betreffen Weiterbildungen und vorteilhafte Ausgestaltungen der Erfindung

Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigt

F i g. 1 ein Schaltbild einer bekannten Speichermatrix, auf das oben bereits Bezug genommen worden ist,

F1 g. 2 ein Diagramm der Abhängigkeit der Schwellenspannung eines für die Halbleiterspeicheranordnung gemäß der Erfindung geeigneten Bauelements von der Spannung zwischen Steuerelektrode und Quelle, was die bistabile Charakteristik der verwendeten Bauelemente veranschaulicht.

F 1 g. 3a und 3b Schaltschema einer Speichermatrix mit Angabe der für den Schreib- und Lesezyklus erforderlichen Spannungen,

F i g 4a. 4b. 4c und 4d Schaltschemata eines typischen Speicherelements der Matrix unter verschiedenen Vorspannbedingungen und

F i g. 5 die Querschnittsdarstellung eines Teils der Speicheranordnung.

Die für die Speicheranordnung vorgesehenen Halbleiterelemente haben eine veränderliche Schwellenspannung, die durch Anlegen einer eine gegebene ι Amplitude übersteigenden Spannung zwischen Steuer-, elektrode und Quelle auf jeweils einen von zwei verschiedenen Werten eingestellt oder geschaltet werden !.-nn, wobei die eingestellte Schwellenspannung über einen erheblichen Zeitraum erhalten bleibt Zu dieser Klasse von Bauelementen gehören bistabile Feldeffekttransistoren mit MIS-Struktur (MIS = Metall-Isolator-Halbleiter), die Ladung speichern können. Ein spezielles Beispiel dieses Transistortyps ist der sogenannte MNS-Transistor (MNS = Metail-Nilfid-Silicium), bei dem die Isolierschicht aus Siliciumnitrid besteht. Dieser Transistor läßt sich nach den üblichen Herstellungsverfahren für MOS-Bauelemente (MOS- = MetalUOxyd-Haibleiter) herstellen; wobei jedoch unmittelbar Vor der Metallisierung die Kanaloxydschicht sehr dünn gemacht und zwischen den Siliciumkanal Und die Steuerelektrode eine Nitridschicht eingebracht wird. Der Transistor, der entweder vom p-Typ (p-leitend) oder Vom η-Typ (n-lcitend) sein kann, hat zwei die Enden eines strömleiteriden Kanals bildende Hauptelektroden (Quelle und Abfluß) sowie eine Steuerelektrode /um Steuern der Leitfähigkeit des Kanals. Der Transistor hat die gleichen allgemeinen Eigenschaften wie ein normaler MOS-Transistor, mil Ausnahme der Tatsache, daß durch die zusätzliche isolierende Nitridschicht über dem dünnen Oxydgebiet Ladung in der Isolierschicht gespeichert werden kann, was die in F i g. 2 gezeigte Charakteristik ergibt.

Fig. 2 zeigt in idealisierter Darstellung die Hysteresischarakteristik der Schwellenspannung (V_T) als Funktion der angelegten Steuerelektroden-Quellenspannung (Vas) eines typischen Bauelements der obengenannten Art. Die Schwellenspannung ist definiert als diejenige Steuerclektroden-Quellenspannung, bei welcher der Stromfluß im Kanal des Transistors einsetzen kann. Der Punkt Vn. entspricht dem niedrigen, der Pur!;t Vth dem hohen Wert der Schwellenspannung V₇-. Beispielsweise können V_Tl 2 Volt und Vth tO Volt betragen. Die Bezugsspannung V_KEF entspricht derjenigen Steuerelektroden-Quellenspannung, bei welcher der Transistor seinen Zustand ändert, d. h. schaltet. Der Wert von Vref hängt von den Eigenschaften des jeweiligen Bauelements ab; im vorliegenden Fall sei angenommen, daß dieser Wert zwischen ±5 und ±15 Volt liegt und typischerweise ± 12 Volt beträgt.

Wenn V₀₅ kleiner als | V_REF\ ist, so wird dadurch die Schwellenwerteinstellung des Transistors nach F i g. 2 nicht beeinflußt Wenn dagegen Vj anfänglich gleich Vth ist und Vas größer und negativer als — Vflf/gemacht wird, so folgt die Schwellenspannung der Hysteresiskurve nach unten (wie in Fi g. 2 gezeigt) und nimmt den Wert von VVt an. Wenn Vcs-anschließend auf 0 Volt erniedrigt wird, bleibt V_T auf V_n, Wenn die Schwellenspannung anfänglich V_TL ist und Vas größer und positiver als + Vref gemacht wird, folgt die Schwellenspannung der Hysteresiskurve nach oben und nimmt Vrden Wert von Vm&r\. Wenn Vgsanschließend auf Vo = 0 Volt erniedrigt wird, bleibt Vy bei Vth-

Die Quellenelektrode (Quelle) eines Transistors mit η-Kanal sei im vorliegenden Fall als diejenij,«: der beiden die Kanalenden bildenden Elektroden definiert, an der die niedrigste (am wenigsten positive) Spannung liegt Entsprechend ist die Quellenelektrode eines Transistors mit p-Kanal diejenige der beiden die Kanalenden bildenden Elektroden, an der die höchste (positivste) Spannung liegt

Die erfmdungsgemäße Speicheranordnung kann M Zeilen und NSpalten aufweisen, wobei Mund Nganze Zahlen, und zwar mindestens 2, sind und Mund //gleich oder ungleich sein können. Beispielsweise ist bei der in F i g. 3a gezeigten Anordnung M = N = 5. Jeder Schnittpunkt einer Zeile mit einer Spalte bildet eine Bitstelle i-j, wobei / die Zeilennummer und j die Spaltennummer bedeutet Jede Bitstelle enthält einen bistabilen MNS-Transistor vom η-Typ (mit η-Kanal) mit einer Hysteresischarakteristik von der in Fig.2 gezeigten Art Jeder Transistor ist mit einer ersten

Elektrode 12 am einen Ende seines Kanals an eine Spalte Ck (k — 1... N)und mit einer zweiten Elektrode 13 am anderen Ende seines Kanals an eine Zeile Rp (p = \... M) angeschlossen. Ferner ist für jede Zeile ein Steuerleiter Cg (g = 1 ...M) vorgesehen, an den die Transistoren der betreffenden Zeile mit ihren Steilefelektroden Ii angeschlossen sind, wobei k, ρ und q ganze Zahlen sind.

Die fünf Spalten GIj C2, C3, C 4 und G5 können während des Schreibzyklus an entweder eine Klemme 1 oder eine Klemme 2 und während des Liiezyklüs an Datenausgangsklemmen 41, 42, 43, 44 bzw. 45 angeschaltet werden. Die Datenausgangsklemmen 41 bis 45 sind über Ausgangsimpedanzen in Form der Widerstände 51, 52, 53, 54, 55 an eine Klemme 3 angeschlossen. Die Zeilen Al, R2. R3. R4 und R5 können jeweils an entweder die Klemme 1 oder die Klemme 2 angeschaltet werden, und die Steuerleiter

KJ I, K' Δ, KJ 3, KJ Ί UIIU KJ J MJIIIItH jc»T Uno an viii«i.uvi

die Klemme 1 oder die Klemme 2 oder die Klemme 3 angeschaltet werden.

Mit der gleichen Bezugsnummer bezeichnete Klemmen sind jeweils gemeinsam an den gleichen Spannungspunkt angeschlossen. Dies ist in Fig.3b veranschaulicht, wo die Spannungsquelle 20 als zwei Batterien 100 und 102 dargestellt sind. Ein wichtiges Merkmal der vorliegenden Anordnung besteht darin, daß beide Batterien Spannungen der gleichen Polarität liefern und daß eine nur unipolare Spannungsquelle (Quelle einer Spannung nur einer Polarität) während des Schreibzy klus benötigt wird. Sämtliche Klemmen 1 liegen am Masse (Nullpotential), sämtliche Klemmen 2 liegen am positiven Pol der Batterie 100, und sämtliche Klemmen 3 liegen am positiven Pol der Batterie 102. Die Amplitude der der Klemme 2 zugeführten Spannung H- Vi ist größer als | Vref | und kann z. B. + 20 Volt betragen. Die Amplitude der Spannung V₂ ist größer als Vtl, jedoch kleiner als | Vref j und wird, wenn |Vref| größer als |VVh| ist, weniger positiv gemacht als VYh[VVl <Vj< \Vref\ oder VVw]-Typische Beispiele dieser Spannungen sind: VVt = 2 Volt, V₂ = 5 Volt, Vref = ± 12 Volt, Vm = 10 Volt.

Bei der nachstehenden Erläuterung der Arbeitsweise der Speicheranordnung wird auch auf Fig.4 Bezug genommen, welche die einem typischen Element der Anordnung unter verschiedenen Betriebsbedingungen zugeführten Spannungen wiedergibt.
; B^^: einer bevorzugten Betriebsart der Speichermatrix nach F i g. 3a wird die Schwellenspannung sämtlicher ^Elemente der Anordnung zunächst auf VVh eingestellt. Dies jeschieht dadurch, daß sämtliche Steuerleiter mit ' Her Klemme 2 ( + 20VoIt) und sämtliche Zeilen- und Spaltenleiter mit der Klemme 1 (Masse) verbunden -werden. Ein typisches Element in dieser Schaltung ist in Fig.4a gezeigt (Element 10). Dies hat zur Folge, daß jedes Element so weit durchlaßgespannt wird, daß seine Spannung Vcssehr viel höher liegt als + Vref· Während des Einstellvorgangs kann sich eine gewisse Spannungsdifferenz zwischen den Elektroden 12 und 13 ergeben. Solange beispielsweise Vref als ein Minimalwert zwischen der Steuerelektrode und jeder der Elektroden 12 und 13 vorhanden ist, kann eine Spannungsdifferenz zwischen den Elektroden 12 und 13 bestehen, ohne daß der oben beschriebene Einstellvorgang dadurch verändert wird. Wenn die positive Spannung von der Steuerelektrode entfernt wird, bleibt die Schwellenspannung jedes eingestellten Transistors auf VVm und der Transistor leitet solange nicht, wie die Amplitude seiner Steuerelektrodehspannung die Quellenspannung nicht um mehr als VVh übersteigt.

Nach dem Einstellvörgang (Setzen) körinen eines öder mehrere gewählte Elemente auf den niederen Schwellenwert VVl rückgestellt (rückgesetzt) werden, inderii man sie in der in Fig.4b veranschaulichten Weise spännt. Eine Spannung Von +20VoIt wird an Quelle: und Abfluß des gewählten Elements gelegt, und seine Steuerelektrode wird auf Nullpötential gelegt. Wenn beispielsweise das Element 1-1 in Fig.3a rückgesetzt weiden soll, wird der Steuerleiter G 1 an die Klemme 1 (Masse) angeschaltet und werden die Zeile R 1 und die Spalte C1 je mit der Klemme 2 (+ 20 Volt) verbunden, während sämtliche übrigen Zeilen- und Spalten- sowie Steuerleiter an die Klemme 1 (Masse) angeschaltet werden. Durch diese Spannungen wird die Steuerelektrode 11 des Elements 1-1 gegenüber sowohl seiner Elektrode 12 als auch seiner Elektrode 13 um eine A\c B»ii,ntcnoi>niinn /l/„^^ _ 15VnIt^ ühprstpicrpnHp

Spannung f V_t = 20 Volt) sperrgespannt. Nach Entfernen dieser Spannungen bleibt das Element 1-1 im Zustand seiner niederen Schwellenspannung Vu,

Während der Zeit, da ein gewähltes Element, beispielsweise 1-1, auf Vn. rückgesetzt wird, werden die übrigen Elemente der Matrixanordnung nicht gestört. Die nicht in der ersten Zeile oder der ersten Spalte befindlichen Elemente sind mit ihren drei Elektroden an die Klemme 1 (Nullpotential) angeschaltet und bleiben selbstverständlich unbeeinflußt. Die Schwellenspannung der übrigen Elemente in der Spalte 1 wird nicht verändert, da die Steuerelektroden-Quellenspannung dieser Elemente auf 0 Volt gehalten wird. Jedes der übrigen Elemente in der Spalte 1 ist mit seiner einen Elektrode 12 an + V, (20 Volt) angeschaltet, während seine Steuerelektrode 11 und seine andere Elektrode 13 an Masse liegen. Der Vorspannzustand dieser Elemente ist daher mit dem in Fig.4c dargestellten Zustand identisch. Definitionsgemäß ist die auf der niedrigsten Spannung liegende Elektrode 13 die Quellenelektrode, und da Vgs = 0 ist, wird die Schwellenspannung nicht verändert, weil ein Anstieg der Abflußspannung bei Vgs = 0 den Ladungsspeichermechanismus nicht beeinflußt. Dies ermöglicht die Einfachheit der erfindungsgemäßen Schaltung gegenüber der vorbekannten Schaltung gemäß dem Stand der Technik.

Die übrigen Elemente der Zeile R 1 sind jeweils mit ihre Steuerelektrode 11 und ihrer ersten Elektrode 12 an die Klemme 1 (Nullpotential) und mit ihrer zweiten Elektrode 13 über die Zeile Λ1 an die Klemme 2 (+20VoIt) angeschlossen. Diese Elemente sind daher ebenfalls in der in F i g. 4c gezeigten Weise vorgespannt, wobei lediglich die Elektroden 12 und 13 vertauscht sind. Da die Transistoren bilaterale (in beiden Richtungen leitende) Bauelemente sind, sind Abfluß und Quelle untereinander vertauschbar, so daß definitionsgemäß die Elektrode 12 jetzt als Quelle arbeitet Da V_Cs = 0 ist, bleibt die Schwellenspannung der übrigen Elemente in der Zeile R1 unverändert

Durch eine ähnliche Untersuchung wie oben läßt sich zeigen, daß jeweils eine beliebige andere Zahl (zwei, drei, vier oder fünf) von Elementen in der gleichen Zeile rückgesetzt werden können, ohne daß die übrigen Elemente der Matrixanordnung dadurch gestört werden. Es ist lediglich nötig, daß der Zeilenleiter an die Klemme 2 (+20 Volt), die Steuerleitung der betreffenden Zeile an die Klemme 1 (Masse) und die Spaltenleiter derjenigen Transistoren in der Zeile, die rückgesetzt werden sollen, an die Klemme 2 (+20 Volt) angeschlos-

sen werden.

Der Schwellenwert der Elemente kann jeweils zeilenweise abgefühlt oder gelesen werden, indem die Spalten Cl, C2, C3, C4und C5 an die Datenausgangsklemmen 41,42,43,44 bzw. 45, sämtliche Zeilen und die Steuerleitungen der nichtgewählten Zeilen an die Klemme 1 (Masse), die Steuerleitung der gewählten Zeile an die Klemme 3 (+5 Volt) und die Zeilehleitung der gewählten Zeile an die Klemme 1 (Masse) !angeschlossen werden. Die an dem gewählten zu iö' lesenden Element bei derartiger Verschaltung vorhandenen Spannungen sind in Fig.4d dargestellt.

Es sei angenommen, daß die Zeile 1 gelesen werden soll und daß das Element 1-1 auf Vn. und die übrigen Elemente 1-2 ... 1-5 auf Vth gesetzt sind. Da die der ja Steuerelektrode des Elements 1-1 zugeführte Spannung (V₂ = +5VoIt) höher als die Schwellenspannung fVYi. = +2VoIt) des Elements 1-1 liegt (V_n < V₂), leitet das Element 1-1 und ist die Spannung an der Datenausgangsklemme 41 niedrig (dicht bei Nullpotential). Da jedoch die Steuerelektrodenspannung (V₂) der Elemente 1-2. 1-3, 1-4 und 1-5 unterhalb der Schwellenspannung (V_n, = + 10 Volt) dieser Transistoren ie-sm (V₂ < Vth). können diese Elemente nicht leiten und bicibt die Spannung an den Datenausgangsklem-

. 1 42, 43, 44 und 45 bei + V₂ = 5 Volt. Die Elemente i'nnen gelesen werden, indem die Spalten über eine liedrige Impedanz gekoppelt werden und die Anwesenheit oder Abwesenheit von Strom wahrgenommen wird.

Da die Spannung V₂ niedriger als die Bezugsspannung (Vref), die einen Übergang in der Schwellenspannung bewirkt, ist, können irgendeines oder sämtliche Elemente gelesen werden, ohne daß dadurch der Zustand der gelesenen oder der Zustand nichtgewählter Elemente beeinflußt wird.

Man kann also für jede Bitstelle ein einziges bistabiles Element verwenden, in dieses Element Information einspeichern und die gespeicherte Information zerstörungsfrei lesen.

Die oben beschriebene Matrixanordnung ist gut für einen wortorganisierten Speicher geeignet, bei welchem jede Matrixzeile beispielsweise ein Informationswort enthält. Dem hohen (Vth) und dem niedrigen (V_n) Schwellenwert kann dabei der Binärwert »1« bzw. der Binärwert »0« (als gespeicherte Größe) zugeordnet werden oder umgekehrt Ein wichtiges Merkmal eines solchen Speichers ist, daß die gespeicherte Information durch Abschalten der Energiezufuhr nicht beeinflußt wird.

Die gleiche Anordnung eignet sich auch für einen wortorganisierten Speicher, bei welchem jede Matrixspalte beispielsweise ein Informationswort enthält. Es ist klar, daß bei einem solchen Speicher während des Schreibvorgangs sämtliche Elemente einer gewählten Spalte gesetzt werden können, indem sämtliche Steuerleitungen mit + 20 Volt und sämtliche Zeilenleitungen und gewählten Spaltenleitungen mit Nullpotential beaufschlagt werden. Danach können gewählte Elemente innerhalb dieser Spalte rückgesetzt werden, indem der gewählte Spaltenleiter sowie sämtliche Zeilenleitungen mit +20 Volt und diejenigen Steuerleitungen, die an die rückzusetzenden Elemente angeschlossen sind, mit Massepotential beaufschlagt werden. Der Speicherinhalt sämtlicher Elemente einer gewählten Spalte kann in ähnlicher Weise, wie oben beschrieben, gelesen v/erden, ?/obei jedoch der Schwellenwert jedes Bauelements der Spute an den Zeilenleitern während der Zeit abgefühlt wird, da der gewählte Spaltc'nleiter an Masse liegt, jeder Zeilenleiter über eine Impedanz an +5VoIt liegt und sämtliche Steuerleitungen an +5 Volt liegen (wobei die Einrichtung zur Herstellung dieser Anschlüsse ähnlich wie in F i g. 3a ist).

Die Zeilen, Spalten und Steuerleitungen der Anordnung werden im vorliegenden Fall mit Hilfe von Schaltern an die entsprechenden Anschlußpunkte oder Klemmen angeschaltet. Diese Schalter können Tastschalter sein, und die Kombination der Spannungsquelle und der Schalter kann auch durch Impulsquellen mit der Amplitude und Polarität der Spannungen nach Fig.2 realisiert werden.

Zu beachten ist, daß bei den Ausführungsformen nach F i g. 3 und 4 zum Schreiben und zum Lesen von Daten eine Spannungsquelle nur einer Polarität verwendet wird (die Batterie 100 liefert + V\ und Nullspannupg, und die Batterie 102 liefert + V₂ und Nullspannung) und clali eine solche Spannungsqueüe in Verbindung mit den Schaltern einem Impulsgenerator gleichwertig ist, der Impulse nur einer Polarität und einer Amplitude von annähernd V\ für das Schreiben sowie einer Amplitude Von V2 für das Lesen erzeugt. Dies bedeutet einen wesentlichen Unterschied zu der bipolaren Spannungsquelle (Spannungsqueile, die Spannungen zweier Polaritäten liefert), die beim Stand der Technik für das Setzen und Rücksetzen der Elemente benötigt wird.

F i g. 5 zeigt im Querschnitt einen Teil der Matrixanordnung. Wie man sieht, befinden sich, im Gegensatz zum Stand der Technik, sämtliche Elemente der Anordnung in direktem Kontakt mit dem gemeinsamen Substrat. Die Elemente brauchen nicht voneinander isoliert zu sein, da jedes Element nach Art eines Transistors über Steuerelektrode, Quelle und Abfluß angesteuert wird, wenn die Schwellenspannung verändert wird. Das Substrat besteht in diesem Fall aus Silicium, kann aber auch aus einem Isoliermaterial bestehen. Beispielsweise kann man auf ein Glassubstrat aufgedampfte Dünnschicht-Transistoren oder epitaktisch auf Saphir aufgewachsene Silicium-Transistoren (SOS) verwenden, vorausgesetzt, daß die Transistoren die allgemeine Charakteristik nach Fig.2 haben.

Da bei den nichtgewählten Elementen die Steuerelektroden-Quellenspannung auf 0 Volt bleibt, ergibt sich eine verbesserte Arbeitsweise der Anordnung, da die Beanspruchungen des Ladungsspeichermechanismus so gering wie möglich sind.

Bei den hier beschriebenen Ausführungsbeispielen erfolgt das Lesen eines Speicherelementes, indem bei geerdeten Zeilen die Daten von der Spalte abgenommen werden. Natürlich können statt dessen die Daten auch von den Zeilen bei entweder geerdeten oder auf ein anderes Potential gelegten Spalten abgenommen werden. Wegen der Symmetrie der Bauelemente sind die Zeilen und Spalten austauschbar und können die Steuerleitungen entweder zu den Zeilen oder zu den Spalten elektrisch parallel laufen.

Die bei den Ausführungsformen nach Fig. 3,4 und 5 verwendeten Transistoren sind vom η-Typ (n-leitender Kanal). Man kann natürlich statt dessen auch Trans.—i,-ren vom p-Typ verwenden, vorausgesetzt, daß ihre Schwellenspannung der Charakteristik nach Fig.2 entspricht und daß die Spannungen in der entgegengesetzten Richtung wie bei den η-Transistoren angelegt werden.

Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Halbleiterspeicheranordnung mit einer Anzahl von in direktem Kontakt mit einem gemeinsamen Substrat in matrixartigen Zeilen und Spalten angeordneten bistabilen Speicherelementen, von denen jedes ein einziges, zwischen zwei verschiedenen Schwellenwerten umschaltbares bistabiles FeIdeffekt-Halbleiterbauelement mit zwei einen leitenden Kanal begrenzenden Hauptelektroden und einer einzigen Steuerelektrode enthält; mit einer der Zeilenanzahl entsprechenden Anzahl von Zeilenleitern, einer der Zeilenanzahl entsprechenden Anzahl von Steuerleitern und einer der Spaltenanzahl entsprechenden Anzahl von Spaltenleitern, wobei der Kanal jedes Speicherelements Ober die zugehörigen Hauptelektroden jeweils zwischen einen der Zeilenleiter und einen der Spaltenleiter geschaltet ist; ferner mit einer Schreibschaltung zum Schalten eines oder nehrerer gewählter Speicherelemente auf einen seiner beiden Schwellenwerte, weiche zwei Gruppen von Zeilenschaltern und eine Gruppe von Spaltenschaltern enthält und zwischen den mit der Steuerelektrode des gewählten Speicherelements verbundenen Steuerleiter und den mit dessen erster Hauptelektrode verbundenen Spaltenleiter entweder

a) eine erste Schreibspannung bestimmten Wertes und einer Polarität, die das Speicherelement einschaltet und dadurch auf den einen der beiden L.hwellenwerte schaltet, oder

b) eine zweite Schre-bspanf-ng bestimmten Wertes und einer Polari'ät, die das Speicherelement ausschaltet und dadurch ?.·^f den anderen der beiden Schwellenwerte schaltet, legt; und mit einer Leseschaltung zum Wahrnehmen des Schwellenwertes einer oder mehrerer gewählter Speicherelemente ohne Beeinflussung des Schwellenwertes des gewählten Speicherelements, welche zwischen den mit der Steuerelektrode des gev/ählten Speicherelements verbundenen Steuerleiter und den mit dessen einc-Hauptelektrode verbundenen Spaltenleiter eine Lesespannung anlegt, dadurch gekennzeichnet, daß bei der Betätigung der Schalter der Schreibschaltung die erste bzw. zweite Schreibspannung über die zu dem gewählten Speicherelement (ζ. Β. 1-1) führenden Steuer- und Zeilenleiter (Gi, Ri) auch zwischen die Steuerelektrode und die zweite Hauptelektrode (13) gelegt wird, während an

alle anderen Speicherelemente (2-1,3-1 1 -2,

1-3 usw.) in der Spalte und Zeile des gewählten Speicherelements eine Spannung zwischen die Steuerelektrode und nur eine der beiden Hauptelektroden gelegt wird.

2. Halbleiterspeicheranordnung nach Anspruch I in Form eines wortorganisierten Speichers, dadurch gekennzeichnet daß die Schwellenwerte der Speicherelemente (1-1 USW,) einer gewählten Zeile durch die Schfeibschaltürig selektiv, gleichzeitig auf gewünschte Werte gesetzt werden, und daß die Leseschaltung die Schwellenwerte der Speicheret menle einer gewählten Zeile gleichzeitig wahrnimmt.

3. Hälbleiterspeichefanördnüng nach einem der Vorhergehenden Ansprüche, gekennzeichnet durch

eine Anordnung, lche die Steuerelektroden und mindestens eine q,.. beiden Hauptelektroden jedes nicht gewählten Speicherelementes (z. B. 1-2) derart an einen gemeinsamen Spannungspunkt anschaltet, daß die nicht gewählten Speieherelemente keinen Strom zu leiten vermögen.

4. Halbleiterspeicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Spannungsquelle (20) mit zwei auf verschiedenen Spannungswerten liegenden Klemmen (1, 2) für die erste Spannung vorgesehen is: und daß die Schreibschaltung so ausgebildet ist, daß sie in einem Setzzyklus arbeiten kann, in welchem die erste Gruppe der Zellenschalter die zweite Klemme (2) der Spannungsquelle (20) selektiv mit dem zum gewählten Speicherelement führenden Steuerleiter (C) verbindet und die zweite Gruppe der Zeilenschalter sowie die Gruppe der Spaltenschalter selektiv die erste Klemme (1) der Spannungsquelle (20) mit dem zum gewählten Bauelement führenden Zeilen- und Spaltenleiter (R, C) verbinden, sowie in einem Rücksetzzyklus, in velchern die erste Gruppe der Zellenschalter die erste Klemme (1) der Spannungsquelle (20) selektiv mit dem zum gewählten Speicherelement führenden Steuerleiter (C) verbindet und die zweite Gruppe der Zellenschalter sowie die Gruppe der Spaltenschalter die zweite Klemme (2) der Spannungsquelle (20) selektiv mii dem zum gewählten Speicherelement führenden Zeilen- und Spaltenleiter (R. C) verbinden.