DE2013546A1 - Verfahren zur Herstellung isolierter Halbleiterbereiche - Google Patents

Verfahren zur Herstellung isolierter Halbleiterbereiche

Info

Publication number
DE2013546A1
DE2013546A1 DE19702013546 DE2013546A DE2013546A1 DE 2013546 A1 DE2013546 A1 DE 2013546A1 DE 19702013546 DE19702013546 DE 19702013546 DE 2013546 A DE2013546 A DE 2013546A DE 2013546 A1 DE2013546 A1 DE 2013546A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
semiconductor
layer
etching
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702013546
Other languages
English (en)
Inventor
Heinz Dr 8000 München Henker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702013546 priority Critical patent/DE2013546A1/de
Priority to CH336271A priority patent/CH522961A/de
Priority to AT211071A priority patent/AT334977B/de
Priority to NL7103589A priority patent/NL7103589A/xx
Priority to SE03607/71A priority patent/SE358256B/xx
Priority to FR7109674A priority patent/FR2083459B1/fr
Priority to US00126724A priority patent/US3776788A/en
Priority to GB24817/71A priority patent/GB1279588A/en
Publication of DE2013546A1 publication Critical patent/DE2013546A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Description

SIEMENS AKTIENGESELLSCHAFT München. ?, 2 Q. MRZ. 1970
Berlin und München '■'" Y/ittelsbaeh^-EpTa'bz "2 ' ■'-
VPA 70/1059
Verfahr en zui-j Herstellung isolierter^ Halble it erberei ehe
Die Erfi: 3ung■ ■£ /trifft ein Verfahren zur Herstellung isolierter Halbleiterbereiche für eine inönolythische Halbleiterschaltung.
Aus "Electronics", Juni 1964, Seite 23, ist ein Verfahren zur Bildung isolierter Teile von integrierten Schaltkreisen bekannt. Dabei wird von einer Scheibe aus monokristallinem SiIi- ä cium "ausgegangen* In die Oberfläche dieser Scheibe werden mit Hilfe der üblichen Maskierungstechnik Gräben eingeätzt, die dem Spiegelbild der gewünschten Struktur der einzelnen voneinander isolierten Bereiche entsprechen. Die derart gestaltete Oberfläche wird mit einer ein bis fünf· /um dicken Schicht aus Siliciumdioxid überzogen. Auf diese als Isolierung wirkende Schicht wird in einem Ofen Silicium niedergeschlagen, das polykristallin aufwächst. Schließlich wird die ursprünglich als Träger wirkende Scheibe bis auf die zwischen den Gräben vorhandenen Bereiche durch Läppen oder durch Ätzen entfernt. Die dadurch erhaltenen, voneinander isolierten monokristallinen Bereiche dienen zur Aufnahme von einzelnen Bauelementen, beispielsweise einer Diode durch Erzeugung eines pn-Überganges. *
Vor allSiti die letzten Schritte dieses oben beschriebenen Verfahrens sind besonders kritisch. Die Bildung der verschiedenen Schichten auf der Scheibe,wie beispielsweise der Maskierungsschicht zur Erzeugung der Gräben, oder der erwähnten Schicht aus Siliciumdioxid, führt dazu, daß die Oberfläche de* Scheibe nicht mehr die Form einer Ebene, sondern die einer Kugelkalotte hat. Eine derartige Anordnung ist in der Figur 1 im Schnitt dargestellt, und wird weiter unten noch näher erläutert. Da aber die zur Abtragung der einkristallinen Schicht verwendeten Lftpp- oder Poliermaschine« lediglich ebene Flächen erzeugen,
VPA 9/UO/OO47 Kot/Dx * - 2 -
109840/1480
SAt)
ergibt sich, daß in der Mitte der gewölbten Scheibe ein anderer Abtrag entsteht als an deren Rand. Für die bei integrierten Schaltkreisen anzustrebende Präzision ist dies aber unerwünscht.
Wie bereits Liusgeführt wurde, iot es aus "Electronics" auch bekannt, die monokristallinen Ilalblciterberciche abzuätzen. In der Praxis wird dieses Verfahren jedoch wenig verwendet, da einmal auch hierdurch wegen der überall gleichen Atzgc-.'schwindigkeit die in die Atzflüssigkeit gegebene, gewölbte Scheibe in einer Ebene abgetrennt wird, und da zun anderen die jeweils erreichte Atztiefe schwer kontrollierbar ist.
Yfeiterhin ist es bekannt, einzelne Bauelemente einer integrierten Schaltung durch pn-Übergänge elektrisch voneinander zu isolieren. Pin Nachteil einer derartigen Anordnung besteht aber darin, daß, um den angestrebten Erfolg einer Isolation zu erreichen, ständig eine Vorspannung an den pn-übergang angelegt sein muß.
Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren anzugeben, das auf einfache Weise die Herstellung isolierter Halbleiterbereiche erlaubt. Insbesondere soll dieses Verfahren nicht mit den oben erwähnten Nachteilen und Mangeln bohafto-l; sein.
Diese Aufgabe wird erfindungsgemäß durch das folgende Verfahren gelöst:
a) Aufbringen einer Maske aus Isolierstoff auf ein Halbleitersubstrat des einen Leitungstyps,
b) Epitaktische Abscheidung inonokristalliner Zonen des anderen Leitungstyps auf die nicht mit der Maske bedeckten Bereiche der Oberfläche des Halbleitersubstrats,
c) Überziehen der derart hergestellten Anordnung mit einer Isolierschicht,
d) Abscheiden von Halbleitermaterial auf die Isolierschicht, derart, daß eine polykriötalline Schicht entsteht,
e) Abätzen des Halbleitersubstrata.
8AD ORIGINAL
109840/1480 _3_
Die isolierten Halbleiterborciehe werden dabei derart hergestellt, daß der Ätzvorgang zur Abtragung dea Hnlbleitorstibütrats oder der monokristallinen Schicht an der vorgesehenen Grenze von aliein aufhört oder sich doch sehr verlangsamt. Bei der Wahl eines geeigneten Ätzmittels, das verschieden iiSt, je nachdem ob das Halbleitersubstrat n-leitond, p-leitend, hoch- oder schwaclidotiert ist, hört der Ätzvorgang nämlich genau beim Erreichen des »pn-Überganges praktisch auf, da die Ätzgeschwindigke'it für das nachfolgende, entgegengesetzt dotierte Material wesentlich geringer ist. Mit Hilfe dieses Verfahrens wird-auch bei einer krummen oder verzogenen Scheibe das Halbleitersubstrat völlig entfernt, so daß die voneinander isolierten aufgewachsenen einkristallinen Bereiche, die in die polykristalline Schicht eingebettet sind, übrig bleiben. . ■ |
Eine Weiterbildung der Erfindung besteht darin, daß vor dem Aufbringen der Maske aus Isolierstoff auf das Halbleitersubstrat eine vorzugsweise etwa 2-5 /um dicke Halbleiterschicht des anderen Leitungstyps abgeschieden wird, und daß nach dem Abätzen des Halbleitersubstrats diese Halbleiterschicht abgeätzt wird. - -
Dieses Verfahren ist insbesondere dann zweckmäßig, wenn die ab-Geschiedenen monokristallinen Zonen des anderen Leitungsiyps p-leitend sein sollen. In diesem Fall ist dann die Ilalbleiterschicht η-leitend, während das Halbleitersubstrat p-leitend ist. M Ss hat sich nämlich gezeigt, daß der Atzahtrag beim übergang ~ von p- zv n-lei'3nden Bereichen^leichter zum Stehen kommt, als bei einer umgekehrten Schichtfolge. Durch die Einschaltung der Halbleiterschicht wird aber zwischen dem Halbleitersubstrat, das zunächst abgeätzt wird, und der Halbleiterschicht ein derartiger pn-übergang erzeugt. An der Grenze zwischen dem Halb-' leitersubstrat und der Halbleiterschicht hört der Ätzabtrag von selbst auf, oder wird doch stark verlangsamt, so daß sich Unterschiede in der Ätzgeschwindigkeit auf dem Halbleitersubstrat von selbst ausgleichen. Anschließend wird dann die eine dünne Zwischenschicht bildende Halb.XejLterschicht beispielsweise mit Hilfe eines nicht; selektiven .Ätzmittels eventuell auch unter
m9/i10/0047 : 109840/1*80 -^
— A —
Ausnutzung der die Atzung bremsenden w'irkung des pn-Übergangs von der η-leitenden Halbleiterschicht zum p-leitenden Halbleitersubstrat abgeätzt. Hin geringerer Unterschied in den A'tzgeschwindigkeiten bei dieser Schichtfolge macht sich wegen der geringen Dicke der Zwischenschicht nicht störend bemerkbar.
In einer anderen Weiterbildung der Erfindung wird vorgeschlagen, daß während des Abätzens des Halbleitersubstrats der zwischen Halbleiterschicht und Halbleitersubstrat gebildete pntjbergang in Sperrichtung vorgespannt wird. Dadurch kann die den Ätzvorgang bremsende Y/'irkung des pn-u'bergangeo noch verstärkt v/erden.
^ Ks ist zweckmäßig für die Maske und die Isolierschicht Silici- - umdioxid oder Aluminiumoxid oder eine Mischung beider Oxide zu verwenden. Aui3erdem soll eine auf die polykristalline Seite aufgebrachte Schutzschicht verhindern, dai3 das polykristalline Material vom Ätzmittel angegriffen wird. Diese Aufgabe wird durch die angegebenen Schichten besonders gut gelöst.
Schließlich soll noch betont werden, daß die Erfindung nicht darauf beschränkt ist, daß das Halbleitersubstrat nur durch Ätzen entfernt wird. Es ist auch Gegenstand dieser Erfindung, zunächst einen Teil des Halbleitersubstrats mechanisch abzutragen, beispielsweise durch Läppen, und dann erst den der polykristallinen Schicht benachbarten Teil des Halbleitersubstrats durch P Ätzen zu entfernen.
Weitere Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels anhand der Figuren.
Es zeigen:
Fig. 1i Einen Schnitt durch eine gekrümmte Halbleiterschicht,
Fig. 2-5
und Fig. 10: Ein erstes Ausftihrungabeispiel der Erfindung anhand von Schnitten,
Yi* 9/110/0047 1098*0/1480 _^
BAD ORIGINAL
Pig. 6 - 10: 33in zweites Ausführungsbeispiel'der Erfindung. • ..,..-■ anhand vein Schnitten, .
Pig,.· 11: Eine Anordnung zur Durchführung des erfindungsge «· 'r■-.·.; ■. nagen Verfahrens. .--..·. .
1-^st eine gekrümmte Halbleiterscheibe
SchnititeMargestellt. Zwischen einer Sohieht 11 aus p.olykristal-' linen* Silicium und einem Halbleitersubstrat 1 aus monakristallinem Silicium befindet sich eine Isolierschicht 9. Die Isolierschicht 9 weist dabei .zahnartige Zwischenwände 10 auf, die in das Halbleitersubstrat 1 hineinreichen und zur. Isolierung
der einzelnen Bereiche dienen sollen. Wird das Halbleitersubstrat 1 dieser Scheibe in der Pigur 1 oberhalb der durch die * gestrichelte Linie 13 dargestellten Ebene abgetrennt,-was bei- " spielsweise durch läppen geschehen kann, so.werden lediglieh die in der Mitte der Scheibe gelegenen Zwischenwände 10.an die Oberfläche treten. Es ist offensichtlich, daß damit eine Isolation der am Rand der Scheibe gelegenen Bereiche nicht erreicht werden kann, da dort die Zwischenwände 10 nicht an die durch die Linie 13 festgelegte Oberfläche treten. .
Im folgenden wird nun die Erfindung an zwei Ausführungsbcispielen näher erläutert und gezeigt, daß gemäß ihr auch das Substrat einer gekrümmten Halbleiterscheibe gleichmäßig etwa bis zu der in der Pigur 1 durch eine strichpunktierte Linie 15 angedeutet <-i Flad.« einer Kugelkalotte abgetragen werden kann. (J Dabei werden in den Figuren 2 bis 11 für sich entsprechende Teile die gleichen Bezugsζdienen verwendet wie in der Pigur 1.
Zunächst w$rd auf ein Halbleitersubstrat 1, das aus p-leitendem monokristallinem Silicium besteht, eine Maske 3 aus Siliciumdioxid oder einem anderen geeigneten Isolierstoff, wie beispielsweise Aluminiumoxid, aufgebracht (Pig. 2), bei der die später für die Bauelemente benötigten isolierten Bereiche'frei blei- hen* Auf den nicht mit dem Isolierstoff der Maske 3 abgedeckten Plächon wenden eine oder mehrere, gegebenenfalls verschieden dotierte eknkrieta^line,Zonen 5 mit Hilfe der seloktivcn Epita xie abgeschieden (Fig.1 ?)· 'Sann wird die Oberfläche dieser
;- ■ ■ -- ;-: :.-■ ■■ - ■ ■ ■ YFA 9/110/0047 109840/1480 βΔΗ -6-
Anordnung, wie in der Fig. 4 dargestellt, mit einer-hitzobeständigen Isolierschicht 7 aus Siliciumdioxid übersogen. Dies kann beispielsweise durch Oxidation, Aufdampfen, Aufstäuben oder pyrolytische Zersetzung geschehen. Dabei verbindet sich die Isolierschicht 7 mit der Maske 3 au einer Isolierschicht Anschließend wird auf dieser Isolierschieht 9 weiteres Silicium abgeschieden. Dieses wächst.polykristallin auf, und bildet so die polykristallin Schicht 11. Dabei muß die Schicht 11 so dick gemacht werden, daß sie später allein die voneinander isolierten einkristallinen Bereiche tragen kann (Fig. 5,·. In einem letzten Verfahrensschritt wird schließlich das einkristalline Halbleitersubstrat 1 abgeätzt (Fig. 10). Bei der T/ahl eines geeigneten Ätzmittels, das verschieden zu wählen ist, je nachtl'on ' ob das Halbleitersubstrat 1 η-leitend, p-leitend, hoch- oder niederohmig ist, hört der Ätzvorgang beim Erreichen des pn-überganges ζ .ischen dem Halbleitersubstrat 1 und den Zonen 5 auf oder wird stark verlangsamt, so daß auch gekrümmte Flächen hergestellt v/erden können. Dabei muß die Schicht 11 durch eine gegen das Ätzmittel beständige Schicht abgedeckt sein.
Im folgenden wird ein zweites Ausführungsbeispiel anhand der Figuren 6 bis 10 erläutert.
Zunächst wird das Halbleitersubstrat 1, das wiederum p-leitend sein soll, mit einer dünnen, einige /ura dicken, n-leitenden Halbleiterschicht 2 epitaktisch überzogen, und auf diese dann, wie im ersten Ausführungsbeispiel beschrieben, die Maske 3 aufgebracht (Fig. 6). Mit Hilfe der selektiven Epitaxie werden die einkristallinen Zonen 5 hergestellt (Fig. 7); dann wird diese Anordnung mit der Isolierschicht 7 überzogen, die mit der Maske 3 eine Isolierschicht 9 bildet (Fig. 8). Schließlich wird auf der Isolierschicht 9 die polykristalline Schicht 11 abgeschieden. Diese letzten Verfahrensschritte entsprechen ganz den im ersten Ausführungsbeispiel erläuterten Arbeitsgängon. Sie unterscheiden sich lediglich durch die Anordnung der als Zwischenschicht wirkenden Halbleiterschicht 2.
Die Halbleiterschicht 2 hat die Aufgabe, den Ätzvorgang zum Stehen ^μ .«bringen. Dies ist erfahrungsgemäß aber leichter, wenn
VPA Vi 10/0047 109840/U80 _ . 7.
BAD ORIGINAL
von einem ^-leitenden Bereich zu einem η-leitenden Bereich geätzt wird.,.. /:;-.<■, . , ·
Daher wird fiun&chst das p-leitende Halbleitersubstrat 1 bis an die Grenze eur η-leitenden Halbleiterschicht 2 abgeätzt. An dieser Grenze hört, wie bereits erwähnt wurde, der Atzabtrag von selbst auf oder wird doch außerordentlich langsam, so daß sich Unterschiede in der Ä'tzgeschwindigkeit von selbst korrigieren. ·
Anschließend wird dann noch die dünne Hiilbleiterschicht 2 abgeätzt. Dies kann mit einem nicht selektiven Ätzmittel oder unter Ausnutzung der bremsenden Wirkung des pn-Überganges zwischen der Halbleiterschicht 2 -und den Zonen 5 geschehen. Verschieden- , heiten der Ätzg-dchv/indigkeit machen sich dabei wegen der ge- * ringen Dicke der Halbleiterschicht 2 für die isolierten Bereiche nicht störend bemerkbar. Auf diese V/eise wird, wie beim ersten Ausführungsbeispiel, die in der Figur 10 dargestellte Anordnung erhalten.
In der Figur 11 ist eine Anordnung zur Durchführung des Verfahrens gezeigt.
In einer Haltevorrichtung 15, die entsprechend dem Pfeil 16 bewegbar ausgebildet ist, ist eine Halbleiterscheibe während des Ätzabtrags des Halbleitersubstrats 1 eingespannt. Die Ätzflüssigkeit 17 befindet sich dabei in eine.r Wanne 19 aus nicht ä ätzbarem isolierendem Material. Weiterhin ist zur Verstärkung der den Ätzvorgang bremsenden Wirkung des pn-Übergariges zwischen dem Halbleitersubstrat 1 und der Halbleiterschicht. 2 dieser pn-übergang in.Sperrichtung vorgespannt. Zu diesem Zweck ist auf dem Boden der Wanne 19 eine Elektrode 21 vorgesehen, während auf der Halbleiterschicht 2 ein Kontakt 25 angeordnet ist. Da das Halbleitersubstrat 1 p-leitend und die Halbleitcrschicht η-leitend ist, wird die Elektrode 21 mit dem neoativen · Pol und der Kontakt 25 mit dem positiven Pol einer Batterie verbunden.
VPA 9/110/0047 - 8 -
109840/1480-
Mit dem in dieser Erfindung angegebenen Verfahren kann auch bei einet verzogenen Scheibe das Halbleitersubstrat völlig entfernt werden, so daß lediglich die voneinander isolierten einkristallinen Bereiche, in das polykristallin Material eingebettet, übrigbleiben.
11 Patentansprüche
11 Figuren
VPA 9/11O/CO47 - 9 -
10984Ü/U80

Claims (1)

  1. J?
    Verfahren zur Herstellung isolierter .Halbleiterbereiche für eine monolythische Halbleiterschaltung, .g "e..k e-η η ζ e i c h. η et durch die folgenden, Yerfahreiasschritte: · .
    a) Aufbringen einer Maske aus Isolierstoff auf ein Halbleitersubstrat des einen Leitungstyps,
    b) Epitaktische Abscheidung inonokristalliner Zonen des anderen leitungstyps auf die nicht mit der Maske bedeckten Bereiche der Oberfläche des Halbleitersubstrats,
    c) Überziehen der derart hergestellten Anordnung mit einer | Isolierschicht, .
    d) Abscheiden von Halbleitermaterial .auf die Isolierschicht, . derart, daß eine polykristalline Schicht entsteht,
    e) Abätzen des Halbleitersubstrats. ■
    2» Verfahren nach Anspruch 1S dadurch gekennzeichnet, daß vor dem Aufbringen der Maske aus Isolierstoff auf das Halbleitersubstrat eine vorzugsweise etwa 2 - 5 /um dicke Halbleiterschicht des anderen Leitungstyps abgeschieden wird, und daß nach dem Abätzen des HaIbleiiersubstrats die Halbleiterschicht abgeätzt v/ird.
    3# Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß während dos Abätzens des Halbleitersubstrats der zwischen Halbleiterschicht und Halbleitersubstrat gebildete pn-übergang in Sperrichtung vorgespannt wird» . .
    4» Verfahren nach Anspruch 2 und/oder Anspruch 3, dadurch gekennzeichnet, daß das Halbleitersubstrat p-dotiert und die Halbleitersciiicht n-doticrt wird.
    VPA 9/i1O/öO47 - 10 -
    109840/1480 bad original
    5. Verfahren nach einem der obigen Anöprüche, dadurch1;, gekennzeichnet, daß eine Masks aus Siliciumdioxid verwendet wird.
    6. Verfahren nach einem der Ansprüche 1-4, dadurch gekennzeichnet , daß eine Maske aus Aluminiumoxid verwendet wird.
    7. Verfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet , daß eine Isolierschicht aus Siliciumdioxid verwendet wird.
    8. Verfahren nach einem der Ansprüche 1-6, dadurch gekennzeichnet , daß eine Isolierschicht aus Aluminiumoxid verwendet wird.
    9. Verfahren nach einem der Ansprüche 1-6, dadurch gekennzeichnet , daß eine Isolierschicht aus einer Mischung von Siliciumdioxid und Aluminiumoxid verv/en-rdet wird.
    10. Verfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet , daß das Abätzen des HaIbleitei-substrats durch ein für das jeweilige Halblei ber3ubstrat geeignetes Ätzmittel erfolgt.
    11. Verfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet , daß lediglich der der polykristallinen Schicht benachbarte Toil des Halbleitersubstrats mechanisch abgetragen wird.
    VPA 9/I10/0047
    109840/1480 bad original
DE19702013546 1970-03-20 1970-03-20 Verfahren zur Herstellung isolierter Halbleiterbereiche Pending DE2013546A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19702013546 DE2013546A1 (de) 1970-03-20 1970-03-20 Verfahren zur Herstellung isolierter Halbleiterbereiche
CH336271A CH522961A (de) 1970-03-20 1971-03-08 Verfahren zur Herstellung isolierter Halbleiterbereiche
AT211071A AT334977B (de) 1970-03-20 1971-03-11 Verfahren zur herstellung isolierter halbleiterbereiche
NL7103589A NL7103589A (de) 1970-03-20 1971-03-17
SE03607/71A SE358256B (de) 1970-03-20 1971-03-19
FR7109674A FR2083459B1 (de) 1970-03-20 1971-03-19
US00126724A US3776788A (en) 1970-03-20 1971-03-22 Method of producing insulated semiconductor regions
GB24817/71A GB1279588A (en) 1970-03-20 1971-04-19 Improvements in or relating to the production of insulated semi-conductor regions in a composite body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702013546 DE2013546A1 (de) 1970-03-20 1970-03-20 Verfahren zur Herstellung isolierter Halbleiterbereiche

Publications (1)

Publication Number Publication Date
DE2013546A1 true DE2013546A1 (de) 1971-09-30

Family

ID=5765809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702013546 Pending DE2013546A1 (de) 1970-03-20 1970-03-20 Verfahren zur Herstellung isolierter Halbleiterbereiche

Country Status (8)

Country Link
US (1) US3776788A (de)
AT (1) AT334977B (de)
CH (1) CH522961A (de)
DE (1) DE2013546A1 (de)
FR (1) FR2083459B1 (de)
GB (1) GB1279588A (de)
NL (1) NL7103589A (de)
SE (1) SE358256B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3884733A (en) * 1971-08-13 1975-05-20 Texas Instruments Inc Dielectric isolation process
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
US4054497A (en) * 1975-10-06 1977-10-18 Honeywell Inc. Method for electrolytically etching semiconductor material
US4349394A (en) * 1979-12-06 1982-09-14 Siemens Corporation Method of making a zener diode utilizing gas-phase epitaxial deposition
US4554059A (en) * 1983-11-04 1985-11-19 Harris Corporation Electrochemical dielectric isolation technique
JP2833519B2 (ja) * 1994-09-27 1998-12-09 日本電気株式会社 絶縁膜上の半導体膜の薄膜化方法および薄膜化装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL153947B (nl) * 1967-02-25 1977-07-15 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen, waarbij een selectief elektrolytisch etsproces wordt toegepast en halfgeleiderinrichting verkregen met toepassing van de werkwijze.

Also Published As

Publication number Publication date
ATA211071A (de) 1976-06-15
FR2083459A1 (de) 1971-12-17
AT334977B (de) 1977-02-10
SE358256B (de) 1973-07-23
GB1279588A (en) 1972-06-28
FR2083459B1 (de) 1977-01-28
CH522961A (de) 1972-05-15
NL7103589A (de) 1971-09-22
US3776788A (en) 1973-12-04

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE3202608C2 (de)
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2454705A1 (de) Ladungskopplungsanordnung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2453279C3 (de) Halbleiteranordnung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3814615C2 (de) Verfahren zur Herstellung einer Solarzelle
DE2013546A1 (de) Verfahren zur Herstellung isolierter Halbleiterbereiche
DE1439758C3 (de) Verfahren zur Herstellung von Transistoren
DE112018007554T5 (de) Verfahren zur Herstellung einer Lawinenphotodiode
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE7130637U (de) Halbleiteranordnung auf einem halbleitertraeger
DE2651423A1 (de) Verfahren zum herstellen dielektrisch isolierter, integrierter halbleiteranordnungen
DE1285625C2 (de) Verfahren zur herstellung eines halbleiterbauelements
DE2754549A1 (de) Optoelektronischer sensor nach dem prinzip der ladungsinjektion
DE3921028A1 (de) Avalanche-photodiode und herstellungsverfahren
EP3326211B1 (de) Verfahren zur herstellung einseitig angeordneter strukturierter kontakte in einer schichtanordnung für ein photovoltaisches bauelement
DE1764128A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee