DE202010017661U1 - Datenspeichervorrichtung - Google Patents
Datenspeichervorrichtung Download PDFInfo
- Publication number
- DE202010017661U1 DE202010017661U1 DE202010017661U DE202010017661U DE202010017661U1 DE 202010017661 U1 DE202010017661 U1 DE 202010017661U1 DE 202010017661 U DE202010017661 U DE 202010017661U DE 202010017661 U DE202010017661 U DE 202010017661U DE 202010017661 U1 DE202010017661 U1 DE 202010017661U1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- board
- controller
- chips
- memory chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
Abstract
Description
- Technisches Gebiet
- Die Beschreibung betrifft eine Datenspeichervorrichtung.
- Hintergrund
- Datenspeichervorrichtungen können zum Speichern von Daten verwendet werden. Eine Datenspeichervorrichtung kann mit Computern verwendet werden um die Datenspeicheranforderungen des Computers zu erfüllen. In manchen Fällen ist es wünschenswert, große Datenmengen auf einer Datenspeichervorrichtung zu speichern. Im weiteren kann es wünschenswert sein, Befehle zum Lesen von Daten und zum Schreiben von Daten auf die Datenspeichervorrichtung schnell auszuführen.
- Zusammenfassung
- Dieses Dokument beschreibt eine Datenspeichervorrichtung, die eine oder mehrere Arbeitsspeicherplatinen enthält, wobei jede der Arbeitsspeicherplatinen mehrere Flash-Speicherchips enthält. Die Datenspeichervorrichtung enthält eine Controllerplatine, mit der die Arbeitsspeicherplatinen funktional verbunden sind. Die Datenspeichervorrichtung kann zum Kommunizieren mit einem Host unter Verwendung einer Schnittstelle zum Empfangen von Befehlen von dem Host und zum Verarbeiten dieser Befehle unter Verwendung der Flash-Speicherchips konfiguriert sein. Zum Beispiel kann der Host Befehle zum Lesen, Schreiben, Kopieren und Löschen von Blöcken von Daten unter Verwendung der Flash-Speicherchips senden und kann die Controllerplatine diese empfangen.
- In einer beispielhaften Implementierung enthält der Controller einen Field-Programmable-Gate-Array-Controller (FPGA-Controller, feldprogrammierbarer Gate-Array-Controller) und kann die Schnittstelle zwischen dem Host und der Controllerplatine eine Hochgeschwindigkeits-Schnittstelle wie etwa z. B. eine Peripheral-Component-Interconnect-Express-Schnittstelle (PCIe-Schnittstelle) sein. Auf diese Weise kann die Datenspeichervorrichtung hohe Speichervolumina enthalten und zum Erzielen einer hohen Leistung und hoher Geschwindigkeiten der Datenübertragung zwischen dem Host und den Flash-Speicherchips konfiguriert sein.
- In einer beispielhaften Implementierung kann die Datenspeichervorrichtung mit zwei Arbeitsspeicherplatinen konfiguriert sein, wobei jede der Arbeitsspeicherplatinen mehrere Flash-Speicherchips enthält. Die Datenspeichervorrichtung einschließlich der Controllerplatine und der zwei Arbeitsspeicherplatinen kann in Form eines Plattenlaufwerks konfiguriert sein, so dass die Datenspeichervorrichtung in einen integrierten Einbauplatz (Laufwerksschacht) einer Computervorrichtung passt. Zum Beispiel kann die Datenspeichervorrichtung so konfiguriert sein, dass sie in einen integrierten Einbauplatz eines Servers passt, um Datenspeicherkapazität für den Server bereitzustellen. Die Datenspeichervorrichtung kann so konfiguriert sein, dass sie abnehmbar ist, sodass sie leicht von der Computervorrichtung abgenommen und in den integrierten Einbauplatz einer anderen Computervorrichtung eingeführt werden kann.
- Außerdem kann die Datenspeichervorrichtung modular sein, sodass die Arbeitsspeicherplatinen von der Controllerplatine gelöst und durch andere Arbeitsspeicherplatinen ersetzt werden können, wobei die anderen Arbeitsspeicherplatinen ebenfalls mehrere Flash-Speicherchips enthalten können. Der Controller auf der Controllerplatine kann konfigurierbar sein, um zu erkennen, dass eine oder mehrere der Arbeitsspeicherplatinen gelöst und durch andere Arbeitsspeicherplatinen ersetzt worden sind. Der Controller kann zum Erkennen dieses Typs von Austausch von Arbeitsspeicherplatinen konfiguriert sein und kann Befehle zwischen dem Host und den anderen Arbeitsspeicherplatinen verarbeiten. Auf diese Weise kann die Controllerplatine weiterverwendet werden, selbst wenn eine oder mehrere der Arbeitsspeicherplatinen nicht mehr verwendbar sind. Eine unbrauchbare Arbeitsspeicherplatine kann von der Controllerplatine gelöst werden und kann durch eine andere Arbeitsspeicherplatine ersetzt werden, während dieselbe Controllerplatine und dieselben Komponenten auf der Controllerplatine weiterverwendet werden.
- In einer beispielhaften Implementierung kann die Datenspeichervorrichtung konfigurierbar sein, um verschiedene Typen von Flash-Speicherchips zu behandeln. Zum Beispiel kann der Controller auf der Controllerplatine dafür konfiguriert werden, verschiedene Typen von Flash-Speicherchips auf den Arbeitsspeicherplatinen zu erkennen und mit ihnen zu arbeiten. Zum Beispiel kann der Controller ein FPGA-Controller sein, der zum Erkennen verschiedener Typen von Flash-Speicherchips einschließlich z. B. Single-Level-Cell-Flash-Speicherchips (SLC-Flash-Speicherchips), Multi-Level-Cell-Flash-Speicherchips (MLC-Flash-Speicherchips), NAND-Flash-Speicherchips, NOR-Flash-Speicherchips und anderer Typen von Flash-Speicherchips konfiguriert ist. Der Controller kann zum Erkennen von Flash-Speicherchips von verschiedenen Flash-Speicherchip-Anbietern konfiguriert sein. Der Controller kann zum Erkennen der verschiedenen Typen von Flash-Speicherchips und zum Ausführen von Befehlen von dem Host unter Verwendung der Flash-Speicherchips durch Übersetzen der Befehle auf der Grundlage des Typs der Flash-Speicherchips auf den Arbeitsspeicherplatinen konfiguriert sein. Somit ist es nicht erforderlich, dass der Host wegen des Typs des Flash-Speicherchips die Befehle übersetzt oder unterschiedliche Befehle sendet. Der Controller kann zum Übersetzen der Befehle von dem Host in die systemspezifischen Befehle für den bestimmten Typ von Flash-Speicherchips konfiguriert sein.
- Auf diese Weise kann dieselbe Controllerplatine mit demselben Controller mit Arbeitsspeicherplatinen mit unterschiedlichen Typen von Flash-Speicherchips verwendet werden. Zum Beispiel können eine erste Arbeitsspeicherplatine und eine zweite Arbeitsspeicherplatine mit der Controllerplatine verbunden werden und kann jede der Platinen SLC-NAND-Flash-Speicherchips enthalten, die von einem Anbieter hergestellt worden sind. Die erste Arbeitsspeicherplatine und die zweite Arbeitsspeicherplatine können gelöst und durch zwei andere Arbeitsspeicherplatinen ersetzt werden, wobei die anderen Arbeitsspeicherplatinen MLC-NAND-Flash-Speicherchips enthalten, die von einem anderen Anbieter hergestellt worden sind. Der Controller kann zum automatischen Erkennen der Flash-Speicherchips auf den anderen Arbeitsspeicherplatinen und zum Ausführen von Befehlen von dem Host unter Verwendung der Flash-Speicherchips auf den anderen Arbeitsspeicherplatinen konfiguriert sein. Auf diese Weise kann die Datenspeichervorrichtung je nach den Eigenschaften der Anwendung oder der Anwendungen in dem Host und je nach den von der Anwendung oder von den Anwendungen in dem Host gewünschten Merkmalen der Datenspeichervorrichtung mit verschiedenen Flash-Speicherchips auf den Arbeitsspeicherplatinen angepasst und konfiguriert werden.
- In anderen beispielhaften Implementierungen kann jede der Arbeitsspeicherplatinen andere Speichervorrichtungen als Flash-Speicherchips enthalten. Zum Beispiel kann jede der Arbeitsspeicherplatinen mehrere dynamische Schreib-Lese-Arbeitsspeicherchips (DRAM-Chips) enthalten. In derselben Weise wie oben in Bezug auf die Flash-Speicherchips beschrieben kann die Datenspeichervorrichtung zum Behandeln unterschiedlicher Typen von DRAM-Chips konfigurierbar sein. Zum Beispiel kann der Controller auf der Controllerplatine zum Erkennen und Arbeiten mit unterschiedlichen Typen von DRAM-Chips auf den Arbeitsspeicherplatinen konfiguriert sein. Eine Arbeitsspeicherplatine von DRAM-Chips kann von der Datenspeichervorrichtung entfernt werden und durch eine Arbeitsspeicherplatine mit einem anderen Typ von DRAM-Chips ersetzt werden. Der Controller kann Befehle von dem Host unter Verwendung des anderen Typs von DRAM-Chips durch Übersetzen der Befehle auf der Grundlage des Typs der DRAM-Chips auf der Arbeitsspeicherplatine ausführen. In anderen beispielhaften Implementierungen können die Arbeitsspeicherplatinen andere Typen von Speichervorrichtungen einschließlich z. B. Phase-Change-Speicherchips (PCM-Chips) und andere Typen von Speichervorrichtungen enthalten.
- In einer weiteren beispielhaften Implementierung kann der Controller auf der Controllerplatine zum Erkennen und Arbeiten mit einem Typ einer Speichervorrichtung auf der einen Arbeitsspeicherplatine und gleichzeitig zum Arbeiten mit einem anderen Typ einer Speichervorrichtung auf der anderen Arbeitsspeicherplatine konfiguriert sein. Zum Beispiel kann eine der Arbeitsspeicherplatinen Flash-Speicherchips enthalten und kann eine andere Arbeitsspeicherplatine DRAM-Chips enthalten.
- In einer beispielhaften Implementierung kann die Datenspeichervorrichtung zum Behandeln von Flash-Speicherchips mit unterschiedlichen Spannungen konfigurierbar sein. Zum Beispiel kann der Controller auf der Controllerplatine zum Erkennen und Arbeiten mit Flash-Speicherchips mit unterschiedlichen Spannungen auf den Arbeitsspeicherplatinen konfiguriert sein. Zum Beispiel kann der Controller die Spannung der Flash-Speicherchips abtasten und eine Leistungssteuerschaltungsanordnung zum Zuführen der geforderten Spannung konfigurieren. Zum Beispiel kann der Controller ein FPGA-Controller sein, der zum Abtasten der Spannung der Flash-Speicherchips auf der Arbeitsspeicherplatine und zum Konfigurieren eines Leistungsmoduls auf der Controllerplatine, um den Flash-Speicherchips auf der Grundlage der abgetasteten Spannung die geeignete Spannung zuzuführen, konfiguriert ist. Der Controller kann zum Abtasten der Spannung der Flash-Speicherchips und zum Ausführen von Befehlen von dem Host unter Verwendung der Flash-Speicherchips, ohne die Befehle übersetzen zu müssen, auf der Grundlage der Spannung der Flash-Speicherchips auf den Arbeitsspeicherplatinen konfiguriert sein.
- Auf diese Weise kann dieselbe Controllerplatine mit demselben Controller mit Arbeitsspeicherplatinen mit Flash-Speicherchips mit unterschiedlichen Spannungen verwendet werden. Zum Beispiel können eine erste Arbeitsspeicherplatine und eine zweite Arbeitsspeicherplatine mit der Controllerplatine verbunden sein und kann jede der Platinen Flash-Speicherchips enthalten, die mit einer ersten Spannung arbeiten. Die erste Arbeitsspeicherplatine und die zweite Arbeitsspeicherplatine können gelöst und durch zwei andere Arbeitsspeicherplatinen ersetzt werden, wobei die anderen Arbeitsspeicherplatinen Flash-Speicherchips enthalten, die mit einer zweiten Spannung arbeiten, wobei sich die zweite Spannung von der ersten Spannung unterscheidet. Der Controller kann zum automatischen Abtasten der zweiten Spannung der Flash-Speicherchips auf den anderen Arbeitsspeicherplatinen, zum Konfigurieren des Leistungsmoduls zum Arbeiten mit der zweiten Spannung und zum Ausführen von Befehlen von dem Host unter Verwendung der Flash-Speicherchips auf den anderen Arbeitsspeicherplatinen konfiguriert sein. Auf diese Weise kann die Datenspeichervorrichtung je nach den Eigenschaften der Anwendung oder der Anwendungen in dem Host und je nach den von der Anwendung oder von den Anwendungen in dem Host gewünschten Merkmalen der Datenspeichervorrichtung mit verschiedenen Flash-Speicherchips auf den anderen Arbeitsspeicherplatinen angepasst und konfiguriert werden.
- Die Verwendung einer einzelnen Controllerplatine mit einem einzelnen Controller, der sich gegenüber den Flash-Speicherchips, die sich auf den Arbeitsspeicherplatinen befinden, auf einer getrennten Platine befindet, ermöglicht Flexibilität beim Konfigurieren der Datenspeichervorrichtung. Zum Beispiel ermöglicht die Verwendung einer einzelnen Controllerplatine mit einem einzelnen Controller auf der Platine, der zum Erkennen und Arbeiten mit unterschiedlichen Typen von Flash-Speicherchips und/oder zum Erkennen und Arbeiten mit Flash-Speicherchips mit unterschiedlichen Spannungen konfiguriert ist, dass die Datenspeichervorrichtung unter Verwendung verschiedener Flash-Speicherchip-Technologien ausgelegt wird. Außerdem kann auf der Grundlage des Typs der Anwendung in dem Host, der mit der Datenspeichervorrichtung über eine Schnittstelle verbunden wird, eine bestimmte Flash-Speicherchip-Technologie ausgewählt und in den Arbeitsspeicherplatinen verwendet werden. Außerdem können durch Austausch der Arbeitsspeicherplatinen dieselbe Controllerplatine und derselbe Controller mit den anderen Flash-Speicherchips auf den Arbeitsspeicherplatinen verwendet werden, während sich die Flash-Speicherchip-Technologien ändern können. Auf diese Weise kann die Controllerplatine mit dem Controller und mit den anderen Komponenten als eine Universalcontrollerplatine und als ein Universalcontroller angesehen werden, die zur Aufnahme mehrerer verschiedener Typen von Flash-Speicherchips auf den Arbeitsspeicherplatinen konfigurierbar ist.
- In Übereinstimmung mit einem allgemeinen Aspekt kann die Datenspeichervorrichtung eine erste Arbeitsspeicherplatine und eine zweite Arbeitsspeicherplatine enthalten, wobei die erste Arbeitsspeicherplatine und die zweite Arbeitsspeicherplatine jeweils mehrere Speicherchips umfassen. Die Datenspeichervorrichtung kann eine Controllerplatine enthalten, die zum funktionalen Verbinden mit der ersten Arbeitsspeicherplatine und mit der zweiten Arbeitsspeicherplatine ausgelegt und konfiguriert ist, wobei die Controllerplatine eine Hochgeschwindigkeits-Schnittstelle und einen Controller, der zum Empfangen von Befehlen von einem Host unter Verwendung der Hochgeschwindigkeits-Schnittstelle und zum Ausführen der Befehle ausgelegt und konfiguriert ist, enthält, wobei die erste Arbeitsspeicherplatine und die zweite Arbeitsspeicherplatine jeweils getrennt von der Controllerplatine abnehmbar sind. Die Datenspeichervorrichtung kann als ein Computerprogrammprodukt implementiert sein.
- Implementierungen können eines oder mehrere der folgenden Merkmale enthalten. Zum Beispiel kann der Controller ein Field-Programmable-Gate-Array-Controller (FPGA-Controller) sein. Die Speicherchips können Flash-Speicherchips enthalten. Die Flash-Speicherchips können Single-Level-Cell-NAND-Flash-Speicherchips (SLC-NAND-Flash-Speicherchips) und/oder Multi-Level-Cell-NAND-Flash-Speicherchips (MLC-NAND-Flash-Speicherchips) enthalten. Die Hochgeschwindigkeits-Schnittstelle kann eine PCIe-Schnittstelle enthalten. In einer beispielhaften Implementierung können die Flash-Speicherchips NAND-Flash-Speicherchips enthalten, kann die Hochgeschwindigkeits-Schnittstelle eine PCIe-Schnittstelle sein und kann der Controller ein Field Programmable Gate Array (FPGA) sein.
- Die erste Arbeitsspeicherplatine, die zweite Arbeitsspeicherplatine und die Controllerplatine können so ausgelegt und konfiguriert sein, dass sie in einen Laufwerkschacht eines Servers passen. Die erste Arbeitsspeicherplatine kann mit einer Oberseite der Controllerplatine funktional verbunden sein und die zweite Arbeitsspeicherplatine kann mit einer Unterseite der Controllerplatine funktional verbunden sein.
- In einer beispielhaften Implementierung können die Speicherchips dynamische Schreib-Lese-Arbeitsspeicherchips (DRAM-Chips) enthalten. In einer anderen beispielhaften Implementierung umfassen die Speicherchips Phase-Change-Speicherchips (Phasen-Änderungs-Speicherchips, PCM-Chips).
- Die erste Arbeitsspeicherplatine und die zweite Arbeitsspeicherplatine können modulare Platinen sein, die dafür ausgelegt und konfiguriert sind, abgenommen und durch eine andere Arbeitsspeicherplatine, die mehrere Speicherchips enthält, ersetzt zu werden. Der Controller kann ein Leistungsmodul enthalten und kann dafür ausgelegt und konfiguriert sein, die Befehlsverarbeitung für mehrere Speicherchips mit unterschiedlichen Spannungen zu steuern, eine Spannung der Speicherchips auf der ersten Arbeitsspeicherplatine und auf der zweiten Arbeitsspeicherplatine automatisch zu erkennen, das Leistungsmodul für den Betrieb bei der erkannten Spannung der Speicherchips zu konfigurieren, unter Verwendung der Schnittstelle Befehle von dem Host zu empfangen und die Befehle unter Verwendung der Speicherchips auszuführen.
- Der Controller kann dafür ausgelegt und konfiguriert sein, die Befehlsverarbeitung für mehrere verschiedene Typen von Speicherchips zu steuern, einen Typ der Speicherchips auf der ersten Arbeitsspeicherplatine und auf der zweiten Arbeitsspeicherplatine automatisch zu erkennen, unter Verwendung der Schnittstelle Befehle von dem Host zu empfangen und die Befehle unter Verwendung der Speicherchips auszuführen.
- Der Controller kann mehrere Kanäle enthalten, wobei jeder der Kanäle einem oder mehreren der Speicherchips zugeordnet ist und jeder der Speicherchips einem der Kanäle zugeordnet ist. Der Controller kann einen Kanalcontroller für jeden der Kanäle enthalten.
- In einem anderen allgemeinen Aspekt kann eine Computervorrichtung einen Host und eine Datenspeichervorrichtung enthalten. Die Datenspeichervorrichtung kann eine erste Arbeitsspeicherplatine, eine zweite Arbeitsspeicherplatine, wobei die erste Arbeitsspeicherplatine und die zweite Arbeitsspeicherplatine jeweils mehrere Speicherchips umfassen, und eine Controllerplatine, die zum funktionalen Verbinden mit der ersten Arbeitsspeicherplatine und mit der zweiten Arbeitsspeicherplatine ausgelegt und konfiguriert ist, enthalten. Die Controllerplatine kann eine Hochgeschwindigkeits-Schnittstelle und einen Controller, der zum Empfangen von Befehlen von dem Host unter Verwendung der Hochgeschwindigkeits-Schnittstelle und zum Ausführen der Befehle ausgelegt und konfiguriert ist, enthalten, wobei die erste Arbeitsspeicherplatine und die zweite Arbeitsspeicherplatine jeweils getrennt von der Controllerplatine abnehmbar sind. In einigen Fällen kann die Computervorrichtung als ein Computersystem oder als ein Teil eines Computersystems implementiert sein. Implementierungen können eines oder mehrere der zuvor und im Folgenden diskutierten Merkmale enthalten.
- In einem weiteren allgemeinen Aspekt kann ein Verfahren zum Montieren einer Datenspeichervorrichtung das Befestigen mehrerer Speicherchips auf einer ersten Arbeitsspeicherplatine, das Befestigen mehrerer Speicherchips auf einer zweiten Arbeitsspeicherplatine, das Anbringen einer Hochgeschwindigkeits-Schnittstelle und eines Controllers auf einer Controllerplatine, das funktionale Verbinden der ersten Arbeitsspeicherplatine mit der Controllerplatine und das funktionale Verbinden der zweiten Arbeitsspeicherplatine mit der Controllerplatine enthalten, wobei die erste Arbeitsspeicherplatine und die zweite Arbeitsspeicherplatine jeweils getrennt von der Controllerplatine abnehmbar sind.
- Implementierungen können eines oder mehrere der folgenden Merkmale enthalten. Zum Beispiel kann das Verfahren ferner das Befestigen mehrerer Speicherchips auf einer dritten Arbeitsspeicherplatine, das Lösen der ersten Arbeitsspeicherplatine oder der zweiten Arbeitsspeicherplatine von der Controllerplatine und das funktionale Verbinden der dritten Arbeitsspeicherplatine mit der Controllerplatine enthalten. Das funktionale Verbinden der ersten Arbeitsspeicherplatine mit der Controllerplatine und das funktionale Verbinden der zweiten Arbeitsspeicherplatine mit der Controllerplatine können das Ausbilden eines Plattenlaufwerks-Formfaktors der ersten Arbeitsspeicherplatine, der zweiten Arbeitsspeicherplatine und der Controllerplatine in der Weise enthalten, dass der Plattenlaufwerks-Formfaktor so konfiguriert ist, dass er in einen Laufwerkschacht eines Servers passt. Das funktionale Verbinden der ersten Arbeitsspeicherplatine mit der Controllerplatine kann das funktionale Verbinden der ersten Arbeitsspeicherplatine mit einer Oberseite der Controllerplatine enthalten und das funktionale Verbinden der zweiten Arbeitsspeicherplatine mit der Controllerplatine kann das funktionale Verbinden der zweiten Arbeitsspeicherplatine mit einer Unterseite der Controllerplatine enthalten.
- In einer Implementierung können die Speicherchips dynamische Schreib-Lese-Arbeitsspeicherchips (DRAM-Chips) enthalten. In einer anderen Implementierung können die Speicherchips Phase-Change-Speicherchips (PCM-Chips) enthalten. In einer weiteren Implementierung können die Speicherchips Flash-Speicherchips enthalten. Die Flash-Speicherchips auf der ersten Arbeitsspeicherplatine und auf der zweiten Arbeitsspeicherplatine können NAND-Flash-Speicherchips enthalten, die Hochgeschwindigkeits-Schnittstelle kann eine PCIe-Schnittstelle sein und der Controller kann ein Field-Programmable-Gate-Array-Controller (FPGA-Controller) sein.
- Die Einzelheiten einer oder mehrerer Implementierungen sind aus den beigefügten Zeichnungen und der folgenden Beschreibung ersichtlich. Andere Merkmale ergeben sich aus der Beschreibung und den Zeichnungen, sowie aus den Ansprüchen.
- Kurzbeschreibung der Zeichnungen
-
1 ist ein beispielhaftes Blockdiagramm einer Datenspeichervorrichtung -
2 ist ein beispielhaftes perspektivisches Blockdiagramm einer Platine der Datenspeichervorrichtung. -
3 ist ein beispielhaftes Blockdiagramm eines beispielhaften Computers zur Verwendung mit der Datenspeichervorrichtung nach1 -
4 ist ein beispielhaftes Blockdiagramm eines Controllers. -
5 ist ein beispielhaftes Ablaufdiagramm eines Prozesses zum Montieren einer Datenspeichervorrichtung nach1 . -
6 ist ein beispielhaftes Blockdiagram einer beispielhaften Ausführungsform der Datenspeichervorrichtung nach1 . -
7 ist ein beispielhafter Ablaufplan vom beispielhaften Operationen der Datenspeichervorrichtung nach1 . -
8 ist ein beispielhafter Ablaufplan vom beispielhaften Operationen der Datenspeichervorrichtung nach1 . - Detailbeschreibung
- Dieses Dokument beschreibt eine Vorrichtung, ein System (Systeme) und Techniken für die Datenspeicherung. Eine solche Datenspeichervorrichtung kann eine Controllerplatine enthalten, die einen Controller aufweist, der mit einer oder mit mehreren verschiedenen Arbeitsspeicherplatinen verwendet werden kann, wobei jede der Arbeitsspeicherplatinen mehrere Flash-Arbeitsspeicherchips aufweist. Die Datenspeichervorrichtung kann unter Verwendung einer Schnittstelle auf der Controllerplatine mit einem Host kommunizieren. Auf diese Weise kann der Controller auf der Controllerplatine zum Empfangen von Befehlen von dem Host unter Verwendung der Schnittstelle und zum Ausführen dieser Befehle unter Verwendung der Flash-Arbeitsspeicherchips auf den Arbeitsspeicherplatinen konfiguriert sein.
-
1 ist ein Blockschaltplan einer Datenspeichervorrichtung100 . Die Datenspeichervorrichtung100 kann eine Controllerplatine102 und eine oder mehrere Arbeitsspeicherplatinen104a und104b enthalten. Die Datenspeichervorrichtung100 kann über eine Schnittstelle108 mit einem Host106 kommunizieren. Die Schnittstelle108 kann sich zwischen dem Host106 und der Controllerplatine102 befinden. Die Controllerplatine102 kann einen Controller110 , einen DRAM111 , mehrere Kanäle112 , ein Spannungsversorgungsmodul114 und ein Arbeitsspeichermodul116 enthalten. Die Arbeitsspeicherplatinen104a und104b können auf jeder der Arbeitsspeicherplatinen mehrere Flash-Arbeitsspeicherchips118a und118b enthalten. Außerdem enthalten die Arbeitsspeicherplatinen104a und104b eine Arbeitsspeichervorrichtung120a und120b . - Die Datenspeichervorrichtung
100 kann allgemein zum Speichern von Daten in den Flash-Arbeitsspeicherchips118a und118b konfiguriert sein. Der Host106 kann Daten in die Flash-Arbeitsspeicherchips118a und118b schreiben und Daten von ihnen lesen sowie veranlassen, dass weitere Operationen hinsichtlich der Flash-Arbeitsspeicherchips118a und118b ausgeführt werden. Das Lesen und das Schreiben von Daten zwischen dem Host106 und den Flash-Arbeitsspeicherchips118a und118b sowie die weiteren Operationen können durch den Controller110 auf der Controllerplatine102 verarbeitet und gesteuert werden. Der Controller110 kann Befehle von dem Host106 empfangen und veranlassen, dass diese Befehle unter Verwendung der Flash-Arbeitsspeicherchips118a und118b auf den Arbeitsspeicherplatinen104a und104b ausgeführt werden. Die Kommunikation zwischen dem Host106 und dem Controller110 kann über die Schnittstelle108 erfolgen. Der Controller110 kann unter Verwendung der Kanäle112 mit den Flash-Arbeitsspeicherchips118a und118b kommunizieren. - Die Controllerplatine
102 kann einen DRAM111 enthalten. Der DRAM111 kann mit dem Controller110 funktional gekoppelt sein und zum Speichern von Informationen verwendet werden. Der DRAM111 kann z. B. zum Speichern von Abbildern logischer Adressen auf physikalische Adressen und von Informationen über schlechte Blöcke verwendet werden. Außerdem kann der DRAM111 dazu konfiguriert sein, als ein Puffer zwischen dem Host106 und den Flash-Arbeitsspeicherchips118a und118b zu fungieren. - In einer beispielhaften Implementierung sind die Controllerplatine
102 und jede der Arbeitsspeicherplatinen104a und104b physikalisch getrennte Leiterplatten (PCBs). Die Arbeitsspeicherplatine104a kann sich auf einer PCB befinden, die mit der Controllerplatine-102 -PCB funktional verbunden ist. Die Arbeitsspeicherplatine104a kann z. B. mit der Controllerplatine102 physikalisch und/oder elektrisch verbunden sein. Ähnlich kann die Arbeitsspeicherplatine104b eine von der Arbeitsspeicherplatine104a getrennte PCB sein und mit der Controllerplatine-102 -PCB funktional verbunden sein. Die Arbeitsspeicherplatine104b kann mit der Controllerplatine102 z. B. physikalisch und/oder elektrisch verbunden sein. Die Arbeitsspeicherplatinen104a und104b können jeweils einzeln von der Controllerplatine102 getrennt werden und abnehmbar sein. Die Arbeitsspeicherplatine104a kann z. B. von der Controllerplatine102 getrennt und durch eine andere Arbeitsspeicherplatine (nicht gezeigt) ersetzt werden, wobei die andere Speicherplatine mit der Controllerplatine102 funktional verbunden wird. In diesem Beispiel können eine oder beide der Arbeitsspeicherplatinen104a und104b durch andere Arbeitsspeicherplatinen ausgetauscht werden, sodass die anderen Arbeitsspeicherplatinen mit derselben Controllerplatine102 und mit demselben Controller110 arbeiten können. - In einer beispielhaften Implementierung können die Controllerplatine
102 und jede der Arbeitsspeicherplatinen104a und104b in einem Plattenlaufwerks-Formfaktor physikalisch verbunden sein. Der Plattenlaufwerks-Formfaktor kann verschiedene Größen wie etwa z. B. einen 3,5''-Plattenlaufwerks-Formfaktor und einen 2,5''-Plattenlaufwerks-Formfaktor enthalten. - In einer beispielhaften Implementierung können die Controllerplatine
102 und jede der Arbeitsspeicherplatinen104a und104b unter Verwendung eines High-Density-Ball-Grid-Array-Verbinders (High-Density-BGA-Verbinders) elektrisch verbunden sein. Es können andere Varianten von BGA-Verbindern einschließlich z. B. eines Fine-Ball-Grid-Array-Verbinders (FBGA-Verbinders), eines Ultra-Fine-Ball-Grid-Array-Verbinders (UBGA-Verbinders) und eines Micro-Ball-Grid-Array-Verbinders (MBGA-Verbinders) verwendet werden. Andere Typen elektrischer Verbindungsmittel können ebenfalls verwendet werden. - In einer beispielhaften Implementierung kann sich die Controllerplatine
102 , die ihre eigene PCB ist, physikalisch zwischen jeder der Platinen104a und104b befinden, die sich auf ihren eigenen getrennten PCBs befinden. Auch anhand von2 kann die Datenspeichervorrichtung100 die Arbeitsspeicherplatine104a auf einer PCB, die Controllerplatine102 auf einer zweiten PCB und die Arbeitsspeicherplatine104b auf einer dritten PCB enthalten. Die Arbeitsspeicherplatine104a enthält mehrere Flash-Arbeitsspeicherchips118a und die Arbeitsspeicherplatine104b enthält mehrere Flash-Arbeitsspeicherchips118b . Die Controllerplatine102 enthält den Controller110 und die Schnittstelle108 zu dem Host (nicht gezeigt) sowie weitere Komponenten (nicht gezeigt). - In dem in
2 dargestellten Beispiel kann die Arbeitsspeicherplatine104a mit der Controllerplatine102 funktional verbunden sein und sich auf einer Seite220a der Controllerplatine102 befinden. Die Arbeitsspeicherplatine104a kann z. B. mit einer Oberseite220a der Controllerplatine102 verbunden sein. Die Arbeitsspeicherplatine104b kann mit der Controllerplatine102 funktional verbunden sein und sich auf einer zweiten Seite220b der Controllerplatine102 befinden. Die Arbeitsspeicherplatine104b kann z. B. mit einer Unterseite220b der Controllerplatine102 verbunden sein. - Andere Anordnungen der physikalischen und/oder elektrischen Verbindungen zwischen den Arbeitsspeicherplatinen
104a und104b und der Controllerplatine102 sind möglich.2 veranschaulicht lediglich eine beispielhafte Anordnung. Zum Beispiel kann die Datenspeichervorrichtung100 mehr als zwei Arbeitsspeicherplatinen wie etwa drei Arbeitsspeicherplatinen, vier Arbeitsspeicherplatinen oder mehr Arbeitsspeicherplatinen enthalten, wobei alle Arbeitsspeicherplatinen mit einer einzelnen Controllerplatine verbunden sind. Auf diese Weise kann die Datenspeichervorrichtung weiter in einem Plattenlaufwerks-Formfaktor konfiguriert sein. Außerdem können die Arbeitsspeicherplatinen mit der Controllerplatine in anderen Anordnungen wie etwa z. B. die Controllerplatine oben und die Arbeitsspeicherkarten unten oder die Controllerplatine unten und die Arbeitsspeicherkarten oben verbunden sein. - Die Datenspeichervorrichtung
100 kann zum Zusammenwirken mit einer Computervorrichtung ausgelegt und konfiguriert sein. In einer beispielhaften Implementierung können die Controllerplatine102 und die Arbeitsspeicherplatinen104a und104b so ausgelegt und konfiguriert sein, dass sie in einen Laufwerkschacht einer Computervorrichtung passen. In3 sind zwei beispielhafte Computervorrichtungen, d. h. ein Server330 und ein Server340 , dargestellt. Die Server330 und340 können so ausgelegt und konfiguriert sein, dass sie verschiedene Typen von Computerdiensten bereitstellen. Die Server330 und340 können einen Host (z. B. den Host106 aus1 ) enthalten, der Computerprogrammprodukte enthält, die Anweisungen aufweisen, die veranlassen, dass einer oder mehrere Prozessoren in den Servern330 und340 Computerdienste bereitstellen. Der Typ des Servers kann von einem oder von mehreren Anwendungsprogrammen abhängen, die in dem Server arbeiten. Die Server330 und340 können z. B. Anwendungsserver, Web-Server, E-Mail-Server, Suchserver, Streaming-Media-Server, E-Commerce-Server, Datenübertragungsprotokoll-Server (FTP-Server), andere Typen von Servern oder Kombinationen dieser Server sein. Der Server330 kann als ein Gestelleinbauserver konfiguriert sein, der innerhalb eines Servergestells arbeitet. Der Server340 kann als ein eigenständiger Server konfiguriert sein, der unabhängig von einem Servergestell arbeitet. Auch wenn sich der Server340 nicht innerhalb eines Servergestells befindet, kann er so konfiguriert sein, dass er mit anderen Servern arbeitet, und kann er mit anderen Servern funktional verbunden sein. Die Server330 und340 sollen beispielhafte Computervorrichtungen veranschaulichen, wobei andere Computervorrichtungen einschließlich anderer Typen von Servern verwendet werden können. - In einer beispielhaften Implementierung kann die Datenspeichervorrichtung
100 aus1 und2 so bemessen sein, dass sie in einen Laufwerkschacht335 des Servers330 oder in den Laufwerkschacht345 des Servers340 passt, um eine Datenspeicherfunktionalität für die Server330 und340 bereitzustellen. Zum Beispiel kann die Datenspeichervorrichtung100 als ein 3,5''-Plattenlaufwerks-Formfaktor bemessen sein, um in die Laufwerkschächte335 und345 zu passen. Die Datenspeichervorrichtung100 kann ebenfalls in anderen Größen konfiguriert sein. Die Datenspeichervorrichtung100 kann unter Verwendung der Schnittstelle108 mit den Servern330 und340 funktional verbunden sein und kommunizieren. Auf diese Weise kann der Host unter Verwendung der Schnittstelle108 Befehle an die Controllerplatine102 übermitteln und kann der Controller110 die Befehle unter Verwendung der Flash-Arbeitsspeicherchips118a und118b auf den Arbeitsspeicherplatinen104a und104b ausführen. - Wieder anhand von
1 kann die Schnittstelle108 eine Hochgeschwindigkeitsschnittstelle zwischen dem Controller110 und dem Host106 enthalten. Die Hochgeschwindigkeitsschnittstelle kann schnelle Übertragungen von Daten zwischen dem Host106 und den Flash-Arbeitsspeicherchips118a und118b ermöglichen. In einer beispielhaften Implementierung kann die Hochgeschwindigkeitsschnittstelle eine PCIe-Schnittstelle enthalten. Die PCIe-Schnittstelle kann z. B. eine PCIe-x4-Schnittstelle oder eine PCIe-x8-Schnittstelle sein. Die PCIe-Schnittstelle108 kann eine PCIe-Verbinder-Kabel-Anordnung zu dem Host106 enthalten. Andere Hochgeschwindigkeitsschnittstellen, Verbinder und Verbinderanordnungen können ebenfalls verwendet werden. - In einer beispielhaften Implementierung kann die Kommunikation zwischen der Controllerplatine
102 und den Flash-Arbeitsspeicherchips118a und118b auf den Arbeitsspeicherplatinen104a und104b in mehreren Kanälen112 ausgelegt und konfiguriert sein. Jeder der Kanäle112 kann mit einem oder mit mehreren Flash-Arbeitsspeicherchips118a und118b kommunizieren. Der Controller110 kann in der Weise konfiguriert sein, dass von dem Host106 empfangene Befehle durch den Controller110 unter Verwendung jedes der Kanäle112 gleichzeitig oder wenigstens im Wesentlichen gleichzeitig ausgeführt werden können. Auf diese Weise können in verschiedenen Kanälen112 mehrere Befehle gleichzeitig ausgeführt werden, was den Durchsatz der Datenspeichervorrichtung100 verbessern kann. - In dem Beispiel aus
1 sind zwanzig (20) Kanäle112 dargestellt. Die vollständig durchgezogenen Linien veranschaulichen die zehn (10) Kanäle zwischen dem Controller110 und den Flash-Arbeitsspeicherchips118a auf der Arbeitsspeicherplatine104a . Die gemischten durchgezogenen und gestrichelten Linien stellen die zehn (10) Kanäle zwischen dem Controller110 und den Flash-Arbeitsspeicherchips118b auf der Arbeitsspeicherplatine104b dar. Wie in1 dargestellt ist, kann jeder der Kanäle112 mehrere Flash-Arbeitsspeicherchips unterstützen. Zum Beispiel kann jeder der Kanäle112 bis zu 32 Flash-Arbeitsspeicherchips unterstützen. In einer beispielhaften Implementierung kann jeder der 20 Kanäle in der Weise konfiguriert sein, dass er 6 Flash-Arbeitsspeicherchips unterstützt und mit ihnen kommuniziert. In diesem Beispiel würde jede der Arbeitsspeicherplatinen104a und104b jeweils 60 Flash-Arbeitsspeicherchips enthalten. Je nach dem Typ und der Anzahl der Flash-Arbeitsspeicherchips118a und118b kann die Datenspeichervorrichtung100 in der Weise konfiguriert sein, dass sie bis zu einschließlich mehreren Terabytes Daten speichert. - Der Controller
110 kann einen Mikrocontroller, einen FPGA-Controller, andere Typen von Controllern oder Kombinationen dieser Controller enthalten. In einer beispielhaften Implementierung ist der Controller110 ein Mikrocontroller. Der Mikrocontroller kann in Hardware, in Software oder in einer Kombination aus Hardware und Software implementiert sein. Der Mikrocontroller kann z. B. mit einem Computerprogrammprodukt aus dem Arbeitsspeicher (z. B. aus dem Arbeitsspeichermodul116 ) geladen werden, das Anweisungen enthält, die, wenn sie ausgeführt werden, veranlassen können, dass der Mikrocontroller in einer bestimmten Weise funktioniert. Der Mikrocontroller kann zum Empfangen von Befehlen von dem Host106 unter Verwendung der Schnittstelle108 und zum Ausführen der Befehle konfiguriert sein. Die Befehle können z. B. Befehle zum Lesen, zum Schreiben, zum Kopieren und zum Löschen von Datenblöcken unter Verwendung der Flash-Arbeitsspeicherchips118a und118b sowie weitere Befehle enthalten. - In einer weiteren beispielhaften Implementierung ist der Controller
110 ein FPGA-Controller. Der FPGA-Controller kann in Hardware, in Software oder in einer Kombination aus Hardware und Software implementiert sein. Der FPGA-Controller kann z. B. mit Firmware aus dem Arbeitsspeicher (z. B. aus dem Arbeitsspeichermodul116 ) geladen werden, die Anweisungen enthält, die, wenn sie ausgeführt werden, veranlassen können, dass der FGPA-Controller auf eine bestimmte Weise funktioniert. Der FPGA-Controller kann zum Empfangen von Befehlen von dem Host106 unter Verwendung der Schnittstelle108 und zum Ausführen der Befehle konfiguriert sein. Die Befehle können z. B. Befehle zum Lesen, zum Schreiben, zum Kopieren und zum Löschen von Datenblöcken unter Verwendung der Flash-Arbeitsspeicherchips118a und118b sowie weitere Befehle sein. - In einer beispielhaften Implementierung kann der FPGA-Controller mehrere Schnittstellen
108 mit dem Host106 unterstützen. Der FPGA-Controller kann z. B. zum Unterstützen mehrerer PCIe-x4- oder PCIe-x8-Schnittstellen mit dem Host106 konfiguriert sein. - Das Arbeitsspeichermodul
116 kann zum Speichern von Daten konfiguriert sein, die in den Controller110 geladen werden können. Das Arbeitsspeichermodul116 kann z. B. zum Speichern eines oder mehrerer Abbilder für den FPGA-Controller konfiguriert sein, wobei die Abbilder Firmware zur Verwendung durch den FPGA-Controller enthalten. Das Arbeitsspeichermodul116 kann über eine Schnittstelle mit dem Host106 verbunden sein, um mit dem Host106 zu kommunizieren. Das Arbeitsspeichermodul116 kann direkt über eine Schnittstelle mit dem Host106 verbunden sein und/oder kann über den Controller110 indirekt über eine Schnittstelle mit dem Host106 verbunden sein. Der Host106 kann z. B. eines oder mehrere Abbilder der Firmware zur Speicherung an das Arbeitsspeichermodul116 übermitteln. In einer beispielhaften Implementierung enthält das Arbeitsspeichermodul116 einen elektrisch löschbaren programmierbaren Nur-Lese-Speicher (EEPROM). Das Arbeitsspeichermodul116 kann außerdem andere Typen von Arbeitsspeichermodulen enthalten. - Das Spannungsversorgungsmodul
114 kann zum Empfangen der Spannungsversorgung (Vin), zum Ausführen irgendwelcher Umrichtungen der empfangenen Spannungsversorgung und zum Ausgeben einer Ausgangsspannungsversorgung (Vout) konfiguriert sein. Das Spannungsversorgungsmodul114 kann eine Spannungsversorgung (Vin) von dem Host106 oder von einer anderen Quelle empfangen. Das Spannungsversorgungsmodul114 kann eine Spannungsversorgung (Vout) an die Controllerplatine102 und an die Komponenten auf der Controllerplatine102 einschließlich des Controllers110 liefern. Außerdem kann das Spannungsversorgungsmodul114 eine Spannungsversorgung (Vout) an die Arbeitsspeicherplatinen104a und104b und an die Komponenten auf den Arbeitsspeicherplatinen104a und104b einschließlich der Flash-Arbeitsspeicherchips118a und118b liefern. - In einer beispielhaften Implementierung kann das Spannungsversorgungsmodul
114 einen oder mehrere Gleichstrom-(DC-)DC-Umrichter enthalten. Die DC-DC-Umrichter können zum Empfangen einer Eingangsspannungsversorgung (Vin) und zum Umrichten der Spannungsversorgung in einen oder mehrere verschiedene Spannungspegel (Vout) konfiguriert sein. Das Spannungsversorgungsmodul114 kann z. B. zum Empfangen von +12 V (Vin) und zum Umrichten der Spannungsversorgung in 3,3 V, 1,2 V oder 1,8 V und zum Zuführen der Ausgangsspannungsversorgung (Vout) zu der Controllerplatine102 und zu den Arbeitsspeicherplatinen104a und104b konfiguriert sein. - Die Arbeitsspeicherplatinen
104a und104b können zum Behandeln verschiedener Typen von Flash-Arbeitsspeicherchips118a und118b konfiguriert sein. In einer beispielhaften Implementierung können die Flash-Arbeitsspeicherchips118a und die Flash-Arbeitsspeicherchips118b derselbe Typ von Flash-Arbeitsspeicherchips sein, einschließlich dessen, dass sie dieselbe Spannung von dem Spannungsversorgungsmodul114 erfordern und von demselben Flash-Arbeitsspeicherchip-Anbieter sind. Die Begriffe Anbieter und Hersteller sind überall in diesem Dokument austauschbar verwendet. - In einer weiteren beispielhaften Implementierung können die Flash-Arbeitsspeicherchips
118a auf der Arbeitsspeicherplatine104a ein anderer Typ von Flash-Arbeitsspeicherchip als die Flash-Arbeitsspeicherchips118b auf der Arbeitsspeicherplatine104b sein. Die Arbeitsspeicherplatine104a kann z. B. SLC-NAND-Flash-Arbeitsspeicherchips enthalten und die Arbeitsspeicherplatine104b kann MLC-NAND-Flash-Arbeitsspeicherchips enthalten. In einem weiteren Beispiel kann die Arbeitsspeicherplatine104a Flash-Arbeitsspeicherchips von einem Flash-Arbeitsspeicherchip-Hersteller enthalten und kann die Arbeitsspeicherplatine104b Flash-Arbeitsspeicherchips von einem anderen Flash-Arbeitsspeicherchip-Hersteller enthalten. Die Flexibilität, überall denselben Typ von Flash-Arbeitsspeicherchips zu haben oder verschiedene Typen von Flash-Arbeitsspeicherchips zu haben, ermöglicht, dass die Datenspeichervorrichtung100 an verschiedene Anwendungen, die von dem Host106 verwendet werden, angepasst wird. - In einer weiteren beispielhaften Implementierung können die Arbeitsspeicherplatinen
104a und104b verschiedene Typen von Flash-Arbeitsspeicherchips auf derselben Arbeitsspeicherplatine enthalten. Zum Beispiel kann die Arbeitsspeicherplatine104a sowohl SLC-NAND-Chips als auch MLC-NAND-Chips auf derselben PCB enthalten. Ähnlich kann die Arbeitsspeicherplatine104b sowohl SLC-NAND-Chips als auch MLC-NAND-Chips enthalten. Auf diese Weise kann die Datenspeichervorrichtung100 vorteilhaft angepasst werden, um die Spezifikationen des Hosts106 zu erfüllen. - In einer weiteren beispielhaften Implementierung kann die Arbeitsspeicherplatine
104a und104b andere Typen von Speichervorrichtungen einschließlich Nicht-Flash-Arbeitsspeicherchips enthalten. Zum Beispiel können die Arbeitsspeicherplatinen104a und104b Schreib-Lese-Arbeitsspeicher (RAM) wie etwa z. B. dynamischen RAM (DRAM) und statischen RAM (SRAM) sowie andere Typen von RAM und andere Typen von Arbeitsspeichervorrichtungen enthalten. In einer beispielhaften Implementierung können die beiden Arbeitsspeicherplatinen104a und104b RAM enthalten. In einer weiteren beispielhaften Implementierung kann eine der Arbeitsspeicherplatinen RAM enthalten und kann die andere Arbeitsspeicherplatine Flash-Arbeitsspeicherchips enthalten. Außerdem kann eine der Arbeitsspeicherplatinen sowohl RAM als auch Flash-Arbeitsspeicherchips enthalten. - Die Arbeitsspeichermodule
120a und120b auf den Arbeitsspeicherplatinen104a und104b können zum Speichern von Informationen verwendet werden, die sich auf die Flash-Arbeitsspeicherchips118a bzw.118b beziehen. In einer beispielhaften Implementierung können die Arbeitsspeichermodule120a und120b Vorrichtungscharakteristiken der Flash-Arbeitsspeicherchips speichern. Die Vorrichtungscharakteristiken können eine Angabe, ob die Chips SLC-Chips oder MLC-Chips sind, eine Angabe, ob die Chips NAND- oder NOR-Chips sind, eine Anzahl der Chipauswahlen, eine Anzahl der Blöcke, eine Anzahl der Seiten pro Block, eine Anzahl der Bytes pro Seite und eine Geschwindigkeit der Chips enthalten. - In einer beispielhaften Implementierung können die Arbeitsspeichermodule
120a und120b serielle EEPROMs enthalten. Die EEPROMs können die Vorrichtungscharakteristiken speichern. Die Vorrichtungscharakteristiken können für irgendeinen gegebenen Typ von Flash-Arbeitsspeicherchip einmal zusammengestellt werden, und mit den Vorrichtungscharakteristiken kann das geeignete EEPROM-Abbild erzeugt werden. Wenn die Arbeitsspeicherplatinen104a und104b mit der Controllerplatine102 funktional verbunden sind, können die Vorrichtungscharakteristiken von den EEPROMs gelesen werden, sodass der Controller110 die Typen von Flash-Arbeitsspeicherchips118a und118b , die der Controller110 steuert, automatisch erkennen kann. Außerdem können die Vorrichtungscharakteristiken verwendet werden, um den Controller110 auf die geeigneten Parameter für den spezifischen Typ oder für die spezifischen Typen von Flash-Arbeitsspeicherchips118a und118b zu konfigurieren. - Wie oben diskutiert wurde, kann der Controller
110 einen FPGA-Controller enthalten. In4 ist ein beispielhafter Blockschaltplan eines FGPA-Controllers410 dargestellt. Der FPGA-Controller kann so konfiguriert sein, dass er in der oben in Bezug auf den Controller110 aus1 beschriebenen Weise arbeitet. Der FPGA-Controller410 kann mehrere Kanalcontroller450 enthalten, um die mehreren Kanäle112 mit den Flash-Arbeitsspeicherchips418 zu verbinden. Die Flash-Arbeitsspeicherchips418 sind als mehrere Flash-Arbeitsspeicherchips, die mit jedem der Kanalcontroller450 verbunden sind, dargestellt. Die Flash-Arbeitsspeicherchips418 repräsentieren die Flash-Arbeitsspeicherchips118a und118b aus1 , die sich auf den getrennten Arbeitsspeicherplatinen104a und104b aus1 befinden. Die getrennten Arbeitsspeicherplatinen sind in4 nicht gezeigt. Der FPGA-Controller410 kann ein PCIe-Schnittstellenmodul408 , einen Controller für den bidirektionalen direkten Speicherzugriff (DMA-Controller)452 , einen Controller454 für dynamischen Schreib-Lese-Speicher (DRAM), einen Befehlsprozessor/eine Warteschlange456 und ein Informations- und Konfigurationsschnittstellenmodul458 enthalten. - Mit einem Host (z. B. mit dem Host
106 aus1 ) können unter Verwendung einer Schnittstelle Informationen übermittelt werden. In diesem Beispiel,4 , enthält der FPGA-Controller410 eine PCIe-Schnittstelle zur Kommunikation mit dem Host und ein PCIe-Schnittstellenmodul408 . Das PCIe-Schnittstellenmodul408 kann zum Empfangen von Befehlen von dem Host und zum Senden von Befehlen an ihn ausgelegt und konfiguriert sein. Das PCIe-Schnittstellenmodul408 kann eine Datenflusssteuerung zwischen dem Host und der Datenspeichervorrichtung bereitstellen. Das PCIe-Schnittstellenmodul408 kann schnelle Übertragungen von Daten zwischen dem Host und dem Controller410 und schließlich den Flash-Arbeitsspeicherchips418 ermöglichen. In einer beispielhaften Implementierung können die PCIe-Schnittstelle und das PCIe-Schnittstellenmodul408 einen 64-Bit-Bus enthalten. - Der bidirektionale DMA-Controller
452 kann dafür konfiguriert sein, die PCIe-Schnittstelle408 , den Befehlsprozessor/die Warteschlange456 und jeden der Kanalcontroller450 über eine Schnittstelle zu verbinden. Der bidirektionale DMA-Controller452 ermöglicht den bidirektionalen direkten Speicherzugriff zwischen dem Host und den Flash-Arbeitsspeicherchips418 . - Der DRAM-Controller
454 kann zum Steuern der Umsetzung logischer in physikalische Adressen ausgelegt und konfiguriert sein. Der DRAM-Controller454 kann z. B. dem Befehlsprozessor/der Warteschlange456 bei der Umsetzung der logischen Adressen, die von dem Host verwendet werden, und der tatsächlichen physikalischen Adressen in den Flash-Arbeitsspeicherchips418 , die sich auf Daten beziehen, die in die Flash-Arbeitsspeicherchips418 geschrieben oder aus ihnen gelesen werden, helfen. Eine logische Adresse, die von dem Host empfangen wird, kann in eine physikalische Adresse für einen Platz in einem der Flash-Arbeitsspeicherchips418 umgesetzt werden. Ähnlich kann eine physikalische Adresse für einen Platz in einem der Flash-Arbeitsspeicherchips418 in eine logische Adresse umgesetzt und an den Host übermittelt werden. - Der Befehlsprozessor/die Warteschlange
456 kann zum Empfangen der Befehle von dem Host über das PCIe-Schnittstellenmodul408 und zum Steuern der Ausführung der Befehle durch die Kanalcontroller450 ausgelegt und konfiguriert sein. Der Befehlsprozessor/die Warteschlange456 kann eine Warteschlange für eine Anzahl auszuführender Befehle unterhalten. Auf diese Weise können mehrere Befehle gleichzeitig ausgeführt werden und kann jeder der Kanäle112 gleichzeitig oder wenigstens im Wesentlichen gleichzeitig verwendet werden. - Der Befehlsprozessor/die Warteschlange
456 kann zum Verarbeiten von Befehlen für verschiedene Kanäle112 außer der Reihe und zum Erhalten der Befehlsreihenfolge pro Kanal konfiguriert sein. Zum Beispiel können Befehle, die von dem Host empfangen werden und die für verschiedene Kanäle bestimmt sind, durch den Befehlsprozessor/die Warteschlange456 außer der Reihe verarbeitet werden. Auf diese Weise können die Kanäle belegt gehalten werden. Befehle, die von dem Host zur Verarbeitung in demselben Kanal empfangen werden, können in der Reihenfolge verarbeitet werden, in der die Befehle durch den Befehlsprozessor/die Warteschlange456 von dem Host empfangen wurden. In einer beispielhaften Implementierung kann der Befehlsprozessor/die Warteschlange456 zum Unterhalten einer Liste von dem Host empfangener Befehle in einer von dem ältesten zuerst sortierten Liste konfiguriert sein, um die rechtzeitige Ausführung der Befehle sicherzustellen. - Die Kanalcontroller
450 können zum Verarbeiten von Befehlen von dem Befehlsprozessor/der Warteschlange456 ausgelegt und konfiguriert sein. Jeder der Kanalcontroller450 kann zum Verarbeiten von Befehlen für mehrere Flash-Arbeitsspeicherchips418 konfiguriert sein. In einer beispielhaften Implementierung kann jeder der Kanalcontroller450 zum Verarbeiten von Befehlen für bis zu einschließlich 32 Flash-Arbeitsspeicherchips418 konfiguriert sein. - Die Kanalcontroller
450 können zum Verarbeiten der Befehle von dem Befehlsprozessor/der Warteschlange456 in der wie durch den Befehlsprozessor/die Warteschlange456 bestimmten Reihenfolge konfiguriert sein. Beispiele der Befehle, die verarbeitet werden können, enthalten, sind aber nicht beschränkt auf, das Lesen einer Flash-Seite, das Programmieren einer Flash-Seite, das Kopieren einer Flash-Seite, das Löschen eines Flash-Blocks, das Lesen der Metadaten eines Flash-Blocks, das Abbilden schlechter Blöcke eines Flash-Arbeitsspeicherchips und das Zurücksetzen eines Flash-Arbeitsspeicherchips. - Das Informations- und Konfigurationsschnittstellenmodul
458 kann dafür ausgelegt und konfiguriert sein, mit einem Arbeitsspeichermodul (z. B. mit dem Arbeitsspeichermodul116 aus1 ) zum Empfangen von Konfigurationsinformationen für den FGPA-Controller410 mit einer Schnittstelle zu verbinden. Das Informations- und Konfigurationsschnittstellenmodul458 kann z. B. eines oder mehrere Abbilder von dem Arbeitsspeichermodul empfangen, um Firmware an den FPGA-Controller410 zu liefern. Über das Informations- und Konfigurationsschnittstellenmodul458 können Änderungen an den Abbildern und an der Firmware durch den Host an den Controller410 geliefert werden. Änderungen, die über das Informations- und Konfigurationsschnittstellenmodul458 empfangen werden, können an irgendeine der Komponenten des Controllers410 einschließlich z. B. des PCIe-Schnittstellenmoduls408 , des bidirektionalen DMA-Controllers452 , des DRAM-Controllers454 , des Befehlsprozessors/der Warteschlange456 und des Kanalcontrollers450 angelegt werden. Das Informations- und Konfigurationsschnittstellenmodul458 kann eines oder mehrere Register enthalten, die nach Bedarf durch Anweisungen von dem Host geändert werden können. - Der FPGA-Controller
410 kann zum Zusammenwirken mit und zum Verarbeiten von Befehlen gemeinsam mit dem Host ausgelegt und konfiguriert sein. Der FPGA-Controller410 kann eine Fehlerkorrektur, ein Management schlechter Blöcke, eine Logisch-Physikalisch-Abbildung, eine Speicherbereinigung, ein Wear-Levelling, eine Partitionierung und eine Low-Level-Formatierung in Bezug auf die Flash-Arbeitsspeicherchips418 ausführen oder wenigstens bei deren Ausführung helfen. - In
5 ist ein Prozess500 zum Montieren einer Datenspeichervorrichtung dargestellt. Der Prozess500 kann das Befestigen mehrerer Flash-Arbeitsspeicherchips an einer ersten Arbeitsspeicherplatine (510 ) und das Befestigen mehrerer Flash-Arbeitsspeicherchips an einer zweiten Arbeitsspeicherplatine (520 ) enthalten. Auch anhand von1 können z. B. mehrere Flash-Arbeitsspeicherchips118a an der Arbeitsspeicherplatine104a befestigt werden und können mehrere Flash-Arbeitsspeicherchips118b an der Arbeitsspeicherplatine104b befestigt werden. Die Arbeitsspeicherplatinen104a und104b können Leiterplatten (PCBs) sein, an denen die Flash-Arbeitsspeicherchips118a bzw.118b angebracht werden. Die Menge der Speicherkapazität jeder der Arbeitsspeicherplatinen104a und104b einzeln und zusammen kann von dem Typ und von der Anzahl auf den Arbeitsspeicherplatinen104a und104b befestigter Flash-Arbeitsspeicherchips118a und118b abhängen. Die Flash-Arbeitsspeicherchips118a und118b können in einem oder in mehreren Kanälen angeordnet werden, sodass ein einzelner Kanal wie oben diskutiert die Befehlsverarbeitung für mehrere Flash-Arbeitsspeicherchips steuern kann. - Die Flash-Arbeitsspeicherchips
118a und118b können ein selber Typ von Flash-Arbeitsspeicherchip sein oder die Flash-Arbeitsspeicherchips auf der Arbeitsspeicherplatine104a können von den Flash-Arbeitsspeicherchips auf der Arbeitsspeicherplatine104b verschieden sein. Außerdem können die Arbeitsspeicherplatinen104a und104b auf jeder der Arbeitsspeicherplatinen eine andere Anzahl von Flash-Arbeitsspeicherchips enthalten. Zum Beispiel kann die Arbeitsspeicherplatine104a 60 Flash-Arbeitsspeicherchips enthalten und kann die Arbeitsspeicherplatine104b 80 Flash-Arbeitsspeicherchips enthalten, wobei die Flash-Arbeitsspeicherchips auf der Arbeitsspeicherplatine104a gegenüber den Flash-Arbeitsspeicherchips auf der Arbeitsspeicherplatine104b vom selben oder von einem anderen Typ von Flash-Arbeitsspeicherchip sein können. - Der Prozess
500 kann das Anbringen einer Hochgeschwindigkeitsschnittstelle und eines Controllers an einer Controllerplatine (530 ), das funktionale Verbinden der ersten Arbeitsspeicherplatine mit dem Controller (540 ) und das funktionale Verbinden der zweiten Arbeitsspeicherplatine mit der Controllerplatine enthalten, wobei die erste Arbeitsspeicherplatine und die zweite Arbeitsspeicherplatine jeweils getrennt von der Controllerplatine abnehmbar sind (550 ). Eine Schnittstelle108 kann z. B. eine Hochgeschwindigkeitsschnittstelle sein und an der Controllerplatine102 angebracht werden (530 ). An der Controllerplatine102 kann ein Controller110 angebracht werden. Die Controllerplatine102 kann eine PCB sein, an der eine Hochgeschwindigkeitsschnittstelle und der Controller angebracht werden. - Die Arbeitsspeicherplatine
104a kann mit der Controllerplatine102 funktional verbunden werden (540 ) und die Arbeitsspeicherplatine104b kann mit der Controllerplatine funktional verbunden werden (550 ). Die Arbeitsspeicherplatine104a ist eine von der Arbeitsspeicherplatine104b getrennte und verschiedene Arbeitsspeicherplatine, und jede der Arbeitsspeicherplatinen104a und104b kann getrennt von der Controllerplatine102 abnehmbar sein. Die Controllerplatine102 und die zwei Arbeitsspeicherplatinen104a und104b , die montiert worden sind, können gemeinsam eine Datenspeichervorrichtung100 bilden. - In einer beispielhaften Implementierung können die zwei Arbeitsspeicherplatinen
104a und104b von der Controllerplatine102 getrennt werden und durch zwei andere Arbeitsspeicherplatinen, die an den zwei anderen Arbeitsspeicherplatinen angebrachte Flash-Arbeitsspeicherchips aufweisen, ersetzt werden. Die anderen Flash-Arbeitsspeicherplatinen können einen selben Typ von Flash-Arbeitsspeicherchips wie die Flash-Arbeitsspeicherchips118a und118b auf den Arbeitsspeicherplatinen104a und104b enthalten, oder die anderen Flash-Arbeitsspeicherplatinen können einen anderen Typ von Flash-Arbeitsspeicherchips enthalten. Die anderen Flash-Arbeitsspeicherplatinen können ebenfalls einen anderen Typ von Flash-Arbeitsspeicherchips als die Arbeitsspeicherplatinen104a und104b enthalten. - In einer beispielhaften Implementierung kann die montierte Datenspeichervorrichtung
100 , die die mit der Controllerplatine102 verbundenen Arbeitsspeicherplatinen104a und104b enthält, einen Laufwerkschacht-Formfaktor bilden, der so konfiguriert ist, dass er in einen Laufwerkschacht einer Computervorrichtung passt. Anhand von2 und3 kann die Datenspeichervorrichtung100 aus2 z. B. so konfiguriert sein, dass sie in einen Laufwerkschacht-Einbauplatz einer Computervorrichtung wie etwa z. B. in den Laufwerkschacht-Einbauplatz335 des Servers330 oder in den Laufwerkschacht-Einbauplatz345 des Servers340 passt. - In
6 ist eine beispielhafte Implementierung der Datenspeichervorrichtung100 aus1 als Datenspeichervorrichtung600 dargestellt. Die Datenspeichervorrichtung600 kann eine Controllerplatine102 enthalten, die eine PCIe-Schnittstelle608 mit dem Host106 , einen FPGA-Controller610 , den DRAM611 , DC-DC-Umrichter614 und einen EEPROM616 enthält. Außerdem kann die Datenspeichervorrichtung Arbeitsspeicherplatinen104a und104b enthalten, die Flash-Arbeitsspeicherchips618a bzw.618b aufweisen. In einer Implementierung sind die Flash-Arbeitsspeicherchips618a und618b NAND-Flash-Arbeitsspeicherchips. Wie in1 kann der FGPA-Controller610 die Flash-Arbeitsspeicherchips618a und618b unter Verwendung mehrerer Kanäle112 steuern, wobei jeder der mehreren Kanäle112 einen oder mehrere der Flash-Arbeitsspeicherchips618a und618b steuern kann. - Wieder anhand von
1 kann der Controller110 (der als Beispiele den FPGA-Controller410 aus4 und den FGPA-Controller610 aus6 enthält) zum Steuern der Befehlsverarbeitung für mehrere verschiedene Typen von Flash-Arbeitsspeicherchips118a und118b , zum automatischen Erkennen eines Typs der Flash-Arbeitsspeicherchips118a und118b auf den Flash-Arbeitsspeicherplatinen104a und104b und zum Ausführen empfangener Befehle unter Verwendung der verschiedenen Typen von Flash-Arbeitsspeicherchips118a und118b ausgelegt und konfiguriert sein. Der Controller110 kann zum Verarbeiten von Befehlen für verschiedene Typen von Flash-Arbeitsspeicherchips durch Umsetzen der Befehle in die systemspezifischen Flash-Arbeitsspeicherchipbefehle konfiguriert sein. Da der Controller die Host-Befehle nimmt und die Host-Befehle bei Bedarf in die systemspezifischen Flash-Arbeitsspeicherchipbefehle umsetzt, braucht der Host die systemspezifischen Flash-Arbeitsspeicherchipbefehle nicht zu berücksichtigen. Zum Beispiel kann ein von dem Host empfangener Lesebefehl durch den Controller110 verarbeitet werden, ohne dass der Host den Lesebefehl in einen anderen Befehl umzusetzen braucht, damit er in Flash-Arbeitsspeicherchips von einem spezifischen Anbieter funktionieren kann. - In
7 veranschaulicht ein Prozess700 , dass der Controller110 zum automatischen Erkennen und Arbeiten mit verschiedenen Typen von Flash-Arbeitsspeicherchips konfiguriert sein kann. Der Prozess700 enthält das Empfangen einer Spannungsversorgung bei einer Controllerplatine, wobei die Controllerplatine eine Schnittstelle zu einem Host und zu einem Controller enthält (710 ). Der Controller kann zum Steuern der Befehlsverarbeitung für mehrere verschiedene Typen von Flash-Arbeitsspeicherchips konfiguriert sein (710 ). Die Controllerplatine102 kann z. B. eine Spannungsversorgung (Vin) bei dem Spannungsversorgungsmodul114 empfangen. In einer beispielhaften Implementierung kann das Spannungsversorgungsmodul114 einen oder mehrere DC-DC-Umrichter (z. B. den DC-DC-Umrichter614 aus6 ) enthalten. Die Controllerplatine102 kann eine Schnittstelle108 und einen Controller110 enthalten. Der Controller110 kann zum Steuern der Befehlsverarbeitung für mehrere verschiedene Typen von Flash-Arbeitsspeicherchips118a und118b konfiguriert sein. - Der Prozess
700 kann das Abfragen einer ersten Arbeitsspeicherplatine auf eine oder mehrere Charakteristiken mehrerer an einer ersten Arbeitsspeicherplatine befestigter Flash-Arbeitsspeicherchips enthalten (720 ). In einer beispielhaften Implementierung kann der Controller110 zum Abfragen des Arbeitsspeichermoduls120a auf die Vorrichtungscharakteristiken der auf der Arbeitsspeicherplatine104a befestigten Flash-Arbeitsspeicherchips118a konfiguriert sein (720 ). Die Vorrichtungscharakteristiken können z. B. eine Angabe, ob die Chips SLC-Chips oder MLC-Chips sind, eine Angabe, ob die Chips NAND- oder NOR-Chips sind, eine Anzahl der Chipauswahlen, eine Anzahl der Blöcke, eine Anzahl der Seiten pro Block, eine Anzahl der Bytes pro Seite und eine Geschwindigkeit der Chips enthalten. Das Arbeitsspeichermodul120a kann einen seriellen EEPROM (z. B. den EEPROM620a aus6 ) enthalten. - In einer weiteren beispielhaften Implementierung kann der Controller
110 zum direkten Abfragen der Flash-Arbeitsspeicherchips118a konfiguriert sein. Der Controller110 kann z. B. zum Abfragen der Vorrichtungs-ID-Seite jedes der Flash-Arbeitsspeicherchips118a , um die Vorrichtungscharakteristiken zu bestimmen, konfiguriert sein. - Der Prozess
700 kann das automatische Erkennen eines Typs der Flash-Arbeitsspeicherchips auf der ersten Arbeitsspeicherplatine auf der Grundlage der einen oder der mehreren Charakteristiken der Flash-Arbeitsspeicherchips enthalten (730 ). Der Controller110 kann die Vorrichtungscharakteristiken z. B. zum automatischen Erkennen des Typs der Flash-Arbeitsspeicherchips118a auf der Arbeitsspeicherplatine104a verwenden. Die Flash-Arbeitsspeicherchips118a können SLC- oder MLC-Vorrichtungen sein. Die Flash-Arbeitsspeicherchips118a können NAND-Chips, NOR-Chips oder andere Typen von Chips sein. Außerdem können die Flash-Arbeitsspeicherchips118a von irgendeinem einer Anzahl verschiedener Flash-Arbeitsspeicher-Hersteller sein. - Der Prozess
700 kann das Empfangen von Befehlen von dem Host unter Verwendung der Schnittstelle (740 ) und das Ausführen der Befehle unter Verwendung der Flash-Arbeitsspeicherchips (750 ) enthalten. Der Controller110 kann z. B. zum Empfangen von Befehlen von dem Host106 unter Verwendung der Schnittstelle108 und zum Ausführen der Befehle unter Verwendung der Flash-Arbeitsspeicherchips118a konfiguriert sein. Auf diese Weise kann der Controller110 zum automatischen Arbeiten mit irgendeinem Typ eines Flash-Arbeitsspeicherchips konfiguriert sein. Beim Einschalten der Datenspeichervorrichtung100 kann der Controller bestimmen, welcher Typ die Flash-Arbeitsspeicherchips auf den Arbeitsspeicherplatinen sind, und daraufhin mit diesen Arbeitsspeicherplatinen zu arbeiten beginnen, um die von dem Host empfangenen Befehle auszuführen. - In einer beispielhaften Implementierung kann der Controller
110 auf der Grundlage des Typs von Flash-Arbeitsspeicherchips, von denen bestimmt worden ist, dass sie auf den Arbeitsspeicherplatinen vorhanden sind, eine oder mehrere Konfigurationsaktualisierungen empfangen. Der Controller110 kann z. B. bestimmen, dass auf einer der Arbeitsspeicherplatinen ein bestimmter Typ von Flash-Arbeitsspeicherchip verwendet wird, wobei diese Informationen an den Host zurück berichtet werden können. Der Host106 kann eine oder mehrere Konfigurationsaktualisierungen an den Controller110 übermitteln, wobei der Controller110 diese Aktualisierungen bei dem Informations- und Konfigurationsschnittstellenmodul458 aus4 empfangen und verarbeiten kann. - In einer beispielhaften Implementierung kann der Controller
110 zum automatischen Erkennen verschiedener Typen von Flash-Arbeitsspeicherchips auf derselben Arbeitsspeicherplatine konfiguriert sein. Zum Beispiel können die Hälfte der Flash-Arbeitsspeicherchips118a auf der Arbeitsspeicherplatine104a SLC-NAND-Flash-Arbeitsspeicherchips sein und können die andere Hälfte der Flash-Arbeitsspeicherchips118b auf der Arbeitsspeicherplatine104b MLC-NAND-Flash-Arbeitsspeicherchips sein. Der Controller110 kann zum Ausführen von Befehlen für diese beiden Typen von Flash-Arbeitsspeicherchips sogar auf derselben Arbeitsspeicherplatine konfiguriert sein. - In einer weiteren beispielhaften Implementierung kann der Controller
110 dafür konfiguriert sein zu erkennen, wenn zwei Arbeitsspeicherplatinen von der Controllerplatine102 entfernt und durch neue Arbeitsspeicherplatinen ersetzt werden, die einen anderen Typ von Flash-Arbeitsspeicherchips haben können oder nicht. Auf diese Weise ermöglicht der Controller110 eine hohe Flexibilität beim Anpassen der Datenspeichervorrichtung100 an die Erfüllung der spezifischen Anwendungsanforderungen des Hosts106 . Um die von der spezifischen Anwendung des Hosts106 benötigten gewünschten Charakteristiken zu erfüllen, können spezifische Typen von Flash-Arbeitsspeicherchips einschließlich verschiedener Typen von Chips auf derselben Arbeitsspeicherplatine und/oder verschiedener Typen von Chips auf jeder der Arbeitsspeicherplatinen verwendet werden. - In
8 veranschaulicht ein beispielhafter Prozess800 , dass der Controller zum Arbeiten mit Flash-Arbeitsspeicherchips mit unterschiedlichen Spannungen konfiguriert ist. Der Prozess800 kann das Empfangen einer Spannungsversorgung bei einer Controllerplatine enthalten, wobei die Controllerplatine eine Schnittstelle und einen Controller enthält und der Controller ein Spannungsversorgungsmodul enthält. Der Controller ist zum Steuern der Befehlsverarbeitung für mehrere Flash-Arbeitsspeicherchips, die verschiedene Spannungen aufweisen, konfiguriert (810 ). Die Controllerplatine102 kann z. B. zum Empfangen einer Spannungsversorgung (Vin) von dem Host106 konfiguriert sein, und die Controllerplatine kann eine Schnittstelle108 und einen Controller110 enthalten, während der Controller110 ein Spannungsversorgungsmodul114 enthalten kann. Der Controller110 kann zum Steuern der Befehlsverarbeitung für mehrere Flash-Arbeitsspeicherchips, die unterschiedliche Spannungen aufweisen, konfiguriert sein. Der Controller110 kann z. B. zum Steuern von Flash-Arbeitsspeicherchips konfiguriert sein, die bei 1,2 V, bei 1,8 V, bei 3,3 V oder bei anderen Spannungen arbeiten. - Der Prozess
800 enthält das Bestimmen einer Spannung von Flash-Arbeitsspeicherchips auf einer ersten Arbeitsspeicherplatine (820 ). Der Controller110 kann z. B. zum Abtasten einer Spannung der Flash-Arbeitsspeicherchips auf der Grundlage von Signalpegeln von Anschlussstiften an einem Verbinder zwischen der Controllerplatine102 und der Arbeitsspeicherplatine104a konfiguriert sein. Die Signalpegel (z. B. eine Gruppierung logischer Hochs und/oder logischer Tiefs) können die von den Flash-Arbeitsspeicherchips118a benötigte Spannung angeben. Der Prozess800 enthält das Konfigurieren des Spannungsversorgungsmoduls zum Arbeiten bei der bestimmten Spannung der Flash-Arbeitsspeicherchips (830 ). Der Controller110 kann z. B. zum Konfigurieren des Spannungsversorgungsmoduls114 auf der Grundlage der bei den Anschlussstiften an den Verbinder zwischen der Controllerplatine102 und der Arbeitsspeicherplatine104a abgetasteten Spannung konfiguriert sein. In einer beispielhaften Implementierung enthält das Spannungsversorgungsmodul114 einen oder mehrere DC-DC-Umrichter (z. B. die DC-DC-Umrichter614 aus6 ). Das Spannungsversorgungsmodul114 kann zum Arbeiten bei der abgetasteten Spannung eingestellt werden. - Der Prozess
800 enthält das Empfangen von Befehlen von dem Host unter Verwendung der Schnittstelle (840 ) und das Ausführen der Befehle unter Verwendung der Flash-Arbeitsspeicherchips (850 ). Der Controller110 kann z. B. zum Empfangen von Befehlen von dem Host106 unter Verwendung der Schnittstelle108 und zum Ausführen der Befehle unter Verwendung der Flash-Arbeitsspeicherchips118a konfiguriert sein. Auf diese Weise können die Arbeitsspeicherplatinen104a und104b Chips mit derselben Spannung enthalten, wobei die Arbeitsspeicherplatinen104a und104b mit der Controllerplatine102 verbunden sind. Die Arbeitsspeicherplatinen104a und104b können von der Controllerplatine102 getrennt und durch andere Arbeitsspeicherplatinen, die Flash-Arbeitsspeicherchips mit einer anderen Spannung aufweisen, ersetzt werden. Der Controller110 ist zum automatischen Erkennen der von den Flash-Arbeitsspeicherchips auf den anderen Arbeitsspeicherplatinen benötigten anderen Spannung und zum Konfigurieren des Spannungsversorgungsmoduls114 zum Arbeiten bei dem anderen Spannungspegel konfiguriert. - Ausführungen der hier beschriebenen verschiedenen Techniken können ausgeführt werden mit digitalen elektronischen Schaltungen, oder in Computer-Hardware, Firmware, Software oder in Kombinationen davon. Ausführungen können ausgeführt sein als Computer-Programm-Produkt, d. h. als auf einem Datenträger aufgebrachtes Computer Programm, z. B. in einer maschinenlesbaren Speichervorrichtung, zur Ausführung durch einen, oder zur Betriebssteuerung eines Datenverarbeitungsgerätes, z. B. ein programmierbarer Prozessor, ein Computer, oder mehrfache Computer. Ein Computer-Programm, wie das oben beschriebene Computerprogramm, kann in jeder Form einer Programmiersprache, einschließlich compilierender oder interpretierender Sprachen, geschrieben sein; und kann in jeder Form bereitgestellt werden, einschließlich Stand-Alone-Programm oder als Modul, Komponente, Unterroutine, oder andere Einheit, die in einer Computer-Umgebung verwendbar ist. Ein Computer-Programm kann bereitgestellt werden zur Ausführung auf einem Computer, oder auf mehreren Computer an einem Standort oder verteilt über mehrere über ein Kommunikationsnetz miteinander verbundene Standorte.
- Verfahrensschritte können ausgeführt werden durch einem oder durch mehrere programmierbare Prozessoren die ein Computerprogramm ausführen, um Funktionen durch das Bearbeiten von Eingangsdaten und das Erzeugen von Ausgangsdaten zu erfüllen. Verfahrensschritte können auch ausgeführt werden in einem Gerät, das ausgeführt ist als Spezialzwecklogikschaltung beispielsweise als FPGA (field programmable gate array, feldprogrammierbare Gatter-Anordnungen) oder als ASIC (application specific integrated circuit, anwendungsspezifische integrierte Schaltung).
- Prozessoren, die zur Ausführung von Computer-Programmen geeignet sind, sind beispielsweise sowohl Allzweck-Mikroprozessoren als auch Spezialzweck-Mikroprozessoren, und jede einzelnen Prozessoren oder mehrere Prozessoren aller Art von digitalem Computern. Im Allgemeinen empfängt ein Prozessor Anweisungen und Daten von einem Nur-Lese-Speicher oder von einem Speicher mit wahlfreiem Zugriff oder von beiden. Bauelemente eines Computers können mindestens einen Prozessor zum Ausführen von Anweisungen sowie ein oder mehrere Speicher-Geräte zum Speichern von Anweisungen und Daten enthalten. Im Allgemeinen kann ein Computer Massen-Daten-Speicher zum Daten-Speichern, z. B. magnetische, magneto-optische, oder optische Scheiben enthalten, oder betriebsmäßig an diese gekoppelt sein, um Daten zu empfangen, oder zu übertragen, oder um beides zu tun. Informationsträger, die zum Speichern vom Computer-Programm-Anweisungen und von Daten geeignet sind, können alle Arten von nicht-flüchtigen Speichern sein, darunter beispielsweise Halbleiter-Speicher-Geräte, wie z. B. EPROM, EEPROM, und Flash-Speicher-Geräte; sowie magnetische Scheiben, wie z. B. interne Festplatten oder entfernbare Platten; magneto-optische Scheiben, sowie CD-ROM und DVD-ROM-Disks enthalten. Der Prozessor und der Speicher können durch Spezialzweck-Logik-Schaltungen ergänzt werden bzw. in diese Schaltungen eingebaut sein.
- Um Interaktion mit einem Benutzer bereitzustellen, können Ausführungsformen vorgesehen sein mit einem Computer, der eine Anzeige-Einheit enthält, wie z. B. eine Kathodenstrahlröhre (CRT), oder einen Flüssigkeitskristall-Monitor (LCD-Monitor), um dem Benutzer Informationen darzustellen. Eine Tastatur und ein Zeigegerät wie z. B. eine Maus oder ein Trackball können bereitgestellt werden, mit dem der Benutzer Eingaben in den Computer vornehmen kann. Andere Arten von Geräten können ebenfalls zur Interaktion mit dem Benutzer bereitgestellt werden, zum Beispiel Rückmeldungen können an den Benutzer in jeder Form von sensorischer Rückmeldung, z. B. visueller Rückmeldung, akustischer Rückmeldung, oder taktiler Rückmeldungen bereitgestellt werden; Eingaben des Benutzers können in jeder Form empfangen werden, einschließlich akustischer Eingabe, Spracheingabe oder taktiler Eingabe.
- Ausführungsformen können ausgeführt sein ein einem Computer-System, das eine Backend-Komponente enthält, z. B. als Daten-Server, oder das eine Middleware-Komponente enthält, z. B. einen Anwendungs-Server, oder das eine Frontend-Komponente enthält, z. B., einen Client-Computer mit graphischer Benutzerschnittstelle oder mit Web-Browser mit dem ein Benutzer interagieren kann. Die Ausführungsformen können auch Kombinationen von Backend-, Middleware- und Frontend-Komponenten enthalten. Komponenten können in jeder Form oder mit jeder Art von Medium der digitalen Kommunikation miteinander verbunden sein, z. B. mit einem Kommunikationsnetz. Beispiele von Kommunikationsnetzen beinhalten ein Local Area Network (LAN) und ein Wide Area Network (WAN) wie z. B. das Internet.
- Während einige Merkmale der beschriebenen Ausführungsformen wie hier beschrieben illustriert worden sind, sind dem Fachmann viele Veränderungen, Substitutionen, Änderungen oder Äquivalente zugänglich. Es ist deshalb davon auszugehen, dass die nun folgenden Ansprüche alle diese Modifikationen sowie Änderungen als zum Umfang der Ausführungsbeispiele gehörig umfassen.
Claims (10)
- Datenspeichervorrichtung (
100 ) bestehend aus: einer ersten Arbeitsspeicherplatine (104a ); einer zweiten Arbeitsspeicherplatine (104b ), wobei die erste Arbeitsspeicherplatine (104a ) und die zweite Arbeitsspeicherplatine (104b ) jeweils mehrere Speicherchips enthalten; sowie einer Controllerplatine (102 ), die ausgelegt und konfiguriert ist, um mit der ersten Arbeitsspeicherplatine (104a ) und mit der zweiten Arbeitsspeicherplatine (104b ) funktional verbunden zu sein, wobei die erste Arbeitsspeicherplatine (104a ) und die zweite Arbeitsspeicherplatine (104b ) jeweils einzeln von der Controllerplatine (102 ) abnehmbar sind; wobei die Controllerplatine (102 ) besteht aus: einer Hochgeschwindigkeits-Schnittstelle (108 ), und einem Controller (110 ), der ausgelegt und konfiguriert ist, mittels der Hochgeschwindigkeits-Schnittstelle (108 ) Befehle von einem Host (106 ) zu empfangen und die Befehle auszuführen, wobei der Controller ein Spannungsversorgungsmodul (114 ) enthält zum Steuern der Befehlsverarbeitung für mehrere Speicherchips mit unterschiedlichen Spannungen, zum automatischen Erkennen einer Spannung der Speicherchips auf der ersten Arbeitsspeicherplatine (104a ) und auf der zweiten Arbeitsspeicherplatine (104b ), sowie zum Konfigurieren des Spannungsversorgungsmoduls (114 ) für den Betrieb bei der erkannten Spannung der Speicherchips; der Controller des weiteren zum Empfangen von Befehlen vom Host (106 ) über die Schnittstelle (108 ) und zum Ausführen der Befehle mittels der Speicherchips. - Datenspeichervorrichtung (
100 ) nach Anspruch 1, wobei der Controller ausgelegt und konfiguriert ist zum Steuern der Befehlsverarbeitung für mehrere verschiedene Typen von Speicherchips, sowie zum automatischen Erkennen eines Typs der Speicherchips auf der ersten Arbeitsspeicherplatine (104a ) und der zweiten Arbeitsspeicherplatine (104b ). - Datenspeichervorrichtung (
100 ) nach Anspruch 1, wobei der Controller (110 ) ein feldprogrammierbarer Gate-Array (FPGA) Controller (610 ) ist. - Datenspeichervorrichtung (
100 ) nach Anspruch 1, wobei die Speicherchips Single-Level Cell (SLC) NAND Flash-Arbeitsspeicherchips enthalten. - Datenspeichervorrichtung (
100 ) nach Anspruch 1, wobei die Speicherchips Multi-Level Cell (MLC) NAND Flash-Arbeitsspeicherchips enthalten. - Datenspeichervorrichtung (
100 ) nach einem der vorangehenden Ansprüche, wobei die Hochgeschwindigkeits-Schnittstelle eine PCIe-Schnittstelle (408 ) ist. - Datenspeichervorrichtung (
100 ) nach einem der vorangehenden Ansprüche, wobei die erste Arbeitsspeicherplatine (104a ), die zweite Arbeitsspeicherplatine (104b ) sowie die Controllerplatine (102 ) so ausgelegt und konfiguriert sind, daß sie in den Laufwerkschacht-Einbauplatz (335 ) eines Servers (330 ) passen. - Datenspeichervorrichtung (
100 ) nach einem der vorangehenden Ansprüche, wobei die Speicherchips dynamische Schreib-Lese-Speicher (DRAM) Chips enthalten. - Datenspeichervorrichtung (
100 ) nach einem der vorangehenden Ansprüche, wobei die Speicherchips Phasen-Änderungs-Speicher (phase change memory PCM) Chips enthalten. - Datenspeichervorrichtung (
100 ) nach einem der vorangehenden Ansprüche, wobei der Controller (110 ) mehrere Kanäle enthält, wobei jeder der Kanäle einem Speicherchip oder mehreren Speicherchips zugeordnet ist, und jeder Speicherchip einem der Kanäle zugeordnet ist.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16770909P | 2009-04-08 | 2009-04-08 | |
US167709P | 2009-04-08 | ||
US18783509P | 2009-06-17 | 2009-06-17 | |
US187835P | 2009-06-17 | ||
US12/537,719 US8578084B2 (en) | 2009-04-08 | 2009-08-07 | Data storage device having multiple removable memory boards |
US537719 | 2009-08-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE202010017661U1 true DE202010017661U1 (de) | 2012-04-04 |
Family
ID=42935237
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202010017661U Expired - Lifetime DE202010017661U1 (de) | 2009-04-08 | 2010-04-01 | Datenspeichervorrichtung |
DE202010017669U Expired - Lifetime DE202010017669U1 (de) | 2009-04-08 | 2010-04-01 | Befehls- und Interrupt-Gruppierung bei einer Datenspeichervorrichtung |
DE202010017668U Expired - Lifetime DE202010017668U1 (de) | 2009-04-08 | 2010-04-01 | Befehls- und Interrupt-Gruppierung bei einer Datenspeichervorrichtung |
DE202010017666U Expired - Lifetime DE202010017666U1 (de) | 2009-04-08 | 2010-04-05 | Partitionsverteilung bei einer Datenspeichervorrichtung mit Flash-Speicherchips |
DE202010017667U Expired - Lifetime DE202010017667U1 (de) | 2009-04-08 | 2010-04-05 | Datenspeichervorrichtung mit Flash-Speicherchips |
DE202010017665U Expired - Lifetime DE202010017665U1 (de) | 2009-04-08 | 2010-04-05 | Datenverteilung bei einer Datenspeichervorrichtung mit Flash-Speicherchips |
Family Applications After (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202010017669U Expired - Lifetime DE202010017669U1 (de) | 2009-04-08 | 2010-04-01 | Befehls- und Interrupt-Gruppierung bei einer Datenspeichervorrichtung |
DE202010017668U Expired - Lifetime DE202010017668U1 (de) | 2009-04-08 | 2010-04-01 | Befehls- und Interrupt-Gruppierung bei einer Datenspeichervorrichtung |
DE202010017666U Expired - Lifetime DE202010017666U1 (de) | 2009-04-08 | 2010-04-05 | Partitionsverteilung bei einer Datenspeichervorrichtung mit Flash-Speicherchips |
DE202010017667U Expired - Lifetime DE202010017667U1 (de) | 2009-04-08 | 2010-04-05 | Datenspeichervorrichtung mit Flash-Speicherchips |
DE202010017665U Expired - Lifetime DE202010017665U1 (de) | 2009-04-08 | 2010-04-05 | Datenverteilung bei einer Datenspeichervorrichtung mit Flash-Speicherchips |
Country Status (7)
Country | Link |
---|---|
US (13) | US8205037B2 (de) |
EP (6) | EP2728488B1 (de) |
JP (6) | JP5922016B2 (de) |
CN (6) | CN102428454A (de) |
AU (5) | AU2010234772B2 (de) |
DE (6) | DE202010017661U1 (de) |
WO (5) | WO2010117878A1 (de) |
Families Citing this family (325)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8019940B2 (en) | 2006-12-06 | 2011-09-13 | Fusion-Io, Inc. | Apparatus, system, and method for a front-end, distributed raid |
US8935302B2 (en) | 2006-12-06 | 2015-01-13 | Intelligent Intellectual Property Holdings 2 Llc | Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume |
US8489817B2 (en) | 2007-12-06 | 2013-07-16 | Fusion-Io, Inc. | Apparatus, system, and method for caching data |
US7975109B2 (en) | 2007-05-30 | 2011-07-05 | Schooner Information Technology, Inc. | System including a fine-grained memory and a less-fine-grained memory |
US7836226B2 (en) | 2007-12-06 | 2010-11-16 | Fusion-Io, Inc. | Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment |
US9519540B2 (en) | 2007-12-06 | 2016-12-13 | Sandisk Technologies Llc | Apparatus, system, and method for destaging cached data |
US8732386B2 (en) * | 2008-03-20 | 2014-05-20 | Sandisk Enterprise IP LLC. | Sharing data fabric for coherent-distributed caching of multi-node shared-distributed flash memory |
US8229945B2 (en) | 2008-03-20 | 2012-07-24 | Schooner Information Technology, Inc. | Scalable database management software on a cluster of nodes using a shared-distributed flash memory |
JP2010015195A (ja) * | 2008-06-30 | 2010-01-21 | Toshiba Corp | 記憶制御装置及び記憶制御方法 |
WO2010005430A1 (en) * | 2008-07-08 | 2010-01-14 | Hewlett-Packard Development Company, L.P. | Adaptable external drive |
TWI385672B (zh) * | 2008-11-05 | 2013-02-11 | Lite On It Corp | 儲存裝置之適應性多通道控制器及其方法 |
TWI385517B (zh) * | 2008-12-05 | 2013-02-11 | Apacer Technology Inc | Storage device and data management method |
US20100287217A1 (en) * | 2009-04-08 | 2010-11-11 | Google Inc. | Host control of background garbage collection in a data storage device |
US8205037B2 (en) | 2009-04-08 | 2012-06-19 | Google Inc. | Data storage device capable of recognizing and controlling multiple types of memory chips operating at different voltages |
US8447918B2 (en) | 2009-04-08 | 2013-05-21 | Google Inc. | Garbage collection for failure prediction and repartitioning |
KR101516580B1 (ko) | 2009-04-22 | 2015-05-11 | 삼성전자주식회사 | 컨트롤러, 이를 포함하는 데이터 저장 장치 및 데이터 저장 시스템, 및 그 방법 |
EP2254280A1 (de) | 2009-05-19 | 2010-11-24 | Electrolux Home Products Corporation N.V. | Bussteuerung für ein Haushaltsgerät |
EP2476055B1 (de) | 2009-09-08 | 2020-01-22 | SanDisk Technologies LLC | Vorrichtung, system und verfahren zur cache-speicherung von daten auf einer festkörperspeichervorrichtung |
US9223514B2 (en) | 2009-09-09 | 2015-12-29 | SanDisk Technologies, Inc. | Erase suspend/resume for memory |
EP2476079A4 (de) | 2009-09-09 | 2013-07-03 | Fusion Io Inc | Vorrichtung, system und verfahren zur zuordnung von speicherorten |
US8289801B2 (en) * | 2009-09-09 | 2012-10-16 | Fusion-Io, Inc. | Apparatus, system, and method for power reduction management in a storage device |
US8972627B2 (en) | 2009-09-09 | 2015-03-03 | Fusion-Io, Inc. | Apparatus, system, and method for managing operations for data storage media |
US8601222B2 (en) | 2010-05-13 | 2013-12-03 | Fusion-Io, Inc. | Apparatus, system, and method for conditional and atomic storage operations |
US9021158B2 (en) | 2009-09-09 | 2015-04-28 | SanDisk Technologies, Inc. | Program suspend/resume for memory |
US9122579B2 (en) | 2010-01-06 | 2015-09-01 | Intelligent Intellectual Property Holdings 2 Llc | Apparatus, system, and method for a storage layer |
TWI454906B (zh) * | 2009-09-24 | 2014-10-01 | Phison Electronics Corp | 資料讀取方法、快閃記憶體控制器與儲存系統 |
US8244946B2 (en) * | 2009-10-16 | 2012-08-14 | Brocade Communications Systems, Inc. | Interrupt moderation |
US8307151B1 (en) * | 2009-11-30 | 2012-11-06 | Micron Technology, Inc. | Multi-partitioning feature on e-MMC |
US8285946B2 (en) * | 2009-12-15 | 2012-10-09 | International Business Machines Corporation | Reducing access contention in flash-based memory systems |
KR101008923B1 (ko) * | 2010-01-15 | 2011-01-17 | 주식회사 노바칩스 | 다양한 종류의 반도체 메모리 장치들을 구비하는 반도체 메모리 시스템 및 이의 제어 방법 |
US8819208B2 (en) | 2010-03-05 | 2014-08-26 | Solidfire, Inc. | Data deletion in a distributed data storage system |
US8725931B1 (en) | 2010-03-26 | 2014-05-13 | Western Digital Technologies, Inc. | System and method for managing the execution of memory commands in a solid-state memory |
US10210162B1 (en) * | 2010-03-29 | 2019-02-19 | Carbonite, Inc. | Log file management |
US9047351B2 (en) | 2010-04-12 | 2015-06-02 | Sandisk Enterprise Ip Llc | Cluster of processing nodes with distributed global flash memory using commodity server technology |
US8856593B2 (en) | 2010-04-12 | 2014-10-07 | Sandisk Enterprise Ip Llc | Failure recovery using consensus replication in a distributed flash memory system |
US8725951B2 (en) | 2010-04-12 | 2014-05-13 | Sandisk Enterprise Ip Llc | Efficient flash memory-based object store |
US9164554B2 (en) * | 2010-04-12 | 2015-10-20 | Sandisk Enterprise Ip Llc | Non-volatile solid-state storage system supporting high bandwidth and random access |
US8868487B2 (en) | 2010-04-12 | 2014-10-21 | Sandisk Enterprise Ip Llc | Event processing in a flash memory-based object store |
US20110252263A1 (en) * | 2010-04-13 | 2011-10-13 | Byungcheol Cho | Semiconductor storage device |
US8782327B1 (en) * | 2010-05-11 | 2014-07-15 | Western Digital Technologies, Inc. | System and method for managing execution of internal commands and host commands in a solid-state memory |
US9026716B2 (en) | 2010-05-12 | 2015-05-05 | Western Digital Technologies, Inc. | System and method for managing garbage collection in solid-state memory |
US8954385B2 (en) | 2010-06-28 | 2015-02-10 | Sandisk Enterprise Ip Llc | Efficient recovery of transactional data stores |
US8725934B2 (en) | 2011-12-22 | 2014-05-13 | Fusion-Io, Inc. | Methods and appratuses for atomic storage operations |
WO2012016089A2 (en) | 2010-07-28 | 2012-02-02 | Fusion-Io, Inc. | Apparatus, system, and method for conditional and atomic storage operations |
US8677028B2 (en) * | 2010-08-23 | 2014-03-18 | Qualcomm Incorporated | Interrupt-based command processing |
US8417877B2 (en) | 2010-08-31 | 2013-04-09 | Micron Technology, Inc | Stripe-based non-volatile multilevel memory operation |
US8984216B2 (en) | 2010-09-09 | 2015-03-17 | Fusion-Io, Llc | Apparatus, system, and method for managing lifetime of a storage device |
US9164886B1 (en) | 2010-09-21 | 2015-10-20 | Western Digital Technologies, Inc. | System and method for multistage processing in a memory storage subsystem |
US9021192B1 (en) | 2010-09-21 | 2015-04-28 | Western Digital Technologies, Inc. | System and method for enhancing processing of memory access requests |
US9003153B2 (en) | 2010-11-08 | 2015-04-07 | Greenliant Llc | Method of storing blocks of data in a plurality of memory devices in a redundant manner, a memory controller and a memory system |
US20120117305A1 (en) * | 2010-11-08 | 2012-05-10 | Greenliant Llc | Method Of Storing Blocks Of Data In A Plurality Of Memory Devices For High Speed Sequential Read, A Memory Controller And A Memory System |
JP5720204B2 (ja) * | 2010-11-26 | 2015-05-20 | 富士通株式会社 | アクセス制御プログラム、アクセス制御方法および情報処理装置 |
WO2012073071A1 (en) * | 2010-12-02 | 2012-06-07 | Freescale Semiconductor, Inc. | Error correcting device, method for monitoring an error correcting device and data processing system |
US10817421B2 (en) | 2010-12-13 | 2020-10-27 | Sandisk Technologies Llc | Persistent data structures |
US10817502B2 (en) | 2010-12-13 | 2020-10-27 | Sandisk Technologies Llc | Persistent memory management |
WO2012082792A2 (en) | 2010-12-13 | 2012-06-21 | Fusion-Io, Inc. | Apparatus, system, and method for auto-commit memory |
US9208071B2 (en) | 2010-12-13 | 2015-12-08 | SanDisk Technologies, Inc. | Apparatus, system, and method for accessing memory |
US9218278B2 (en) | 2010-12-13 | 2015-12-22 | SanDisk Technologies, Inc. | Auto-commit memory |
US9047178B2 (en) | 2010-12-13 | 2015-06-02 | SanDisk Technologies, Inc. | Auto-commit memory synchronization |
US8601313B1 (en) | 2010-12-13 | 2013-12-03 | Western Digital Technologies, Inc. | System and method for a data reliability scheme in a solid state memory |
US8615681B2 (en) | 2010-12-14 | 2013-12-24 | Western Digital Technologies, Inc. | System and method for maintaining a data redundancy scheme in a solid state memory in the event of a power loss |
US8601311B2 (en) | 2010-12-14 | 2013-12-03 | Western Digital Technologies, Inc. | System and method for using over-provisioned data capacity to maintain a data redundancy scheme in a solid state memory |
WO2012083308A2 (en) | 2010-12-17 | 2012-06-21 | Fusion-Io, Inc. | Apparatus, system, and method for persistent data management on a non-volatile storage media |
US8473708B1 (en) * | 2010-12-23 | 2013-06-25 | Netapp, Inc. | Method and system for managing storage units |
US8694733B2 (en) | 2011-01-03 | 2014-04-08 | Sandisk Enterprise Ip Llc | Slave consistency in a synchronous replication environment |
US8700950B1 (en) | 2011-02-11 | 2014-04-15 | Western Digital Technologies, Inc. | System and method for data error recovery in a solid state subsystem |
US9003104B2 (en) | 2011-02-15 | 2015-04-07 | Intelligent Intellectual Property Holdings 2 Llc | Systems and methods for a file-level cache |
US8874823B2 (en) | 2011-02-15 | 2014-10-28 | Intellectual Property Holdings 2 Llc | Systems and methods for managing data input/output operations |
US9201677B2 (en) | 2011-05-23 | 2015-12-01 | Intelligent Intellectual Property Holdings 2 Llc | Managing data input/output operations |
US9141527B2 (en) | 2011-02-25 | 2015-09-22 | Intelligent Intellectual Property Holdings 2 Llc | Managing cache pools |
US8700951B1 (en) * | 2011-03-09 | 2014-04-15 | Western Digital Technologies, Inc. | System and method for improving a data redundancy scheme in a solid state subsystem with additional metadata |
WO2012129191A2 (en) | 2011-03-18 | 2012-09-27 | Fusion-Io, Inc. | Logical interfaces for contextual storage |
US9563555B2 (en) | 2011-03-18 | 2017-02-07 | Sandisk Technologies Llc | Systems and methods for storage allocation |
US8601085B1 (en) * | 2011-03-28 | 2013-12-03 | Emc Corporation | Techniques for preferred path determination |
US8924627B2 (en) * | 2011-03-28 | 2014-12-30 | Western Digital Technologies, Inc. | Flash memory device comprising host interface for processing a multi-command descriptor block in order to exploit concurrency |
US8874515B2 (en) | 2011-04-11 | 2014-10-28 | Sandisk Enterprise Ip Llc | Low level object version tracking using non-volatile memory write generations |
US8694857B2 (en) * | 2011-04-13 | 2014-04-08 | Inphi Corporation | Systems and methods for error detection and correction in a memory module which includes a memory buffer |
US8954670B1 (en) * | 2011-04-18 | 2015-02-10 | American Megatrends, Inc. | Systems and methods for improved fault tolerance in RAID configurations |
US9817700B2 (en) * | 2011-04-26 | 2017-11-14 | International Business Machines Corporation | Dynamic data partitioning for optimal resource utilization in a parallel data processing system |
US9396106B2 (en) * | 2011-05-12 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
US9417894B1 (en) | 2011-06-15 | 2016-08-16 | Ryft Systems, Inc. | Methods and apparatus for a tablet computer system incorporating a reprogrammable circuit module |
US20120324143A1 (en) | 2011-06-15 | 2012-12-20 | Data Design Corporation | Methods and apparatus for data access by a reprogrammable circuit module |
US10966339B1 (en) | 2011-06-28 | 2021-03-30 | Amazon Technologies, Inc. | Storage system with removable solid state storage devices mounted on carrier circuit boards |
US8806112B2 (en) | 2011-07-14 | 2014-08-12 | Lsi Corporation | Meta data handling within a flash media controller |
US20130019052A1 (en) * | 2011-07-14 | 2013-01-17 | Vinay Ashok Somanache | Effective utilization of flash interface |
US8868867B2 (en) * | 2011-09-15 | 2014-10-21 | The Regents Of The University Of California | Method for reducing latency of accessing data stored in a file system on a computer storage device by caching file system permission information in the computer storage device |
US8966172B2 (en) | 2011-11-15 | 2015-02-24 | Pavilion Data Systems, Inc. | Processor agnostic data storage in a PCIE based shared storage enviroment |
US8842122B2 (en) * | 2011-12-15 | 2014-09-23 | Qualcomm Incorporated | Graphics processing unit with command processor |
US8719647B2 (en) * | 2011-12-15 | 2014-05-06 | Micron Technology, Inc. | Read bias management to reduce read errors for phase change memory |
US8904091B1 (en) * | 2011-12-22 | 2014-12-02 | Western Digital Technologies, Inc. | High performance media transport manager architecture for data storage systems |
CN102521160B (zh) * | 2011-12-22 | 2015-04-01 | 上海交通大学 | 写缓冲检测器、并行通道写入方法 |
US9274937B2 (en) | 2011-12-22 | 2016-03-01 | Longitude Enterprise Flash S.A.R.L. | Systems, methods, and interfaces for vector input/output operations |
CN102567257B (zh) * | 2011-12-26 | 2014-08-27 | 华中科技大学 | 一种控制多通道固态盘数据读写的方法 |
US9054992B2 (en) | 2011-12-27 | 2015-06-09 | Solidfire, Inc. | Quality of service policy sets |
US9838269B2 (en) | 2011-12-27 | 2017-12-05 | Netapp, Inc. | Proportional quality of service based on client usage and system metrics |
US9251086B2 (en) | 2012-01-24 | 2016-02-02 | SanDisk Technologies, Inc. | Apparatus, system, and method for managing a cache |
US9116812B2 (en) | 2012-01-27 | 2015-08-25 | Intelligent Intellectual Property Holdings 2 Llc | Systems and methods for a de-duplication cache |
US10359972B2 (en) | 2012-08-31 | 2019-07-23 | Sandisk Technologies Llc | Systems, methods, and interfaces for adaptive persistence |
US9652182B2 (en) | 2012-01-31 | 2017-05-16 | Pavilion Data Systems, Inc. | Shareable virtual non-volatile storage device for a server |
US9378150B2 (en) * | 2012-02-28 | 2016-06-28 | Apple Inc. | Memory management unit with prefetch ability |
US9135064B2 (en) | 2012-03-07 | 2015-09-15 | Sandisk Enterprise Ip Llc | Fine grained adaptive throttling of background processes |
US9135192B2 (en) | 2012-03-30 | 2015-09-15 | Sandisk Technologies Inc. | Memory system with command queue reordering |
KR20130114354A (ko) | 2012-04-09 | 2013-10-18 | 삼성전자주식회사 | 메모리 시스템 및 컨트롤러의 동작 방법 |
US20130339583A1 (en) * | 2012-06-19 | 2013-12-19 | Marvell World Trade Ltd. | Systems and methods for transferring data out of order in next generation solid state drive controllers |
US10339056B2 (en) | 2012-07-03 | 2019-07-02 | Sandisk Technologies Llc | Systems, methods and apparatus for cache transfers |
US9612966B2 (en) | 2012-07-03 | 2017-04-04 | Sandisk Technologies Llc | Systems, methods and apparatus for a virtual machine cache |
US9389999B2 (en) * | 2012-08-17 | 2016-07-12 | Infineon Technologies Ag | System and method for emulating an EEPROM in a non-volatile memory device |
US9122401B2 (en) * | 2012-08-23 | 2015-09-01 | Apple Inc. | Efficient enforcement of command execution order in solid state drives |
KR20140027859A (ko) | 2012-08-27 | 2014-03-07 | 삼성전자주식회사 | 호스트 장치 및 이를 포함하는 시스템 |
US9009566B2 (en) * | 2012-09-12 | 2015-04-14 | Macronix International Co., Ltd. | Outputting information of ECC corrected bits |
US9471484B2 (en) | 2012-09-19 | 2016-10-18 | Novachips Canada Inc. | Flash memory controller having dual mode pin-out |
US10509776B2 (en) | 2012-09-24 | 2019-12-17 | Sandisk Technologies Llc | Time sequence data management |
US10318495B2 (en) | 2012-09-24 | 2019-06-11 | Sandisk Technologies Llc | Snapshots for a non-volatile device |
US8925098B2 (en) | 2012-11-15 | 2014-12-30 | Elwha Llc | Data security and access tracking in memory |
US9323499B2 (en) | 2012-11-15 | 2016-04-26 | Elwha Llc | Random number generator functions in memory |
US8996951B2 (en) | 2012-11-15 | 2015-03-31 | Elwha, Llc | Error correction with non-volatile memory on an integrated circuit |
US9582465B2 (en) * | 2012-11-15 | 2017-02-28 | Elwha Llc | Flexible processors and flexible memory |
US8966310B2 (en) | 2012-11-15 | 2015-02-24 | Elwha Llc | Redundancy for loss-tolerant data in non-volatile memory |
US9442854B2 (en) | 2012-11-15 | 2016-09-13 | Elwha Llc | Memory circuitry including computational circuitry for performing supplemental functions |
US9026719B2 (en) | 2012-11-15 | 2015-05-05 | Elwha, Llc | Intelligent monitoring for computation in memory |
CN103853629A (zh) * | 2012-11-29 | 2014-06-11 | 艺伦半导体技术股份有限公司 | 数据流存储方法及现场可编程门阵列 |
US9448883B1 (en) * | 2012-12-04 | 2016-09-20 | Cadence Design Systems, Inc. | System and method for allocating data in memory array having regions of varying storage reliability |
US9164888B2 (en) | 2012-12-10 | 2015-10-20 | Google Inc. | Using a logical to physical map for direct user space communication with a data storage device |
US9069658B2 (en) | 2012-12-10 | 2015-06-30 | Google Inc. | Using a virtual to physical map for direct user space communication with a data storage device |
US9236136B2 (en) * | 2012-12-14 | 2016-01-12 | Intel Corporation | Lower page read for multi-level cell memory |
US9842660B1 (en) | 2012-12-28 | 2017-12-12 | Virident Systems, Llc | System and method to improve enterprise reliability through tracking I/O performance metrics in non-volatile random access memory |
US9286002B1 (en) * | 2012-12-28 | 2016-03-15 | Virident Systems Inc. | Dynamic restriping in nonvolatile memory systems |
US8965288B2 (en) | 2012-12-31 | 2015-02-24 | Elwha Llc | Cost-effective mobile connectivity protocols |
US9832628B2 (en) | 2012-12-31 | 2017-11-28 | Elwha, Llc | Cost-effective mobile connectivity protocols |
US9781664B2 (en) | 2012-12-31 | 2017-10-03 | Elwha Llc | Cost-effective mobile connectivity protocols |
US9635605B2 (en) | 2013-03-15 | 2017-04-25 | Elwha Llc | Protocols for facilitating broader access in wireless communications |
US9980114B2 (en) | 2013-03-15 | 2018-05-22 | Elwha Llc | Systems and methods for communication management |
US9713013B2 (en) | 2013-03-15 | 2017-07-18 | Elwha Llc | Protocols for providing wireless communications connectivity maps |
US9451394B2 (en) | 2012-12-31 | 2016-09-20 | Elwha Llc | Cost-effective mobile connectivity protocols |
US9876762B2 (en) | 2012-12-31 | 2018-01-23 | Elwha Llc | Cost-effective mobile connectivity protocols |
CN103942219A (zh) * | 2013-01-22 | 2014-07-23 | 鸿富锦精密工业(深圳)有限公司 | 存储卡分区系统及方法 |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
US10642505B1 (en) | 2013-01-28 | 2020-05-05 | Radian Memory Systems, Inc. | Techniques for data migration based on per-data metrics and memory degradation |
US11249652B1 (en) | 2013-01-28 | 2022-02-15 | Radian Memory Systems, Inc. | Maintenance of nonvolatile memory on host selected namespaces by a common memory controller |
US10445229B1 (en) | 2013-01-28 | 2019-10-15 | Radian Memory Systems, Inc. | Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies |
US9110592B2 (en) * | 2013-02-04 | 2015-08-18 | Microsoft Technology Licensing, Llc | Dynamic allocation of heterogenous memory in a computing system |
US8949537B2 (en) | 2013-02-25 | 2015-02-03 | Hitachi, Ltd. | Storage control apparatus and method for detecting write completion of data |
US9866706B2 (en) | 2013-03-15 | 2018-01-09 | Elwha Llc | Protocols for facilitating broader access in wireless communications |
US9706060B2 (en) | 2013-03-15 | 2017-07-11 | Elwha Llc | Protocols for facilitating broader access in wireless communications |
US9813887B2 (en) | 2013-03-15 | 2017-11-07 | Elwha Llc | Protocols for facilitating broader access in wireless communications responsive to charge authorization statuses |
US9807582B2 (en) | 2013-03-15 | 2017-10-31 | Elwha Llc | Protocols for facilitating broader access in wireless communications |
US9781554B2 (en) | 2013-03-15 | 2017-10-03 | Elwha Llc | Protocols for facilitating third party authorization for a rooted communication device in wireless communications |
US9021188B1 (en) | 2013-03-15 | 2015-04-28 | Virident Systems Inc. | Small block write operations in non-volatile memory systems |
US9843917B2 (en) | 2013-03-15 | 2017-12-12 | Elwha, Llc | Protocols for facilitating charge-authorized connectivity in wireless communications |
US9693214B2 (en) | 2013-03-15 | 2017-06-27 | Elwha Llc | Protocols for facilitating broader access in wireless communications |
US9596584B2 (en) | 2013-03-15 | 2017-03-14 | Elwha Llc | Protocols for facilitating broader access in wireless communications by conditionally authorizing a charge to an account of a third party |
US9706382B2 (en) | 2013-03-15 | 2017-07-11 | Elwha Llc | Protocols for allocating communication services cost in wireless communications |
US10073626B2 (en) | 2013-03-15 | 2018-09-11 | Virident Systems, Llc | Managing the write performance of an asymmetric memory system |
US9135164B2 (en) | 2013-03-15 | 2015-09-15 | Virident Systems Inc. | Synchronous mirroring in non-volatile memory systems |
US9842053B2 (en) | 2013-03-15 | 2017-12-12 | Sandisk Technologies Llc | Systems and methods for persistent cache logging |
CN103226976A (zh) * | 2013-03-19 | 2013-07-31 | 中国科学院声学研究所 | 一种基于FPGA实现多片Nandflash存储及读取的装置 |
CN104102599A (zh) * | 2013-04-11 | 2014-10-15 | 华邦电子股份有限公司 | 快闪存储器装置与数据传输方法 |
US10558561B2 (en) | 2013-04-16 | 2020-02-11 | Sandisk Technologies Llc | Systems and methods for storage metadata management |
US10102144B2 (en) | 2013-04-16 | 2018-10-16 | Sandisk Technologies Llc | Systems, methods and interfaces for data virtualization |
US9842128B2 (en) | 2013-08-01 | 2017-12-12 | Sandisk Technologies Llc | Systems and methods for atomic storage operations |
US20150058529A1 (en) * | 2013-08-21 | 2015-02-26 | Sandisk Technologies Inc. | Systems and methods of processing access requests at a data storage device |
US9535870B2 (en) | 2013-09-18 | 2017-01-03 | HGST Netherlands B.V. | Acknowledgement-less protocol for solid state drive interface |
US9513869B2 (en) | 2013-09-18 | 2016-12-06 | HGST Netherlands B.V. | Doorbell-less endpoint-initiated protocol for storage devices |
TWI486775B (zh) * | 2013-09-18 | 2015-06-01 | Dexin Corp | 輸入裝置及其資料傳輸方法 |
US9778859B2 (en) | 2013-09-18 | 2017-10-03 | Western Digital Technologies, Inc. | Doorless protocol having multiple queue read requests in flight |
CN105706071A (zh) * | 2013-09-26 | 2016-06-22 | 英特尔公司 | 持久性存储器的块存储孔 |
US10019320B2 (en) | 2013-10-18 | 2018-07-10 | Sandisk Technologies Llc | Systems and methods for distributed atomic storage operations |
US10073630B2 (en) | 2013-11-08 | 2018-09-11 | Sandisk Technologies Llc | Systems and methods for log coordination |
CN103559156B (zh) * | 2013-11-11 | 2016-04-06 | 北京大学 | 一种fpga与计算机之间的通信系统 |
US9529710B1 (en) * | 2013-12-06 | 2016-12-27 | Western Digital Technologies, Inc. | Interleaved channels in a solid-state drive |
CN103744744B (zh) * | 2014-02-08 | 2017-08-25 | 威盛电子股份有限公司 | 数据储存装置以及易失性存储器的数据校验方法 |
US20150244795A1 (en) | 2014-02-21 | 2015-08-27 | Solidfire, Inc. | Data syncing in a distributed system |
US9666244B2 (en) | 2014-03-01 | 2017-05-30 | Fusion-Io, Inc. | Dividing a storage procedure |
US9423979B2 (en) | 2014-03-10 | 2016-08-23 | Kabushiki Kaisha Toshiba | Memory system and memory controller for determining whether one or plurality of pointers can be stored in a second buffer and for executing data transfer between data buffer and host using the pointers |
US9337869B2 (en) * | 2014-04-30 | 2016-05-10 | Storart Technology Co. Ltd. | Encoding and syndrome computing co-design circuit for BCH code and method for deciding the same |
US10481946B2 (en) * | 2014-05-12 | 2019-11-19 | Hitachi, Ltd. | Information-processing device, processing method thereof, and input/output device |
KR102211709B1 (ko) | 2014-05-19 | 2021-02-02 | 삼성전자주식회사 | 신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법 |
US9460019B2 (en) | 2014-06-26 | 2016-10-04 | Intel Corporation | Sending packets using optimized PIO write sequences without SFENCEs |
US9477631B2 (en) | 2014-06-26 | 2016-10-25 | Intel Corporation | Optimized credit return mechanism for packet sends |
JP2016014972A (ja) * | 2014-07-01 | 2016-01-28 | 富士通株式会社 | 通信制御装置,ストレージ装置及び通信制御プログラム |
US10146482B2 (en) | 2014-08-01 | 2018-12-04 | Toshiba Memory Corporation | Global error recovery system |
US10552085B1 (en) | 2014-09-09 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for directed data migration |
US9542118B1 (en) | 2014-09-09 | 2017-01-10 | Radian Memory Systems, Inc. | Expositive flash memory control |
JP2016057876A (ja) * | 2014-09-10 | 2016-04-21 | 富士通株式会社 | 情報処理装置、入出力制御プログラム、及び入出力制御方法 |
US9582201B2 (en) | 2014-09-26 | 2017-02-28 | Western Digital Technologies, Inc. | Multi-tier scheme for logical storage management |
TWI556254B (zh) * | 2014-10-14 | 2016-11-01 | 慧榮科技股份有限公司 | 資料儲存裝置及其資料存取方法 |
US9632702B2 (en) | 2014-10-15 | 2017-04-25 | International Business Machines Corporation | Efficient initialization of a thinly provisioned storage array |
KR20160051367A (ko) * | 2014-11-03 | 2016-05-11 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
US9712619B2 (en) | 2014-11-04 | 2017-07-18 | Pavilion Data Systems, Inc. | Virtual non-volatile memory express drive |
US9565269B2 (en) | 2014-11-04 | 2017-02-07 | Pavilion Data Systems, Inc. | Non-volatile memory express over ethernet |
KR101620260B1 (ko) * | 2015-01-12 | 2016-05-12 | 엘지전자 주식회사 | 네트워크 시스템 및 그 제어방법 |
US9933950B2 (en) | 2015-01-16 | 2018-04-03 | Sandisk Technologies Llc | Storage operation interrupt |
CN105808444B (zh) * | 2015-01-19 | 2019-01-01 | 东芝存储器株式会社 | 存储装置及非易失性存储器的控制方法 |
US10175885B2 (en) | 2015-01-19 | 2019-01-08 | Toshiba Memory Corporation | Memory device managing data in accordance with command and non-transitory computer readable recording medium |
WO2016122602A1 (en) * | 2015-01-30 | 2016-08-04 | Hewlett Packard Enterprise Development Lp | Systems and methods for sharing non-volatile memory between multiple access models |
US9946607B2 (en) | 2015-03-04 | 2018-04-17 | Sandisk Technologies Llc | Systems and methods for storage error management |
KR102364381B1 (ko) * | 2015-03-06 | 2022-02-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작방법 |
KR102309798B1 (ko) * | 2015-04-16 | 2021-10-06 | 삼성전자주식회사 | Sr-iov 기반 비휘발성 메모리 컨트롤러 및 그 비휘발성 메모리 컨트롤러에 의해 큐에 리소스를 동적 할당하는 방법 |
CN104811235B (zh) * | 2015-05-13 | 2018-07-06 | 朱洋 | 双架构的直升机远程通信域互动装置 |
JP6205386B2 (ja) * | 2015-05-18 | 2017-09-27 | 長瀬産業株式会社 | 半導体装置及び情報書込/読出方法 |
US10169258B2 (en) | 2015-06-09 | 2019-01-01 | Rambus Inc. | Memory system design using buffer(s) on a mother board |
US9547441B1 (en) * | 2015-06-23 | 2017-01-17 | Pure Storage, Inc. | Exposing a geometry of a storage device |
US10552058B1 (en) | 2015-07-17 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for delegating data processing to a cooperative memory controller |
CA3034395A1 (en) * | 2015-08-24 | 2017-03-02 | Src Labs, Llc | System and method for retaining dram data when reprogramming reconfigurable devices with dram memory controllers incorporating a data maintenance block colocated with a memory module or subsystem |
US9578054B1 (en) * | 2015-08-31 | 2017-02-21 | Newman H-R Computer Design, LLC | Hacking-resistant computer design |
US9697320B2 (en) * | 2015-09-24 | 2017-07-04 | Qualcomm Incorporated | Rectilinear macros having non-uniform channel spacing |
US10073652B2 (en) * | 2015-09-24 | 2018-09-11 | International Business Machines Corporation | Performance optimized storage vaults in a dispersed storage network |
US9977623B2 (en) | 2015-10-15 | 2018-05-22 | Sandisk Technologies Llc | Detection of a sequential command stream |
US10467155B2 (en) * | 2015-10-26 | 2019-11-05 | Micron Technology, Inc. | Command packets for the direct control of non-volatile memory channels within a solid state drive |
JP2017084063A (ja) * | 2015-10-27 | 2017-05-18 | Tdk株式会社 | メモリコントローラ、フラッシュメモリシステム及び電源電圧供給制御方法 |
US9996262B1 (en) | 2015-11-09 | 2018-06-12 | Seagate Technology Llc | Method and apparatus to abort a command |
US10572180B1 (en) * | 2015-11-09 | 2020-02-25 | Seagate Technology Llc | Method and apparatus to perform a function level reset in a memory controller |
US10282103B1 (en) * | 2015-11-09 | 2019-05-07 | Seagate Technology Llc | Method and apparatus to delete a command queue |
US9779043B2 (en) | 2015-11-16 | 2017-10-03 | International Business Machines Corporation | Techniques for handling queued interrupts in a data processing system |
US10210298B2 (en) | 2015-11-24 | 2019-02-19 | Altera Corporation | Embedded memory blocks with adjustable memory boundaries |
KR102446677B1 (ko) | 2015-11-26 | 2022-09-23 | 삼성전자주식회사 | 스토리지 컨트롤러의 동작 방법 및 상기 스토리지 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법 |
US10817528B2 (en) * | 2015-12-15 | 2020-10-27 | Futurewei Technologies, Inc. | System and method for data warehouse engine |
EP3377978A4 (de) * | 2016-01-13 | 2019-06-05 | Hewlett-Packard Enterprise Development LP | Restrukturierte ein-/ausgabeanforderungen |
JP6544246B2 (ja) * | 2016-01-15 | 2019-07-17 | 富士通株式会社 | 不揮発性ストレージおよび不揮発性ストレージの処理方法 |
US9946596B2 (en) | 2016-01-29 | 2018-04-17 | Toshiba Memory Corporation | Global error recovery system |
US9817586B2 (en) * | 2016-02-23 | 2017-11-14 | Samsung Electronics Co., Ltd. | Method of application aware IO completion mode changer for key value device |
US10198315B2 (en) | 2016-02-29 | 2019-02-05 | Sandisk Technologies Llc | Non-volatile memory with corruption recovery |
US10192633B2 (en) * | 2016-03-01 | 2019-01-29 | Intel Corporation | Low cost inbuilt deterministic tester for SOC testing |
TWI610171B (zh) * | 2016-03-22 | 2018-01-01 | 群聯電子股份有限公司 | 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 |
US10191358B2 (en) * | 2016-04-13 | 2019-01-29 | Angela Jorgensen | Moving head projector system |
US10929022B2 (en) | 2016-04-25 | 2021-02-23 | Netapp. Inc. | Space savings reporting for storage system supporting snapshot and clones |
TWI592864B (zh) * | 2016-06-21 | 2017-07-21 | 慧榮科技股份有限公司 | 資料儲存裝置及其資料維護方法 |
US20180046409A1 (en) * | 2016-08-10 | 2018-02-15 | International Business Machines Corporation | Mass storage devices packages and software-defined arrays of such packages |
US10445018B2 (en) | 2016-09-09 | 2019-10-15 | Toshiba Memory Corporation | Switch and memory device |
US10642763B2 (en) | 2016-09-20 | 2020-05-05 | Netapp, Inc. | Quality of service policy sets |
US11874691B1 (en) | 2016-09-26 | 2024-01-16 | Splunk Inc. | Managing efficient query execution including mapping of buckets to search nodes |
US11550847B1 (en) | 2016-09-26 | 2023-01-10 | Splunk Inc. | Hashing bucket identifiers to identify search nodes for efficient query execution |
US11250056B1 (en) * | 2016-09-26 | 2022-02-15 | Splunk Inc. | Updating a location marker of an ingestion buffer based on storing buckets in a shared storage system |
US11860940B1 (en) | 2016-09-26 | 2024-01-02 | Splunk Inc. | Identifying buckets for query execution using a catalog of buckets |
US10956415B2 (en) | 2016-09-26 | 2021-03-23 | Splunk Inc. | Generating a subquery for an external data system using a configuration file |
US11163758B2 (en) | 2016-09-26 | 2021-11-02 | Splunk Inc. | External dataset capability compensation |
US11461334B2 (en) | 2016-09-26 | 2022-10-04 | Splunk Inc. | Data conditioning for dataset destination |
US11599541B2 (en) | 2016-09-26 | 2023-03-07 | Splunk Inc. | Determining records generated by a processing task of a query |
US11281706B2 (en) | 2016-09-26 | 2022-03-22 | Splunk Inc. | Multi-layer partition allocation for query execution |
US11620336B1 (en) | 2016-09-26 | 2023-04-04 | Splunk Inc. | Managing and storing buckets to a remote shared storage system based on a collective bucket size |
US11567993B1 (en) | 2016-09-26 | 2023-01-31 | Splunk Inc. | Copying buckets from a remote shared storage system to memory associated with a search node for query execution |
US11321321B2 (en) | 2016-09-26 | 2022-05-03 | Splunk Inc. | Record expansion and reduction based on a processing task in a data intake and query system |
US11593377B2 (en) | 2016-09-26 | 2023-02-28 | Splunk Inc. | Assigning processing tasks in a data intake and query system |
US11294941B1 (en) | 2016-09-26 | 2022-04-05 | Splunk Inc. | Message-based data ingestion to a data intake and query system |
US10353965B2 (en) | 2016-09-26 | 2019-07-16 | Splunk Inc. | Data fabric service system architecture |
US11442935B2 (en) | 2016-09-26 | 2022-09-13 | Splunk Inc. | Determining a record generation estimate of a processing task |
US20180089324A1 (en) | 2016-09-26 | 2018-03-29 | Splunk Inc. | Dynamic resource allocation for real-time search |
US11663227B2 (en) | 2016-09-26 | 2023-05-30 | Splunk Inc. | Generating a subquery for a distinct data intake and query system |
US11580107B2 (en) | 2016-09-26 | 2023-02-14 | Splunk Inc. | Bucket data distribution for exporting data to worker nodes |
US11269939B1 (en) | 2016-09-26 | 2022-03-08 | Splunk Inc. | Iterative message-based data processing including streaming analytics |
US11615104B2 (en) | 2016-09-26 | 2023-03-28 | Splunk Inc. | Subquery generation based on a data ingest estimate of an external data system |
US11243963B2 (en) | 2016-09-26 | 2022-02-08 | Splunk Inc. | Distributing partial results to worker nodes from an external data system |
US11222066B1 (en) | 2016-09-26 | 2022-01-11 | Splunk Inc. | Processing data using containerized state-free indexing nodes in a containerized scalable environment |
US11106734B1 (en) | 2016-09-26 | 2021-08-31 | Splunk Inc. | Query execution using containerized state-free search nodes in a containerized scalable environment |
US11562023B1 (en) | 2016-09-26 | 2023-01-24 | Splunk Inc. | Merging buckets in a data intake and query system |
US11232100B2 (en) | 2016-09-26 | 2022-01-25 | Splunk Inc. | Resource allocation for multiple datasets |
US11604795B2 (en) | 2016-09-26 | 2023-03-14 | Splunk Inc. | Distributing partial results from an external data system between worker nodes |
US11586627B2 (en) | 2016-09-26 | 2023-02-21 | Splunk Inc. | Partitioning and reducing records at ingest of a worker node |
US11314753B2 (en) | 2016-09-26 | 2022-04-26 | Splunk Inc. | Execution of a query received from a data intake and query system |
US11023463B2 (en) | 2016-09-26 | 2021-06-01 | Splunk Inc. | Converting and modifying a subquery for an external data system |
US11126632B2 (en) | 2016-09-26 | 2021-09-21 | Splunk Inc. | Subquery generation based on search configuration data from an external data system |
KR20180064588A (ko) * | 2016-12-05 | 2018-06-15 | 에스케이하이닉스 주식회사 | 메모리 제어 장치 및 방법 |
JP6667629B2 (ja) | 2016-12-29 | 2020-03-18 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 記憶システムおよびソリッドステートディスク |
CN107102818A (zh) * | 2017-03-16 | 2017-08-29 | 山东大学 | 一种基于sd卡的高速数据存储方法 |
US20180321855A1 (en) * | 2017-05-03 | 2018-11-08 | Samsung Electronics Co., Ltd. | Multistreaming in heterogeneous environments |
US9905294B1 (en) | 2017-05-03 | 2018-02-27 | Seagate Technology Llc | Writing logically offset pages of data to N-level memory cells coupled to a common word line |
CN107256363B (zh) * | 2017-06-13 | 2020-03-06 | 杭州华澜微电子股份有限公司 | 一种由加解密模块阵列组成的高速加解密装置 |
US10606484B2 (en) * | 2017-06-23 | 2020-03-31 | Google Llc | NAND flash storage device with NAND buffer |
US11921672B2 (en) | 2017-07-31 | 2024-03-05 | Splunk Inc. | Query execution at a remote heterogeneous data store of a data fabric service |
CN108064374B (zh) | 2017-08-10 | 2021-04-09 | 华为技术有限公司 | 一种数据访问方法、装置和系统 |
US11609623B2 (en) | 2017-09-01 | 2023-03-21 | Qualcomm Incorporated | Ultra-low power neuromorphic artificial intelligence computing accelerator |
US10896182B2 (en) | 2017-09-25 | 2021-01-19 | Splunk Inc. | Multi-partitioning determination for combination operations |
TWI685847B (zh) * | 2017-10-12 | 2020-02-21 | 慧榮科技股份有限公司 | 資料儲存裝置之非揮發式記憶體的命名空間規劃 |
CN109656833B (zh) | 2017-10-12 | 2022-11-11 | 慧荣科技股份有限公司 | 数据储存装置 |
US10908832B2 (en) * | 2017-10-31 | 2021-02-02 | Micron Technology, Inc. | Common pool management |
CN107728953B (zh) * | 2017-11-03 | 2021-03-02 | 记忆科技(深圳)有限公司 | 一种提升固态硬盘混合读写性能的方法 |
CN107943726A (zh) * | 2017-11-16 | 2018-04-20 | 郑州云海信息技术有限公司 | 一种基于PCIe接口的数据传输系统及方法 |
DE102018123494A1 (de) | 2017-11-17 | 2019-05-23 | Samsung Electronics Co., Ltd. | Speichervorrichtung, die zum aktualisieren einesfeldprogrammierbaren gate-arrays ausgestaltetist, und betriebsverfahren dafür |
CN108092730B (zh) * | 2017-12-27 | 2019-04-26 | 中国电子科技集团公司第五十四研究所 | 一种适用于多设备的时序控制方法 |
US10628359B2 (en) * | 2018-03-01 | 2020-04-21 | EMC IP Holding Company LLC | Storage management system and method |
KR101936951B1 (ko) | 2018-04-11 | 2019-01-11 | 주식회사 맴레이 | 메모리 제어 장치 및 이를 포함하는 메모리 시스템 |
US11334543B1 (en) | 2018-04-30 | 2022-05-17 | Splunk Inc. | Scalable bucket merging for a data intake and query system |
EP3573030B1 (de) * | 2018-05-23 | 2023-10-11 | Diebold Nixdorf Systems GmbH | System und verfahren zur steuerung des zugriffs auf informationen einer peripheren speichervorrichtung |
KR102560251B1 (ko) | 2018-06-20 | 2023-07-26 | 삼성전자주식회사 | 반도체 장치 및 반도체 시스템 |
US10884662B2 (en) * | 2018-08-06 | 2021-01-05 | Silicon Motion, Inc. | Method for performing storage control in a storage server, associated memory device and memory controller thereof, and associated storage server |
US11574659B2 (en) * | 2018-09-11 | 2023-02-07 | Micron Technology, Inc. | Parallel access to volatile memory by a processing device for machine learning |
CN110968449A (zh) * | 2018-09-28 | 2020-04-07 | 方一信息科技(上海)有限公司 | 用于多通道闪存控制器的bch ecc纠错资源共享系统及方法 |
WO2020069074A1 (en) * | 2018-09-28 | 2020-04-02 | Burlywood, Inc. | Write stream separation into multiple partitions |
KR102576373B1 (ko) | 2018-09-28 | 2023-09-07 | 에스케이하이닉스 주식회사 | 저장 공간을 동적으로 할당하는 제어 장치 및 이를 포함하는 데이터 저장 장치 |
US10817430B2 (en) * | 2018-10-02 | 2020-10-27 | Micron Technology, Inc. | Access unit and management segment memory operations |
KR20200053204A (ko) | 2018-11-08 | 2020-05-18 | 삼성전자주식회사 | 저장 장치, 저장 장치의 동작 방법 및 저장 장치를 제어하는 호스트의 동작 방법 |
US10871907B2 (en) * | 2018-12-31 | 2020-12-22 | Micron Technology, Inc. | Sequential data optimized sub-regions in storage devices |
CN109979498A (zh) * | 2019-01-24 | 2019-07-05 | 深圳市景阳信息技术有限公司 | 磁盘视频数据写入、读取的方法及装置 |
CN110046114B (zh) * | 2019-03-06 | 2020-08-14 | 上海熠知电子科技有限公司 | 基于pcie协议的dma控制器及dma数据传输方法 |
CN109933291B (zh) * | 2019-03-20 | 2022-05-06 | 浪潮商用机器有限公司 | 一种sram数据的处理方法、装置、设备及存储介质 |
JP7074705B2 (ja) * | 2019-03-20 | 2022-05-24 | キオクシア株式会社 | メモリ装置及びメモリ装置の制御方法 |
WO2020220216A1 (en) | 2019-04-29 | 2020-11-05 | Splunk Inc. | Search time estimate in data intake and query system |
JP2022522437A (ja) * | 2019-04-30 | 2022-04-19 | 長江存儲科技有限責任公司 | コントローラ、機器および方法 |
EP3915030B1 (de) * | 2019-04-30 | 2023-10-18 | Hewlett-Packard Development Company, L.P. | Speicherung von netzwerkanmeldeinformationen |
CN110209606B (zh) * | 2019-04-30 | 2021-01-22 | 杭州电子科技大学 | 一种基于PCIe的多接口存储设备的控制方法 |
US11715051B1 (en) | 2019-04-30 | 2023-08-01 | Splunk Inc. | Service provider instance recommendations using machine-learned classifications and reconciliation |
KR20200134784A (ko) * | 2019-05-23 | 2020-12-02 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
CN110175056B (zh) * | 2019-05-30 | 2022-02-11 | 西安微电子技术研究所 | 一种异构平台远程动态加载多目标fpga的控制装置及控制方法 |
KR20200142219A (ko) | 2019-06-12 | 2020-12-22 | 삼성전자주식회사 | 전자 장치 및 그의 저장 공간 이용 방법 |
KR20210012305A (ko) * | 2019-07-24 | 2021-02-03 | 삼성전자주식회사 | 집적회로 장치, 시스템 온 칩 및 패킷 처리 방법 |
CN112394887A (zh) * | 2019-08-17 | 2021-02-23 | 森大(深圳)技术有限公司 | Onepass打印数据高效率处理方法、装置、设备及存储介质 |
CN110673989B (zh) * | 2019-08-27 | 2023-05-16 | 国网浙江省电力有限公司电力科学研究院 | 一种背板系统的子板卡识别装置与方法 |
US11494380B2 (en) | 2019-10-18 | 2022-11-08 | Splunk Inc. | Management of distributed computing framework components in a data fabric service system |
KR20210054187A (ko) * | 2019-11-05 | 2021-05-13 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 장치 및 메모리 시스템의 동작 방법 |
US11175984B1 (en) | 2019-12-09 | 2021-11-16 | Radian Memory Systems, Inc. | Erasure coding techniques for flash memory |
US11892956B2 (en) * | 2019-12-31 | 2024-02-06 | Micron Technology, Inc. | Performance of memory system background operations |
US11922222B1 (en) | 2020-01-30 | 2024-03-05 | Splunk Inc. | Generating a modified component for a data intake and query system using an isolated execution environment image |
KR20210156985A (ko) | 2020-06-19 | 2021-12-28 | 삼성전자주식회사 | 일 함수 층들을 갖는 반도체 소자들 |
KR20210158607A (ko) | 2020-06-24 | 2021-12-31 | 삼성전자주식회사 | 캡핑층을 포함하는 반도체 소자 |
KR20210158615A (ko) | 2020-06-24 | 2021-12-31 | 삼성전자주식회사 | 게이트 라인을 포함하는 집적회로 소자 |
US11704313B1 (en) | 2020-10-19 | 2023-07-18 | Splunk Inc. | Parallel branch operation using intermediary nodes |
KR20220067872A (ko) * | 2020-11-18 | 2022-05-25 | 에스케이하이닉스 주식회사 | 컨트롤러 및 컨트롤러의 동작방법 |
US11513980B2 (en) * | 2021-01-21 | 2022-11-29 | Silicon Motion, Inc. | Method and apparatus for performing access management of memory device with aid of universal asynchronous receiver-transmitter connection |
US20220350933A1 (en) * | 2021-04-29 | 2022-11-03 | EMC IP Holding Company LLC | Methods and systems for securing data in a distributed storage system |
US20230008974A1 (en) * | 2021-07-08 | 2023-01-12 | Toshiba Global Commerce Solutions Holdings Corporation | Methods, systems, and computer program products configured to provide consistent look and feel for user input |
CN115843379A (zh) * | 2021-07-21 | 2023-03-24 | 美光科技公司 | 用来改进顺序存储器命令性能的存储器命令聚合 |
US20230120600A1 (en) * | 2021-10-20 | 2023-04-20 | Western Digital Technologies, Inc. | Data Storage Devices, Systems, and Related Methods for Grouping Commands of Doorbell Transactions from Host Devices |
KR102385572B1 (ko) | 2021-11-02 | 2022-04-13 | 삼성전자주식회사 | 컨트롤러, 스토리지 장치 및 스토리지 장치의 동작 방법 |
CN116501670A (zh) * | 2022-01-18 | 2023-07-28 | 联发科技(新加坡)私人有限公司 | 传感装置的中断处理方法及其集成电路 |
US20230266897A1 (en) * | 2022-02-24 | 2023-08-24 | Micron Technology, Inc. | Dynamic zone group configuration at a memory sub-system |
Family Cites Families (169)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4449182A (en) * | 1981-10-05 | 1984-05-15 | Digital Equipment Corporation | Interface between a pair of processors, such as host and peripheral-controlling processors in data processing systems |
US4777595A (en) * | 1982-05-07 | 1988-10-11 | Digital Equipment Corporation | Apparatus for transferring blocks of information from one node to a second node in a computer network |
EP0617363B1 (de) * | 1989-04-13 | 2000-01-26 | SanDisk Corporation | Austausch von fehlerhaften Speicherzellen einer EEprommatritze |
JPH0398972A (ja) * | 1989-09-08 | 1991-04-24 | Mitsubishi Electric Corp | エレベータの制御装置 |
US5663901A (en) * | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
EP0610677A3 (de) * | 1993-02-12 | 1995-08-02 | Ibm | In zwei Modi arbeitender Kommunikationsgerätetreiber. |
US5619687A (en) * | 1994-02-22 | 1997-04-08 | Motorola Inc. | Queue system having a time-out feature and method therefor |
JPH07234764A (ja) * | 1994-02-22 | 1995-09-05 | Toshiba Corp | スケジューラ |
JP3209634B2 (ja) * | 1994-03-28 | 2001-09-17 | 株式会社日立製作所 | 計算機システム |
JP3561002B2 (ja) * | 1994-05-18 | 2004-09-02 | 富士通株式会社 | ディスク装置 |
JPH0997124A (ja) * | 1995-09-29 | 1997-04-08 | Fujitsu Ltd | 電子装置、メモリボード並びにメモリ装着機構 |
US5708814A (en) * | 1995-11-21 | 1998-01-13 | Microsoft Corporation | Method and apparatus for reducing the rate of interrupts by generating a single interrupt for a group of events |
JPH09305330A (ja) * | 1996-05-15 | 1997-11-28 | Oki Electric Ind Co Ltd | ディスクアレイ装置 |
JPH10214221A (ja) * | 1997-01-31 | 1998-08-11 | Hitachi Ltd | 制御装置及びメモリシステム |
US6003112A (en) * | 1997-06-30 | 1999-12-14 | Intel Corporation | Memory controller and method for clearing or copying memory utilizing register files to store address information |
US5941998A (en) * | 1997-07-25 | 1999-08-24 | Samsung Electronics Co., Ltd. | Disk drive incorporating read-verify after write method |
US7088387B1 (en) * | 1997-08-05 | 2006-08-08 | Mitsubishi Electric Research Laboratories, Inc. | Video recording device responsive to triggering event |
US7158167B1 (en) * | 1997-08-05 | 2007-01-02 | Mitsubishi Electric Research Laboratories, Inc. | Video recording device for a targetable weapon |
DE19740525C1 (de) * | 1997-09-15 | 1999-02-04 | Siemens Ag | Verfahren zur Abspeicherung und Wiedergewinnung von Daten in einem Steuersystem, insbesondere in einem Kraftfahrzeug |
JP3534585B2 (ja) * | 1997-10-21 | 2004-06-07 | 株式会社日立製作所 | フラッシュメモリを複数使用した外部記憶装置のデータ記憶制御方法及び装置 |
US6009478A (en) * | 1997-11-04 | 1999-12-28 | Adaptec, Inc. | File array communications interface for communicating between a host computer and an adapter |
US6175900B1 (en) * | 1998-02-09 | 2001-01-16 | Microsoft Corporation | Hierarchical bitmap-based memory manager |
NL1011442C2 (nl) * | 1998-03-26 | 1999-09-28 | Franciscus Hubertus Johannes M | Frontwerktuigbesturing. |
US6172676B1 (en) * | 1998-07-17 | 2001-01-09 | International Business Machines Corporation | Method and computer program product for implementing multiple drag and drop operations for large objects without blocking an operating system interface |
US6313522B1 (en) * | 1998-08-28 | 2001-11-06 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
JP2000357125A (ja) * | 1999-06-16 | 2000-12-26 | Matsushita Electric Ind Co Ltd | バッファメモリ制御方法及び制御装置 |
US6866581B2 (en) * | 1999-09-24 | 2005-03-15 | Igt | Video gaming apparatus for wagering with universal computerized controller and I/O interface for unique architecture |
US6757797B1 (en) * | 1999-09-30 | 2004-06-29 | Fujitsu Limited | Copying method between logical disks, disk-storage system and its storage medium |
US7000245B1 (en) * | 1999-10-29 | 2006-02-14 | Opentv, Inc. | System and method for recording pushed data |
US6678463B1 (en) | 2000-08-02 | 2004-01-13 | Opentv | System and method for incorporating previously broadcast content into program recording |
ES2211641T3 (es) | 1999-10-29 | 2004-07-16 | Opentv, Corp. | Sistema y metodo para el registro de datos "pushed". |
US8250617B2 (en) * | 1999-10-29 | 2012-08-21 | Opentv, Inc. | System and method for providing multi-perspective instant replay |
US20020053004A1 (en) * | 1999-11-19 | 2002-05-02 | Fong Pong | Asynchronous cache coherence architecture in a shared memory multiprocessor with point-to-point links |
US7024695B1 (en) * | 1999-12-30 | 2006-04-04 | Intel Corporation | Method and apparatus for secure remote system management |
US8037234B2 (en) * | 2003-12-02 | 2011-10-11 | Super Talent Electronics, Inc. | Command queuing smart storage transfer manager for striping data to raw-NAND flash modules |
US8266367B2 (en) | 2003-12-02 | 2012-09-11 | Super Talent Electronics, Inc. | Multi-level striping and truncation channel-equalization for flash-memory system |
US20050160218A1 (en) * | 2004-01-20 | 2005-07-21 | Sun-Teck See | Highly integrated mass storage device with an intelligent flash controller |
US8341332B2 (en) * | 2003-12-02 | 2012-12-25 | Super Talent Electronics, Inc. | Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices |
US6317330B1 (en) * | 2000-02-15 | 2001-11-13 | Bitmicro Networks, Inc. | Printed circuit board assembly |
US6434660B1 (en) | 2000-05-23 | 2002-08-13 | Centennial Technologies, Inc. | Emulating one tape protocol of flash memory to a different type protocol of flash memory |
US6772273B1 (en) | 2000-06-29 | 2004-08-03 | Intel Corporation | Block-level read while write method and apparatus |
IL137085A (en) * | 2000-06-29 | 2004-08-31 | Eci Telecom Ltd | Method for effective utilizing of shared resources in computerized systems |
US7104804B2 (en) * | 2000-07-03 | 2006-09-12 | Advanced Interconnect Solutions | Method and apparatus for memory module circuit interconnection |
JP2002023962A (ja) * | 2000-07-07 | 2002-01-25 | Fujitsu Ltd | ディスク装置及び制御方法 |
JP2004536480A (ja) | 2000-08-02 | 2004-12-02 | オープンティブイ・インコーポレーテッド | 多視点即時リプレイ機能を実現するシステムと方法 |
JP4609680B2 (ja) * | 2000-08-09 | 2011-01-12 | ソニー株式会社 | データ蓄積装置 |
US6820148B1 (en) * | 2000-08-17 | 2004-11-16 | Sandisk Corporation | Multiple removable non-volatile memory cards serially communicating with a host |
US6640274B1 (en) * | 2000-08-21 | 2003-10-28 | Intel Corporation | Method and apparatus for reducing the disk drive data transfer interrupt service latency penalty |
US6865631B2 (en) * | 2000-12-14 | 2005-03-08 | International Business Machines Corporation | Reduction of interrupts in remote procedure calls |
JP4818812B2 (ja) * | 2006-05-31 | 2011-11-16 | 株式会社日立製作所 | フラッシュメモリストレージシステム |
US6931498B2 (en) | 2001-04-03 | 2005-08-16 | Intel Corporation | Status register architecture for flexible read-while-write device |
US20020178307A1 (en) * | 2001-05-25 | 2002-11-28 | Pua Khein Seng | Multiple memory card adapter |
US6781914B2 (en) * | 2001-08-23 | 2004-08-24 | Winbond Electronics Corp. | Flash memory having a flexible bank partition |
ITRM20010524A1 (it) * | 2001-08-30 | 2003-02-28 | Micron Technology Inc | Struttura a schiera di memoria flash. |
US7631084B2 (en) | 2001-11-02 | 2009-12-08 | Juniper Networks, Inc. | Method and system for providing secure access to private networks with client redirection |
KR100449708B1 (ko) * | 2001-11-16 | 2004-09-22 | 삼성전자주식회사 | 플래시 메모리 관리방법 |
JP3802411B2 (ja) * | 2001-12-20 | 2006-07-26 | 株式会社東芝 | 不揮発性半導体記憶装置のデータコピー方法 |
US6938188B1 (en) * | 2002-01-29 | 2005-08-30 | Advanced Digital Information Corporation | Method for verifying functional integrity of computer hardware, particularly data storage devices |
US6854022B1 (en) * | 2002-02-22 | 2005-02-08 | Western Digital Technologies, Inc. | Disk drive using rotational position optimization algorithm to facilitate write verify operations |
US7080245B2 (en) * | 2002-05-23 | 2006-07-18 | Hewlett-Packard Development Company, L.P. | Method and system of switching between two or more images of firmware on a host device |
US7114051B2 (en) * | 2002-06-01 | 2006-09-26 | Solid State System Co., Ltd. | Method for partitioning memory mass storage device |
US20040078729A1 (en) * | 2002-06-26 | 2004-04-22 | Siemens Aktiengesellschaft | Method, computer, and computer program for detecting a bad block on a hard disk |
JP2004071033A (ja) | 2002-08-05 | 2004-03-04 | Mitsubishi Electric Corp | フラッシュメモリのデータ記録法 |
EP1396792B1 (de) * | 2002-09-06 | 2005-06-15 | Sun Microsystems, Inc. | Speicherkopierbefehl mit Angabe von Quelle und Ziel, der in der Speichersteuerung ausgeführt wird |
US7137118B2 (en) * | 2002-09-27 | 2006-11-14 | Texas Instruments Incorporated | Data synchronization hardware primitive in an embedded symmetrical multiprocessor computer |
US7296213B2 (en) * | 2002-12-11 | 2007-11-13 | Nvidia Corporation | Error correction cache for flash memory |
US6901461B2 (en) * | 2002-12-31 | 2005-05-31 | Intel Corporation | Hardware assisted ATA command queuing |
CN1432929A (zh) * | 2003-02-14 | 2003-07-30 | 威盛电子股份有限公司 | 多微处理器系统内响应中断服务要求的仲裁结构及方法 |
JP4165747B2 (ja) * | 2003-03-20 | 2008-10-15 | 株式会社日立製作所 | 記憶システム、制御装置及び制御装置のプログラム |
US7136938B2 (en) * | 2003-03-27 | 2006-11-14 | International Business Machines Corporation | Command ordering based on dependencies |
KR100543447B1 (ko) * | 2003-04-03 | 2006-01-23 | 삼성전자주식회사 | 에러정정기능을 가진 플래쉬메모리장치 |
US7159104B2 (en) * | 2003-05-20 | 2007-01-02 | Nvidia Corporation | Simplified memory detection |
US7320100B2 (en) * | 2003-05-20 | 2008-01-15 | Cray Inc. | Apparatus and method for memory with bit swapping on the fly and testing |
US7200688B2 (en) * | 2003-05-29 | 2007-04-03 | International Business Machines Corporation | System and method asynchronous DMA command completion notification by accessing register via attached processing unit to determine progress of DMA command |
JP4653960B2 (ja) * | 2003-08-07 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | メモリカードおよび不揮発性メモリ混載マイコン |
CN2662316Y (zh) * | 2003-11-28 | 2004-12-08 | 中国科学院空间科学与应用研究中心 | 嵌入式计算机系统用的系统主板 |
US7865809B1 (en) | 2004-03-11 | 2011-01-04 | Super Talent Electronics, Inc. | Data error detection and correction in non-volatile memory devices |
US8176238B2 (en) | 2003-12-02 | 2012-05-08 | Super Talent Electronics, Inc. | Command queuing smart storage transfer manager for striping data to raw-NAND flash modules |
JP2005190106A (ja) * | 2003-12-25 | 2005-07-14 | Hitachi Ltd | 論理ボリュームを管理する記憶制御サブシステム |
US7370230B1 (en) * | 2004-01-08 | 2008-05-06 | Maxtor Corporation | Methods and structure for error correction in a processor pipeline |
US8108870B2 (en) * | 2004-01-29 | 2012-01-31 | Klingman Edwin E | Intelligent memory device having ASCII-named task registers mapped to addresses of a task |
US7127549B2 (en) | 2004-02-04 | 2006-10-24 | Sandisk Corporation | Disk acceleration using first and second storage devices |
US7984316B2 (en) * | 2004-02-24 | 2011-07-19 | Paul Kaler | Solid state disk with hot-swappable components |
US7328304B2 (en) * | 2004-02-27 | 2008-02-05 | Intel Corporation | Interface for a block addressable mass storage system |
CA2557641A1 (en) | 2004-02-27 | 2005-09-15 | Tigi Corporation | System and method for data manipulation |
US7406572B1 (en) * | 2004-03-26 | 2008-07-29 | Cypress Semiconductor Corp. | Universal memory circuit architecture supporting multiple memory interface options |
US20080147931A1 (en) * | 2006-10-17 | 2008-06-19 | Smart Modular Technologies, Inc. | Data striping to flash memory |
US7490283B2 (en) | 2004-05-13 | 2009-02-10 | Sandisk Corporation | Pipelined data relocation and improved chip architectures |
US7205532B2 (en) * | 2004-08-24 | 2007-04-17 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Integrated ball grid array optical mouse sensor packaging |
US20060053308A1 (en) * | 2004-09-08 | 2006-03-09 | Raidy 2 Go Ltd. | Secured redundant memory subsystem |
US7283074B2 (en) | 2004-09-21 | 2007-10-16 | Telegent Systems, Inc. | Pilot-tone calibration for time-interleaved analog-to-digital converters |
KR100667780B1 (ko) * | 2004-11-22 | 2007-01-11 | 삼성전자주식회사 | 검정 방법, 기록/재생 장치 및 정보 저장 매체 |
US7730257B2 (en) | 2004-12-16 | 2010-06-01 | Broadcom Corporation | Method and computer program product to increase I/O write performance in a redundant array |
KR100621631B1 (ko) | 2005-01-11 | 2006-09-13 | 삼성전자주식회사 | 반도체 디스크 제어 장치 |
JP2006195569A (ja) * | 2005-01-11 | 2006-07-27 | Sony Corp | 記憶装置 |
US7562366B2 (en) | 2005-02-03 | 2009-07-14 | Solarflare Communications, Inc. | Transmit completion event batching |
CN101142630A (zh) * | 2005-02-11 | 2008-03-12 | 圣迪斯克以色列有限公司 | Nand闪速存储器系统结构 |
TWI266988B (en) | 2005-03-01 | 2006-11-21 | Sunplus Technology Co Ltd | Method and system for accessing A/V data in computer apparatus |
US20060211388A1 (en) * | 2005-03-07 | 2006-09-21 | Lambert Grady D | Stackable printed circuit boards |
US20080126658A1 (en) * | 2006-05-28 | 2008-05-29 | Phison Electronics Corp. | Inlayed flash memory module |
US7822912B2 (en) * | 2005-03-14 | 2010-10-26 | Phision Electronics Corp. | Flash storage chip and flash array storage system |
US7225289B2 (en) * | 2005-03-14 | 2007-05-29 | Phison Electronics Corporation | Virtual IDE storage with PCI express interface |
JP2007004775A (ja) * | 2005-05-23 | 2007-01-11 | Toshiba Corp | 半導体メモリカード |
KR100690804B1 (ko) | 2005-06-13 | 2007-03-09 | 엘지전자 주식회사 | 휴대단말기의 메모리 정리 방법 |
TWI319160B (en) * | 2005-07-11 | 2010-01-01 | Via Tech Inc | Memory card capable of supporting various voltage supply and control chip and method of supporting voltage thereof |
US7660306B1 (en) | 2006-01-12 | 2010-02-09 | Chelsio Communications, Inc. | Virtualizing the operation of intelligent network interface circuitry |
US20070079098A1 (en) * | 2005-10-03 | 2007-04-05 | Hitachi, Ltd. | Automatic allocation of volumes in storage area networks |
KR100993664B1 (ko) * | 2005-10-17 | 2010-11-10 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그의 제조 방법 |
JP2009521045A (ja) | 2005-12-21 | 2009-05-28 | エヌエックスピー ビー ヴィ | ブロック消去可能なメモリ場所を有する不揮発性メモリ |
US20100299494A1 (en) | 2005-12-22 | 2010-11-25 | Nxp B.V. | Memory with block-erasable locations and a linked chain of pointers to locate blocks with pointer information |
US20100165562A1 (en) * | 2006-01-12 | 2010-07-01 | Para Kanagasabai Segaram | Memory module |
US7549021B2 (en) * | 2006-02-22 | 2009-06-16 | Seagate Technology Llc | Enhanced data integrity using parallel volatile and non-volatile transfer buffers |
WO2007096844A2 (en) | 2006-02-27 | 2007-08-30 | Nxp B.V. | Memory with block-erasable locations |
JP2007257791A (ja) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | 半導体記憶装置 |
JP4135747B2 (ja) * | 2006-04-06 | 2008-08-20 | ソニー株式会社 | データ処理装置及びフラッシュメモリへのアクセス方法 |
US20070271495A1 (en) | 2006-05-18 | 2007-11-22 | Ian Shaeffer | System to detect and identify errors in control information, read data and/or write data |
CN100433697C (zh) * | 2006-06-01 | 2008-11-12 | 东南大学 | 多通道高速数据处理器及处理方法 |
US7506098B2 (en) * | 2006-06-08 | 2009-03-17 | Bitmicro Networks, Inc. | Optimized placement policy for solid state storage devices |
US7613876B2 (en) * | 2006-06-08 | 2009-11-03 | Bitmicro Networks, Inc. | Hybrid multi-tiered caching storage system |
WO2007146845A2 (en) | 2006-06-08 | 2007-12-21 | Bitmicro Networks, Inc. | Configurable and scalable hybrid multi-tiered caching storage system |
TW200805394A (en) * | 2006-07-07 | 2008-01-16 | Alcor Micro Corp | Memory storage device and the read/write method thereof |
US8140738B2 (en) | 2006-07-20 | 2012-03-20 | Stmicroelectronics Pvt. Ltd. | Flash memory interface device |
US7487428B2 (en) * | 2006-07-24 | 2009-02-03 | Kingston Technology Corp. | Fully-buffered memory-module with error-correction code (ECC) controller in serializing advanced-memory buffer (AMB) that is transparent to motherboard memory controller |
WO2008022094A2 (en) | 2006-08-14 | 2008-02-21 | Plankton Technologies, Llc | Data storage device |
US7539842B2 (en) * | 2006-08-15 | 2009-05-26 | International Business Machines Corporation | Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables |
CN100573435C (zh) | 2006-08-18 | 2009-12-23 | 福昭科技(深圳)有限公司 | 一种基于闪存记忆体的大容量存储装置 |
US7904639B2 (en) * | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
KR20080017982A (ko) * | 2006-08-23 | 2008-02-27 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그 프로그램 방법 |
US7730269B2 (en) * | 2006-08-29 | 2010-06-01 | International Business Machines Corporation | Load management to reduce communication signaling latency in a virtual machine environment |
JP2008065575A (ja) * | 2006-09-07 | 2008-03-21 | Fuji Xerox Co Ltd | 拡張メモリ装置、及びメモリ拡張システム |
CN101118783A (zh) * | 2006-09-07 | 2008-02-06 | 晶天电子(深圳)有限公司 | 带有闪存坏块控制系统的电子数据闪存卡 |
JP4452261B2 (ja) | 2006-09-12 | 2010-04-21 | 株式会社日立製作所 | ストレージシステムの論理ボリューム管理方法、論理ボリューム管理プログラム、及びストレージシステム |
US20080077727A1 (en) | 2006-09-25 | 2008-03-27 | Baca Jim S | Multithreaded state machine in non-volatile memory devices |
US8051253B2 (en) * | 2006-09-28 | 2011-11-01 | Virident Systems, Inc. | Systems and apparatus with programmable memory control for heterogeneous main memory |
US7587575B2 (en) | 2006-10-17 | 2009-09-08 | International Business Machines Corporation | Communicating with a memory registration enabled adapter using cached address translations |
JP4932427B2 (ja) | 2006-10-20 | 2012-05-16 | 株式会社日立製作所 | 記憶装置及び記憶方法 |
US8019940B2 (en) | 2006-12-06 | 2011-09-13 | Fusion-Io, Inc. | Apparatus, system, and method for a front-end, distributed raid |
US8935302B2 (en) | 2006-12-06 | 2015-01-13 | Intelligent Intellectual Property Holdings 2 Llc | Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume |
US7660911B2 (en) * | 2006-12-20 | 2010-02-09 | Smart Modular Technologies, Inc. | Block-based data striping to flash memory |
US7668177B1 (en) | 2006-12-28 | 2010-02-23 | Qlogic, Corporation | Method and system for quality of service in host bus adapters |
KR100813630B1 (ko) | 2007-02-07 | 2008-03-14 | 삼성전자주식회사 | 독출 성능을 향상할 수 있는 플래시 메모리 시스템 및그것의 독출 방법 |
US20080209157A1 (en) | 2007-02-27 | 2008-08-28 | Inventec Corporation | Memory partitioning method |
JP5224706B2 (ja) | 2007-03-23 | 2013-07-03 | キヤノン株式会社 | 記憶装置及び記憶装置の制御方法 |
JP4781373B2 (ja) * | 2007-05-14 | 2011-09-28 | 株式会社バッファロー | 記憶装置 |
JP2008287404A (ja) * | 2007-05-16 | 2008-11-27 | Hitachi Ltd | 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法 |
JP2008293096A (ja) | 2007-05-22 | 2008-12-04 | Shinko Electric Ind Co Ltd | メモリインタフェースおよびメモリシステム |
US20080294814A1 (en) * | 2007-05-24 | 2008-11-27 | Sergey Anatolievich Gorobets | Flash Memory System with Management of Housekeeping Operations |
WO2008147752A1 (en) | 2007-05-24 | 2008-12-04 | Sandisk Corporation | Managing housekeeping operations in flash memory |
KR20080105390A (ko) | 2007-05-30 | 2008-12-04 | 삼성전자주식회사 | 플래시 메모리에 사용되는 명령어들을 제어하는 방법 및장치 |
US8040710B2 (en) | 2007-05-31 | 2011-10-18 | Qimonda Ag | Semiconductor memory arrangement |
US7898813B2 (en) * | 2007-06-25 | 2011-03-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device and semiconductor memory card using the same |
US20090006720A1 (en) | 2007-06-27 | 2009-01-01 | Shai Traister | Scheduling phased garbage collection and house keeping operations in a flash memory system |
US8001444B2 (en) | 2007-08-08 | 2011-08-16 | Intel Corporation | ECC functional block placement in a multi-channel mass storage device |
US7639165B2 (en) | 2007-08-10 | 2009-12-29 | Marvell World Trade Ltd. | Calibrating replica digital-to-analog converters |
JP4977554B2 (ja) | 2007-08-22 | 2012-07-18 | 株式会社日立製作所 | キャッシュメモリ上のデータをバックアップする機能を備えたストレージシステム |
KR101466694B1 (ko) | 2007-08-28 | 2014-11-28 | 삼성전자주식회사 | Ecc 회로, ecc 회로를 구비하는 메모리 시스템 및그의 오류 정정 방법 |
US8082482B2 (en) | 2007-08-31 | 2011-12-20 | International Business Machines Corporation | System for performing error correction operations in a memory hub device of a memory module |
US8086936B2 (en) | 2007-08-31 | 2011-12-27 | International Business Machines Corporation | Performing error correction at a memory device level that is transparent to a memory channel |
US20090063895A1 (en) | 2007-09-04 | 2009-03-05 | Kurt Smith | Scaleable and maintainable solid state drive |
US20090125790A1 (en) | 2007-11-13 | 2009-05-14 | Mcm Portfolio Llc | Method and Apparatus of Automatically Selecting Error Correction Algorithms by a NAND Flash Controller |
TWI384488B (zh) * | 2007-12-24 | 2013-02-01 | Skymedi Corp | Nonvolatile storage device and its data writing method |
US20100049914A1 (en) * | 2008-08-20 | 2010-02-25 | Goodwin Paul M | RAID Enhanced solid state drive |
US8266365B2 (en) | 2008-12-17 | 2012-09-11 | Sandisk Il Ltd. | Ruggedized memory device |
US20100287217A1 (en) | 2009-04-08 | 2010-11-11 | Google Inc. | Host control of background garbage collection in a data storage device |
US20100262979A1 (en) | 2009-04-08 | 2010-10-14 | Google Inc. | Circular command queues for communication between a host and a data storage device |
US8447918B2 (en) | 2009-04-08 | 2013-05-21 | Google Inc. | Garbage collection for failure prediction and repartitioning |
US8205037B2 (en) | 2009-04-08 | 2012-06-19 | Google Inc. | Data storage device capable of recognizing and controlling multiple types of memory chips operating at different voltages |
WO2010137178A1 (en) | 2009-05-25 | 2010-12-02 | Hitachi,Ltd. | Storage subsystem |
US8352681B2 (en) | 2009-07-17 | 2013-01-08 | Hitachi, Ltd. | Storage system and a control method for accelerating the speed of copy processing |
-
2009
- 2009-08-07 US US12/537,709 patent/US8205037B2/en active Active
- 2009-08-07 US US12/537,738 patent/US20100262773A1/en not_active Abandoned
- 2009-08-07 US US12/537,748 patent/US8566508B2/en active Active
- 2009-08-07 US US12/537,741 patent/US8639871B2/en active Active
- 2009-08-07 US US12/537,725 patent/US8239724B2/en active Active
- 2009-08-07 US US12/537,704 patent/US8566507B2/en active Active
- 2009-08-07 US US12/537,719 patent/US8578084B2/en active Active
- 2009-08-07 US US12/537,722 patent/US8244962B2/en active Active
- 2009-08-07 US US12/537,733 patent/US8380909B2/en active Active
- 2009-08-07 US US12/537,727 patent/US8250271B2/en active Active
-
2010
- 2010-04-01 DE DE202010017661U patent/DE202010017661U1/de not_active Expired - Lifetime
- 2010-04-01 EP EP14153062.6A patent/EP2728488B1/de active Active
- 2010-04-01 CN CN2010800205069A patent/CN102428454A/zh active Pending
- 2010-04-01 WO PCT/US2010/029679 patent/WO2010117878A1/en active Application Filing
- 2010-04-01 EP EP10712655.9A patent/EP2417531B1/de active Active
- 2010-04-01 DE DE202010017669U patent/DE202010017669U1/de not_active Expired - Lifetime
- 2010-04-01 DE DE202010017668U patent/DE202010017668U1/de not_active Expired - Lifetime
- 2010-04-01 EP EP10712656.7A patent/EP2417528B1/de active Active
- 2010-04-01 CN CN201080020319.0A patent/CN102428451B/zh active Active
- 2010-04-01 JP JP2012504716A patent/JP5922016B2/ja active Active
- 2010-04-01 WO PCT/US2010/029677 patent/WO2010117877A1/en active Application Filing
- 2010-04-01 JP JP2012504717A patent/JP5657641B2/ja active Active
- 2010-04-01 CN CN201711055987.7A patent/CN107832010A/zh active Pending
- 2010-04-01 AU AU2010234772A patent/AU2010234772B2/en active Active
- 2010-04-01 AU AU2010234773A patent/AU2010234773B2/en active Active
- 2010-04-05 AU AU2010234646A patent/AU2010234646A1/en not_active Abandoned
- 2010-04-05 EP EP10712865A patent/EP2417530A1/de not_active Withdrawn
- 2010-04-05 AU AU2010234648A patent/AU2010234648B2/en active Active
- 2010-04-05 JP JP2012504741A patent/JP2012523623A/ja active Pending
- 2010-04-05 CN CN2010800204884A patent/CN102428455A/zh active Pending
- 2010-04-05 AU AU2010234647A patent/AU2010234647B2/en active Active
- 2010-04-05 DE DE202010017666U patent/DE202010017666U1/de not_active Expired - Lifetime
- 2010-04-05 CN CN2010800205073A patent/CN102428453A/zh active Pending
- 2010-04-05 JP JP2012504740A patent/JP2012523622A/ja active Pending
- 2010-04-05 WO PCT/US2010/029917 patent/WO2010117929A1/en active Application Filing
- 2010-04-05 CN CN2010800204899A patent/CN102428452A/zh active Pending
- 2010-04-05 JP JP2012504742A patent/JP5347061B2/ja active Active
- 2010-04-05 EP EP10712863A patent/EP2417533A1/de not_active Withdrawn
- 2010-04-05 WO PCT/US2010/029916 patent/WO2010117928A1/en active Application Filing
- 2010-04-05 DE DE202010017667U patent/DE202010017667U1/de not_active Expired - Lifetime
- 2010-04-05 EP EP10712864A patent/EP2417529A1/de not_active Withdrawn
- 2010-04-05 WO PCT/US2010/029919 patent/WO2010117930A1/en active Application Filing
- 2010-04-05 DE DE202010017665U patent/DE202010017665U1/de not_active Expired - Lifetime
-
2013
- 2013-10-18 US US14/057,703 patent/US20140108708A1/en not_active Abandoned
- 2013-10-21 US US14/059,061 patent/US20140047172A1/en not_active Abandoned
- 2013-11-25 US US14/089,397 patent/US20140156915A1/en not_active Abandoned
-
2014
- 2014-10-09 JP JP2014208104A patent/JP2015046175A/ja active Pending
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE202010017661U1 (de) | Datenspeichervorrichtung | |
US8433845B2 (en) | Data storage device which serializes memory device ready/busy signals | |
DE202010017613U1 (de) | Datenspeichervorrichtung mit host-gesteuerter Speicherbereinigung | |
DE10214700B4 (de) | Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben | |
DE112009000431B4 (de) | Prozessorbasiertes system, nichtflüchtiger cachespeicher und verfahren zum nutzen eines nichtflüchtigen cachespeichers | |
DE102018105943A1 (de) | Kontextbewusste dynamische Befehlsplanung für ein Datenspeichersystem | |
DE102018113447A1 (de) | Speichervorrichtung zum Koppeln mit einem Host und Verfahren zum Betreiben des Hosts und der Speichervorrichtung | |
DE112010003662T5 (de) | Ausgleich nachlassender Funktionsfähigkeit von Halbleiterdatenträgern auf der Grundlage der von einer RAID-Steuereinheit empfangenen Daten- und Paritätsnutzungsinformationen | |
DE102019116002A1 (de) | Verfahren und vorrichtungen zum abschwächen von temperaturerhöhungen in einem solid-state-gerät (ssd) | |
DE112007000862T5 (de) | Multiplexieren einer Parallelbus-Schnittstelle und einer Flash Memory-Schnittstelle | |
DE202013012483U1 (de) | Verwendung einer Tabelle zur Umrechnung virtueller Speicheradressen in physikalische Speicheradressen zur direkten Userspace-Kommunikation mit einem Datenträger | |
DE102006028307A1 (de) | Powermanagement von mehreren Prozessoren | |
DE102008036822A1 (de) | Verfahren zum Speichern von Daten in einem Solid-State-Speicher, Solid-State-Speichersystem und Computersystem | |
DE102011086097B4 (de) | Mehrkanal-Speicher mit eingebetteter Kanalauswahl | |
DE112019000161T5 (de) | Speicher-cache-verwaltung | |
DE102020211544A1 (de) | Steuerung, betriebsverfahren der steuerung und speichergerät mit derselben | |
DE112020005695T5 (de) | Speichercontroller für solid-state-speichereinheiten | |
DE102020113225A1 (de) | Aufzählung persistenter Vorrichtungen auf dem USB (Universal Serial Bus) | |
DE10001733A1 (de) | Leistungsversorgungssteuervorrichtung und Informationsverarbeitungsvorrichtung, die selbige verwendet | |
DE112011100854T5 (de) | Schnelle Datenfernübertragung und Fernberechnung zwischen Prozessoren | |
DE3235264C2 (de) | ||
DE102008009849A1 (de) | Verfahren zum Betreiben eines Datenverarbeitungssystems, Verfahren zum Betreiben eines Datenspeicherelements, Datenverarbeitungssystem und Datenspeicherelement | |
DE4101424A1 (de) | Magnetplattenspeichergeraet | |
DE102005031617A1 (de) | System und Verfahren zur Steuerung einer Sata-Schnittstelle | |
DD238871A1 (de) | Schaltungsanordnung zur speicheradresserweiterung eines rechners |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R207 | Utility model specification |
Effective date: 20120524 |
|
R150 | Utility model maintained after payment of first maintenance fee after three years | ||
R150 | Utility model maintained after payment of first maintenance fee after three years |
Effective date: 20130409 |
|
R151 | Utility model maintained after payment of second maintenance fee after six years | ||
R081 | Change of applicant/patentee |
Owner name: GOOGLE LLC (N.D.GES.D. STAATES DELAWARE), MOUN, US Free format text: FORMER OWNER: GOOGLE, INC., MOUNTAIN VIEW, CALIF., US |
|
R082 | Change of representative |
Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB PATENTANWA, DE Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB, DE |
|
R081 | Change of applicant/patentee |
Owner name: GOOGLE LLC (N.D.GES.D. STAATES DELAWARE), MOUN, US Free format text: FORMER OWNER: GOOGLE LLC (N.D.GES.D. STAATES DELAWARE), MOUNTAIN VIEW, CALIF., US |
|
R082 | Change of representative |
Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB PATENTANWA, DE Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB, DE |
|
R152 | Utility model maintained after payment of third maintenance fee after eight years | ||
R071 | Expiry of right |