DE2061603A1 - Halbleiteraufbau - Google Patents
HalbleiteraufbauInfo
- Publication number
- DE2061603A1 DE2061603A1 DE19702061603 DE2061603A DE2061603A1 DE 2061603 A1 DE2061603 A1 DE 2061603A1 DE 19702061603 DE19702061603 DE 19702061603 DE 2061603 A DE2061603 A DE 2061603A DE 2061603 A1 DE2061603 A1 DE 2061603A1
- Authority
- DE
- Germany
- Prior art keywords
- structure according
- semiconductor structure
- semiconductor
- layers
- dielectric layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
■"IITUTI-Hup" >
Diacon Inc. D 7047
8675 Nottingham Place F/Wi
La Jolla, California 92037
Halbleiteraufbau
Die Erfindung bezieht sich auf eine leitungslose Packung für Halbleiteranordnungen, bei der die Verbindungen durch Schichten
dargestellt sind. Die Erfindung bezieht sich insbesondere auf
eine Packung von Halbleiteranordnungen, bei der alle vorstehenden äußeren Leitungen entfallen und bei der die äußeren Verbindungen
durch eine Schicht dargestellt sind, welche durchbohrt ist durch spitze Leiter, die in der Regel zu einem anderen System gehören.
Eine Halbleiteranordnung ist im allgemeinen in einer Packung eingeschlossen,
welche ermöglicht, daß äußere Verbindungen an bestimmten Teilen eines Halbleiterkörpers angebracht werden, welcher
in der Packung eingekapselt und gegenüber äußeren Einflüssen ge- ^
schützt ist. Üblicherweise sind die äußeren Verbindungen durch ^
Anschlußleitungen dargestellt, deren eines Ende an der Packung angebracht ist, während das andere Ende aus der Packung nach außen
vorsteht. Da die Zahl und die Vielfältigkeit der Funktionen, die von einer Halbleiteranordnung auszuführen sind, laufend im Wachsen
begriffen sind, wächst die Zahl der Leitungen, die aus der Pakkung
zur Herstellung äußerer Anschlüsse vorstehen, zwangsläufig ebenfalls, so daß sich dementsprechend auch erhöhte Probleme im
Zusammenhang mit der Packung ergeben. Ein einzelner Transistor benötigt im allgemeinen nur drei äußere Leitungen, so daß die
109828/1700
Packung hier ziemlich problemlos ist. In starkem Umfang integrierte
Anordnungen und Halbleiterspeicher erfordern demgegenüber vielfach um mehrere Größenordnungen mehr äußere Leitungen als der
gewöhnliche Transistor. Wegen der verbesserten Wirkungsweise und der Vervollkommnung der Technik der Herstellung der Halbleiterplättchen
sind vielfach die Leitungen selbst die größten einzelnen Kostenfaktoren im Rahmen der Gesamtkosten der Herstellung einer
Halbleiteranordnung·
Venn viele Anschlußleitungen nach außen aus einer Packung vorstehen,
ist es häufig erforderlich, eine Hülse vorzusehen, in welche das freie Ende jeder der vorstehenden Anschlußleitungen
eingeführt werden kann. Wenn nun eine größere Zahl von Leitungen vorhanden ist, muß notwendigerweise jede Leitung so klein bzw.
dünn sein, daß genügend Platz für die anderen Leitungen vorhanden ist, die aus der gleichen Packung vorstehen. Solche kleinen bzw.
dünnen Leitungen sind nun äußerst biegsam, so daß sich schwierige Probleme im Hinblick auf die Ausrichtung bei der Hülse ergeben.
Wenn dann die Zahl der benötigten Leitungen wächst, ergeben sich im Zusammenhang mit den vorstehenden Leitungen und den Hülsen sowohl
erhebliche Kosten als auch Schwierigkeiten, da die Hülse selbst häufig mehr als die Halbleiteranordnung kostet. Außerdem
wird die Zuverlässigkeit der Halbleiteranordnung im ungünstigen Sinne beeinflußt, je mehr die Zahl der je Anordnung benötigten
Verbindungen steigt.
Die Ausbreitungszeit, also die Zeit, welche ein elektrisches Signal
benötigt, um durch die Anordnung zu gelangen, ist eine Funktion der Länge der vorstehenden Leitungen, und diese gibt daher
einen Anhalt für die Bestimmung der Länge des Signalweges. Viele vorstehende Leitungen bewirken oft einen unerwünscht langen
109828/1700
Signalweg in den Leitungen selbst. Wenn außerdem keine besonderen Mittel zur Wärmeabfuhr vorhanden sind, führt die Verwendung langer
Leitungen auch zu langen thermischen Wegen innerhalb der Halbleiteranordnungen, und es stellen sich dann Wärmeableitungsprobleme
ein. Wärmeprobleme treten auch immer dann auf, wenn viele hermetisch abgeschlossene Anordnungen in einer Packung vereinigt
sind, insbesondere wenn der Leistungsverbrauch bei etwa 5 Watt
oder bei höheren Werten liegt.
Wenn eine Halbleiterpackung, welche eine größere Zahl vorstehender
äußerer Leitungen aufweist, zusammengebaut 1st, jedoch noch nicht in eine Hülse eingeführt werden kann, treten Probleme anderer
Art auf. Um die Packung zu transportieren, muß während der Transportzeit
ein geeigneter Tragkörper vorhanden sein, und zwar nicht
nur für die eigentliche Packung, sondern auch, um zu gewährleisten, daß die freien Enden der vorstehenden Leitungen nicht umgebogen oder verwickelt werden, und es muß 3ede Gewalteinwirkung
auf die Leitungen ausgeschlossen sein, welche einen Bruch in der Glas-Metall-Dichtung in der Packung verursachen könnte. Derartige
Vorkehrungen für den Transport von Packungen mit einer Vielzahl von Leitungen verursachen erhebliche Kosten, die sich wiederum
in erhöhten Kosten für die einzelne Anordnung niederschlagen. "
Um eine Glas-Metall-Dichtung in einer Packung üblicher Art herzustellen,
war es bisher erforderlich, daß das für die vorstehenden
äußeren Leitungen verwendete Material (vorzugsweise Kovar oder
Dumet) In der Lage war, den anschließend aufzubringenden hohen
Temperatures, bei der Versiegelung zu widerstehen. Jedoch sind
Werkstoffe dieser Art, Insbesonder Kovar oder Dumet, für den Hersteller elektronischer Rechenanlagen nicht in gleicher Weise erwünscht wie andere Materialien. So werden beispielsweise Leitungen
aus korrosionsfestem Stahl, die im Hinblick auf die bei der
109828/1700
Glasversiegelung erforderlichen hohen Temperaturen unbrauchbar sind» von den Herstellern elektronischer Rechenanlagen vielfach
bevorzugt für die Drahtumwicklung· Die aus der Sicht der Halbleiterherstellung und der Herstellung elektronischer Rechenanlagen
gegebenen Notwendigkeiten kollidieren daher in vielen Fällen.
Da die Zahl der äußeren Leitungen, die aus einer Halbleiterpackung
vorstehen, im Laufe der Zeit immer mehr anstieg, erwies es sich in der bisherigen Technik als wirtschaftlicher, einen Leiterrahmen
unter Verwendung einer Lochpresse herzustellen. Es ist jedoch schwierig, die erforderlichen Stanzvorgänge an dem Leiterrahmen
vorzunehmen, wenn nicht die Breite jedes der Leiter wenigstens etwa 25 x 10""* cm (10 mil) beträgt j eine solche Begrenzung ist
unerwünscht für kleine Anordnungen, welche kompliziertere Aufgaben zu übernehmen haben und viele äußere Leiter benötigen.
Außerdem erlauben die verhältnismäßig großen Abmessungen (z.B. die bereite genannte Größenordnung von etwa 25 χ 10 cm) einer
Leitung üblicher Art keinen unmittelbaren Anschluß an eine sehr kleine Halbleiteranordnung. Man ist daher gezwungen, die Verbindung
zwischen dem Halbleiterkörper und einer Leitung des Rahmens unter Verwendung eines feinen Drahtes herzustellen. Wenn viele
Verbindungsdrähte dieser Art benötigt werden, leidet jedoch die Betriebssicherheit der Halbleiteranadnung, und die Herstellungskosten
steigen·
Obwohl bisher bereits in manchen Fällen leitungslose Packungen verwendet wurden, hatten diese im allgemeinen nur dann befriedigende
Eigenschaften bei Anordnungen, die nur eine kleine Zahl äußerer Anschlüsse benötigten, z.B. drei bis fünf, jedoch eigneten
sie sich nicht für Anordnungen mit einer größeren Zahl von
109828/1700
Leitungen. Hinzu kommt, daß die Darstellung von Verbindungen zu
einem anderen System kompliziert wird durch die Verwendung von Lötmitteln oder anderen leitfähigen Klebstoffen; man erhält in
diesen Fällen versteckte Verbindungen, und es ist nicht möglich, jeden Verbindungspunkt auf seine Zuverlässigkeit und Betriebssicherheit zu prüfen.
Die beschriebenen Nachteile und auch weitere Nachteile der bisher
bekannten Verfahren zur Packung von Halbleiterbauelementen i
zeigen, daß neue Maßnahmen erforderlich sind, insbesondere für sehr kleine Halbleiterkörper, welche eine große Zahl äußerer elektrischer
Anschlüsse ermöglichen.
Die gemäß der Erfindung vorgesehene leitungslose Packung mit
Schichtverbindung gestattet, die erwähnten, den bisher bekannten Einrichtungen anhaftenden Nachteile, die durch eine Vielzahl vorstehender
äußerer Leitungen bedingt waren, zu beheben, und zwar dadurch, daß es bei Anwendung der Erfindung nicht mehr erforderlich
ist, daß Leitungen aus der Packung vorstehen} dabei werden Möglichkeiten geschaffen, um viele äußere elektrische Verbindungen
an gewählten Teilen eines Halbleiterkörpers anzubringen, wel- ^
eher in der Packung eingeschlossen ist. Da in diesem Fall keine ™
vorstehenden äußeren Leitungen vorhanden sind, werden auch keine Hülsen benötigt, in welche die freien Enden der Leitungen eingeführt
werden. Auf diese Weise entfällt ein wesentlicher Kostenfaktor, und viele der den bisher bekannten Packungen anhaftende
Probleme werden eliminiert oder einer geeigneten Lösung zugeführt.
Die erfindungsgemäße leitungslose Packung mit Schichtverbindung
enthält ein Paar aneinander angrenzender dielektrischer Lagen, und jede Lage enthält ein vorgegebenes Muster von Öffnungen, welche sich durch sie hindurch erstrecken. Zwischen den
1098 28/1700
dielektrischen Lagen und selektiv ausgerichtet mit dem Öffnungsmuster ist eine entsprechend geformte leitfähige Folie eingebettet.
Ein Halbleiterkörper ist an bestimmten Teilen der Folie angebracht und mit ihnen elektrisch verbunden. Bin als Träger ausgebildetes
Teil, welches an wenigstens einer der beiden dielektrischen Lagen angebracht ist, dient zur Unterstützung des Halbleiterkörpers·
Vorzugsweise erstreckt sich ein Teil des Trägerkörpers über die dielektrischen Lagen hinaus, um eine bessere
Wärmeableitung von dem Halbleiterkörper zu ermöglichen. Mehrere solcher leitungsloser Packungen mit Schichtverbindungen können in
einer vorgegebenen Anordnung übereinandergeschichtet werden, und zwar vorzugsweise derart, daß das Öffnungsmuster jeder Packung
selektiv ausgerichtet ist und die Verbindungen in gewünschter Weise gebildet sind. Elektrische Verbindungen zu der Anordnung
werden durch spitze Leiter hergestellt, welche in Teile der die Öffnungen bedeckenden Folie eindringen. Vorzugsweise gehören die
mit Spitzen versehenen Leiter zu einem anderen System.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher beschrieben.
Figur 1 zeigt eine vereinfachte isometrische Darstellung zweier benachbarter dielektrischer Lagen, welche ein vorgegebenes
Öffnungsmuster aufweisen.
Figur 2 zeigt eine vereinfachte Darstellung eines leitfähigen Folienmusters.
Figur 3 zeigt eine vereinfachte isometrische Darstellung einer
Anordnung, bei der das Folienmuster zwischen zwei dielektrischen Lagen eilgebettet istj dabei ist die Mitte der
Folie entfernt 9 und in den Folienstreifen sind Biegestellen
zum Spannungsausgleich vorhanden.
109828/1700
Figur 4 zeigt eine vereinfachte isometrische Darstellung des
Halbleiterkörpers, des Trägers und des vorstoßenden Teils
für die Wärmeabfuhr, und zwar vor der Verbindung mit der Folie und den beiden dielektrischen Lagen«
Figur 5 zeigt vereinfacht einen Schnitt durch die vollständige
Packung.
Figur 6 zeigt eine vereinfachte isometrische Darstellung der Packung
auf einer Schaltungsplatte, welche mit Spitzen ™
versehene Leiter aufweist, die durch die öffnungen in der Packung eingeführt werden und in vorgegebene vergrößerte
Teile des Folienmusters eindringen, um elektrische Verbindungen
mit diesen herzustellen.
Figur 6a zeigt vereinfacht einen Schnitt durch eine bevorzugte
Ausführungsform eines mit einer Spitze versehenen Leiters in einer Schaltuig3platte.
Figur 7 zeigt eine vereinfachte isometrische Darstellung mehrerer durch Schichten verbundener, leitungsloser Packungen,
welche übereinandergeschichtet und selektiv miteinander {
verbunden sind.
Wie Figur 1 zeigt, sind zwei dielektrische Lagen 10 und 12 Übereinander angeordnet, und jede Lage enthält ein vorgegebenes Muster
von öffnungen 14i Die öffnungen 14 haben vorzugsweise einen
Durchmesser von etwa 125 * 10""^ ca (50 mil)· Vorzugsweise sind
die Öffnungsauster so ausgebildet, daS da* Muster in Lage 10 mit
dem Muster in Lage 12 zusammenfallt. Sine weitere öffnung, z.B.
öffnung 16, ist in den Lagen 10 und 12 vorhanden, um die Anordnung
eines Trägers und eines Halbleiterkörpers bei späteren Schritten des Herstellungsverfahrens zu ermöglichen·
109828/1700
Vorzugsweise sind die dielektrischen Lagen 10 und 12 Isolatoren, und sie enthalten zweckmäßigerweise Tonerdekeramik oder ein in
ähnlicher Weise wirkendes dielektrisches Material, welches eine Stärke von etwa 50 - 100 cm""^ (20 - 40 mil) hat und durch bekannte
keramische Herstellungsverfahren hergestellt werden kann. Obwohl die Darstellung gemäß Figur 1 zeigt, daß die Lagen 10 und
12 eine Anzahl kleiner öffnungen 14 und eine größere Öffnung 16 enthalten, können im Bedarfsfall auch Öffnungen und Aussparungen
anderer Art in den Lagen 10 und 12 vorhanden sein. Beispielsweise ist es auch möglich, daß passive Komponenten in Form dünner Streifen
oder Materialschichten an Lage 10 oder Lage 12 oder an beiden angebracht sind.
Das in Figur 2 dargestellte Folienmuster 20 besteht aus einem leitfähigen Material, welches mit den dielektrischen Lagen 10
und 12 verträglich ist, also beispielsweise aus Kovar oder aluminiumbeschichtetem
Kovar, dessen thermischer Ausdehnungskoeffizient ungefähr dem der keramischen Tonerde entspricht. Die in
Figur 2 dargestellte bevorzugte Ausführungsform des Folienmusters 20 besteht aus mehreren verhältnismäßig dünnen leitfähigen Streifen
22, welche Jeweils am einen Ende einen größeren Teil 24 aufweisen, während die anderen Enden in einem Mittelteil 26 zusammenlaufen.
Die vergrößerten Teile 24 sind so angeordnet, daß sie über den öffnungen 24 der Lagen 10 und 12 liegen und diese überlappen
(vgl. Figur 1), so daß die Teile 24 als eine Art Diaphragma dienen und die äußeren elektrischen Verbindungen herstellen,
nachdem mit Spitzen versehene Leiter in sie eingedrungen sind, wie noch beschrieben wird. Der Mittelteil 26 hat die Aufgabe, die
Streifen 22 in gestreckter Form zu halten, bis er entfernt wird.
1 0 9 8 2 8 / I 7 (J Π
PRSnKFi HljSU «.'i', 7 !:?!!;■ I IjjililI; ""!!IrI1IIIJIiII^iIIIlB1II111!!: !!'!'I'1'"!'! μ
Da die Streifen 22 anschließend zwischen den tragenden dielektrischen
Lagen 10 und 12 eingebettet werden, können sie außerordent-
—3 lieh dünn sein, etwa in der Größenordnung von 2,5 χ 10 cm
(1 mil), und es können geeignete Verfahren, z.B. das Fotoresist- und Ätzverfahren, jedoch auch Stanzverfahren und ähnliche Verfahren,
verwendet werden, um das gewünschte Folienmuster herzustellen. Beispielsweise kann ein Blatt aus Kovar, welches eine Stärke
von etwa 2,5 x 10 cm (1 mil) hat, auf einer tragenden Unterlage
angeordnet werden. Anschließend wird das gewünschte Muster durch Auftragen von Fotoresist und Verfahrensschritte der Ätzung ausgebildet.
Aufgrund der geringen Stärke der Folie 20 genügt es, wenn die Ätzung von nur einer Seite vorgenommen wird, ohne daß
unerwünschte Schwierigkeiten durch eine Hinterschneidung der Schicht auftreten. Dieses Vorgehen steht im vorteilhaften Gegensatz
zu den nach dem Stande der Technik bekannten Leitern, welche durchweg eine Stärke von 25 x 10""*^ cm (10 mil) haben, und hierbei war es erforderlich, daß die Ätzung gleichzeitig von entgegengesetzten
Flächen der Leiter ausgeführt wurde, um ein unerwünschtes Hinterschneiden durch das Ätzmittel zu vermeiden. Bei
den sehr dünnen Leitern gemäß der Erfindung, welche eine Stärke von 2,5 x 10"^ cm (1 mil) haben, schneidet jedoch das Ätzmittel
schnell durch die Kovarschicht, bevor irgendwelche schädlichen "
Hinterschneidungen auftreten. Außerdem erlaubt die Bauart gemäß der Erfindung, daß sehr dünne Streifen von etwa 2,5 χ 10""^ cm
(1 mil) ausgebildet werden, welche zwischen Gebieten von nur etwa
7,5 x 10 (3 mil) getrennt sind. Ein Vergleich mit den bisherigen
Stanzverfahren zeigt, daß es schwierig ist, einen Leiterrahmen
auszubilden, wenn nicht die Trennung zwischen den einzelnen Leitern etwa 25 x 10~* cm (10 mil) oder mehr beträgt. Bei
Anwendung des beschriebenen erfindungsgemäßen Verfahrens können daher wesentlich mehr Streifen je Flächeneinheit untergebracht
werden.
10982871700
Bei dem in Figur 3 dargestellten Stadium der Herstellung ist das Folienmuster 20 gemäß Figur 2 zwischen den beiden dielektrischen
Lagen 10 und 12 eingebettet, so daß die vergrößerten Teile 24 der Leiter 22 mit den Öffnungsmustern 14 der Lagen 10 und 12 selektiv
zusammenfallen. Der mittlere Teil 26 des Folienmusters 20
erleichtert dabei die genaue Anordnung.
Die Lagen 10 und 12 werden miteinander versiegelt und durch eine bekannte Glas-Metall-Verbindungsmasse, beispielsweise Borsilikatglas
oder Epoxidharze, und anschließend wird der mittlere Teil 26 entfernt, beispielsweise durch einen Stanzvorgang. Während
des gleichen Verfahrensschrittes wird eine spannungsausgleichende Biegung 30 in dem freiliegenden Teil jedes Streifens 22 ausgebildet.
Die Biegung 30 ermöglicht, daß eine gewisse Kraft auf jedes Ende der Streifen 22 ausgeübt wird, ohne daß der Rest des Streifens
sich verdreht, gebogen wird oder in anderer Weise seine Lage ändert, oder daß eine Spannung auf die Verbindung ausgeübt wird,
welche anschließend durch einen Teil des Streifens 22 mit dem Halbleiterkörper hergestellt wird.
Da die Streifen 22 sehr dünn sind, wird der Halbleiterkörper 40 vorzugsweise zuerst mit einem Trägerkörper 42 verbunden (Figur 4),
bevor die in Figur 3 dargestellte Bauart zusammengesetzt wird} anschließend wird dann der Träger 42 mit einer der dielektrischen
Lagen 10 bzw. 12 verbunden. Der Träger 42 enthält vorzugsweise thermisch leitfähiges Material, beispielsweise Kovar, und er
dient zur Halterung des Halbleiterkörpers 40, wobei dessen Kontaktstücke 46 gegen die Streifen 22 gehalten sind und mit ihnen
in elektrischem Kontakt stehen. Ein Teil des Trägers 42 weist eine Lippe auf, welche ermöglicht, daß der Träger 42 in passender
Weise in die öffnung 16 der dielektrischen Lage 10 oder 12 eingesetzt
wird. Auch kann der Träger 42 eine geeignete Aussparung
109828/1700
-■ 11 -
aufweisen, welche ermöglicht, daß eine wärmeableitende Verlängerung 44 daran angebracht werden kann, die vorzugsweise aus einem
thermisch leitfähigen Metall, beispielsweise Aluminium oder Kupfer besteht; diese Verlängerung 44 kann einen kurzen thermischen
Weg von dem Halbleiterkörper 40 nach au0en bilden·
Figur 5 zeigt den Halbleiterkörper 40, den Träger 42 und die wärmeableitende Verlängerung 44 nach dem Zusammenbau als Teil der
vollständigen Packung, wobei die Verlängerung 44 über die dielek- *
trischen Lagen 10 und 12 nach außen ragt. Der Träger 42 ist in "
einem Teil der öffnung 16 (Figur 3) derart untergebracht, daß die
Eontaktstücke 46 des Halbleiterkörpers 40 mit den Streifen 22 in ihrer Lage zusammenfallen und die Lippe des Trägers 42 an den
dielektrischen Lagen 10 und 12 anliegt und mit ihnen verbunden ist. Vorzugsweise sind die Streifen 22 mit den Kontaktstücken
auf dem Halbleiterkörper 40 fest verbunden, insbesondere durch ein in der Halbleitertechnik bekanntes Lötverfahren, beispielsweise
durch Weichlöten, Ultraschallverbindung, Thermokompressionsbindung o.dgl. Nach dem Löten kann jede der Lötverbindungen visuell
untersucht werden durch die große öffnung 16 in einer der dielektrischen Lagen 10 oder 12, jenachdem, welche frei ist.
Sine Kappe 48 aus einem Material, dessen Eigenschaften mit denen
der keramischen Lagen 10 und 12 verträglich sind, insbesondere aus Kovar, wird anschließend auf die öffnung 16 aufgebracht und
erforderlichenfalls dort versiegelt, so daß dann der Halbleiterkörper 40 hermetisch abgeschlossen ist*
Die Figuren 6 und 6a zeigen eine bevorzugte Ausführungsform der
schichtverbundenen, leitungslosen Packung gemäß der Erfindung; wie aus diesen Figuren erkennbar ist, hat eine gedruckte
1-0982 8/1700
Schaltungsplatte 50 mehrere mit Spitzen versehene Leiter 52, welche
in einem vorgegebenen Muster angeordnet sind. Schichten 54 aus leitfähigem Material bilden die inneren Verbindungen zwischen
den spitzen Leitern 52. Die Leiter 52 bestehen aus einem geeigneten leitfähigen Material, beispielsweise Messing, und vorzugsweise
sind die Spitzen dieser Leiter mit einer Schicht aus Lötmaterial versehen. In Anwendungsfällen, bei denen eine Drahtumhüllung
der Leiter gewünscht wird, ragt der ungespitzte Teil der
Leiterstücke 52 über die Ebene der Schaltungsplatte 50 vor, und es wird dann um diesen vorstoßenden Teil ein Draht gewickelt.
Für Anwendungen dieser Art besteht der Leiter 52 vorzugsweise aus korrosionsfestem Stahl oder anderem geeigneten Material.
Die leitungslose Packung 56 wird über den spitzen Leitern 52 derart
angeordnet, daß das Öffnungsmuster der Packung 56 in der gewünschten
Weise mit den spitzen Leitern 52 zur Deckung gebracht wird. Dabei ist zu beachten, daß die Kombination der spitzen Leiter
52 und der Öffnungsmuster 14 auch Fehlausrichtungen ermöglicht.
Anschließend wird die Packung 56 auf die spitzen Leiter 52 niedergedrückt,
so daß die Spitzen in die vergrößerten Teile 24, welche die öffnungen 14 bedecken, eindringen und auf diese Weise
den elektrischen Kontakt herstellen. Um eine sichere, dauernde elektrische Verbindung herzustellen, wird ein heißes Gas über die
spitzen Leiter 52 und die durchbohrten Teile 24 geleitet, so daß eine fließende Lötverbindung hergestellt wird.
Obwohl der für die Wärmeableitung vorgesehene Körper 44 in der Darstellung der Figur 5 von der gedruckten Schalungsplatte 50
nach oben ragend dargestellt ist, können zur Wärmeableitung auch Maßnahmen anderer Art vorgesehen sein, beispielsweise kann eine
thermische Verbindung zu einer Wärmesenke auf der gedruckten
109828/1700
Schaltungsplatte 50 vorhanden sein. Der verlängerte Körper 44 kann
in der dargestellten Weise zylindrisch ausgebildet sein, jedoch kann er auch eine gerippte Gestalt haben oder im Bedarfsfall
auch in anderer geeigneter Weise geformt sein. Auch ist es möglich, Luft oder eine kühlende Flüssigkeit um den verlängerten
Teil 44 zu leiten, um eine wirksame Kühlung der in der Packung 56 erzeugten Wärme sicherzustellen.
Entsprechend der Darstellung in Figur 7 können mehrere mit Schichtverbindungen versehene leitungslose Packungen 70 in geeigneter
Weise übereinander angeordnet werden. Anstelle der Vielschichtleitungen
in einer Packung, wie sie nach dem Stande der Technik zur Darstellung der Innenverbindungen bei mehreren Halbleiterkörpern erforderlich sind, sind in Anwendung der Erfindung
Packungsschichten vorgesehen,,Die elektrischen Verbindungen zwischen
den einzelnen Schichten der Packungen werden dargestellt durch innen angeordnete spitze Leiter ähnlich dem Leiter 52 gemäß
Figur 6a, jedoch sind an beiden Enden Spitzen angeordnet. Die inneren Verbindungen zwischen Schichten der Packungen können
auch durch dünne Schichten 72 aus leitfähigem Material dargestellt werden, oder es können Leitungsdrähte vorgesehen werden, welche
entlang der Außenseite des Mehrschichtkörpers angeordnet sind. Zur Wärmeableitung kann man dabei in geeigneter Weise Vorstöße
74 vorsehen, welche zwischen den übereinandergeschichteten Pakkungen
angeordnet sind und derart nach außen ragen, daß sie Innerhalb
der Packung erzeugte Wärme ableiten·
Die Erfindung ist nicht auf die dargestellten und beschriebenen
Ausführungsbeispiele und Anwendungen beschränkt, sondern es sind
im Rahmen fachmännischen Handelns bei Kenntnis der Erfindung, geeignete Modifikationen möglich. So kann beispielsweise im Rahmen
10982871700
der Erfindung ein geeigneter Schmelzprozeß zum Ausbilden der Packung angewendet werden. In einem solchen Fall enthalten die
dielektrischen Körper ein geeignetes organisches Material, beispielsweise Epoxidharz, und die für die Leitungsstruktur vorgesehne
Folie könnte ein diesem angepaßtes leitfähiges Material enthalten, beispielsweise Kupfer. Eine solche Bauart würde zu
einer im wesentlichen homogenen Anordnung führen, nicht aber zu einem sandwichartigen Aufbau mit mehr als einem Dielektrikum.
109828/1700
Claims (1)
- AnsprücheHalbleiteraufbau, gekennzeichnet durch zwei aneinander angeordnete dielektrische Lagen, von denen wenigstens eine ein vorgegebenes Muster von durch die Lage hindurchgeführten Öffnungen aufweist, und durch ein leitfähiges Folienmuster zwischen den dielektrischen Lagen, -welches dem Öffnungsmuster selektiv angepaßt ist, so daß der äußere elektrische Kontakt zu der Folie dadurch ä hergestellt werden kann, daß leitfähiges Material in bestimmte Öffnungen eingeführt wird und Teile der leitfähigen Folie im Bereich der entsprechenden Öffnungen berührt oder durchbohrt.2« Halbleiteraufbau nach Anspruch 1, gekennzeichnet durch einen Halbleiterkörper, welcher mit einem Teil der Folie verbunden ist und ohmschen Kontakt bildet.3c Halbleiteraufbau nach Anspruch 2, gekennzeichnet durch einen Trägerkörper, welcher den Halbleiterkörper hält und mit wenigstens einer der beiden dielektrischen Lagen verbunden ist.4. Halbleiteraufbau nach Anspruch 3» dadurch gekennzeichnet, daß ein Teil des Trägerkörpers über die dielektrischen Lagen hinausragt und zur Wärmeableitung geeignet ist, wobei dieser Teil wärmeleitfählges Material enthält.5. Halbleiteraufbau nach Anspruch 1, dadurch gekennzeichnet, daß durch Zusammenfassung mehrerer Paare dielektrischer Lagen mit dazwischen angeordneten leitfähig«! Folienmustern eine Packung gebildet ist und wenigstens eine Lage jedes Paares ein vorgegebenes Muster von durch die Lage hindurchgeführten öffnungen109828/1700aufweist, und daß die Paare so übereinander angeordnet sind, daß ihre Öffnungsmuster selektiv einander entsprechen.60 Halbleiteraufbau nach Anspruch 5, dadurch gekennzeichnet, daß mehrere Halbleiterkörper an den Folien angebracht sind und mit ihnen elektrischen Kontakt bilden·7. Halbleiteraufbau nach Anspruch 6, dadurch gekennzeichnet, daß flk ein Halbleiterkörper an jeder Folie angebracht ist.8. Halbleiteraufbau nach Anspruch 6, gekennzeichnet durch mehrere Trägerkörper, welche die Halbleiterkörper halten und mit den dielektrischen Lagen in Verbindung stehen.9. Halbleiteraufbau nach Anspruch 6, dadurch gekennzeichnet, daß ein Trägerkörper als Halterung für jeden Halbleiterkörper dient.10. Halbleiteraufbau nach Anspruch 8, dadurch gekennzeichnet, daß mehrere Teil der Trägerkörper über die dielektrischen Lagen hinausragen und dadurch eine Wärmeableitung ermöglichen, wobei die Teile wärmeleitfähiges Material enthalten.11. Halbleiteraufbau nach Anspruch 10, dadurch gekennzeichnet, daß jeweils ein Teil mit jedem Trägerkörper verbunden ist.12. Halbleiteraufbau nach Anspruch 5, dadurch gekennzeichnet, daß mehrere mit zwei Spitzen versehene Leiter zwischen den Paaren dielektrischer Lagen angeordnet sind, welche die die Öffnungen bedeckenden leitenden Schichten berühren bzw. durchbohren und dadurch Verbindungen zwischen den Schichten herstellen.109828/170013. Halbleiteraufbau nach Anspruch 5» gekennzeichnet durch mehrere Leiter oder Schichten zur Herstellung der Zwischenverbindun gen, welche leitfähiges Material enthalten und entlang der äußeren Fläche der Anordnung geführt sind, um die elektrischen Verbindungen zwischen den Schichten darzustellen.109828/1700
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US34670A | 1970-01-02 | 1970-01-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2061603A1 true DE2061603A1 (de) | 1971-07-08 |
Family
ID=21691116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702061603 Pending DE2061603A1 (de) | 1970-01-02 | 1970-12-15 | Halbleiteraufbau |
Country Status (4)
Country | Link |
---|---|
US (1) | US3621338A (de) |
JP (1) | JPS4914785B1 (de) |
DE (1) | DE2061603A1 (de) |
GB (1) | GB1291165A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0080156A1 (de) * | 1981-11-24 | 1983-06-01 | Siemens Aktiengesellschaft | Kühlkonzept für Bausteine mit hoher Verlustleistung |
DE3315583A1 (de) * | 1983-04-29 | 1984-10-31 | Siemens AG, 1000 Berlin und 8000 München | Ein elektrisches bauteil tragendes, gut kuehlbares schaltungsmodul |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4222090A (en) * | 1977-11-25 | 1980-09-09 | Jaffe Richard A | Micromodular electronic package |
US4281361A (en) * | 1980-03-17 | 1981-07-28 | The United States Of America As Represented By The Secretary Of The Navy | Simplified multilayer circuit board |
NZ223542A (en) * | 1987-02-19 | 1990-08-28 | Peter George Norman | Exercising apparatus; handle moves along track against resistance |
FR2629665B1 (fr) * | 1988-03-30 | 1991-01-11 | Bendix Electronics Sa | Boitier pour circuit electronique |
EP0702509B1 (de) * | 1992-07-17 | 2000-01-19 | Vlt Corporation | Verpackung für elektronische Komponenten |
US5906310A (en) * | 1994-11-10 | 1999-05-25 | Vlt Corporation | Packaging electrical circuits |
US5644103A (en) * | 1994-11-10 | 1997-07-01 | Vlt Corporation | Packaging electrical components having a scallop formed in an edge of a circuit board |
US5876859A (en) * | 1994-11-10 | 1999-03-02 | Vlt Corporation | Direct metal bonding |
US5945130A (en) * | 1994-11-15 | 1999-08-31 | Vlt Corporation | Apparatus for circuit encapsulation |
US5728600A (en) * | 1994-11-15 | 1998-03-17 | Vlt Corporation | Circuit encapsulation process |
JP2732823B2 (ja) * | 1995-02-02 | 1998-03-30 | ヴィエルティー コーポレーション | はんだ付け方法 |
US6031726A (en) * | 1995-11-06 | 2000-02-29 | Vlt Corporation | Low profile mounting of power converters with the converter body in an aperture |
US6078359A (en) * | 1996-07-15 | 2000-06-20 | The Regents Of The University Of California | Vacuum compatible miniature CCD camera head |
US6234842B1 (en) | 1998-11-20 | 2001-05-22 | Vlt Corporation | Power converter connector assembly |
US6316737B1 (en) | 1999-09-09 | 2001-11-13 | Vlt Corporation | Making a connection between a component and a circuit board |
US6434005B1 (en) | 2000-10-27 | 2002-08-13 | Vlt Corporation | Power converter packaging |
US6985341B2 (en) * | 2001-04-24 | 2006-01-10 | Vlt, Inc. | Components having actively controlled circuit elements |
US7443229B1 (en) | 2001-04-24 | 2008-10-28 | Picor Corporation | Active filtering |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3346773A (en) * | 1967-10-10 | Multilayer conductor board assembly | ||
US2502291A (en) * | 1946-02-27 | 1950-03-28 | Lawrence H Taylor | Method for establishing electrical connections in electrical apparatus |
US2512820A (en) * | 1946-09-25 | 1950-06-27 | David J Jones | Electrical game board for salvo games |
US2794869A (en) * | 1954-09-17 | 1957-06-04 | Maurice J Noregaard | Combination electric switch and shearing apparatus |
US3022480A (en) * | 1957-02-07 | 1962-02-20 | Tiffany Frank Emery | Sandwich circuit strips |
US3370203A (en) * | 1965-07-19 | 1968-02-20 | United Aircraft Corp | Integrated circuit modules |
US3365620A (en) * | 1966-06-13 | 1968-01-23 | Ibm | Circuit package with improved modular assembly and cooling apparatus |
US3484534A (en) * | 1966-07-29 | 1969-12-16 | Texas Instruments Inc | Multilead package for a multilead electrical device |
US3509268A (en) * | 1967-04-10 | 1970-04-28 | Sperry Rand Corp | Mass interconnection device |
-
1970
- 1970-01-02 US US346A patent/US3621338A/en not_active Expired - Lifetime
- 1970-12-08 JP JP45108186A patent/JPS4914785B1/ja active Pending
- 1970-12-09 GB GB58469/70A patent/GB1291165A/en not_active Expired
- 1970-12-15 DE DE19702061603 patent/DE2061603A1/de active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0080156A1 (de) * | 1981-11-24 | 1983-06-01 | Siemens Aktiengesellschaft | Kühlkonzept für Bausteine mit hoher Verlustleistung |
DE3315583A1 (de) * | 1983-04-29 | 1984-10-31 | Siemens AG, 1000 Berlin und 8000 München | Ein elektrisches bauteil tragendes, gut kuehlbares schaltungsmodul |
Also Published As
Publication number | Publication date |
---|---|
US3621338A (en) | 1971-11-16 |
GB1291165A (en) | 1972-10-04 |
JPS4914785B1 (de) | 1974-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2061603A1 (de) | Halbleiteraufbau | |
DE102008060300B4 (de) | Halbleitervorrichtung | |
DE1937664C3 (de) | Halbleiterbauelement | |
DE2653833A1 (de) | Halbleitervorrichtung | |
DE102014104399B4 (de) | Halbleiterchipgehäuse umfassend einen Leadframe | |
DE102014213564A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE1564491B2 (de) | Integriertes halbleiterbauelement und verfahren zu seiner herstellung | |
DE2818080A1 (de) | Verkapselte halbleitereinrichtung | |
DE2314247B2 (de) | Halbleiteranordnung mit einer biegsamen isolierenden Folie | |
DE1951583A1 (de) | Halbleitervorrichtungen mit einem laenglichen Koerper aus formbarem Material | |
DE4021871A1 (de) | Hochintegriertes elektronisches bauteil | |
DE19646369A1 (de) | Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung | |
DE102015210603A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE1956501C3 (de) | Integrierte Schaltungsanordnung | |
DE112015000210T5 (de) | Halbleitervorrichtung | |
DE102017107069A1 (de) | Stromdetektor | |
DE2306288A1 (de) | Traeger fuer integrierte schaltungen | |
DE1952789C3 (de) | Luftdichte Kapselung für elektronische Bauelemente | |
DE102014102899A1 (de) | Leistungshalbleiter-Zusammenbau und -Modul | |
DE102004041173A1 (de) | Lötaufbau zwischen einem Streifen einer Stromschiene und einem bedruckten Substrat | |
DE1255819B (de) | Verfahren zum Herstellen von Transistoren | |
DE102019119233B4 (de) | Selektive Beschichtung von HalbleitergehäuseLeitungen: Gehauste Halbleitervorrichtung und Verfahren zu ihrer Bildung | |
DE4417670A1 (de) | Verbessertes TAB-Band | |
DE112017001208T5 (de) | Widerstand | |
DE3018846A1 (de) | Elektronisches bauelement in chipform und verfahren zur herstellung desselben |