DE2146905C3 - Datenspeicher, insbesondere monolithisch integrierter Halbleiter-Datenspeicher - Google Patents

Description

Die Lösung der gegebenen Aufgabe ist im Patentanspruch 1 gekennzeichnet. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen beschrieben.

Damit werden die Vorteile einer wesentlichen Geschwindigkeitserhöhung der gesamten Speicheranordnung bei optimal aufeinander abgestimmter Mehrpegelstromversorgung der Ansteuerungsschaltungen und Speicherzellen und einer damii verbundenen Herabsetzung der Verlustleistung erzielt.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben.

Es zeigt

Fig. 1 in einem Diagramm einen Lageplan für die Anordnung mehrerer Halbleiterplättchen auf einem Substrat, wie - B. einer Schaltkarte,

Fig. 2A und 2B zusammen ein Schaltbild eines Speichersund derZusatzsch illungen auf einem monolithischen Plättchen in einem Ausfiihrungsheispie!,

Fig. 3 ein Zeitdiagramm mit den Einga.igsimpulsen zum Plättchen und den Spannungspei: '·■ an Ober- und Unterseite einer Zeile in der Speichergruppe,

F i g. 4 in einer Tabelle die echten und komplementären Generator-Ausgänge, die zur Erzeugung des vorgewählten Datensignal-Eingabemusters für jedes der zu einer Speicherzellenzeile gehörenden Tore notwendig sind, und

Fig. 5 ein Schaltbild eines anderen Ausführungsbeispieles eines Echt-Komplement-Generators, der jeden der in Fig. 2B gezeigten Echt-Komplement-Generatoren ersetzen kann.

Fig. 1 zeigt die Anordnung von Plättchen 10 auf einem Substrat oder einer Karte 11. Jedes der Plättchen 10 enthält eine Anordnung monolithisch integrierter Speicherzellen, sowie die anschließend im Zusammenhang mit den Fig. 2 A und 2B beschriebenen erforderlichen Adressier- und Zusatzschaltungen. Das Substrat 11 kann eine gedruckte Schaltkarte sein. Jedes der Plättchen 10 ist vorzugsweise auf einem keramischen Substrat befestigt, welches der Einfachheit halber nicht dargestellt ist, das in die Schaltkarte 11 eingesteckt werden kann. Bei der Stromversorgung auf zwei Stufen, die bei der vorliegenden Erfindung angewandt wird, bleiben die nichtorregten Plättchen auf einer gegebenen Karte 11 bei niedriger Stromzufuhr, bis eine Information in eine oder mehrere Speicherzellen auf dem Plättchen geschrieben oder aus diesem gelesen werden soll. Soll dieser Vorgang stattfinden, werden zwei Spannungssignale X und Y, die in der Zeittabelle der F i g. 3 dargestellt sind, gleichzeitig an ausgewählte Λ"- und Y-Anschlüsse auf der Schaltkartell angelegt. In Fig. 1 wird z. B. das X-Signal an die erste Spalte und das K-Signal an die erste Zeile angelegt. Dadurch wird nur das Plättchen 10' erregt. Die Erregung des Plättchens 10' wird durch die Decodier- und Adressierschaltung festgelegt, die für diesen Zweck konventioneller Bauart sein kann, keinen Teil der vorliegenden Erfindung bildet und daher nicht genauer dargestellt ist. Unter der Annahme, daß das Plättchen 10' erregt ist, wird an.i.chlicLiend auf die Fig. 2 Λ und 2 B Bezug genomim-n. die die Speicheranordnung und die Zusatzschaltuiu¹, auf dem Plättchen !0' oder irgendeinem anderen Plättchen 10 zeigen.

Da die in den Fig. 2 A und 2 B gezeigte Schaltung in ihrer Charakteristik digital oder nichlünear ist, wird unter den Ausdrücken »oben« und »unten« der einfacheren Beschreibung halber der Spannungszustand verschiedener Punkte in der Schaltung verstanden, wobei der Zustand einer hohen Spannung eine binäre Eins und der einer niedrigen Spannung eine binäre Null darstellen.

Die Zusatzschaltung kann als aus vier Grundabschnitten bestehend betrachtet werden, von denen jeder in den Fi g. 2 A und 2 B in einem gestricheilen Kasten dargestellt ist. Die Plättchen-Wahlschaltung

ίο 35, die Verzögerungsschaltung 36, die Decodierschaltung 37. welche 4 Echt-Komplement-Generaioren 20 enthält, nämlich einen für jeden Signaleingang HO bis WS, und die Leitungsadreß-Schaltungen 38. Jede dieser Leitungs-Adreß-Schaltungen 38 gehört :-u einer Zeile von Zellen im Speicher. Da 16 Zeilen vorhanden sind, hat jedes Plättchen 16 Leitungsadreßschaltungen 38. Jede Zeile weist 8 Speicherzellen 39 auf, die in 8 Spalten angeordnet sind und eine Speichermatrix bilden.

»ο Anschließend werden Aufbau und Arbeitsweise der Decodierschaltung 37 betrachtet, die 4 Echt-Komplement-Generatoren 20 enthält, und zwar einen für jeden der Dateneingänge WO bis WS. Jeder dieser Generatoren 20 enthält 2 Transistoren T 2 und T 4 mit gemeinsamen Emitteranschluß, einen Transistor T1 zur wahlweisen Verbindung des Eingangssignals vom Eingangsanschluß z.B. H⁷O mit der Basis des Transistors Tl und einen Transistor TS zur wahlweisen Verbindung des Kollektors des Transistors T 2 mit der Basis des Transistors TA. Der echte und der Komplementwert des an den Eingang W 0 angelegten binären Bit wird entsprechend von der Ausgangsklemme 22 (echt, WO) und der Ausgangsklemme 23 (komplementär, TT⁷O) abgenommen. Wenn das Plättchen im nichtgewählten oder nichterregten Zustand steht, d. h. kein ^-Impuls an die Eingangsklemme 21 angelegt ist, ist die Basis des Transistors TS unten und der Transistor leitet nicht. Entsprechend ist auch der Emitter des Transistors TS unten. Demzufolge ist der Eingang zu den Basen der Transistoren 1, 2, 3 und 4 unten, und diese Transistoren leiten nicht. Das führt dazu, daß die Kollektoren der Transistoren T1 und TA oben sind.

Demzufolge ist das echte Ausgangssigna! an der Klemme 22 oben oder der Zustand einer binaren Eins vorhanden und das komplementäre Ausgangssignal an der Ausgangsklemme 23 ist ebenfalls oben oder auf binär Eins. Demzufolge liefern alle 4 Echt-Komplement-Generatoren 20 Ausgangssignale für binär Eins, und alle Eingänge für die Decodier-Verbindungsschaltung 24 stehen ebenfalls auf binär Eins oder auf ihrem oberen Pegel. Während also die Decodierschaltungen nicht erregt sind, liegt in jedem dieser Generatoren ein oberes Ausgangssignal vor, obwohl in den Echt-Komplement-Generatoren 20 kein Strom verbraucht wird. Während dieser nichterregten Periode wird vor dem Anlegen eines Stromes an die Decodierschaltung ein binäres Eingangssignal, welches die gewählte Zeile darstellt, an die 4 Ein-

^βο gangsklemmen WO bis WS angelegt. Diese Impulse sind in der Zeittabelle der Fig. 3 durch den Impuls W_n gezeigt, der den Eingang darstellt, wenn eine binäre Eins an einen Anschluß angelegt wird. Der impuls W_n' stellt eine binäre Null dar. Gemäß Darstellung in Fig. 3 werden die Impulse W_n oder IK_n' während des nichterregten Zustaiides an die Eingangsklemme angelegt und während des einen hohen StromDeeel aufweisenden erreeten Zustandes des

Speicherplättchens aufrechterhalten. Die Impulse W₁, niedriger Stromführung, so liegt an dem Leitanschluß und W₁₁' werden durch eine geeignete Computer- 28 kein hohes Signal an. Während des erregten Zu-Adressierschaltung erzeugt, und das diese Impulse er- Standes führt das Plättchen einen hohen Strom und zeugende Adressiersystem bildet keinen Teil der vor- nur ein Eingangssignal an den Eingangsklemmen WO, liegenden Erfindung. 5 Wl, W2 und W3 bringt alle 4 Anschlüsse eines be-

Anschließend werden die Vorgänge in einem Echt- stimmten Tors in den oberen Zustand, Da zum Bci-Komplement-Generator betrachtet, die bei Anlegen spiel die mit dem Tor 7101 gekoppelten Generatordes hohen Strompegels an das Plättchen ablaufen. Ausgangsanschlüsse Wi, Wl, Wl und WO sind, muß Wenn der Impuls X an den Anschluß 21 angelegt der Generator-Eingangsanschluß W 3 unten sein, so wird, geht die Basis des Transistors 7 5 hoch und der io daß sein Komplementär-Ausgangsanschluß W3 oben Transistor 7 5 wird leitend. Der Emitter von 7 5 ist ist, und die Generator-Eingangsanschlüsse W 2, Wl dann ebenfalls oben. Wenn ein Eingangssignal für und WO müssen oben sein, damit die echten Generabinär Eins am Anschluß WO (Impuls W_n) anliegt, ist tor-Ausgangsanschlüsse W2, Wl und WO ebenfalls der Emitter des Transistors 71 oben. Demzufolge ist oben sind. Diese Kombination von Eingangssignalen 71 nicht leitend und bringt die Basis von 7 2 nach 15 zum Generator 20 erzeugt eine obere Stellung der oben, so daß dieser Transistor leitend wird. Dadurch 4 Eingänge 40 ausschließlich bei Tor 7101. Kein anwiederum wird der Emitter des Transistors 7 3 nach dcres Tor hat alle 4 Eingänge oben,
unten gebracht, 73 wird leitend und bringt dadurch Andererseits wurde vorher beschrieben, daß bei

die Basis von 7 4 ebenfalls nach unten, wodurch 74 Anlegen eines niedrigen Stromes im nichterregten Zunicht-leitend wird. Wenn also das Eingangssignal für 20 stand des Plättchens alle 8 Ausgänge von den 4 Geden Anschluß WO für eine binäre Eins oben ist, ist neraioren in der Decodierschaltung 37 oben sind, auch das echte Ausgangssignal an der Klemme 22, Demzufolge sind alle 4 Eingänge 40 eines jeden der abgenommen am Kollektor des nichtleitenden Tran- Tore 7101 bis 7116 in diesem Zustand des Plättsistors 7 4, oben, und das Komplementär-Ausgangs- chcns ebenfalls ob.a. Da jedoch in diesem Zustand signal am Anschluß 23, abgenommen vom Kollektor 15 kein Leilsignal 28 angelegt ist, wird keines der Tore des Transistors 7 2 ist unten. betätigt und gestattet nicht das Anlegen einer höhe-

Wenn umgekehrt der an den Anschluß 21 ange- ren Spannung zur Versorgung der zugehörigen Leilegte Impuls X oben und der an die Eingangs- tungen. Bei Betätigung des Plättchens durch Anlegen klemme WO angelegte Datenimpuls unten ist (W_n' in von Impulsen X und Y werden zunächst die EcIu-F i g. 3), wird der Transistor T1 leitend, die Transi- 30 Komplement-Generatoren 20 erregt, und wenn sich stören 7 2 und 7 3 nichtleitend und der Transistor 74 die Eingänge zu den 4 Eingangsklemmen der bchalleitend. Dadurch wird ein niedriges Ausgangssignal tung so verhalten wie oben beschrieben, befinden sich am Echt-Anschluß 22 und ein hohes Ausgangssignal nur die 4 Eingänge 40 des Tores 7101 oben, wenn am Komplementäranschluß 23 erzeugt. der Leitimpuls 28 angelegt wird. Auf diese Weise

Anschließend wird die Verbindung des Einganges 35 sind alle Eingänge zum Tor der Wahlleitung bei Erdcr 4 Echt-Komplement-Gencratoren untereinander regung des Plättchens direkt oben, und es entsteht mit der Leitungsadreß-Schaltung 38 betrachtet, die zu kein Zeitverlust, den man zu erwarten hätte, wenn jeder der 16 Zeilen gehört. Die 8 Ausgänge WO, WO, alle Eingänge 40 während der nichterreglen Periode Wl, Wi, W2, Wl, W3 und Wi werden auf die De- des Plättchens unten sind. Die Zeitersparnis liegt codier-Verbindungsschaltung 24 geleitet, die ihrer- 40 zwischen 10 und 15 ns in einer Zeilenwahl bei Erseits wieder die verschiedenen Kombinationen der regung des Plättchens. Gemäß Darstellung in den 8 Ausgänge der Decodierschaltung 37 mit jedem der F i g. 2 A und 2 B besteht die Schaltung der Speicher-Tore in den 16 Leitungsadreß-Schaltungen 38 verbin- zelle 39 aus über Kreuz gekoppelten Doppel-Emitierdet, die zu den 16 Zeilen im Speicher gehören. Die Transistoren 762 und 763, bei denen je ein Emitter Kombination der Decodier-Ausgangssignale, die 45 mit dem Emitter des anderen Transistors gekoppelt an jedes der 16 Tore angelegt wird, soll so gewählt ist. Die Funktion dieser Zellen ist beschrieben in den sein, daß nicht an zwei Tore dieselbe Signalkombina- USA.-Patentcn 3 423 737 und 3 505 573. Wenr tion angelegt wird. Die Tore 7101 und 7116, die in die Zellen mit zwei Strompegeln gespeist werden den F i g. 2 A und 2 B dargestellt sind, gehören zur 1. wird durch den Spannungspegel auf der Wort-Ober und zur 16. Zeile. Die Tabelle in Fig. 4 zeigt die 50 leitung (W7) 30 der erregte oder nichterregte Zustanc Kombination der Ausgangssignale von den Genera- der Zelle bestimmt. Gemäß Darstellung in Fig.: toren in der Decodierschaltung 37, die an jedes die- führt die Leitung 30 eine Spannung von 0,9 V scr Tore angelegt wird. Das Tor 7101 empfängt z. B. wenn die Zelle nicht erregt ist und von 1,9 V, wem die folgenden Eingangssignale: Wi, welches der Korn- die Zelle erregt ist. Um jedoch Informationen zi plemcntärausgang des Echt-Komplement-Generators 55 lesen oder in die Zelle zu schreiben, muß die Span ist, der zu dem Eingang W3 gehört, sowie die Si- nung auf der Wort-Unterleitung (WB) 31 von etw gnale W 2, Wl und WO, die die echten Ausgänge von 0,1 V im nichterregten Zustand auf etwa 1,5 V ir den Generatoren sind, die zu den entsprechenden erregten Zustand angehoben werden.
Eingängen W2, Wl und WO gehören. Um sicherzustellen, daß die in den erregten Zelle

Jedes der Tore, z. B. das Tor 7101, gestattet, eine 60 gespeicherte Information nicht verlorengeht, muß di hohe Spannung nur an die Zellen in der zugehörigen Leitung 30 vor der Leitung 31 auf ihren oberen Span Zeile anzulegen, wenn alle 4 Eingangsanschlüsse 40 nungspegel gebracht werden und noch darauf bleibet oben sind und wenn das Leitsignal an den Anschluß wenn die Leitung 31 wieder auf den nichterregte 28 angelegt wird. Dieses Leitsignal entsteht, wenn zur Spannungszustand gesenkt wird. Wenn die Spannun Beiätigung des Plättchens ein hoher Strompegcl an 65 auf der Leitung 31 diese auf der Leitung 30 einmi die Klemmen X und Y der Wahlschaltung 35 und der übersteigt, gehl die in den Zellen gespeicherte Info Ycrzögerungsschaltung 36 gelegt wird. Befindet sich mation wahrscheinlich verloren. Um das zu vermc das Plättchen im nichterregten Zustand, d. h. mit den, ist im Betrieb der Plättchen-Wahlschaltung 3:

idreßschaltung 38 eine entsprechende Verzögerung zu ™ *> . _{daß die} Erregung der

derart vorgesehen, wie aus der Ze.ttabelle:u,F' .fr 3 E wu - ^e, « ^ ^^ _potential

ersichtlich. Die Hochspannung auf der Wortuntcr- ,"""'," rzöeert wird daß die Spannung auf d.escr

leitung 31 beginnt, nachdem die Hoc hsp-nnung an 5 M V »ve zöge tv, ^ _Vo ^P _{rderkante des} im-

die Wortoberleitung 30 angelegt ««^"«^ ™^r SLf der Wortoberleitung angestiegen ist, wie es

Beendigung der Hochspannung auf der Wortober- P™*^^ _{amm der F}j _g. 3 dargestellt ist. D.ese

leitung. . „ _A η η ,virH Verzöiicrune wird wie folgt erreicht. Der Transistor

Im Zusammenhang mit den Fig. 2 A und 2B wird ^γ^ν* ξ _und sein Kollektor ist

anschließend beschrieben, wie das Plättcher,erregt t« 7 18 le** normte ^ ^ ^^

wird, wie die Leitsignale angeleg und die entspre- unten,un k _{auf der Leitung} 31

chenden Verzögerungen hergestellt werden, um das Letun-si υ ^ ^ _{muß dcr Tran}.

Signal auf der Wortunterleitung WB zu dem Signal au inren * _{den Eine} vcrzögerungs-

auf der Wortoberleitung WT in Beziehung zu setzen. as ο™ ™htle Transistor T18 erst

Wenn das Plättchen angewählt wd, wird ein X-S, 15 scha Hung*flt s, ^ ^ ^

gnal an die Anschlüsse 25 und 26 und «nT-Signal mc hl en g ^.^ ^^ _pegc, _{g h}

an den Anschluß 27 angelegt. Die Basis des Tran- WortoDeri 1 g _{leitend zu machen> mu}ß Γ17

sistors TlS wird hochgebracht und dadurch der wurde um J ··>^₂₀ ^^ .^ _wird

Transistor leitend gemacht. Dadurch wird de ^^^^^hgebracht. Der Transistor T17

Knotenpunkt 34 am Emitter von TlS hochgebracht *o ^»^J^^Veitendfwenn sein Emitter unten ist.

und die Basis des Transistors Γ21, wodurch Γ21 lei- !!Τ¹^^« Emitters von 717 wird durch den

tend wird. Der Emitter von 721 bringt wiederum den 5ΐϊη?ω_Ε"ϊηο"₈ Resteuert, um sicherzustellen, daß Leitanschluß 28 zum Tor 7101L hoch. Be. versehe- J-^gTSSTd wiS wenn d_M Signal auf der Wortd Tit der in den F1 g 2 A und 2 B ge- / .17 ers ^ie™" , _h{ ^ _Wenn

Leitanschluß 28 zum Tor 7101L hoch. Be. verseh J^gTSSTd wiS wenn d_M Signal au

denen Transistoren der in den F1 g. 2 A und 2 B ge- / .17 ers ^ie™" , _h{ ^

zeigten Schaltung ist die Basis mit dem Kontor _a5 ob erdung.s«nen ^_nschlu|_{27 und der Xlm}p_U,s

kurzgeschlossen, so daß der Transistor als Diode ae. χ imp Vcrzögerungsschaltung 36

funktioniert und die Basis-Emitter-Vcrbindung die an den^nschUiB Z^ ^ _Ύ^ξ_{ίοχ T22 lciten}d ge-

kurzgeschlossen, so daß der Transistor als Dio p Vcrzögerungsschaltung 36

funktioniert und die Basis-Emitter-Vcrbindung die an den^nschUiB Z^ ^ _Ύϊ^ξ_{ίοχ T22 lciten}d ge-

Diodenverbindung darstellt. macht Der Envtter von 722 und demzufolge die

Es wurde bereits beschrieben, daß bei Anlegen des macht LK* bnw _Glcichzeiti_g hat der V-Im-

AT-Impulses an den Anschluß 2S die Basis des Tran- 30 *°?^™™^%l_{n T6 nach} unten gebracht und

sistors 71S hoch ist und damit den beschnebenen puls djⁿ J™¹¹« ° _{d h ldtend macht}. Daher

Weg gestattet. Damit die Basis des Transistors T15 f" J^^V? unten und 77 nicht leitend,

obenist, muß der Transistor 713 jedoch mchteitend «ld e Bas ν on i _{r8 jst obcn und d}er

sein. Das ist jedoch nur der Fall, wenn der Y-Impuls Die Basisa es _Kollektor von 78 geht

an den Eingang 27 gleichzeitig mit dem Anlegen des 35 J^f^r™, ^₁ Z_{aaxirch den} Emitter des Tran-

^-Impulses am Eingang 25 angelegt w.rd. Durch An- drunter und br g _{Der Transistor rl7 nimmt}

legen des !'-Impulses geht die Spannung am An- JJ^ ^{7 1}J^J _{]eitendcn Zustand ein}, _{dcr no}t,g

Schluß 27 fast auf Erdpotential zurück. Bei diesem den ooen _{31 f den fur Les}e-

Schaltzustand nimmt der größte Teil de» Stromes .st■ ^u™ *^e^_a ^u _t£™ _no ^g _twend.gen Pegel anzuvom Anschluß 25 seinen Weg ™ Erdeuber den ₊o und Sch ubo^^_n, _{AnIe dCT}V„„d V-Signale

Widerstand R 14, die Transistoren 710 und 79 zum ^ⁿ _di^_{Transistoren 6}, 7, ₈, 17 und 18 resultierende

Anschluß 27, weil der andere Weg zur Erde über die über die Trans„1 ^ _SchaltUngswcg, der zum

Transistoren 711 und 712 und die B^asls-.^Em'^U£.^r JlJ_{n der} Spannung auf der Wortoberleitung 3.0

Verbindung des Transistors TI4 verlaufen wurde Da Anheben der bp | _{die ausrcicht}. um

bei diesem zweiten Weg drei Diodenverbindungen 45 J°^ⁿ* ^; _{h he} ^b _n Spannungsimpulses auf

gegenüber zwei Diodenverbindungen im ersten Strom- die ^^rk _{immer h5nter der} Vorderkante

weg zu kreuzen wären, fließt der meiste Strom übe de Wortorte ^ _{dcr w} _

den zuerst beschriebenen Weg. Da nur ψι kleine de hon, ρ ^J ._{n pig} 3 _{herlaufen zu}

Suom über die Transistoren 711 und 712 fließt,ist leiiuiife g

das Eingangssignal zur Basis des Transistors i 14 5 ^- _{te]len daß die} Wortunterleitung

unten, der Transistor 714 nichtleitend und sn Kol· U- _{]eitu 30 auf ihren nicht}en-egter

lektor somit oben. Demzufolge ist der Emitter des vor ^.^ .^ _{def y}__Impu,_{s kürzer als d}ei

Transistors 713 oben und 713 leitet nicht. fmmils In dem Zeitraum, der zwischen dem Ends

Anschließend wird die Auswirkung eines hohen J₆₅ ¹¹JP₁ ", _{und dem Ende} des ^-Impulses liegt

Uitsignals am Leitanschluß eines Transistors, wie 55 des r ^Ρ^.,^ _{Scha1tu sicher}, daß die Wort

z.B. des Transistors 7101, betrachtet. Wenn das M- ™J"^l,_{dt 31 auf} ihren unteren Spannungspege

gnal am Anschluß 28 hochgeht und ««**"* ^ _v" der Wortoberleitung 30 abfällt. Diese Schaltung

gangsanschltisse 40 unten ist, wird 7101 leitend, una Spannungspegel an den Knotenpunklei

der Knotenpunkt 41 liegt unten Der TransBto^r» ₃₄ H^ _un<] ._{gt Μ} angeordnet daß d.

leitet nicht, und die Wortoberleitung 30 bleibt aui „ ^_{n Kno}tenpunkt 34 nicht abfallen kann

dem nichterregten oder nichtgewählten niedrigen gj™^ _am Knotenpunkt 33 ansteigt. D

Spannungspegel von 0,9 V. Wenn andererseits im ^°^ ^P _{des Transistors Γ}17 und somit die Span

Falle einer gewählten Leitung alle 4 Etn&angsa"- ^r EmUxe^ ^ ^ ^.^

Schlüsse 4Θ mm Tor 7101 oben sind, tatet TlJl J« g ^ _{dcr Wort}unterleitung 31 abfall·

™cht, der Knotenpunkt 41 geht mit einem Potent£ 6₅ ^ ^bP^an ^ _{uf der Leitun}g 31 abfa len, bevc

hoch und macht den Transistor 720 leitendL dieser muö r ^ ^ _md ^^ ^ ^ _Leitung 3

überbrückt den Widerstand R 25 und die Wortober- w ^ _y._lmpui_s verschwindet, wird T

leitung 30 wird an die 2-Volt-Vorspannungsquelie abfallt, wenn _V ^ ^₉

nichtleitend und macht dadurch Π leitend, da der .^-Impuls noch über den Transistor T22 angelegt ist. Das führt dazu, daß der Transistor Γ8 nichtleitend wird, d. h. der Kollektor von 7~8 und somit die Spannung am Knotenpunkt 33 hoch ist. Dadurch kommt der Emitter von T 17 hoch, macht Γ17 nichtleitend und T18 leitend, wodurch wiederum die Spannung auf der Wortunterleitung 31 herunterkommt. Gleichzeitig geht auch der an den Knotenpunkt 33 angeschlossene Emitter von T 10 hoch. Da der andere Emitter von Γ10 bereits oben ist weil sich ja der Transistor 7'9 aufgrund der Entfernung des V-Impulses im nichtleitenden Zustand befindet, wird Γ10 nichtleitend. Der noch anliegende X-Impuls resultiert im Aufbau eines Stromweges über die Transistoren 11 und 12, wodurch die Basis von T 14 hochgebracht wird. Dadurch wird 7Ί.4 und somit auch Γ13 leitend und bringen ihrerseits wieder die Basis des Transistors 7Ί5 herunter und schalten diesen Transistor ungeachtet des andauernden .Y-Impulses ab. Da die Spannung am Knotenpunkt 34 unten ist, kehrt die Wortoberleitung 3(9 auf ihren niedrigen, nichterregten Pegel zurück.

Wenn eine Zeile einmal gewählt ist und das höhere Potential zur Erregung dieser Zeile angelegt ist, erfolgt das Schreiben in und das Lesen aus einer bestimmten Zelle der erregten Zeile durch Anlegen entsprechender Signale an die zu der Zelle gehörenden Leitungen 43 und 44 in der Art, die im USA.-Patent 3 423 737 beschrieben ist. Die Wahl einer entsprechenden Zelle oder Spalte erfolgt durch die Decodierschaltung, z. B. die Decodierschaltung 37, die an 8 Spalten durch ein Decodier-Verbindungsnetzwerk, ähnlich dem Netzwerk 24, angeschlossen ist. Der einzige Unterschied besteht darin, daß anstelle

ίο von 16 Zeilen nur 8 Spalten gewählt werden.

Anschließend wird ein weiteres in Fig. 5 gezeigtes Ausiührungsbeispiel des Echt-Komplement-Generators beschrieben. Diese Schaltung kann anstelle des Echt-Komplement-Generators 20 gesetzt werden, und funktioniert genauso. Wenn kein Impuls an die Anschlüsse 50 und 51 angelegt wird, sind alle Transistoren nichterregt und die Spannung an den Ausgangsklemmen 52 und 53 hoch. Somit sind W_n und W_n oben. Wenn der AMmpuls an die Anschlüsse 50

ao und 51 angelegt wird und ein positives Eingangssignal am Eingangsanschluß 54 liegt, dann werden die Transistoren Γ 40 und Γ41 leitend. Der Transistor T42 ist nichtleitend und der leitende Transistor 743 bringt den Komplementanschluß 53 herunter, wodurch 744 nichtleitend wird und das Signa! am Echt-Anschluß 52 heraufbringt.

Hierzu 1 Blatt Zeichnungen

Claims (5)

1 2 zugehörigen Decodier- und Adressicrschaltungen Patentansprüche: auf demselben monolithischen Speicherplättchen untergebracht sind.

1. Datenspeicher, insbesondere monolithisch
integrierter Halbleiter-Datenspeicher, mit Mehr- 5

pegelstromversorgung und mit matrixförmig an-

geordneten Speicherzellen mit einer Schaltungsanordnung zum Erzeugen von Impulsen bestimmter Pegel sowie mit einer Auswahlschaltungsan- Die Erfindung bezieht sich auf einen Datenspeiordnung zum Anlegen dieser Impulse an eine be- ίο eher entsprechend dem Oberbegriff des Patentstimmte Matrixleitung, dadurch gekenn- anspruches 1.

zeichnet, daß die Auswahlschaltungsanord- Mit stets zunehmender Mikrominiaturisierung inte-

nung aus mehreren Leitungsadreßschaltungen grierter Schaltungen für Halbleiter-Datenspeicher (38) besteht, die derart aufgebaut sind, daß sie wächst die Schwierigkeit der Wärmeabfuhr, bedingt eip Tor (TlOl) enthalten, welches so gesteuert 15 durch den Verbrauch elektrischer Leitung. Mit zuist, daß einerseits bereits vor Beginn eines Zugriffs nehmender Dichte der verwendeten Elemente in auf eine Speicherzelle (39) seine Eingänge (40) monolithisch integrierten Speicherschaltungen wird mit Datenimpulsen (W_n, W_n, Fig. 3) beauf- es wichtig, die Erwärmung herabzusetzen und daschlagt und bis nach Beendigung des Zugriffs auf- durch die Vorrichtungen auf zulässiger Temperatur rechterhalten werden, und daß andererseits bei 20 zu halten. Es ist bekannt, zur Verkleinerung des einem Zugriff die Impulse bestimmten Pegels Leisiungsverbrauchs für monolithische Speicherdann an die Speicherzellen (39) einer ausgewähl- schaltungen während der aktiven Zeit der Zellen ten Matrixleitung gelegt werden, wenn das Tor einen hohen Stromversorgungspegei anzulegen und (T 101) sowohl mit Datenimpulsen (W_n, W_n) als einen geringen Pegel, wenn die Zellen im Ruhe- oder auch über einen Anschluß (28) mit einem von »5 Wartezustand sind. So ist es möglich, die Zellen Matrixleitungsauswahlimpulsen (X und Y, Fig. 3) einerseits mit hoher Geschwindigkeit einzuschreiben gesteuerten Leitsignal beaufschlagt ist, und daß oder auszulesen, andererseits den Durchschnittsdie Auswahlschaltungsanordnung ferner aus einer leistungsverbrauch niedrig zu halten. In der deutschen Decodierschaltung (37) besteht, die derart aufge- Offenlegungsschrift 2 001530 beispielsweise ist ein baut ist, daß sie Echt-Komplement-Generatoren 30 Mehrpegelsystem beschrieben, bei dem der Speicher (20) enthält, die so ausgebildet sind, daß die be- mit einem schwachen konstanten Strom versorgt wird, reits vor dem Anlegen eines A'-Wahlimpulses an wenn die Zellen in Ruhe sind und eine geringe Leiden Signaleingängen (WQ, Wi, Wl, W3) liegen- stung verbrauchen und wo eine einen starken Strom den Datenimpulse (IV_n, W_n) an den Ausgangs- liefernde Spannung wirksam wird, wenn die Zellen klemmen (22, 23) diesen entsprechende und dazu 35 aktiv sind und schnell arbeiten sollen. Diese Schalkomplementäre Impulse bilden, mit welchen über tung ist für den vorliegenden Datenspeicher verwendeine Dckodierverbindungsschaltung (24) alle Tore bar

(TlOl bis T 116) beaufschlagt werden, und daß Die Packungsdichte und damit die Verlustleistung

bei Anlegen des .Y-Wahlimpulses dann nur das in einem monolithischen Speicherplättchen wird ausgewählte Tor mit diesen Datenimpulsen (W_n, 4° weiterhin gesteigert, wenn die peripheren Schaltkreise, W_n') beaufschlagt bleibt, die nicht ausgewählten nämlich die Decodier- und Adressierschaltungen, die Tore jedoch abgeschaltet werden. zu einer Speichereinheit gehören, auf demselben

2. Datenspeicher nach Anspruch 1, dadurch Plättchen untergebracht werden wie die Speichergekennzeichnet, daß die Komplementgeneratoren zellen selbst. Für solche Vorrichtungen wurden Mehr-(20) ein Paar Transistoren mit gemeinsamem 45 pegelschaltungen nicht nur für die Speicherzellen Emitter (T2, T4) enthalten, deren einer Kollek- selbst, sondern auch für die peripheren Schaltkreise tor mit der Basis des anderen Transistors so ver- entwickelt, wobei die peripheren Schaltkreise ebenbunden ist daß jeweils nur ein Transistor leitend falls auf einem niederen Pegel oder völlig spannungssein kann, und daß von einem dieser Transistoren frei sein sollen, wenn der Speicher in Ruhe ist. Ein das dem Datenbit entsprechende Signal, und vom 5° solches System ist bereits in der deutschen Offenanderen das Komplementärsignal abgegriffen ist. legungsschrift 2 001 697 beschrieben.

3. Datenspeicher nach Anspruch 1, in dem jede Soll eine Mehrpegel-Stromversorgung sowohl für Speicherzelle ein Paar über Kreuz gekorpelte einen Datenspeicher als auch für die peripheren Doppelemittertransistoren (T 62, T 63) aufweist, Schaltkreise vorgesehen werden, so müssen die Schaltwobei ein Emitter eines Transistors mit einem 55 zeiten derart aufeinander abgestimmt werden, daß die Emitter des anderen Transistors verbunden ist, Adressensignale am Speicher rechtzeitig zur Verfüdadurch gekennzeichnet, daß der Wechsel von gung stehen. Da die peripheren Schaltkreise in Ruheeinem Stromversorgungspegei auf den anderen stellung ebenfalls schwach oder gar nicht mit Strom gegenüber einer an dieser Verbindung liegenden versorgt sind, könnte eine Zeitverzögerung entstehen Zuleitung (31) wirksam ist. 60 zwischen der Decodierung der Eingangssignale in den

4. Datenspeicher nach Anspruch 1, gekenn- peripheren Schaltkreisen und dem Auftreten der Sizeichnet durch Schallmittel (T 20), die durch die gnale in der angewählten Speicherleitung.

Tore (101) beeinflußt den Stromversorgungspegel Der Erfindung liegt die Aufgabe zugrunde, einen

für die Speicherzellen (39) umschalten, sowie monolithischen Datenspeicher zu schaffen, dessen durch Verzögerungsmittel (Tl, T%), die die 65 Mehrpegelstromversorgung für die peripheren Schalt-Pegelumschaltung in einer Richtung verzögern. kreise und die Speicherzellen optimal aufeinander ab-

5. Datenspeicher nach Anspruch 1, dadurch gestimmt ist, damit die Gesamtschaltung möglichst gekennzeichnet, daß die Speicherzellen und die schnell arbeitet.