DE2217538A1 - Verfahren zum Anbringen von Zwischenverbindungen in einer Halbleiteranordnung - Google Patents

Verfahren zum Anbringen von Zwischenverbindungen in einer Halbleiteranordnung

Info

Publication number
DE2217538A1
DE2217538A1 DE19722217538 DE2217538A DE2217538A1 DE 2217538 A1 DE2217538 A1 DE 2217538A1 DE 19722217538 DE19722217538 DE 19722217538 DE 2217538 A DE2217538 A DE 2217538A DE 2217538 A1 DE2217538 A1 DE 2217538A1
Authority
DE
Germany
Prior art keywords
conductors
layer
oxide layer
dielectric oxide
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722217538
Other languages
English (en)
Other versions
DE2217538C3 (de
DE2217538B2 (de
Inventor
Jean-Pierre Epron Cambes en Plaine Rioult (Frankreich)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2217538A1 publication Critical patent/DE2217538A1/de
Publication of DE2217538B2 publication Critical patent/DE2217538B2/de
Application granted granted Critical
Publication of DE2217538C3 publication Critical patent/DE2217538C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

FPHN.5788,
PateOc
Anmelder: N.V. PHiLl?5' GL0E1LAMPENFABR1EKEH
Akte« PHK-■· 5788
Anmeldung vom» 7„ April 1972
Verfahren zum Anbringen von Zwischenverbindungen in einer Halbleit eranordnung.
Die Erfindung bezieht sich auf ein Verfahren zum Anbringen von Zwischenverbindungen in einer monolithischen planaren Halbleiteranordnung, die Metalleiter enthält, die in mindestens zwei aufeinander folgenden, durch eine Isolierschicht voneinander getrennten Schichten niedergeschlagen sind.
Die Halbleiteranordnungen in Form von integrierten Schaltungen enthalten viele Zwischenverbindungen. Im allgemeinen wird eine Mehrschichtverbindungsstruktur verwendet; ein erstes Muster von Leitern wird durch Niederschlagen auf der Oberfläche der Anordnung erhalten, wonach eine Isolierschicht niedergeschlagen wird und in dieser Schicht an den
209844/1088
- 2 - FPHN.5788.
gewünschten Kontaktpunkten Fenster angebracht werden, wonach ein zweites Muster von Leitern durch Niederschlagen auf der Isolierschicht und gleichzeitig auf den durch das Anbringen der Fenster frei gelegten Flachen der ersten Schicht angebracht wird. Diese Struktur, die als "Mehrschichtstruktur" bezeichnet wird und deren Herstellung einen grossen Aufwand erfordert, ist doch besonders interessant, weil sie für Serienfertigung besonders geeignet ist.
Gewisse Apparaturen, z.B. mit mehrfachen logischen Funktionen, erfordern jedoch eine Vielzahl komplexer Vorrichtungen, die alle eine analoge Struktur aufweisen, aber deren Schaltkreise voneinander verschieden sind und verschiedene Leitermuster erfordern. Dies ist insbesondere bei den "read—only"-Speichern oder passiven Speichern der Fall, in denen einmalig Daten gespeichert werden, die ausgelesen, aber nicht gelöscht werden können. Diese Speicher bestehen aus integrierten Dioden und/oder Transistoren in einer monolithischen Scheibe. Versuche wurden gemacht, bei der Herstellung dieser Speicher von einer Basismatrix auszugehen, deren Netzwerk von Leitern und UebergBngen wenigstens die Leiter und Uebergänge des herzustellenden Speichers enthält, wobei diese Matrix anschliessend entweder eine Bearbeitung zum Zerstören der überflüssigen Verbindungen, oder eine Bearbeitung zum Anbringen der fehlenden Verbindungen gestattet.
Ein erstes Verfahren zur Herstellung derartiger Speicher, die als "vom Gebraucher programmierbar" bezeichnet werden, besteht darin, dass ein Verbindungsleiter für jede
209844/1088
- 3 - PPHN.5788.
der möglichen Verbindungen in dem Netzwerk der Ausgangsmatrix angebracht wird, wobei in diesen Verbindungsleitern ein schwacher Punkt als Sicherung dienen kann. Selektiv in die zu entfernenden Verbindungen geschickte Stromimpulse führen die Verdampfung der Sicherung und das Oeffnen des entsprechenden Kontaktes herbei. Bei dieser Technik liegt eine grosse Gefahr vor Beschädigung der wirksamen mit den entfernten Verbindungen verbundenen Halbleiterbauelemente vor« Die zum Verdampfen der Sicherung erforderlichen Ströme weisen eine grosse Stärke auf und die wärmeableitung kann die benachbarten wirksamen Elemente beschädigen; die Isolierung kann ebenfalls in dem ganzen Gebiet, in dem die Wärmeableitung stattfindet, beeinträchtigt werden. Bestimmte aufrechtzuerhaltende Verbindungen sind der Gefahr ausgesetzt, dass sie durch Leckströme zerstört werden. Die Verbindungen, die einen verdünnten Teil aufweisen, beanspruchen ausserdem eine nicht vernachlässigbare Oberfläche der Halbleiterscheibe, und die von den wirksamen Elementen beanspruchte Oberfläche kommt noch hinzu, während eben eine Mindestgesamtoberflache erwünscht ist. Ferner liegt die Gefahr vor, dass sich die geöffneten Kontakte unvorhergesehen schliessen, wobei die Durchschlagspannungen bei diesen Unterbrechungen veränderlich sind, während ausserdem die Gefahr des Auftretens eines erheblichen Leckstroms besteht.
Bei einem anderen Verfahren wird von einer Basisnatrix ausgegangen, bei der an der Stelle jeder der etwa notwendigen Zwischenverbindungen Dioden oder gegensinnig
209844/1088
- 4 - FPHN.5788.
geschaltete Diodenpaare angeordnet sind. Das Anbringen der erwünschten Kontakte, die anfänglich alle geöffnet sind, erfolgt dadurch, dass die entsprechenden Dioden in den "Lawinen"-Stand gebracht werden, wodurch ein Kurzschluss der Uebergänge herbeigeführt wird. Dieses Verfahren erfordert eine Vielzahl zusätzlicher Halbleiterübergänge, wodurch die Anordnung noch verwickelter wird und ihre Zuverlässigkeit verringert wird; diese Uebergänge erfordern gleichfalls eine zusätzliche Oberfläche der Halbleiterscheibe und vergrössern dementsprechend den Raum, den die Anordnung in Anspruch nimmt. Die zwischen den Halbleitergebieten herbeigeführten Kurzschlüsse behalten einen hohen Widerstand bei. Ferner erfordert die Isolierung der Kontakte, die geöffnet bleiben sollen, eine Polarisierung, die für die hergestellte Schaltung unerwünscht sein kann.
Die vorliegende Erfindung bezweckt, den Nachteilen der obenerwähnten Verfahren entgegenzukommen und Zwischenverbindtingen in einer planaren Halbleiteranordnung dadurch herzustellen, dass einfache Bearbeitungen durchgeführt werden, die keine besondere wichtige Apparatur erfordern und die sogar nach Unterbringung der Anordnung in einer Umhüllung durchgeführt werden können.
Weiter bezweckt die Erfindung, Verbindungen innerhalb einer Halbleiteranordnung herzustellen, ohne dass die wirksamen Elemente der Anordnung der Gefahr vor Beschädigung ausgesetzt werden und ohne dass viel Wärme ausgelöst wird, was dadurch erzielt wird, dass in den wirksamen Elementen möglichst kleine Ströme verwendet werden.
209844/1088
-S- FPHN.5788.
Ferner bezweckt die Erfindung, verschiedene Halbleiteranordnungen herzustellen, die wirksame Elemente und ein Netzwerk von Verbindungen enthalten, wobei von einer Basismatrix ausgegangen wird, deren Verbindungskontakte geöffnet und nachher geschlossen werden, je nachdem dies für jede einzelne Anordnung erforderlich ist.
Nach der Erfindung ist ein Verfahren zum Anbringen von Zwischenverbindungen in einer monolithischen planaren Halbleiteranordnung, die mit in mindestens zwei durch eine Isolierschicht voneinander getrennten aufeinanderfolgenden Schichten niedergeschlagenen Metalleitern versehen ist, dadurch gekennzeichnet, dass Kontakte zwischen zu zwei durch die erwähnte Isolierung voneinander getrennten Schichten gehörenden Leitern an bestimmten Punkten dadurch gebildet werden, dass in der erwähnten Isolierschicht Fenster angebracht werden, die wenigstens an den erwähnten bestimmten Punkten Flächen einer ersten Schicht von Metalleitern frei legen, indem auf der Oberfläche der erwähnten Flächen eine dünne dielektrische Oxydschicht angebracht, eine zweite Schicht von Metalleitern niedergeschlagen und nachher zwischen den beiden zu beiden Seiten der erwähnten dielektrischen Oxydschicht liegenden Leitern an den erwähnten bestimmten Punkten eine Spannung angelegt wird, die mindestens gleich der Durchschlagspannung dieser dielektrischen Oxydschicht ist.
Bei dem Verfahren nach der Erfindung wird für jeden anzubringenden Kontakt sehr wenig Energie verbraucht im Vergleich zu der Energie, die zum Verdampfen einer Sicherung
209844/1088
- 6 - FPHV.5788.
benötigt wird. Dadurch wird die Gefahr vor Beschädigung der benachbarten wirksamen Elemente oder von Isolierungen durch die abgeleitete Wärme vermieden.
Das Verfahren kann zur Herstellung sogenannter Mehrschichtstrukturen verwendet werden; die Kontakte werden direkt zwischen den Leiterschichten angebracht und beanspruchen keine zusätzliche Oberfläche der Scheibe; sie nehmen nur sehr wenig Raum in Anspruch. Das Verfahren erfordert nicht die Herstellung zusätzlicher Diodenübergänge und die Zuverlässigkeit der Anordnung wird nicht verringert.
Der Durchschlag einer sehr dünnen dielektrischen Oxyd schicht auf einer sehr kleinen Oberfläche ermöglicht es, einen Kontakt sehr niedrigen Widerstandes zu erhalten. Die Isolierung an den Punkten, an denen der Kontakt nicht angebracht wird, besteht aus einem Dielektrikum; eine solche Isolierung ist in den Isolierungen durch gegensinnig polarisierte Uebergänge vorzuziehen, die bei den bekannten Verfahren erforderlich sind. Der Leckstrom ist minimal und es liegt praktisch nicht die Gefahr vor, dass sich ein Kontakt unvorhergesehen schliesst, solange die zwischen den zu beiden Seiten der dielektrischen Oxydschicht liegenden Leitern angelegte Spannung unterhalb der Durchschlagspannung der dielektrischen Oxydschicht bleibt.
Die Art und die Dicke der dielektrischen Oxydschicht werden derart gewählt, dass eJ.ne Mindestdurchschlagspannung erhalten wird, die höher als die Spannungen ist, die beim Betrieb zwischen den nicht miteinander verbundenen Leitern angelegt werden können.
209844/1088
- 7 - FPHN.5788.
Nach einer bevorzugten Ausführungsform wird die dielektrische Oxydschicht, die an der Oberfläche der frei gelegten Flächen der ersten Schicht von Metalleitern gebildet ist, durch Oberflächenoxydation dieser Schicht über die ganze Oberfläche der erwähnten Flächen erhalten. Dieses Verfahren ist einfach und erfordert Bearbeitungen, die bei der Herstellung von Halbleitern üblich sind· Wenn die Metalleiter aus Aluminium bestehen, wird die dielektrische Schicht durch Oxydation des Metalls gebildet und besteht sie im wesentlichen aus Aluminiumoxyd.
Vorzugsweise ist bei Anwendung von Aluminiumleitern die Oberflächenoxydation zur Eildung der dielektrischen Schicht eine Oxydation, die dadurch erhalten wird, dass das Gebilde in ein oxydierendes Bad eingetaucht wird, wobei durchaus kein Strom von aussen her zugeführt wird. Bei Anwendung von Aluminiumoxyd besteht das Bad z.B. im wesentlichen aus rauchender Salpetersäure.
Diese Oxydation, bei der keine Polarisationsspannung von aussen her zugeführt wird, ist eines der einfachsten Verfahren, die verwendet werden können, und vermeidet das Anbringen aller Kontakte, die anodische Oxydation des meistens verwendeten Aluminiums notwendig macht. Wenn eine Leiterschicht viele gegeneinander isolierte Teile enthält, bereitet das Anbringen eines Kontakts auf jedem Teil wegen der geringen Abmessungen der Anordnung grosse Schwierigkeiten.
Die durch das obenerwähnte bevorzugte Verfahren erhaltene Oxydschicht weist eine regelmässige Dicke und
209844/1088
- 8 - FPHN.5788.
Struktur auf, während die diese Eigenschaften bestimmenden Bedingungen reproduzierbar sind. Gegebenenfalls wird eine Stabilisationsbehandlung der Oxydschicht durchgeführt, damit ihre dielektrischen Eigenschaften und somit die Regelmässigkeit und die Stabilität der Durchschlagspannung dieser Schicht verbessert werden.
Andere Oxyde als die des die Leiter bildenden Metalls können bei dem Verfahren nach der Erfindung Anwendung finden. Diese Oxyde werden in Abhängigkeit von der Steuerung ihrer Dielektrizitätskonstante gewählt, um die Toleranzen in bezug auf die für den Durchschlag der dielektrischen Schicht erforderliche Spannung an den gewünschten Kontaktpunkten zu verbessern. Z.B. können Leiter durch Niederschlagen von Aluminium niedergeschlagen werden; eine Schicht aus einem anderen Metall, wie Titan, Tantal, Hafnium, Niob, Zirkon, wird auf wenigstens den durch das Anbringen der Fenster in der Isolierschicht frei gelegten Flächen der Leiter niedergeschlagen, wonach dieses Metall über die ganze Oberfläche der Flächen oxydiert und die zweite Schicht von Aluminiumleitern niedergeschlagen wird.
Nach einer weiteren Abwandlung der erfindungsgemässen Verfahrens wird die dielektrische Oxydschicht durch direktes Niederschlagen eines Oxyds, z.B. durch Zersetzung einer organisch-metallischen Verbindung in der Dampfphase, gebildet.
Die vorliegende Erfindung bezieht sich auch auf monolithische planare Halbleiteranordnungen, die mit Metalleitern versehen sind, die in mindestens zwei durch
209844/1088
- 9 - FPHX.5788.
eine Isolierschicht voneinander getrennten aufeinanderfolgenden Schichten niedergeschlagen sind und die durch das Verfahren nach der Erfindung hergestellt werden. Diese Anordnungen sind dadurch gekennzeichnet, dass die Leiter der zwei durch die erwähnte Isolierschicht voneinander getrennter Schichten an Stellen in einer dünnen dielektrischen Oxydschicht miteinander in Kontakt sind, welche Oxydschicht an diesen Stellen herum auf durch angebrachte Fenster definierten Oberflächen in der erwähnten Isolierschicht lokalisiert ist.
Die Halbleiteranordnungen nach der Erfindung können vielerlei Funktionen der integrierten Schaltungen bekannter Struktur erfüllen. Eine besonders günstige Anwendung dieser Anordnung betrifft die "read-only"-Speicher. Das Verfahren nach der Erfindung eignet sich zur Herstellung dieser Speicher, indem diese Speicher nach ihrer Herstellung, erforderlichenfalls von dem Gebraucher, programmierbar gemacht werden. Eine Basismatrix des Speichers kann nämlich hergestellt werden, ohne dass die Kontakte zwischen den Leitern angebracht sind. Die Kontakte werden an den gewünschten Punkten durch Durchschlag der dielektrischen Oxydschicht gemäss einem je nach dem Gebrauch bestimmten "Programm" geschlossen. Programmierbare "read-only"-Speicher mit Dioden und/oder Transistoren, die durch das Verfahren nach der Erfindung hergestellt sind, können vom Gebraucher, je nach ihrem Gebrauch, leicht dadurch abgefertigt werden, dass die erforderliche Spannung an die den Leitern, zwischen denen der Kontakt angebracht werden muss, entsprechenden
209344/1088
- ίο - FPHy.5788.
Klemmen angelegt wird. Diese Speicher werden z.B. aus einer XY«Matrix hergestellt; die Spannungen werden zwischen der Zeile und der Spalte des logischen in die Schaltung einzuführenden Elements angelegt, wobei die entsprechenden Leiter ausserhalb einer die Speichermatrix enthaltenden Umhüllung elektrisch zugänglich sind.
Obwohl die sogenannten programmierbaren Matrizen eine der günstigsten Anwendungen der Erfindung bilden, kann die Erfindung auch in all denjenigen integrierten Schaltungen verwendet werden, in denen nachher Verbindungen angebracht werden müssen, sogar nachdem die Anordnung in einer geschlossenen Umhüllung untergebracht ist.
Die Erfindung wird nunmehr an Hand der Zeichnung näher erläutert. Es zeigen»
Fig. 1 einen Schnitt durch einen Kontakt, der zwischen Leitern angebracht ist;
Fig. 2 eine Draufsicht auf einen Transistor, der in einer monolithischen Schaltung integriert und mit Hilfe einer gemäss der Erfindung hergestellten Verbindung angeschlossen ist;
Fig· 3 einen Schnitt durch einen Transistor, der dem nach Fig. 2 analog ist, und
Fig. k ein Schaltbild einer programmierbaren Speichermatrix, in der Transistoren verwendet werden.
Die teilweise im Schnitt in Fxg. 1 dargestellte Halbleiteranordnung wird z.B. in einer Siliziumscheibe 11 hergestellt. Nach den unterschiedlichen Epitaxie- und Diffusionsbehandlungen, die zum Erhalten der verschiedenen
209844/1088
- 11 - FPHN,5788.
Gebiete und Uebergänge der Anordnung erforderlich sein können, hat sich an der Oberfläche der Scheibe eine Isolierschicht 17 aus Siliziumoxyd gebildet. Fenster werden in dieser Schicht angebracht und Kontakte werden über diese Fenster z.B. dadurch hergestellt, dass im Vakuum eine Metallschicht 12, im allgemeinen aus Aluminium, aufgedampft wird. Diese Schicht 12 wird in ein erstes Netzwerk von Leitern umgewandelt, welche Umwandlung vorzugsweise durch ein Photoätzverfahren erhalten wird. Eine neue Isolierschicht 13 wird auf der Scheibe niedergeschlagen und bedeckt das erste Netzwerk von Leitern. Diese Isolierschicht 13 ist dick und ihre Durchschlagspannung liegt in derselben Grossenordnung wie die der isolierenden Zwischenschichten der Mehrschichtschaltungen und ist gewöhnlich mehr als zehnmal höher als die maximale Spannung, die zwischen zwei leitenden Schichten angelegt werden kann.
Fenster 14 werden in der Schicht 13 an den
Stellen angebracht, an denen Kontakte zwischen der Metallschicht 12 und einem Leiter einer anderen Metallschicht hergestellt werden müssen. Die Fenster 1^· werden z.B. durch übliche Photoätzverfahren angebracht, wobei die erforderlichen Bearbeitungen nötigenfalls mit einer Reinigung der frei gelegten leitenden Oberfläche ergänzt werden. Eine dünne dielektrische Oxydschicht 16 wird auf den Oberflächen der durch das Anbringen der Fenster frei gelegten Schicht 12 und insbesondere auf denjenigen Oberflächen gebildet, auf denen Kontaktmöglichkeiten vorgesehen sind, sogar nachdem die Leiter unzugänglich gemacht worden
sind# 209844/1088
- \Z - FPHN.5788.
Es ist günstig, wenn die Reinigung der leitenden Oberfläche und die Bildung einer dielektrischen Oxydschicht durch Eintauchen in ein Oxydbad in einer einzigen Aetzbearbeitung erzielt werden können.
Eine leitende zweite Schicht 15 wird auf der Scheibe niedergeschlagen und durch dieselbe Technik wie für die Schicht 12 in ein Netzwerk von Leitern umgewandelt. Diese Schicht 15 wird das dielektrische Oxyd 16 bedecken, das diese Schicht auf den den Fenstern \h entsprechenden Oberflächen gegen die Schicht 12 isoliert.
Zum Anbringen eines Kontaktes an den gewünschten Stellen zwischen den Leitern der beiden Schichten 12 und 15 werden Spannungsimpulse derart zwischen diesen beiden Leitern angelegt, dass das Dielektrikum 16 durchbohrt wird.
In einem Beispiel eines hergestellten Kontakts der eben beschriebenen Art werden die beiden Schichten von Leitern aus aufgedampftem Aluminium mit je einer Dicke von 1 bis 1,2 ,um durch eine Siliziumoxydschicht mit einer Dicke von etwa 1 /um voneinander getrennt. Die dielektrische Oxydschicht wird in den nahezu quadratischen Fenstern mit Seiten von 15/um dadurch gebildet, dass die Scheibe während 15 Minuten in ein Bad von rauchender Salpetersäure bei Zimmertemperatur eingetaucht wird. Die gebildete dielektrische Schicht weist eine Durchschlagspannung auf, die höher als 10 V und niedriger als 15 V ist, während zwischen den beiden durch die dielektrische Schicht voneinader getrennten Leitern der Leckstrom in der Grössenordnung von 1 yuA bei einer Spannung von 3 V liegt. Die Kontakte
209844/1088
- 13 - FPHN.5788.
werden von Spannungsimpulsen mit einem Höchstwert von 13 bis 15 V und von höchstens 1 /uA geschlossen; der Durchschlag führt in diesen Kontakten einen Widerstand von weniger als 10Λ herbei.
Kontakte, die in einer Halbleiterscheibe der eben beschriebenen Art angebracht sind, finden in programmierbaren "read-only"-Speichern Anwendung, wie in der Speichermatrix, deren Schaltbild in Fig. k dargestellt ist. Dieser Speicher wird aus einer XY-Matrix hergestellt, die in Zeilen und Spalten angeordnete Transistoren enthält, deren Basis-Elektroden über Spalten miteinander verbunden sind. Die Emitter werden über Zeilen miteinander verbunden, aber die Daten, die der Speicher enthalten muss, werden dadurch in den Speicher eingeführt, dass eine bestimmte Selektion der in die Schaltung aufzunehmenden Transistoren stattfindet. Die Selektion erfolgt an den Emitterverbindungen: bestimmte Verbindungen (wie bei hj) müssen angebracht und andere (wie bei kh) müssen weggelassen werden.
Jeder Transistor kann z.B. die in der Draufsicht nach Fig. 2 (in der die Isolierschichten transparent dargestellt sind) gezeigte Form aufweisen. Das Substrat dient in diesem Falle als Kollektor, in den die Basis Zh hineindiffundiert ist. In diese Basis wird der Emitter eindiffundiert. Eine erste Isolierschicht bedeckt die Scheibe und die Oeffnungen werden in dieser Isolierschicht derart angebracht, dass eine Fläche 28 an der Oberfläche jedes Emitters 25 und zwei Flächen 26a und 26b an der
209844/1088
-Ik- FPHN.5788.
Oberfläche jeder Basis 2k bedeckt werden. Ein erstes Muster von Metalleitern 23, 27, 29 wird niedergeschlagen und eine neue Isolierschicht wird die Scheibe bedecken. Oeffnungen 30 werden in dieser Isolierschicht angebracht und legen Kontaktzonen auf den Leitern 29 frei. Eine Oxydschicht wird auf diesen Zonen gebildet, wonach ein zweites Muster von Metalleitern niedergeschlagen wird und die den Linien 1 bis 7 der Fig. k entsprechenden Streifen 22 bildet und die Flächen 30 bedeckt. Für jeden Transistor, der in der Schaltung angebracht werden muss, wird die die Fläche bedeckende dielektrische Schicht mit Hilfe eines oder mehrerer den notwendigen Kurzschluss herbeiführender Spannungsimpulse durchbohrt.
Der Schnitt nach Fig. 3 entspricht nahezu einem Schnitt längs der Linie II der Fig. 2. Der Emitter 33 und die Basis 32 sind in das den Kollektor bildende Substrat eindiffundiert. Die Streifen, die mit bestimmten Emittern verbunden werden können, sind mit 36 bezeichnet. Eine dünne dielektrische Schicht 37 wird an den gewünschten Kontaktpunkten der lokalisierten leitenden Schicht 35 gebildet, die mit einem Emitter 33 einen Kontakt bildet. Die Isolierschichten, die die leitenden Schichten voneinander und von dem Substrat trennen, sind mit 38 und Jh bezeichnet. Venn ein Emitter 33 mit einem Streifen 36 verbunden werden muss, muss die Schicht 37 durchbohrt werden: zu diesem Zweck werden ein oder mehrere Stromimpulse durch diese Schicht geschickt, indem die erforderliche Spannung zwischen den Leitern 35 und 36 angelegt wird.
209844/1088

Claims (1)

  1. - 15 - FPHN.5788.
    PATENTANSPRUECHE:
    Verfahren zur Herstellung von Zwischenverbindungen in einer monolithischen planaren Halbleiteranordnung, die mit Metalleitern versehen ist, die in mindestens zwei durch eine Isolierschicht voneinander getrennten aufeinander folgenden Schichten niedergeschlagen sind, dadurch gekennzeichnet, dass Kontakte zwischen zu zwei durch die erwähnte Isolierschicht voneinander getrennten Schichten gehörenden Leitern an bestimmten Punkten dadurch angebracht werden,, dass in der erwähnten Isolierschicht Fenster angebracht werden, die wenigstens mi den erwähnten bestimmten Punkten Flächen einer ersten Schicht von Metalleitern frei legen, indem auf der Oberfläche der erwähnten Flächen eine dünne dielektrische Oxydschicht angebracht, eine zweite Schicht von Metallleitern niedergeschlagen und nachher zwischen den beiden zu beiden Seiten der erwähnten dielektrischen Oxydschicht liegenden Leitern an den erwähnten bestimmten Punkten eine Spannung angelegt wird, die mindestens gleich der Durchschlagspannung dieser dielektrischen Oxydschicht ist.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erwähnte dielektrische Oxydschicht dadurch gebildet wird, dass die frei gelegten Oberflächen der ersten Schicht von Metalleitern oxydiert werden.
    3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Leiter durch Aufdampfen von Aluminium hergestellt werden, und dass die dielektrische Oxydschicht im wesentlichen aus Aluminiumoxyd besteht, wobei
    209844/1088
    - 16 - FPHN.5788.
    die Isolierschicht, die die beiden Schichten von Aluminiumleitern voneinander trennt, aus Siliziumdioxyd besteht. k. Verfahren nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, dass die dielektrische Oxydschicht dadurch gebildet wird, dass das Substrat in ein oxydierendes Bad getaucht wird, wobei durchaus kein Strom von aussen her zugeführt wird,
    5. Verfahren nach einem der Ansprüche 1 bis k, dadurch gekennzeichnet, dass eine Stabilisierungsbehandlung der dielektrischen Oxydschicht nach der Bildung dieses Oxydes durchgeführt wird.
    6. Verfahren nach einem der Ansprüche 1, 3 oder 5, dadurch gekennzeichnet, dass die erwähnte dielektrische Oxydschicht durch Niederschlagen eines Oxyds gebildet wird, das von einer Reaktion in der Gasphase einer organischmetallischen Verbindung stammt.
    7. Verfahren nach einem der Ansprüche 1, 2, h oder 5 t dadurch gekennzeichnet, dass das dielektrische Oxyd durch Oxydation einer Schicht aus einem Metall aus der nachstehenden Gruppe erhalten wirds Titan, Tantal, Hafnium, Zirkon, Niob.
    8. Monolithische planare Halbleiteranordnung, die mit Metalleitern versehen ist, die über mindestens zwei durch eine Isolierschicht voneinander getrennte Schichten verteilt sind, dadurch gekennzeichnet, dass die zu den zwei verschiedenen Schichten gehörende Leiter an Stellen in einer dünnen dielektrischen Oxydschicht, miteinander in Kontakt sind, welche Oxydschicht an diesen Stellen herum
    209844/1088
    - 1? - PPHN.5788.
    auf durch angebrachte Fenster definierten Oberflächen in der erwähnten Isolierschicht lokalisiert ist.
    9. Speichermatrix nach Anspruch 8f dadurch gekennzeichnet, dass diese ein Vielfaches der durch ein Verfahren nach einem der Ansprüche 1 bis 7 hergestellten Kontakte enthält.
    10, Planare monolithische programmierbare Speichermatrix mit Halbleitern, die mindestens zwei Schichten von Metalleitern enthält, die durch eine Isolierschicht voneinander getrennt sind, dadurch gekennzeichnet, dass Leiter von den zwei verschiedenen Schichten gemäss bestimmten in der erwähnten Isolierschicht angebrachten Fenstern entsprechenden Flächen durch eine dünne dielektrische Oxydschicht voneinander getrennt sind, wobei die Durchschlagspannung dieser Oxydschicht höher als die im Betrieb zwischen den Leitern der beiden Schichten angelegte Spannung ist, und wobei die Leiter, die sich längs der erwähnten Flächen erstrecken, ebenfalls ausserhalb einer Umhüllung, die die erwähnte Speichermatrix enthält, elektrisch zugänglich sind,
    209844/1088
DE2217538A 1971-04-23 1972-04-12 Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung Expired DE2217538C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7114550A FR2134172B1 (de) 1971-04-23 1971-04-23

Publications (3)

Publication Number Publication Date
DE2217538A1 true DE2217538A1 (de) 1972-10-26
DE2217538B2 DE2217538B2 (de) 1981-04-09
DE2217538C3 DE2217538C3 (de) 1981-12-03

Family

ID=9075831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2217538A Expired DE2217538C3 (de) 1971-04-23 1972-04-12 Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung

Country Status (9)

Country Link
US (1) US3787822A (de)
JP (1) JPS515278B2 (de)
AU (1) AU4142672A (de)
CA (1) CA970074A (de)
DE (1) DE2217538C3 (de)
FR (1) FR2134172B1 (de)
GB (1) GB1384785A (de)
IT (1) IT954729B (de)
NL (1) NL7205115A (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967251A (en) * 1975-04-17 1976-06-29 Xerox Corporation User variable computer memory module
JPS51123088A (en) * 1975-04-18 1976-10-27 Sanyo Electric Co Ltd Semiconducter ic device and its mask making method
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element
US4502208A (en) * 1979-01-02 1985-03-05 Texas Instruments Incorporated Method of making high density VMOS electrically-programmable ROM
EP0068058B1 (de) * 1981-06-25 1986-09-03 International Business Machines Corporation Elektrisch programmierbarer Festwertspeicher
US4543594A (en) * 1982-09-07 1985-09-24 Intel Corporation Fusible link employing capacitor structure
FR2535887A1 (fr) * 1982-11-04 1984-05-11 Thomson Csf Procede de fabrication d'une structure logique integree programmee selon une configuration preetablie fixe
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4943538A (en) * 1986-05-09 1990-07-24 Actel Corporation Programmable low impedance anti-fuse element
US4823181A (en) * 1986-05-09 1989-04-18 Actel Corporation Programmable low impedance anti-fuse element
US5367208A (en) * 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
GB2222024B (en) * 1988-08-18 1992-02-19 Stc Plc Improvements in integrated circuits
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
US5369054A (en) * 1993-07-07 1994-11-29 Actel Corporation Circuits for ESD protection of metal-to-metal antifuses during processing
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5633189A (en) * 1994-08-01 1997-05-27 Actel Corporation Method of making metal to metal antifuse
US7153756B1 (en) * 1998-08-04 2006-12-26 Texas Instruments Incorporated Bonded SOI with buried interconnect to handle or device wafer
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6385074B1 (en) 1998-11-16 2002-05-07 Matrix Semiconductor, Inc. Integrated circuit structure including three-dimensional memory array
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6631085B2 (en) 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6624011B1 (en) 2000-08-14 2003-09-23 Matrix Semiconductor, Inc. Thermal processing for three dimensional circuits
EP2988331B1 (de) 2000-08-14 2019-01-09 SanDisk Technologies LLC Halbleiterspeicherbauelement
US6580124B1 (en) 2000-08-14 2003-06-17 Matrix Semiconductor Inc. Multigate semiconductor device with vertical channel current and method of fabrication
US6661730B1 (en) 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6545898B1 (en) 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US6853049B2 (en) * 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US20090272958A1 (en) * 2008-05-02 2009-11-05 Klaus-Dieter Ufert Resistive Memory
US8049299B2 (en) * 2009-02-25 2011-11-01 Freescale Semiconductor, Inc. Antifuses with curved breakdown regions
US20100283053A1 (en) * 2009-05-11 2010-11-11 Sandisk 3D Llc Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3245051A (en) * 1960-11-16 1966-04-05 John H Robb Information storage matrices
US3510728A (en) * 1967-09-08 1970-05-05 Motorola Inc Isolation of multiple layer metal circuits with low temperature phosphorus silicates
NL6916402A (de) * 1968-11-02 1970-05-06

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB994814A (en) * 1961-09-29 1965-06-10 Ibm Protective cover for electrical conductor bodies
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
US3481777A (en) * 1967-02-17 1969-12-02 Ibm Electroless coating method for making printed circuits
US3447961A (en) * 1967-03-20 1969-06-03 Us Navy Movable substrate method of vaporizing and depositing electrode material layers on the substrate
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
US3576549A (en) * 1969-04-14 1971-04-27 Cogar Corp Semiconductor device, method, and memory array
US3702786A (en) * 1970-10-28 1972-11-14 Rca Corp Mos transistor with aluminum oxide gate dielectric
JPS5210371B2 (de) * 1972-08-16 1977-03-23

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3245051A (en) * 1960-11-16 1966-04-05 John H Robb Information storage matrices
US3510728A (en) * 1967-09-08 1970-05-05 Motorola Inc Isolation of multiple layer metal circuits with low temperature phosphorus silicates
NL6916402A (de) * 1968-11-02 1970-05-06
DE1955221A1 (de) * 1968-11-02 1970-05-27 Tokyo Shibaura Electric Co Integrierte Halbleiter-Schaltkreise

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Bd. 13, Nr. 6, November 1970, S. 1426 und 1427

Also Published As

Publication number Publication date
NL7205115A (de) 1972-10-25
IT954729B (it) 1973-09-15
CA970074A (en) 1975-06-24
DE2217538C3 (de) 1981-12-03
DE2217538B2 (de) 1981-04-09
FR2134172B1 (de) 1977-03-18
JPS515278B2 (de) 1976-02-18
AU4142672A (en) 1973-10-25
GB1384785A (en) 1975-02-19
JPS4849385A (de) 1973-07-12
FR2134172A1 (de) 1972-12-08
US3787822A (en) 1974-01-22

Similar Documents

Publication Publication Date Title
DE2217538A1 (de) Verfahren zum Anbringen von Zwischenverbindungen in einer Halbleiteranordnung
DE2841467C2 (de) Programmierbarer Festwertspeicher
DE1514818C3 (de)
DE19935947B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
CH444969A (de) Kontaktierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE19515347C2 (de) Elektrodenstruktur und Kondensator mit Materialien mit hoher Dielektrizitätskonstante
DE1640307A1 (de) Duennschichttechnik zur Herstellung integrierter Schaltungen
DE2646404A1 (de) Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2252832A1 (de) Halbleiterelement mit elektroden sowie verfahren zu seiner herstellung
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE10039411A1 (de) Strukturierung ferroelektrischer Schichten
DE1564528A1 (de) Verfahren zum Herstellen eines elektrisch leitenden Kanals in einem kristallinen Halbleiterkoerper
DE19743268C2 (de) Kondensator mit einer Barriereschicht aus einem Übergangsmetall-Phosphid, -Arsenid oder -Sulfid, Herstellungsverfahren für einen solchen Kondensator sowie Halbleiterspeicheranordnung mit einem solchen Kondensator
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
DE60123804T2 (de) Herstellungsverfahren für pyroelektrische sensoren mit einer elektrische polung benötigenden pyroelektrischen dünnschicht
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE3702409A1 (de) Verfahren zur herstellung eines elektrischen widerstandes in einem halbleiterbaustein
AT270747B (de) Verfahren zum Herstellen von mechanisch abgestützten, elektrisch leitenden Anschlüssen an Halbleiterscheiben
DE2120832B2 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee