DE2217538B2 - Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung

Info

Publication number
DE2217538B2
DE2217538B2 DE2217538A DE2217538A DE2217538B2 DE 2217538 B2 DE2217538 B2 DE 2217538B2 DE 2217538 A DE2217538 A DE 2217538A DE 2217538 A DE2217538 A DE 2217538A DE 2217538 B2 DE2217538 B2 DE 2217538B2
Authority
DE
Germany
Prior art keywords
layer
conductors
insulating layer
oxide layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2217538A
Other languages
English (en)
Other versions
DE2217538A1 (de
DE2217538C3 (de
Inventor
Jean-Pierre Epron Cambes en Plaine Rioult
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2217538A1 publication Critical patent/DE2217538A1/de
Publication of DE2217538B2 publication Critical patent/DE2217538B2/de
Application granted granted Critical
Publication of DE2217538C3 publication Critical patent/DE2217538C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Zwischenverbindungen in einer monolithischen planaren Halbleiteranordnung, die mit Metallleitern versehen ist, die in zwei durch eine Isolierschicht voneinander getrennten aufeinander folgenden Schichten gebildet sind, wobei Kontakte zwischen zu den zwei durch die erwähnte Isolierschicht voneinander getrennten Schichten gehörenden Leitern an bestimmten Punkten dadurch angebracht werden, daß in der erwähnten Isolierschicht Fenster angebracht werden, und daß eine zweite Schicht von Metalleitern niedergeschlagen wird.
Ein derartiges Verfahren ist aus der US-PS 35 IO 728 bekannt
Die Halbleiteranordnungen in Form von integrierten Schaltungen enthalten viele Zwischenverbindungen. Im allgemeinen wird eine Mehrschichtverblndungsstruktur verwendet; ein erstes Muster von Leitern wird durch Niederschlagen auf der Oberfläche der Anordnung erhalten, wonach eine Isolierschicht niedergeschlagen wird und in dieser Schicht an den gewünschten Kontaktpunkteii Fenster angebracht werden, wonach ein zweites Muster von Leitern durch Niederschlagen auf der Isolierschicht und gleichzeitig auf den durch das Anbringen der Fenster freigelegten Flächen der ersten Schicht angebracht wird. Diese Struktur, die als »Mehrschichtstruktur« bezeichnet wird und deren Herstellung einen großen Aufwand erfordert, ist doch
ί besonders interessant, weil sie ffir eine Serienfertigung besonders geeignet )su
Gewisse Apparaturen, z. B1 mit mehrfachen logischen Funktionen, erfordern jedoch eine Vielzahl komplexer Vorrichtungen, die alle eine analoge Struktur aufweisen,
=·,! aber deren Schaltkreise voneinander verschieden sind und verschiedene Leitermuster erfordern. Dies ist insbesondere Dei den »read-onlyw-Spejchern oder passiven Speichern der Fall, in denen einmalig Daten gespeichert werden, die ausgelesen, aber nicht gelöscht
π werden können. Diese Speicher bestehen aus integrier-'■ ten Dioden und/oder Transistoren in einer monolithischen Scheibe. Versuche wurden gemacht, bei der Herstellung dieser Speicher von einer Basismatrix auszugehen, deren Netzwerk von Leitern unä Obergän-
gen wenigstens die Leiter und Obergänge des herzustellenden Speichers enthält, wobei diese Matrix anschließend entweder eine Bearbeitung zum Zerstören der überflüssigen Verbindungen, oder eine Bearbeitung zum Anbringen der fehlenden Verbindungen gestattet.
Ein erstes Verfahren, zur Herstellung derartiger Speicher, die als »vom Anwender programmierbar« bezeichnet werden, besteht darin, daß ein Verbindungsleiter für jede der möglichen Verbindungen mit dem Netzwerk der Ausgangsmatrix angebracht wird, wobei
so in diesen Verbindungsleitern ein schwacher Punkt als Sicherung dienen kann. Selektiv in die zu entfernenden Verbindungen geschickte Stromimpulse führen die Verdampfung der Sicherung und das Öffnen des entsprechenden Kontaktes herbei. Bei dieser Technik
Vi liegt eine große Gefahr von Beschädigung der wirksamen, mit den entfernten Verbindungen verbundenen Halbleiterbauelemente vor. Die zum Verdampfen der Sicherung erforderlichen Ströme weisen eine große Stärke auf und die Wärmeableitung kann die benach harten wirksamen Elemente beschädigen; die Isolierung kann ebenfalls in dem ganzen Gebiet, in dem die Wärmeableitung stattfindet, beeinträchtigt werden. Bestimmte aufrechtzuerhaltende Verbindungen sind der Gefahr ausgesetzt, daß sie durch Leckströme zerstört werden. Die Verbindungen, die einen verdünnten Teil aufweisen, beanspruchen außerdem eine nicht vernachlässigbare Oberfläche der Halbleiterscheibe, und die von den wirksamen Elementen beanspruchte Oberfläche kommt noch hinzu, während eben eine Mindestge·
V) samtoberfläche erwünscht ist. Ferner liegt die Gefahr vor, daß sich die geöffneten Kontakte unvorhergesehen schließen, wobei die Durchschlagspannungen bei diesen Unterbrechungen veränderlich sind, während außerdem die Gefahr des Auftretens eines erheblichen Leckstroms besteh L
Bei einem anderen Verfahren wird von einer Basismatrix ausgegangen, bei der an der Stelle jeder der etwa notwendigen Zwischenverbindungen Dioden oder gegensinnig geschaltete Diodenpaare angeordnet sind.
Das Anbringen der erwünschten Kontakte, die anfänglich alle geöffnet sind, erfolgt dadurch, daß die entsprechenden Dioden in den »Lawinen«-Stand gebracht werden, wodurch ein Kurzschluß der Übergänge herbeigeführt wird. Dieses Verfahren erfordert eine Vielzahl zusätzlicher Halbleiterübergänge, wodurch die Anordnung noch verwickelter wird und ihre Zuverlässigkeit verringert wird; diese Übergänge erfordern gleichfalls eine zusätzliche Oberfläche der
Halbleiterscheibe und vergrößern dementsprechend den Raum, den die Anordnung in Anspruch nimmt. Pie «wischen den Hft|b|eitergepieten herbeigeführten Kurzschlösse behalten einen hohen Widerstand bei, Ferner erfordert die isolierung der Kontakte, die geöffnet bleiben so|Ien,eine Polarisierung, die fardie hergestellte Pas Verfahren kann s?ur Herstellung sogenannter Mehrschichtstruktureri verwendet werden; die Kontakte werden direkt zwischen den Leiterschiehten angebracht und beanspruchen keine zusätzliche Oberfläche der Scheibe! sie nehmen nur sehr wenig Raum in Anspruch, Das Verfahren erfordert nicht die Herste!-
jngHhnMnx:; : ;
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben für die Herstellung unterschiedlicher Halbleiteranordnungen, die aktive Elemente und in ein Netzwerk von Verbindungen enthalten, wobei von einer Basismatrix ausgegangen wird, deren Verbindungskontakte zunächst offen sind und später gezielt geschlossen werden können, je nachdem, wie dies für die gewünschte Anordnung erforderlich ist, ohne daßj: unerwünschte Nebenkontakte entstehen.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß vor dem Niederschlagen der zweiten Metallschicht auf der «Oberfläche der durch die Fenster freigelegten Flächen der ersten Metallschicht eine relativ zur erwähnten Isolierschicht dünne dielektrische Oxidschicht durch Oxidation der freigelegten Oberflächen tier ersten Metallschicht angebracht wird unrt nachher durch das Anlegen einer Spannung zwischen den beiden zu beiden Seiten der dielektrischen Oxidschicht ^ liegenden Leitern an den erwähnten bestimmten Punkten, die mindestens gleich der Durchschlagsspannung dieser dielektrischen Oxidschicht ist, durchbrochen oder zumindest lokal leitend gemacht wird.
Aus der NL-OS 69 16 402 ist bereits ein Verfahren zur in Herstellung von Zwischenverbindungen bei monolithischen Halbleiteranordnungen bekannt, bei dem die zwischen den beiden Metallschichten befindliche Isolierschicht als dielektrische Oxidschicht ausgebildet wird und nach dem Niederschlagen der zweiten » Metallschicht zwischen den zu beiden Seiten dieser Oxidschicht liegenden Leitern eine Spannung an den vorgesehenen Verbindungspunkten angelegt wird, die mindestens gleich der Durchschlagsspannung dieser Oxidschicht ist; diese Oxidschicht ist jedoch nicht auf die -10 vorgesehenen Verbindungsstellen beschränkt, sondern bedeckt die erste Metallschicht in gleichmäßiger Dicke.
Aus »IBM Technical Disclosure Bulletin« 13 (1970) 6, 1426—1427 ist es zwar bei einem ähnlichen Verfahren bereits bekannt in den Fenstern einer die Halbleitern-Ordnung bedeckenden Isolierschicht eine relativ dünne dielektrische Oxidschicht auszubilden, auf die der elektrische Durchschlag beschränkt wird; diese wird jedoch durch Oxidation oeiner gesonderten, auf der durch Halbleiterzonen gegebenen ersten Leiterebene v> aufgebrachten Tantalschicht gebildet.
Mit dem Verfahren nach der Erfindung sind folgende Vorteile verbunden:
Das erfindungsgemäße Verfahren kann mit sehr einfachen Bearbeitungsschritten ausgeführt werden, es werden keine besonderen oder gar komplizierten Vorrichtungen benötigt und die Herstellung der Kontakte zwischen durch eine isolierschicht voneinander getrennten Leitern kann sogar erfolgen, wenn die Halbleiteranordhung bereits in einem Gehäuse verkap- t>o seit ist.
Dadurch daß der Durchschlag der Isolierschicht mit relativ kleinen Strömen erfolgt, für jeden anzubringenden Kontakt also sehr wenig Energie verbraucht wird im Vergleich zu der Energie, die zum Verdampfen einer en Sicherung benötigt wird, wird die Gefahr von Beschädigung benachbarter aktiver Elemente oder von Isolierungen durch abgeleitete Wärme vermieden.
keit der Anordnung wird nicht verringert
Der Durchschlag einer sehr dünnen dielektrischen Oxidschicht auf einer sehr kleinen Oberfläche ermöglicht es, einen Kontakt sehr niedrigen Widerstandes zu erhalten. Die Isolierung an den Punkten, an denen der Kontakt nicht angebracht wird, besteht aus einem Dielektrikum; eine solche Isolierung ist in den Isolierungen durch gegensinnig polarisierte Obergänge vorzuziehen, die bei den bekannten Verfahren erforderlich sind. Der Leckstrom ist minimal und es liegt praktisch nicht die Gefahr vor, daß sich ein Kontakt unvorhergesehen schließt, solange die zwischen den zu beiden Seiten der dieSektrischen Oxidschicht liegenden Leitern abgelegte Spannung unterhalb der Durchschlagspannung der dielektrischen Gvtdschicht bleibt
Die Art und die Dicke der dielektrischen Oxidschicht werden derart gewählt daß eine Mindestdurchschlagspannung erhalten wird, die höher als die Spannungen ist die beim Betrieb zwischen den nicht miteinander verbundenen Leitern angelegt werden können.
Bei dem Verfahren nach der Erfindung wird die dielektrische Oxidschicht die an der Oberfläche der freigelegten Rächen der ersten Schicht von Metalleitern gebildet ist durch Oberflächenoxidation dieser Schicht über die ganze Oberfläche der erwähnten Flächen erhalten. Dieses Verfahren ist einfach und erfordert Bearbeitungen, die bei der Herstellung von Halbleitern üblich sind. Wenn die Metalleiter aus Aluminium bestehen, besteht die dielektrische Schicht im wesentlichen aus Aluminiumoxid.
Vorzugsweise ist bei Anwendung von Aluminiumleitern die Oberflächenoxidation zur Bildung der dielektrischen Schicht eine Oxidation, die dadurch erhalten wird, daß das Gebilde in ein oxidierendes Bad eingetaucht wird, wobei kein Strom von außen her zugeführt wird. Bei Anwendung von Aluminiumoxid besteht das Bad z. B. im wesentlichen aus rauchender Salpetersäure.
Diese Oxidation, bei der keine Polarisationsspannung von außen her zugeführt wird, ist eines der einfachsten Verfahren, die verwendet werden können, und vermeidet das Anbringen aller Kontakte, die anodische Oxidation des meistens verwendeten Aluminiums notwendig macht. Wenn eine Leiterschicht viele gegeneinander isolierte Teile enthält, bereitet das Anbringen eines Kontaktes auf jedem Teil wegen der geringen Abmessungen der Anordnung große Schwierigkeiten.
Die liurch das obenerwähnte Verfahren erhaltene Oxidschicht weist eine regelmäßige Dicke und Struktur auf, während die u'iese Eigenschaften bestimmenden Bedingungen reproduzierbar sind.
Die nach dem erfindungsgemäßen Verfahren hergestellten Halbleilcranordnungen können vielerlei Funktionen der integrierten Schaltungen bekannter Struktur erfüllen. Eine besonders günstige Anwendung dieser Anordnung betrifft die »read-onlyw-Spei^hfcr. Das Verfahren nach der Erfindung eignet sich zur Herstellung dieser Speicher, indem diese Speicher nach ihrer Herstellung, erforderlichenfalls von dem Anwender programmierbar gemacht werden. Eine Basismatrix des Speichers kann nämlich hergestellt werden, ohne daß
die Kontakte zwischen den Leitern angebracht sind. Die Konfakte werden afi den gewünschten Punkten durch Durchschlag der dielektrischen Oxidschicht gemäß einem je nach dem Gebrauch bestimmten »Programm« geschlossen. Programmierbare »read-only«-Speicher mit Dioden und/oder Transistoren, die durch das Verfahren nach der Erfindung hergestellt sind, können vom Anwender, je nach ihrem Gebrauch, leicht dadurch angefertigt werden, daß die erforderliche Spannung an die den Leitern, zwischen denen der Kontakt angebracht werden muß, entsprechenden Klemmen angelegt wird. Diese Speicher werden z. B. aus einer XK-Matrix hergestellt: die Spannungen werden zwischen der Zeile und der Spalte des logischen in die Schaltung einzuführenden Elements angelegt, wobei die entsprechenden Leiter außerhalb einer die Speichermatrix enthaltenden Umhüllung elektrisch zugänglich sind.
Obwohl die sogenannten programmierbaren Matrixes eine der günstigsten Anwendungen des Verfahrens nach Her Frfinrlnno hiMpn kann rtic FrfinHuna aurh in nil und insbesondere auf denjenigen Oberflächen gebildet, auf denen Kontaktmöglichkeiten vorgesehen sind, sogar nachdem die Leiter unzugänglich gemacht worden sind.
> Es ist günstig, wenn die Reinigung der leitenden
Oberfläche und die Bildung einer dielektrischen Oxidschicht durch Eintauchen in ein Oxidbad in einer
einzigen Ätzbehandlung erzielt werden können.
Eine leitende zweite Schicht 15 wird auf der Scheibe
κι niedergeschlagen und durch dieselbe Technik wie für die Schicht 12 in ein Netzwerk von Leitern umgewandelt. Diese Schicht 15 wird das dielektrische Oxid 16 bedecken, das diese Schicht auf den den Fenster 14 entsprechenden Oberflächen gegen die Schicht 12 isoliert.
Zum Anbringen eines Kontaktes an den gewünschten Stellen zwischen den Leitern der beiden Schichten 12 und 15 werden Spannungsimpulse derart zwischen diesen beiden Leitern angelegt, daß das Dielektrikum 16
>i> Hiirr*hhrnr*hpn u/irH
denjenigen integrierten Schaltungen verwendet werden, in denen nachher Verbindungen angebracht werden müssen, sogar nachdem die Anordnung in einer geschlossenen Umhüllung untergebracht ist.
Die Erfindung wird nunmehr an Hand der Zeichnung näher erläutert. Es zeigt
Fig. 1 einen Schnitt durch einen Kontakt, der zwischen Leitern angebracht ist;
F i g. 2 eine Draufsicht auf einen Transistor, der in einer monolithischen Schaltung integriert und mit Hilfe einer gemäß der Erfindung hergestellten Verbindung angeschlossen ist;
F i g. 3 einen Schnitt durch einen Transistor, der dem nach F i g. 2 analog ist, und
F i g. 4 ein Schaltbild einer programmierbaren Speichermatrix, in derTransistoren verwendet werden.
Die teilweise im Schnitt in Fig. 1 dargestellte Halbleiteranordnung wird z. B. in einer Siliciumscheibe 11 hergestellt. Nach den unterschiedlichen Epitaxie- und Diffusionsbehandlungen, die zum Erhalten der verschiedenen Gebiete und Übergänge der Anordnung erforderlich sein können, hat sich an der Oberfläche der Scheibe eine Isolierschicht 17 aus Siliciumoxid gebildet. Fenster werden in dieser Schicht angebracht und Kontakte werden über diese Fenster z. B. dadurch hergestellt, daß im Vakuum eine Metallschicht 12. im allgemeinen aus Aluminium, aufgedampft wird. Diese Schicht 12 wird in ein erstes Netzwerk von Leitern umgewandelt, wobei die Umwandlung vorzugsweise durch ein Photoätzverfahren erhalten wird. Eine neue Isolierschicht 13 wird auf der Scheibe niedergeschlagen und bedeckt das erste Netzwerk von Leitern. Diese Isolierschicht 13 isi dick und ihre Durchschlagspannung liegt in derselben Größenordnung wie die der isolierenden Zwischenschichten der Mehrschichtschaltungen und ist gewöhnlich mehr als zehnmal höher als die maximale Spannung, die zwischen zwei leitenden Schichten angelegt werden kann.
Fenster 14 werden in der Schicht 13 an den Stellen angebracht, an denen Kontakte zwischen der Metallschicht 12 und einem Leiter einer anderen Metallschicht hergestellt werden müssen. Die Fenster 14 werden z. B. durch übliche Photoätzverfahren angebracht wobei die erforderlichen Bearbeitungen nötigenfalls mit einer Reinigung der freigelegten leitenden Oberfläche ergänzt werden. Eine dünne dielektrische Oxidschicht 16 wird durch Oxidation der Oberflächen der durch das Anbringen der Fenster freigelegten Metallschicht 12 In einem Beispiel eines hergestellten Kontakts der eben beschriebenen Art werden die beiden Schichten von Leitern aus aufgedampftem Aluminium mit je einer Dicke von I bis 1.2 μηι durch eine Siliciumoxidschicht mit einer Dicke von etwa I μιη voneinander getrennt. Die dielektrische Oxidschicht wird in den nahezu quadratischen Fenstern mit Seiten von 15 um dadurch gebildet, daß die Scheibe während 15 Minuten in ein Bad von rauchender Salpetersäure bei Zimmertemperatur eingetaucht wird. Die gebildete dielektrische Schicht weist eine Durchschlagspannung auf, die höher als IO V und niedriger als 15 V ist, während zwischen den beiden durch die dielektrische Schicht voreinander getrennten Leitern der Leckstrom in der Größenordnung von I μΑ bei einer Spannung von 3 V liegt. Die Kontakte werden von Spannungsimpulsen mit einem Höchstwert von 13 bis 15 V und von höchstens 1 μΑ geschlossen; der Durchschlag führt in diesen Kontakten einen Widerstand von weniger als 10 Ω herbei.
Kontakte, die in einer Halbleiterscheibe der eben beschriebenen Art angebracht sind, finden in programmierbaren »read-oniy«-Speichern Anwendung, wie in der Speichermatrix, deren Schaltbild in Fig.4 dargestellt ist. Dieser Speicher wird aus einer -YK-Matrix hergestellt, die in Zeilen und Spalten angeordnete Transistoren enthält, deren Basis-Elektroden über Spalten miteinander verbunden sind. Die Emitter werden über Zeilen miteinander verbunden, aber die Daten, die der Speicher enthalten muß, werden dadurch in den Speicher eingeführt, daß eine bestimmte Selektion der in die Schaltung aufzunehmenden Transistoren stattfindet. Die Selektion erfolgt an -*:η Emitterverbindungen: bestimmte Verbindungen (wie bei 43) müssen angebracht und andere (wie bei 44) müssen weggelassen werden.
Jeder Transistor kann z. B. die in der Draufsicht nach Fig.2 (in der die Isolierschichten transparent dargestellt sind) gezeigte Form aufweisen. Das Substrat 21 dient in diesem Falle als Kollektor, in den die Basis 24 eindiffundiert ist. In diese Basis wird der Emitter 25 eindiffundiert. Eine erste Isolierschicht bedeckt die Scheibe und die Öffnungen werden in dieser Isolierschicht derart angebracht, daß eine Fläche 28 an der Oberfläche jedes Emitters 25 und zwei Flächen 26a und 266 an der Oberfläche jeder Basis 24 bedeckt werden. Ein erstes Muster von Metalleitern 23, 27, 29 wird niedergeschlagen und eine neue Isolierschicht wird die Scheibe bedecken. Öffnungen 30 werden in dieser
Isolierschicht angebracht und legen Kontaktzonen auf den Leitern 29 frei. Eine Oxidschicht wird auf diesen Zonen gebildet, wonach ein zweites Muster von Metalleitern niedergeschlagen wird und die den Linien 1 bis 7 der Fig.4 entsprechenden Streifen 22 bildet und die Flächen 30 bedeckt. Für jeden Transistor, der in der Schaltung angebracht werden muß, wird die die Fläche
30 bedenkende dielektrische Schicht mit Hilfe eines oder meh?erer den notwendigen Kurzschluß herbeiführender Spannungsimpulse durchbrochen.
Der Schnitt nach F i g. 3 entspricht nahezu einem Schnitt längs der Linie II der F i g. 2. Der Emitter 33 und die Basis 32 sind in das den Kollektor bildende Substrat
31 eindiffundiert. Die Streifen, die mit bestimmten
Emittern verbunden werden können, sind mit 36 bezeichnet. Eine dünne dielektrische Schicht 37 wird durch Oxidation an den gewünschten Kontaktpunkten der lokalisierten leitenden Schicht 35 gebildet, die mit
ΐ einem Emitter 33 einen Kontakt bildet. Die Isolierschichten, die die leitenden Schichten voneinander und vom Substrat trennen, sind mit 38 und 34 bezeichnet. Wenn ein Emitter 33 mit einem Streifen 36 verbunden werden muß, muß die Schicht 37 durchbrochen werden;
ίο zu diesem Zweck werden ein oder mehrere Stromimpulse durch diese Schicht geschickt, indem die erforderliche Spannung zwischen den Leitern 35 und 36 angelegt wird.
Hierzu 2 Blatt Zeichnungen

Claims (3)

  1. Patentansprüche:
    IT Verfahren zur Herstellung von Zwischenverbindungen in ejnpr monolithischen planeren Halbleiteranordnung, {lie mi! Metalleitern versehen ist, die in zwei durch eine Isolierschicht voneinander getrennten aufeinander.folgenden Schichten gebildet sind, wobei Kontakte zwischen zu den zwei durch die erwähnte Isolierschicht voneinander getrennten Schichten gehörenden Leitern an bestimmten Punkten dadurch angebracht werden, daß in der erwähnten Isolierschicht Fenster angebracht werden, und daß eine zweite Schicht von Metalleitern niedergeschlagen wird, dadurch gekennzeichnet, daß vor dem Niederschlagen der zweiten Metallschicht auf der Oberfläche der durch die Fenster freigelegten Rächen der ersten Me:aII-schicht eine relativ zur erwähnten Isolierschicht dünne dielektrische Oxidschicht durch Oxidation der freigelegten Oberflächen der ersten Metallschicht angebracht wird und nachher durch das Anlegen einer Spannung zwischen den beiden zu beiden Seiten der dielektrischen Oxidschicht liegenden Leitern an den erwähnten bestimmten Punkten, die mindestens gleich der Durchschlagsspannung dieser dielektrischen Oxidschicht ist, durchbrochen oder zumindest lokal leitend gemacht wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Leiter durch Aufdampfen von Aluminium hergestellt werden, so daß die dielektrische Oxidschicht im wesentlichen aus Aluminiumoxid besteht, und daß die Isolierschicht, die die beiden Schichten von Aluminiumleitern voneinander trennt, aus Siliciumdioxid hergestellt wird.
  3. 3. Verfahren nach eirem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dap die dielektrische Oxidschicht dadurch gebildet wird, daß die Halbleiteranordnung in ein oxidierendes Bad getaucht wird, wobei kein Strom von außen her zugeführt wird.
DE2217538A 1971-04-23 1972-04-12 Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung Expired DE2217538C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7114550A FR2134172B1 (de) 1971-04-23 1971-04-23

Publications (3)

Publication Number Publication Date
DE2217538A1 DE2217538A1 (de) 1972-10-26
DE2217538B2 true DE2217538B2 (de) 1981-04-09
DE2217538C3 DE2217538C3 (de) 1981-12-03

Family

ID=9075831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2217538A Expired DE2217538C3 (de) 1971-04-23 1972-04-12 Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung

Country Status (9)

Country Link
US (1) US3787822A (de)
JP (1) JPS515278B2 (de)
AU (1) AU4142672A (de)
CA (1) CA970074A (de)
DE (1) DE2217538C3 (de)
FR (1) FR2134172B1 (de)
GB (1) GB1384785A (de)
IT (1) IT954729B (de)
NL (1) NL7205115A (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967251A (en) * 1975-04-17 1976-06-29 Xerox Corporation User variable computer memory module
JPS51123088A (en) * 1975-04-18 1976-10-27 Sanyo Electric Co Ltd Semiconducter ic device and its mask making method
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element
US4502208A (en) * 1979-01-02 1985-03-05 Texas Instruments Incorporated Method of making high density VMOS electrically-programmable ROM
DE3175263D1 (en) * 1981-06-25 1986-10-09 Ibm Electrically programmable read-only memory
US4543594A (en) * 1982-09-07 1985-09-24 Intel Corporation Fusible link employing capacitor structure
FR2535887A1 (fr) * 1982-11-04 1984-05-11 Thomson Csf Procede de fabrication d'une structure logique integree programmee selon une configuration preetablie fixe
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4943538A (en) * 1986-05-09 1990-07-24 Actel Corporation Programmable low impedance anti-fuse element
US4823181A (en) * 1986-05-09 1989-04-18 Actel Corporation Programmable low impedance anti-fuse element
US5367208A (en) * 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
GB2222024B (en) * 1988-08-18 1992-02-19 Stc Plc Improvements in integrated circuits
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
US5369054A (en) * 1993-07-07 1994-11-29 Actel Corporation Circuits for ESD protection of metal-to-metal antifuses during processing
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5633189A (en) * 1994-08-01 1997-05-27 Actel Corporation Method of making metal to metal antifuse
US7153756B1 (en) * 1998-08-04 2006-12-26 Texas Instruments Incorporated Bonded SOI with buried interconnect to handle or device wafer
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6385074B1 (en) 1998-11-16 2002-05-07 Matrix Semiconductor, Inc. Integrated circuit structure including three-dimensional memory array
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6631085B2 (en) * 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
EP2988331B1 (de) 2000-08-14 2019-01-09 SanDisk Technologies LLC Halbleiterspeicherbauelement
US6624011B1 (en) 2000-08-14 2003-09-23 Matrix Semiconductor, Inc. Thermal processing for three dimensional circuits
US6580124B1 (en) 2000-08-14 2003-06-17 Matrix Semiconductor Inc. Multigate semiconductor device with vertical channel current and method of fabrication
US6661730B1 (en) 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6545898B1 (en) 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US6853049B2 (en) * 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US20090272958A1 (en) * 2008-05-02 2009-11-05 Klaus-Dieter Ufert Resistive Memory
US8049299B2 (en) * 2009-02-25 2011-11-01 Freescale Semiconductor, Inc. Antifuses with curved breakdown regions
US20100283053A1 (en) * 2009-05-11 2010-11-11 Sandisk 3D Llc Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3245051A (en) * 1960-11-16 1966-04-05 John H Robb Information storage matrices
GB994814A (en) * 1961-09-29 1965-06-10 Ibm Protective cover for electrical conductor bodies
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
US3481777A (en) * 1967-02-17 1969-12-02 Ibm Electroless coating method for making printed circuits
US3447961A (en) * 1967-03-20 1969-06-03 Us Navy Movable substrate method of vaporizing and depositing electrode material layers on the substrate
US3510728A (en) * 1967-09-08 1970-05-05 Motorola Inc Isolation of multiple layer metal circuits with low temperature phosphorus silicates
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
US3634929A (en) * 1968-11-02 1972-01-18 Tokyo Shibaura Electric Co Method of manufacturing semiconductor integrated circuits
US3576549A (en) * 1969-04-14 1971-04-27 Cogar Corp Semiconductor device, method, and memory array
US3702786A (en) * 1970-10-28 1972-11-14 Rca Corp Mos transistor with aluminum oxide gate dielectric
JPS5210371B2 (de) * 1972-08-16 1977-03-23

Also Published As

Publication number Publication date
DE2217538A1 (de) 1972-10-26
NL7205115A (de) 1972-10-25
DE2217538C3 (de) 1981-12-03
US3787822A (en) 1974-01-22
FR2134172B1 (de) 1977-03-18
JPS4849385A (de) 1973-07-12
IT954729B (it) 1973-09-15
AU4142672A (en) 1973-10-25
GB1384785A (en) 1975-02-19
JPS515278B2 (de) 1976-02-18
CA970074A (en) 1975-06-24
FR2134172A1 (de) 1972-12-08

Similar Documents

Publication Publication Date Title
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE1514818C3 (de)
DE2841467C2 (de) Programmierbarer Festwertspeicher
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE4126046C2 (de) Herstellungsverfahren für einen DRAM-Speicherzellenkondensator
CH444969A (de) Kontaktierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE19935947A1 (de) Verfahren zum Ausbilden einer Mehrebenen-Zwischenverbindung in einem ferroelektrischen Speicherbauelement
DE19515347C2 (de) Elektrodenstruktur und Kondensator mit Materialien mit hoher Dielektrizitätskonstante
DE1207511B (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE4029256C2 (de) Halbleiterspeichervorrichtung mit wenigstens einer DRAM-Speicherzelle und Verfahren zu deren Herstellung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2646404A1 (de) Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2632049A1 (de) Erhabene kontaktflecken bei halbleiterbauelementen und verfahren zur herstellung
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE2202520A1 (de) Metall-Isolieraufbau
DE2140108A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE69735919T2 (de) Ein verfahren zur herstellung einer monolithischen mikrowellenschaltung mit dicken leitern
DE3035933C2 (de) Pyroelektrischer Detektor sowie Verfahren zur Herstellung eines solchen Detektors
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE4311509C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1564136A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee