DE2236279A1 - Verfahren zur herstellung von oberflaechen-feldeffekttransistoren, vorzugsweise komplementaeren oberflaechen-feldeffekttransistoren - Google Patents

Verfahren zur herstellung von oberflaechen-feldeffekttransistoren, vorzugsweise komplementaeren oberflaechen-feldeffekttransistoren

Info

Publication number
DE2236279A1
DE2236279A1 DE2236279A DE2236279A DE2236279A1 DE 2236279 A1 DE2236279 A1 DE 2236279A1 DE 2236279 A DE2236279 A DE 2236279A DE 2236279 A DE2236279 A DE 2236279A DE 2236279 A1 DE2236279 A1 DE 2236279A1
Authority
DE
Germany
Prior art keywords
substrate
field effect
surface field
layer
effect transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2236279A
Other languages
English (en)
Inventor
Frank Joseph Barone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2236279A1 publication Critical patent/DE2236279A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/015—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/07—Guard rings and cmos

Description

DIPL.-ING. LEO FLEUCHAUS DR.-ING. HANSLEYH
München 71, 13. Juli 1972
Melchiorstr. 42
Unser Zeichen: M2 7IP-830
Motorola, Inc.
9401 West Grand Avenue
Franklin Park, Illinois
V.St.A.
Verfahren zurHerstellung von Oberflächen-Feldeffekttransistoren, vorzugsweise komplementären Oberflächen-Feldeffekttransistoren
Die Erfindung betrifft ein Verfahren zu Herstellung von Oberflächen-Feldeffekttransistoren mit niedriger Tor-Schwellwertspannung und geringem Leckstrom, wobei in der Oberfläche eines kristallinen Halbleitersubstrats durch Diffusion die Funktionsbereiche des Oberflächen-Feldeffekttransistors ausgebildet werden, und insbesondere ein Verfahren zur Herstellung von komplementären Oberflächen-Feldeffekttransistoren in einem integrierten oder monolithischen Halbleiteraufbau.
Oberflächen-Feldeffekttransistoren werden vielseitig verwendet. Eine wichtige Anwendungsart, insbesondere für Logikschaltungen, besteht in einem komplementären Aufbau von zwei Oberflächen-Feldeffekttransistoren mit Kanalstrecken entgegengesetzter Leitfähigkeit. Die Zusammenschaltung von komplemen-
HM i;41;ö;^O tären
309808/Ö8Ö8
M271P-83O 1
tären Oberflächen-Feldeffekttransistoren in geeigneter Weise führt zu einer Umkehrstufe für die Spannung. Solche Umkehrstufen können zur Herstellung von NOR-Gattern sowie NAND-Gattern und Obertragungsgattern Verwendung finden. Mehrere dieser Gatter können zu Flip-Flops oder anderen logischen Schaltkreisen zusammengeschaltet werden* Wenn bei einem solchen Schaltungsaufbau die Transistoren keine ausreichend hohe Qualität aufweisen, d.h. wenn ihre Leckspannung verhältnismässig hoch ist, kannjkein zufriedenstellendes Arbeiten der aus ihnen gebildeten Schaltungen erwartet werden. Wenn ausserdem die zusammengeschalteten Transistoren eine hohe Tor-Schwellwertspannung aufweist»,·"* wird die für den Betrieb solcher Logikschaltung/benötigte Versorgungsspannung verhältnismässig hoch, selbst wenn nur geringe Leckverluste auftreten.
Es wurde bereits vorgeschlagen, komplementäre Oberflächen-Feldeffekttransistoren in einer solchen Weise aufzubauen, dass ein wannenförmiger Bereich mit P-leitender Dotierung in einem kristallinen Halbleitersubstrat mit N-leitender Dotierung eindiffundiert wird. Anschliessend werden die P-leitenden Quellen- und Senkenbereiche in dem N-leitenden Substrat und die N-leitenden Quellen- und Senkenbereiche im P-leitenden, wannenförmigen Bereich durch Diffusion hergestellt. Die auf diese Weise aufgebauten komplementären Oberflächen-Feldeffekttransistoren werden danach bezüglich der auftretenden Leckströme, sowie der Tor-Schwellwertspannungen überprüft. Wenn dabei bestimmte Toleranzgrenzen überschritten werden, sind die Halbleiteranordnungen in der Regel nicht mehr verwendbar. Diese Tatsache bewirkt, dass die Ausbeute bei der Herstellung von komplementären Oberflächen-Feldeffekttransistoren verhältnismässig ungünstig ist.und damit diese Elemente entsprechend teuer werden. Die für solche komplementären Oberflächen-Feldeffekttransi-
- 2 - stören
309808/0303
M271P-83O
■ *·
stören akzeptierbare Tor-Schwellwertspannung liegt in der Grössenordnung von 3 bis 4 Volt. Derartige Elemente sind ohne weiteres verwendbar, jedoch ist es wünschenswert, dass die Tor-Schwellwertspannung niedriger liegt, um Schaltungen, die komplementäre Oberflächen-Feldeffekttransistoren umfassen, mit entsprechend geringerer Versorgungsspannung betreiben zu können.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur Schaffung von monolithischen Oberflächen-Feldeffekttransistoren mit niedriger Tor-Schwellwerspannung und geringem Lfeckstrom zu schaffen. Ferner soll das Verfahren auch zur Herstellung von in monolithischer Schaltkreisform zusammengeschalteten, komplementären Oberflächen-Feldeffekttransistoren verwendbar sein.
Diese Aufgabe wird ausgehend von dem eingangs erwähnten Verfahren durch die Merkmale des Hauptanspruches erfindungsgemäss dadurch gelöst, dass auf der Rückseite des Substrats eine Siliciumoxydschicht mit einer Dotierung vom einen Leitfähigkeitstyp angebracht wird, dass über dieser dotierten Siliciumoxydschicht eine Schicht aus im wesentlichen reinen Siliciumoxyd angebracht wird, die als Deckschicht wirteam ist, dass das Erhitzen des Substrats zur Ausbildung der Toroxydschicht für den Oberflächen-Feldeffekttransistor nach dem Anbringen der Oxydschichten auf der Rückseite des Substrats erfolgt und durch dieses Erhitzen diese Dotierung in der rückwärtigen dotierten Siliciumoxydschicht die Kristallstruktur derart in Spannung versetzt, dass Störstellen im Kristall aus dem Funktionsbereich des Oberflächen-Feldeffekttransistors gegen die rückwärtige Siliciumschicht wandern und dadurch die Stabilität erhöhen, sowie den Leckstrom verringern.
Weitere Merkmale und Ausgestaltungen der Erfindung sind-
- 3 - Gegenstand
309808/0808
M271P-83O
Gegenstand von Unteransprüchen.
Ein nach dem erfindungsgemässen Verfahren hergestellter Oberflächen-Feldeffekttransistor bzw. komplementäre Oberflächen-Feldeffekttransistoranordnung bietet den Vorteil, dass die Verringerung der Leckströme durch das Vorsehen einer Getterschicht auf der Rückseite des Substrats über das Mass hinaus verringert werden kann, wie es bereits durch bekannte Schutzringbereiche in der Oberfläche des Funktionsbereiches der Oberflächen-Feldeffekttransistoren möglich ist. Zu der Verringerung der Leckverluste trägt auch die erfindungsgemässe erste sorgfältige Reinigung des Substrats bei. Das Verringern der Tor-Schwellwertspannung wird durch ein Verringern der Grenzschichtladung zwischen der Torisolation und dem Halbleitersubstrat bewirkt, indem der Halbleiteraufbau in einer Edelgasatmosphäre geglüht wird.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispieles in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen:
Fig. 1 das Schaltbild einer häufigen Anwendungsart komplementärer Oberflächen-Feldeffekttransistoren;
Fig. 2 einen Verfahrensschritt bei der Herstellung komplementärer Oberflächen-Feldeffekttransistoren, wobei ein wannenförmiger Bereich aus P-leitendem Material in einem N-leitenden Substrat angebracht wird;
Fig. 3 einen Verfahrensschritt zum Diffundieren von Schutzringen im Substrat ausserhalb des wannen-
- 4 - förmigen
309808/08 0 Ö
*> M271P-83O
förmigen Bereiches bei gleichzeitiger Diffusion des Quellen- und Senkenbereiches in dem wannenförmigen Bereich;
Fig. 4 den Verfahrensschritt der Diffusion des Quellen- und Senkenbereiches im Substrat ausserhalb des wannenförmigen.Bereiches und der Diffusion eines Schutzringes im wannenförmigen Bereich, sowie das Vorsehen einer Getterschicht für das Substrat;
Fig. 5 den Verfahrensschritt zur Anbringung der Torisolation;
Fig. 6 den Verfahrensschritt für das Anbringen der Metallisationsflächen an den Quellen, Senken und Toren, um damit den komplementären Oberflächen-Feldeffekttransistor fertigzustellen.
Gemäss Fig. 1 umfasst der Feldeffekttransistor mit P-leitender Kanalstrecke 10 eine Senke 14, eine Quelle 12 und ein Tor 164 Das von der Linie 18 repräsentierte Substrat ist mit der Quelle 12 kurzgeschlossen. Ein Pfeil 20, der von dem Substrat 18 weggerichtet ist, deutet an, dass es sich bei dem Feldeffekttransistor um einen solchen mit einer P-leitenden Kanalstrecke handelt. Das Anlegen einer, über die Schwellwertspannung ansteigenden negativen Spannung an das Tor 16 des Feldeffekttransistors 10, verursacht ein Ansteigen des Stromflusses zwischen der Senke 14 und der Quelle 12. Ein Feldeffekttransistor mit einer N-leitenden Kanalstrecke 22 umfasst ein Tor 23, ein Substrat 24, eine Quelle 25, sowie eine Senke 23a und ist durch die Richtung eines Pfeiles 24 als Feldeffekttransistor mit N-leitender Kanalstrecke gekennzeichnet. Das Anlegen einer über die Schwellwertspannung am Tor des Feldeffekttransistors 22 hinaus ansteigenden positiven Spannung verursacht
- 5 - einen
309808/0808
M271P-83O
einen Stromfluss zwischen der Senke und der Quelle dieses Feldeffekttransistors 22. Die Senke 14 sowie die Quelle des Feldeffekttransistors 10 sind in Serie zu der Senke 23a und der Quelle 25 des Feldeffekttransistors 22 geschaltet. Die Tore der beiden Transistoren 10 und 22 sind parallel geschaltet und liegen an der Eingangsklemme 26. Wenn an dieser Eingangsklemme 26 die Spannung den Wert 0 annimmt» wird der Transistor 10 leitend und der Transistor 22 nichtleitend. Die Spannung am Verbindungspunkt der Senke des Transistors 10 mit der Senke des Transistors 22 nimmt einen verhältnismässig hohen Wert an und steht an der Ausgangsklemme zur Verfügung. Wenn die Spannung an der Eingangsklemme 26 in positiver Richtung ansteigt, wird der Transistor 10 nichtleitend und der Transistor 22 leitend, sodass die Spannung an der Ausgangsklemme 28 auf einen niedrigen Wert abfällt. Die Halbleiteranordnung gemäss Fig. 1 stellt damit eine Spannungsumkehrstufe mit verhältnismässig hoher Impedanz dar, die in den beiden extremen Leitfähigkeitsbedingungen nahezu keinen Strom zieht. Der während der Änderung der Leitfähigkeitsbedingungen gezogene Strom ist eine Funktion der Arbeitsgeschwindigkeit, sowie des Wertes der wirksamen Last und der parasitären Kapazitäten der komplementären Oberflächen-Feldeffekttransistoren. Wenn die beiden komplementären Transistoren auf einem Substrat zusammengeschaltet sind, besteht die Gefahr, dass ein Leckstrom zwischen den Elektroden der beiden Transistoren fliesst, ohne dass dieser von der an die Eingangsklemme 26 angelegten Eingangsspannung beeinflusst wird. Dies bedingt eine fehlerhafte Wirkungsweise der Halbleiteranordnung. Wenn die Tor-Schwellwertspannung für die beiden Transistoren einen verhältnismässig hohen. Wert annimmt, wird die Eingangsklemme 26 auf diese Spannung angehoben und von der Aussteuerungsspannung überlagert. Deshalb sind höhere Steuerspannungen erforderlich, wenn kom-
- 6 - plementäre
309808/0808
*·, M271P-83O.
plementäre Oberflächen-Feldeffekttransistoren mit verhältnismässig hoher Tor-Schwellwertspannung verwendet werden, als dies der Fall wäre, wenn die Tor-Schwellwertspannung der verwendeten Oberflächen-Feldeffekttransistoren verhältnismässig niedrig wäre. Ausserdem wird,durch die Verwendung von Feldeffekttransistoren mit hoher Schwellwert spannung, eine Verringerung der oberen Grenzfrequenz und der Arbeitsgeschwindigkeit bedingt,eine höhere Versorgungsspannung benötigt und eine Vergrösserung des Ruhe-Leckstromes bewirkt. Um diese Nachteile zu überwinden, sieht die Erfindung ein Verfahren vor, um einen integrierten oder monolithischen, komplementären Oberflächen-Feldeffekttransistoraufbau zu schaffen, der einen kleinen Leckstrom und eine niedrige Tor-Schwellwertspannung aufweist. Dieses Verfahren wird anhand der Fig. 2 bis 6 beschrieben.
Als Ausgangsmaterial für die Herstellung der komplementären Oberflächen-Feldeffekttransistoren wird gemäss der beispielsweisen Ausführungsform nach Fig. 2 eine in geeigneter Weise vorbereitete und N-leitende monolithische Siliciumscheibe als Substrat 30 verwendet, das einen Widerstand von etwa 4-6 Ohm cm hat. Die Zubereitung des Substrats umfasst das Abätzen von einer etwa 10/um der Oberfläche in Salzsäure. Mit diesem Ätzschritt werden mögliche Beschädigungen beseitigt, die bei der Herstellung der Scheibe entstanden sein können. Wenn man auf die Beseitigung dieser Beschädigungen verzichtet, sind hohe Leckströme bei dem fertiggestellten Produkt nahezu unvermeidlich. Über der derart präparierten Oberfläche der Halbleiterscheibe wird eine Siliciumoxydschicht angebracht. Wenn diese Siliciumoxydschicht durch thermische Oxydation des Substrats 30 gebildet wird, entsteht das Oxyd in der Form von SiO. wobei χ eine Zahl zwischen 1,7 und 3 sein kann. Aus diesem
- 7 - Grund
30980B/08Q8
M271P-83O
Grund wird auch nachfolgend nur von einem Oxyd gesprochen und nicht von SiO2, das ebenfalls Verwendung finden kann, jedoch durch in der Regel beim Niederschlagen des Oxyds aus der Dampfatmosphäre entsteht. In das Substrat 30 wird durch eine Öffnung 33 im Siliciumoxyd ein wannenförmiger Bereich 32 mit P-Leitung diffundiert, der ungefähr 10,um tief ist. Die Dichte der P-leitenden Störstellen in dem wannenförmigen Bereich 32 liegt in einem Bereich von etwa 1 bis etwa 5 χ 10 Atome/cm . Das Material des wannenförmigen Bereiches 32 hat eine etwas höhere Störstellenkonzentration als das Substrat 30. Die zunächst aufgebrachte Oxydschicht wird wieder abgeätzt und eine neue Oxydschicht 34 auf der Oberfläche des Substrats 30 angebracht. In diese Oxydschicht werden gemäss Fig. 3 Löcher geätzt und eine Diffusion mit N-leitendem Dotierungsmaterial vorgenommen. Als Ergebnis dieser Diffusion entstehen entsprechend den in der Oxydschicht 34 vorgesehenen Öffnungen N -leitende Schutzringe 36, 38 und 40 im N-leitenden Teil der Oberfläche des Substrats 30 und N -leitende Bereiche 42 und 44 im wannenfömigen Bereich 32, die als Quelle und Senke eines Oberflächen-Feldeffekttransistors mit N-leitender Kanalstrecke Verwendung finden. Anschliessend wird die Halbleiterscheibe reoxydiert, um die Ätzlöcher aufzufüllen.
In die Oxydschicht 34 werden sodann weitere Löcher geätzt und das Substrat einer Diffusion mit einem P-leitenden Dotierungsmaterial unterzogen. Als F:rgebnis dieser Diffusion entstehen P+-leitende Bereiche 48 und 50 im Substrat 30, die als Quelle und Senke des Oberflächen-Feldeffekttransistors mit P-leitender Kanalstiecke Verwendung finden und ferner P -leitende Schutzrinjibereiche 52 und 54 im wannenförmigen Bereich 32. Anschliessend wird eine weitere Ätzung vorgenommen und zwar über de« Bereich für das Tor-
8 - oxyd
im ■ ι
9 808/ (Ji; (M!
M271P-83O
oxyd und denjenigen Stellen, an welchen die elektrischen Kontaktanschlüsse angebracht werden sollen.
Bis zu diesem Verfahrensschritt verläuft das Verfahren im wesentlichen in herkömmlicher Weise. Der nunmehr folgende VeTfahrensschritt dient dem Anbringen der Getterschicht, welche in Verbindung mit der Toroxydation und den Glütemperaturen eine Verringerung der Leckströme bewirkt. Dieser Verfahrensschritt besteht darin, eine Oxydschicht 56, die mit N-leitenden Störstellen dotiert ist, auf der Rückseite des Substrats 30 anzubringen. Dieses Dotierungsmaterial umfasst grosse Atome, z.B. phossilares Glas (phossil glass). Dieses phossilare Glas hat etwa
20 3
1 χ 10 N-leitende Atome bzw. Phosphoratome pro cm . Die Schicht 56 wird bei einer Temperatur von etwa 450° C aufgedampft und ist ungefähr 5000 K dick. Anschliessend wird eine Dickschicht 58 aus purem Siliciumoxyd mit einer Dicke von etwa 2000 Ä über der phossilaren Glasschicht bei ebenfalls etwa 450° C aufgebracht. Diese Dickschicht dient dazu, ein Ausdiffundieren von Stötstellenatomen in den Brennofen im Gegensatz zu dem Ausdiffundieren in das Substrat zu verhindern und um die Getterfunktion zu bewirken. Das Niederschlagen der Schichten 56 und 58 hat keinen schädlichen Einfluss auf die obere Fläche des Substrats 30, da bei der Bearbeitungstemperatur von etwa 450 C der Dampfdruck des Phosphors in der Schicht 56 niedrig genug ist, um ein Selbst- oder automatisches Dotieren zu verhindern.
Das Substrat wird anschliessend einem wichtigen Reinigungsprozess unterzogen, um von denjenigen Oberflächen, auf welchen das Toroxyd aufgewachsen werden soll, Störstellenatome zu entfernen. Die gewünschte, niedrige Tor-Schwellwert spannung ist zumindest teilweise abhängig von
- 9 - diesem
3 f) ·) B (1 B / 0 8 ü i)
M271P-83O &
diesem Reinigungsprozess. Der Reinigungsprozess umfasst zunächst ein Eintauchen des soweit fertiggestellten Substrats 30 in heisse Chromsäure für 10 Minuten, wobei die Temperatur der Chromsäure etwa bei 100° C liegt. Anschliessend wird das Substrat für etwa 5 Minuten in entionisiertem Wasser ausgespült und sodann in eine Ätzlösung für etwa 10 Sekunden eingetaucht, die aus etwa 15 Gewichtsanteilen Ammoniumfluorid, einem Teil Wasserstofffluorid und 4 Gewichtsanteilen entionisiertem Wasser besteht. Sodann wird das Substrat erneut in besonders reinem, entionisiertem Wasser für etwa 15 Minuten ausgewaschen und schliesslich mit trockenem, gefiltertem Stickstoffgas trockengeblasen.
Als nächster Verfahrensschritt wird die in Fig. 5 dargestellte Toroxydschicht 60 zwischen der Quelle 48 und der Senke 50, sowie die Toroxydschicht 62 zwischen der Quelle 42 und der Senke 44 thermisch bei einer Temperatur von etwa 1115° C bis zu einer Dicke von etwa 1 Ä aufgewachsen. Die Temperatur für diesen Verfahrensschritt löst die Getterfunktion des phossilaren Glases aus, wodurch der bereits erwähnte Leckstrom in dem gesamten Aufbau verringert wird. Die Toroxydschichten 60 und 62 werden entweder in einer trockenen Sauerstoffatmosphäre oder in einer nassen Sauerstoffatmosphäre aufgewachsen, wobei für die nasse Sauerstoffatmosphäre der Sauerstoff durch Wasser bei einer Temperatur von 70° C hindurchgeleitet wird. Die Oxydationsgeschwindigkeit bewirkt eine hohe Dichte für die Grenzschichtladung unter den Toroxydschichten 60 und 62, und zwar an der Grenzschicht zwischen der Torisolation und dem Substrat 30. Diese Grenzschichtladung, die bis etwa 5 χ 10 Ladungen/cm2 ansteigen kann, hebt die Tor-Schwellwertspannung der Feldeffekttransistoren wesentlich an.
- 10 - Die
3 0 9 8 0 {} / f) 8 (J 8
I M271P-83O
Die erwähnte Grenzschichtladung wird auf etwa 1 χ 10 Ladungen pro cm durch das Glühen des Kristalles bei etwa 1115° C in einer Edelgasatmosphäre aus Stickstoff oder Argon verringert, wobei dieses Glühen für eine Zeitdauer aufrechterhalten wird, die nicht kürzer als die doppelte für das Aufwachsen der Toroxydschichten 60 und 62 benötigte Zeit ist. Durch diesen Glühschritt wird die TorrSchwellwertspannung des Halbleiteraufbaus verkleinert. Es sei in diesem Zusammenhang auch erwähnt, dass während dieses Glühens allein wegen der Einwirkung der erhöhten Temperatur eine weitere Getterfunktion abläuft. Somit tritt die Getterwirkung beim Erhitzen jeglicher Art in einer Umgebung auf, während das Verringern der Tor-Schwellwertspannung durch das Glühen in der Edelgasatmosphäre erzielt wird. Wie bereits erwähnt, hängt die Dauer für das Wachsen der Torisolation davon ab, ob diese Toroxydschicht 60 bzw. 62 in einer trockenen oder nassen Sauerstoffatmosphäre aufgewachsen
' 10 2
wird. Bei einem Wert von 1 χ 10 Ladungen/cm haben die Grenzschichtladungen wenig Einfluss auf die Tor-Schwellwertspannung. Diese Tor-Schwellwertspannung liegt bei geglühten Feldeffekttransistoren bei etwa 1,3 bis 2,2 Volt für beide Oberflächen-Feldeffekttransistoren. Während der Toroxydation und dem Glühschritt werden die N-leitenden, d.h. im vorliegenden Fall die Phosphorstöratome des phossilaren Glases der Schicht 56 zurück in das monokristalline Substrat 30 getrieben, wie es in Fig. 6 als N+-leitender Bereich 90 dargestellt ist. Dabei tritt aufgrund der Grosse der Atome eine starke Spannung und Beschädigung auf, die eine Gitterstörung im Kristall 30 bewirkt. Dies verursacht Verunreinigungen, und zwar häuptsächlich in Form schwerer Metalle wie Kupfer und Mangan, vom oberen Teil des Substrats 30, in dem die Transistorwirkung stattfindet, nach unten zu wandern.
- 11 - Mc
BAD OBIGINAt
3 0 9 fi 0 P I 0 B 0 Ü
M271P-83O
/It
Die hohe Spannungsenergie der unter hohem Druck stehenden Teile des Kristalles 30 wird durch diese Wanderung der Störstellen gemindert. Damit wirkt der untere, mit Phosphor dotierte Teil 90 des Substratkristalles 30 als Getter für Verunreinigungen.
Während der Toroxydation wächst die Oxydschicht 34 in den Bereichen der Löcher und wird in den nicht mit Löchern versehenen Bereichen dicker. Damit wächst ein Oxyd nicht nur über den Kanalbereichen sondern auch auf der Bodenfläche der Löcher über den Quellen- und Senkenbereichen, wie in Fig. 5 erkennbar.
Entsprechend der Darstellung gemäss Fig. 6 werden Löcher über den verschiedenen Quellen- und Senkenbereichen eingeschnitten, wobei die Schichten 56 und 58 nicht abgedeckt werden, sodass sie bei dem Ätzvorgang mitweggeätzt werden. Die Toroxydschichten 60 und 62 werden sodann sorgfältig gereinigt, wie dies auch für all die Oberflächen in Betracht kommt, die mit einer Kontaktmetallisation überzogen werden sollen. Es sei besonders hervorgehoben, dass die zwei vorausstehend erwähnten Reinigungsschritte wesentlich dazu beitragen, die Leckströme und die Schwellwertspannung zu verringern, und zwar in Verbindung mit der Getterwirkung der phossilaren Glasschicht und durch die Einwirkung des Glilvorganges. Über den Quellen - und Senkenbereichen, sowie auf der Torisolation wird eine Kontaktmetallisation, z.B. in Form eines Aluminiums, angebracht. Dies wird in der Regel durch an einem Wolframdraht hängende Aluminiumteile vorgenommen, um das Aluminium zu verdampfen. Es wurde jedoch festgestellt, dass die Verwendung eines Wolframdrahtes als Wärmequelle auch Verunreinigungen, wie z.B. Natrium,auf dem Kristall niederschlagen kann. Dieses Natrium wandert in die Torisolation 60 und 62 und bewirkt eine Instabilität für die Transistoren. Wenn ein Tantaldraht als Wärmequelle
- 12 - für
3 0 9 8 0 3/0808
M271P-83O λ*
für das Verdampfen des Aluminiums Verwendung findet, entsteht ein reiner Aluminiumdampf, wodurch die Instabilität der Transistoren vermieden werden kann. Die Kontaktmetallisation wird anschliessend durch Abätzen des Aluminiums vom Substrat in Bereichen, in welchen keine Kontakte benötigt werden, entfernt. Anschliessend wird der Halbleiteraufbau passiviert, d.h. eine Schicht aus phossilarem Glas über der gesamten Halbleiteranordnung angebracht. Dieses Passivieren ist bekannt und nicht mehr dargestellt. Die verschiedenen Anschlussleitungen 64, 68, 70, 72 und 74, die in der Regel aus Aluminium bestehen, ragen durch freigeätzte öffnungen in der passivierenden Schicht. Die Schutzringe 36, 38, 40, 52 und 54, sowie die Getterwirkung aufgrund der Schicht 56 beim Erwärmen und die vorausstehend beschriebene Reinigung bewirken eine starke Verringerung der Leckströme in den auf diese Weise hergestellten komplementären Oberflächen-Feldeffekttransistoren. Die erwähnten Reinigungsschritte, sowie das Glühen,verringern ferner die Tor-Schwellwertspannung, sowohl für den Feldeffekttransistor mit N-leitender als auch mit P-leitender Kanalstrecke.
Damit lässt sich ein sehr hochqualitativer, komplementärer Oberflächen-Feldeffekttransistor^aufbau in integrierter Schaltkreisform schaffen, bei dem durch die Getterschicht des phossilaren Glases auf der Rückseite des Substrats, welche vor der Anbringung der Toroxydation ausgebildet wird, eine wesentliche Verringerung der Tor-Schwellwertspannung und der Leckströme erzielen. Die Getterschicht bewirkt während der Toroxydation die Verringerung der Leckströme für den gesamten Transistoraufbau, wobei durch das Glühen nach der Toroxydation in einer Edelgasatmosphäre die Tor-Schwellwertspannung der Transistoren herabgesetzt wird. Hierzu tragen auch die beiden Reinigungsschritte ganz wesent-
- 13 - lieh
JOi--.". :=/',.M)*. W ORIGINAL
Μ271Ρ-83Ο
lieh bei, von denen der eine vor der Toroxydation und der andere vor der Metallisation durchgeführt wird.
- 14 - Patentansprüche
8/080«

Claims (8)

  1. M271P-83O
    Patentansprüche
    Verfahren zu Herstellung von Oberflächen-Feldeffekttransistoren mit niedriger Tor-Schwellwertspannung und geringem Leckstrom, wobei in der Oberfläche eines kristallinen Halbleitersubstrats durch Diffusion die Funktionsbereiche des Oberflächen-Feldeffekttransistors ausgebildet werden, dadurch gekennzeichnet, dass auf der Rückseite des Substrats (30) eine Siliciumoxydschicht mit einer Dotierung vom einen Leitfähigkeitstyp angebracht wird, dass über dieserdotierten Siliciumoxydschicht eine Schicht aus im wesentlichen reinen Siliciumoxyd angebracht wird, die als Deckschicht wirksam ist, dass das Erhitzen des Substrats zur Ausbildung der Toroxydschicht für den Oberflächen-Feldeffekttransistor nach dem Anbringen·der Oxydschichten auf der Rückseite des Substrats erfolgt und durch dieses Erhitzen diese Dotierung in der rückwärtigen dotierten Siliciumoxydschicht die Kristallstruktur derart in Spannung versetzt, dass Störstellen im Kristall aus dem Funktionsbereich des Oberflächen-Feldeffekttransistors gegen die rückwärtige Siliciumschicht wandern und dadurch die Stabilität erhöhen, sowie den Leckstrom verringern.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat zur Reinigung in heisse Chromsäure eingetaucht und anschliessend in entionisiertem Wasser ausgewaschen wird, dass danach das Substrat in eine Lösung aus Ammoniumfluorid, Wasserstofffluorid und
    3Ö980fi /0808
    M271P-83O
    entionisiertem Wasser eingetaucht und danach in entionisiertem Wasser erneut ausgewaschen wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ferner das Substrat in einer Edelgasatmosphäre zur Verringerung der an der Grenze zwischen der Toroxydschicht und dem Substrat gebildeten Grenzschichtladung geglüht wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass nach dem Glühen des Substrats dieses erneut zur Reinigung in heisse Chromsäure getaucht und anschliessend in entionisiertem Wasser ausgewaschen wird, wobei dieser Reinigungsschritt ferner das Eintauchen des Substrats in eine Lösung aus Ammoniumfluorid, Wasserstofffluorid und Wasser, sowie das anschliessende Auswaschen in entionisiertem Wasser umfasst.
  5. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das auf der Rückseite des Substrats angebrachte Gettermaterial aus einem Oxyd besteht, das mit Störstellen vom selben Leitfähigkeitstyp wie das Substrat dotiert wird.
  6. 6. Verfahren nach einem oder mehreren der Ansprüche
    1 bis 5, dadurch gekennzeichnet, dass die rückwärtige dotierte Oxydschicht aus phossilarem Glas besteht, das mit Phosphoratomen dotiert ist.
  7. 7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekenn zeichnet, dass die Deckschicht aus einem umloi.ierten, reinen Siliciumdioxyd besteht.
  8. 8. Verfahren nach Anspruch 1 und 7>, dadurch g e k e η η -
    3 0 9 8 0 8/0 ß (I H
    M271P-83O
    zeichnet, dass das Glühen des Substrats bei einer Temperatur von über 1000° C für eine Zeitdauer durchgeführt wird, die grosser als die für die Oxydation des Toroxyds benötigte Zeitdauer ist.
    Verfahren nach einem oder mehreren der Ansprüche 1 bis 8 zur Herstellung eines komplementären Oberflächen-Feldeffekttransistoraufbaus, dadurch gekennzeichnet, dass in dem Halbleitersubstrat ein wannenförmiger Bereich von einem dem Substrat entgegengesetzten Leitfähigkeitstyp ausgebildet wird, dass in dem Substrat und in dem wannenförmigen Bereich Feldeffekttransistoren mit Kanalstrecken entgegengesetzten Leitfähigkeitstyps ausgebildet werden, und dass nach dem Anbringen der rückseitigen Getterschfchten die Toroxydschichten der beiden Oberflächen-Feldeffekttransistoren durch Erhitzen des Substrats gebildet werden, wobei Störstellen aus dem Substrat vom Funktionsbereich der Oberflächen-Feldeffekttransistoren zur Getterschicht hin wandern, und dass der komplementäre Oberflächen-Feldeffekttransistoraufbau nach einer Reinigung des Substrats geglüht wird.
    ι η π -ι n-'
    Leerseite
DE2236279A 1971-07-28 1972-07-24 Verfahren zur herstellung von oberflaechen-feldeffekttransistoren, vorzugsweise komplementaeren oberflaechen-feldeffekttransistoren Pending DE2236279A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00166903A US3806371A (en) 1971-07-28 1971-07-28 Method of making complementary monolithic insulated gate field effect transistors having low threshold voltage and low leakage current

Publications (1)

Publication Number Publication Date
DE2236279A1 true DE2236279A1 (de) 1973-02-22

Family

ID=22605158

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2236279A Pending DE2236279A1 (de) 1971-07-28 1972-07-24 Verfahren zur herstellung von oberflaechen-feldeffekttransistoren, vorzugsweise komplementaeren oberflaechen-feldeffekttransistoren

Country Status (4)

Country Link
US (1) US3806371A (de)
JP (1) JPS5439992B1 (de)
DE (1) DE2236279A1 (de)
NL (1) NL7209875A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2296938A1 (fr) * 1974-12-30 1976-07-30 Ibm Circuit integre dans lequel les effets de thyratrons parasites ont ete supprimes
EP0110103A1 (de) * 1982-12-03 1984-06-13 International Business Machines Corporation Verfahren zum Herstellen einer CMOS-Struktur

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3920481A (en) * 1974-06-03 1975-11-18 Fairchild Camera Instr Co Process for fabricating insulated gate field effect transistor structure
US4015147A (en) * 1974-06-26 1977-03-29 International Business Machines Corporation Low power transmission line terminator
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
US4040874A (en) * 1975-08-04 1977-08-09 General Electric Company Semiconductor element having a polymeric protective coating and glass coating overlay
US4017340A (en) * 1975-08-04 1977-04-12 General Electric Company Semiconductor element having a polymeric protective coating and glass coating overlay
DE2537559C3 (de) * 1975-08-22 1978-05-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit einem Junction-Feldeffekttransistor und einem komplementären MIS-Feldeffekttransistor
JPS52131483A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Mis-type semiconductor device
US4046606A (en) * 1976-05-10 1977-09-06 Rca Corporation Simultaneous location of areas having different conductivities
US4217149A (en) * 1976-09-08 1980-08-12 Sanyo Electric Co., Ltd. Method of manufacturing complementary insulated gate field effect semiconductor device by multiple implantations and diffusion
US4065783A (en) * 1976-10-18 1977-12-27 Paul Hsiung Ouyang Self-aligned double implanted short channel V-groove MOS device
US4045259A (en) * 1976-10-26 1977-08-30 Harris Corporation Process for fabricating diffused complementary field effect transistors
US4240093A (en) * 1976-12-10 1980-12-16 Rca Corporation Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors
JPS5492175A (en) * 1977-12-29 1979-07-21 Fujitsu Ltd Manufacture of semiconductor device
US4233093A (en) * 1979-04-12 1980-11-11 Pel Chow Process for the manufacture of PNP transistors high power
US4458262A (en) * 1980-05-27 1984-07-03 Supertex, Inc. CMOS Device with ion-implanted channel-stop region and fabrication method therefor
US4435895A (en) * 1982-04-05 1984-03-13 Bell Telephone Laboratories, Incorporated Process for forming complementary integrated circuit devices
GB2140203B (en) * 1983-03-15 1987-01-14 Canon Kk Thin film transistor with wiring layer continuous with the source and drain
US4771009A (en) * 1985-06-17 1988-09-13 Sony Corporation Process for manufacturing semiconductor devices by implantation and diffusion
US4862232A (en) * 1986-09-22 1989-08-29 General Motors Corporation Transistor structure for high temperature logic circuits with insulation around source and drain regions
US5192993A (en) * 1988-09-27 1993-03-09 Kabushiki Kaisha Toshiba Semiconductor device having improved element isolation area
US5289031A (en) * 1990-08-21 1994-02-22 Kabushiki Kaisha Toshiba Semiconductor device capable of blocking contaminants

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2296938A1 (fr) * 1974-12-30 1976-07-30 Ibm Circuit integre dans lequel les effets de thyratrons parasites ont ete supprimes
EP0110103A1 (de) * 1982-12-03 1984-06-13 International Business Machines Corporation Verfahren zum Herstellen einer CMOS-Struktur

Also Published As

Publication number Publication date
NL7209875A (de) 1973-01-30
US3806371A (en) 1974-04-23
JPS5439992B1 (de) 1979-11-30

Similar Documents

Publication Publication Date Title
DE2236279A1 (de) Verfahren zur herstellung von oberflaechen-feldeffekttransistoren, vorzugsweise komplementaeren oberflaechen-feldeffekttransistoren
DE2620155C2 (de)
DE3106202C2 (de)
DE3011982C2 (de)
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4119920C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE1903961A1 (de) Integrierte Halbleiteranordnung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE3823270A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2640525A1 (de) Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch dieses verfahren hergestellt ist
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3442037A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE19653219A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE3109074C2 (de)
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE3131914A1 (de) Leistungs-mos-feldeffekttransistor und verfahren zu seiner herstellung
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE1764180B2 (de) Verfahren zum einstellen der ladungstraeger lebensdauer in einer oertlich begrenzten zone eines halbleiterkoerpers
DE3127996C2 (de)
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE1901186B2 (de) Verfahren zur herstellung einer feldeffekttransistoren und bipolar- transistoren enthaltenden integrierten halbleiterschaltung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung