DE2315986B2 - Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer - Google Patents

Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer

Info

Publication number
DE2315986B2
DE2315986B2 DE2315986A DE2315986A DE2315986B2 DE 2315986 B2 DE2315986 B2 DE 2315986B2 DE 2315986 A DE2315986 A DE 2315986A DE 2315986 A DE2315986 A DE 2315986A DE 2315986 B2 DE2315986 B2 DE 2315986B2
Authority
DE
Germany
Prior art keywords
resistor
circuit part
bits
decoder circuit
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2315986A
Other languages
English (en)
Other versions
DE2315986A1 (de
DE2315986C3 (de
Inventor
Max Dipl.-Ing. 8000 Muenchen Schlichte
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2315986A priority Critical patent/DE2315986C3/de
Priority to AT176274A priority patent/AT335778B/de
Priority to CH328074A priority patent/CH584990A5/xx
Priority to DE2411561A priority patent/DE2411561C3/de
Priority to FR7409451A priority patent/FR2223906B1/fr
Priority to GB1278274A priority patent/GB1462246A/en
Priority to DK169874A priority patent/DK139549C/da
Priority to NLAANVRAGE7404162,A priority patent/NL173228C/xx
Priority to LU69727A priority patent/LU69727A1/xx
Priority to US455664A priority patent/US3906489A/en
Priority to BE142626A priority patent/BE813039A/xx
Priority to JP3553374A priority patent/JPS5325783B2/ja
Priority to IT49860/74A priority patent/IT1005896B/it
Priority to SE7404300A priority patent/SE398805B/xx
Publication of DE2315986A1 publication Critical patent/DE2315986A1/de
Priority to DE2558364A priority patent/DE2558364C3/de
Publication of DE2315986B2 publication Critical patent/DE2315986B2/de
Application granted granted Critical
Publication of DE2315986C3 publication Critical patent/DE2315986C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Description

Die Erfindung bezieht sich auf einen Digital-Analog-Umsetzer zur Umsetzung von jeweils n + m+] Bits umfassenden Digitalsignalen in Analogsignale mit einer nichtlinearen Knickkennlinie, die aus 2m+1 linearen Abschnitten mit jeweils 2" Amplitudenstufen besteht, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer, unter Verwendung eines ersten Decoderschaltungsteils, eines zweiten Decoderschaltungsteils und eines dritten Decoderschaltungsteils, wobei der erste Decoderschaltungsteil η Bits des jeweiligen Digitalsignals in einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen in ein analoges Steuersignal für den zweiten Decoderschaltungsteil umsetzt, wobei in dem Widerstandsnetzwerk des ersten Decoderschaltungsteils ein weiterer Widerstand in dem Fall wirksam schaltbar ist, daß wenigstens eines der m Bits des jeweiligen Digitalsignals durch eine binäre »1« gebildet ist, wobei der zweite Decoderschaltungsteil aus einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen besteht, welche entsprechend dem Wert der jeweils durch eine binäre »1« gebildeten m Bits des jeweiligen Digitalsignals wirksam schaltbar sind und das genannte Steuersignal entsprechend beeinflussen, wobei in dem dritten Decoderschaltungsteil die Polarität eines an einen Decoderausgang von dem zweiten Decoderschaltungsteil abzugebenden Ausgangssignals durch das übrige eine Bit in dem jeweiligen Digitalsignal festgelegt wird, wobei der erste Decoderschaltungsteil und der zweite Decoderschaltungsteil ein gemeinsames Widerstands-Leiternetzwerk enthalten, dessen sämtliche Querwiderstände und dessen an den beiden Leiternetzwerksenden liegende Widerstände jeweils ein und denselben Widerstandswert besitzen, während alle übrigen Widerstände den doppelten Widerstandswert besitzen, und wobei das eine Ende des Widerstands-Leiternetzwerks mit dem Decoderausgang verbunden ist.
Es ist bereits (aus der FR-PS 21 21 396) ein Digital-Analog-Umsetzer zur Umsetzung in Analog-Signale unter Berücksichtigung einer nichtlinearen Knickkennlinie, die aus 2"lrl linearen Abschnitten mit jeweils
2" Amplitudenstufen besteht, wobei durch die m Bits jedes Digital-Signals einer der 2m+' linearen Abschnitte der Knickkennlinie, durch die π Bits jedes Digital-Signals eine der 2" Amplitudenstufen innerhalb des jeweiligen Abschnitts der Knickkennlinie und durch das übrige eine Bit jedes Digital-Signals die Polarität des jeweils abzugebenden Analog-Signals festgelegt ist, insbesondere für einen nach dem Iterativvtrfahrer: arbeitenden Codierer, mit einem /?-2/?-Widerstandsnetzwerk, dessen sämtliche Querwiderstände und iu dessen den beiden Leiternetzwerken liegende Widerstände jeweils ein und denselben Widerstandswert R besitzen, während alle übrigen Widerstände den doppelten Widerstandswert 2R besitzen, und mit Konstantstromquellen, die an durch die m Bits der Digital-Signale bestimmten Verbindungspunkten der Widerstände des R-2R-Widerstandsnetzwerks Konstantströme entsprechend den als binäre Einsen auftretenden π Bits der Digital-Signale abgeben, bekannt. Bei diesem bekannten Digital-Analog-Umsetzer sind jedoch Stromquellen verwendet, die in der Höhe binär abgestufte Ströme abgeben. Dabei wird jeweils ein Summenstrom der von diesen Stromquellen verwendet, die in der Höhe binär abgestufte Ströme abgeben. Dabei wird jeweils ein Summenstrom der von diesen Stromquellen abgegebenen Ströme nur einem Verbindungspunkt eines Ableitwiderstands und wenigstens eines Querwiderstands des R— 2R-Widerstandsnetzwerks auf das Auftreten des jeweiligen Digital-Signals hin zugeführt. Die Bereitstellung derartiger. « Ströme unterschiedlicher Höhe abgebender Stromquellen ist jedoch im Hinblick darauf unerwünscht, daß man stets bestrebt ist, mit möglichst wenigen unterschiedlichen Bauteilen auszukommen.
Der Erfindung liegt demgemäß die Aufgabe zugrun- Jr> de, einen Weg zu zeigen, wie ein Digital-Analog-Umsetzer der eingangs genannten Art einfacher aufgebaut werden kann als der zuvor betrachtete bekannte Digital-Analog-Umsetzer.
Gelöst wird die vorstehend aufgezeigte Aufgabe bei ·κ> einem Digital-Analog-Umsetzer der eingangs genannten Art erfindungsgemäß dadurch, daß jedem Verbindungspunkt einer Gruppe von benachbarten Verbindungspunkten jeweils eines Ableitwiderstandes und wenigstens eines Querwiderstandes selektiv ein Kon- -<> stantstrom einer Konstantstromquelle von π Konstantstromquellen entsprechend den jeweils durch eine binäre »I« gebildeten η Bits des jeweiligen Digital-Signals zuführbar sind, daß der dem genannten einen Ende der Widerstandsnetzwerks zugewandte eine Verbin- ><> dungspunkt der Gruppe der η benachbarten Verbindungspunkte von dem betreffenden Ende einen Abstand entsprechend 1 bis 2"'-' Verbindungspunkten gemäß dem Wert der jeweils durch eine binäre »1« gebildeten m Bits des jeweiligen Digital-Signals hat und daß dem in -n Richtung zu dem genannten einen Ende des Widerstandsnetzwerks den π benachbarten Verbindungspunkten benachbarten Verbindungspunkt eines Ableitwiderstandes und wenigstens eines Querwiderstands in dem Fall ein Konstantstrom von einer gesonderten Kon- w> stantstromquelle zugeführt wird, daß wenigstens eines der m Bits des jeweiligen Digital-Signals durch eine binäre »1« gebildet ist. Die Erfindung bringt den Vorteil mit sich, daß bei relativ geringem schaltungstechnischen Aufwand mit einer geringeren Anzahl von unterschied- n"> lieh aufgebauten Bauteilen, insbesondere Konstantstromquellen, ausgekommen werden kann als bei dem oben betrachteten bekannten Digital-Analog-Umsetzer.
Gemäß einer zweckmäßigen Ausgestaltung der Erfindung sind die Konstantströme an die jeweiligen Verbindungspunkte jeweils eines Ablei'widerstands und wenigstens eines Querwiderstands über ein eine Vielzahl von Schaltern enthaltendes Schalternetzwerk anschaltbar, dessen Schalter jeweils von einem Ausgang eines 2"' Ausgänge aufweisenden Steuerdecoders ansteuerbar sind, dem die m Bits des, jeweiligen Digital-Signals zugeführt werden. Hierdurch ergibt sich der Vorteil einer besonders einfachen Ansteuerungsmöglichkeit der einzelnen Verbindungspunkte jeweils eines Abieilwiderstands und wenigstens eines Querwiderstands des Widerstandsnetzwerks.
Gemäß einer weiteren zweckmäßigen Ausgestaltung der Erfindung sind die jeweils auftretenden Konstantstrome in ihrer Polarität durch das übrige eine Bit des jeweiligen Digital-Signals festgelegt. Hierdurch ist es auf relativ einfache Weise möglich, von dem eigentlichen Digital-Analog-Umsetzer Signale mit der jeweils in Frage kommenden Polarität abzugeben.
Gemäß einer anderen zweckmäßigen Ausgestaltung der Erfindung ist an dem genannten einen Ende des /?-2/?-Widerstandsnetzwerks eine Umschaltstufe angeschlossen, die in Abhängigkeit von dem Wert des übrigen einen Bits des jeweiligen Digital-Signals das ihr jeweils zugeführte Signal mit der einen oder der anderen Polarität abgibt. Hierdurch kann mit Konstantströmen einer Polarität gearbeitet werden, was in dem Fall von Vorteil ist, daß nur Konstantstromquellen vorhanden sind, die Konstantströme einer Polarität abzugeben vermögen.
Anhand von Zeichnungen wird die Erfindung nachstehend an Ausführungsbeispielen näher erläutert.
Fig. 1 zeigt in einem Blockschaltbild einen nach dem Iterativverfahren arbeitenden Codierer, in welchem der Digital-Analog-Umsetzer gemäß der Erfindung verwendbarist;
Fig. 2 zeigt eine Ausführungsform des Digital-Analog-Umsetzers genäß der Erfindung.
Der in Fig. 1 dargestellte, nach dem Iterativverfahren arbeitende Codierer enthält eine durch einen Vergleicher Vgl gebildete Eingangsstufe, der an einem Eingang EVjewsils in ein Digital-Signal umzusetzende Analog-Signale zugeführt werden. Der Vergleicher Vgl ist ein analog arbeitender Vergleicher, der das am Eingang FVjeweils vorhandene analoge Eingangssignal mit einem weiteren Analog-Signal vergleicht, das ihm an einem weiteren, nicht näher bezeichneten Eingang zugeführt wird. An dem Ausgang des Vergleichers Vgl sind acht UND-Glieder GUi, GL/2, GU3, GU4, GU5, GU6, GiV7 und GUS mit ihrem jeweils einen Eingang angeschlossen. Die anderen Eingänge dieser UND-Glieder GU1 bis GU8 sind an Ausgänge A2,A3,A4,A5, /4 6, AT, Λ8 bzw. A 9 eines Ringzählers RZ angeschlossen, der von einem Taktgenerator TG her derart gesteuert wird, daß er an seinen Ausgängen nacheinander jeweils ein Signal abgibt. Die Ausgänge der UND-Glieder GCl bis GU& sind an Rückstelleingängen von ein Register Reg bildenden bistabilen Kippschaltungen FFl, FF2, FF3, FF4, FF5, FF6, FF7 bzw. FF8 angeschlossen. Die Setzeingänge dieser FlipfloDS FFl bis FF8 sind an den Ausgängen A 1 bis A 8 des Ringzählers RZ angeschlossen. An die den Setzeingängen zugehörigen Ausgänge der bistabilen Kippschaltungen FFl bis FF8 ist ein Digital-Analog-Umsetzer DAD mit Eingängen s, m 1, m2, m3, n\, η 3 und η 4 angeschlossen. Ein Ausgang AD des Digital-Analog-Umsetzers DAD ist mit den genannten
weiteren Eingang des Vergleichers Vgl verbunden. An die Ausgänge der bistabilen Kippschaltungen FFl bis FF8 ist noch ein Parallel-Serien-Wandler PSW mit Eingängen Ar\ bis ArS angeschlossen. An den betreffenden Eingängen Art bis ArS treten, wie nachstehend noch ersichtlich werden wird, nach jeweils einem Umlaufzyklus des Ringzählers RZ die Bits eines dem am Eingang EV auftretenden analogen Eingangssignal entsprechenden Digitalsignals auf. Der Parallel-Serien-Wandler PSW vermag die ihm gewissermaßen parallel zugeführten Bits von einem Ausgang As als Serien-Bits abzugeben. Zu diesem Zweck könnte einfach der Ausgang As des Parallel-Serien-Wandlers PSW mit sämtlichen Eingängen Ar\ bis ArS dieses Parallel-Serien-Wandlers PSW — und zwar hier über Enlkopplungsschaltmittel, wie Dioden — verbunden sein.
Nachdem zuvor der Aufbau des in F i g. 1 dargestellten Codierers erläutert worden ist, sei nunmehr dessen Arbeitsweise betrachtet. Dabei sei zunächst angenommen, daß sämtliche bistabilen Kippschaltungen FFl bis FF8 im zurückgestellten Zustand sind, in welchem von ihren gemäß F i g. 1 beschalteten Ausgängen jeweils eine »0« abgegeben wird. Nunmehr sei angenommen, daß am Eingang EV ein analoges Eingangssignal liegt und daß der Taktgenerator TC Taktimpulse an den Ringzähler WZabgibt, der sich in einer solchen Stellung befinden mag, daß mit dem Auftreten des ersten Taktimpulses von dem Taktgenerator TC her am Ausgang A 1 ein Signal auftritt. Dieses Signal führt dazu, daß die bistabile Kippschaltung FFl gesetzt wird. Dies wiederum führt dazu, daß dem Eingang »s« des Digital-Analog-Umsetzers DAD ein »!«-Bit zugeführt wird, auf das hin vom Ausgang AD dieses Umsetzers DAD ein entsprechendes Analogsignal an den Vergleicher Vgl abgegeben wird. In diesem Vergleicher Vgl wird das betreffende Analogsignal mit dem am Eingang EV noch liegenden analogen Eingangssignal verglichen, wobei als Ergebnis dieses Vergleichs ein Ausgangssignal abgegeben werden mag, welches anzeigt, daß das betreffende analoge Eingangssignal größer ist als das am anderen Eingang des Verglcichers Vgl liegende Analogsignal. Dies führt dazu, daß mit Auftreten des nächsten Signals von dem Ringzähler RZ, d. h. eines Signals am Ausgang A 2 des Ringzählers RZ, das UND-Glied CUX nicht übertragungsfähig gemacht werden kann, weshalb die bistabile Kippschaltung FFl gesetzt bleibt. Außerdem wird die bistabile Kippschaltung FF2 durch das am Ausgang A 2 des Ringzähler RZ nunmehr auftretende Signal gesetzt. Dadurch wird zusätzlich dem Eingang »m 1« des Digital-Analog-Umsetzers DAD ein »1«-Bit zugeführt. Der anschließend ablaufende Vorgang entspricht dem zuvor erläuterten Vorgang, wobei nunmehr angenommen sei, daß der Vergleicher Vgl ein Ausgangssignal abgibt, welches anzeigt, daß das am Eingang EV liegende analoge Eingangssignal kleiner sei als das dem anderen Eingang vom Ausgang AD des Digital-Analog-Umsetzers DAD zugcfülirtc Analogsignal. Dies hat zur Folge, daß das Auftreten eines Signals am Ausgang A3 des Ringzählers RZ dazu führt, daß das UND-Glied CU2 übertragungsfähig gemacht wird, wodurch die bistabile Kippschaltung FF2 wieder zurückgesetzt wird. Außerdem wird die bistabile Kippschaltung FF3 nunmehr gesetzt, die jetzt ein »1«-Bil an den Eingang »m2« des Digital-Analog-Umsetzers DAD abgibt. In der zuvor beschriebenen Weise wird das am Eingang EVliegende analoge Eingangssignal schrittweise mit entsprechenden vom Ausgang AD des Digital-Analog-Umsetzers DAD abgegebenen Analogsignalen verglichen, bis schließlich vom Ausgang A 9 des Ringzählcrs RZ ein Signal abgegeben worden ist. Zu diesem Zeitpunkl befinden sich die bistabilen Kippschaltungen FFl bis FF8 des Registers Reg in Stellungen, welche den Bits eines Digitalsignals entsprechen, das dem am Eingang EVvorhandenen analogen Eingangssignal entspricht.
In F i g. 2 ist eine erfindungsgemäße Ausführungsform
to des bei der Schaltungsanordnung gemäß Fig. 1 vorgesehenen Digital-Analog-Umsetzer DAD näher gezeigt. Der Digital-Analog-Umsetzer gemäß Fig. 2 weist wie der in F i g. 1 dargestellte Digital-Analog-Umsetzer Eingänge s, mi, /η 2, ni3, n\, η 2, η 3 und η Α sowie einen Ausgang AD auf. An den genannten Eingängen treten in der angegebenen Reihenfolge 1 +ni+n Bits des jeweiligen Digital-Signals (mit /n = 3 und n = 4) mit abnehmender Wertigkeit auf. Der betreffende Digital-Analog-Umsetzer DAD weist ein R — 2R-Widerstandsnetzwerk in //-Schaltung auf, dessen Querwiderstände und dessen an den beiden Netzwerksenden liegende Widerstände jeweils den Widerstandswert R besitzen, während alle übrigen Ableitwiderslände einen Widerstandswert von 2R besitzen. Von den Verbindungspunkten jeweils eines Ableitwiderstands und zumindest eines Querwiderstands des /f-2/?-Widerstandsnetzwerks sind jeweils n = 4 benachbarte Verbindungspunkte jeweils mit einer entsprechenden Gruppe von 4 Schaltern eines eine Vielzahl von Schaltern umfassenden Schalternctzwerks verbunden. Dieses Schalternetzwerk umfaßt die Schalter 521 bis 527, 531 bis 537, 541 bis 547 bis 557, die wie alle übrigen Schalter jeweils elektronische Schalter sein können. Von den genannten Schaltern sind die gewissermaßen eine Schaltergruppe bildenden Schalter 527, 537, 547 und 557 mit den vier in Fig. 2 am weitesten rechts liegenden benachbarten Verbindungspunkten jeweils eines Ableitwiderstands und zumindest eines Querwiderstands des /?-2/?-Widerstandsnetzwerks verbunden. In entsprechender Weise sind die ebenfalls eine Schaltcrgruppe bildenden vier Schalter 521, 531, 541 und 551 mit vier jeweils unmittelbar aufeinanderfolgenden Verbindungspunkten jeweils eines Ableitwiderstands und zweier Querwiderstände des Widcrstands-Leiternetzwerks verbunden, wobei der eine Verbindungspunkt dem genannten einen Ende des Widerstands-Leiternetzwcrks unmittelbar benachbart ist. Zu den jeweils eine Schaltcrgruppe bildenden Schaltern, wie den Schaltern 521, 531, 541 und 551.
gehört jeweils noch ein weiterer Schalter, wie der Schalter 511. Diese Schalter — zu denen die Schalter 511 bis 517 gehören — sind mit ihrem jeweils einen Anschluß mit dem der jeweiligen Gruppe von vier benachbarten Verbindungspunkten eines Ableitwider-
v> stands und zumindest eines Querwiderstands des Widcrstands-Leiternetzwerks unmittelbar benachbarten Verbindungspunkt verbunden, und zwar auf der Seite, auf der das genannte eine Ende des Widerstands-Lciternetzwerks liegt. So ist z. B. der Schalter 516 mit
wi seinem einen Anschluß mit einem durch einen Ableitwidcrstand und zwei Querwiderstände des Widcrstands-Leiternetzwerks gebildeten Verbindungspunkt verbunden, der vier Verbindungspunkten unmittelbar benachbart ist, mit welchen die einen Anschlüsse
ι . der Schalter 526,536,546 und 556 verbunden sind.
Die jeweils eine Schaltcrgruppe bildenden Schalter werden, wie dies Fig. 3 zeigt, von entsprechenden Ausgängen 0, I, 2, 3,4, 5,6 bzw. 7 eines Stcucrdccodcrs
CD gesteuert, der mit seinen Eingängen an den Eingängen in I, /7)2 und in 3 liegt. In Abhängigkeit von den an den drei Eingängen m 1, in 2 und m3 liegenden Bits des jeweiligen Digitalsignals gibt der Steuerdecoder CD an einem seiner acht Ausgänge ein zur Schließung entsprechender Schalter führendes Signal ab. Die Ausgänge 0 und 1 des Steuerdecoders CD sind über ein ODER-Glied CO2 zusammengefaßt. Mit dem Ausgang 0 des Steuerdecoders CD ist ferner der Eingang eines Negationsgliedes GN 2 verbunden, welches uusgungsseitig mit dem Stcuereingang eines Schalters 58 verbunden ist, der mit seinem einen Anschluß mit den einen Anschlüssen der Schalter 511 bis 517 verbunden ist und der mit seinem anderen Anschluß an einer Konstantstromquelle C5angeschlossen ist. An vier weitere Konstantstromquellen C5sind im übrigen noch weitere Schalter 59, 5 10, 5 11 und 5 12 mit ihrem jeweils einen Anschluß angeschlossen. Die anderen Anschlüsse dieser Schalter 59, 510, 511 und 5 12 sind mit den jeweils einen Anschlüssen der Schalter 521 bis 527 bzw. 531 bis 537 bzw. 541 bis 547 bzw. 551 bis 557 verbunden. Die Betätigungseingänge der Schalter 59, 5 10, 5 11 und 5 12 sind mit den Eingängen /; 1, η 2, η 3 und η 4 verbunden.
An dem genannten einen Ende des Widerstands-Leiternetzwerks — das ist in F i g. 2 das linke Ende des betreffenden Widerstands-Leiternetzwerks — ist der Umschalteingang eines Umschalters US angeschlossen, der mit seinen Ausgängen an zwei Eingänge eines Verstärkers Vangeschlossen ist welcher ausgangsseitig mit dem Ausgang AD des Digital-Analog-Umsetzers DAD verbunden ist. Der Steuereingang des Umschalters US ist mit dem Eingang s des Digital-Analog-Umsetzers DAD verbunden. |e nach Schalterstellung des Umschalters US gibt der Verstärker von seinem Ausgang und damit vom Ausgang /4Ddes Digital-Analog-Umsetzers DAD das jeweils zugeführte Signal in invertierter oder nicht invertierter Form ab.
Nachdem zuvor der Aufbau des in F i g. 2 dargestellten Digital-Analog-Umsetzers erläutert worden ist, sei nunmehr dessen Arbeitsweise betrachtet. Zu diesem Zweck sei zunächst angenommen, daß die vier Bits niedrigster Wertigkeit eines acht Bit umfassenden Digital-Signals, das sind die an den Eingängen π 1, η 2, η 3 und π 4 auftretende Bits, jeweils durch eine binäre « »1« gebildet sind. Ferner sei angenommen, daß am Eingang ml ebenfalls eine binäre »1« vorhanden ist. Dadurch gibt der Steuerdecoder CD von seinem Ausgang 1 ein Steuersignal ab, welches über das ODER-Glied GO2 zur Schließung der Schalter 517, 527, 537, 547 und 557 führt. Der Schalter 58 ist dabei ebenfalls geschlossen, da seinem Betätigungseingang ein entsprechendes Betätigungssignal zugeführt wird. Damit werden die bei dem in Fig. 2 dargestellten Widerstands-Leiternetzwerk am rechten Ende liegenden fünf benachbarten Verbindiingspunkte jeweils eines Ableitwiderstands und zumindest eines Querwiderstands jeweils mit einem Konstantstrom von einer der Konstantstromquellen CSgespeist.
Nimmt man nun einmal an, daß an den Eingängen η I1 bo η 2, π3 und π4 weiterhin jeweils eine binäre »I« liegt, und nimmt man ferner an, daß an allen drei Eingänger in 1, m2, in 3 jeweils eine binäre »1« liegt, so gibt dei Steuerdecoder CD von seinem Ausgang 7 eir Betätigungssignal zur Betätigung der eine Schaltergrup pe bildenden Schalter 511, 521, 531, 541 und 551 ab Dadurch wird jeder der dem genannten einen Ende, ar dem der Umschalter US angeschlossen ist, unmittelbai benachbarten 4 Verbindungspunkte jeweils eine; Ableitwiderstands und zweier Querwiderstände von £ Konstantstromquellen CS über die geschlossener Schalter 59, 5 10, S 11 bzw. 512 und die geschlossener Schalter 521, 531, 541 bzw. 551 mit einen Konstantstrom / gespeist. Außerdem wird der da; genannte eine Ende des R — 2/?-Widerstandsnetzwerk.< bildende Verbindungspunkt eines Ableilwiderstandi und eines Querwiderstands mit einem Konstantstrom
gespeist. Aus vorstehendem ersieht man somit, daß dei dem genannten einen Ende, an welchem der Umschaltei US mit seinem Eingang angeschlossen ist, zugewandte eine Verbindungspunkt der /) = 4 benachbarten Verbindungspunkte von dem betreffenden einen Ende aus einen Abstand entsprechend 1 bis 2'"-' Verbindungspunkten hat.
Im Hinblick auf den zuvor erläuterten Digital-Analog-Umsetzer sei noch bemerkt, daß dieser aufgrund seines Aufbaus und seines Betriebs eine nichtlineare Knickkennlinie besitzt, die an sich aus 2"'+l = 16 linearen Abschnitten mit jeweils 2"= 16 Amplitudenstufen besteht. Durch die Einspeisung eines Konstantstroms / in einen Verbindungspunkt, der den jeweils r, benachbarten Verbindungspunkten jeweils eines Ableiterwiderstands und zumindest eines Querwiderstands unmittelbar benachbart ist, wird, wenn man von den betreffenden 2"'+1 = 16 vorhandenen linearen Abschnitten der Knickkennlinie ausgeht, ob dem ursprünglichen zweiten linearen Abschnitt dieser Knickkennlinie von dem Koordinatenursprung des Koordinatenfeldes, in welchem die betreffende Knickkennlinie liegt, dem Ausgangssignal des Digital-Analog-Wandlers gewissermaßen eine konstante Spannung hinzuaddiert, so daß sich der betreffende ursprünglich zweite lineare Abschnitt der Knickkennlinie an den ursprünglich ersten Abschnitt dieser Knickkennlinie unmittelbar anschließt. Somit bilden die vier um den betreffenden Koordinatenursprung unmittelbar liegenden vier Abschnitte der Knickkennlinie tatsächlich einen einzigen linearen Abschnitt, der eine ganz bestimmte Steigung aufweist. Zu diesem Zwecks sind im übrigen auch die beiden Ausgänge 0 und 1 des Steuerdecoders CD über das ODER-Glied GO2 zuspmmengefaßt. An den somit gebildeten, durch den Koordinatenursprung des erwähnten Koordinatenfeldes laufenden einzigen linearen Abschnitt schließen sich dann die weiteren linearen Abschnitte der Knickkennlinie an, und zwar in der Weise, daß sich die Steigung jeweils benachbarter Abschnitte um den Faktor 2 unterscheidet. Bezüglich der mit unterschiedlicher Steigung aufeinanderfolgenden Abschnitte ergibt sich somit, daß die betreffende Knickkennlinie insgesamt somit nur tatsächlich nur 13 lineare Abschnitte umfaßt.
Hierzu 2 Blatt Zeichnungen 809 513/223

Claims (4)

Patentansprüche:
1. Digital-Analog-Umsetzer zur Umsetzung von jeweils η + m + 1 Bits umfassenden Digitalsignalen in Analogsignale mit einer nichtlinearen Knickkennlinie, die aus 2m+' linearen Abschnitten mit jeweils 2" Amplitudenstufen besteht, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer, unter Verwendung eines ersten Decoderschaltungsteils, eines zweiten Decoderschaltungsteils und eines dritten Decoderschaltungsteils, wobei der erste Decoderschaltungsteil η Bits des jeweiligen Digitalsignals in einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen in ein analoges Steuersignal für den zweiten Decoderschaltungsteil umsetzt, wobei in dem Widerstandsnetzwerk des ersten Decoderschaltungsteils ein weiterer Widerstand in dem Fall wirksam schaltbar ist, daß wenigstens eines der m Bits des jeweiligen Digitalsignals durch eine binäre »1« gebildet ist, wobei der zweite Decoderschaltungsteil aus einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen besteht, welche entsprechend dem Wert der jeweils durch eine binäre »1« gebildeten m Bits des jeweiligen Digitalsignals wirksam schaltbar sind und das genannte Steuersignal entsprechend beeinflussen, wobei in dem dritten Decoderschaltungsteil die Polarität eines an einen Decoderausgang von dem zweiten Decoderschaltungsteil abzugebenden Ausgangssignals durch das übrige eine Bit in dem jeweiligen Digitalsignal festgelegt wird, wobei der erste Decoderschaltungsteil und der zweite Decoderschaltungsteil ein gemeinsames Widerstands-Leiternetzwerk enthalten, dessen sämtliche Querwiderstände und dessen an den beiden Leiternetzwerksenden liegende Widerstände jeweils ein und denselben Widerstandswert besitzen, während alle übrigen Widerstände den doppelten Widerstandswert besitzen, und wobei das eine Ende des Widerstands-Leiternetzwerks mit dem Decoderausgang verbunden ist, dadurch gekennzeichnet, daß jedem Verbindungspunkt einer Gruppe von η benachbarten Verbindungspunkten jeweils eines Ableitwiderstands und wenigstens eines Querwiderstands selektiv ein Konstantstrom (I) einer Konstantstromquelle von η Konstantstromquellen (CS) entsprechend den jeweils durch eine binäre »1« gebildeten η Bits des jeweiligen Digitalsignals zuführbar sind, daß der dem genannten einen Ende des Widerstands-Leiternetzwerks zugewandte eine Verbindungspunkt der Gruppe der π benachbarten Verbindungspunkte von dem betreffenden Ende einen Abstand entsprechend 1 bis 2m~' Verbindungspunkten gemäß dem Wert der jeweils durch eine binäre »1« gebildeten m Bits des jeweiligen Digitalsignals hat und daß dem in Richtung zu dem genannten einen Ende des Widerstands-Leiternetzwerks den η benachbarten Verbindungspunkten benachbarten Verbindungspunkt eines Ableitwiderstands und wenigstens eines Querwiderstands in dem Fall ein Konstantstrom (I) von einer gesonderten Konstantstromquelle (CS) zugeführt wird, daß wenigstens eines der m Bits des jeweiligen Digitalsignals durch eine binäre »1« gebildet ist.
2. Digital-Analog-Umsetzer nach Anspruch 1,
dadurch gekennzeichnet, daß die Konstantströme (I) an die jeweiligen Verbindungspunkte jeweils eines Ableitwiderstands und wenigstens eines Querwiderstands über ein eine Vielzahl von Schaltern enthaltendes Schalternetzwerk anschaltbar sind, dessen Schalter jeweils von einem Ausgang eines 2'" aufweisenden Steuerdecoders (CD) ansteuerbar sind, dem die m Bits des jeweiligen Digitalsignals zugeführt werden.
3. Digital-Analog-Umsetzer nach einem der Ansprüche I oder 2, dadurch gekennzeichnet, daß die jeweils auftretenden Konstantströme (I) in ihrer Polarität durch das übrige eine Bit des jeweiligen Digitalsignals festgelegt sind.
4. Digital-Analog-Umsetzer nach einem der Ansprüche I oder 2, dadurch gekennzeichnet, daß zwischen dem Decoderausgang (AD) und dem Widerstands-Leiternetzwerk eine Umschaltstufe (US, V) eingefügt ist, die in Abhängigkeit von dem Wert des übrigen einen Bit des jeweiligen Digitalsignals das ihr jeweils zugeführte Signal mit der einen Polarität oder der anderen Polarität abgibt.
DE2315986A 1973-03-30 1973-03-30 Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer Expired DE2315986C3 (de)

Priority Applications (15)

Application Number Priority Date Filing Date Title
DE2315986A DE2315986C3 (de) 1973-03-30 1973-03-30 Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer
AT176274A AT335778B (de) 1973-03-30 1974-03-04 Digital-analog-umsetzer, insbesondere fur einen nach dem iterativverfahren arbeitenden codierer
CH328074A CH584990A5 (de) 1973-03-30 1974-03-08
DE2411561A DE2411561C3 (de) 1973-03-30 1974-03-11 Digital-Analog-Umsetzer, insbesondere für einen nach dem Iteratiwerfahren arbeitenden Codierer
FR7409451A FR2223906B1 (de) 1973-03-30 1974-03-20
GB1278274A GB1462246A (en) 1973-03-30 1974-03-22 Digital-analogue converters
NLAANVRAGE7404162,A NL173228C (nl) 1973-03-30 1974-03-27 Digitaal-analoog-omvormer.
DK169874A DK139549C (da) 1973-03-30 1974-03-27 Digital-analogomsaetter,navnlig til et efter den iterative metode arbejdende apparat
LU69727A LU69727A1 (de) 1973-03-30 1974-03-28
US455664A US3906489A (en) 1973-03-30 1974-03-28 Digital-to-analog converter
BE142626A BE813039A (fr) 1973-03-30 1974-03-29 Convertisseur digital-analogique
JP3553374A JPS5325783B2 (de) 1973-03-30 1974-03-29
IT49860/74A IT1005896B (it) 1973-03-30 1974-03-29 Convertitore digitale analogico specie per un codificatore che la vora con il metodo iterativo
SE7404300A SE398805B (sv) 1973-03-30 1974-03-29 Digital-analog-omvandlare, serskilt for en enligt iterativforfarandet arbetande kodare
DE2558364A DE2558364C3 (de) 1973-03-30 1975-12-23 Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2315986A DE2315986C3 (de) 1973-03-30 1973-03-30 Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer

Publications (3)

Publication Number Publication Date
DE2315986A1 DE2315986A1 (de) 1974-10-17
DE2315986B2 true DE2315986B2 (de) 1978-03-30
DE2315986C3 DE2315986C3 (de) 1978-12-14

Family

ID=5876518

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2315986A Expired DE2315986C3 (de) 1973-03-30 1973-03-30 Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer

Country Status (13)

Country Link
US (1) US3906489A (de)
JP (1) JPS5325783B2 (de)
AT (1) AT335778B (de)
BE (1) BE813039A (de)
CH (1) CH584990A5 (de)
DE (1) DE2315986C3 (de)
DK (1) DK139549C (de)
FR (1) FR2223906B1 (de)
GB (1) GB1462246A (de)
IT (1) IT1005896B (de)
LU (1) LU69727A1 (de)
NL (1) NL173228C (de)
SE (1) SE398805B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2939455A1 (de) * 1979-09-28 1981-04-02 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere von pcm-signalen, in diesen entsprechende analog-signale mit einem r-2r-kettennetzwerk
DE2838310C2 (de) * 1978-09-01 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50143458A (de) * 1974-04-16 1975-11-18
JPS51150961A (en) * 1975-06-20 1976-12-24 Nippon Gakki Seizo Kk Digital analog converter
DE2543390C3 (de) * 1975-07-30 1986-11-13 Siemens AG, 1000 Berlin und 8000 München Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analog-Signale
SE386790B (sv) * 1975-09-26 1976-08-16 Ellemtel Utvecklings Ab Digital-analogomvandlare
US4348768A (en) * 1977-09-06 1982-09-07 International Telephone And Telegraph Corporation PCM Codec using common D/A converter for encoding and decoding
JPS54100859A (en) * 1978-01-25 1979-08-08 Koyo Seiko Co D a converter of electronic sewing machine
DE2835981A1 (de) * 1978-08-17 1980-02-28 Siemens Ag Digital-analog-umsetzer
US5659574A (en) * 1994-09-09 1997-08-19 Omnipoint Corporation Multi-bit correlation of continuous phase modulated signals
US5648982A (en) * 1994-09-09 1997-07-15 Omnipoint Corporation Spread spectrum transmitter
US5881100A (en) * 1994-09-09 1999-03-09 Omnipoint Corporation Method and apparatus for coherent correlation of a spread spectrum signal
US5692007A (en) * 1994-09-09 1997-11-25 Omnipoint Corporation Method and apparatus for differential phase encoding and decoding in spread-spectrum communication systems with continuous-phase modulation
US5627856A (en) * 1994-09-09 1997-05-06 Omnipoint Corporation Method and apparatus for receiving and despreading a continuous phase-modulated spread spectrum signal using self-synchronizing correlators
US5754584A (en) * 1994-09-09 1998-05-19 Omnipoint Corporation Non-coherent spread-spectrum continuous-phase modulation communication system
US5629956A (en) * 1994-09-09 1997-05-13 Omnipoint Corporation Method and apparatus for reception and noncoherent serial correlation of a continuous phase modulated signal
US5680414A (en) * 1994-09-09 1997-10-21 Omnipoint Corporation Synchronization apparatus and method for spread spectrum receiver
US5963586A (en) * 1994-09-09 1999-10-05 Omnipoint Corporation Method and apparatus for parallel noncoherent correlation of a spread spectrum signal
US5953370A (en) 1994-09-09 1999-09-14 Omnipoint Corporation Apparatus for receiving and correlating a spread spectrum signal
US5754585A (en) * 1994-09-09 1998-05-19 Omnipoint Corporation Method and apparatus for serial noncoherent correlation of a spread spectrum signal
US5856998A (en) * 1994-09-09 1999-01-05 Omnipoint Corporation Method and apparatus for correlating a continuous phase modulated spread spectrum signal
US5610940A (en) * 1994-09-09 1997-03-11 Omnipoint Corporation Method and apparatus for noncoherent reception and correlation of a continous phase modulated signal
US5757847A (en) * 1994-09-09 1998-05-26 Omnipoint Corporation Method and apparatus for decoding a phase encoded signal
US5832028A (en) * 1994-09-09 1998-11-03 Omnipoint Corporation Method and apparatus for coherent serial correlation of a spread spectrum signal
US6282228B1 (en) 1997-03-20 2001-08-28 Xircom, Inc. Spread spectrum codes for use in communication
KR20060037861A (ko) * 2004-10-28 2006-05-03 삼성에스디아이 주식회사 데이터 구동부, 평판 표시장치 및 데이터 변환 방법
WO2013048450A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Resistor-based sigma-delta dac

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2827233A (en) * 1954-12-13 1958-03-18 Bell Telephone Labor Inc Digital to analog converter
FR1518697A (fr) * 1966-11-28 1968-03-29 Labo Cent Telecommunicat Décodeur non linéaire à caractéristique discontinue
FR1518778A (fr) * 1967-01-26 1968-03-29 Labo Cent Telecommunicat Circuit de décodage et de codage à caractéristique logarithmique
FR1593017A (de) * 1968-09-11 1970-05-25
US3728719A (en) * 1972-03-20 1973-04-17 Us Navy R-2r resistive ladder, digital-to-analog converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2838310C2 (de) * 1978-09-01 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk
DE2939455A1 (de) * 1979-09-28 1981-04-02 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere von pcm-signalen, in diesen entsprechende analog-signale mit einem r-2r-kettennetzwerk
EP0028695A1 (de) * 1979-09-28 1981-05-20 Siemens Aktiengesellschaft Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere von PCM-Signalen, in diesen entsprechende Analog-Signale, mit einem R-2R-Kettennetzwerk

Also Published As

Publication number Publication date
DK139549B (da) 1979-03-05
CH584990A5 (de) 1977-02-15
DE2315986A1 (de) 1974-10-17
DK139549C (da) 1979-08-20
JPS5325783B2 (de) 1978-07-28
NL173228B (nl) 1983-07-18
ATA176274A (de) 1976-07-15
FR2223906A1 (de) 1974-10-25
NL7404162A (de) 1974-10-02
US3906489A (en) 1975-09-16
SE398805B (sv) 1978-01-16
AT335778B (de) 1977-03-25
LU69727A1 (de) 1974-07-17
NL173228C (nl) 1983-12-16
DE2315986C3 (de) 1978-12-14
GB1462246A (en) 1977-01-19
BE813039A (fr) 1974-09-30
JPS49131067A (de) 1974-12-16
IT1005896B (it) 1976-09-30
FR2223906B1 (de) 1978-07-28

Similar Documents

Publication Publication Date Title
DE2315986C3 (de) Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer
DE2654970B2 (de) Tastatur-Codier-Schaltung
DE3202789A1 (de) Digital/analog-wandlerkreis
DE2451983A1 (de) Digital-/analogwandler
DE1774314B1 (de) Einrichtung zur maschinellen zeichenerkennung
DE1274179B (de) Verfahren und Anordnung zum Umsetzen bipolarer elektrischer Analogwerte in entsprechende Digitalwerte nach der Iterationsmethode
DE2404220A1 (de) Anordnung zur umsetzung einer analogen eingangsspannung in eine digitale darstellung
DE2618633C3 (de) PCM-Decodierer
DE2129383B2 (de) Pulscodemodulator mit knickkennlinien-amplitudenwandler
DE1276736B (de) Schaltung zur Verstaerkungssteuerung
EP0019821B1 (de) Verfahren und Anordnung zur Übertragung einer Binärfolge
DE2704756C2 (de) Digital-Analog-Umsetzer
DE2348831C3 (de) Digital-Analogwandler
DE3126380A1 (de) &#34;schaltungsanordnung zum umsetzen eines analogen wechselspannungssignals in ein digitales signal&#34;
DE2315987B2 (de) Digital-analog-umsetzer, insbesondere fuer einen nach dem iterativverfahren arbeitenden codierer
DE2126172C3 (de) Impulsumsetzer zur Dynamikkompression von A modulationssystemen
DE2411561C3 (de) Digital-Analog-Umsetzer, insbesondere für einen nach dem Iteratiwerfahren arbeitenden Codierer
DE2411553C3 (de) Digital-Analog-Umsetzer, insbesondere für einen nach dem Iteratiwerfahren arbeitenden Codierer
DE1219973B (de) Verfahren und Schaltungsanordnung zur Verringerung der bei der UEbertragung eines codierten Wertes benoetigten Stellenzahl, insbesondere in PCM-Systemen
DE2319986C3 (de) Digital-Analog-Umsetzer
DE1599080B2 (de) Zahlendarstellungseinrichtung zur anzeige einer mehrstelligen zahl
DE1412097C (de) Elektronisches Schrittschaltwerk in Form einer Ringschaltung
DE3131289C2 (de)
DE1164491B (de) Elektronischer Stufenschalter
DE2928065C2 (de) Schaltungsanordnung für Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen mit Übertragung binär codierter Nachrichten in Form pseudoternärer Signale

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
AG Has addition no.

Ref country code: DE

Ref document number: 2558364

Format of ref document f/p: P

8339 Ceased/non-payment of the annual fee