DE2315986C3

DE2315986C3 - Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer

Info

Publication number: DE2315986C3
Application number: DE2315986A
Authority: DE
Inventors: Max Dipl.-Ing. 8000 Muenchen Schlichte
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1973-03-30
Filing date: 1973-03-30
Publication date: 1978-12-14
Also published as: SE398805B; NL173228C; DK139549C; JPS5325783B2; IT1005896B; ATA176274A; CH584990A5; FR2223906A1; DE2315986B2; NL7404162A; GB1462246A; NL173228B; DK139549B; FR2223906B1; JPS49131067A; US3906489A; AT335778B; LU69727A1; DE2315986A1; BE813039A

Description

Die Erfindung bezieht sich auf einen Digital-Analog-Umsetzer zur Umsetzung von jeweils n+m+1 Bits umfassenden Digitalsignalen in Analogsignale mit einer nichtlinearen Knickkennlinie, die aus 2^m+1 linearen Abschnitten mit jeweils 2" Amplitudenstufen besteht, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer, unter Verwendung eines ersten Decoderschaltungsteils, eines zweiten Decoderschaltungsteüs und eines dritten Decoderschaltungsteüs, wobei der erste Decoderschaltungsteil π Bits des jeweiligen Digitalsignals in einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen in ein analoges Steuersignal für den zweiten Decoderschaltungsteil umsetzt, wobei in dem Widerstandsnetzwerk des ersten Decoderschaltungsteüs ein weiterer Widerstand in dem Fall wirksam schaltbar ist, daß wenigstens eines der m Bits des jeweiligen Digitalsignals durch eine binäre »1« gebildet ist, wobei der zweite Decoderschaltungsteil aus einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen besteht, welche entsprechend dem Wert der jeweils durch eine binäre »1« gebildeten m-Bits des jeweiligen Digitalsignals wirksam schaltbar sind und das genannte Steuersignal entsprechend beeinflussen, wobei in dem dritten Decoderschaltungsteil die Polarität eines an einen Decoderausgang von dem zweiten Decoderschaltungsteil abzugebenden Ausgangssignals durch das übrige eine Bit in dem jeweiligen Digitalsignal festgelegt wird, wobei der erste Decoderschaltungsteil und der zweite Decoderschaltungsteil ein gemeinsames Widerstands-Leiternetzwerk enthalten, dessen sämtliche Querwiderstände und dessen an den beiden Leiternetzwerksenden liegende Widerstände jeweils ein und denselben Widerstandswert besitzen, während alle übrigen Widerstände den doppelten Widerstandswert besitzen, und wobei das eine Ende des Widerstands-Leiternetzwerks mit dem Decoderausgang verbunden ist.

Es ist bereits (aus der FR-PS 21 21 396) ein Digital-Analog-Umsetzer zur Umsetzung in Analog-Signale unter Berücksichtigung einer nichtlinearen Knickkennlinie, die aus 2^m+l linearen Abschnitten mit jeweils

2" Amplitudenstufen besteht, wobei durch die m Bits jedes Digital-Signals einer der 2^m+' linearen Abschnitte der Knickkennlinie, durch die π Bits jedes Digital-Signals eine der 2" Amplitudenstufen innerhalb des jeweiligen Abschnitts der Knickkennlinie und durch das übrige eine Bit jedes Digital-Signals die Polarität des jeweils abzugebenden Analog-Signals festgelegt ist insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer, mit einem R—2Ä-Widerstandsnetzwerk, dessen sämtliche Querwiderstände und dessen an den beiden Leiternetzwerksenden liegende Widerstände jeweils ein und denselben Widerstandswert R besitzen, während alle übrigen Widerstände den doppelten Widerstandswert 2R besitzen, und mit Konstantstromquellen, die an durch die m-Bits der is Digital-Signale bestimmten Verbindungspunkten der Widerstände des R-2R-Widerstandsnetzwerks Konstantströme entsprechend den als binäre Einsen auftretenden η-Bits der Digital-Signale abgeben, bekannt Bei diesem bekannten Digital-Aralog-Umsetzer sind jedoch Stromquellen verwendet, die in der Höhe binär abgestufte Ströme abgeben. Dabei wird jeweils ein Summenstrom der von diesen Stromquellen verwendet die in der Höhe binär abgestufte Ströme abgeben. Dabei wird jeweils ein Summenstrom der von diesen Stromquellen abgegebenen Ströme nur einem Verbindungspunkt eines Ableitwiderstands und wenigstens eines Querwiderstands des R—2R-Widerstandsnetzwerks auf das Auftreten des jeweiligen Digital-Signals hin zugeführt. Die Bereitstellung derartiger, Ströme unterschiedlicher Höhe abgebender Stromquellen ist jedoch im Hinblick darauf unerwünscht, daß man stets bestrebt ist, mit möglichst wenigen unterschiedlichen Bauteilen auszukommen.

Der Erfindung liegt demgemäß die Aufgabe zugrun- *■> de, einen Weg zu zeigen, wie ein Digital-Analog-Umsetzer der eingangs genannten Art einfacher aufgebaut werden kann als der zuvor betrachtete bekannte Digital-Analog-Umsetzer.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Digital-Analog-Umsetzer der eingangs genannten Art erfindungsgemäß dadurch, daß jedem Verbindungspunkt einer Gruppe von benachbarten Verbindungspunkten jeweils eines Ableitwiderstandes und wenigstens eines Querwiderstandes selektiv ein Konstantstrom einer Konstantstromquelle von η Konstantstromquellen entsprechend den jeweils durch eine binäre »1« gebildeten n-Bits des jeweiligen Digital-Signals zuführbar sind, daß der dem genannten einen Ende der Widerstandsnetzwerks zugewandte eine Verbin- so dungspunkt der Gruppe der η benachbarten Verbindungspunkte von dem betreffenden Ende einen Abstand entsprechend 1 bis 2^m-' Verbindungspunkten gemäß dem Wert der jeweils durch eine binäre »1« gebildeten m Bits des jeweiligen Digital-Signals hat und daß dem in Richtung zu dem genannten einen Ende des Widerstandsnetzwerks den π benachbarten Verbindungspunkten benachbarten Verbindungspunkt eines Ableitwiderstandes und wenigstens eines Querwiderstands in dem Fall ein Konstantstrom von einer gesonderten Kon- t>o stantstromquelle zugeführt wird, daß wenigstens eines der m-Bits des jeweiligen Digital-Signals durch eine binäre »1« gebildet ist. Die Erfindung bringt den Vorteil mit sich, daß bei relativ geringem schaltungstechnischen Aufwand mit einer geringeren Anzahl von unterschied- 'V> lieh aufgebauten Bauteilen, insbesondere Konstantstromquellen, ausgekommen werden kann als bei dem üben betrachteten bekannten Digital-Analog-Umsetzer.

Gemäß einer zweckmäßigen Ausgestaltung der Erfindung sind die Konstantströme an die jeweiligen Verbindungspunkte jeweils eines Ableitwiderstands und wenigstens eines Querwiderstands über ein eine Vielzahl von Schaltern enthaltendes Schalternetzwerk anschaltbar, dessen Schalter jeweils von einem Ausgang eines 2^m Ausgänge aufweisenden Steuerdecoders ansteuerbar sind, dem die /η-Bits des jeweiligen Digital-Signals zugeführt werden. Hierdurch ergibt sich der Vorteil einer besonders einfachen Ansteuerungsmöglichkeit der einzelnen Verbindungspunkte jeweils eines Ableitwiderstands und wenigstens eines Querwiderstands des Widerstandsnetzwerks.

Gemäß einer weiteren zweckmäßigen Ausgestaltung der Erfindung sind die jeweils auftretenden Konstantströme in ihrer Polarität durch das übrige eine Bit des jeweiligen Digital-Signals festgelegt Hierdurch ist es auf relativ einfache Weise möglich, von dem eigentlichen Digital-Analog-Umsetzer Signale mit der jeweils in Frage kommenden Polarität abzugeben.

Gemäß einer anderen zweckmäßigen Ausgestaltung der Erfindung ist an dem genannten einen Ende des R—2R-Widerstandsnetzwerks eine Umschaltstufe angeschlossen, die in Abhängigkeit von dem Wert des übrigen einen Bits des jeweiligen Digital-Signals das ihr jeweils zugeführte Signal mit der einen oder der anderen Polarität abgibt. Hierdurch kann mit Konstantströmen einer Polarität gearbeitet werden, was in dem Fall von Vorteil ist, daß nur Konstantstromquellen vorhanden sind, die Konstantströme einer Polarität abzugeben vermögen.

Anhand von Zeichnungen wird die Erfindung nachstehend an Ausführungsbeispielen näher erläutert.

F i g. 1 zeigt in einem Blockschaltbild einen nach dem Iterativverfahren arbeitenden Codierer, in welchem der Digital-Analog-Umsetzer gemäß der Erfindung verwendbarist;

F i g. 2 zeigt eine Ausführungsform des Digital-Analog-Umsetzers gemäß der Erfindung.

Der in Fig. 1 dargestellte, nach dem Iterativverfahren arbeitende Codierer enthält eine durch einen Vergleicher Vgl gebildete Eingangsstufe, der an einem Eingang EV jeweils in ein Digital-Signal umzusetzende Analog-Signale zugeführt werden. Der Vergleicher Vgl ist ein analog arbeitender Vergleicher, der das am Eingang EVjeweils vorhandene analoge Eingangssignal mit einem weiteren Analog-Signal vergleicht, das ihm an einem weiteren, nicht näher bezeichneten Eingang zugeführt wird. An dem Ausgang des Vergleichers Vgl sind acht UND-Glieder GU1, GU2, GUX GU4, GUS, GUS, GUl und GUS mit ihrem jeweils einen Eingang angeschlossen. Die anderen Eingänge dieser UND-Glieder GU1 bis GUS sind an Ausgänge A 2, A 3, A 4, A 5, A 6, AT, AS bzw. A 9 eines Ringzählers RZ angeschlossen, der von einem Taktgenerator TG her derart gesteuert wird, daß er an seinen Ausgängen nacheinander jeweils ein Signal abgibt. Die Ausgänge der UND-Glieder GU1 bis GUS sind an Rückstelleingängen von ein Register Reg bildenden bistabilen Kippschaltungen FFl, FF2, FF3, FF4, FF5, FF6, FF7 bzw. FF8 angeschlossen. Die Setzeingänge dieser Flipflops FFl bis FF8 sind an den Ausgängen A 1 bis A S des Ringzählers RZ angeschlossen. An die den Setzeingängen zugehörigen Ausgänge der bistabilen Kippschaltungen FFl bis FF8 ist ein Digital-Analog-Umsetzer DADmxi Eingängen s, m 1, ml, m3, η 1, /?3 und π 4 angeschlossen. Ein Ausgang AD des Digital-Analog-Umsetzers DAD ist mit den genannten

weiteren Eingang des Vergleichers Vgl verbunden. An die Ausgänge der bistabilen Kippschaltungen FFl bis FF8 ist noch ein Parallel-Serien-Wandler PSW mit Eingängen ArX bis ArS angeschlossen. An den betreffenden Eingängen Ar\ bis ArS treten, wie nachstehend noch ersichtlich werden wird, nach jeweils einem Umlaufzyklus des Ringzählers RZ die Bits eines dem am Eingang EV auftretenden analogen Eingangssignal entsprechenden Digitalsignals auf. Der Parallel-Serien-Wandler PSW vermag die ihm gewissermaßen parallel zugeführten Bits von einem Ausgang As als Serien-Bits abzugeben. Zu diesem Zweck könnte einfach der Ausgang As des Parallel-Serien-Wandlers PSW mit sämtlichen Eingängen Ar\ bis ArS dieses Parallel-Serien-Wandlers PSW — und zwar hier über Entkopplungsschaltmittel, wie Dioden — verbunden sein.

Nachdem zuvor der Aufbau des in F i g. 1 dargestellten Codierers erläutert worden ist, sei nunmehr dessen Arbeitsweise betrachtet. Dabei sei zunächst angenommen, daß sämtliche bistabilen Kippschaltungen FFl bis FF8 im zurückgestellten Zustand sind, in welchem von ihren gemäß F i g. 1 beschalteten Ausgängen jeweils eine »0« abgegeben wird. Nunmehr sei angenommen, daß am Eingang EV ein analoges Eingangssignal liegt und daß der Taktgenerator TG Taktimpulse an den Ringzähler RZ abgibt, der sich in einer solchen Stellung befinden mag, daß mit dem Auftreten des ersten Taktimpulses von dem Taktgenerator TG her am Ausgang A 1 ein Signal auftritt. Dieses Signal führt dazu, daß die bistabile Kippschaltung FFl gesetzt wird. Dies wiederum führt dazu, daß dem Eingang »s« des Digital-Analog-Umsetzers DAD ein »1«-Bit zugeführt wird, auf das hin vom Ausgang AD dieses Umsetzers DAD ein entsprechendes Analogsignal an den Vergleicher Vgl abgegeben wird. In diesem Vergleicher Vgl wird das betreffende Analogsignal mit dem am Eingang ffVnoch liegenden analogen Eingangssignal verglichen, wobei als Ergebnis dieses Vergleichs ein Ausgangssignal abgegeben werden mag, welches anzeigt, daß das betreffende analoge Eingangssignal größer ist als das am anderen Eingang des Vergleichers Vgl liegende Analogsignal. Dies führt dazu, daß mit Auftreten des nächsten Signals von dem Ringzähler RZ, d. h. eines Signals am Ausgang A 2 des Ringzählers RZ das UND-Glied GUi nicht übertragungsfähig gemacht werden kann, weshalb die bistabile Kippschaltung FFl gesetzt bleibt. Außerdem wird die bistabile Kippschaltung FF2 durch das am Ausgang A 2 des Ringzählers RZ nunmehr auftretende Signal gesetzt. Dadurch wird zusätzlich dem Eingang »ml« des Digital-Analog-Umsetzers DAD ein »!«-Bit zugeführt. Der anschließend ablaufende Vorgang entspricht dem zuvor erläuterten Vorgang, wobei nunmehr angenommen sei, daß der Vergleicher Vgl ein Ausgangssignal abgibt, welches anzeigt, daß das am Eingang EV liegende analoge Eingangssignal kleiner sei als das dem anderen Eingang vom Ausgang ADdes Digital-Analog-Umsetzers DAD zugeführte Analogsignal. Dies hat zur Folge, daß das Auftreten eines Signals am Ausgang A 3 des Ringzählers RZ dazu führt, daß das UND-Glied GU2 übertragungsfähig gemacht wird, wodurch die bistabile Kippschaltung FF2 wieder zurückgesetzt wird. Außerdem wird die bistabile Kippschaltung FF3 nunmehr gesetzt, die jetzt ein »1 «-Bit an den Eingang »zn 2« des Digital-Analog-Umsetzers DAD abgibt In der zuvor beschriebenen Weise wird das am Eingang Erliegende analoge Eingangssignal schrittweise mit entsprechenden vom Ausgang AD des Digital-Analog-Umsetzers DAD abgegebenen Analogsignalen verglichen, bis schließlich vom Ausgang A 9 des Ringzählers RZ ein Signal abgegeben worden ist. Zu diesem Zeitpunk!

befinden sich die bistabilen Kippschaltungen FFl bis FF8 des Registers Reg in Stellungen, welche den Bits eines Digitalsignals entsprechen, das dem am Eingang EKvorhandenen analogen Eingangssignal entspricht.

In F i g. 2 ist eine erfindungsgemäSe Ausführungsform

to des bei der Schaltungsanordnung gemäß Fig. 1 vorgesehenen Digital-Analog-Umsetzer DAD näher gezeigt. Der Digital-Analog-Umsetzer gemäß Fig. 2 weist wie der in F i g. I dargestellte Digital-Analog-Umsetzer Eingänge s, mi, /π2, /η3, n\, η2, η3 und n4 sowie einen Ausgang AD auf. An den genannter Eingängen treten in der angegebenen Reihenfolge 1 +m + n Bits des jeweiligen Digital-Signals (mit /n=3 und n=4) mit abnehmender Wertigkeit auf. Der betreffende Digital-Analog-Umsetzer DAD weist ein R— 2R-Widerstandsnetzwerk in /!-Schaltung auf, dessen Querwiderstände und dessen an den beiden Netzwerksenden liegende Widerstände jeweils den Widerstandswert R besitzen, während alle übrigen Ableitwiderstände einen Widerstandswert von 2R besitzen. Von den Verbindungspunkten jeweils eines Ableitwiderstands und zumindest eines Querwiderstands des R—2/?-Widerstandsnetzwerks sind jeweils n=4 benachbarte Verbindungspunkte jeweils mit einer entsprechenden Gruppe von 4 Schaltern eines eine Vielzahl von Schaltern umfassenden Schalternetzwerks verbunden. Dieses Schalternetzwerk umfaßt die Schalter 521 bis 527, 531 bis 537, 541 bis 547 bis 557, die wie alle übrigen Schalter jeweils elektronische Schalter sein können. Von den genannten Schaltern sind die gewissermaßen eine Schaltergruppe bildenden Schalter 527, 537, 547 und 557 mit den vier in Fig.2 am weitesten rechts liegenden benachbarten Verbindungspunkten jeweils eines Ableitwiderstands und zumindest eines Querwiderstands des R—2/?-Widerstandsnetzwerks verbunden. In entsprechender Weise sind die ebenfalls eine Schaltergruppe bildenden vier Schalter 521. 531, 541 und 551 mit vier jeweils unmittelbar aufeinanderfolgenden Verbindungspunkten jeweils eines Ableitwiderstands und zweier Querwiderstände des Widerstands-Leiternetzwerks verbunden, wobei der eine Verbindungspunkt dem genannten einen Ende des Widerstands-Leiternetzwerks unmittelbar benachbart ist. Zu den jeweils eine Schaltergruppe bildenden Schaltern, wie den Schaltern 521, 531, 541 und 551,

so gehört jeweils noch ein weiterer Schalter, wie der Schalter 511. Diese Schalter — zu denen die Schalter 511 bis 517 gehören — sind mit ihrem jeweils einen Anschluß mit dem der jeweiligen Gruppe von vier benachbarten Verbindungspunkten eines Ableitwiderstands und zumindest eines Querwiderstands des Widerstands-Leiternetzwerks unmittelbar benachbarten Verbindungspunkt verbunden, und zwar auf der Seite, auf der das genannte eine Ende des Widerstands-Leiternetzwerks liegt So ist z. B. der Schalter 516 mit

bo seinem einen Anschluß mit einem durch einen Ableitwiderstand und zwei Querwiderstände des Widerstands-Leiternetzwerks gebildeten Verbindungspunkt verbunden, der vier Verbindungspunkten unmittelbar benachbart ist mit welchen die einen Anschlüsse

es der Schalter 526,536,546 und 556 verbunden sind.

Die jeweils eine Schaltergruppe bildenden Schalter werden, wie dies Fig.3 zeigt von entsprechenden Ausgängen 0,1,2,3,4,5,6 bzw. 7 eines Steuerdecoders

CD gesteuert, der mit seinen Eingängen an den Eingängen m 1, ml und m3 liegt. In Abhängigkeit von den an den drei Eingängen m\,ml und /n3 liegenden Bits des jeweiligen Digitalsignals gibt der Steuerdecoder CD an einem seiner acht Ausgänge ein zur Schließung entsprechender Schalter führendes Signal ab. Die Ausgänge 0 und 1 des Steuerdecoders CD sind über ein ODER-Glied GO2 zusammengefaßt. Mit dem Ausgang 0 des Steuerdecoders CD ist ferner der Eingang eines Negationsgliedes GN2 verbunden, welches ausgangsseitig mit dem Steuereingang eines Schalters _SS verbunden ist, der mit seinem einen Anschluß mit den einen Anschlüssen der Schalter 511 bis 517 verbunden ist und der mit seinem anderen Anschluß an einer Konstantstromquelle C5 angeschlossen ist. An vier weitere Konstantstromquellen CS sind im übrigen noch weitere Schalter^, 510,5Ji und 512 mit ihrem jeweils einen Anschluß angeschlossen. Die anderen Anschlüsse dieser Schalter £9, .5JO., 2Λ1 und 512 sind mit den jeweils einen Anschlüssen der Schalter 521 bis 527 bzw. 531 bis 537 bzw. 541 bis 547 bzw. 551 bis 557 verbunden. Die Betätigungseingänge der Schalter.59,510.511 und 512 sind mit den Eingängen η 1, η 2, η 3 und π 4 verbunden.

An dem genannten einen Ende des Widerstands-Leiternetzwerks — das ist in F i g. 2 das linke Ende des betreffenden Widerstands-Leiternetzwerks — ist der Umschalteingang eines Umschalters US angeschlossen, der mit seinen Ausgängen an zwei Eingänge eines Verstärkers V angeschlossen ist, welcher ausgangsseitig mit dem Ausgang AD des Digital-Analog-Umsetzers DAD verbunden ist Der Steuereingang des Umschalters US ist mit dem Eingang s des Digital-Analog-Umsetzers DAD verbunden. Je nach Schalterstellung des Umschalters US gibt der Verstärker von seinem Ausgang und damit vom Ausgang AD des Digital-Analog-Umsetzers DAD das jeweils zugeführte Signal in invertierter oder nicht invertierter Form ab.

Nachdem zuvor der Aufbau des in F i g. 2 dargestellten Digital-Analog-Umsetzers erläutert worden ist, sei *o nunmehr dessen Arbeitsweise betrachtet Zu diesem Zweck sei zunächst angenommen, daß die vier Bits niedrigster Wertigkeit eines acht Bit umfassenden Digital-Signals, das sind die an den Eingängen π 1, π 2, η 3 und π 4 auftretende Bits, jeweils durch eine binäre »1« gebildet sind. Ferner sei angenommen, daß am Eingang m 1 ebenfalls eine binäre »1« vorhanden ist Dadurch gibt der Steuerdecoder CD von seinem Ausgang 1 ein Steuersignal ab, welches über das ODER-Glied GO 2 zur Schließung der Schalter 517, 527,537,547 und 557 führt Der Schalter_5Ji ist dabei ebenfalls geschlossen, da seinem Betätigungseingang ein entsprechendes Betätigungssignal zugeführt wird. Damit werden die bei dem in Fig.2 dargestellten Widerstands-Leiternetzwerk am rechten Ende Hegenden fünf benachbarten Verbindungspunkte jeweils eines Ableitwiderstands und zumindest eines Querwiderstands jeweils mit einem Konstantstrom von einer der Konstantstromquellen GSgespeist

Nimmt man nun einmal an, daß an den Eingängen π i, π2,π3 und π 4 weiterhin jeweils eine binäre »1« liegt,

35 und nimmt man ferner an, daß an allen drei Eingängen ;;i 1, /n2, /n3 jeweils eine binäre »1« liegt, so gibt der Steuerdecoder CD von seinem Ausgang 7 ein Betätigungssignal zur Betätigung der eine Schaltergruppe bildenden Schalter 511, 521, 531, 541 und 551 ab. Dadurch wird jeder der dem genannten einen Ende, an dem der Umschalter US angeschlossen ist, unmittelbar benachbarten 4 Verbindungspunkte jeweils eines Ableitwiderstands und zweier Querwiderstände von 4 Konstantstromquellen CS über die geschlossenen Schalter 59. 510. 511 bzw. 512 und die geschlossenen Schalter 521, 531, 541 bzw. 551 mit einem Konstantstrom / gespeist Außerdem wird der das genannte eine Ende des R- 2R-Widerstandsnetzwerks bildende Verbindungspunkt eines Ableitwiderstands und eines Querwiderstands mit einem Konstantstrom / gespeist Aus vorstehendem ersieht man somit, daß der dem genannten einen Ende, an welchem der Umschalter US mit seinem Eingang angeschlossen ist zugewandte eine Verbindungspunkt der η=4 benachbarten Verbindungspunkte von dem betreffenden einen Ende aus einen Abstand entsprechend 1 bis 2^m-' Verbindungspunkten hat

Im Hinblick auf den zuvor erläuterten Digital-Analog-Umsetzer sei noch bemerkt, daß dieser aufgrund seines Aufbaus und seines Betriebs eine nichtlineare Knickkennlinie besitzt, die an sich aus 2™+' = 16 linearen Abschnitten mit jeweils 2"= 16 Amplitudenstufen besteht. Durch die Einspeisung eines Konstantstroms / in einen Verbindungspunkt, der den jeweils η benachbarten Verbindungspunkten jeweils eines Ableiterwiderstands und zumindest eines Querwiderstands unmittelbar benachbart ist, wird, wenn man von den betreffenden 2^m+1 = 16 vorhandenen linearen Abschnitten der Knickkennlinie ausgeht ab dem ursprünglichen zweiten linearen Abschnitt dieser Knickkennlinie von dem Koordinatenursprung des Koordinatenfeldes, in welchem die betreffende Knickkennlinie liegt, dem Ausgangssignal des Digital-Analog-Wandlers gewissermaßen eine konstante Spannung hinzuaddiert so daß sich der betreffende ursprünglich zweite lineare Abschnitt der Knickkennlinie an den ursprünglich ersten Abschnitt dieser Knickkennlinie unmittelbar anschließt Somit bilden die vier um den betreffenden Koordinatenursprung unmittelbar liegenden vier Abschnitte der Knickkennlinie tatsächlich einen einzigen linearen Abschnitt, der eine ganz bestimmte Steigung aufweist Zu diesem Zwecks sind im übrigen auch die beiden Ausgänge 0 und 1 des Steuerdecoders CD über das ODER-Glied GO 2 zusammengefaßt An den somit gebildeten, durch den Koordinatenursprung des erwähnten Koordinatenfeldes laufenden einzigen linearen Abschnitt schließen sich dann die weiteren linearen Abschnitte der Knickkennlinie an, und zwar in der Weise, daß sich die Steigung jeweils benachbarter Abschnitte um den Faktor 2 unterscheidet Bezüglich der mit unterschiedlicher Steigung aufeinanderfolgenden Abschnitte ergibt sich somit, daß die betreffende Knickkennlinie insgesamt somit nur tatsächlich nur 13 lineare Abschnitte umfaßt

Hierzu 2 Blatt Zeichnungen 809 650/217

Claims

Patentansprüche:

1. Digital-Analog-Umsetzer zur Umsetzung von jeweils η + m + \ Bits umfassenden Digitalsignalen in Analogsignale mit einer nichtlinearen Knickkennlinie, die aus 2^m+l linearen Abschnitten mit jeweils 2" Amplitudenstufen besteht, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer, unter Verwendung eines ersten Decoderschaltungsteils, eines zweiten Decoderschaltungsteils und eines dritten Decoderschaltungsteils, wobei der erste Decoderschaltungsteil η Bits des jeweiligen Digitalsignals in einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen in ein analoges Steuersignal für den zweiten Decoderschaltungsteil umsetzt, wobei in dem Widerstandsnetzwerk des ersten Decoderschaltungsteüs ein weiterer Widerstand in dem FaI! wirksam schaltbar ist, daß wenigstens eines der m Bits des jeweiligen Digitalsignals durch eine binäre »1« gebildet ist, wobei der zweite Decoderschaltungsteil aus einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen besteht, welche entsprechend dem Wert der jeweils durch eine binäre »1« gebildeten m-Bits des jeweiligen Digitalsignals wirksam schaltbar sind und das genannte Steuersignal entsprechend beeinflussen, wobei in dem dritten Decoderschaltungsteil die Polarität eines an einen Decoderausgang von dem zweiten Decoderschaltungsteil abzugebenden Ausgangssignals durch das übrige eine Bit in dem jeweiligen Digitalsignal festgelegt wird, wobei der erste Decoderschaltungsteil und der zweite Decoderschaltungsteil ein gemeinsames Widerstands-Leiternetzwerk enthalten, dessen sämtliche Querwiderstände und dessen an den beiden Leiternetzwerksenden liegende Widerstände jeweils ein und denselben Widerstandswert besitzen, während alle übrigen Widerstände den doppelten Widerstandswert besitzen, und wobei das eine Ende des Widerstands-Leiternetzwerks mit dem Decoderausgang verbunden ist, dadurch gekennzeichnet, daß jedem Verbindungspunkt einer Gruppe von η benachbarten Verbindungspunkten jeweils eines Ableitwiderstands und wenigstens eines Querwiderstands selektiv ein Konstantstrom (I) einer Konstantstromquelle von π Konstantstromquellen (CS) entsprechend den jeweils durch eine binäre »1« gebildeten η-Bits des jeweiligen Digitalsignals zuführbar sind, daß der dem genannten einen Ende des Widerstands-Leiternetzwerks zugewandte eine Verbindungspunkt der Gruppe der η benachbarten Verbindungspunkte von dem betreffenden Ende einen Abstand entsprechend I bis 2™-' Verbindungspunkten gemäß dem Wert der jeweils durch eine binäre »1« gebildeten m-Bits des jeweiligen Digitalsignals hat und daß dem in Richtung zu dem genannten einen Ende des Widerstands-Leiternetzwerks den α benachbarten Verbindungspunkten benachbarten Verbindungspunkt eines Ableitwiderstands und wenigstens eines Querwiderstands in dem Fall ein Konstantstrom (I) von einer gesonderten Konstantstromquelle (CS) zugeführt wird, daß wenigstens eines der m-Bits des jeweiligen Digitalsignals durch eine binäre »1« gebildet ist.
2. Digital-Analog-Umsetzer nach Anspruch 1,

dadurch gekennzeichnet, daß die Konstantströme (I) an die jeweiligen Verbindungspunkte jeweils eines Ableitwiderstands und wenigstens eines Querwiderstands über ein eine Vielzahl von Schaltern enthaltendes Schalternetzwerk -Jischaltbar sind, dessen Schalter jeweils von einem Ausgang eines 2^m aufweisenden Steuerdecoders (CD) ansteuerbar sind, dem die m Bits des jeweiligen Digitalsignals zugeführt werden.

3. Digital-Analog-Umsetzer nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die jeweils auftretenden Konstantströme (I) in ihrer Polarität durch das übrige eine Bit des jeweiligen Digitalsignals festgelegt sind.

4. Digital-Analog-Umsetzer nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß zwischen dem Decoderausgang (AD) und dem Widerstands-Leiternetzwerk eine Umschaltstufe (US, V) eingefügt ist, die in Abhängigkeit von dem Wert des übrigen einen Bit des jeweiligen Digitalsignals das ihr jeweils zugeführte Signal mit der einen Polarität oder der anderen Polarität abgibt