DE2328058C2 - Fehlerdiagnoseeinrichtung in einer digitalen Datenverarbeitungsanordnung - Google Patents
Fehlerdiagnoseeinrichtung in einer digitalen DatenverarbeitungsanordnungInfo
- Publication number
- DE2328058C2 DE2328058C2 DE2328058A DE2328058A DE2328058C2 DE 2328058 C2 DE2328058 C2 DE 2328058C2 DE 2328058 A DE2328058 A DE 2328058A DE 2328058 A DE2328058 A DE 2328058A DE 2328058 C2 DE2328058 C2 DE 2328058C2
- Authority
- DE
- Germany
- Prior art keywords
- address
- processing module
- register
- interface unit
- diagnostic interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test
Description
60
Die Erfindung bezieht sich auf eine Fehlerdiagnoseeinrichtung gemäß dem Oberbegriff des Patentanspruchs 1.
Mit dem Aufkommen von Datenverarbeitungsanordnungen, die mehrere Verarbeitungsmodule enthalten,
wie sie beispielsweise für die Echtzeitsteuerung von Fernmeldesystemen zum Einsatz kommen, hat es sich
als notwendig erwiesen, in diesen Anordnungen
Maßnahmen vorzusehen, mit deren Hilfe ein fehlerhafter Verarbeitungsmodul daran gehindert werden kann,
einen Zugriff auf eines der On-Une-Anwendungsprogramme auszuüben, Der fehlerhafte Verarbeitungsmodul wird auf eine wiederholte Ausführung eines
Prüfprogramms eingeschränkt, wodurch er vom Gesamtsystem abgetrennt ist Das Gesamtsystem erkennt
dabei, daß der fehlerhafte Verarbeitungsmodul nicht mehr an der Verarbeitung beteiligt ist, worauf ein
Fehlerabhandlungsprozeß die erforderlichen Schritte zur Umverteilung der dem fehlerhaften Verarbeitungsmodul zugeordneten Arbeit auf die betriebsfähigen
Verarbeitungsmodule unternimmt
Die zur vollständigen Funktionsprüfung eines fehlerhaften Verarbeitungsmoduls und zur Eingrenzung des
Fehlers notwendigen Prüf- und Fehlerdiagnoseprogramme erfordern ein hochqualifiziertes und geübtes
Wartungspersonal. Ein solches Personal steht nicht immer im ausreichenden Umfang zur Verfügung, da
erfahrungsgemäß die für das Fachpersonal aufzuwendenden Kosten einen beträchtlichen Anteil an den
Gesamtsystemkosten in Anspruch nehmen.
Der Erfindung liegt die Aufgabe zugrunde, eine Fehlerdiagnoseeinrichtung in einer digitalen Datenverarbeitungsanordnung mit mehreren Verarbeitungsmodulen zu schaffen, die unter Ausnutzung der in den
Verarbeitungsmodulen vorhandenen Fähigkeiten weitgehend selbsttätig arbeitet und die erforderliche
Fehlerdiagnose durchführt
Diese Aufgabe wird mit den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst Die
in den Verarbeitungsmodulen enthaltenen Diagnose-Schnittstelleneinheiten sind in der erfindungsgemäßen
Einrichtung nicht ständig mit den Verarbeitungsmodulen verbunden, sondern sie werden nur bei Bedarf von
einer Bedienungsperson mit dem Verarbeitungsmodul in Verbindung gebracht, der sich im Betrieb als
fehlerhaft gezeigt hat Das Systemkontrollprogramm wählt nun einen betriebsfähigen Verarbeitungsmodul
aus, damit dieser ein Diagnoseprogramm mit dem als fehlerhaft angezeigten Verarbeitungsmodul durchführt
Unter Vermittlung durch die Diagnose-Schnittstelleneinheit wird der als fehlerhaft angezeigte Verarbeitungsmodul von dem die Diagnose durchführenden
Verarbeitungsmodul so behandelt, als wäre er ein Speicher, in den Daten geschrieben und aus dem Daten
gelesen werden. Aus dem Verhalten des als fehlerhaft angezeigten Verarbeitungsmoduls bei diesen Vorgängen können Rückschlüsse auf den Fehler gezogen
werden. Ein mittels der erfindungsgemäßen Fehlerdiagnoseeinrichtung durchgeführter Diagnosevorgang fügt
sich somit ohne weiteres in den normalen Betriebsablauf der Datenverarbeitungsanordnung ein, da der als
fehlerhaft angezeigte Verarbeitungsmodul wie eine normale Baueinheit der gesamten Datenverarbeitungsanordnung behandelt wird, unter Vermittlung durch die
Diagnose-Schnittstelleneinheit, jedoch mit einem speziellen Diagnoseprogramm zur Abfrage und Prüfung
seiner Register betrieben wird.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Darin zeigt
F i g. 1 ein Blockschaltbild einer Datenverarbeitungsanordnung mit der erfindungsgemäßen Fehlerdiagnoseeinrichtung,
Fig.2a und 2b ein Blockschaltbild eines Verarbeitungsmoduls mit einer Diagnose-Schnittstelleneinheit,
wobei die beiden Figuren so nebeneinander zu legen sind, daß F ί g, 2b rechts Hegt, und
Fig,3 ein Blockschaltbild zur Erläuterung der
Piagnoseüberwachungs-Software,
Eine Datenverarbeitungsanordnung, für die die hier zu beschreibende Fehlerdiagnoseeinrichtung besonders,
wenn auch nicht ausschließlich geeignet ist, ist in F i g. 1 dargestellt; eine derartige Anordnung ist in der DE-OS
22 30 830 beschrieben. Die Anordnung enthält mehrere Verarbeitungsmodule (CPUA, CPUB und CPUC),
mehrere Speichermodule (SMi, SMl und SM3) zwei Multiplexer (MPXMund MPXN) und mehrere Peripheriegeräte
PD, PM und PP. Jeder Verarbeitungsmodul ist mit einer eigenen Datenübertragungsleitung (PBA, PBB
und PBC) ausgestattet, über die alle Speichermodule und alle Peripheriegeräte zugänglich sind. Jede Datenübertragungsleitung
enthält eine Parallelinformationssignal-Sammelleitung
und eine Steuersignal-Sammelleitung in beiden Richtungen. Jeder Speichermodul ist mit
einer Zugriffseinheit (SA 1, SA 2 und SA 3) ausgestattet,
bei der jeder Datenübertragungsweg der Verarbeitungsmodule einzeln endet Jede Zugriffsein.heit enthält
eine Modulidentitäts-Adressen-Erkennungsanordnung, die derart ausgebildet ist, daß sie eine Speichermodul-Zugriffsanforderung
feststellen kann, die durch das Anlegen der Speichermodul-Identitätsadresse an einen
bestimmten Teil der Informationssignal-Sammelleitung der Datenübertragungsleitung eines Verarbeitungsmoduls angezeigt wird. Die Zugriffseinheiten können auch
gleichzeitig auftretende Zugriffsanforderungen in einer vorbestimmten Rangfolge auflösen.
Die zwei Multiplexer MPXNwad MPXM, die in der in
F i g. I dargesteilten Datenverarbeitungsanordnung vorgesehen sind, bewirken eine Pufferung der Peripheriegeräte
von Speichermodul- oder Verarbeitungsmo- J5
dulerweiterungen. Jeder Multiplexer gleicht der Funktion nach einer Speicherzugriffseinheit, und er bündelt
periphere Bedarfsmeldungen auf die Peripherie-Datenübertragungsleitungen
PDM und PDN. Die Peripherie-Datenübertragungsleitungen PDM und PDN sind
jeweils einzeln an getrennte Kanäle an den Peripheriezugriffseinheiten PAD, PAM und PAP angeschlossen.
Die Peripherie-Datenübertragungsleitungen sind ebenso aufgebaut, wie die Datenübertragungsleitungen der
Verarbeitungsmodule, d. h., sie besitzen auch Informationssignd-
und Steuersignal-Samnjelleitungen.
Jede Peripheriezugriffseinheit enthält eine Geräteidentitätsadressen-Erkennungsanordnung
und mehrere von den Verarbeitungsmodulen adressierbare Verwaltungsregister (beispielsweise Dateneingabe-, Datenaus- >
<> gäbe-, Zustands- und Steuerregister). Die dargestellten Peripherhgeräte sind nur als Beispiel angegeben, und
sie stellen einen Plattenspeicher PD, eine Diagnoseüberwachungsschreibmaschine PM und einen Seitendrucker
PPddS. ">>
Die Anordnung ist so organisiert, daß die Verarbeitungsmodule
einfach Lese- und Schreibvorgänge ausführen, wenn Information von oder zu einem Speicherplatz oder einem Peripheriegerät übertragen
werden soll. Im Falle des Speicherplatzes wird der Lese- oder Schreibvorgang durch eine Codegruppe definiert,
die an die Steuersignal-Sammelleitung der Datenübertragungsleitung angeleg* und von einer Adresse auf der
Informationssignal-Sammelleitung der Datenübertragungsleitung begleitet ist. Die Adresse definiert (1) den
Speichermodul, in dem sich der geforderte Speicherplatz befindet, und {?} die Adresse des geforderten
Speicherplatzes in dem bestimmten Speichermodul.
Wenn aus einem Peripheriegerät Information gelesen werden soll oder Information in ein Peripheriegerät
geschrieben werden soll, ist die für den Lese- oder
Schreibvorgang verwendete Codegruppe in gleicher Weise von einer Adresse auf der Informationssignal-Sammelleitung
der Datenübertragungsleitung begleitet, die (1) einen Multiplexer, (2) das geforderte Peripheriegerät
und (3) das adressierbare Verwaltungsregister in dem Peripheriegerät definiert. Dadurch kann der
Verarbeitungsmodul (1) zur Steuerung des Betriebs des Peripheriegeräts einschließlich seiner Zugriffseinheit
einen Schreibvorgang in das Steuerregister des Peripheriegeräts ausführen, (2) Information in das
Datenausgaberegister zur Weitergabe oder zur Verarbeitung durch das Peripheriegerät schreiben, (3) zur
Feststellung des gerade vorliegenden Funktionszustandes des Peripheriegerätes einschließlich der Zugriffseinheit
einen Lesevorgang aus dem Zustandsregister ausführen und (4) Information aus dem Dateneingaberegister
zm Weitergabe in das Steuerverarbeitungssystem lesen.
Eine der Peripherie-Datenübertragwigsleitungen, im
Fall von F i g. 1 die Leitung PDN, wird an den Zugriffsweg einer Diagnose-Schnittstelleneinheit
(DUFA, DUFB und DUFC) jedes Datenverarbeitungsmodi±>
angelegt Jede Diagnose-Schnittstelleneinheit gleicht der Funktion nach den Peripheriezugriffseinheiten
in sofern, als sie eine Identitätsadressen-Erkennungsanordnung und mehrere adressierbare Überwachungspunkte
und Register entsprechend den Verwaltungsregistern enthält
Im normalen On-Line-Betrieb ist die in dem Blockschaltbild der F i g. 2a und 2b dargestellte Diagnose-Schnittstelleneinheit
DUF »abgetrennt«, so daß ein Zugriff eines fehlerhaften Verarbeitungsmoduls über die
Diagnose-Schnittstelleneinheit auf einen fehlerfrei arbeitenden Verarbeitungsmodul verhindert wird. Wenn
das Vorliegen eines fehlerhaften Verarbeitungsmoduls dem Wartungspersonal über die Überwachungsschreibmaschine
PM mitgeteilt worden ist, dann werden die gedruckten Schaltungsplatten der Diagnose-Schnittstelleneinheit
nur in die Diagnose-Schnittstelleneinheit für den fehlerhaften Verarbeitungsmodul eingesteckt
In den F i g. 2a und 2b ist über der Trennlinie Z-Zein
typischer Verarbeitungsmodul CPU dargestellt Der Verarbeitungsmodul enthält zwei Hauptabschnitte,
nämlich den in Fig.2a von einer gestrichelten Linie
umgebenen Mikroprogrammabschnitt \iPROG und den
Datenabschnitt DA. In beiden Abschnitten wird mit Parallelverarbeitungswegen gearbeitet, doch sind in der
Zeichnung zur Vereinfachung der Darstellung nur einfache Wege dargestellt.
Der Datenabschnitt besteht (1) aus einem Registerblock RECBLOCK, (2) einem Befehlsregister IN-
STREG, (3) einem Rechen- und Logikwerk MILL, (4)
einer Anpassungslogikeinheit für eine Verarbeitungsmodul-Datenübertragungsleitung
und (5) einem Leitungsanpassungsregister, das als Ausgaberegister OUTREG bezeichnet wird. Typischerweise entspricht
der Verarbeitungsmodul dem in der DE-OS 21 26 206 beschriebenen Verarbeitungsmodul, bei dem der Registerblock
REGBLOCK eine Akkumulatorregistergruppe
und Fähigkeitsbasis- und Fähigkeitsgrenzregistergruppen enthält. In der Akkumulatorregistergruppe ist
das Folgesteuerrejister SCR enthalten, das zu jedem
Zeitpunkt die absolute Speicheradresse des gerade vorliegenden Befehlsworts bestimmt.
Der Datenabschnitt, in dem vom Verarbeitungsmodul
verarbeitete Information gespeichert und behandelt wird, wird von Datenabschnittsteuersignalen DAMS
gesteuert. Diese Steuersignale werden von einer Gruppe von Kippschaltungen in einem Mikrobitregister
LJPB erzeugt. Der Mikroprogrammabschnitt bewirkt das erforderliche Setzen und Rücksetzen dieser
Kippschaltungen sowie einer Gruppe weiterer Kippschaltungen in einem Mikroprogrammadressenregister
UPA.
Der Mikroprogrammabschnitt liPROC besteht aus ι ο
(I) einem Register mit einer Kapazität von etwa 150 Bits für die Register UPA und UPB, (2) einem Decodierer
DEC, (3) einer Mikrobefehlsmatrix SM, (4) einer Mikro-Bit-Matrix MBM, (5) einem Kombinationslogikblock
CCL für Datenabschnitts-Einstellsignale DACS und (6) einem Mikrobefehls-Steuertaktgeber CLK. Die
vom Befehlswort im Befehlsregister INSTREGdefinierten
Befehle des Verarbeitungsmoduls werden von einer Reihe von Mikroprogrammen realisiert, von denen
jedes aus mehreren, nacheinander ausgeführten Mikrobefehlen besteht. Der Verarbeitungsmodul wird vom
Steuertaktgeber CLK von einem Mikrobefehl zum nächsten weitergeschaltet. Der nächste Mikrobefehl
wird dabei von der t/PA-Adresse ausgewählt, die auf die
Mikrobefehlsmatrix einwirkt. Die derzeitigen Datenabschniits-Einstellsignale
DACS bewirken auch das Einstellen der Mikrobefehlsmatrix, die für jeden
Mikrobefehl eine Gruppe von Mikro-Bits erzeugt, die den Verarbeitungsmodul in den Zustand zur Ausführung
des Mikrobefehls und somit von Mikroprogrammen für jeden Maschinenbefehl versetzt.
Die in den Fig.2a und 2b unterhalb der Linie Z-Z
dargestellte Diagnose-Schnittstelleneinheit DUF enthält eine Zugriffseinheit für Peripherie-Datenübertragungs?eitungen,
die aus einem vom Adressenregister AR. einem Adressendecodierer AD und einer Leitungssteuersignalschaltung
BC besteht. Die Diagnose-Schnittstelleneinheit enthält auch Vorrichtungen (Gatter
CR 1 bis GR 8) zum Entnehmen von Information aus dem Datenabschnitt (Gatter GR 1 bis GR 6) und aus
dem Mikroprogrammabschnitt (Gatter GR 7 und GR 8) zur Weitergabe über die Peripherie-Datenübertragungsleitung
PDN. Ferner enthält die Diagnose-Schnittstelleneinheit Vorrichtungen (Gatter GW\ und
GW2), die es erlauben, Informationsmuster in den *5
Datenabschnitt (Gatter CWl) und in dem Mikroprogrammabschnitt (Gatter GW2) einzugeben, sowie
Vorrichtungen (die den Gattern GW3 bis GW5
zugeordneten Vorrichtungen) oder sonstige Steuerfunktionen. Jedes der oben erwähnten Gatter repräsentiert
einen Block von Und-Schaltungen, die den Durchgang von Information Ober parallele Informationswege
steuern; jeder Block von Und-Schaltungen wird von einem Adressensigna! gesteuert, das vom
Adressendecodierer AD erzeugt wird.
Es sei daran erinnert, daß bei jedem Zugriffsvorgang
über eine Verarbeitungsmodul-Datenübertragungsleitung eine Speicherplatzadresse an die Informationssignal-Sammelleitung
angelegt wird, die von einer die Art des geforderten Zugriffs anzeigenden Codegruppe auf
der Steuersignal-Sammelleitung begleitet ist. Jede Adresse bezeichnet die Identität des geforderten
Moduls oder Geräts sowie den Ort innerhalb des Moduls oder Geräts (d. h. den Speicherplatz, das
Verwaltungsregister eines Peripheriegeräts oder eine Diagnose-Schnittstelleneinheit). Konsequenterweise ist
in Adressendecodierer AD eine Vergleichsschaltung enthalten, die die Systemidentitätsadresse des Verarbeitungsmoduls
mit einem vorbestimmten Teil der an die Peripherie-Datenübertragungsleitung PDN angelegten
Adresseninformation vergleichen kann. Bei Koinzidenz wird der Rest der Adresseninformation im Adressenregister
AR in den Adressendecodierer eingegeben, damit ein Wählsignal zur Auslösung der geforderten Funktion
erzeugt wird. Es gibt zwei Gruppen von Wählsignalen, nämlich Schreibwählsignale A WS und Lesewählsignale
ARS. Schreibwählsignale A WS steuern die Datenzeicheneingabevorrichtungen
(Gatter GWl und GW2)
und die sonstigen Steuerfunktionen (die den Gattern G Wi bis G W5 zugeurdneten Vorrichtungen), während
die Lesewählsignale ARS die Vorrichtungen zur Überwachung von Informationspunkten (Gatter GR 1
bis GR 8) steuern. Die Steuercodegruppe am Steuersignal-Leitungsteil der Peripherie-Datenübertragungsleitung
bestimmt das Lese- oder Schreiberfordernis jedes Zugriffvorgangs. und folglich untersucht auch der
Adressendecodierer AD diesen Steuersignal-Leitungsteil, wenn er das geforderte Adressensignal erzeugt.
Es sind folgende Überwachungsmöglichkeiten vorgesehen:
(a) der Inhalt des Ausgabereigsters OUTREG (Gatter
GR 1 vom Adressensignal lAÄgeöffnet);
(b) die laufende Befehlsadresse (Gatter GR 2 vom Adrcsensignal 2A/? geöffnet);
(c) die Information an der Sammelleitung WO (Gatter GR 3 vom Signal 3AR geöffnet);
(d) die Information an der Sammeüeitung ΛίΟ (Gatter
GR 4 vom Signal 4AR geöffnet);
(e) die information an der Sammelleitung M 1 (Gatter GR 5 vom Signal 5AR geöffnet);
(0 der Inhalt des Befehlsregisters INSTREG (Gatter
GR 6 vom Signal 6AR geöffnet);
(g) der Inhalt des Mikrobitregsiters UPB(Gailer GR 7
(g) der Inhalt des Mikrobitregsiters UPB(Gailer GR 7
vom Signal IAR geöffnet);
(h) der Inhalt des Mikroprogrammadressenregisters UPA (Gatter GR 8 vom Signal 8AR geöffnet).
(h) der Inhalt des Mikroprogrammadressenregisters UPA (Gatter GR 8 vom Signal 8AR geöffnet).
Es sind folgende Eingriffsmöglichkeiten vorgesehen:
(a) das Schreiben von Information auf die Sammelleitung H 0 (Gatter G W1 vom Signal 1A Ungeöffnet);
(b) die Einstellung der Register UPA und UPB (Gatter
G W2 vom Signa! 2A Ungeöffnet).
Die sonstigen Steuerfunktionen werden durch Einstellen des Hilfsregisters MREG, der Register REG 1,
REG 2 und des Mikrobefehlsregisters SR vorgesel ;n.
Das Einstellen der verschiedenen Bits des Hilfsregisters auf den Zustand »1« ergibt durch Einwirkung auf die für
die sonstigen Steuervorgänge vorgesehene Logik ML folgende Funktionen:
Freigabe des Steuertaktgebers CLK des Verarbeitungsmoduls. Die Zahl der erzeugten Taktimpulse
wird von den Zuständen der Bits 1 bis 5 und 16 bis 18 des Hilfsregisters AiÄEG bestimmt.
Bit 2:
Ein Mikrobefehl, d. h. ein Taktimpuls.
Bit 3:
Ein Befehl. Wenn der Takt freigegeben ist, läuft der
Steuertaktgeber des Verarbeitungsmoduls bis zur Vollendung des laufenden Befehls.
Halt bei dem von den Bits 8 bis 23 angegebenen
SCR-Wert der in das Register REG 1 geschriebenen Daten. Die Vergleichsschaltung MC vergleicht
den SCR-Wert (über Gatter GX) mit dem Inhalt
des Registeis REG2.
Bit 4:
Wie Bit 3, jedoch unter Einschluß der Bits 4 bis 7
des Folgesteuerregisters SCR.
Bit 5,
Wie Bit 4, jedoch unter Einschluß der Bits 0 bis 3
des Folges teuerregisters SCR.
ι ο
Bit 6:
Gibt die zum Register REGX geschickten Daten
zur Sammelleitung WO weiter, wenn das Bit I ebenfalls gesetzt ist, (d. h. das Gatter GW6 durch
Erzeugung des Signals MLS 2 aktiviert). ι s
Bit 7:
Sperren der Mikroprogrammdecodierung. Dieses Bit sperrt die Mikroprogrammdecodierung für den
nächsten Mikrobefehl aus dem laufenden UPA-Registerinhalt.
Bit 8 bis 12:
Nicht verwendet.
Bit 13:
Wiederholung. Dieses Bit sperrt das Takten des Folgesteuerregisters SCR, so daß der derzeitige
Befehl wiederholt werden kann.
Bit 14 und 15:
Nicht verwendet.
Bit 16:
Anhalten nach »n« Mikrobefehlen. Wenn der Steuertaktgeber CLK des Verarbeitungsmoduls
freigegeben ist, bewirkt dieses Bit, daß der Verarbeitungsmodul die Zahl der Mikrobefehle
ausführt, die von den in das Mikrobefehlsregister SR geschriebenen Daten angegeben ist.
Anhalten bei Fehler. Dieses Bit veranlaßt, den Datenverarbeitungsmodul anzuhalten, wenn der
Inhalt des Mikroprogrammadressenregisters UPA den Wert 0 hat, d. h. wenn er in Begriff ist, in die
Durchführung des Fehlerunterbrechungs-Mikroprogramms einzutreten.
Bit 18:
Anhalten bei einem bestimmten Mikrobefehl. Wenn der Taktgeber des Verarbeitungsmoduls
freigegeben ist, läuft der Verarbeitungsmodul so lange weiter, bis der Inhalt des Mikroprogrammadressenregisters UPA gleich dem zuvor in das
Mikrobefehlsregister SÄ geschriebenen Wert ist. Die Vergleichsschaltung SCvergleicht die derzeitige Mikrobefehlsadresse (über das Gatter GY) mit
dem Inhalt des Mikrobefehlsregisters SR.
Bit 19 bis 23:
55
Typischerweise enthält die für sonstige Funktionen vorgesehene Logik ML einen Tektimpulsgenerator, der
durch Setzen eines der Bits 1,2,3,4,5,16,17 oder 18 des
Hilfsregisters MREG in den Zustand 1 gestartet und durch Ausgangssignale eines Generatorsteuergatters
aus einer Anzahl von Generatorsteuergattern angehalten wird. Typischerweise werden die Generatorsteuergatter nach einem Impuls (Bit MR1) aktiviert, wenn das
Mikrobit (Bit MR 2) zur Auswahl des nächsten Befehls erscheint, wenn die Befehlsadressen-Vergleichsschaltung IAC Gleichheit zwischen dem Inhalt des
Folgesteuerregisters 5CR und dem Inhalt des Registers
REG2 (Bits MR3, 4 oder 5) feststellt oder wenn die
Mikrobefehls-Vergleichsschaltung SCfeststellt, daß der
Inhalt des Mikroprogrammadressenregisters UPA gleich dem Inhalt des Mikrobefehlsregisters SR (Bits
MR 16, 17 oder 18) ist. In der Logik ML sind auch Schaltungsanordnungen zur Erzeugung der Signale
MLS1 (Bits MR 3, MR 4 oder MR 5), MLS 2 (Bits MR1
und MR6) und der Mikrobit-Steuersignale zur Steuerung der Mikroprogrammdecodierung (Bit MR 7) und
des Mikrobitsignals, das das Folgesteuerregister SRC (Bit MR13) zur Wiederholung einer Befehlsoperation
taktet.
Wenn die Schaltungsplatten der Diagnose-Schnittstelleneinheit an ihrer Stelle sind, dann wird einer der
betriebsfähig gebliebenen Verarbeitungsmodule so eingeteilt, daß er in einem Hintergrundbetrieb ein
Diagnoseüberwachungsprogramm ausführt. Dieses Programm besteht aus einer Reihe von Arbeitsgängen
der Diagnose-Schnittstelleneinheit, bei denen eine Reihe von Tests mit der Logik des Verarbeitungsmoduls
ausgeführt wird, wobei die Testergebnisse unter Zuhilfenahme einer Fehlerliste diagnostisch untersucht
werden.
Bei der Verwirklichung des Diagnoseüberwachungsprogramms wird die Datenverarbeitungsanordnung als
ein Modell angesehen, das aus einem großen Datenregister und aus einem Kombinationslogikblock besteht.
Die Ausgangssignale des Datenregisters bilden die Eingangssignale des Kombinationslogikblocks, dessen
Ausgangssignale wiederum zu Eingängen des Datenregisters geführt werden. Die Register der Diagnose-Schnittstelleneinheit und des Verarbeitungsmoduls
übernehmen dabei die Funktion des Datenregisters, während die Verarbeitungs- und Mikroprogrammabschnitte des Verarbeitungsmoduls die Funktion der
Kombinationslogik übernehmen. Die Diagnosetests bestehen einfach darin, daß das Datenregister in den zur
Erzielung geforderter Eingangsbedingungen für die Kombinationslogik notwendigen Zustand gesetzt wird.
Die sich ergebenden Ausgangssignale der Kombinationslogik werden durch Takten des entsprechenden
Teils des Datenregisters und durch Lesen seines Inhalts untersucht.
Wie bereits erwähnt wurde, läuft das Diagnoseüberwachungsprogramm als Job mit niedriger Priorität in
einem Verarbeitungsmodul, von dem bekannt ist, daß er fehlerfrei arbeitet. Übertragungen zu und von der
Diagnose-Schnittstelleneinheit werden gerade so ausgeführt, als sei die Schnittstelleneinheit ein anderer
Modul des Speichers. Das Diagnoseüberwachungsprogramm enthält nach Fig.3 im wesentlichen drei
Codeblöcke, nämlich den Steuerblock, den Block für gemeinsame Funktionen und den Block für Sonderfunktionen, sowie drei Datenblöcke, nämlich den Testblock,
den Kopplungspufferblock und die Diagnose-Schnittstellenblock.
Der Testabschnitt enthält während der Auswertung durch das Diagnoseübtrwachungsprogramm einen
Teiltest des Diagnosevorgangs. Der Kopplungspuffer wirkt als Puffer zwischen den Diagnosetests und der
Diagnose-Schnittstelleneinheit, die natürlich einen Teil
des fehlerhaften Verarbeitungsmoduls selbst darstellt
Der Steuerblock sorgt für eine Anpassung zwischen dem Diagnoseüberwachungsprogramm und seiner Umgebung, d. h. dem Betriebssystem und dem Wartungsingenieur. Es ermöglicht dem Diagnoseüberwachungsprogramm die Ein- und Ausgabe zu dem den Diagnosevorgang durchführenden Ingenieur.
Der Block für gemeinsame Funktionen liefert die
Grundmerkmale des Diagnoseüberwachungsprogramtns.
Die gemeinsamen Punktionen ermöglichen es, die Information im Kopplungspufferblock vorzubereiten
und zu behandeln.
Der Block für Sonderfunktionen Hefen die Merkmale
des Diagnoseüberivachungsprogramms, die für den Typ
des am Test beteiligten Geräts besonders vorgesehen sind; dabei hängt in jedem System die Zahl der
Versionen des Blocks für Sonderfunktionen von der Zahl der zu testenden Geräte ab.
Die Kopplung zwischen der Diagnose-Software und einem fehlerhaften Verarbeitungsmodul erfolgt über die
Diagnose-Schnittstelleneinheit, die einen Zugang zu verschiedenen Punkten innerhalb des fehlerhaften
Verarbeitungsmoduls ermöglicht, von denen einige nur gelesen werden können, während andere auch auf einen
benötigten Wert zwangsweise eingestellt werden können. Der Zugriff zu und von den verschiedenen
Funkieii wird vum untersuchenden Verarbeitungsmodui
dadurch erlangt, daß ein Bereich von Speicherplätzen, deren Modulzahl (d.h. Bit 12 bis 23) den Wert
111 ΙΟΟΟΟΧλΆΆ" hat, wobei XXXX für jeden bestimmten
Verarbeitungsmodul in dem System veränderlich ist.
Die verschiedenen verwendeten Adressen und die Punkte, auf die sie einen Zi griff ermöglichen, sind
nachfolgend angegeben. Die Adressen sind oktal angegeben, und sie stellen die unteren 12 Bits der
Adresse dar; zur Erzeugung von GW- oder CÄ-Signalen
werden sie vom Adressendecodierer AD der Diagnose-Schnittstelleneinheit decodiert.
Adresse 0401
Diese Adresse aktiviert die Gatter GW3 zur Ermöglichung eines Zugriffs auf das Hilfsregister
MREG innerhalb der Diagnose-Schnittstelleneinheit selbst. Das Hilfsregister ermöglicht die oben angegebenen
verschiedenen sonstigen Steuerfunktionen zum Einstellen der Logik ML für die Steuerung des
Steuertaktgebers CLK des Verarbeitungsmoduls.
Adresse 0404
Bei einem Lesevorgang an dieser Adresse werden die Gatter GR 1 aktiviert, und der Inhalt des Ausgaberegisters
wird gelesen und an die Peripherie-Datenübertragungsleitung PDN gelegt.
Adresse 0410
Der Inhalt des Folgesteuerregisters SCR, bei dem der Verarbeitungsmodul CPU anhalten muß, wird durch
Aktivieren der Gatter GW5 in das Register REG2
geschrieben, und diese Adresse wird zusammen mit den bits 3,4 und 5 des Hilfsregisters MREG verwendet.
Wenn der Verarbeitungsmodul CPU von einer anderen Einrichtung angehalten worden ist, kann der
Inhalt des Folgesteuerregisters SCR durch Lesen dieser Adresse gefunden werden; in diesem Fall aktiviert der
Adressendecodierer ADd\e Gatter GR 2.
Adresse 0420
Bei einem Schreiben bei dieser Adresse aktiviert der Adressendecodierer AD die Gatter GW4, damit das
Mikrobefehlsregister SR derart eingestellt wird, daß es im Zusammenhang mit der Einstellung der Bits 16, 17
und 18 des Hilfsregisters MREG entweder die Zahl der Mikrobefehle, die der fehlerhafte Verarbeitungsmodu!
ausführen muß, oder den Mikrobefehl, bei dc;n der Verarbeitungsmodul anhalten muß, angibt Wenn der
VerarbeituiTgsmoduI π Mikrobefehle (Bit 16) ausführen
muß, dann wird <ier n-Wert in die Bits 0 bis 6 der bei
dieser Adresse zu schreibenden Daten eingestellt. Wenn der Verarbeitungsmodul CPU bei einem bestimmten
Mikrobefehl (Bit 18) anhalten muß, wird die Mikrobefehlsadresse in den Bits 0 bis 6 der in diese Adresse zu
schreibenden Daten eingestellt. In beiden Fällen wird die im Mikrobefehlsregister SC enthaltene Mikrobefehlsadresse
mit dem derzeitigen Inhalt des Mikroprogrammadressenregisters UPA über die Gatter GY
ίο verglichen; bei Koinzidenz wird der Taktgeber des
Verarbeitungsmoduls von der Logik ML angehalten. Wenn das Bit 7 als Null markiert ist, dann wird in das
Mikrobefehlsregister SR der Wert Null eingegeben, wenn ein Nullzustand im Mikroprogrammadressenregister
UPA eine Fehlerunterbrechungsbedingung anzeigt.
Wenn an dieser Adresse ein Lesevorgang ausgeführt
wird, dann ergeben die Daten über die Gatter GR 8 den Adressenwert des laufenden Mikrobefehls (d. h. den
Zustand des Registers UPA).
Adresse 0500
Sowohl für Schreib- als auch für Lesevorgänge ermöglicht diese Adresse einen Zugang zu und von der
Sammelleitung HO über die Gatter GH'bzw. GR3.
Nach dem Schreiben des erforderlichen Werts der Sammelleitung HO in diese Adresse, (d. h. in das
Register REG 1) damit dieser Wert tatsächlich auf die Sammelleitung WO gelangt, müssen die Gatter GW6
durch einen Schreibvorgang an der Adresse 0401 aktiviert werden, wobei das Hilfsregister MREG mit
dem Bit 6 zur Aktivierung des Signals MLS 2 gesetzt ist.
Adresse 1004
Diese Adresse kann nur gelesen werden, und sie gibt durch Aktivieren des Gatters GR 4 den Inhalt der
Sammelleitung MO des Verarbeitungsmoduls an.
Adresse 1020
Diese Adresse kann nur gelesen werden, und sie gibt durch Aktivieren des Gatters GR5 den Ii.halt der
Sammelleitung M1 des Verarbeitungsmoduls an.
Adresse 2001
j-, Diese Adresse ermöglicht den Zugang auf die Mikrobit-Kippschaltungen und sie kann durch Aktivieren
des Gatters GW2 geschrieben und durch Aktivieren der Gatter GR 7 und GR 8 gelesen werden.
Dadurch wird ermöglicht, daß die Mikrobit-Kippschaltungen auf ein erforderliches Muster zwangsweise
eingestellt werden oder daß das derzeitige Muster überwacht wird. Zur Erleichterung der Darstellungen ist
angenommen worden, daß von der Mikrobitmatrix ein einziges 24-Bit-Wort erzeugt wird. In der Praxis können
für jeden Mikrobefehl wesentlich mehr Mikrobits erzeugt werden, und typischerweise wird eine Zahl von
Adressen verwendet, die einen Zugang zu bis zu etwa 10
Blöcken von 20 Bits jedes der Mikrobitmuster ermöglicht
Adresse 4040
Diese Adresse kann nur gelesen werden, und sie gibt den Wert der derzeitigen Einstellung des Befehlsregisters
INSTREG durch Aktivieren der Gatter GR 6 an.
b5 Wie oben bereits erwähnt wurde, ist der Diagnose-Software ein sogenannter Kopplungspufferblock zugeordnet
b5 Wie oben bereits erwähnt wurde, ist der Diagnose-Software ein sogenannter Kopplungspufferblock zugeordnet
Der Kopplungspufferblock hat folgenden Inhalt:
Wort(oktal) | 23 28 058 | 12 | Verwendung | |
11 | 00 | Reserve | ||
01 | HO | |||
02 | A/0 | |||
03 | AfI | |||
04 | SCR | |||
05 | OUT | |||
06 | MREG (Kopierlesen aus dem Kopplungspufferblock) | |||
07 | FtW | |||
10 | REG | |||
Π | ||||
12 13 |
||||
1 Λ Π |
||||
15 | ||||
16 | Reserve | |||
17 | ||||
20 31 |
Letzter Mikrobefehl-ί/ΡΛΖ. | |||
32 | derzeitiger Mikrobefehl-i/,P/iC | |||
33 | nächster Mikrobe fehl- UPAN,UPA | |||
34 | \ zehn Wörter Tür Mikrobitregister UPB | |||
35 36 |
Hilfsregisterpuffer (MRB) | |||
37 | TaktgeberpufTer (CB) | |||
Reserve | ||||
Die Diagnosetests können nur bewirken, daß die Wörter 01 und 17 bis 33 vorbereitet werden, wobei sie
jedoch die in den Wörtern 00 bis 31 enthaltene Information verwenden können. Wenn zur Diagnose-Schnittstelleneinheit
Information übertragen wird, können die Wörter 01 und 17 bis 32 übertragen werden,
doch können bei der Informationsübertragung aus der Diagnose-Schnittstelleneinheit zum Kopplungspufferblock
die Wörter 00 bis 31 vorbereitet werden. Die Übertragungen zu und von der Diagnose-Schnittstelleneinheit
werden von Anweisungen CLOCK und /Feiner Diagnosesprache gesteuert.
Der Hilfsregisterpuffer enthält Information, die in das Hilfsregister MREG in der Diagnose-Schnittstelleneinheit
geschrieben werden soll. Die Bedeutung der Bits innerhalb des Worts und ihre Auswirkungen auf die für
sonstige Funktionen vorgesehene Logik Λ/Lsind bereits
beschrieben worden.
Der Taktgeberpuffer wird von den Anweisungen CLOCK und /Fdazu verwendet, die Übertragungen zu
und vom Mikrobefehlsregister SR der Diagnose-Schnittstelleneinheit zu steuern, und er wird auch
zusammen mit dem Hilfsregisterpuffer zur Steuerung der zwangsweisen Informationseingabe auf die Sammelleitung
HO und die Freigabe des Steuertaktgebers des Verarbeitungsmoduls verwendet Die Verwendung des
Taktgeberpuffers und des Hilfsregisterpuffers wird in der Beschreibung der Diagnosesprache genauer erläutert
Die Diagnosesprache
Die Diagnosetests können mit Hilfe einer Reihe von Anweisungen angegeben werden, die eine Diagnose-
spräche ergeben. Typische Anweisungen werden nachfolgend beschrieben.
Die MOZ3£-Anweisung
Vor Beginn irgendwelcher Tests müssen der fehlerhafte Verarbeitungsmodul und die Diagnose-Schnittstelleneinheit
auf die erforderliche Betriebsart eingestellt werden. Folgende Betriebsarten sind miglich:
(a) O VW-Betriebsart
Diese Betriebsart wird bei der Fehlerbeseitigung im Datenabschnitt DA des Vfsrarbeitungsmoduls angewendet.
Unter diesen Umständen liefert der Diagnoseprogramrnieringenieur in wirksamer Weise seine eigenen
Mikroprogramme. Dabei ist in dieser Betriebsart die Mikroprogrammdecodiening gesperrt Die Anweisung
bewirkt das Setzen der Bits 1 und 7 des Hilfsregisterpuffers MRB sowie der Bits i|) und S des Taktgeberpuffers
CB, während die restlichen Bits zurückgesetzt sind.
(b) 5S- Betriebsart
Betriebsart mit einem Mikrobefehl
Betriebsart mit einem Mikrobefehl
Diese Betriebsart wird verwendet, wenn es erforderlich
ist, daß der Verarbeitungsmodul in einzelnen Mikrobefehlsschritten durch ein bestimmtes Mikroprogramm
läuft Diese Anwe isung bewirkt das Setzen des Bits I des HiifsregisterpufFers MRB sowie der Bits 0 und
6 des Taktgeberpuffers CB, während die restlichen Bits zurückgesetzt sind.
(c)S/-Betriebsart
Betriebsart mit einem Befehl
Diese Betriebsart wird verwendet, wenn es erforderlich ist, daß der Verarbeitungsmodul einen einzelnen
Befehl mit voller Geschwindigkeit ausfuhrt Die Anweisung bewirkt das Setzen des Bits 2 des
Hilfsregisterspuffers sowie des Bits 0 de= Taktgeberpuf-{srs, während die restlichen Bits rückgesetzt sind
10
(d) ÄLW-Betriebsart
Diese Betriebsart erlaubt es, dem Verarbeitungsmodul ein Programm auszuführen; es wird gewöhnlich mit
der Anweisung »Stop bei SCR« verwendet Die Anweisung bewirkt das Setzen des Bits 0 des
Taktgeberpuffers CB, während die restlichen Bits des Taktgeberpuffers CB und die Bits des Hilfsregisterpuffers MRB zurückgesetzt sind.
(d)AiOMTO.R-Betriebsart „
Diese Betriebsart ist mit der OWW-Betriebsart
identisch mit der Ausnahme, daß nach einem Eintreten in die Betriebsart der Inhalt der Wörter 17 bis 32 des
Kopplungspufferbiocks für eine spätere Verwendung durch die Ä£V£7?7-Anweisung abgespeichert wird. Die
Wörter 17 bis 33 werden dann gelöscht und die Bits 1
und 7 des Hilfsregisterpuffers MRB und die Bits 0 und 6
des Taktgeberpuffers CB werden gesetzt Diese Betriebsart wird gewöhnlich dann angewendet wenn
die SS- oder S/-Betriebsart vorliegt und wenn erforderlich ist den Inhalt eines Registers zu untersuchen oder zu ändern, das für die Diagnose-Schnittstelleneinheit nicht direkt zugänglich ist
(f) ÄfVEÄT-Anweisung
Diese Anweisung wird dazu verwendet die MONt-TÖÄ-Betriebsart zu beenden und zur ursprünglichen
Betriebsart zurückzukehren, in der der Test ausgeführt
wurde. Die Anweisung hat zur Folge, daß der in der
AfO/vTTOÄ-Betriebsart abgespeicherte Inhalt der Wör- «
ter 17 bis 33 wieder in diese Wörter geladen wird Zusätzlich wird das Bit 23 des Taktgeberpuffers gesetzt
Die Hauptsammelleitung der Datenverarbeitungsan· Ordnung kann mit Hilfe der Anweisung:
//0= VALUE
auf jeden gewünschten Wert zwangsweise eingestellt so werden.
setzenden oder rückzusetzenden Mikrobits angegeben
werden.
Dies hat die Wirkung, daß das entsprechende Bit in den zehn Wörtern des Kopplungspufferbiocks (Adressen 20 bis 31) entsprechend der Forderung gesetzt oder
rückgesetzt wird Zusätzlich wird auch das Bit 23 des Taktgeberpuffers gesetzt
Zwangsweises Einstellen der
Mikroprogrammadresse
Die Mikroprogrammadresse kann mit Hilfe der Anweisung:
UPA= VALUE
auf jeden gewünschten Wert eingestellt werden. Die
Wirkung dieser Anweisung besteht darin, daß VALUE in das Wort 17 des Kopplungspuffers eingegeben wird
und daß das Bit 23 des Taktgeberpuffers CB gesetzt wird
Nach der Herstellung der Bedingungen für einen Test
wird der Test im fehlerhaften Verarbeitungsmodul tatsächlich durch die CLOCK-Anweisung ausgeführt
die in erster Linie den Taktgeber des Verarbeitungsmoduls freigibt Die CLOCX-Anweisung ist eine der
Anweisungen, die die Informationsübertragung zwischen dem Kopplungspufferblock und der Diagnose-Schnittstelleneinheit selbst steuert Die vollständige
Liste der von der CLOCK-Anweisung auszuführenden
Tätigkeiten lautet folgendermaßen:
(1) eine mit Vorzeichen versehene ganze Dezimalzahl,
(2) eine ganze Oktalzahl,
(3) eine Marke, beispielsweise FRED, nach der der
Inhalt des Speicherplatzes, auf den mit der Marke FRED Bezug genommen wird, zwangsweise an die
Sammelleitung HQ gelegt wird,
(4) eine eingeklammerte Marke, beispielsweise eo (FRED), nach der die absolute Adresse des
Speicherplatzes, auf den durch die Marke FRED Bezug genommen wird, zwangsweise an die
Sammelleitung HQ gelegt wird.
Zur zwangsweisen Einstellung irgendeines erforderlichen Mikrobits müssen nur die entsprechenden zu
(1) Wenn das Bit 6 des Taktgeberpuffers als gesetzt vorgefunden worden ist, wird der an der Sammelleitung HO vorliegende Zustand zur Diagnose-Schnittstelleneinheit übertragen.
(2) Wenn das Bit 23 des Taktgeberpuffers gesetzt ist dann werden die Wörter 17 und 31 des Kopplungspuffers zur Diagnose-Schnittstelleneinheit übertragen. Diese Wörter des Kopplungspufferbiocks
werden dann auf Null gesetzt
(3) Das Bit 23 des Taktgeberpuffers wird dann zurückgesetzt
(4) Der Inhalt des Hilfsregisterpuffers wird dann mit
dem Inhalt des Taktgeberpuffers in einer Oder-Schaltung verknüpft, und das Resultat wird in das
Hilfsregister MREG in der Diagnose-Schnittstelleneinheit geschrieben. Dieser Vorgang gibt den
Steuertaktgeber des Verarbeitungsmoduls frei.
(5) Der Inhalt des Hilfsregisters MREG wird dann von
der Diagnose-Schnittstelleneinheit wiederholt gelesen, bis gefunden wird, daß das Bit 21 gesetzt ist.
Dies zeigt an, daß der Verarbeitungsmodul angehalten hat
(6) Wenn der Verarbeitungsmodul angehalten hat, erfolgi der Eintritt in die 5C4/V-Routinen, damit
der Kopplungspufferblock für das Lesen aus der relevanten Adresse der Diagnose-Schnittstelleneinheit bereit gemacht wird.
Die /F-Anweisung wird zur Prüfung des Ergebnisses eines Tests verwendet. Die /F-Anweisung hat die
folgende allgemeine Form:
65
/F(Ausdruck) 77/ErV(An Weisung)
£L5£(Anweisung)
(Anweisung) kann entweder eine der oben beschriebenen anderen Anweisungen oder eine Reihe solcher
Anweisungen sein.
(Ausdruck) kann die nachfolgend angegebene Form haben:
Zur Prüfung eines der Wörter 01 bis 17 des Kopplungspufferblocks kann (Ausdruck) die Form
haben:
(Register-oder Sammelleitungsnamen)= VALUE ίο
Zur Prüfung einzelner Bits oder Bitgruppen der
Wörter 01 bis 17 des Kopplungspufferblocks kann (Ausdruck) die folgende Form haben:
f7?//VT(Nachricht).
15
20
(Register- oder Sammelleitungsname)
• (Bitposition)= VALUE
oder
(Register- oder Sammeileitungsname)
• (Bitposition)= VALUE- (Bitposition)
(Bit-Position) kann die Form eines Namen haben, dem ein Wert zugeordnet ist
Zur Prüfung einzelner Mikrobits kann (Ausdruck) die folgende Form annehmen:
(Mikrobit-Name) ONoder
(Mikrobit-Name) OFF.
Zur Prüfung, daß alle Mikrobits einen bestimmten Zustand haben, nimmt (Ausdruck) die folgende Form an:
Es ist möglich, den letzten Wert der Mikroprogrammadresse, den derzeitigen Wert und den nächsten Wert,
d. h. den aus dem derzeitigen Wert decodierten, jedoch noch nicht in das Mikroprogrammadressenregister
UPA eingegebenen Wert zu prüfen. Für diese Werte hat (Ausdruck) die folgende Form:
UPAL=VALUE
UPAC= VALUEbzw.
UPAN^ VALUE
45
Die Mikrobits und die Mikroprogrammadresse können durch die i/P/?-Anweisung zurückgesetzt
werden. Dies bewirkt, daß eine Kopie des Inhalts des Hilfsregisterpuffers erhalten wird, daß das Bit 22 gesetzt
ist und daß das Ergebnis in das Hilfsregister MREG in der Diagnose-Schnittstelleneinheit geschrieben wird.
Die Wörter 17 bis 31 des Kopplungspufferblocks werden dann auf Null gesetzt.
Diese Anweisung verursacht das Drucken einer Nachricht auf einem Fernschreiber.
60
Während des Schreibens der Diagnosetests kann es erforderlich sein, dem fehlerhaften Verarbeitungsmodul
zu gestatten, mit normaler Geschwindigkeit eine Reihe von Mikrobefehlen oder tatsächlich eine Reihe von
Befehlen zu durchlaufen. Diese Möglichkeit wird mit
Hilfe der STOP-Anweisung realisiert, die folgendermaßen angegeben werden kann;
(a)STOPbe\ UPA=nnn
Diese Anweisung kann nur bei der SABetriebsart und
bei der Ät//y-Betriebsart verwendet werden. Bei der
anschließenden Freigabe des Steuertaktgebers des Verarbeitungsmoduls wird der Verarbeitungsmodul
veranlaßt, bis zum Mikrobefehl »nnm zu laufen. Dies
wird unter Verwendung des auf den Wert »nnn« eingestellten Mikrobefehlsregisters SR und der Mikrobefehl-Vergleichschaltung SC festgestellt, die über die
Gatter GY die laufende Mikrobefehlsadresse im Mikrobefehlsadressenregister UPA überwacht, wenn
der fehlerhafte Verarbeitungsmodul in Betrieb ist
Diese Anweisung verursacht das Schreiben des Mikrobefehls »nnn« in die Adresse 0420 der Diagnose-Schnittstelleneinheit sowie das Setzen des Bits 18 des
Hilfsregisterpuffers MBR.
(b) STOPnach χ Mikrobefehlen
Diese Anweisung kann nur in den 5/- und ÄLW-Betriebsarten verwendet werden. Nach dem
anschließenden Freigeben des Steuertaktgebers des Verarbeitungsmoduls veranlaßt sie den Verarbeitungsmodul für die Dauer von χ Mikrobefehlen zu laufen.
Diese Anweisung bewirkt das Schreiben eines Musters mit gesetztem Bit x— 1 in die Adresse 0420 der
Diagnose-Schnittstelleneinheit sowie das Setzen des Bits 16 des Hilfsregisterpuffers MRB. Dies erlaubt der
Logik ML, die Zahl der entsprechend dem SÄ-Wert
ausgeführten Mikrobefehle zu steuern.
(c) STOPbel SCR - VALUE
Diese Anweisung kann nur in der RLW-Betriebsart
verwendet werden. Bei der anschließenden Freigabe des Taktgebers des Verarbeitungsmoduls bewirkt sie,
daß der Verarbeitungsmodul läuft bis der SCT?-Wert gleich dem erforderlichen Wert ist
Diese Anweisung verursacht das Schreiben VALUE in die Adresse 0410 der Diagnose-Schnittstelleneinheit,
(d. h. in das Register REG 2) und das Setzen der Bits 3,4 und 5 des Hilfsregisterpuffers MRB. Dadurch wird die
Aktivierung der Gatter GX veranlaßt, und die Befehlsadressen-Vergleichsschaltung IAC vergleicht
kontinuierlich den laufenden Inhalt des Folgesteuerregisters SCR mit dem Inhalt des Registers REG 2. Bei
Koinzidenz sperrt die Logik ML den S^uertaktgeber CLK des Verarbeitungsmoduls.
Die oben beschriebene Anordnung kann in verschiedener Weise abgewandelt werden. So ist in F i g. 1
beispielsweise nur ein Anschluß zu jeder Diagnose-Schnittstelleneinheit dargestellt, doch ist ohne weiteres
zu erkennen, daß jede Diagnose-Schnittstelleneinheit von einer oder von beiden Peripherie-Datenübertragungsleitungen bedient werden könnte. Für den Fall,
daß sie von beiden Datenübertragungsleitungen bedient wird, würde in jeder Diagnose-Schnittstelleneinheit eine
Schaltung zur Lösung von Rangordnungsanfragen untergebracht sein. Es ist auch angegeben worden, daß
im On-Line-Zustand des Systems ohne Fehler die Diagnose-Schnittstelleneinheit abgetrennt ist, doch
kann diese Einheit auch an ihrer Stelle bleiben, und die Peripherie-Datenübertragungsleitung kann zwischen
dem letzten Peripheriegerät und der ersten Diagnose-Schnittstelleneinheit unterbrochen sein. Ebenso können
die Diagnose-Schnittstelleneinheit direkt von einer bestimmten Verarbeitungsmodul-Datenübertragungs-
leitung und nicht "ber einen Multiplexer angesteuert
werden. Ferner ist eine typische Diagnosesprache angegeben worden, doch ist zu erkennen, daß
unterschiedlich ausgeführte Datenverarbeitungsmodule auch unterschiedliche Diagnose-Schnittstelleneinheiten ί
und somit unterschiedliche Anweisungen in der Diagnosesprache erfordern.
Hierzu 4 Blatt Zeichnungen
Claims (4)
1. Fehjcrdiagnoseeinrichtung in einer digitalen
Datenverarbeitungsanordnung, die mehrere Verarbeitungsmodule, mehrere Spetchermodule und für
jeden Verarbeitungsmodul eine Datenübertragungsleitung, die diesen den Zugriff auf jeden Speichermodul ermöglicht, enthält, wobei jeder Speichermodul
mit einer Zugriffseinhett zur Decodierung eines ι ο einen Speichermodul identifizierenden Identitätsadressenteils und eines Speicherplatzadressenteils in
über die Datenübertragungsleitungen übertragenen Adressenwörtern ausgestattet ist, dadurch gekennzeichnet, daß für jeden Verarbeitungsmo-
dul (CPUA, CPUB, CPUC) eine mit diesem bei Bedarf verbindbare Diagnose-Schnittstelleneinheit
(DI/FA, DUFB, DVFC) vorgesehen ist, die mit einer
oder mit mehreren Datenübertragungsleitungen (PBA, PBB, PBC) verbindbar ist, daß jede Diagnose-Schnittstelleneinheit (DI/FA, DVFB, DVFC) einen
AdressendecodJerer (AD) enthält, mittels welchem
sowohl die in dem ihm über eine der Datenübertragungsleitungen (PBA, PBB, PBC) zuführbaren
Adressenwort enthaltene Identitätsadresse des Verarbeitungsmoduls, dem sie zugeordnet ist, erkannt
wird, als auch die in dem Adressenwort enthaltene Funktionsadresse erkannt wird, wobei durch die
Funktionsadresse mehrere in jeder Diagnose-Schnittstelleneinheit (DVFA, DVFB, D//FQ enthal-
tene Überwachungsvorrichtungen (GR 1 — GR 8), Steuervorrichtungen (GiVZ-CWS) und Dateneingabevorrichtungen (GWi, GW2) auswählbar sind.
2. Fehlerdiagnoseeinrichtung ϊ ich Anspruch 1,
dadurch gekennzeichnet, daß die Diagnose-Schnitt-Stelleneinheit mehrere vom Adressendecodierer
(AD) auswählbare Register (MREG, SR, REGi, REG 2) zur Aufnahme von Steuerfunktionsinformationen enthält
3. Fehlerdiagnoseeinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Diagnose-Schnittstelleneinheit eine Taktgeber-Steuerlogik (ML) zur
Steuerung eines im Verarbeitungsmodul (CPUA, CPUB, CPUC) enthaltenen Taktgebers (CLK)
enthält, wobei die Taktgeber-Steuerlogik (ML) von einem der auswählbaren Register (MREG) des
Adressendecodierers (ΛΖ?,)gesteuert ist.
4. Fehlerdiagnoseeinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede Diagnose-Schnittstelleneinheit mit
einer weiteren Datenübertragungsleitung (PDN) verbunden ist, die über einen Multiplexer (MPXN)
mit den Datenübertragungsleitungen (PBA, PBB, PBC) zwischen den Verarbeitungsmodulen (CPUA,
CPUB, CPUC) und den Speichermodulen (SMi, SM2, SM3) in Verbindung steht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB2603372A GB1422952A (en) | 1972-06-03 | 1972-06-03 | Data processing system fault diagnostic arrangements |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2328058A1 DE2328058A1 (de) | 1973-12-20 |
DE2328058C2 true DE2328058C2 (de) | 1983-07-07 |
Family
ID=10237299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2328058A Expired DE2328058C2 (de) | 1972-06-03 | 1973-06-01 | Fehlerdiagnoseeinrichtung in einer digitalen Datenverarbeitungsanordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3879712A (de) |
CA (1) | CA985418A (de) |
DE (1) | DE2328058C2 (de) |
GB (1) | GB1422952A (de) |
ZA (1) | ZA733615B (de) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4028675A (en) * | 1973-05-14 | 1977-06-07 | Hewlett-Packard Company | Method and apparatus for refreshing semiconductor memories in multi-port and multi-module memory system |
DE2438536C2 (de) * | 1974-08-10 | 1985-12-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 8000 München | Multiprozessoranordnung mit räumlich verteilten Mikroprozessorstationen |
US4136383A (en) * | 1974-10-01 | 1979-01-23 | Nippon Telegraph And Telephone Public Corporation | Microprogrammed, multipurpose processor having controllable execution speed |
CH608902A5 (de) * | 1975-04-21 | 1979-01-31 | Siemens Ag | |
US4315311A (en) * | 1975-10-28 | 1982-02-09 | Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) | Diagnostic system for a data processing system |
US4066883A (en) * | 1976-11-24 | 1978-01-03 | International Business Machines Corporation | Test vehicle for selectively inserting diagnostic signals into a bus-connected data-processing system |
US4191996A (en) * | 1977-07-22 | 1980-03-04 | Chesley Gilman D | Self-configurable computer and memory system |
FR2448190B1 (fr) * | 1979-01-31 | 1985-09-27 | Philips Data Syst | Simulation aux distances par telecommande d'un pupitre d'ordinateur |
JPS55119720A (en) * | 1979-03-09 | 1980-09-13 | Tokyo Electric Power Co Inc:The | Operation processing unit |
US4740895A (en) * | 1981-08-24 | 1988-04-26 | Genrad, Inc. | Method of and apparatus for external control of computer program flow |
US4597084A (en) * | 1981-10-01 | 1986-06-24 | Stratus Computer, Inc. | Computer memory apparatus |
JPH0812621B2 (ja) * | 1981-10-01 | 1996-02-07 | ストレイタス・コンピュータ・インコーポレイテッド | 情報転送方法及び装置 |
US4486826A (en) * | 1981-10-01 | 1984-12-04 | Stratus Computer, Inc. | Computer peripheral control apparatus |
US4866604A (en) * | 1981-10-01 | 1989-09-12 | Stratus Computer, Inc. | Digital data processing apparatus with pipelined memory cycles |
US4939643A (en) * | 1981-10-01 | 1990-07-03 | Stratus Computer, Inc. | Fault tolerant digital data processor with improved bus protocol |
WO1984003158A1 (en) * | 1983-02-09 | 1984-08-16 | Ibm | A method for achieving multiple processor agreement optimized for no faults |
JPS59216256A (ja) * | 1983-05-24 | 1984-12-06 | Iwatsu Electric Co Ltd | マイクロプロセツサの動作解析装置 |
US4729124A (en) * | 1985-12-19 | 1988-03-01 | Concurrent Computer Corporation | Diagnostic system |
GB8814629D0 (en) * | 1987-11-12 | 1988-07-27 | Ibm | Direct control facility for multiprocessor network |
US5146605A (en) * | 1987-11-12 | 1992-09-08 | International Business Machines Corporation | Direct control facility for multiprocessor network |
US6021261A (en) * | 1996-12-05 | 2000-02-01 | International Business Machines Corporation | Method and system for testing a multiprocessor data processing system utilizing a plurality of event tracers |
US6584432B1 (en) * | 1999-06-07 | 2003-06-24 | Agilent Technologies, Inc. | Remote diagnosis of data processing units |
US7026913B2 (en) * | 1999-11-30 | 2006-04-11 | Ncr Corporation | Methods and apparatus for self-diagnosing electronic price labels |
US6820213B1 (en) | 2000-04-13 | 2004-11-16 | Stratus Technologies Bermuda, Ltd. | Fault-tolerant computer system with voter delay buffer |
US6687851B1 (en) | 2000-04-13 | 2004-02-03 | Stratus Technologies Bermuda Ltd. | Method and system for upgrading fault-tolerant systems |
US6691225B1 (en) | 2000-04-14 | 2004-02-10 | Stratus Technologies Bermuda Ltd. | Method and apparatus for deterministically booting a computer system having redundant components |
US7065672B2 (en) * | 2001-03-28 | 2006-06-20 | Stratus Technologies Bermuda Ltd. | Apparatus and methods for fault-tolerant computing using a switching fabric |
US6928583B2 (en) * | 2001-04-11 | 2005-08-09 | Stratus Technologies Bermuda Ltd. | Apparatus and method for two computing elements in a fault-tolerant server to execute instructions in lockstep |
US7415700B2 (en) * | 2003-10-14 | 2008-08-19 | Hewlett-Packard Development Company, L.P. | Runtime quality verification of execution units |
CN110716843B (zh) * | 2019-09-09 | 2022-11-22 | 深圳壹账通智能科技有限公司 | 系统故障分析处理方法、装置、存储介质及电子设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3497685A (en) * | 1965-11-03 | 1970-02-24 | Ibm | Fault location system |
US3540003A (en) * | 1968-06-10 | 1970-11-10 | Ibm | Computer monitoring system |
US3671940A (en) * | 1970-03-19 | 1972-06-20 | Burroughs Corp | Test apparatus for digital computer |
GB1344474A (en) * | 1971-03-04 | 1974-01-23 | Plessey Co Ltd | Fault detection and handling arrangements for use in data proces sing systems |
US3688263A (en) * | 1971-04-19 | 1972-08-29 | Burroughs Corp | Method and apparatus for diagnosing operation of a digital processor |
GB1394431A (en) * | 1971-06-24 | 1975-05-14 | Plessey Co Ltd | Multiprocessor data processing system |
-
1972
- 1972-06-03 GB GB2603372A patent/GB1422952A/en not_active Expired
-
1973
- 1973-05-28 ZA ZA733615A patent/ZA733615B/xx unknown
- 1973-05-31 US US365666A patent/US3879712A/en not_active Expired - Lifetime
- 1973-06-01 CA CA173,032A patent/CA985418A/en not_active Expired
- 1973-06-01 DE DE2328058A patent/DE2328058C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3879712A (en) | 1975-04-22 |
ZA733615B (en) | 1974-04-24 |
GB1422952A (en) | 1976-01-28 |
AU5652273A (en) | 1974-12-05 |
CA985418A (en) | 1976-03-09 |
DE2328058A1 (de) | 1973-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2328058C2 (de) | Fehlerdiagnoseeinrichtung in einer digitalen Datenverarbeitungsanordnung | |
DE2614000C2 (de) | Diagnoseeinrichtung zur Prüfung von Funktionseinheiten | |
DE2908316C2 (de) | Modular aufgebaute Multiprozessor-Datenverarbeitungsanlage | |
DE2657848C2 (de) | ||
DE2914106C2 (de) | Prüfgerät zum Prüfen gedruckter Schaltungskarten | |
DE2316296C2 (de) | Mikroprogrammierbarer Prozessor | |
DE3508291A1 (de) | Realzeit-datenverarbeitungssystem | |
CH654943A5 (de) | Pruefeinrichtung fuer mikroprogramme. | |
DE2812396A1 (de) | Elektronisches pruefgeraet | |
DE2210325A1 (de) | Datenverarbeitungssystem | |
DE2400064A1 (de) | Speicherpruefanordnung und diese verwendendes endgeraetsystem in einem datenverarbeitungssystem | |
DE2237672A1 (de) | Fehlerpruef- und fehlerdiagnoseeinrichtung in einer elektronischen datenverarbeitungsanlage und verfahren zu deren betrieb | |
DE2461592C3 (de) | Anordnung zur Durchführung von Wartungsoperationen bei einem Datenverarbeitungssystem | |
DE1935944C3 (de) | Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage | |
DE2363846A1 (de) | Verfahren zum steuern des transfers von daten zwischen einem speicher und einem oder mehreren peripheren geraeten und nach diesem verfahren arbeitende datenverarbeitungsanlage | |
DE2350229A1 (de) | Datenverarbeitungsanlage, insbesondere als steuereinrichtung fuer fernsprechvermittlungsanlagen | |
DE2654389C3 (de) | Wartungssteuerung mit Prozessor und Speicher zur Fehleranalyse und -diagnose für elektronische Datenverarbeitungsanlagen und Verfahren zu deren Betrieb | |
DE3037475A1 (de) | Schnittstellenschaltungsanordnung fuer eine datenverarbeitungsanlage | |
DE3138989A1 (de) | Zusaetzliche funktionseinheit in einem mikroprozessor, mikroprozessorsystem und verfahren zu seinem betrieb | |
DE2723706A1 (de) | Einrichtung zum adressenvergleich | |
DE2403669A1 (de) | Spezialcomputer | |
EP0151810B1 (de) | Verfahren und Schaltungsanordnung zum Prüfen eines Programms in Datenverarbeitungsanlagen | |
DE2733921A1 (de) | Schaltungsanordnung fuer eine indirekt gesteuerte vermittlungsanlage, insbesondere fernsprechvermittlungsanlage | |
DE2625183B2 (de) | Datenverarbeitungseinrichtung | |
DE2622140C3 (de) | Einrichtung zur Steuerung manueller Operationen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8127 | New person/name/address of the applicant |
Owner name: PLESSEY OVERSEAS LTD., ILFORD, ESSEX, GB |
|
8128 | New person/name/address of the agent |
Representative=s name: PRINZ, E., DIPL.-ING. HAUSER, G., DIPL.-CHEM. DR.R |
|
8126 | Change of the secondary classification |
Ipc: G06F 15/16 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |