DE2505245A1 - Festwertspeicherbaustein - Google Patents
FestwertspeicherbausteinInfo
- Publication number
- DE2505245A1 DE2505245A1 DE19752505245 DE2505245A DE2505245A1 DE 2505245 A1 DE2505245 A1 DE 2505245A1 DE 19752505245 DE19752505245 DE 19752505245 DE 2505245 A DE2505245 A DE 2505245A DE 2505245 A1 DE2505245 A1 DE 2505245A1
- Authority
- DE
- Germany
- Prior art keywords
- column
- read
- voltage
- auxiliary
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
Die Erfindung bezieht sich auf einen Festwertspeicherbaustein, bei dem zwischen Spaltenlsitungen und Zeilenleitungen Speicherelemente
angeordnet sind. Zum Beispiel bei programmierbaren Festwertspeichern sind Speicherelemente zwischen Zeilenleitungen
und Spalxenleitungen matrixförmig angeordnet. Die Speicherelemente
können aus einem Schaltelement und einem unterbrechbaren Widerstand bestehen. Das Schaltelement kann z.B. ein Transistor
oder eine Diode sein. Der unterbrechbare Widerstand (Speichernderstand) kann z.B. aus NiCr hergestellt sein. Soll
der pro granmi erbare Festwertspeicher eingestellt werden, dann
müssen die unterbrechbaren Widerstände entsprechend der einzuspeichernden
Information unterbrochen werden. Zum Beispiel entspricht einem unterbrochenen Widerstand eine binäre "111, einem
nicht unterbrochenen Widerstand eine binäre "0". Die Unterbrechung der Widerstände erfolgt dadurch, daß durch sie ein
entsprechend großer Strom geschickt wird. Dies wird dadurch ermöglicht,
daß an die Speicherelemente eine entsprechend große Spannung angelegt wird und die Schaltelemente durchgeschaltet
werden.
Die Speicherelemente können z.B. aus einem Transistor (Speichertransistor)
und einem in den Emitterzweig liegenden Speicherwiderstand
bestehen. Die Basis des Speichertransistors kann an eine Zeilenleitung, der Kollektor an eine Betriebsspannung
und der Speicherwiderstand an eine Spaltenleitung angeschlossen sein. Soll aus einem bestimmten Speicherelement die gespeicherte
Information ausgelesen werden, dann muß die zugeordnete Spaltenleitung und die zugeordnete Zeilenleitung angesteuert werden«
VPA 9/210/5013 Il/Pe
-2-
609834/0476
ORIGINAL INSPECTED
7505245
Über die Kollektoremitterstrecke des Speichertransistors fließt ein Strom oder kein Strom, je nachdem ob der Speicherwiderstand
nicht unterbrochen ist oder unterbrochen ist. Dieser Strom fließt auf der zugeordneten Spaltenleitung weiter zu einer
Konstantstromquelle. An der Spaltenleitung ist weiterhin ein
Lesetransistor angeschlossen, der mit einem Leseverstärker verbunden ist. Ist der Speicherwiderstand nicht unterbrochen, dann
fließt der Strom der Konstantstromquelle über den Speicherwiderstand und den Speichertransistor. Ist Jedoch der Speicherwiderstand
unterbrechen, dann fließt der Konstantstrom der Konstantstromquelle
über den Lesetransistor. Je nachdem ob der konstante Strom über den Speicherwiderstand oder über den Lesetransistor"
fließt, gibt der Lesetransistor eine entsprechende Spannung ab, die vom Leseverstärker verstärkt wird.
Bei derartigen Speichermatrixen hängt aber die Zugriffszeit
insbesondere auch von den Potentialen auf den Spaltenleitungen ab. Während auf einer ausgewählten Spaltenleitung sich definierte
Potentiale einstellen, nehmen die nicht ausgewählten Spaltenleitungen langfristig das Potential der ausgewählten Zeilenleitungen
an, das heißt die nicht ausgewählten Spaltenleitungen laden sich über die Speicherelemente langsam auf das Potential der ausgewählten
Zeilenleitung auf. Dies bedingt, daß je nachdem wie oft
eine Spaltenleitung beim Lesevorgang benutzt wird, das Potential kurz vor dem Zugreifen verschiedene Werte haben kann. Dadurch
werden aber die Zugriffszeiten zu den Informationen in der Speichermatrix verschieden sein.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, einen Festwertspeicher anzugeben, bei dem die Zugriffszeit zu den Informationen
in einer Speichermatrix nahezu gleich ist. Diese Aufgabe wird bei einem Festwertspeicherbaustein der oben angegebenen Art dadurch gelöst, daß zur Erreichung von definierten
Potentialen auf den nicht ausgewählten Spaltenleitungen jede Spaltenleitung über einen HilfsWiderstand mit einer festen Hilfsspannung
verbunden ist, daß der Wert der Hilfsspannung negativer
VPA 9/210/5013 -3-
609834/04 7
-*" 75(15245
ist als die Spannung auf der beim Lesen ausgewählten Zeilenleitung,
und daß der Wert der Widerstände so groß ist, daß der bei der ausgewählten Spaltenleitung von der Hilfsspannung
über den HilfsWiderstand in die ausgewählte Spaltenleitung fließende Strom klein ist gegenüber dem in der Spaltenleitung
fließenden Lesestrom.
Anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, wird die Erfindung weiter erläutert. Es zeigen:
Fig.1 ein Blockschaltbild des programmierbaren Festwertspeichers,
Fig.2 die Speichermatrix,
Fig.3 einen Zeilenschalter,
Fig.4 eine Schaltung zur Erzeugung einer Referenzspannung,
Fig.5 eine Schaltung zur Erzeugung einer weiteren Referenzspannung.
In Figur 1 ist die Speichermatrix mit SMA bezeichnet. Sie besteht aus zwischen Zeilenleitungen und Spaltenleitungen angeordneten
Speicherelementen SE. Die Zeilenleitungen sind mit ZL bezeichnet, die Spaltenleitungen mit SL. An den Kreuzungspunkten
zwischen den Zeilenleitungen ZL und den Spaltenleitungen SL sind die Speicherelemente angeordnet. Diese bestehen im Ausführungsbeispiel
aus einem Speichertransistor ST und einem in den Emitterzweig eingeschalteten Speicherwiderstand RS. Der
Speicherwiderstand RS ist z.B. ein NiCr-Widerstand.
Zur Auswahl der Zeilenleitungen bzw. der Spaltenleitungen werden dem Festwertspeicher Adressensignale AO bis A7 zugeführt. Die
Adressensignale für die Zeilenleitungen werden in einem Adresr senverstärker ADV1 verstärkt. Die verstärkten Adressensignale
werden dann den Zeilenschaltern ZS zugeführt. In diesen werden die Adressensignale auch decodiert. Entsprechend werden die
Adressensignale für die Spaltenleitungen in einem Adressenverstärker
ADV2 verstärkt und dann einer Decoderschaltung DS zugeleitet. Mit der Decoderschaltung DS sind vier Spaltenschaltgruppen
SS verbunden. Die Speichermatrix ist nämlich so aufgebaut,
VPA 9/210/5013 -4-
609834/04 7 6
~4~ 7505245
daß jeweils eine bestimmte Anzahl von Spaltenleitungen zu einer Bank zusammengefaßt sind. Je eine Gruppe von Spaltenschaltern
bedient eine Bank von Spaltenleitungen. An die Spaltenleitungen sind auch Leseverstärker LV angeschlossen, wobei jeder Bank
von Spaltenleitungen ein Leseverstärker zugeordnet ist. Am Ausgang der Leseverstärker LV erscheinen die verstärkten Lesesignale.
Dem Speicherbaustein wird noch ein Signal CE zugeleitet, durch das der Baustein ausgewählt wird. Das Signal ClS wird über
eine Vorbereitungsschaltung KS den Leseverstärkern zugeführt. Schließlich ist noch die Schaltungsanordnung zur Einstellung
der Informationen FS vorgesehen, an die eine Betriebsspannungsquelle VCP angeschlossen wird.
Eine genauere Ausführung der Speichermatrix mit den unmittelbar mit den Zeilen- und Spaltenleitungen verbundenen Schaltkreisen
ist in Figur 2 gezeigt. Die Speichermatrix ist als prgrammierbarer
ECL-Speicherbaustein realisiert und besteht im Ausfiihrungsbeispiel
aus zwei Zeilenleitungen ZL1 und ZL2 und zwei Bänken von jeweils zwei Spaltenleitungen SL11 und SL12 bzw. SL21 und
SL22. Die Speicherelemente, die aus einem Speichertransistor ST und einem Speicherwiderstand RS bestehen, sind jweils zwischen
Zeilenleitungen ZL und Spaltenleitungen SL angeordnet. Die Basis des Speichertransistors ST ist mit einer Zeilenleitung ZL verbunden.
Der unterbrechbare Speicherwiderstand RS liegt zwischen dem Emitter des Speichertransistors ST und einer Spaltenleitung
SL. Der Kollektor des Transistors ST ist mit der Betriebsspannungsquelle VCP verbunden.
Die Zeilenleitungen ZL sind mit einem Zeilenschalter ZS verbunden.
Das heißt, mit der Zeilenleitung ZL ist der Zeilenschalter ZS1,
mit der Zeilenleitung ZL2 der Zeilenschalter ZS2 verbunden.
Die einen Enden der Spaltenleitungen SL sind über Spaltenschaltertransi
stören TR5, TR6 bzw. TR7,..^R8 mit einer Konstant stromquelle
S3 bzw. S4 verbunden. Die Konstantstromquellen S3, S4 sind beim Lesen der Speichermatrix erforderlich. Die Spaltenschalter
TR5, TR6 bzw. TR7, TR8 sind weiterhin an die Decoderschaltung DS1 und DS2 angeschlossen. Je zwei Spaltenleitungen
VPA 9/210/5013 -5-
609834/04 7 6
-ö" 7505245
sind über die Spaltenschalteremitter zu einer Bank B zusammengefaßt,
z.B. sind die Spaltenleitungen SL11 und SL12 zu der Bank B1 und die Spaltenleitungen SL21 und SL22 zu der Bank B2
zusammengefaßt. Die Emitter der Spaltenschaltertransistoren jeder Bank sind miteinander verbunden und führen für die Bank
B1 zu der Stromquelle S3 bzw. für die Bank B2 zu der Stromquelle
An den Spaltenleitungen SL sind auch Lesetransistoren LT angeordnet.
Die Lesetransistoren LT nehmen von den Spaltenleitungen das Lesesignal ab und führen es Leseverstärkern (am Punkt C)
zu. An die Spaltenleitung SL11 ist der Lesetransistor LT1, an die Spaltenleitung SL12 der Lesetransistor LT2, an die Spaltenleitung
SL21 der Lesetransistor LT3 und an die Spaltenleitung SL22 der Lesetransistor LT4 angeschlossen. Im Kollektorzweig
der einer Bank von Spaltenleitungen zugeordneten Lesetransistoren LT ist jeweils ein Lastwiderstand RL eingefügt. Die Basisanschlüsse
der Lesetransistoren LT liegen an einer Referenzspannung VB4.
VSS ist eine Betriebsspannung.
Die Spaltenleitungen SL sind außerdem über einen HilfsWiderstand RH mit einer Hilfsspannung UH verbunden. Mit deren Hilfe wird
erreicht, daß auf den Spaltenleitungen SL, auch wenn diese nicht ausgewählt sind, ein definiertes Potential liegt. Darum wird
der Hilfsspannung UH ein Wert gegeben, der negativer ist als die Spannung auf der beim Lesen ausgewählten Zeilenleitung. Der
Wert des HilfsWiderstandes RH wird so gewählt, daß der bei der ausgewählten Spaltenleitung von der Hilfsspannung UH über den
HilfsWiderstand RH in die ausgewählte Spaltenleitung fließende Strom klein ist gegenüber dem in einer ausgewählten Spaltenleitung
fließenden Lesestrom. Wird der Lesestrom z.B. mit IO bezeichnnet, dann wird der Hilfsstrom IH z.B. so klein gewählt, daß gilt:
IH <: i°_ . Da durch die Einfügung der Hilf swiderstände RH und
deren Anschluß an eine Hilfsspannung UH auch die nicht ausgewählten Spaltenleitungen auf einem definierten Potential liegen,
bleiben die Spannungshübe beim Lesen von Informationen auf den Spaltenleitungen nahezu gleich. Die nicht ausgewählten Spaltenleitungen
können sich somit nicht mehr auf das Potential der
VPA 9/210/5013 _6-
B098 3 4/04 7 6
-6- 7505245
ausgewählten Zeilenleitungen umladen.
Im folgenden wird beschrieben, wie eine Information aus dem Festwertspeicher gelesen wird. Es wird angenommen, daß aus
dem Speicherelement SE die Information ausgelesen wird, Dann wird von dem Zeilenschalter ZS1 die Zeilenleitung ZL1 angesteuert.
Das heißt, der Transistor ST des Speicherelementes SE wird in den leitenden Zustand gebracht. Gleichzeitig wird
der Spaltenschaltertransistor TR6 durch die Decoder schaltung DS2 angesteuert und in den leitenden Zustand überführt. Nun kann
der konstante Strom der Konstantstromquelle S3 in der Spaltenleitung SL12 fließen.
Es sei angenommen, daß der Speicherwiderstand RS nicht unterbrochen
ist. Dann fließt der konstante Strom von z.B. 2 mA von der Spannungsquelle VCP über den Speichertransistor ST,
den Speicherwiderstand RS, die Spaltenleitung SL12 und den
Transistor TR6 zur Stromquelle S3 ab. Gleichzeitig fließt der Hilfsstrom von der Hilfsspannungsquelle UH über den Hilfswiderstand
RH in die Spaltenleitung SL12. Der Hilfsstrom ist aber
gegenüber dem Lesestrom so klein, daß er vernachläßigt werden kann. Das sich auf der Spaltenleitung SL12 einstellende Potential
ist so, daß der Lesetransistor LT2 gesperrt bleibt.
Ist der Speicherwiderstand RS unterbrochen, dann kann der Lesestrom
nicht über das Speicherelement SE fließen. Vielmehr wird der Lesestrom jetzt von dem Lesetransistor LT2 übernommen. Der
Lesestrom fließt nun über den Lesewiderstand RL, den Lesetransistor LT2, den Spaltenschaltertransistor TR6 zur Konstant stromquelle
S3 ab. Nunmehr entsteht über dem Lastwiderstand RL ein erheblicher Spannungsabfall, so daß die Kollektor spannung des
Lesetransistors LT2 niedriger wird. Auch beim vorliegenden Fall ist der Hilfsstrom, der von der Hilfsspannung UH über den Hilfswiderstand
RH in die Spaltenleitung SL12 hineinfließt, vernachlässigbar
gegenüber dem über den Lesetransistor LT2 fließenden Lesestrom.
VPA 9/210/5013 -7-
609834/04 7
"7~ 7505245
Auf der ausgewählten Spaltenleitung bilden sich somit Potentiale aus, die definiert sind, da der Lesestrom entweder über
das Speicherelement SE oder über den Lesetransistor LT fließt.
Durch die Einfügung der Hilfswiderstände RH und der Hilfsspannung
UH ist aber auch das Potential auf den nicht ausgewählten Spaltenleitungen definiert, es entspricht etwa der Hilfsspannung
UH. Denn bei unterbrochenem Speicherwiderstand RS fließt entweder ein sehr kleiner Strom über den Lesetransistor LT, wenn
die Referenzspannung VB4 positiver ist als die Hilfsspannung UH, oder die Spaltenleitung SL wird über den HilfsWiderstand RH
direkt aufgeladen. Bei nicht unterbrochenem Speicherwiderstand RS dagegen fließt ein sehr kleiner Strom von der ausgewählten
Zeilenleitung über ein Speicherelement und über den HilfsWiderstand
RH zur Hilfsspannung UH. Somit ist der beim Auslesen eines Speicherelementes auftretende Sapnnungshub auf einer Spaltenleitung
nicht mehr abhängig von den eingespeicherten Informationen und von der Zeit, in der zu einer Spaltenleitung nicht zugegriffen
wird. Dann aber ist auch die Zugriffszeit zu den Informationen
in der Speichermatrix überall nahzu gleich.
Der Aufbau der Zeilenschalter ZS und der Decoderschaltungen DS
haben keinen Einfluß auf die Erfindung. Zur Verdeutlichung sind sie aber in der Figur 3 dargestellt.
Figur 3 zeigt den Aufbau eines Spaltenschalters ZL. Der Zeilenschalter
ZL besteht aus einem Differenzverstärker. Dieser ist aus parallel angeordneten Steuertransistoren TR1, TR2, TR3,
einem Referenztransistor RT und einem Kollektorwiderstand RC1 aufgebaut. Den Steuertransistoren des Differenzverstärkers DVi
werden Adressensignale T4, T5 und T6 zugeführt. An den Kollektor der Steuertransistoren ist ein Emitterfolger TE1 angeschlossen.
Mit S1 und S2 sind wiederum KonstantStromquellen bezeichnet. Eine Zeilenleitung ZL ist dann ausgewählt, wenn alle Steuertransistoren
TR1, TR2, TR3 gesperrt sind. Die dann an den Kollektoren der Steuertransistoren herrschende Spannung wird über
den Emitterfolger TE1 auf die Zeilsnleitung ZL übertragen.
VPA 9/210/5013 -8-
3 4/0476
7505245
Die Zeilenleitung ZL gilt nicht als ausgewählt, wenn zumindest einer der Steuertransistoren TR1, TR2, TR3 im leitenden Zustand
ist. Dann fließt ein Strom über den Kollektorwiderstand RC1, der einen Spannungsabfall bedingt. Die dann niedrigere
Kollektorspannung wird wiederum über den Emitterfolger TE1
auf die Zeilenleitung ZL-übertragen. Durch diese niedere Spannung auf der Zeilenleitung ZL werden die Speichertransistoren
ST gesperrt.
Die Konstantstromquellen S sind alle gleichartig aufgebaut und bekannt. Die Spannung VB2 ist eine Referenzspannung.
Die Decoderschaltungen DS können prinzipiell entsprechend dem Zeilenschalter (Fig.3) aufgebaut sein, wobei allerdings die
Ausgangspotentiale der Decoderschaltungen sich von den Ausgangspotentialen des Zeilenschalters unterscheiden.
Aus Figur 4 ergibt sich eine Schaltungsanordnung, durch die die Referenzspannung VB2 erzeugt werden kann. Sie besteht aus
Transistoren T12, T13 und Widerständen R12, R13, R14, R15.
Figur 5 zeigt eine Schaltung, mit der die übrigen Referenzspannungen
VB1, VB4 erzeugt werden können. Sie ist aus Transistoren T14, T15, T16 und Widerständen R16, R17, R18 aufgebaut.
Die von der Schaltung abgegebenen Referenzspannungen können selbstverständlich abhängig von der Dimensionierung der verwendeten
Bauelemente verschieden groß sein.
Die Erfindung ist anhand einer ECL-Speichermatrix beschrieben worden. Sie kann aber auch bei anderen Festwertspeichern verwendet
werden.
2 Patentansprüche
5 Figuren
5 Figuren
VPA 9/210/5013 -9-
609834/04 7 6
Claims (2)
- P a t e η t a ns ρ r ü c h e7505245Festwertspeicherbaustein, bei dem zwischen Zeilenleitungen und Spaltenleitungen Speicherelemente angeordnet sind, dadurch gekennzeichnet, daß zur Erreichung von definierten Potentialen auf den nicht ausgewählten Spaltenleitungen (SL) jede Spaltenleitung über einen HilfsWiderstand (RH) mit einer festen Hilfsspannung (UH) verbunden ist, daß der Wert der Hilfsspannung (UH) negativer ist als die Spannung auf der beim Lesen ausgewählten Zeilenleitung (ZL), und daß der Wert der Hilfswiderstände (RH) so groß ist, daß der bei der ausgewählten Spaltenleitung von der Hilfsspannung (UH) über den Hilfswiderstand (RH) in die ausgewählte Spaltenleitung fließende Strom klein ist gegenüber dem in der Spaltenleitung fliessenden Lesestrom.
- 2. Festwertspeicherbaustein nach Anspruch 1, dadurch gekennzeichnet, daß die an der Basis des Lesetransistors (LT) anliegende Referenzspannung positiver als die Hilfsspannung (UH) ist.VPA 9/210/501360983 4/0476
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752505245 DE2505245B2 (de) | 1975-02-07 | 1975-02-07 | Festwertspeicherbaustein |
US05/651,909 US4037218A (en) | 1975-02-07 | 1976-01-23 | Read only memory module |
FR7603089A FR2300396A1 (fr) | 1975-02-07 | 1976-02-04 | Module de memoire fixe |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752505245 DE2505245B2 (de) | 1975-02-07 | 1975-02-07 | Festwertspeicherbaustein |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2505245A1 true DE2505245A1 (de) | 1976-08-19 |
DE2505245B2 DE2505245B2 (de) | 1977-07-07 |
DE2505245C3 DE2505245C3 (de) | 1978-03-02 |
Family
ID=5938384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752505245 Granted DE2505245B2 (de) | 1975-02-07 | 1975-02-07 | Festwertspeicherbaustein |
Country Status (3)
Country | Link |
---|---|
US (1) | US4037218A (de) |
DE (1) | DE2505245B2 (de) |
FR (1) | FR2300396A1 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4099264A (en) * | 1976-10-28 | 1978-07-04 | Sperry Rand Corporation | Non-destructive interrogation control circuit for a variable threshold FET memory |
US4125880A (en) * | 1977-03-09 | 1978-11-14 | Harris Corporation | Simplified output circuit for read only memories |
US4268911A (en) * | 1979-06-21 | 1981-05-19 | Fairchild Camera And Instrument Corp. | ROM Program security circuits |
US4651302A (en) * | 1984-11-23 | 1987-03-17 | International Business Machines Corporation | Read only memory including an isolation network connected between the array of memory cells and the output sense amplifier whereby reading speed is enhanced |
DE3884820T2 (de) * | 1987-07-29 | 1994-01-27 | Toshiba Kawasaki Kk | Nichtflüchtige Halbleiterspeichereinrichtung. |
US5175704A (en) * | 1987-07-29 | 1992-12-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US5936880A (en) * | 1997-11-13 | 1999-08-10 | Vlsi Technology, Inc. | Bi-layer programmable resistor memory |
JP4036641B2 (ja) * | 2001-12-20 | 2008-01-23 | 株式会社ルネサステクノロジ | 撮像素子 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3496545A (en) * | 1966-04-18 | 1970-02-17 | Sperry Rand Corp | Switching matrix |
US3739355A (en) * | 1971-05-28 | 1973-06-12 | Burroughs Corp | Sense amplifier for high speed memory |
-
1975
- 1975-02-07 DE DE19752505245 patent/DE2505245B2/de active Granted
-
1976
- 1976-01-23 US US05/651,909 patent/US4037218A/en not_active Expired - Lifetime
- 1976-02-04 FR FR7603089A patent/FR2300396A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2505245C3 (de) | 1978-03-02 |
FR2300396B1 (de) | 1979-08-31 |
US4037218A (en) | 1977-07-19 |
DE2505245B2 (de) | 1977-07-07 |
FR2300396A1 (fr) | 1976-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3102799C2 (de) | Halbleiter-Speichervorrichtung | |
DE4128918C2 (de) | Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen | |
DE2455178A1 (de) | Integrierte, programmierbare logikanordnung | |
DE2743955A1 (de) | Halbleiterspeicher | |
DE4305864A1 (en) | Output buffer digital driver - has overshoot limiting and changes impedance with output voltage | |
DE2347968C3 (de) | Assoziative Speicherzelle | |
DE2302137A1 (de) | Leseschaltung zum zerstoerungsfreien auslesen dynamischer ladungs-speicherzellen | |
DE2012090C3 (de) | Feldeffekt-Transistor-Speicher | |
DE2505245A1 (de) | Festwertspeicherbaustein | |
DE2041959A1 (de) | Randomspeicher | |
DE2646653B2 (de) | Leseverstaerker fuer statische speichereinrichtung | |
DE3307756C2 (de) | ||
DE2851518A1 (de) | Flipflop-speicherzelle mit verbesserten lese-/schreibeigenschaften | |
DE2609714A1 (de) | Speicherzellenanordnung | |
DE3430145C2 (de) | Halbleiter-Speichereinrichtung | |
DE3030867A1 (de) | Schaltungsanordnung fuer einen in zeilen und spalten organisierten festwertspeicher zur vermeidung des absinkens von bitleitunspotenialen | |
DE19823687A1 (de) | Fuselatch-Schaltung | |
EP0965995A2 (de) | Schaltungsanordnung und Verfahren zur automatischen Erkennung und Beseitigung von Wortleitungs-Bitleitungs-Kurzschlüssen | |
DE3028754A1 (de) | Dynamischer leseverstaerker fuer mos-halbleiterspeicher | |
DE2505285C3 (de) | Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL-Festwertspeicher | |
EP1148509A1 (de) | Leseverstärker | |
DE2430784A1 (de) | Bipolarer halbleiterspeicher | |
EP0034712B1 (de) | Integrierte digitale Halbleiterschaltung | |
DE2132560C3 (de) | ||
DE2246756A1 (de) | Elektronischer datenspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |