DE2536270A1 - Mii oeffnungen versehene halbleiterscheibe - Google Patents

Mii oeffnungen versehene halbleiterscheibe

Info

Publication number
DE2536270A1
DE2536270A1 DE19752536270 DE2536270A DE2536270A1 DE 2536270 A1 DE2536270 A1 DE 2536270A1 DE 19752536270 DE19752536270 DE 19752536270 DE 2536270 A DE2536270 A DE 2536270A DE 2536270 A1 DE2536270 A1 DE 2536270A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
opening
openings
wafer according
mii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752536270
Other languages
English (en)
Inventor
Alfred Harold Johnson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2536270A1 publication Critical patent/DE2536270A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

Boblinien, den 13. August 1975 ne-fe
Anmelderin: International Business -lachinea
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenseichen der Anmelderin: PI 973 102
Mit öffnungen versehene Halbleiterscheibe
Die Erfindung bezieht sich auf Halbleiterscheiben oder Substrate, auf denen eine Reihe von Halbleiterplättchen mit integrierter '. Schaltung angeordnet werden kann.
J Beim Packen von Halbleiterscheiben besteht ein Interesse an ; samer Kommunikation mit den Schaltungen, die nahe dem Mittelpunkt j der Halbleiterscheibe angeordnet sind. Bei Speieheranwendungen stellt die sorgfältige Anordnung der Schaltung sicher, daß die meisten oder alle Schaltungen, die mit Schaltungen außerhalb der Halbleiterscheibe in Verbindung stehen, sich nahe dem Rand der Halbleiterscheibe befinden. Dies kann jedoch nicht leicht erreicht werden für Halbleiterscheiben mit bool'sehen Schaltungen, da die Anordnungen mehr stochastischer Natur sind. Daher war es in der Vergangenheit notwendig, relativ lange Drähte über die Oberfläche der Halbleiterscheibe zu Mehrfachanschlußstellen zu führen, die vom Umfang der Halbleiterscheibe entfernt waren. Der Nachteil dieser Lösung ist die Anfälligkeit solch langer Drähte gegenüber Beschädigungen. Der Durchmesser der Drähte muß notwendigerweise .beträchtlich sein, wodurch beim Bonden von Drähten, die einen großen Querschnitt aufweisen, Probleme geschaffen werden. Darüberhinaus bedingt die nahe Lage der langen Drähte über der Oberfläche der Halbleiterscheiben Störungen hinsichtlich der Untersuchung der Oberfläche oder der Ausbesserung der Halbleiter-plättchen.
609810/0650
Der Erfindung liegt daher die Aufgabe zugrunde, die elektrische Verdrahtung der auf einer Halbleiterscheibe befindlichen monolithisch integrierten Schaltungen, die mit Schaltungen außerhalb der Halbleiterscheibe in Verbindung stehen, zu verbessern.
Diese Aufgabe wird gelöst durch eine Halbleiterscheibe, die dadurch gekennzeichnet ist, daß sie in ihrem inneren Bereich mindestens eine öffnung aufweist und dadurch kürzere Verbindungsdrähte in den vom Scheibenrand weiter entfernten integrierten Schaltungen ermöglicht.
Im folgenden wird die Erfindung durch die genaue Beschreibung eines bevorzugten Ausführungsbeispieles in Verbindung mit den Zeichnungen näher erläutert, von denen zeigen:
Fif;. 1 eine perspektivische Ansicht einer mit einer
öffnung versehenen Halbleiterscheibe, die auf einem Substrat montiert ist und Drahtverbindungen zwischen der Oberfläche der Halbleiterscheibe und der Oberfläche des Substrates aufweist.
Fig. 2 ein teilweiser Querschnitt durch die mit einer
öffnung versehene Halbleiterscheibe nach Fig. 1, der ausgewählte Drahtverbindungen zwischen der Halbleiterscheibe und dem Substrat durch eine öffnung in der Halbleiterscheibe zeigt.
Fig. 3 eine Draufsicht auf eine modifizierte, eine öff
nung aufweisende Halbleiterscheibe, bei der die Drahtverbindungen nicht dargestellt sind.
Fig. 4 eine Draufsicht auf eine andere modifizierte
Halbleiterscheibe, die eine Reihe von öffnungen aufweist und bei der ebenfalls die Drähte fort-
FI 973 102
609810/0650
- 3 gelassen sind.
j Die in Fig. 1 dargestellte kreisförmige Halbleiterscheibe 10 Ist mit einer rechteckigen Öffnung 12 versehen, die im wesentlichen in der Mitte der Halbleiterscheibe angebracht ist. Die Halbleiterscheibe 10 kann ein Halbleitersubstrat aus Silicium oder der- * gleichen sein, In der eine Reihe von aktiven und passiven HaIb- : leiterschaltungen gebildet wurde.
; Die Öffnung 12 kann durch verschiedene Verfahren gebildet werden, wie z.B. durch Ätzen von beiden Seiten mit einer Mischung aus SaI-j petersäure und Flußsäure, wobei ein Photoresist als Maske benutzt i wird oder durch schleifendes Schneiden mit einer Schneidmaschi- :
! ne oder durch Herstellen eines Loches oder des Lochrandes mit HiI-J fe eines Lasers.
\ Wie in den Fign. 3 und 4 dargestellt ist, kann der äußere Rand der;
Halbleiterscheiben 10' und 10" als auch die Form der Öffnung ! : 12' auch eine andere Konfiguration aufweisen und eine Reihe von J Öffnungen 12" kann auch in der Halbleiterscheibe vorgesehen ■ werden, abhängig von den besonderen Erfordernissen der Schaltung, j Eine integrierte Schaltung ist bei lh dargestellt und zwei aus ! einer Reihe von Spannungsverteilungsdrähten 16, die sich über den äußeren Umfang der Halbleiterscheibe hinauserstrecken und durch die Öffnung 12 sind mit der Schaltung 14 verbunden^
In dem dargestellten Beispiel fällt das Vorhandensein der Öffnung 12 in der Mitte der kreisförmigen Halbleiterscheibe 10 in die Hälfte des Abstandes, den eine Schaltung im ungünstigsten Fall vom Rand einer Halbleiterscheibe ohne Öffnung aufweist. Obgleich als Folge der Öffnung eine leichte Verringerung des verfügbaren Raumes auf der Halbleiterscheibe resultiert, gibt es einen entsprechenden Zuwachs in der Anzahl der Ein- und Ausgänge der Halbleiterscheibe. Wenn beispielsweise die Öffnung 12 ein kreisförmiges Loch mit einem Durchmesser von 0,62 cm aufweist und der Durch· messer der Halbleiterscheibe 10,5 cm beträgt, würde die verfüg-
FI 973 102
609810/0650
bare Halbleiterfläche um 0,6% abnehmen. Die größte Entfernung des ungünstigsten Punktes auf der Halbleiterscheibe von einem Rand würde jedoch abnehmen von 4 cm auf 2cm. Die Anzahl der Eingänge und Ausgänge der Halbleiterscheibe würde jedoch, wenn man einen mittleren Abstand der Eingangs- und Ausgangskontaktflecken 18 von 0,5 cm annimmt, von 510 auf 549 steigen. Die Eingangs/Ausgangsverbindungen werden durch Thermokompression oder andere bekannte Technologien hergestellt.
Obgleich dieses Verfahren dazu benutzt werden kann, den Abstand zum Rand weiter zu verringern oder mehr Eingangs-Ausgangsmöglichkeiten vorzusehen durch Hinzufügen von vier öffnungen in verschie· denen Mustern, ergibt eine einzige öffnung in der Mitte den größten Gewinn pro Loch mit gleicher Fläche.
Das Substrat 20 ist in Fig. 2 im Querschnitt gezeigt. Das Substra 20 kann aus mehreren Schichten keramischen Materials oder Epoxyglas bestehen, in dem Schichten aus leitfähigem Material 22 mit isolierenden Schichten 24 abwechseln, um das Substrat zu bilden. Eine Reihe von öffnungen 26 erstrecken sich durch das Substrat zu der gewünschten leitfähigen Schicht 22 und geeignete elektrische Verbindungsglieder 30 erstrecken sich durch die Löcher hindurch zwischen.der leitfähigen Schicht und den Kontaktflecken 28 auf der Oberfläche des Substrates. Die Halbleiterscheibe 10 soll einen guten wärmeleitenden Kontakt mit dem Substrat 20 haben und kann, um das zu erreichen, durch eine eutektische Goldverbindung, durch Löten oder durch ein wärmeleitfähiges plastisches Material, das schematisch bei 40 gezeigt ist, mit dem Substrat 20 befestigt werden. Das Verbindungsmaterial 40 ist in übertriebener Dicke dargestellt und in der Praxis würde die Halbleiterscheibe 10 nur von dem Substrat durch eine dünne Schicht des Verbindungsmaterials getrennt sein.
FI 973 102
609810/0650

Claims (5)

  1. - 5 P Λ T E N T A N S P R Ü C H E
    .. - Halbleiterscheibe zur Unterbringung einer Reihe von inte- >—' grierten Schaltungen auf einer ihrer Oberflächen, dadurch gekennzeichnet, daß sie in ihrem inneren Bereich mindestens eine öffnung (12, Pig. I) aufweist und dadurch kürzere Verbindungsdrähte zu den vom Scheibenrand weiter entfernten integrierten Schaltungen ermöglicht.
  2. 2. Halbleiterscheibe nach Anspruch I3 dadurch gekennzeichnet, daß sie und ihre öffnung kreisförmig ausgebildet ist.
  3. 3. Halbleiterscheibe nach Anspruch I3
    dadurch gekennzeichnet, daß sie kreisförmig und ihre Öffnung rechtwinklig ausgebildet ist.
  4. 4. Halbleiterscheibe nach Anspruch 1,
    dadurch gekennzeichnet, daß sie mehrere öffnungen aufweist!.
  5. 5. Halbleiterscheibe nach Anspruch 1,
    dadurch gekennzeichnet, daß sie auf einem mehrlagigen Substrat montiert ist, dessen Schichten abwechselnd aus nichtleitendem und leitendem Material bestehen, und daß die integrierten Schaltungen selektiv mit den leitenden Schichten über die Scheibenöffnung oder den Scheibenrand verbunden sind.
    PI 973 102
    609810/0650
    Leerseite
DE19752536270 1974-08-19 1975-08-14 Mii oeffnungen versehene halbleiterscheibe Withdrawn DE2536270A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/498,342 US3959579A (en) 1974-08-19 1974-08-19 Apertured semi-conductor device mounted on a substrate

Publications (1)

Publication Number Publication Date
DE2536270A1 true DE2536270A1 (de) 1976-03-04

Family

ID=23980676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752536270 Withdrawn DE2536270A1 (de) 1974-08-19 1975-08-14 Mii oeffnungen versehene halbleiterscheibe

Country Status (6)

Country Link
US (1) US3959579A (de)
JP (1) JPS5250512B2 (de)
DE (1) DE2536270A1 (de)
FR (1) FR2282719A1 (de)
GB (1) GB1469085A (de)
IT (1) IT1039025B (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4082394A (en) * 1977-01-03 1978-04-04 International Business Machines Corporation Metallized ceramic and printed circuit module
US4193082A (en) * 1978-06-23 1980-03-11 International Business Machines Corporation Multi-layer dielectric structure
JPS5728337A (en) * 1980-07-28 1982-02-16 Hitachi Ltd Connecting constructin of semiconductor element
US4377316A (en) * 1981-02-27 1983-03-22 International Business Machines Corporation High density interconnection means for chip carriers
JPS582054A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置
JPS5918664A (ja) * 1982-07-22 1984-01-31 Mitsubishi Electric Corp 半導体試験用接続装置
JPS5966257A (ja) * 1982-10-08 1984-04-14 Nippon Telegr & Teleph Corp <Ntt> メツセ−ジ在中表示方式
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
US4764644A (en) * 1985-09-30 1988-08-16 Microelectronics Center Of North Carolina Microelectronics apparatus
US4667404A (en) * 1985-09-30 1987-05-26 Microelectronics Center Of North Carolina Method of interconnecting wiring planes
US4774630A (en) * 1985-09-30 1988-09-27 Microelectronics Center Of North Carolina Apparatus for mounting a semiconductor chip and making electrical connections thereto
GB2189084B (en) * 1986-04-10 1989-11-22 Stc Plc Integrated circuit package
US4754370A (en) * 1986-08-26 1988-06-28 American Telephone And Telegraph Company, At&T Bell Laboratories Electrical component with added connecting conducting paths
GB2253308B (en) * 1986-09-26 1993-01-20 Gen Electric Co Plc Semiconductor circuit arrangements
JP2529254B2 (ja) * 1987-04-21 1996-08-28 シチズン時計株式会社 Ｉｃ実装装置
US4868634A (en) * 1987-03-13 1989-09-19 Citizen Watch Co., Ltd. IC-packaged device
US5191224A (en) * 1987-04-22 1993-03-02 Hitachi, Ltd. Wafer scale of full wafer memory system, packaging method thereof, and wafer processing method employed therein
US5061822A (en) * 1988-09-12 1991-10-29 Honeywell Inc. Radial solution to chip carrier pitch deviation
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5483100A (en) * 1992-06-02 1996-01-09 Amkor Electronics, Inc. Integrated circuit package with via interconnections formed in a substrate
US5264729A (en) * 1992-07-29 1993-11-23 Lsi Logic Corporation Semiconductor package having programmable interconnect
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5668409A (en) * 1995-06-05 1997-09-16 Harris Corporation Integrated circuit with edge connections and method
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US9681550B2 (en) * 2007-08-28 2017-06-13 Joseph C. Fjelstad Method of making a circuit subassembly

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2890976A (en) * 1954-12-30 1959-06-16 Sprague Electric Co Monocrystalline tubular semiconductor
US3374533A (en) * 1965-05-26 1968-03-26 Sprague Electric Co Semiconductor mounting and assembly method
US3365620A (en) * 1966-06-13 1968-01-23 Ibm Circuit package with improved modular assembly and cooling apparatus
US3457541A (en) * 1967-05-01 1969-07-22 Lockheed Aircraft Corp Mounting board for electronic circuit elements
GB1239678A (de) * 1968-12-04 1971-07-21
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US3596140A (en) * 1969-12-01 1971-07-27 Ronald A Walsh Demountable peripheral-contact electronic circuit board assembly
US3619734A (en) * 1969-12-17 1971-11-09 Rca Corp Assembly of series connected semiconductor elements having good heat dissipation
IT939391B (it) * 1970-09-08 1973-02-10 Pasticca semiconduttrice nonche metodo e dispositivo per la sua produzione
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module

Also Published As

Publication number Publication date
GB1469085A (en) 1977-03-30
FR2282719A1 (fr) 1976-03-19
IT1039025B (it) 1979-12-10
JPS5250512B2 (de) 1977-12-24
FR2282719B1 (de) 1977-07-22
JPS5136083A (de) 1976-03-26
US3959579A (en) 1976-05-25

Similar Documents

Publication Publication Date Title
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE2542518C3 (de)
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE1514818C3 (de)
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE69727373T2 (de) Halbleitervorrichtung
DE2556274C2 (de) Programmierbare logische Schaltung
DE1614872C3 (de) Halbleiteranordnung
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE2054571A1 (de) Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE3913221A1 (de) Halbleiteranordnung
DE19648728A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3539697A1 (de) Oberflaechenwellenvorrichtung
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
EP0082216B1 (de) Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
DE19519796C2 (de) Halbleiterschaltung mit einem Überspannungsschutzkreis
DE2451211A1 (de) Dichte packung fuer integrierte schaltungen
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
EP0167732B1 (de) Verfahren zur Herstellung eines Basismaterials für eine Hybridschaltung
DE1616438C3 (de) Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung
DE4244083C2 (de) Halbleitervorrichtung
DE60037717T2 (de) Datenträger mit integriertem schaltkreis und übertragungsspule

Legal Events

Date Code Title Description
OD Request for examination
8139 Disposal/non-payment of the annual fee