DE2632093A1 - Verfahren zum herstellen von durchgehenden bohrungen - Google Patents

Verfahren zum herstellen von durchgehenden bohrungen

Info

Publication number
DE2632093A1
DE2632093A1 DE19762632093 DE2632093A DE2632093A1 DE 2632093 A1 DE2632093 A1 DE 2632093A1 DE 19762632093 DE19762632093 DE 19762632093 DE 2632093 A DE2632093 A DE 2632093A DE 2632093 A1 DE2632093 A1 DE 2632093A1
Authority
DE
Germany
Prior art keywords
layer
workpiece
etching
etched
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762632093
Other languages
English (en)
Other versions
DE2632093C2 (de
Inventor
George Edward Alcorn
James Downer Feeley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2632093A1 publication Critical patent/DE2632093A1/de
Application granted granted Critical
Publication of DE2632093C2 publication Critical patent/DE2632093C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Description

Aktenzeichen der Anmelderin: MA 975 005
Verfahren zum Herstellen von durchgehenden Bohrungen
Die Erfindung betrifft ein neuartiges Verfahren zum Ätzen von
Halbleitervorrichtungen und insbesondere ein Verfahren zum reaktiven Plasmaätzen von durch Kathodenzerstäubung aufgebrachten
Quarzschichten in Halbleitervorrichtungen. Wenn man durch übliche Ätzverfahren in aus Siliciumdioxid bestehende oder durch Kathodenzerstäubung aufgebrachte Quarzschichten von Halbleiterstrukturen durchgehende Bohrungen herstellt, dann weisen diese Querschnitte
mit scharfen Kanten auf. Eine durchgehende Bohrung in einer durch ; Kathodenzerstäubung aufgebrachten Ouarzschicht weist normalerwei- ; se an der Stelle, wo die Seitenwände der Bohrung in die Oberfläche ; der Schicht übergehen, eine scharfe obere Kante auf. Diese schar- ' fen Kanten, insbesondere im Zusammenhang mit steilen Oberflächen ! der Seitenwände kann zu verringerten Stärken durchmetallisierter leitender Verbindungen oder Metallisierungen mit Stufenbildung i führen, mit der Folge, daß die Gefahr von Leitungsbrüchen besteht, ; was die Zuverlässigkeit der Halbleitervorrichtung beeinflußt. j
Jm Stande der Technik ging man diese Schwierigkeit dadurch anf j daß man die zu ätzende, durch Kathodenzerstäubung aufgebrachte
Quarzschicht in der Weise herstellt, daß diese Schicht unterschiedliche Ätzbarkeit aufweist, die sich in der Richtung der Dicke
ändert. Der Hauptteil der Schicht, beispielsweise der unten liegende Teil wird durch übliche Kathodenzerstäubung aufgebracht.
709811/0681
Der obere Teil der Schicht wird derart niedergeschlagen, daß er eine höhere Ätzgeschwindigkeit aufweist. Dies wird dadurch er- i reicht, daß man durch entsprechende Änderung der Arbeitsbedingungen der Zerstäubungsvorrichtung die Zerstäubungsgeschwindigkeit verringert. Es wurde jedoch festgestellt, daß die Steuerung einer unterschiedlichen Ätzgeschwindigkeit von durch Zerstäubung aufgebrachten Quarzschichten mit der Dicke nicht gleichförmig aufrecht-; erhalten werden kann. Es ist daher nicht möglich, die Neigung der Seitenwände einer durchgehenden Bohrung bei diesem bekannten Verfahren von Halbleiterplättchen zu Halbleiterplättchen oder ; !Charge zu Charge zuverlässig gleichförmig zu machen. j
; ι
,Aufgabe der Erfindung ist es alsof ein neuartiges Verfahren zur ■Herstellung einer durchgehenden Bohrung mit geneigten Seitenwinden herzustellenf das Verfahren dabei zuverlässig reproduzierbar zu ,machen und außerdem die Neigung der Seitenwände der durchgehenden j Bohrung zum festlegen eines vorbestimmten Winkels genau steuerbar i zu machen, !
.Dies wird erfindungsgemäß dadurch erreicht, daß auf der Rückseite { des zu ätzenden Halbleiterplättchens ausgewählte Teilbereiche mit einem gegen Plasmaätzung widerstandsfähigen Material überzogen werden. Anschließend wird die Vorderseite des Halbleiterplättchens, S
das eine Schicht aus Siliciumdioxid oder durch Zerstäubung aufgebrachtem Quarz aufweist, mit einem überzug eines organischen Materials versehen, das eine temperaturabhängige Plasmaätzgeschwin-Eigkeit aufweist, so daß die für die Bildung von durchgehenden ohrungen vorgesehenen Orte in der Siliciumdioxidschicht abgejrenzt werden können. Anschließend wird das Halbleiterplättchen Ln eine Ätzkammer für eine reaktive Plasmaätzung eingebracht. Die sich dabei ergebende Seitenwand der durch reaktives Plasmaätzen hergesteilten durchgehenden Bohrung weist eine vorbestimmte Nei- <fung auf, die durch eine Korrelation der ausgewählten Belichtungs- :!lache auf der Rückseite des Halbleiterplättchens mit der Betriebs-
^975005" 709811/06Θ1
;■- ■".■■"■" 263109 3 :-;:
temperatur erzielt wird, unter der das Ätzverfahren abläuft,
wobei diese Temperatur wiederum die Geschwindigkeit steuert,
mit der die organische Schicht rund um den Umfang der durchgehenden Bohrung abgeätzt wird.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in .
;Verbindung mit den beigefügten Zeichnungen im einzelnen beschrie- I
ben. Die unter Schütz zu stellenden Verfahrensmerkmale finden :
sieh in den ebenfalls beigefügten Patentansprüchen. ;
In den Zeichnungen zeigt: ;
Fig, 1a eine Teilansicht der Rückseite eines Halbleiter- r,
.plättchens y das voll mit einem thermischen Masken- | materia.1 12 überzogen ist, ;
Fig. Ib eine Querschnittsansicht längs der Schnittlinie Λ
Tb-Ib in Fig. 1a, mit der Rückseite /nach oben,
Flg. Ic eine Querschnitts ansichtdesHalbleiterplättchens ""■".;.
der Fig, 1a nach Herstellung einer Bohrung 20 ;
in dem überzug .18 aus organischem Material, mit j l; ' der Vorderseite nach oben,
:Fig. Id eine Querschnittsansicht des Halbleiterplättchens ; in Fig. Tc mit der Vorderseite nach oben, nach
einem reaktiven Ätzverfahren, ;
Fig. 2a einen Teil der Rüekseite eines Halbleiterplätt-
! chens nach Freilegung von 50 % der Ober- . \
fläche durch die thermische Maskenschicht 12, j
Fig. 2b eine Querschnittsansieht des Halbleiterplättchens
der Fig. 2a längs der Schnittlinie 2*-2', mit der
Rückseite nach oben, --■■-■"
MA 975 005
7 09811 /0 681
2832093
Fig. 2c eine Querschnittsansicht des in Fig. 2a dargestellten Halbleiterplättchens nach Herstellen einer Bohrung 20 in der organischen Schicht 18 mit der Vorderseite nach oben,
Fig. 2d eine Querschnittsansicht des in Fig. 2c dargestellten Halbleiterplättchens, nach der reaktiven · Plasmaätzung,
Fig. 3a eine Ansicht eines Teils der Rückseite eines
Halbleiterplättchens, bei dem 70 % der Oberfläche durch die thermische Maske 12 freigelegt ' sind,
Fig. 3b eine Querschnittsansicht längs der Schnittlinie
3-3' des in Fig. 3a gezeigten Halbleiterplättchens, mit der Rückseite nach obenf >
Fig. 3c eine Querschnittsansicht des Halbleiterplättchens ;
der Fig. 3a nach Herstellen einer Bohrung 20 in der organischen Schicht 18, mit der Vorderseite nach oben,
Fig. 3d eine Querschnittsansicht des Halbleiterplättchens der Fig. 3a, nach einer reaktiven Plasmaätzung, mit der Vorderseite nach oben, ;
Fig. 4 in größeren Einzelheiten den Verlauf der Seitenwände einer durch Plasmaätzung hergestellten Bohrung, bei der die Rückseite des Halbleiter- ι plättchen zu einem relativ hohen Prozentsatz freigelegt wurde,
Fig. 4b ein Diagramm, indem die Plättchentemperatur
über der Zeit aufgetragen ist,
MA 975 005
709811/0661
Fig. 5a im einzelnen den Verlauf der Seitenwände einer
durch Plasmaätzung hergestellten durchgehenden Bohrung, wobei diesmal die Rückseite des HaIbleiterplättchens relativ wenig freigelegt wurde und
Fig. 5b ein Diagramm, bei der die Temperatur des Halbleiterp lättchens über der Zeit aufgetragen ist.
Im folgenden wird also ein Verfahren für die genaue Steuerung der Neigung der Seitenwand einer durch reaktives Plasmaätzen hergestellten durchgehenden Bohrung offenbart. Eine dafür geeignete Vorrichtung für reaktives Plasmaätzen ist in der US-'Patentschrift 3 806 365 offenbart. Eine Reaktionskammer ist mit einer Quelle eines Organohalidgases, wie z,B, Kohlenstofftetrafluorid und einem Sauerstoffvorrat verbunden. Die Reaktionskammer ist von einer mit einem Hochfrequenzgenerator verbundenen Hochfrequenzerregerspule umgeben. Der Druck des Gases innerhalb der Reaktionskammer wird durch eine Vakuumpumpe reguliert. Wenn der Hochfrequenzgenerator die die Reaktionskammer umgebende Erregerspule ansteuertf dann werden die Organohalidmoleküle und die Sauerstoffmoleküle in ihren Plasmazustand überführt. Wenn man in einer solchen Reaktionskammer Materialien .dem Plasma aussetzt, dann findet eine chemische Ätzung mit einer für das zu ätzende Material charakteristischen Ätzgeschwindigkeit statt.
Bei organischen Materialien ist die Ätzgeschwindigkeit in einem reaktiven Plasma proportional der Betriebstemperatur. ;Bei üblichen reaktiven Plasmaätzverfahren für Halbleiterplättchen wird zunächst ein organischer Photolack auf der Vorderseite oder Schaltungsseite des Halbleiterplättchens aufgebracht, um damit diejenigen Bereiche des Halbleiterplättchens zu bestimmen ι die zu ätzen sind, üblicherweise bleiben beim bisher bekannten reaktiven Plasmaätzen von Halbleiterplättchen die Rückseite dieser Halbleiterplättchen unbeschichtet und sind der
MA 975 005 ■
7 098 11/0681
Plasmaumgebung ausgesetzt. Die Rückseite eines so dem Plasma ausgesetzten Siliciumplättchens wird daher entsprechend angeätzt, wodurch die Temperatur des Halbleiterplättchens ansteigt. Die entsprechende Temperaturerhöhung der auf der Vorderseite des Plättchens aufgebrachten Photolackschicht verursacht eine wesentlich größere Ätzwirkung des reaktiven Plasmas, als dies bei : niedrigeren Temperaturen der Fall wäre. Bei der höheren Betriebstemperatur wird der Photolack in einem Halbschattenbereich um die zu ätzende Fläche herum, während das Plättchen in der Reaktionskammer dem reaktiven Plasma ausgesetzt ist, vollkommen durchgeätzt. Diese vorzeitige Erosion bewirkt eine unerwünschte Ätzung des Halbleiterwerkstücks in den Bereichen, die die in Wirklichkeit zu ätzenden Bereiche umgeben. Das vorliegende neue Verfahren schafft eine Möglichkeit, die Neigung der Seitenwände einer durch eine Siliciumdioxidschicht hindurchführenden Bohrung in der Weise genau zu steuern, daß die Temperatur des Halbleiterplättchens dadurch genau eingehalten wird, daß ein ausgewählter Bruchteil der Rückseite des Halbleiterplättchens mit einer Schicht aus einem Material überzogen wird, das das Silicium gegen reaktives Plasmaätzen schützt. Der Bruchteil der Gesamtfläche der durch einen Photolack überzogenen Rückseite des Halbleiterplätt-
chens läßt sich dabei zur sich ergebenden Neigung der Seitenwände der Bohrungen und den auf der Vorderseite des Halb leiterplättchens igeätzten Strukturen in Beziehung setzen.
jFig, 1a zeigt einen Ausschnitt aus einer Rückseite eines Halblei terplättchens 10 f das mit einer Schicht 12 aus einem Material jüberzogen ist, das die Siliciumoberflache gegen reaktives Plasmaätzen schützt. Dieses Material 12 kann beispielsweise ein Photolack der Type AZ135OJ der Fa, Azoplate Corporation Murray Hill, S.J. sein, der bis zu einer Dicke von angenähert 30 000 A* aufgebracht und für etwa 30 Minuten bei einer Temperatur von angenähert 140° getrocknet wird. Man sieht aus Fig. 1a, daß
keine Stelle der Rückseite des Halbleiterplättchens 10 durch ftie Schicht 12 hindurch freigelegt ist.
MA 975 005
70981 1/0661
Fig. 1b zeigt eine Querschnittsansicht des in Fig. 1a dargestellten Halbleiterplättchens mit einer Schicht 16 aus durch Kathodenzerstäubung aufgebrachtem Quarz oder einer thermisch aufgewachsenen Oxidschicht mit einer Dicke von etwa 10 000 S. Selbstverständlich kann die Schicht 16 auch aus Siliciumnitrid, Silicium, : einem feuerfesten Metall, einem organischen Passivierungsmaterial oder einem anderen Material bestehen, das der Plasmaätzung aus- / gesetzt werden kann, über der Schicht 16 wird mit einer Dicke von 30 000 S eine Schicht aus organischem Photolack 18 aufgebracht, ; wobei der gleiche Photolack verwendet werden kann. Die Schicht 18 wird anschließend für etwa 30 Minuten bei einer Temperatur von angenähert 140 0C getrocknet. Diese Schicht 18 ist dabei nicht auf das besonders genannte Material beschränkt, sondern kann auch ein durch Elektronenstrahlen zu belichtendes Material f wie z.B. \ Poylmethylmethacrylat oder irgend ein anderes Überzugsmaterial sein, das die Eigenschaft aufweist, eine von der Temperatur ab- L hängige Ätzgeschwindigkeit in reaktivem Plasma zu besitzen,
Fig. 1c zeigt eine Querschnittsansicht des in Fig. 1b und 1agezeigten Halbleiterplättchens, Es soll dabei durch die durch Katho-! denzerstäubung aufgebracht Quarzschicht 16 eine durchgehende Bohrung hergestellt werden. Zu diesem Zweck wird zunächst in der 'Photolackschicht 18 eine Bohrung 20 mit praktisch den gleichen Abmessungen wie die herzustellende durchgehende Bohrung gebildet..
^ Das Halbleiterplättchen, dessen Querschnitt in Fig. 1c gezeigt ist), wird in eine Ätzkammer mit einem reaktiven Plasma eingebracht und j einem Plasma ausgesetzt, das beispielsweise aus einer Verbindung ivon Kohlenstofftetrafluorid und 8 % Sauerstoff bei einem Druck von etwa 1,1 Torr besteht. Der Sauerstoff dient dabei für die Plasmareaktion als Katalysator. Der Sauerstoffanteil kann dabei zum Einstellen der Reaktionsgeschwindigkeit und damit der Ätzgeschwindigkeit verändert werden. Die Reaktionszeit beträgt dabei etwa 40 Minuten bei einer Hochfrequenzleistung von 300 Watt. Das reaktive Plasma ätzt dabei alle freiliegenden Oberflächen,
MA 975 005
70 98 1 1/0661
die freiliegenden Oberflächen der Schicht 18, der durch Zerstäubung aufgebrachten Quarzschicht 16 und der Photolackschicht 12. Da kein Teil der Rückseite des Halbleiterplättchens 10 der reaktiven Plasmaumgebung ausgesetzt ist, ist die Temperatur des Halbleiterplättchens, bei der das Ätzverfahren durchgeführt wird, relativ niedrig. Die Photolackschicht 18 in der Umgebung der Bohrung 20 hat dabei eine relativ geringe Ätzgeschwindigkeit. Daher sind die Seitenwände der sich durch die Quarzschicht 16 hindurch erstreckenden durchgehenden Bohrung 20 nahezu senkrecht und weisen einen Neigungswinkel Θ1 von angenähert 10° auf.
Ein zweiter Versuch zur reaktiven Plasmaätzung wird gemäß Fig. 2a bis 2d durchgeführt. Die Rückseite des Silieiumplättchens wird, wie in Fig. 2a gezeigt, schachbrettartig mit einem Überzug versehen. Die Dicke des Halbleiterplättchens 10 beträgt beispielsweise OfA mm. Damit die Temperaturverteilung über die Vorderseite des Halbleiterplättchens 10 gleichförmig wird, sollte die Periodizität des Schachbrettmusters auf der Rückseite des Halbleiterplättchens bei etwa 0,2 mm liegen. Die Quadrate aus thermischem Schutzmaterial 12 sollen dabei die gleiche Größe haben wie die ; freiliegenden Quadrate der Siliciumoberflache 14. Auf diese Weise i ist 50 % der Rückseite des Halbleiterplättchens 10 der reaktiven ' Plasmaatmosphäre ausgesetzt. f
Fig. 2b ist eine Querschnittsansieht längs der Schnittlinie 2-2' j des in Fig. 2a gezeigten Halbleiterplättchens. Auf der Vorderseite: des Halbleiterplättchens 10 liegt eine durch Kathodenzerstäubung ; aufgebrachte Quarzschicht 16 oder eine thermisch aufgewachsene Oxidschicht mit einer Dicke von angenähert 10 000 8. über dieser Schicht 16 liegt eine Photolackschicht 18 mit einer Dicke von etwa 20 000 S. ·
Wenn eine durchgehende Bohrung durch die Quarzschicht 16 hindurch-; geätzt werden soll, dann wird in der Schicht 18 eine Bohrung 20 mit praktisch den gleichen Abmessungen, wie die durchgehende Bohrung hergestellt, wie dies Fig. 2c zeigt.
MA 975 005
70981 1 /0661
Fig. 2d zeigt das Halbleiterplättchens, nachdem es einem reaktiven Plasma ausgesetzt war. Da 50 % der Rückseite des Halbleiterplättchens 10 der reaktiven Plasmaatmosphäre ausgesetzt sind, ist die Betriebstemperatur des Halbleiterplättchens bei der Ätzung der Vorderseite wesentlich höher als im Fall Fig. 1d. Die höhere Betriebstemperatur hat bei dem reaktiven Plasmaätzverfahren die Wirkung, daß die Ätzgeschwindigkeit für die organische Photolackschicht 18 höher ist, als wenn die Rückseite des Plättchens voll mit der Schutzschicht 12 überzogen ist, wie in Fig. 1d. Wenn die Temperatur des Halbleiterplättchens hauptsächlich wegen der auf der Rückseite des Plättchens in den Bereichen 14 stattfindenden Siliciumplasmareaktion ansteigt, dann wird die Photolackschicht in den Halbschattenzonen 22 wesentlich rascher abgeätzt. Man stellt dabei eine waagrechte radiale Richtung einer fortschreitenden Ätzfront des Halbschattenbereiches 22 der Photolackschicht 18 fest, so daß der Halbschattenbereich der Quarzschicht 16 für eine Ätzung' durch das reaktive Plasma freigelegt wird. Dadurch wird aber in dem in der in der Quarzschicht 16 geätzten durchgehenden Bohrung eine größere Neigung der Bohrungswand erzielt. Damit enthält man eine Neigung der Seitenwand der durchgehenden Bohrung in der Quarzschicht mit einem Winkel Θ" von angenähert 30°.
Der Neigungswinkel θ" entspricht im Verhältnis 1;1 der Geschwindigkeit, mit der die Photolackschicht 18 und der Halbschattenbereich 22 oberhalb des Umfangs der durchgehenden Bohrung entfernt wird. Dies läßt sich im Zusammenhang mit dem nächsten Versuch erläutern, der in den Fign. 3a bis 3d dargestellt ist.
Fig. 3a zeigt die Rückseite eines durch eine Anordnung von auf Abstand stehenden Quadraten aus Schutzmaterial 12 zu 70 % freigelegte Rückseite eines Halbleiterplättchens 10. Das thermische Schutzmaterial 12 kann wiederum das im Zusammenhang mit Fig. 1a besprochene Photolackmaterial sein.
Will man die Rückseite eines Halbleiterplättchens 10 zu etwa 70 % freilegenf dann betragen die Seitenabmessungen der Quadrate aus Photolackmaterial 12 etwa 0,1 mm mit einer Periodizität von 0,18 min
MA 975 005
7098 11/0681
bei einer Dicke des Halbleiterplättchens von 0,4 mm, so daß die
durch die reaktive Plasmaätzung der rückseitigen Oberfläche 14
des Halbleiterplättchens erzielte Temperaturerhöhung eine gleichförmige Temperaturverteilung über die Vorderseite des Halbleiter- : ρlättchens ergibt,
Fig. 3b zeigt eine ähnlich wie Fign, 1b und 2b aufgebrachte Quarz- .
i schicht 16 und eine Photolackschicht 18. Fig. 2c zeigt die Her- ; stellung einer Bohrung 20 in der organischen Photolackschicht 18, : so daß in der Quarzschicht 16 eine durchgehende Bohrung erstellt
werden kann.
Fig. 3d zeigt den Verfahrensschritt, in dem das Halbleiterplättchen der Fig. 3c in eine reaktive Plasmaätzkammer eingebracht wird. In ; diesem Fallf bei dem 70 % der Rückseite des Halbleiterplättchens
dem reaktiven Plasma ausgesetzt wird, wird die Betriebstemperatur
bei Fortschreiten des Ätzvorganges höher sein als bei den Ausführunjjsformen der Fig. 2d oder Fig. 1d, Demgemäß ist auch die Ätzgeschwin-i digkeit in dem organischen Photolackmaterial 18 entsprechend höher, £ls für die Photolackschicht 18 in Fig. 2d oder in Fig, 1d, Dement-I Sprechend wird ein größerer Teil der Schattenzone 22 des organischen Photolackmaterials 18, während der Zeit entfernt, in der das Halb- j teiterplättchen 10 dem reaktiven Plasma in der Ätzkammer ausgesetzt· ist. Man erhält damit eine entsprechende größere Neigung der Sei- j zenwände der in der Quarzschicht 16 hergestellten durchgehenden j
bohrung 20 und der dabei sich ergebende Neigungswinkel Θ111 beträgt etwa 45°. Man sieht daher, daß der Neigungswinkel der Seitenwände
einer durchgehenden Bohrung oder einer anderen, durch das Verfahren Ider reaktiven Plasmaätzung hergestellten Struktur dadurch erzielt
herden kann, daß man ausgewählte Teilbereiche auf der Rückseite
des Halbleiterplättchens maskiert und damit die Betriebstemperatur ! steuert, bei der das Ätzverfahren abläuft. Die Temperaturabhängigkeit ides organischen Photolacks, der die zu ätzende durchgehende Bohrung! eingrenzt, ergibt ein genau gesteuertes Entfernen einer Schatten- ; jzone des Photolackmaterials, so daß damit fortschreitend mehr
von der obenliegenden Oberfläche der zu ätzenden Struktur in genau !
MA 975 005
709811/06S1
;: ;2632Q93 -;
gesteuerter Weise freigelegt wird. Damit erhält man auch eine
genaue Steuerung der Neigung der Seitenwände solcher geätzter
Vertiefungen.
Der Druck des reaktiven Plasmas muß notwendigerweise auf etwa 1,0 ι Torr eingestellt werden, um dabei ein übermäßiges Unterschneiden j oder Unterätzen zu vermeiden, das bei höheren Drücken auftreten | kann, da sich dabei die mittlere freie Weglänge der Plasmamoleküle; verringert. Man erhält eine brauchbare Regelung oder Steuerung der·; iNeigung der Seitenwände einer durchgehenden Bohrung für ein
reaktives Plasma bei Betriebsdrücken von 0,3 bis 1,5 Torr. Dabei kann man die Beziehung zwischen der Neigung der Seitenwand v einer durchgehenden Bohrung und der Betriebstemperatur für jeden j-Betriebsdruck empirisch bestimmen. ' i
Das Ätzverfahren läuft in der durch Kathodenzerstäubung aufge- j brachten Quarzschicht in zwei Stufen ab. In der ersten Stufe ätzt ; das reaktive Plasma den Quarz praktisch in senkrechter Richtung : und bildet damit die im wesentlichen senkrecht verlaufende Seitenwand 32 in Fig. 4a und 5a. Wenn dann hauptsächlich wegen der ; wärmeerzeugenden Siliciumplasmareaktion auf der Rückseite des
Halbleiterplättchens die Temperatur des Plättchens ansteigt, dann erreicht die Photolackschicht eine kritische Temperatur Tc und
es erfolgt eine"-Ätzung in waagrechter Richtung in-der-Halbschatr
tenzone 22 der durchgehenden Bohrung. Tc ist die kritische Tempexatur des Materials der Schicht 18, bei welcher eine wesentliche
!Erosion des Materials durch das reaktive Plasma beginnt. Die in
!senkrechter Richtung in der Quarzschicht 16 fortschreitende Ätzjfront und die in waagrechter Richtung fortschreitende Ätzfrpnt
in dem Photolack mit einer entsprechenden in waagrechter Richtung fortschreitenden Ätzung der Quarzschicht ergibt eine zusammengesetzte Ätzfront und damit die in Fign, 4a und 5a gezeigte Neigung der Seitenwand 34 der durchgehenden Bohrung.
Fig. 4a zeigt im einzelnen die Form der Seitenwände der durchgehenden Bohrung, wenn die Rückseite des Halbleiterplättchens, wie
MA 975 005 " .
70981 1/0661 : :-y
z.B. in Fig. 3 gezeigt, relativ stark freigelegt ist« Die entsprechende Temperatur des Plättchens ist in Fig. 4b über der ; Zeit aufgetragen. Die Temperatur der Photolackschicht 18 er-
i reicht dabei ihre kritische Temperatur Tc zu einem relativ l frühen Zeitpunkt in der Ätzperiode, worauf dann die Ätzgeschwindigkeit mit der Zeit zunimmt. Der sich dabei ergebende Verlauf der Seitenwand der durchgehenden Bohrung wird im wesentlichen durch die geneigte Seitenwand 34 beherrscht, wobei der Anteil einer senkrechten Seitenwand 32 relativ klein bleibt. Der durchschnittliche Neigungswinkel Q" wird dabei zwischen den Seitenwandflachen 32 und 34 mit der Senkrechten gemessen. Das Unterätzen wird als die Differenz zwischen Durchmesser C an der Oberseite der sich ergebenden durchgehenden Bohrung und dem Durchmesser D der ursprünglichen Bohrung 20 in der Photolackschicht 18 definiert* Der durchschnittliche Neigungswinkel und die Unterätzung sind relativ groß, was einem relativ hohen Prozentsatz an freigelegter Rückseite des Halbleiterplättchens entspricht.
Fig. 5a zeigt im einzelnen die Form der Seitenwände der durchge- ,
henden Bohrung, wenn die Rückseite des Halbleiterplättchens nur i
zu einem kleinen Prozentsatz freigelegt ist, wie dies Fig. 5b .
zeigt. Die kritische Temperatur der Photolackschicht 18 wird '
dabei zu einem späteren Zeitpunkt während der Dauer der Ätzung j
erreicht, worauf dann die cÄtzgeschwindigkeit zunimmt. Der sich ;
!dabei ergebende Verlauf der Seitenwand der durchgehenden Bohrung
;besteht dabei genauso wie in Fig. 5a aus einem im wesentlichen !
senkrecht verlaufenden Wandabschnitt 32 und einem geneigten Wand- :
Iabschnitt 34. Der durchschnittliche Neigungswinkel Θ" und die j
IUnterätzung C - d sind kleiner als in Fig. 4, was der prozentual ;
kleineren Freilegung der Rückseite des Halbleiterplättchens ent- j
;spricht. Durchgehende Bohrungen mit kleinerer Unterätzung können ;auf dem Halbleiterplättchen dichter aneinander angeordnet werden.
Der genau gesteuerte, zusammengesetzte Verlauf der Seitenwand einei:
durchgehenden Bohrung gemäß Fig. 5a ergibt eine höhere Zuverläs- ι sigkeit der darin niedergeschlagenen Metallkontakte. Es ist dabei
MA 975 005
70981 1/0661
anerkannt, daß im Stande der Technik scharf abgegrenzte Kanten von durchgehenden Bohrungen in darin niedergeschlagenen Metallkontakten Spannungszustände erzeugten, die auf die Verdünnung der metallischen Schicht über der scharfen Kante zurückzuführen waren.; Der genau gesteuerte Verlauf der Seitenwand der durchgehenden Bohrung in Fig. 5a gibt einen allmählicheren Übergang im Verlauf der Seitenwand, so daß die Dicke der Metallschicht über der Kante der Bohrung zunimmt, wodurch die Zuverlässigkeit erhöht wird.
-."■■" i
Es sei daraufhingewiesen, daß die Geschwindigkeit des reaktiven Plasmaätzens eine Funktion der Menge des in der Reaktionskammer : ;zu ätzenden Materials, des Betriebsdrucks bei der Ätzung und der Strömungsgeschwindigkeit des Plasmagases, der Hochfrequenzeingangsleistung und anderer Verfahrens veränderlicher ist. Die Dauer,, mit der ein Halbleiterplättchen dem Plasma in der Reaktionskammer ausgesetzt ist, kann für Änderungen in diesen Veränderlichen zur Kompensation eingesetzt werden. Das hier offenbarte Verfahren soll dabei nicht auf durch Kathodenzerstäubung aufgebrachte Quarzschichten oder thermisch aufgewachsene Oxidschichten beschränkt sein, sondern läßt sich auf eine ganze Reihe von Materialien von Werkstücken anwenden.
MA 975 005
7 0 9 811/0661

Claims (1)

  1. PATENTANSPRÜCHE
    Verfahren zum Steuern des Neigungswinkels der Seitenwände einer in einem dünnen plättchenförmigen Werkstück durch reaktives Plasmaätzen hergestellten Vertiefung, dadurch gekennzeichnet, daß zunächst ausgewählte Teilbereiche der I Rückseite des zu ätzenden Werkstückes mit einem gegen Pias- j maätzung widerstandsfähigen Material beschichtet werden, J daß anschließend die Vorderseite des Werkstückes, das die i
    zu ätzende Schicht trägt, mit einem zweiten Material mit j einer bei Plasmaätzung von der Temperatur abhängigen Ätz- j geschwindigkeit aufgebracht wird, um dadurch die zu ätzen- ' den Stellen auf der Werkstückoberfläche festzulegen f daß j anschließend das Werkstück in einer Pla.smakammer einer ! Plasmaätzung ausgesetzt wird, wodurch die Neigung der Seitenwände der zu ätzenden Vertiefungen durch eine Korrelation der ausgewählten freigelegten Flächen auf der Rückseite des Werkstückes mit der Betriebstemperatur der Plasmaätzung gesteuert wird, womit wiederum die Geschwindigkeit bestimmt wird, mit der die Schicht des zweiten Materials am Umfang der Vertiefung abgeätzt wird.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Werkstück ein aus Silicium bestehendes Halbleiterplättchen mit einer darauf durch Zerstäubung aufgebrachten Quarzschicht verwendet wird,
    |3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Werkstück ein aus Silicium bestehendes Halbleiterplättchen mit einer darauf thermisch aufgewachsenen SiIiciumdioxidschicht verwendet wird,
    j4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Werkstück aus Halbleitermaterial mit einer darauf angebrachten Schicht aus Siliciumdioxid verwendet wird, und daß als
    MA 975 005
    709811/0661
    j £632093
    i Vertiefungen in der SiIieiumdioxidschicht durchgehende
    I --■.■-.
    i . Bohrungen hergestellt werden.
    5. Verfahren nach Anspruch 4, dadurch gekennzeichnet/ daß als
    ; zweites Material ein Photolack verwendet wird.
    ;6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß als
    \ erstes Schichtmaterial ein Photolack verwendet wird.
    ;7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als
    j reaktives Plasma eine Mischung aus Kohlenstofftetrafluorid
    : mit etwa 8 % Sauerstoff verwendet wird.
    8. Verfahren nach Anspruch1> dadurch gekennzelehnetf daß als zweites Material ein durch Elektronenstrahlen belichtbarer . Photolack verwendet wird. \
    i9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als
    durch Plasmäätzung zu behandelnde Werkstückschicht ein
    ; Material verwendet wird, das aus der aus Siliciumdioxid,
    I Quarz, Siliciumnitrid, Silicium, feuerfestem Metall und orga-' nischem Passivierungsmaterial bestehenden Gruppe ausgewählt ■| ist. ■ .. ■;■;■.■■■_-
    MA 975 005
    709811/0661
DE2632093A 1975-09-04 1976-07-16 Verfahren zum Herstellen von Vertiefungen durch reaktives Plasmaätzen Expired DE2632093C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/610,216 US3986912A (en) 1975-09-04 1975-09-04 Process for controlling the wall inclination of a plasma etched via hole

Publications (2)

Publication Number Publication Date
DE2632093A1 true DE2632093A1 (de) 1977-03-17
DE2632093C2 DE2632093C2 (de) 1986-03-20

Family

ID=24444155

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2632093A Expired DE2632093C2 (de) 1975-09-04 1976-07-16 Verfahren zum Herstellen von Vertiefungen durch reaktives Plasmaätzen

Country Status (4)

Country Link
US (1) US3986912A (de)
JP (1) JPS6015148B2 (de)
DE (1) DE2632093C2 (de)
FR (1) FR2323293A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3215411A1 (de) * 1982-04-24 1983-10-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2536718C3 (de) * 1975-08-18 1978-04-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung geätzter Strukturen in Festkörperoberflächen durch Ionenätzung und Bestrahlungsmaske zur Verwendung in diesem Verfahren
NL7607298A (nl) * 1976-07-02 1978-01-04 Philips Nv Werkwijze voor het vervaardigen van een inrichting en inrichting vervaardigd volgens de werkwijze.
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
US4181564A (en) * 1978-04-24 1980-01-01 Bell Telephone Laboratories, Incorporated Fabrication of patterned silicon nitride insulating layers having gently sloping sidewalls
US4209356A (en) * 1978-10-18 1980-06-24 General Electric Company Selective etching of polymeric materials embodying silicones via reactor plasmas
US4337132A (en) * 1980-11-14 1982-06-29 Rockwell International Corporation Ion etching process with minimized redeposition
US4551417A (en) * 1982-06-08 1985-11-05 Nec Corporation Method of forming patterns in manufacturing microelectronic devices
JPS59169135A (ja) * 1983-03-16 1984-09-25 Fujitsu Ltd 半導体装置の製造方法
JPS59214240A (ja) * 1983-05-09 1984-12-04 Fujitsu Ltd 半導体装置の製造方法
US4522681A (en) * 1984-04-23 1985-06-11 General Electric Company Method for tapered dry etching
JPH0648546B2 (ja) * 1984-07-14 1994-06-22 日本ビクター株式会社 情報記録担体の製造法
JPH01118525U (de) * 1988-02-02 1989-08-10
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
US5746884A (en) * 1996-08-13 1998-05-05 Advanced Micro Devices, Inc. Fluted via formation for superior metal step coverage
US5893757A (en) * 1997-01-13 1999-04-13 Applied Komatsu Technology, Inc. Tapered profile etching method
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
US7060624B2 (en) * 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US7241693B2 (en) * 2005-04-18 2007-07-10 Macronix International Co., Ltd. Processing method for protection of backside of a wafer
JP5022683B2 (ja) * 2006-11-30 2012-09-12 株式会社東芝 半導体装置の製造方法
JP5326404B2 (ja) * 2008-07-29 2013-10-30 富士通株式会社 モールドの製造方法
JP5599355B2 (ja) * 2011-03-31 2014-10-01 富士フイルム株式会社 モールドの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2224468A1 (de) * 1971-05-19 1973-01-18 Motorola Inc Verfahren zum aetzen von vorzugsweise glas- bzw. siliciumdioxydschichten
US3795557A (en) * 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices
US3806365A (en) * 1971-08-20 1974-04-23 Lee Corp Process for use in the manufacture of semiconductive devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3519506A (en) * 1963-11-26 1970-07-07 Int Rectifier Corp High voltage semiconductor device
US3591465A (en) * 1969-09-15 1971-07-06 Us Navy Selective silicon groove etching using a tantalum oxide mask formed at room temperatures
US3664942A (en) * 1970-12-31 1972-05-23 Ibm End point detection method and apparatus for sputter etching
US3847690A (en) * 1971-04-19 1974-11-12 Fairchild Camera Instr Co Method of protecting against electrochemical effects during metal etching
US3867216A (en) * 1972-05-12 1975-02-18 Adir Jacob Process and material for manufacturing semiconductor devices
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2224468A1 (de) * 1971-05-19 1973-01-18 Motorola Inc Verfahren zum aetzen von vorzugsweise glas- bzw. siliciumdioxydschichten
US3806365A (en) * 1971-08-20 1974-04-23 Lee Corp Process for use in the manufacture of semiconductive devices
US3795557A (en) * 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
US-Z "IBM Technical Disclosure Bulletin", Bd.17, Nr. 7, Dezember 1974, Seite 1955 *
US-Z "IBM Technical Disclosure Bulletin", Bd.17, Nr. 9, Februar 1975, Seiten 2701 u. 2702 *
US-Z "SCP and Solid State Technology", Bd. 10, Nr. 12, Dezember 1967, Seiten 33 - 38 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3215411A1 (de) * 1982-04-24 1983-10-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten

Also Published As

Publication number Publication date
DE2632093C2 (de) 1986-03-20
US3986912A (en) 1976-10-19
JPS5232272A (en) 1977-03-11
FR2323293B1 (de) 1979-09-28
FR2323293A1 (fr) 1977-04-01
JPS6015148B2 (ja) 1985-04-17

Similar Documents

Publication Publication Date Title
DE2632093A1 (de) Verfahren zum herstellen von durchgehenden bohrungen
DE2547792C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE69909248T2 (de) Verfahren zur verminderung der erosion einer maske während eines plasmaätzens
DE3706127C2 (de)
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
EP0078336A1 (de) Schattenwurfmaske für die Ionenimplantation und die Ionenstrahllithographie
DE2523307C2 (de) Halbleiterbauelement
DE2953117A1 (en) Fabrication of integrated circuits utilizing thick high-resolution patterns
DE4402096A1 (de) Mikrostrukturierte Hochleistungsventil-Düse und -Sitz
EP0352736A2 (de) Verfahren zur Erzeugung einer Lackstruktur auf Halbleitermaterial mit einer sich zum Halbleitermaterial verjüngenden Öffnung
DE4324325B4 (de) Verfahren zur Herstellung eines Bauelementes, optisches Bauelement, Verwendung desselben und Vakuumbehandlungsanlage zu seiner Herstellung
EP0089382B1 (de) Plasmareaktor und seine Anwendung beim Ätzen und Beschichten von Substraten
EP0338102B1 (de) Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten
DE2617483A1 (de) Reaktive ionenaetzung von halbleitern und metallen
EP0216954B1 (de) Verfahren zur Aluminium-Dotierung einer Halbleiteranordnung
DE4130391C2 (de) Verfahren zum selektiven entfernen einer schicht und dessen verwendung
DE2450907A1 (de) Verfahren zum herstellen von tiefen dioden
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE3607844A1 (de) Verfahren und vorrichtung zur herstellung von vertiefungen und/oder ausnehmungen mit abgeschraegten aussenkanten an der oberflaeche von werkstuecken aus halbleitendem material und/oder daran aufgebrachten duennen schichten durch aetzen
DE3803511C2 (de)
DE3541911A1 (de) Verfahren zur beschichtung von mikrovertiefungen
EP0218039B1 (de) Verfahren zur Übertragung feinster Fotolackstrukturen
DE3219284C2 (de)
DE2804602A1 (de) Verfahren zur bildung einer elektrisch isolierenden schicht auf einem substrat mit einem metallmuster fuer eine integrierte schaltung
DE10239066B4 (de) Verfahren zum Abscheiden einer Metallbarrierenschicht

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: OECHSSLER, D., DIPL.-CHEM. DR.RER.NAT., PAT.-ASS.,

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee