DE2632093C2 - Verfahren zum Herstellen von Vertiefungen durch reaktives Plasmaätzen - Google Patents

Verfahren zum Herstellen von Vertiefungen durch reaktives Plasmaätzen

Info

Publication number
DE2632093C2
DE2632093C2 DE2632093A DE2632093A DE2632093C2 DE 2632093 C2 DE2632093 C2 DE 2632093C2 DE 2632093 A DE2632093 A DE 2632093A DE 2632093 A DE2632093 A DE 2632093A DE 2632093 C2 DE2632093 C2 DE 2632093C2
Authority
DE
Germany
Prior art keywords
plasma etching
layer
substrate
etching
inclination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2632093A
Other languages
English (en)
Other versions
DE2632093A1 (de
Inventor
George Edward Silver Spring Alcorn, Md.
James Downer Marshall Va. Feeley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2632093A1 publication Critical patent/DE2632093A1/de
Application granted granted Critical
Publication of DE2632093C2 publication Critical patent/DE2632093C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Vertiefungen durch reaktives Plasmaätzen in einer dünnen Schicht, bei dem die dünne Schicht auf ein Substrat aufgebracht wird, das während des Plasmaätzens Wärme freisetzt, bei dem ferner die dünne Schicht auf ihrer freien Oberfläche mit einer gegen das Plasmaätzen schützenden Maske bedeckt wird, die nur diejenigen Bereiche der dünnen Schicht freiläßt, in denen die Vertiefungen zu ätzen sind, und bei dem die dünne Schicht dann durch reaktives Plasmaätzen in einer Plasmakammer mit den Vertiefungen versehen wird, wobei die Plasmaätzrate des für die Maske verwendeten Materials mit steigender Temperatur zunimmt.
Plasmaätzverfahren weisen gegenüber naßchemischen Ätzverfahren beachtliche Vorteile auf und haben deshalb beispielsweise in der Halbleitertechnik Anwendung gefunden. So wird z.B. in der US-Patentschrift 37 95 557 das Plasmaätzen von dünnen Schichten aus Siliciumdioxid, Siliciummonoxid, Siliciumnitrid, Silicium oder einem Metall unter Verwendung einer Photolackmaske beschrieben. Aus dem Artikel »Ion Etch Technique and Its Applications« von R. T. C. Tsui, veröffentlicht in »SCP and Solid State Technology«, Bd. 10, Nr. 12, Dezember 1967, Seiten 33 bis 38, ist das Plasmaätzen von dünnen Schichten aus thermischem Siliciumdioxid, Quarz, Siliciumnitrid, organischen Materialien oder hochschmelzenden Metallen, wie z.B. Wolfram oder Kupfer, bekannt In der deutschen Offenlegungsschrift 22 24 468 ist ebenfalls ein Plasmaätzverfahren beschrieben, bei dem dünne, auf einem Halbleitersubstrat aufgebrachte Siliciumdioxidschichten, welche teilweise mit einer Photolackmaske abgedeckt sind, geätzt werden.
Normalerweise ist das Plasmaätzen mit Wärmeentwicklung verbunden. Man muß deshalb beachten, daß
die Ätzbeständigkeit vieler der beim selektiven Ätzen veränderten Maskenmaterialien mit zunehmender Temperatur abnimmt Maßnahmen, um dieses Temperaturproblem in den Griff zu bekommen, sind bekannt So wird in dem Artikel »Plasma Etching Via Holes in Sputtered Quartz« von G. E. Alcorn und J. D. Feeley, veröffentlicht im »IBM Technical Disclosure Bulletin«, Bd. 17, Nr. 9, Februar 1975, Seite 2701 und in dem Artikel »Plasma Etching Process« von H. A. Clark, veröffentlicht im »IBM Technical Disclosure Bulletin«, Bd. 17, Nr. 7, Dezember 1974, Seite 1955 angegeben, daß beim Plasmaätzen von mittels Kathodenzerstäubung aufgebrachten Quarzschichten bzw. von Silicium- oder Siliciumdioxidschichten unter Verwendung einer Photolackmaske ein übermäßiges Abtragen des Photolacks ver-
hindert wird, wenn das Ätzen nach festgelegten Zeiten immer wieder unterbrochen wird, damit die zu ätzenden Teile und damit der Photolack imme,- wieder abkühlen können bzw. nicht zu hoch aufgeheizt werden.
Wenn man durch Plasmaätzverfahren in aus Siliciumdioxid bestehende oder durch Kathodenzerstäubung aufgebrachte Quarzschichten von Halbleiterstrukturen durchgehende Bohrungen unter Verwendung einer Ätzmaske herstellt, dann weisen diese Querschnitte mit scharfen Kanten auf. Eine durchgehende Bohrung in einer durch Kathodenzerstäubung aufgebrachten Quarzschicht weist normalerweise an der Stelle, wo die Seitenwände der Bohrung in die Oberfläche der Schicht übergehen, eine scharfe obere Kante auf. Diese scharfen Kanten, insbesondere im Zusammenhang mit steilen Oberflächen der Seitenwände kann zu verringerten Stärken durchmetallisierter leitender Verbindungen oder Metallisierungen mit Stufenbildung führen, mit der Folge, daß die Gefahr von Leitungsbrüchen besteht, was die Zuverlässigkeit der Halbleitervorrichtung beeinflußt
Im Stande der Technik ging man diese Schwierigkeit dadurch an, daß man die zu ätzende, durch Kathodenzerstäubung aufgebrachte Quarzschicht in der Weise herstellt, daß diese Schicht unterschiedliche Ätzbarkeit aufweist, die sich in der Richtung der Dicke ändert. Der Hauptteil der Schicht, beispielsweise der unten liegende Teil, wird durch übliche Kathodenzerstäubung aufgebracht. Der obere Teil der Schicht wird derart niederge-
schlagen, daß er eine höhere Ätzgeschwindigkeit aufweist Dies wird dadurch erreicht, daß man durch entsprechende Änderung der Arbeitsbedingungen der Zerstäubungsvorrichtung die Zerstäubungsgeschwindigkeit verringert. Es wurde jedoch festgestellt, daß die Steuerung einer unterschiedlichen Ätzgeschwindigkeit von durch Zerstäubung aufgebrachten Quarzschichten mit der Dicke nicht gleichförmig aufrechterhalten werden kann. Es ist daher nicht möglich, die Neigung der Seitenwände einer durchgehenden Bohrung bei diesem bekannten Verfahren von Halbleiterplättchen zu HaIb-Ieiterplättchen oder Charge zu Charge zuverlässig gleichförmig zu machen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art dahingehend auszubilden, daß es die Bildung von Vertiefungen mit wählbarem Neigungswinkel der Seitenwände ermöglicht
Diese Aufgabe wird erfindungsgemäß mit einem Verfahren gemäß dem Patentanspruch 1 gelöst
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen im einzelnen beschrieben. Die unter Schutz zu stellenden Verfahrensmerkmale finden sich in den beigefügten Patentansprüchen. In den Zeichnungen zeigt
Fig. la eine Teilansicht der Rückseite eines Halbleiterplättchens, das voll mit einem thermischen Maskenmaterial 12 überzogen ist,
Fig. 1b eine Querschnittsansicht längs der Schnittlinie 1 b-\ b in F i g. la, mit der Rückseite nach oben,
Fig. Ic eine Querschnittsansicht des Halbleiterplättchens der F i g. la nach Herstellung einer Bohrung 20 in dem Oberzug 18 aus organischem Material, mit der Vorderseite nach oben,
Fi g. Id eine Querschnittsansicht des Halbleiterplättchens in Fig. Ic mit der Vorderseite nach oben, nach einem reaktiven Ätzverfahren,
Fig.2a einen Teil der Rückseite eines Halbleiterplättchens nach Freilegung von 50% der Oberfläche durch die thermische Maskenschicht 12,
F i g. 2b eine Querschnittsansicht des Halbleiterplättchens der F i g. 2a längs der Schnittlinie 2b-2b mit der Rückseite nach oben,
Fig.2c eine Querschnittsansicht des in FJg.2a dargestellten Halbleiterplättchens nach Herstellen einer Bohrung 20 in der organischen Schicht 18 mit der Vorderseite nach oben,
Fig.eine Querschnittsansicht des in Fig.2c dargestellten Halbleiterplättchens, nach der reaktiven Plasmaätzung,
F i g. 3a eine Ansicht eines Teils der Rückseite eines Halbleiterplättchens, bei dem 70% der Oberfläche durch die thermische Maske 12 freigelegt sind,
F i g. 3b eine Querschnittsansicht längs der Schnittlinie 3b-3b des in F i g. 3a gezeigten Halbleiterplättchens, mit der Rückseite nach oben,
F i g. 3c eine Querschnittsansicht des Halbleiterplättchens der F i g. 3a nach Herstellen einer Bohrung 20 in der organischen Schicht 18, mit der Vorderseite nach oben,
F i g. 3d eine Querschnittsansicht des Halbleiterplättchens der F i g. 3a, nach einer reaktiven Plasmaätzung, mit der Vorderseite nach oben,
F i g. 4 in größeren Einzelheiten den Verlauf der Seitenwände einer durch Plasmaätzung hergestellten Bohrung, bei der die Rückseite des Halbleiterplättchens zu einem relativ hohen Prozentsatz freigelegt wurde,
F i g. 4b ein Diagramm, in dem die Plättchentemperatur über der Zeit aufgetragen ist,
Fig.5a im einzelnen den Verlauf der Seitenwände einer durch Plasmaätzung hergestellten durchgehenden Bohrung, wobei diesmal die Rückseite des Halbleiterplättchens relativ wenig freigelegt wurde, und
F i g. 5b ein Diagramm, bei der die Temperatur des Halbleiterplättchens über der Zeit aufgetragen ist
Im folgenden wird also ein Verfahren für die genaue Steuerung der Neigung der Seitenwand einer durch reaktives Plasmaätzen hergestellten durchgehenden Bohrung offenbart Eine dafür geeignete Vorrichtung für reaktives Plasmaätzen ist in der US-Patentschrift 38 06 365 offenbart. Eine Reaktionskammer ist mit einer Quelle eines Organohalogenidgases, wie z. B. Kohlenstofftetrafluorid, und einem Sauerstoffvorrat verbunden. Die Reaktionskammer ist von einer mit einem Hochfrequenzgenerator verbundenen Hochfrequenzerregerspule umgeben. Der Druck des Gases innerhalb der Reaktionskammer wird durch eine Vakuumpumpe reguliert Wenn der Hochfrequenzgenerator die die Reaktionskpmmer umgebende Erregerspule ansteuert, dann werden die Organohaloge^iänoleküle und die Sauerstoffmoleküle in ihren Piasmazirstand überführt. Wenn man in einer solchen Reaktionskammer Materialien dem Plasma aussetzt dann findet eine chemische Ätzung mit einer für das zu ätzende Material charakteristischen Ätzgeschwindigkeit statt
Bei organischen Materialien ist die Ätzgeschwindigkeit in einem reaktiven Plasma proportional der Betriebstemperatur. Bei üblichen reaktiven Plasmaätzverfahren für Halbleiterplättchen wird zunächst ein organischer Photolack auf der Vorderseite oder Schaltungsseite des Halbleiterplättchens aufgebracht, um damit diejenigen Bereiche des Halbleiterplättchens zu bestimmen, die zu ätzen sind. Üblicherweise bleiben beim bisher bekannten reaktiven Plasmaätzen von Halbleiterplättchen die Rückseite dieser Halbleiterplättchen unbeschichtet und sind der Plasmaumgebung ausgesetzt Die Rückseite eines so dem Plasma ausgesetzten Siliciumplättchens wird daher entsprechend angeätzt, y^odurch die Temperatur des Halbleiterplättchens ansteigt Die entsprechende Temperaturerhöhung der auf der Vorderseite des Plättchens aufgebrachten Photolackschicht verursacht eine wesentlich größere Ätzwirkung des reaktiven Plasmas, als dies bei niedrigeren Temperaturen der Fall wäre. Bei der höheren Betriebstemperatur wird der Photolack in einem Halbschattenbereich um die zu ätzende Fläche herum, während das Plättchen in der Reaktionskammer dem reaktiven Plasma ausgesetzt ist, vollkommen durchgeätzt. Diese vorzeitige Errosiön bewirkt eine unerwünschte Ätzung des Halbleiterwerkstücks in den Bereichen, die die in Wirklichkeit zu ätzenden Bereiche umgeben. Das vorliegende neue Verfahren schafft eine Möglichkeit, die Neigung der Seiten- <vän."ie einer durch eine Siliciumdioxidschicht hindurchführenden Bohrung in der Weise genau zu steuern, daß die Temperatur de3 Halbleiterplättchens dadurch genau eingehalten wird, daß ein ausgewählter Bruchteil der Rückseite des Halbleiterplättchens mit einer Schicht aus einem Material überzogen wird, das das Silicium gegen reaktives Plasmaätzen schützt. Der Bruchteil dsr Gesamtfläche der durch einen Photolack überzogenen Rückseite des Halbleiterplättchens läßt sich dabei zur sich ergebenden Neigung der Sei ten wände der Bohrungen und den auf der Vorderseite des Halbleiterplättchens geätzten Strukturen in Beziehung setzen.
Fig. la zeigt einen Ausschnitt aus einer Rückseite eines Halbleiterplättchens 10, das mit einer Schicht 12 aus einem Material überzogen ist, das die Siliciurtiober-
fläche gegen reaktives Plasmaätzen schützt. Dieses Material 12 kann beispielsweise ein Photolack der Type Az 1350J der Fa. Azoplate Corporation Murray Hill, N. ]. sein, der bis zu einer Dicke von angenähert 3000 nm aufgebracht und für etwa 30 Minuten bei einer Temperatur von angenähert 140° getrocknet wird. Man sieht aus Fig. la, daß keine Stelle der Rückseite des Halbleiterplättchens 10 durch die Schicht 12 hindurch freigelegt ist.
Fig. Ib zeigt eine Querschnittsansicht des in Fig. la dargestellten Halbleiterplättchens mit einer Schicht 16 aus durch Kathodenzerstäubung aufgebrachtem Quarz oder einer thermisch aufgewachsenen Oxidschicht mit einer Dicke von etwa 1000 nm. Selbstverständlich kann die Schicht 16 auch aus Siliciumnitrid, Silicium, einem feuerfesten Metall, einem organischen Passivierungsmaterial oder einem anderen Material bestehen, das der Plasmaätzung ausgesetzt werden kann. Über der Schicht 16 wird mit einer Dicke von 3000 nm eine Schicht aus Organischem FhüiüiüCk Jo aufgebracht, wO-bei der gleiche Photolack verwendet werden kann. Die Schicht 18 wird anschließend für etwa 30 Minuten bei einer Temperatur von angenähert 1400C getrocknet. Diese Schicht 18 ist dabei nicht auf das besonders genannte Material beschränkt, sondern kann auch ein durch Elektronenstrahlen zu belichtendes Material, wie z. B. Polymethylmethacrylat oder irgend ein anderes Überzugsmaterial sein, das die Eigenschaft aufweist, eine von der Temperatur abhängige Ätzgeschwindigkeit in reaktivem Plasma zu besitzen.
Fig. Ic zeigt eine Querschnittsansicht des in Fi g. 1 b und la gezeigten Halbleiterplättchens. Es soll dabei durch die durch Kathodenzerstäubung aufgebrachte Quarzschicht 16 eine durchgehende Bohrung hergestellt werden. Zu diesem Zweck wird zunächst in der Photolackschicht 18 eine Bohrung 20 mit praktisch den gleichen Abmessungen wie die herzustellende durchgehends Bohrung Gebildet.
Das Halbleiterplättchen, dessen Querschnitt in F i g. Ic gezeigt ist, wird in eine Ätzkammer mit einem reaktiven Plasma eingebracht und einem Plasma ausgesetzt, das beispielsweise aus einer Verbindung von Kohlenstofftetrafluorid und 8% Sauerstoff bei einem Druck von etwa 1,47 mbar besteht. Der Sauerstoff dient dabei für die Plasmareaktion als Katalysator. Der Sauerstoffanteil kann dabei zum Einstellen der Reaktionsgeschwindigkeit und damit der Ätzgeschwindigkeit verändert werden. Die Reaktionszeit beträgt dabei etwa 40 Minuten bei einer Hochfrequenzleistung von 300 Watt. Das reaktive Plasma ätzt dabei alle freiliegenden Oberflächen, die freiliegenden Oberflächen der Schicht 18. der durch Zerstäubung aufgebrachten Quarzschicht 16 und der Photolackschicht 12. Da kein Teil der Rückseite des Halbleiterplättchens 10 der reaktiven Plasmaumgebung ausgesetzt ist, ist die Temperatür des Halbleiterplättchens, bei der das Ätzverfahren durchgeführt wird, relativ niedrig. Die Photolackschicht 18 in der Umgebung der Bohrung 20 hat dabei eine relativ geringe Ätzgeschwindigkeit. Daher sind die Seitenwände der sich durch die Quarzschicht 16 hindurch erstreckenden durchgehenden Bohrung 20 nahezu senkrecht und weisen einen Neigungswinkel Θ' von angenähert 10° auf.
Ein zweiter Versuch zur reaktiven Plasmaätzung wird gemäß F i g. 2a bis 2d durchgeführt Die Rückseite des Siliciumplättchens wird, wie in Fig.2a gezeigt, schachbrettartig mit einem Oberzug versehen. Die Dicke des Halbleiterplättchens 10 beträgt beispielsweise 0,4 mm.
Damit die Temperaturverteilung über die Vorderseite des Halbleiterplättchens 10 gleichförmig wird, sollte die Periodizität des Schachbrettmusters auf der Rückseite des Halbleiterplättchens bei etwa 0,2 mm liegen. Die Quadrate aus thermischem Schutzmaterial 12 sollen dabei die gleiche Größe haben wie die freiliegenden Quadrate der Siliciumoberfläche 14. Auf diese Weise ist 50% der Rückseite des Halbleiterplättchens 10 der reaktiven Plasmaatmosphäre ausgesetzt.
F i g. 2b ist eine Querschnittsansicht längs der Schnittlinie 2b-2b des in Fig.2a gezeigten Halbleiterplättchens. Auf der Vorderseite des Halbleiterplättchens 10 liegt eine durch Kathodenzerstäubung aufgebrachte Quarzschicht 16 oder eine thermisch aufgewachsene Oxidschicht mit einer Dicke von angenähert 1000 nm. Über dieser Schicht 16 liegt eine Photolackschicht 18 mit einer Dicke von etwa 2000 nm.
Wenn eine durchgehende Bohrung durch die Quarzschicht 16 hindurchgeätzt werden soll, dann wird in der Schicht 18 eine Bohrung 20 mit praktisch den gleichen Abmessungen, wie die durchgehende Bohrung hergestellt, wie dies F i g. 2c zeigt.
F i g. 2d zeigt das Halbleiterplättchen, nachdem es einem reaktiven Plasma ausgesetzt war. Da 50% der Rückseite des Halbleiterplättchens 10 der reaktiven Plasmaatmosphäre ausgesetzt sind, ist die Betriebstemperatur des Halbleiterplättchens bei der Ätzung der Vorderseite wesentlich höher als im Fall Fig. Id. Die höhere Betriebstemperatur hat bei dem reaktiven Plasmaätzverfahren die Wirkung, daß die Ätzgeschwindigkeit für die organische Photolackschicht 18 höher ist. als wenn die Rückseite des Plättchens voll mit der Schutzschicht 12 überzogen ist, wie in Fig. 1d. Wenn die Temperatur des Halbleiterplättchens hauptsächlich wegen der auf der Rückseite des Plättchens in den Bereichen 14 stattfindenden Siliciumplasmareaktion ansteigt, dann wird die Photolackschicht 18 in den Halbschattenzonen 22 wesentlich rascher abgeätzt. Man stellt dabei eine in waagrechter radialer Richtung fortschreitende Ätzfront im Halbschattenbereich 22 der Photolackschicht 18 fest, so daß ein Halbschattenbereich der Quarzschicht 16 für eine Ätzung durch das reaktive Plasma freigelegt wird. Dadurch wird aber in der in der Quarzschicht 16 geätzten durchgehenden Bohrung eine größere Neigung der Bohrungswand erzielt Damit erhält man eine Neigung der Seitenwand der durchgehenden Bohrung in der Quarzschicht mit einem Winkel Θ" von angenähert 30°.
Der Neigungswinkel Θ" entspricht im Verhältnis 1 :1 der Geschwindigkeit, mit der die Photolackschicht 18 und der Halbschattenbereich 22 oberhalb des Umfangs der durchgehenden Bohrung entfernt wird. Ditä läßt sich im Zusammenhang mit dem nächsten Versuch erläutern, der in den F i g. 3a bis 3d dargestellt ist
F i g. 3a zeigt die Rückseite eines durch eine Anordnung von auf Abstand stehenden Quadraten aus Schutzmaterial 12 zu 70% freigelegte Rückseite eines Halbleiterplättchens 10. Das thermische Schutzmaterial 12 kann wiederum das im Zusammenhang mit F i g. la besprochene Photolackmaterial sein.
Will man die Rückseite eines Halbleiterplättchens 10 zu etwa 70% freilegen, dann betragen die Seitenabmessungen der Quadrate aus Photofackmaterial 12 etwa 0,1 mm mit einer Periodizität von 0,18 mm bei einer Dikke des Halbleiterplättchens von 0,4 mm, so daß die durch die reaktive Plasmaätzung der rückseitigen Oberfläche 14 des Halbleiterplättchens erzielte Temperaturerhöhung eine gleichförmige Temperaturverteilung
über die Vorderseite des Halbleiterplättchens ergibt.
Fig.3b zeigt eine ähnlich wie die nach den Fig. Ib und 2b aufgebrachte Quarzschicht 16 und eine Photolackschicht 18. Fig.3c zeigt die Herstellung einer Bohrung 20 in der organischen Photolackschicht 18, so daß in der Quarzschicht 16 eine durchgehende Bohrung erstellt werden kann.
F i g. 3d zeigt den Verfahrensschritt, in dem das HaIbleiv-.'plättchen der F i g. 3c in eine reaktive Plasmaätzkammer eingebracht wird. In diesem Fall, bei dem 70% der Rückseite des Halbleiterplättchens dem reaktiven Plasma ausgesetzt wird, wird die Betriebstemperatur bei Fortschreiten des Ätzvorganges höher sein als bei den Ausführungsformen der Fig.2d oder Id. Demgemäß ist auch die Ätzgeschwindigkeit in dem organischen Photolackmaterial 18 entsprechend höher, als für die Photolackschicht 18 in Fig.2d oder in Id. Dementsprechend wird ein größerer Teil der Schattenzone 22 des organischen Photolackmaterials 18, während der Zeit entfernt, in der das Halbleiterplättchen 10 dem reaktiven Plasma in der Ätzkammer ausgesetzt ist. Man erhält damit eine entsprechende größere Neigung der Seitenwände der in der Quarzschicht 16 hergestellten durchgehenden Bohrung 20 und der dabei sich ergebende Neigungswinkel Θ" beträgt etwa 45°. Man sieht daher, daß der Neigungswinkel der Seitenwände einer durchgehenden Bohrung oder einer anderen, durch das Verfahren der reaktiven Plasmaätzung hergestellten Struktur dadurch erzielt werden kann, daß man ausgewählte Teilbereiche auf der Rückseite des Halbleiterplättchens maskiert und damit die Betriebstemperatur steuert, bei der das Ätzverfahren abläuft. Die Temperaturabhängigkeit des organischen Photolacks, der die zu ätzende durchgehende Bohrung eingrenzt, ergibt ein genau gesteuertes Entfernen einer Schattenzone des Photolackmaterials, so daß damit fortschreitend mehr von der obenliegenden Oberfläche der zu ätzenden Struktur in genau gesteuerter Weise freigelegt wird. Damit erhält man auch eine genaue Steuerung der Neigung der Seitenwände solcher geätzter Vertiefungen.
Der Druck des reaktiven Plasmas muß notwendigerweise auf etwa !,33 mbar eingestellt werden, um dabei ein übermäßiges Unterschneiden oder Unterätzen zu vermeiden, das bei höheren Drücken auftreten kann, da sich dabei die mittlere freie Weglänge der Plasmamoleküle verringert. Man erhält eine brauchbare Regelung oder Steuerung der Neigung der Seitenwände einer durchgehenden Bohrung für ein reaktives Plasma bei Betriebsdrücken von 0,4 bis 2,0 mbar. Dabei kann man die Beziehung zwischen der Neigung der Seitenwand einer durchgehenden Bohrung und der Betriebstemperatur für jeden Betriebsdruck empirisch bestimmen.
Das Ätzverfahren läuft in der durch Kathodenzerstäubung aufgebrachten Quarzschicht in zwei Stufen ab. In der ersten Stufe ätzt das reaktive Plasma den Quarz praktisch in senkrechter Richtung und bildet damit die im wesentlichen senkrecht verlaufende Seitenwand 32 in Fig.4a und 5a. W??nn dann hauptsächlich wegen der wärmeerzeugenden Siliciumplasmareaktion auf der Rückseite des Halbleiterplättchens die Temperatur des Plättchens ansteigt, dann erreicht die Photolackschicht eine kritische Temperatur Tc und es erfolgt eine Ätzung in waagrechter Richtung in der Halbschattenzone 22 der durchgehenden Bohrung. Tc ist die kritische Temperatur des Materials der Schicht 18, bei welcher eine wesentliche Erosion des Materials durch das reaktive Plasma beginnt Die in senkrechter Richtung in der Quarzschicht 16 fortschreitende Ätzfront und die in waagrechter Richtung fortschreitende Ätzfront in dem Photolack mit einer entsprechenden in waagrechter Richtung fortschreitenden Ätzung der Quarzschicht ergibt eine zusammengesetzte Ätzfront und damit die in F i g. 4a und 5a gezeigte Neigung der Seitenwand 34 der durchgehenden Bohrung.
F i g. 4a zeigt im einzelnen die Form der Seitenwände der durchgehenden Bohrung, wenn die Rückseite des Halbleiterplättchens, wie z. B. in F i g. 3a gezeigt, relativ stark freigelegt ist. Die entsprechende Temperatur des Plättchens ist in Fig. 4b über der Zeit aufgetragen. Die Temperatur der Photolackschicht 18 erreicht dabei ihre kritische Temperatur Tc zu einem relativ frühen Zeitpunkt in der Ätzperiode, worauf dann die Ätzgeschwindigkeit mit der Zeit zunimmt. Der sich dabei ergebende Verlauf der Seitenwand der durchgehenden Bohrung wird im wesentlichen durch die geneigte Seitenwand 34 beherrscht, wobei der Anteil einer senkrechten Seitenwand 32 relativ klein bleibt. Der durchschnittliche Neigungswinkel Θ" wird dabei zwischen den Seitenwandflächen 32 und 34 mit der Senkrechten gemessen. Das Unterätzen wird als die Differenz zwischen Durchmesser Can der Oberseite der sich ergebenden durchgehenden Bohrung und dem Durchmesser D der ursprünglichen Bohrung 20 in der Photolackschicht 18 definiert. Der durchschnittliche Neigungswinkel und die Unterätzung sind relativ groß, was einem relativ hohen Prozentsatz an freigelegter Rückseite des Halbleiterplättchens entspricht.
Fig. 5a zeigt im einzelnen die Form der Seitenwände der durchgehenden Bohrung, wenn die Rückseite des Halbleiterplättchens nur zu einem kleinen Prozentsatz freigelegt ist, wie dies F i g. 5b zeigt. Die kritische Temperatur der Photolackschicht 18 wird dabei zu einem
späteren Zeitpunkt während der Dauer der Ätzung erreicht, worauf dann die Ätzgeschwindigkeit zunimmt. Der sich dabei ergebende Verlauf der Seitenwand der durchgehenden Bohrung besteht dabei genauso wie in F i g. 5a aus einem im wesentlichen senkrecht verlaufenden Wandabschnitt 32 und einem geneigten Wandabschnitt 34. Der durchschnittliche Neigungswinkel Θ" und die Unterätzung C-D sind kleiner als in Fig.4a, was der prozentual kleineren Freilegung der Rückseite des Halbleiterplättchens entspricht. Durchgehende Bohrungen mit kleinerer Unterätzung können auf dem Halbleiterplättchen dichter aneinander angeordnet werden.
Der genau gesteuerte, zusammengesetzte Verlauf der Seitenwand einer durchgehenden Bohrung gemäß Fig.5a ergibt eine höhere Zuverlässigkeit der darin niedergeschlagenen Metallkontakte. Es ist dabei anerkannt, daß im Stande der Technik scharf abgegrenzte Kanten von durchgehenden Bohrungen in darin niedergeschlagenen Metallkontakten Spannungszustände erzeugten, die auf die Verdünnung der metallischen Schicht über der scharfen Kante zurückzuführen waren. Der genau gesteuerte Verlauf der Seitenwand der durchgehenden Bohrung in F i g. 5a gibt einen allmählicheren Übergang im Verlauf der Seitenwand, so daß die Dicke der Metallschicht über der Kante der Bohrung zunimmt, wodurch die Zuverlässigkeit erhöht wird.
Es sei darauf hingewiesen, daß die Geschwindigkeit des reaktiven Plasmaätzens eine Funktion der Menge des in der Reaktionskammer zu ätzenden Materials, des Betriebsdrucks bei der Ätzung und der Strömungsgeschwindigkeit des Plasmagases, der Hochfrequenzeingangsleistung und anderer Verfahrensveränderlicher ist. Die Dauer, mit der ein Halbleiterplättchen dem Pias-
ma in der Reaktionskammer ausgesetzt ist, kann für Änderungen in diesen Veränderlichen zur Kompensation eingesetzt werden. Das hier offenbarte Verfahren soll dabei nicht auf durch Kathodenzerstäubung aufgebrachte Quarzschichten oder thermisch aufgewachsene Oxidschichten beschränkt sein, sondern läßt sich auf eine ganze Reihe von Materialien von Werkstücken anwenden.
Hierzu 2 Blatt Zeichnungen io
15
Üi 20
25
30
35
40
45
50
55
60
65

Claims (6)

Patentansprüche:
1. Verfahren zum Herstellen von Vertiefungen durch reaktives Plasmaätzen in einer dünnen Schicht, bei dem die dünne Schicht auf ein Substrat aufgebracht wird, das während des Plasmaätzens Wärme freisetzt bei dem ferner die dünne Schicht auf ihrer freien Oberfläche mit einer gegen das Plasmaätzen schützenden Maske bedeckt wird, die nur diejenigen Bereiche der dünnen Schicht freiläßt, in denen die Vertiefungen zu ätzen sind, und bei dem die dünne Schicht dann durch reaktives Plasmaätzen in einer Plasmakammer mit den Vertiefungen versehen wird, wobei die Plasmaätzrate des für die Maske verwendeten Materials mit steigender Temperatur zunimmt, dadurch gekennzeichnet, daß zur Bildung von Vertiefungen (20) mit wählbarem Neigungswinkel (Θ) der Seitenwände auf die der dünnen Schicht (16) abgewandte Rückseite des Substrats (10) eine weitere gegen das Plasmaätzen schützende itfaske (12) aufgebracht wird, daß das Plasmaätzen gleichzeitig auf beiden Seiten des Substrats durchgeführt wird, und daß die durch das Plasmaätzen in dem Substrat (10) freigesetzte Wärme, welche aufgrund der Temperaturabhängigkeit der Plasmaätzrate des Maskenmaterials den Neigungswinkel der Seitenwände bestimmt, gesteuert wird, indem der von der weiteren Maske (12) nicht geschützte Teil der Substratrückseite um so größer gewählt wird, je größer der gewünschte Neigungswinkel (Θ) ist
2. Verfahre.1 nach Anspruch 1, dadurch gekennzeichnet, daß ein Substrat as> Halbleitermaterial verwendet wird.
3. Verfahren nach Anspruch ? dadurch gekennzeichnet, daß als Halbleitermaterial Silicium verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als dünne zu ätzende Schicht eine Schicht aus einem Material aus der Gruppe Siliciumdioxid, Quarz, Siliciumnitrid, Silicium, hochschmelzendes Metall und organisches Passivierungsmaterial verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zur gegen Plasmaätzung widerstandsfähigen Bedeckung der dünnen, zu ätzenden Schicht (16) eine Photolackschicht (18) verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß für die Beschickung der Rückseite des Halbleitersubstrats eine Photolackschicht (12) verwendet wird.
DE2632093A 1975-09-04 1976-07-16 Verfahren zum Herstellen von Vertiefungen durch reaktives Plasmaätzen Expired DE2632093C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/610,216 US3986912A (en) 1975-09-04 1975-09-04 Process for controlling the wall inclination of a plasma etched via hole

Publications (2)

Publication Number Publication Date
DE2632093A1 DE2632093A1 (de) 1977-03-17
DE2632093C2 true DE2632093C2 (de) 1986-03-20

Family

ID=24444155

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2632093A Expired DE2632093C2 (de) 1975-09-04 1976-07-16 Verfahren zum Herstellen von Vertiefungen durch reaktives Plasmaätzen

Country Status (4)

Country Link
US (1) US3986912A (de)
JP (1) JPS6015148B2 (de)
DE (1) DE2632093C2 (de)
FR (1) FR2323293A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2536718C3 (de) * 1975-08-18 1978-04-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung geätzter Strukturen in Festkörperoberflächen durch Ionenätzung und Bestrahlungsmaske zur Verwendung in diesem Verfahren
NL7607298A (nl) * 1976-07-02 1978-01-04 Philips Nv Werkwijze voor het vervaardigen van een inrichting en inrichting vervaardigd volgens de werkwijze.
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
US4181564A (en) * 1978-04-24 1980-01-01 Bell Telephone Laboratories, Incorporated Fabrication of patterned silicon nitride insulating layers having gently sloping sidewalls
US4209356A (en) * 1978-10-18 1980-06-24 General Electric Company Selective etching of polymeric materials embodying silicones via reactor plasmas
US4337132A (en) * 1980-11-14 1982-06-29 Rockwell International Corporation Ion etching process with minimized redeposition
DE3215411A1 (de) * 1982-04-24 1983-10-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht
US4551417A (en) * 1982-06-08 1985-11-05 Nec Corporation Method of forming patterns in manufacturing microelectronic devices
JPS59169135A (ja) * 1983-03-16 1984-09-25 Fujitsu Ltd 半導体装置の製造方法
JPS59214240A (ja) * 1983-05-09 1984-12-04 Fujitsu Ltd 半導体装置の製造方法
US4522681A (en) * 1984-04-23 1985-06-11 General Electric Company Method for tapered dry etching
JPH0648546B2 (ja) * 1984-07-14 1994-06-22 日本ビクター株式会社 情報記録担体の製造法
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
JPH01118525U (de) * 1988-02-02 1989-08-10
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
US5746884A (en) * 1996-08-13 1998-05-05 Advanced Micro Devices, Inc. Fluted via formation for superior metal step coverage
US5893757A (en) * 1997-01-13 1999-04-13 Applied Komatsu Technology, Inc. Tapered profile etching method
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
US7060624B2 (en) * 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US7241693B2 (en) * 2005-04-18 2007-07-10 Macronix International Co., Ltd. Processing method for protection of backside of a wafer
JP5022683B2 (ja) * 2006-11-30 2012-09-12 株式会社東芝 半導体装置の製造方法
JP5326404B2 (ja) * 2008-07-29 2013-10-30 富士通株式会社 モールドの製造方法
JP5599355B2 (ja) * 2011-03-31 2014-10-01 富士フイルム株式会社 モールドの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3519506A (en) * 1963-11-26 1970-07-07 Int Rectifier Corp High voltage semiconductor device
US3591465A (en) * 1969-09-15 1971-07-06 Us Navy Selective silicon groove etching using a tantalum oxide mask formed at room temperatures
US3664942A (en) * 1970-12-31 1972-05-23 Ibm End point detection method and apparatus for sputter etching
US3847690A (en) * 1971-04-19 1974-11-12 Fairchild Camera Instr Co Method of protecting against electrochemical effects during metal etching
JPS535637B1 (de) * 1971-05-19 1978-03-01
US3806365A (en) * 1971-08-20 1974-04-23 Lee Corp Process for use in the manufacture of semiconductive devices
US3867216A (en) * 1972-05-12 1975-02-18 Adir Jacob Process and material for manufacturing semiconductor devices
US3795557A (en) * 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor

Also Published As

Publication number Publication date
US3986912A (en) 1976-10-19
JPS6015148B2 (ja) 1985-04-17
DE2632093A1 (de) 1977-03-17
FR2323293A1 (fr) 1977-04-01
FR2323293B1 (de) 1979-09-28
JPS5232272A (en) 1977-03-11

Similar Documents

Publication Publication Date Title
DE2632093C2 (de) Verfahren zum Herstellen von Vertiefungen durch reaktives Plasmaätzen
EP0078336B1 (de) Schattenwurfmaske für die Ionenimplantation und die Ionenstrahllithographie
DE2720893C3 (de) Verfahren zur Herstellung einer Schottky-Sperrschicht oder eines ohmschen Kontakts
EP1979125B1 (de) Verfahren zur präzisionsbearbeitung von substraten mittels eines in einen flüssigkeitsstrahl eingekoppelten laser
DE2930290C2 (de)
DE3706127C2 (de)
DE10121188B4 (de) Verfahren zum Entfernen eines restliches Metall enthaltenden Polymermaterials und von ionenimplantiertem Photoresistmaterial in einem stromabwärtigen atmosphärischen Plasmabearbeitungssystem
DE2523307C2 (de) Halbleiterbauelement
DE2617483C2 (de) Verfahren zum Abtragen von Silicium und Aluminium durch Ionenätzung unter Feldeinwirkung
DE2922416A1 (de) Schattenwurfmaske zum strukturieren von oberflaechenbereichen und verfahren zu ihrer herstellung
DE3916622A1 (de) Verfahren zum zuechten einer sehr duennen metallschicht und vorrichtung hierfuer
DE2626738C2 (de) Verfahren zur Bildung versenkter dielektrischer Isolationszonen bei monolithisch integrierten Halbleiterschaltungen
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
EP0046914A2 (de) Verfahren zum Herstellen von legierten Metallkontaktschichten auf kristallorientierten Halbleiteroberflächen mittels Energiepulsbestrahlung
DE4324325B4 (de) Verfahren zur Herstellung eines Bauelementes, optisches Bauelement, Verwendung desselben und Vakuumbehandlungsanlage zu seiner Herstellung
DE69819023T2 (de) Methode, eine leitende schicht zu ätzen
DE4130391C2 (de) Verfahren zum selektiven entfernen einer schicht und dessen verwendung
DE2450907A1 (de) Verfahren zum herstellen von tiefen dioden
EP0216954B1 (de) Verfahren zur Aluminium-Dotierung einer Halbleiteranordnung
DE112009003766T5 (de) Sputter-Vorrichtung und Sputter-Verfahren
DE2123595A1 (de) Halbleiteranordnung
DE1690276B1 (de) Kathodenzerstaeubungsvrfahren zur herstellung ohmscher kontakte auf einem halbleitersubstrat und vorrichtung zur durchfuehrung des verfahrens
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
DE10039644A1 (de) Lochmaske und Verfahren zur Herstellung einer Lochmaske
EP0218039B1 (de) Verfahren zur Übertragung feinster Fotolackstrukturen

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: OECHSSLER, D., DIPL.-CHEM. DR.RER.NAT., PAT.-ASS.,

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee