DE2713936A1 - Semiconductor esp. FET device mfr. - forms electrostatic screening layer of conducting material between inorganic insulating layer and organic encapsulation material layer - Google Patents
Semiconductor esp. FET device mfr. - forms electrostatic screening layer of conducting material between inorganic insulating layer and organic encapsulation material layerInfo
- Publication number
- DE2713936A1 DE2713936A1 DE19772713936 DE2713936A DE2713936A1 DE 2713936 A1 DE2713936 A1 DE 2713936A1 DE 19772713936 DE19772713936 DE 19772713936 DE 2713936 A DE2713936 A DE 2713936A DE 2713936 A1 DE2713936 A1 DE 2713936A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor
- electrode
- insulating layer
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
Verfahren zum Herstellen einer HalbleitervorrichtungMethod of manufacturing a semiconductor device
Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung, bei dem an der Oberfläche eines aus einkristallinem Halbleitermaterial bestehenden Körpers zuerst eine Schicht aus anorganischem Isoliermaterial erzeugt und vorzugsweise auf dieser mindestens eine den Halbleiterkörper kapazitiv beeinflussende Elektrode aufgebracht und bei dem schließlich eine äußere, aus einem isolierenden organischen Kunststoff bestehende Hülle vorgesehen wird.The invention relates to a method for manufacturing a semiconductor device, the one on the surface of a single crystal semiconductor material Body first creates a layer of inorganic insulating material and preferably on this at least one electrode capacitively influencing the semiconductor body applied and finally an outer, made of an insulating organic Plastic existing shell is provided.
Halbleitervorrichtungen, die auf diese Weise hergestellt werden, sind vor allem Feldeffekttransistoren, bei denen die auf der Isolierschicht aufgebrachte Elektrode eine St euerelektrode ist, die den zwischen zwei den Halbleiterkörper unmittelbar kontaktierenden Elektroden in dem Halbleiterkörper fließenden Strom aufgrund entsprechender Vorspannungen kapazitiv steuert. Neben solchen Feldeffekttransistoren sind zumeist weitere Halbleiterelemente in dem gleichen Halbleiterkörper vorhanden, die mit diesen ein schaltungsmäßig zusammenhängendes Gebilde bilden. Andere Halbleitervorrichtungen sind die sog. MIS-Dioden, bei denen die gegen den Halbleiterkörper isolierte Elektrode zum Verschieben von z.B. durch Einstrahlung oder Injektion unter der Isolierschicht erzeugten Ladungen dient.Semiconductor devices manufactured in this way are especially field effect transistors, in which the applied to the insulating layer Electrode is a control electrode, which is between two the semiconductor body directly contacting electrodes in the semiconductor body current flowing controls capacitively based on corresponding biases. In addition to such field effect transistors there are usually further semiconductor elements in the same semiconductor body, which form a coherent structure with these. Other semiconductor devices are the so-called MIS diodes, in which the electrode is isolated from the semiconductor body for moving e.g. by radiation or injection under the insulating layer generated charges is used.
Das zumeist für die Herstellung solcher Halbleitervorrichtungen verwendete Halbleitermaterial ist einkristallines Silicium, während die die Steuerelektrode tragende Isolierschicht aus anorganischem Isoliermaterial, gewöhnlich aus thermisch erzeugtem Siliciumdioxyd, besteht. Sie wird am Ort der Steuerelektrode, z.B. durch entsprechende Atzmaßnahmen, besonders dünn, d.h. im Bereich von etwa 100 - 400 AE, bemessen. Die aufgebrachte Steuerelektrode kann aus Metall, z.B. aufgedampftem Aluminium, oder aus der Gasphase, z.B. aus mit Argon verdünntem SiH4 durch Dyrolytische Zersetzung entstandenem polykristallinen Silicium bestehen.Mostly used for the manufacture of such semiconductor devices Semiconductor material is monocrystalline silicon, while the the An insulating layer of inorganic insulating material carrying the control electrode, usually of thermally generated silicon dioxide. It is at the location of the control electrode, e.g. by appropriate etching measures, particularly thin, i.e. in the range of approx 100 - 400 AU, dimensioned. The applied control electrode can be made of metal, e.g. vapor-deposited Aluminum, or from the gas phase, e.g. from SiH4 diluted with argon through dyrolytic tables Polycrystalline silicon formed by decomposition exist.
Die bereits mit einer aus anorganischem Isolierstoff, insbesondere SiO2, bestehenden ersten Schutzschicht, der auf dieser aufgebrachten kapazitiven Steuerelektrode, den Halbleiterkörper unmittelbar kontaktierenden Elektroden (uellen- und Senkenelektrode), pnobergängen sowie weiteren Elektroden versehene Halbleitervorrichtung wird gewöhnlich zunächst mit einer zweiten Schutzschicht bei möglichst niedriger Temperatur abgedeckt, die ihrerseits zum Träger von die Elektroden des Halbleiterkörpers bzw. die kapazitive Steuerelektrode mit gewöhnlich am Rande des scheibenförmigen Halbleiterkörpers vorgesehenen Anschlußstellen verbindenden Leitbahnen vorgesehen ist. Sie wird dann - nach der Erzeugung der Leitbahnen - ihrerseits mit einer dritten isolierenden Schutzschicht - ebenfalls bei möglichst niedriger Temperatur - versehen. Für die zweite und dritte Schutzschicht kommen u.a. SiO2, A1203, Si3N4, oxydische Gläser in Betracht, die z.B. durch Aufsputtern oder durch Zersetzung gewisser ReaktionsgaseJwie wieeinem SiH4-Sauerstoffgemisch oder SiH4-NH3-Gemisch oder gewissen Metallorganylen, erzeugt werden können. Für die dritte Schutzschicht kommen auch Polyimid bzw. gewisse Photolacke in Betracht. Gemeinsam ist allen diesen Materialien. daß sie mittels photolithographischer Methoden selektiv von den bereits genannten Anschlußstellen wieder entfernbar sind, was für die weitere Kontaktierung erforderlich ist.The already with one made of inorganic insulating material, in particular SiO2, existing first protective layer, which is applied to this capacitive Control electrode, electrodes directly contacting the semiconductor body (uellen- and sink electrode), pno junctions and further electrodes provided semiconductor device is usually first with a second protective layer at as low as possible Temperature covered, in turn, to the carrier of the electrodes of the semiconductor body or the capacitive control electrode with usually on the edge of the disk-shaped Semiconductor body provided connection points connecting interconnects provided is. It is then - after the production of the interconnects - in turn with a third insulating protective layer - also at the lowest possible temperature. For the second and third protective layers, SiO2, A1203, Si3N4, and oxidic layers are used Glasses are considered, e.g. by sputtering or by the decomposition of certain reaction gases such as such as a SiH4-oxygen mixture or SiH4-NH3 mixture or certain organometallic organyls, can be generated. For the third protective layer, polyimide or certain are also used Photoresists into consideration. Common to all of these materials. that they mean photolithographic methods selectively from the aforementioned connection points can be removed again, which is necessary for further contact.
Diese geschieht durch äußere Anschlußelektroden, die mit den Anschlußstellen der Leitbahnen in bleibender Verbindung gebracht werden. Sie können z.B. aus Metallblech bestehen. Schließlich wird die erhaltene Anordnung mit einer Xunststoffhülle, vorwiegend aus Epoxydharzen oder Silikonharz, versehen. Die beschriebene Herstellungsweise hat sich bei rein auf bipolarer Basis hergestellten Halbleitervorrichtungen in jeder Beziehung bewährt.This is done by external connection electrodes, which are connected to the connection points of the interconnects are brought into permanent connection. You can, for example, from sheet metal exist. Finally, the assembly obtained is made with a plastic sleeve, predominantly made of epoxy resins or silicone resin. The manufacturing method described has been at purely on a bipolar basis manufactured semiconductor devices Proven in every respect.
Bei der Herstellung von MOS-Schaltungen hingegen, also bei Anordnungen mit isolierten Steuerelektroden, zeigten sich jedoch demgegenüber erhöhte Ausfallserscheinungen sowohl bei der Prüfung im Anschluß an die Einkapselung in die äußere Kunststoffhülle als auch beim späteren Einsatz, während dieselben Anordnungen, sobald anstelle einer Kunststoffhülle ein Metall- oder Keramikgehäuse verwendet wurde, sich als wesentlich stabiler erwiesen.In contrast, in the manufacture of MOS circuits, that is to say in arrangements with insulated control electrodes, however, there were increased signs of failure both during the test following encapsulation in the outer plastic casing as well as later use, while the same arrangements as soon as instead of one Plastic shell a metal or ceramic case used has proven to be essential proven to be more stable.
Andererseits kommt eine Kunststoffeinkapselung merklich billiger als die genannten Gehäuse.On the other hand, plastic encapsulation comes noticeably cheaper than the said housing.
Erfindungsgemäß wird deshalb vor dem Aufbringen der äußeren Hülle die von dieser abzudeckende isolierende Schutzschicht mit einem den Halbleiterkörper elektrostatisch gegen die äußere Hülle abschirmende leitenden Belag versehen.According to the invention is therefore before the application of the outer shell the insulating protective layer to be covered by this with a semiconductor body Electrostatically shielded conductive coating provided against the outer shell.
Dieser leitende Belag wirkt gewissermaßen als Faradaykäfig und wird deshalb zweckmäßig mit einer beim Einsatz der Anordnung an Masse zu legenden äußeren Anschluß versehen. Er besteht vorwiegend aus einer dünnen Schicht aus gut leitendem Metall wie Al, Cu oder Ag. Er kann ggf. durch einen metallischen Träger des Halbleitersystems ergänzt sein. Durch die Anwendung eines solchen, den Halbleiterkörper und damit auch die kapazitiven Steuerelektroden völlig gegen die äußere Kunststoffhülle, insbesondere Epoxyd-oder Silikonhülle, elektrostatisch abschirmende Metallisierung, lassen sich erfahrungsgemäß die genannten Ausfallerscheinungen drastisch, etwa um 75%, reduzieren und damit auch die Lebensdauer der MOS- oder MIS-Anordnung merklich erhöhen.This conductive covering acts and becomes, so to speak, a Faraday cage therefore it is advisable to use an outer to be grounded when the arrangement is used Provide connection. It mainly consists of a thin layer of highly conductive material Metal like Al, Cu or Ag. It can optionally by a metallic carrier of the semiconductor system be supplemented. By using such, the semiconductor body and thus also the capacitive control electrodes completely against the outer plastic shell, in particular Epoxy or silicone cover, electrostatic shielding metallization, can be Experience has shown that the mentioned failure phenomena can be drastically reduced by around 75% and thus noticeably increase the service life of the MOS or MIS arrangement.
Es steht zu vermuten, daß die genannten Ausfallserscheinungen vor allem durch von der äußeren Kunststoffhülle influenzierte elektrische Ladungen bedingt sind, wobei die die Steuerelektrode tragende dünne Isolierschicht besonders gefährdet ist. Es muß deshalb auf jeden Fall dafür gesorgt werden, daß diese -gewöhnlich aus anorganischem Isoliermaterial, vorwiegend aus thermisch erzeugtem SiO2 bestehende Isolierschicht und damit auch die Steuerelektrode sich innerhalb des von dem Metall schirm umgebenen Bereiches befindet. Analog zu einem Faraday-Käfig braucht die gemäß der Erfinndxn,gv,onr»sShende Metallisierung keine völlig dichte Hülle zu sein. Man wird jedoch in der Regel, schon wegen der einfacheren Herstellung, eine geschlossene Metallisierung vorsehen.It can be presumed that the above mentioned failure symptoms mainly due to electrical charges influenced by the outer plastic shell The thin insulating layer carrying the control electrode is particularly endangered is. It must therefore be ensured in any case that this - usually from inorganic insulating material, mainly consisting of thermally generated SiO2 The insulating layer and thus also the control electrode are located within the metal screen surrounded area. Analogous to a Faraday cage, the needs accordingly the invention, gv, onr »sShende metallization not completely dense To be shell. As a rule, however, because of the simpler production, provide a closed metallization.
Wenn man, wie oben bemerkt wurde, für die die Leitbahnen abdeckende Isolierschicht ein Polyimidharz oder eine Photolackschicht aus diesem oder jenem Grunde verwenden möchte, so kann ggf. der metallische Schirm auch auf dieser aufgebracht werden, so daß sich nur die äußere, insbesondere aus Epoxydharz oder Silikonharz bestehende Hülle außerhalb des Schirmes befindet. Damit ist bereits der empfindliche Teil der Halbleiteranordnung gegen die in besonderem Maße an den Ausfällen die Ursache bildende äußere Hülle abgeschirmt. Man kann aber auch daran denken, die abschirmende Metallisierung innerhalb der Leitbahnen anzuordnen. Allerdings muß man dann dafür sorgen, daß durch entsprechende Isoliermaßnahmen die Leitbahnen, ohne (falls dies nicht ausdrücklich vorgesehen ist) mit der abschirmenden Metallisierung in elektrischen Kontakt zu kommen, an die zu kontaktierenden Elektroden des Halbleiterkörpers herangeführt werden können.If one, as noted above, for those covering the interconnects Insulating layer a polyimide resin or a photoresist layer made of this or that Basically want to use, the metallic screen can optionally also be applied to this be so that only the outer, in particular made of epoxy resin or silicone resin existing shell is located outside of the umbrella. So that is already the sensitive one Part of the semiconductor device against which in particular the cause of the failures shielded forming outer shell. But one can also think of the shielding Arrange metallization within the interconnects. But then you have to do it ensure that the interconnects, without (if this is not expressly provided) with the shielding metallization in electrical To come into contact, brought up to the electrodes of the semiconductor body to be contacted can be.
In diesem Zusammenhang ist zu bemerken, daß der erwähnte Anschluß der Metallisierung an Masse sich vorteilhaft dadurch erreichen läßt, daß man zwischen der Metallisierung und der Quellen- oder der Senkenelektrode (Source- oder Drainelektrode) eine permanente leitende Verbindung herstellt. Die Steuerelektrode (Gateelektrode) hingegen sollte auf jeden Fall keinerlei leitende Verbindung zu der abschirmenden Metallisierung erhalten.In this connection it should be noted that the connection mentioned the metallization on the ground can advantageously be achieved in that between the metallization and the source or drain electrode (source or drain electrode) establishes a permanent conductive connection. The control electrode (gate electrode) on the other hand, there should definitely be no conductive connection to the shielding Get metallization.
Die Erfindung wird nocheinmal kurz anhand der Figur beschrieben.The invention is briefly described again with reference to the figure.
An der Oberfläche eines aus einkristallinem Silizium bestehenden scheibenförmigen Halbleiterkörpers 1 vom n-Typ oder vom p-Typ ist eine SiO2-Schutzschicht 2 als erste Schutzschicht aufgebracht. Sie weist eine Anzahl von zur Halbleiteroberfläche durchgehenden Fenstern auf, wovon die beiden Fenster 3 und 4 zur Kontaktierung einer Sourcezone 5 und einer Drainzone 6 dienen. Die Drainzone und die Sourcezone sind vorher durch Eindiffundieren von den entgegengesetzten Leitungstyp zu dem der Halbleiterscheibe 1 erzeugenden Dotierungsstoff oder durch Ionenimplantation erzeugt worden. Durch einen ersten Metallisierungsprozeß ist sowohl eine die Sourcezone und eine die Drainzone kontaktierende Elektrode 7 und 8 sowie eine Gateelektrode 9 auf der Isolierschicht 2 im Bereich zwischen der Source- und Drainzone, die diese abgrenzenden pnübergänge überlappend, erzeugt. Sie bestehen beispielsweise aus Al oder einem anderen, die Source- und Drainzone sperrfrei kontaktierenden Metall.On the surface of a disk-shaped one made of monocrystalline silicon Semiconductor body 1 of the n-type or of the p-type is a SiO2 protective layer 2 as the first Protective layer applied. It has a number of continuous lines to the semiconductor surface Windows, of which the two windows 3 and 4 for contacting a source zone 5 and a drain zone 6 are used. The drain zone and the source zone are through beforehand Diffusion of the opposite conductivity type to that of the semiconductor wafer 1 generating dopant or by ion implantation. By a The first metallization process is both the source zone and the drain zone contacting electrode 7 and 8 and a gate electrode 9 on the insulating layer 2 in the area between the source and drain zones, which delimit these pn junctions overlapping, generated. For example, they are made of Al or some other that Metal making non-blocking contact with the source and drain zone.
Die erhaltene Anordnung wird nun mit einer im Vergleich zu der Si02-Schicht 2 dicken SiC2-Schicht 10 versehen, die vorteilhafterweise dadurch erzeugt wird, daß man die auf etwa 4000 C in Luft erhitzte Anordnung einem aus einer Düse austretenden und aus mit Argon vermischtem SiE4 bestehenden Gasstrahl aussetzt. Mittels Photolack-Ätztechnik werden dann ausschließlich nur diejenigen Stellen der Si02-Schicht 10 entfernt, die unmittelbar die zu kontaktierenden Elektroden 7, 8 und 9 abdecken, wozu, wie üblich, eine Photolack-Ätztechnik verwendet wird. Durch Aufbringen einer, z.B. aus Titan-Aluminium bestehenden, ganzflächigen Metallisierung und einer anschließenden Photolack-Ätztechnik werden die zu den einzelnen Elektroden der Anordnung, insbesondere zu den Elektroden 7 bzw. 8 bzw. 9 führenden und diese mit Anschlußstellen am Rande der Halbleiterscheibe 1 verbindenden Leitbahnen hergestellt.The arrangement obtained is now with a compared to the SiO2 layer 2 thick SiC2 layer 10, which is advantageously produced by that the arrangement, heated to about 4000 C in air, emerges from a nozzle and exposes a jet of gas consisting of SiE4 mixed with argon. Using photoresist etching technology then only those points of the Si02 layer 10 are removed, which directly cover the electrodes 7, 8 and 9 to be contacted, for what purpose, how Commonly, a photoresist etch technique is used. By applying one, e.g. from Titanium-aluminum existing, full-surface metallization and a subsequent Photoresist etching technology is used for the individual electrodes of the arrangement, in particular leading to the electrodes 7 or 8 or 9 and these with connection points on the edge the semiconductor wafer 1 connecting interconnects produced.
Die Leitbahnen sind mit L, die Anschlußstellen mit A bezeichnet.The interconnects are labeled L and the connection points are labeled A.
Die erhaltene Anordnung wird mit einer dritten Isolierschicht 11 abgedeckt, die zweckmäßig in gleicher Weise wie die Isolierschicht 10 hergestellt wird. Das Gleiche gilt übrigens auch in bezug auf die innerste Isolierschicht 2, da die für die Herstellung der Source- und Drainzonen 5 und 6 verwendete Diffusions- bzw. Implantationsmaske zweckmäßig durch eine neue SiO2-Schicht ersetzt wird.The arrangement obtained is covered with a third insulating layer 11, which is expediently produced in the same way as the insulating layer 10. That The same also applies to the innermost insulating layer 2, since the for the production of the source and drain zones 5 and 6 used diffusion or implantation mask is expediently replaced by a new SiO2 layer.
Die Isolierschicht 11 dient als Träger der gemäß der Erfindung vorzusehenden Abschirmung. Dabei ist zu bemerken, daß entweder die Isolierschicht 11 und die auf ihr aufzubringende Metallisierung 12 vorzugsweise nur die Vorderseite, also die mit den Elektroden versehene Seite, umgibt. Der unmittelbar nach der Erzeugung der Isolierschicht 11 dienende Schritt ist die Aufbringung der Metallisierung 12. Dies kann z.B. durch Aufdampfen oder Aufstäuben geschehen.The insulating layer 11 serves as a carrier to be provided according to the invention Shielding. It should be noted that either the insulating layer 11 and on Metallization 12 to be applied to it, preferably only the front side, that is to say the side provided with the electrodes surrounds. The immediately after the creation of the The step serving the insulating layer 11 is the application of the metallization 12. This can be done e.g. by vapor deposition or dusting.
Der nächstfolgende Schritt besteht in der Anwendung einer weiteren Photolack-Ätztechnik, bei der sowohl die Metallisierung 12 als auch die darunterliegende Isolierschicht 11 ausschließlich dort entfernt wird, wo durch sie die Anschlußstelle A einer Leitbahn abgedeckt ist. Jede Anschlußstelle A einer Leitbahn L wird nun mit je einer äußeren Anschlußelektrode E bleibend verbunden. Hierfür können z.B. mehrere von einem gemeinsamen rechteckigen Halterahmen sich in das Rahmeninnere erstreckende zungenartige elektrische Zuleitungen verwendet werden, die zusammen mit dem Halterahmen aus einem Metallblech, z.B. durch Photolack-Ätztechnik derart herausgearbeitet sind, daß die freien Enden der einzelnen Anschlußelektroden E sich gemeinsam in Kontakt mit je einer Anschlußstelle A bringen lassen, mit der sie dann bleibend verbunden werden. Dabei kann auch eine Anschlußelektrode E für die Metallisierung 12 vorgesehen sein, um deren späteren Anschluß an Masse zu ermöglichen.The next step is to apply another one Photoresist etching technique in which both the metallization 12 and the underlying The insulating layer 11 is only removed where the connection point through it A of an interconnect is covered. Each connection point A of an interconnect L is now each with an outer connection electrode E permanently connected. For this purpose, e.g. several of a common rectangular holding frame extend into the interior of the frame extending tongue-like electrical leads are used, which together with the holding frame made of a metal sheet, e.g. by photoresist etching technology in this way are worked out that the free ends of the individual terminal electrodes E are together bring them into contact with one connection point A each, with which they then stay connected. A connection electrode E for the metallization can also be used 12 may be provided to enable their subsequent connection to ground.
Zu bemerken ist an dieser Stelle, daß durch die Anwendung der Photolack-Ätztechnik die Metallisierung 12 gegenüber der Isolierschicht 11 etwas stärker abgeätzt worden ist, so daß es nicht schwierig ist, einen unerwünschten Kontakt zwischen den einzelnen Anschlußelektroden E und der Metallisierung 12 zu vermeiden.It should be noted at this point that by using the photoresist etching technique the metallization 12 has been etched away somewhat more than the insulating layer 11 is so that it is not difficult to avoid undesirable contact between each To avoid connecting electrodes E and the metallization 12.
Die mit den Anschlußelektroden E versehene Anordnung wird nun mit einer Hülle 13 aus thermoplastischem Kunststoff, z.B. aus Epoxydharz oder Silikonharz, z.B. durch Umpressen oder Umgießen, versehen, wobei bei Vorhandensein von vorspringenden äußeren Anschlußelektroden E dafür gesorgt wird, daß die freien Enden dieser Elektroden aus der Kunststoffhülle 13 herausragen.The arrangement provided with the connection electrodes E is now with a sleeve 13 made of thermoplastic material, e.g. made of epoxy resin or silicone resin, e.g. by pressing or casting around, whereby in the presence of protruding outer connection electrodes E ensures that the free ends of these electrodes protrude from the plastic sleeve 13.
Abwandlungen der beschriebenen Verfahrensschritte sind möglich.Modifications of the process steps described are possible.
Eine erste Abwandlung betrifft die Herstellung der Source-, der Drain- und der Gateelektrode. Für die letztere wird häufig eine auf der Isolierschicht 2 zwischen der Sourcezone 5-u#ndderrnDrainzone 6 durch Abscheiden aus der Gasphase erzeugte polykristalline Siliziumschicht 9 verwendet, die dann verständlicherweise nicht gleichzeitig mit der Source- und Drainelektrode 7 und 8 erzeugt werden kann. In einem solchen Falle wird man nach Erzeugung der ersten Isolierschicht 2 zuerst die Gateelektrode 9 aufbringen und formen. Dann wird man die Anordnung mit der die Leitbahnen L und deren Anschlußstellen A tragenden Isolierschicht 10 abdecken und dann die Anschlußstellen der Gateelektrode 9 sowie die der Sourcezone 5 und der Drainzone 6 mittels Photolack-Ätztechnik freilegen. Die Leitbahnen L und deren Anschlußstellen A werden wiederum in üblicher Weise erzeugt. Sie kontaktieren dann in den Fenstern 3 und 4 unmittelbar die Halbleiteroberfläche und damit die Source- und Drainzone. Schließlich wird nach Aufbringen der die Leitbahnen L abdeckenden Isolierschicht 11 die Metallisierung 12 und die äußere Kunststcffhülle 13 aufgebracht.A first modification concerns the production of the source, drain and the gate electrode. For the latter, there is often one on top of the insulating layer 2 between the source zone 5 and the drain zone 6 by deposition from the gas phase produced polycrystalline silicon layer 9 is used, which then understandably cannot be generated simultaneously with the source and drain electrodes 7 and 8. In such a case, after creating the first layer of insulation 2 first apply and shape the gate electrode 9. Then one becomes the arrangement with the insulating layer 10 carrying the interconnects L and their connection points A cover and then the connection points of the gate electrode 9 and the source zone 5 and the drain zone 6 by means of photoresist etching technology. The interconnects L and their connection points A are again generated in the usual way. Contact you then in the windows 3 and 4 directly the semiconductor surface and thus the Source and drain zone. Finally, after the interconnects L covering is applied Insulating layer 11, the metallization 12 and the outer plastic cover 13 are applied.
Schließlich kann auch die Rolle der Isolierschichten 10 und 11 vertauscht werden, indem man die den Halbleiterkörper elektrostatisch abschirmende Metallisierung 12 auf der Isolierschicht 10 aufbringt und die Leitbahnen L sowie ihre Anschlußstellen A auf der Xsolierschlcht 11 aufbringt.Finally, the role of the insulating layers 10 and 11 can also be interchanged by the metallization that electrostatically shields the semiconductor body 12 applies to the insulating layer 10 and the interconnects L and their connection points A on the Xsolierschlcht 11 applies.
Die Ptsllisierung i2 dient nach den vorstehenden Ausführungen der Erhöhung der Betriebssicherheit und einer Verminderung von Ausfällen, sowohl bei den im Anschluß an die Fertigung vorzunehmenden Prüfungen als auch beim späteren Einsatz. Dieser Vorteil kommt vor allem dann zur Geltung, wenn die herzustellende Anordnung eine integrierte Halbleiterschaltung auf MOS-Basis ist.The Ptsllisierung i2 is used according to the above explanations Increase in operational safety and a reduction in failures, both at the tests to be carried out after production as well as later Mission. This advantage is particularly evident when the Arrangement is an integrated semiconductor circuit based on MOS.
Es gibt nun eine Reihe von Halbleitervorrichtungen dieser Art, bei denen die Metallisierung 12 noch einen weiteren günstigen Effekt ausübt. Dies gilt vor allem für Halbleiterspeicher und Halbleiterschieberegister, bei denen die gespeicherte bzw. durch das Schieberegister zu verschiebende Information durch eine elektrische, z.B. durch Einstrahlung, beeinflußbare Ladung gegeben ist. Hier sind z.B. die sog. E-PROM-Speicher zu nennen. Die Metallisierung 12 übt hier zusätzlich die Funktion eines Strahlungsschutzes aus, indem sie das Vordringen von ladungslöschender oder unerwinschter Ladung erzeugender Strahlung, z.B. UV-Strahlung oder optischer Strahlung in die von ihr abgedeckten Bereiche der Halbleiteroberfläche verhindert. Neben den genannten Speichertypen ist eine solche Abschirmung unerwünschter, von außen her eindringender elektromagnetischer Strahlung auch bei mit optoelektronischen Halbleiterelementen versehenen Anordnungen von Bedeutung. Während es sich aber bei den Speichern und Schieberegistern vor allem um die Verhinderung eines unbeabsichtigten und unerwünschten Löschens des Speichers handelt, ist bei optoelektronische Elemente enthaltenden IC-Anordnungen vor allem die Verhinderung einer Einstrahlung an den nicht optisch zu beauf schlagenden Schaltungsteilen angestrebt. Bei der geometrischen Ausgestaltung der Metallisierung 12 kann hier - insbesondere unter Anwendung einer Photolack-Ätztechnik so vorgegangen werden, daß im Hinblick auf das angestrebte Ziel eine Optimierung erreicht wird.There are now a number of semiconductor devices of this type at which the metallization 12 has another beneficial effect. this applies especially for semiconductor memories and semiconductor shift registers where the stored or information to be shifted by the shift register by an electrical, e.g. by irradiation, there is a charge that can be influenced. Here are, for example, the so-called. E-PROM storage should be mentioned. The metallization 12 also exercises the function here radiation protection by preventing the advance of charge-extinguishing or Radiation that generates an unswerved charge, e.g. UV radiation or optical radiation in the areas of the semiconductor surface covered by it. In addition to the Such shielding is undesirable from the storage types mentioned Outside penetrating electromagnetic radiation even with optoelectronic Semiconductor elements provided arrangements of importance. But while it is The memory and shift registers are mainly about preventing an unintentional and unwanted erasure of the memory is optoelectronic elements containing IC arrangements mainly the prevention of radiation to the Desired circuit parts that are not optically impacted. In the case of the geometric Design of the metallization 12 can here - in particular using a Photoresist etching technology to be proceeded so that in view of the desired The goal of optimization is achieved.
1 Figur 3 Patentansprüche L e e r s e i t e1 Figure 3 claims L e r s e i t e
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772713936 DE2713936A1 (en) | 1977-03-29 | 1977-03-29 | Semiconductor esp. FET device mfr. - forms electrostatic screening layer of conducting material between inorganic insulating layer and organic encapsulation material layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772713936 DE2713936A1 (en) | 1977-03-29 | 1977-03-29 | Semiconductor esp. FET device mfr. - forms electrostatic screening layer of conducting material between inorganic insulating layer and organic encapsulation material layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2713936A1 true DE2713936A1 (en) | 1978-10-12 |
Family
ID=6005029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772713936 Withdrawn DE2713936A1 (en) | 1977-03-29 | 1977-03-29 | Semiconductor esp. FET device mfr. - forms electrostatic screening layer of conducting material between inorganic insulating layer and organic encapsulation material layer |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2713936A1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2471051A1 (en) * | 1979-11-30 | 1981-06-12 | Dassault Electronique | INTEGRATED CIRCUIT WITH MOS TRANSISTORS PROTECTING AGAINST THE ANALYSIS AND CARD COMPRISING SUCH A CIRCUIT |
| EP0071031A2 (en) * | 1981-07-31 | 1983-02-09 | GAO Gesellschaft für Automation und Organisation mbH | Carrier for an IC component |
| FR2533047A1 (en) * | 1982-09-09 | 1984-03-16 | Sony Corp | MEMORY CARD WITH INCORPORATED INTEGRATED CIRCUIT |
| NL8600090A (en) * | 1985-01-19 | 1986-08-18 | Sharp Kk | SEMICONDUCTIVE MOSS FIELD EFFECT FOR HIGH VOLTAGE. |
| EP0347321A1 (en) * | 1988-06-17 | 1989-12-20 | STMicroelectronics S.A. | Chip card with a protection layer |
| EP0788161A2 (en) * | 1996-01-31 | 1997-08-06 | Lsi Logic Corporation | Microelectronic device with thin film electrostatic discharge protection structure |
-
1977
- 1977-03-29 DE DE19772713936 patent/DE2713936A1/en not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2471051A1 (en) * | 1979-11-30 | 1981-06-12 | Dassault Electronique | INTEGRATED CIRCUIT WITH MOS TRANSISTORS PROTECTING AGAINST THE ANALYSIS AND CARD COMPRISING SUCH A CIRCUIT |
| EP0071031A2 (en) * | 1981-07-31 | 1983-02-09 | GAO Gesellschaft für Automation und Organisation mbH | Carrier for an IC component |
| EP0071031A3 (en) * | 1981-07-31 | 1984-09-05 | GAO Gesellschaft für Automation und Organisation mbH | Carrier for an ic component |
| US4617605A (en) * | 1981-07-31 | 1986-10-14 | Gao Gesellschaft Fur Automation Und Organisation | Carrier element for an IC module |
| FR2533047A1 (en) * | 1982-09-09 | 1984-03-16 | Sony Corp | MEMORY CARD WITH INCORPORATED INTEGRATED CIRCUIT |
| NL8600090A (en) * | 1985-01-19 | 1986-08-18 | Sharp Kk | SEMICONDUCTIVE MOSS FIELD EFFECT FOR HIGH VOLTAGE. |
| EP0347321A1 (en) * | 1988-06-17 | 1989-12-20 | STMicroelectronics S.A. | Chip card with a protection layer |
| FR2633141A1 (en) * | 1988-06-17 | 1989-12-22 | Sgs Thomson Microelectronics | CHIP CARD WITH PROTECTION SCREEN |
| EP0788161A2 (en) * | 1996-01-31 | 1997-08-06 | Lsi Logic Corporation | Microelectronic device with thin film electrostatic discharge protection structure |
| EP0788161A3 (en) * | 1996-01-31 | 1998-05-06 | Lsi Logic Corporation | Microelectronic device with thin film electrostatic discharge protection structure |
| US5869869A (en) * | 1996-01-31 | 1999-02-09 | Lsi Logic Corporation | Microelectronic device with thin film electrostatic discharge protection structure |
| US5955762A (en) * | 1996-01-31 | 1999-09-21 | Lsi Logic Corporation | Microelectronic package with polymer ESD protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0000327B1 (en) | Method for making self-aligned integrated semiconductor devices | |
| EP0075874B1 (en) | Method of forming electrically conductive layers | |
| EP0239652B1 (en) | Method of producing a monolithic integrated circuit with at least one bipolar planar transistor | |
| DE2703957C2 (en) | FET single element memory cell and method for making the same | |
| DE60222751T2 (en) | FIELD EFFECT TRANSISTOR STRUCTURE AND MANUFACTURING METHOD | |
| DE1764056B1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT | |
| EP0005185B1 (en) | Method for simultaneously forming schottky-barrier diodes and ohmic contacts on doped semiconductor regions | |
| DE2153103A1 (en) | Integrated circuit arrangement and method of making the same | |
| DE2922018A1 (en) | METHOD OF MANUFACTURING VLSI CIRCUITS | |
| DE3043289C2 (en) | ||
| DE19623846A1 (en) | SOI-MOS transistor structure | |
| DE2801338A1 (en) | METHOD FOR GENERATING METAL ELECTRODES FROM SMALL SEMI-CONDUCTOR COMPONENTS | |
| DE2726003A1 (en) | METHOD OF MAKING MIS DEVICES WITH OFFSET GATE | |
| DE10012141A1 (en) | Single electron transistor having a quantum dot size of a few tens of nanometers is produced by forming the upper gate on trench side walls in an insulation film | |
| DE19525069C1 (en) | Dual work function gate-type CMOS circuit prodn. | |
| DE2927824A1 (en) | SEMICONDUCTOR DEVICES AND THEIR PRODUCTION | |
| DE19618866B4 (en) | Method for producing a component isolation in a semiconductor component | |
| DE2713936A1 (en) | Semiconductor esp. FET device mfr. - forms electrostatic screening layer of conducting material between inorganic insulating layer and organic encapsulation material layer | |
| DE2541651A1 (en) | CHARGE TRANSFER DEVICE | |
| DE69233604T2 (en) | STRUCTURE FOR THE SUPPRESSION OF A RETURN OF BOXES CAUSED BY A DIELECTRIC CHARGE | |
| DE3139169C2 (en) | ||
| EP0216945B1 (en) | Method of applying a contact to a contact area for a semiconductor substrate | |
| DE4327132C2 (en) | Thin film transistor and method for its production | |
| DE1564528A1 (en) | Method for producing an electrically conductive channel in a crystalline semiconductor body | |
| DE4438658C2 (en) | High breakdown voltage semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8141 | Disposal/no request for examination |