DE2901510A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2901510A1
DE2901510A1 DE19792901510 DE2901510A DE2901510A1 DE 2901510 A1 DE2901510 A1 DE 2901510A1 DE 19792901510 DE19792901510 DE 19792901510 DE 2901510 A DE2901510 A DE 2901510A DE 2901510 A1 DE2901510 A1 DE 2901510A1
Authority
DE
Germany
Prior art keywords
triangular
parts
group
source
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792901510
Other languages
English (en)
Inventor
Thomas E Hendrickson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell Inc
Original Assignee
Honeywell Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Inc filed Critical Honeywell Inc
Publication of DE2901510A1 publication Critical patent/DE2901510A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Description

Die vorliegende Erfindung betrifft eine Halbleiteranordnung mit einem Feldeffekttransistor nach dem Gattungsbegriff des Anspruches 1. Sie betrifft insbesondere die geometrische Anordnung eines Feldeffekttransistors in einem Halbleiterkristall.
Feldeffekttransistoren besitzen gewisse Eigenschaften, die sie für das Schalten analoger Signale geeignet machen. Die erste Eigenschaft ist die, daß ein Feldeffektransistor beim Schalten eines Wechselspannungsignales eine bilaterale Einrichtung darstellt, d.h., daß er unabhängig von der Spannungspolarität hinsichtlich des Quellen- und Senkenbereiches die gleichen Ausgangseigenschaften aufweist. Ferner ergibt sich hinsichtlich eines aus einer gemeinsamen SpannungsguelIe betriebenen Feldeffekttransistors keine Spannungsverschiebung in der Spannungs/Stromcharakteristik zwischen Quelle und Senke, wie dies bei der Spannungs/Stromcharakteristik eines in Emitterschaltung betriebenen bipolaren Transistors der Fall ist.
Ein Problem bei der Verwendung eines Feldeffekttransistors als analoger Signalschalter liegt darin, daß im eingeschalteten Zustand der Widerstand zwischen Quelle und Senke des Feldeffekttransistors gegenüber dem Ausgangswiderstand eines bipolaren Transistros ein wenig höher liegt. Der Widerstand im eingeschalteten Zustand zwischen Senke und Quelle, der als Kanalwiderstand bezeichnet wird, besitzt bei Schaloperationen einen störenden Einfluß. Zunächst erhöht dieser Widerstand im eingeschalteten Zustand des Feldeffektransistors die Verlustleistung, was bei einer merkliche Ströme ziehenden Transistoraaordnung als störend empfunden wird. Ferner erniedrigt dieser Widerstand im eingeschalteten Zustand die Schaltgeschwindigkeit des Feldeffektransistors im Hinblick auf eine nachgeschaltete Last, wodurch die Steuerung durch eich rasch verändernde Analogsignale begrenzt wird.
Bei Feldeffektransistoren, die gemäß Figur 1A in einem Halbleiterkörper gebildet werden, hängt der Widerstand zwischen Senke und Quelle im eingeschalteten Zustand von verschiedenen Faktoren ab.
909829/0885
" 2301510
Diese Faktoren betreffen einmal die verschiedenen Materialparameter der bei dem Aufbau des Transistors verwendeten Materialien und zum anderen die Abmessungen dieser Materialien. Was die Abmessungen betrifft, so hängt der Widerstand insbesondere von der effektiven Breite und Länge der Eeldeffekttransistoranordnung in dem verwendeten Halbleitermaterial ab. Das heißt, der Kanalwiderstand im eingeschalteten Zustand hängt von der effektiven Länge des Kanales zwischen den Quellen und Senken undVder effektiven Breite des Kanales zwischen den Quellen und Senken, die sich beidseits des Kanales befinden, ab. Die folgende Beziehung läßt sich für diesen Kanalwiderstand angeben:
iin~L
w.
Wie ebenfalls bekannt ist, werden die Durchschlagspannung und die Schaltzeitparameter der Halbleitereinrichtung ebenfalls im wesentlichen durch die Kanallänge L festgelegt, wobei beide Größen mit abnehmender Kanallänge L abnehmen. Man könnte daher den Schluß ziehen, daß die Kanallänge L in der streifenförmigen Transistorgeometrie gemäß Figur IA so kurz wie möglich gemacht werden sollte, während die Kanalbreite w in dem Maße vergrößert werden sollte, wie dies für die Erzie eines befriedigenden Kanalwiderstandes
R. erforderlich ist. Diese Entwurfskriterien würden zu einem Erin
gebnis führen, wie dies in Figur 1B dargestellt ist.
In den Figuren 1A und IB wird der Quellenbereich 10 unterhalb einer planaren Haupt-Oberfläche des Körpers aus Halbleitermaterial gebildet,-wobei jedoch der Quellenbereich 10 diese Oberfläche durchdringt. Die Oberfläche trägt eine Isolierschicht. Der Quellenbereich ist in den Figuren ebenfalls durch den Buchstaben S bezeichnet. Ein Ausschnitt 11 in der Isolierschicht ist dargestellt und erlaubt die Herstellung eines elektrischen Kontaktes mit der Quelle 10, wobei gemäß Figur 1A dieser Kontakt durch eine externe Verbindungseinrichtung 12 hergestellt wird. Eine externe Verbindung wird jedoch nicht benötigt, da der Quellenbereich 10 auf andere Bereiche erweitert werden kann, sodaß
9 09829/0885
- Ί3 -
er selbst die Verbindung herstellt. In Figur 1B ist eine solche externe Verbindung nicht dargestellt, da sich der Quellenbereich 10 über eine unbestimmte Breite w erstreckt, die einen geeigneten Kanalwiderstand ergibt. Erneut ist jedoch durch ausgezogene Linien ein Bereich 11 angedeutet, der als eine externe Verbindung angesehen werden kann.
Ein Senkenbereich 13 ist in den Figuren IA und 1B zusätzlich mit dem Buchstaben D bezeichnet. Erneut ist ein Ausschnitt 14 dargestellt, um beispielsweise durch eine externe Verbindungeinrichtung 15 einen Anschluß der Quelle 13 zu ermöglichen. In Figur 1B erstreckt sich erneut der Senkenbereich 13 über eine befriedigende Breite w, die ausreichend ist, um eine geeigneten kleinen Kanalwiderstand I zu bilden.
Die Anordnungen gemäß den Figuren 1A und 1B besitzen jeweils eine Steuerelektrodenstruktur 16 zwischen dem Quellenbereich 1O und dem Senkenbereich 13. Diese Struktur 16 kann entweder eine leitende Steuerelektrode für einen Feldeffektfcansistor vom Typ MOSFET sein, die durch eine Isolierschicht von den anderen Anschlüssen getrennt ist, oder sie kann Teil einer Verbindungseinrichtung sein.um den Steuerelektrodenbereich bei einem Feldeffekttransistor vom Typ JFET anzuschließen.
Figur 1B zeigt somit eine mögliche Methode zur Vergrößerung der Kanalbreite w in einem Ausmaß, wie dies für eine Verminderung des Kanalwiderstandes erforderlich ist. Die Wirksamkeit einer solchen Struktur muß jedoch bei einer Verwendung als analoger Signalschalter in Frage gestellt werden. Die langen Steuerelektrodenleitungen und möglicherweise auch die Quellen- und Senkenleitungen führen einen zusätzlichen Widerstand ein, der eine negative Auswirkung auf die Schaltzeit besitzt und den Leistungsverlust
Bereich
erhöht. Ferner benötigt eine solcher Struktur einenVin der Oberfläche eines monolithisch integrierten Schaltkreises, der zu keiner optimalen Flächennutzung führt.
909829/0885
23015.10
Die Erfahrung hat gezeigt, daß der Ausnutzungsgrad eines integrieten Schaltkreischips beim Herstellungsprozess eines vorgegebenen monolithisch integriertenSchaltkreises umgekehrt proportional zu dem durch den monolithisch integrierten Schaltkreis beanspruchten Oberflächenbereich ist. Betrachtet man daher die Herstellung eines monolithisch integrierten Schaltkreischips, so ist der Verminderung der beanspruchten Oberfläche höchste Bedeutung zuzumessen. Andererseits steht die Forderung nach einem befriedigenden Kanalwiderstand im eingeschalteten Zustand des Feldeffektransistors der Forderung nach einer Reduzierung des beanspruchten Bereiches entgegen. Insgesamt besteht somit das Bestreben das Produkt aus Kanalwiderstand und beanspruchtem Bereich R , · A so klein wie möglich zu machen. Die Verringerung des Oberflächenbereiches für einen Feldeffekttransistor bei einem vorgegebenen Kanalwiderstand dient ebenfalls der Verringerung des Steuerelektrodenbereiches über den Kanalbereich, wodurch die Schaltgeschwindigkeit aufgrund der Verringerung des Steuerelektrodenwiderstandes und der Kapazität verbessert wird.
In Figur 1C ist eine alternative Möglichkeit dargestellt, um wirksam die Kanalbreite zu erhöhen, während die Kanallänge so kurz wie möglich gehalten wird. Anstelle einer einzigen langen Quelle, einer einzigen langen Senke und einer einzigen langen Steuerelektrode sind mehrfach Quellen, Senken und Steuerelektroden angeordnet, die sich in einem streifenförmigen Muster wiederholen. Diese Anordnung stellt praktisch die Unterteilung der Struktur gemäß Figur IB in mehrere Teile dar, wobei die Teile aneinander gesetzt werden.
Eine weitere Reduzierung des Produktes R . · A gegenüber der Anordnung gemäß Figur 1C wird durch eine geometrische Auslegung erzielt, die in der US-PS 3 783 349 dargestellt und beschrieben ist. Dort sind rechteckförmige Quellen- und Senkenbereiche in einem Körper aus Halbleitermaterial angeordnet, die durch eine Oberfläche mit entsprechenden Steuerelektrodenbereichen voneinander getrennt sind. Die Quellen- und Senkenbereiche bilden eine rechtwinklige Gitteranordnung, wobei die Quellen- und Senkenbereiche um die Schnittpunkte des Gittermusters angeordnet sind. Figur 2 zeigt
909829/0885
einen Teil dieses bekannten Gittermusters.
Die Quellenbereiche, die durch die Oberfläche des Körpers aus Halbleitermaterial in Figur 2 hindurch^treten, sind erneut mit dem Buchstaben S und der Bezugsziffer 10 bezeichnet. Ferner sind die Senkenbereiche mit dem Buchstaben D und durch die Bezugsziffer 13 bezeichnet. Die Teile in Figur 2, die den Steuerelektrodenbereichen zugeordnet sind, sind erneut mit dem Buchstaben G und durch die Bezugsziffer 16 bezeichnet. Die Anordnung gemäß Figur 2 weist wiederum eine Isolierschicht auf dem Körper aus Halbleitermaterial auf. Hinsichtlich der Quellen und Senken sind keine Verbindungseinrichtungen dargestellt. Jene Teile der Quellen- und Senkenbereiche, die elektrisch miteinander verbunden werden können, sind durch Ausschnitte 11 und 14 dargestellt.
Ein weiterer dem selben Zweck dienender geometrischer Aufbau kann der US-PS 4 015 278 entnommen werden. Dort weisen die Quellenbereiche eine geometrische Form gemäß einem Buchstaben Y auf, während die Senkenbereiche die geometrische Form eines Sechsecks besitzen.
Durch die erwähnten geometrischen Auslegungen bei Feldeffekttransistoren wird der Wert des Produktes R i · A gegenüber den anhand der Figuren 1A und 1B erläuterten Auslegungskriterien verbessert. Eine weitere Verbesserung des erwähnten Produktes ist jedoch höchst wünschenswert, insbesondere dort, wo Feldeffektransistoren in einem monolithisch integriertenSchaltkreis gebildet werden sollen und in der Lage sein sollen, merkliche Ströme ohne überhitzung des Chips zu steuern.
Es ist daher die Aufgabe der vorligenden ERfindung, eine Halbleiteranordnung für einen Feldeffekttransistor der eingangs genannten Art so zu verbessern, daß er die vorstehend erwähnten Forderungen erfüllt. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen antnehMbar. 909829/0885
Die erfindungsgemäße Feldeffekttransistoranordnung zeichnet sich dadurch aus, daß die dem Steuerelektrodenbereich zugeordneten Teile dreieckförmige Bereiche trennen, die in einer dicht gepackten hexagonalen Matrixstruktur gebildet werden. Auf die Weise können verschiedene Feldeffekttransistoranordnungen und Strukturen erzielt werden.
Anhand von in den Figuren der beiliegenden Zeichnung dargestellten Ausführungsbeispielen sei die Erfindung im folgenden näher erläutert. Es zeigen:
Figuren 1A und 1B
eine geometrische Anordnung hinsichtlich Quelle, Senke und Steuerelektrode für einen Feldeffekttransistor bekannter Bauart;
Figur 2
eine geometrische Anordnung hinsichtlich Quelle* Senke und Steuerelektrode für einen Feldeffekttransistor bekannter Bauart;
Figur 3
eine geometrische Anordnung hinsichtlich Quelle, Senke und Steuerelektrode für einen Feldeffekttransistor gemäß der vorliegenden Erfindung;
Figur 4
eine grafische Darstellung, bei der das Produkt aus Kanalwiderstand χ Oberflächenbereich über der Kanallänge für drei geometrische Feldeffekttransistoranordnungen dargestellt ist;
Figur 5
eine Darstellung der geschätzten relativen Kosten,aufgetragen über der Kanallänge für drei geometrische Feldeffekttransistoranordnungen ;
909829/0885
Figur 6 eine Feldeffektransistoranordnung gemäß
der vorliegenden Erfindung;
Figur 7 einen Teil der Feldeffekttransistoran-
ordnung gemäß Figur 6;
Figur 8 einen Querschnitt durch einen Teil der
Feldeffekttransistoranordnung gemäß Figur 7 in einer ersten Ausführungsform;
Figur 9 einen Querschnitt durch einen Teil der
Feldeffekttransistoranordnung gemäß Figur 7 in einer anderen Ausführungsform;
Figur 10 eine weitere Feldeffekttransistoranord
nung gemäß der vorliegenden Erfindung;
Figur 11 einen Teil der Feldeffekttransistoran
ordnung gemäß Figur 10;
Figur 12 einen Querschnitt durch einen Teil der
Feldeffekttransistoranordnung gemäß Figur 11 in einer ersten Ausführungsform;
Figur 13 einen Querschnitt durch einen Teil der
Feldeffekttransistoranordnung gemäß Figur 11 in einer anderen Ausführungsform; und
Figur 14 einen Querschnitt durch einen Teil der
Feldeffektransistoranordnung gemäß Figur 11 in einer weiteren Ausführungsform.
Die Auswirkung der geometrischen Anordnung gemäß der vorliegenden Erfindung hinsichtlich der Quellen- und Senkenbereiche in einer Feldeffektransistoranordnung zum Zwecke der Herabminderung des
909829/0885
charakteristischen Produktes R * A unter de Wert, wie er durch bekannte Strukturen erzielt wird, kann durch ein mathematisches Modell veranschaulicht werden, das die möglichen geometrischen Anordnungen ganz allgemein wiedergibt. Die Handhabung dieses Models kann sodann zu dem Auffinden verbesserer geometrischer Anordnungen führen. Es ist nicht bekannt, daß bislang im Stand der Technik dieses Problem auf diese Weise behandelt wurde, um eine Feldeffekttransistoranordnung zu schaffen, die geeignet ist, bei einer Verwirklichung in einem monolithisch integrierten Schaltkreis eine merkliche Leistung zu verarbeiten.
Das Problem der Herabminderung des Wertes für das Produkt R . · A bei einer Oberflächen-Feldeffekttransistoranordnung hat sich als direkt Analog zu dem Problem herausgestellt, da sich mit der dichten Packung zwei^dimensionaler Figuren in einer Ebene beschäftigt. Dies ist darauf zurückzuführen, daß die Oberflächen-Feldeffekttransistoranordnung auf der Oberfläche eines Körpers aus Halbleitermaterial im wesentlichen eins zweidimensionale Einrichtung bildet. Das heißt, daß bei einem vorgegebenen Kanalwiderstand im eingeschalteten Zustand, der Bereich der geometrischen Feldeffekttransistoranordnung auf der Haupt-Oberfläche des Halbleitermaterials auf ein Minimum reduziert werden muß.
Der Wert für die effektive Kanallänge L ist dabei so klein wie möglich zu halten, um den Kanalwiderstand und die Schaltgeschwindigkeit auf günstige Werte zu bringen. Der Wert für die Kanallänge L wird natürlich durch den Aufbau im Hinblick auf einen minimalen Platzbedarf beeinflußt. Dabei ist auch darauf zu achten, daß eine minimale Durchbruchspannung beim Betrieb des Transistors im ausgeschalteten Zustand nicht unterschritten wird. Der Wert der Kanallänge L wird daher kaum einer Veränderung unterworfen, um den beanspruchten Bereich zu vermindern, wie dies eingangs als Möglichkeit angedeutet wurde; vielmehr ist es die effektive Kanalbreite w, die für diese Zwecke verändert wird. Unter diesen Umständen reduziert sich das Problem der Verminderung des Wertes für das Produkt R . · A auf eine Wahl der wirksamen Abmessungen
909829/0885
290151Q
der Kanalbreite w zur Erziehlung eines befriedigenden Kanalwiderstandes im eingeschalteten Zustand unter Beachtung der Optimierung des durch die Feldeffekttransistoranordnung beanspruchten Oberflächenbereiches. Die effektive Kanalbreite w unterliegt natürlich hinsichtlich des Herstellungsprozesses den gleichen Auslegungsregeln wie die Kanallänge L.
Der in den Figuren 1A, 1B und 1C dargestellte Entwurf basiert
nur auf der niedrigsten Ordnung zweidimensionaler Punktsymmetriegruppen in der Gruppentheorie zweidimensionaler geometrischer
Gitterfiguren. Die geometrische Anordnung gemäß Figur 2 macht von einer Punktsymmetriegruppe höherer Ordnung Gebrauch, nämlich von
einer vierfachen Rotationsymmetrie.
Von der Gruppentheorie her besitzt jedoch das zuvor genannte
Problem Lösungen der Punktgruppen 2, 4mm, 6mm und 2mm (d.h. geometrische Figuren mit einfacher, zweifacher, dreifacher, vierfacher, und sechsfacher Rotationssymmetrie). Da oberflächenbezogenen Feldeffektransistoranordnungen von Natur aus eine zweifache Symmetrie selbst besitzen, stellen nur jene Gruppen eine Lösung des
Problems dar, die in zweifache und η-fache Achsen unterteil werden können. Somit stellen nicht nur Entwürfe mit zweifacher und
vierfacher Rotationssymmetrie befriedigende Lösungen des Problems dar; auch Entwürfe mit sechsfacher Rotationssymmetrie stellen geeignete dicht gepackte Lösungen hinsichtlich der Halbleiteranorddaj
nungY Da in der Praxis eine Metallschicht eine zweifache oder geringere Symmetrie aufweisen muß, müssen diese Entwürfe im Fall
der vierfachen Symmetrie mit Rechtecken gemäß Figur 2 oder im
Falle der sechfachen Symmetrie durch Dreiecke gemäß Figur 3A verwirklicht werden.
Die Halbleiteranordnung gemäß Figur 3A besitzt erneut Quellen-
und Senkenbereiche, die durch gestrichelte Linien dargestellt
sind und die eine Haupt-Oberfläche durchdringen, wobei diese Oberfläche eine Isolierschicht trägt. Die Durchdringungen der Haupt-Oberfläche der Quell- und Senkenbereiche bilden dicht gepackte
909829/0885
dreieckförmige Oberflächenteile in der Haupt-Oberfläche. Die dreieckförmigen Oberflächenteile sind als gleichschenklige Dreiecke dargestellt, welche - obgleich nicht erforderlich - bevorzugt werden. In Figur 3A sind die Quellenbereiche 10 erneut mit einem Buchstaben S bezeichnet. Die Senkenbereiche 13 sind mit einem Buchstaben D bezeichnet, und schließlich werden die Steuerelektrodenbereiche mit einem Buchstaben G bezeichnet. Kleinere Dreiecke in ausgezogenen Linien veranschaulichen die Stellen, an denen ein elektrischer Kontakt mit den Quellen- und Senkenbereichen durch eine Quellen-Verbindungseinrichtung und eine Senken-Verbindungseinrichtung entsprechend hergestellt werden kann.
Die langgestrichelten Linien entlang der Trennflächen zwischen den dreieckförmigen Oberflächenteilen der Quellen und Senken bilden das Gitternetzwerk in dem dreieckförmigen Gitter gemäß Figur 3A, wobei erweiterte Dreiecke um die dreieckförmigen Oberflächenteile der Quellen bzw. Senken geschaffen werden. Diese erweiterte Dreiecke umfassen einen zugeordneten Teil des Gitternetzes mit jedem Oberflächenteil der Quelle und Senke. Wenn diese größeren dreieckförmigen Oberflächenteile in Beziehung zueinander betrachtet werden, so wird die sechsfache Rotationssymmetrie bei der Bildung einer dicht gepackten hexagonalen Matrixstruktur erkennbar .
In gleicher Weise sind in Figur 2 langgestrichelte Linien eingeum
zeichnet worden ,\>terweiterte quadratische Oberflächen in dem rechteckförmigen Gitter zu bilden. Die größeren quadratischen Teile veranschaulichen die vierfache Rotationssymmetrie bei der Bildung einer dicht gepackten reckteckförmigen Matrixstruktur.
Um die relativen Vorzüge der verschiedenen möglichen Auslegungen innerhalb der Grenzen der durch die Gruppentheorie vorgegebenen Lösungen feststellen zu können, muß das Produkt R . ♦ A für jede Auslegung bestimmt werden. Um dies zu tun, wird die Annahme getroffen, daß jede Feldeffekttransistoranordnung im linearen Bereich bei kleinen Werten für die Senken/Quellenspannung V, be-
909829/0885
trieben wird. Die bekannte Gleichung für den Kanalwiderstand eines MOSFET-Transistors lautet wie folgt:
Leff R
ein wef f juCox (VGS - VT)
Die in der vorstehenden Gleichung verwendeten Symbole haben die folgende Bedeutung:
R . = Kanalwiderstand im eingeschalteten Zustand.
L = Kanallänge.
w ff = effektive Kanalbreite.
C = Kapazität pro Flächenbereich des Steuerelektroden-Oxydkondensators.
u = Beweglichkeit der Kanalträger. Vrs = Steuerelektroden/Quellenspannung.
V = Schwellwertspannung.
Bei der weiteren Analyse wird nunmehr das Produkt R . · A durch Substituierung von w ff in der vorstehenden Gleichung durch den für die Einheitszelle in jedem der Entwürfe gemäß den Figuren IC, 2 und 3A erhaltenen Wert gefunden.Die Entwurfslösungen werden hierbei innnerhalb der Grenzen der vorstehend aufgezeigten Gruppentheorie aufgefunden. Die Einheitszellen in diesen drei Figuren stellen jeweils die Basiszelle mit minimaler Abmessung in jedem der Entwürfe dar. Die Auffindung des Produktes R . · A für jeden der Entwürfe wird sodann vervollständigt, in^jdem die zugeordnete Version der vorstehenden Gleichung, die nunmehr die geeignete Substitution für w ff enthält, mit der Fläche der entsprechenden Einheitszelle multipliziert wird.
Für die geometrischen Anordnungen gemäß den Figuren 1C, 2 und 3A werden die folgenden Gleichungen erhalten:
909829/0885
(iinA)Fig. IC
L (L + ν; + 2d)
. 2 = μ0οχ 2 (wc + 2ά)(VGS
ϊ +
_illZi 1
3A = VC0x [w ν 2(2)l72Q](VGS - VT>
In diesen Gleichungen stellt w die Breite des elektrischen Kontaktes der Verbindungseinrichtung mit jedem der Haupt-Oberflächenteile des Quellen- und Senkenbereiches dar, während d den minimalen erforderlichen Abstand zwischen den elektrischen Kontakten und der Kante des Kanales in jedem der Haupt-Oberflächenteile des Quellen- und Senkenbereiches darstellt.
Die Bedeutung der letzten drei Gleichungen im Hinblick auf die Produkte R . A der Entwürfe gemäß den Figuren 1C, 2 und 3A ist
61X1
ersichtlich, wenn man die Gleichungswerte miteinander vergleicht, wobei ein die effektive Kanalbreite pro Quellen- oder Senkenbereich darstellender definierter Parameter (w„ + 2d) im Hinblick auf die effektive Kanallänge L verändert wird. Im Grenzfall,in welchem die Kanalbreite sehr viel größer als die Kanallänge ist, d.h. (wc + 2d) sehr viel größer L, nähert sich das Produkt ReinA des Musters gemäß Figur 2 der Hälfte des Produktes R . A bei der streifenförmigen Geometrie gemäß Figur 1C, wobe^identische Werte fUr w , d und L vorausgesetzt werden. Andererseits nähert sich das gleiche Produkt bei dem dreieckförmigen Gittermuster gemäß Figur 3A einem Drittel des Wertes für das Produkt, das bei der streifenförmigen Geometrie, gemäß Figur 1C erhalten wird, woraus die aus der Erfindung erzdehlte Verbesserung ersichtlich wird. Bei einer Kanallänge so kurz wie möglich werden daher die folgenden Ergebnisse erhalten:
909829/0885
BAD, ORIGINAL
2301510
βΐΛ*«ί. 2 + °-50(RonA)Fiq. IC
(R A)„. , -»- 0.33(R A)_. ,_, (ν; + 2d) ein Fxg. 3 on 'Fig. IC c
Wenn die Kanalbreite w + 2d ungefähr der Kanallänge L gleich ist, so sind die Produkte R . A bei allen drei Entwürfen gemäß den Figuren 1C/ 2 und 3A nahezu gleich. Wenn schließlich die Kanalbreite w + 2d sehr viel kleiner als die Kanallänge L ist, so weist der Entwurf gemäß Figur 3A den kleinsten Wert für das Produkt Rein A auf.
Diese Beziehung ist durch das Diagramm in Figur 4 dargestellt, worin das Produkt R . A für jeden der Entwürfe in den Figuren 1C, 2 und 3A in Abhängigkeit von der Kanallänge L dargestellt ist.
Das Produkt R ,„ A ist durch den Faktor uC „ (V„e-V„) normiert exn ■ ox isw χ
worden, und es wurde angenommen, daß die Auslegungsregeln eine Bemessung mit w = 5um und d = 6pm gestatten. Als Ergebnis zeigt sich daß das dreieckförmige Gitter mit der dicht gepackten hexagonalen Matrixstruktur gemäß Figur 3A den geringsten Wert für das Produkt aufweist, wenn die Kanallänge relativ klein ist. Eine relativ geringe Kanallänge stellt hierbei eine höchst wünschenswerte
Fläche Situation dar. Dieses Ergebnis wird natürlich mit einerVfür den Quellen- und Senkenbereich erzielt, die eine vernünftige Größe aufweist, sodaß die Anforderungen an den Herstellungsprozess bei der Herstellung monolithisch integrierter Schaltkreise erfüllt werden.
Da natürlich die Auslegungsregeln für minimalen Platzbedarf bei monolithisch integrierten Schaltkreisen die relative minimale Größe jeder Einheitszelle für jeden der Entwürfe gemäß den Figuren 1C, 2 und 3A vorschreiben, können die praktischen Ent-
909829/0885
' BAD ORIGINAL
würfe die durch die Theorie mögliche volle Verminderung des Produktes nicht herbeiführen.
Eingangs ist bereits festgestellt worden, daß die Kosten eines monolithisch integrierten Schaltkreises mit dem Quadrat der beanspruchten Oberfläche ansteigen. Figur 5 zeigt ein Diagramm, bei dem die relativen Kosten über der Kanallänge L aufgetragen sind. Hierbei werden die Grundkosten durch eine Auslegung gemäß Figur 1C vorgegeben. Zusammen mit der Kanallänge L spielen natürlich die Wert w_ und d bei der Ermittlung der kostengünstigsten Auslegung eine Rolle. Bei einer Kanallänge von 7,5 um betragen die Kosten des quadratischen Musters gemäß Figur 2 ungefähr die Hälfte der Kosten für die streifenförmige Auslegung gemäß Figur 1C, während das dreieckförmige Gitter gemäß Figur 3A nur etwa 35% der Kosten der Auslegung gemäß Figur 1C beansprucht.
Eine andere Feldeffekttransistoranordnung ist in Figur 3B dargestellt, die ebenfalls eine dicht gepackte hexagonale Matrixstruktur verwendet. Durch diese Version kann ebenfalls sowohl ein geringer Kanalwiderstand als auch ein geringer Widerstand hinsichtlich der Metallisierungsstreifen für die Verbindungseinrichtung der Quellen- und Senkenbereiche erzielt werden. Ferner kann die Metallisierung gemäß Figur 3B zumindest bei einigen Metallisierungsverfahren leichter als das Metallisierungsmuster gemäß Figur 3A erzielt werden.
Bei der Anordnung gemäß Figur 3B befinden sich die dreieckförmigen Oberflächenteile 1O des Quellenbereiches innerhalb der Oberflächenteile 16 der dreieckförmigen Steuerelektrode. Die Oberflächenteile 13 des gitterförmigen Senkenbereiches bilden ein Gittermuster mit dreieckförmigen Ausbrüchen, in denen die Oberflächenteile der Quellen- und Steuerelektrodenbereiche enthalten sind. Die letztgenannten Bereiche sind somit dicht in einer hexagonalen Matrixstruktur in der Oberfläche der Einrichtung gemäß der Figur 3B gepackt, wobei sich die erwähnten Bereiche unterhalb einer passiven Abdeckschicht befinden.
909829/0885
Die Anordnung gemäß Figur 3B weist Quellenbereiche 10 auf, die erneut mit dem Buchstaben S bezeichnet sind, und sie besitzt Senkenbereiche J 13, die wiederum mit dem Buchstaben D bezeichnet sind, sind
Schließlich die Steuerelektrodenbereiche 16 erneut mit dem Buchstaben G versehen. Die ausgezogenen kleinen Dreiecke stellen Ausbrüche in der isolierenden Schicht dar, an denen ein elektrischer Kontakt mit den Quellenbereichen 10 über eine Quellen-Verbindungseinrichtung erfolgen kann. Die parallelen ausgezogenen Linien definieren Ausbrüche in der isolierenden Schicht, an denen ein elektrischer Kontakt mit den Senkenbereichen 13 durch eine Senken-Verbindungseinrichtung erfolgen kann. Eine weitere Schicht einer Verbindungseinrichtung ist erforderlich, um die Steuerelektrodenbereiche 16 elektrisch miteinander zu verbinden. Ausbrüche für derartige Verbindungen sind in Figur 3B nicht dargestellt.
Um eine weitere Verbindungseinrichtung für die elektrische Verbindung der getrennten Steuerelektrodenbereiche gemäß Figur 3B zu vermeiden, kann der Aufbau gemäß Figur 3C benutzt werden, um im Halbleitermaterial die Steuerelektrodenbereiche um den Quellenbereich miteinander zu verbinden und dadurch mehrere Reihen miteinander verbundener Steuerelektrodenbereiche zu bilden. Hierdurch wird ein einziger aneinandergrenzender Steuerelektrodenbereich in dem Halbleitermaterial gebildet, wenn diese Reihen ebenfalls in dem Material miteinander verbunden werden, bzw. es ist nur die Verbindung der Reihen miteinander erforderlich. Bis auf die Verbindung der Steuerelektrodenbereiche 16 in dem Halbleitermaterial ist der Aufbau gemäß Figur 3C im wesentlichen dem Aufbau gemäß Figur 3B identisch.
In den Ausführungsbeispielen gemäß den Figuren 3B und 3C können die Quellenbereiche 10 mit den Senkenbereichen 13 vertauscht werden.
Wählt man den Aufbau gemäß Figur 3C für eine Analyse aus, so läßt sich eine Einheitszelle in der gleichen Art und Weise definieren, wie dies bei den Einheitszellen gemäß den Figuren 1C, 2 und 3A
909829/0885
der Fall war. Das Produkt R in A für die Auslegung gemäß Figur 3C stellt sich sodann folgermaßen dar:
(R A)
ein
1/2
L[3L + 3dx + 2d9
1/2L
yCox6[2(3)1/2L + 2(311^d1 + wcll (VGS - V,.,)
[2(3)1/2L + 2(3)1/2d, + w + __4 wJ
1/2
In dieser Gleichung stellt L erneut die Kanallänge, d.h. die Breite des Steuerelektrodenbereiches dar, während w, die Breite
des Armes des Senkenbereiches darstellt. Die Größen w .. und d _ verkörpern die Abmessungen der Kontaktöffnungen für die Quellenbereiche 10 und die Senkenbereiche 13. Die Abstände d.. und d_ stellen Abstände dar, die in den Quellen- und Senkenbereichen außerhalb der zugeordneten Kontaktöffnungen verbleiben.
Wenn die Analyse der zuletzt erwähnten Gleichung fortgesetzt wird, so findet man, daß die Leistungsfähigkeit der Struktur gemäß Figur 3C gegenüber derjenigen gemäß Figur IC in etwa der Struktur gemäß Figur 3A entspricht. Die Leistungsfähigkeit der dicht gepackten hexagonalen Matrixstruktur gemäß Figur 3A entspricht daher in etwa der Leistungsfähigkeit der Strukturen gemäß den Figuren 3B und 3C.
Figur 6 zeigt eine Draufsicht auf eine Feldeffekttransistoranordnung gemäß der vorliegenden Erfindung, wobei eine Struktur gemäß Figur 3A zugrundeliegt und keine passive Abdeckschicht über den Quellen- und Senken-Verbindungseinrichtungen vorhanden ist. Obgleich verschiedene Quellen- und Senkenbereiche in Figur 6
909829/0885
2301510
durch dreieckföntiige Oberflächenteile dargestellt sind, die die Haupt-Oberfläche des Körpers aus Halbleitermaterial durchbrechen, ist diese Anzahl nur als Beispiel aufzufassen. In Wirklichkeit weist eine solche Halbleiteranordnung in der Prakxis mehrere tausend solcher dreieckförmiger Oberflächenteile auf, wobei die Anzahl oftmals die Zahl von 50.000 überschreitet.
Die Quellen-Verbindungseinrichtung 12, die typischerweise aus Aluminium gebildet wird, ist mit dem Buchstaben S bezeichnet. Die Senken-Verbindungseinrichtung 15, die ebenfalls typischerweise aus Aluminium besteht, ist mit dem Buchstaben D bezeichnet. Auf die Steuerelektroden-Kontaktöffnung 17 wird durch den Buchstaben G hingewiesen. Die Erstreckung der Steuerelektroden-Kontaktöffnung 17 über die Steuerelektrodenteile der Feldeffekttransistoranordnung ist mit der Bezugsziffer 16 versehen und umfasst das gesamte gestrichelt eingerahmte Recheck. Hierbei werden jedoch im wesentlichen jene Teile über den dreieckförmigen Oberflächenteilen der Quellen- und Senkenbereiche von dem gestrichelten Rechteck nicht abgedeckt. In einem Feldeffekttran-
-Typ
sistor vom JFET\/stellt der Bereich 16 Teile des Körpers aus Halbleitermaterial dar, die einen entgegengesetzten Leitfähigkeit styp gegenüber den Quellen- und Senkenbereichen aufweisen. Der Bereich 16 könnte in diesem Fall auch ein Leiter sein, der sich in Kontakt mit den JFET-Steuerelektrodenbereichen befindet und der benutzt wird, wenn der Steuerelektrodenwiderstand verringert werden soll. Bei einem Feldeffekttransistor vom Typ MOSFET wird der Bereich 16 durch ein leitfähiges Steuerelektrodenmaterial gebildet, das auf einer darunterliegenden Isolierschicht aufliegt, wobei die Isolierschicht gewöhnlicherweise aus Siliziumdioxyd besteht. Diese Isolierschicht trennt den Körper aus Halbleitermaterial von der leitenden Steuerelektrodenschicht 16. In diesem Fall besteht das leitfähige Material des Steuerelektrodenbereiches 16 typischerweise entweder aus Polysilizium oder aus Metall. Polysilizium wird für die kompakteste Auslegung gewählt, da dann die geringste Wahrscheinlichkeit für einen Kurzschluß mit den überlagerten Metallschichsten
909829/0885
der Quellen- und Senken-Verbindungseinrichtungen besteht. Dagegen wird Metall für die Steuerelektrode 16 dann gewählt, wenn eine hohe Schaltgeschwindigkeit die primäre Forderung darstellt, da in diesem Fall durch Metall ein geringerer Leitungswiderstand erzielt wird.
Die dreieckförmigen Oberflächenteile 10 in der Haupt-Oberfläche des Körpers Halbleitermaterial entsprechend den Quellenbereichdurchbrüchen unter einer isolierenden Siliziumdioxydschicht sind erneut in Figur 6 mit dem Buchstahen S bezeichnet. Ebenso sind die dreieckförmigen Oberflächenteile 13 der Quellenbereiche mit dem Buchstaben D bezeichnet, wie dies bereits früher der Fall war. Eine weitere passive Schicht(die typischerweise aus dotiertem Siliziumdioxyd besteht, ist über dem Aufbau gemäß Figur 6 angeordnet, jedoch der Übersichtlichkeit halber weggelassen worden.
Ein Teil von Figur 6 ist in Figur 7 für einen Feldeffekttransistor vom Typ MOSFET erneut dargestellt worden. Hierbei werden die gleichen Bezugsziffern wie in Figur 6 benutzt. Kontaktdurchbrüche durch -die isolierende Schicht, die zwischen den Quellen- und Senken-Verbindungseinrichtungen und dem Körper aus Halbleitermaterial angeordnet sind,dienen der elektrischen Kontaktbildung mit den Quellen- und Senkenbereichen unterhalb dieser Verbindungseinrichtungen 12 und 15, wie dies aus Figur 7 ersichtlich ist. Diese Kontaktdurchbrüche sind in Figur 7 hinsichtlich der Quellen mit der Bezugsziffer 11 und hinsichtlich der Senken mit der Bezugsziffer 14 bezeichnet.
Ein Querschnitt entsprechend der Schnittlinie 18 in Figur 7 ist in Figur 8 dargestellt. In Figur 8 sind erneut die gleichen Bezugsziffern wie in den Figuren 6 und 7 verwendet worden. Eine passive Schicht 20 aus Phosphat-Silikat-Glas ist gegenüber den Figuren 6 und 7 in Figur 8 zusätzlich hinzugefügt worden. Ein Siliziumdioxyd-Isolierbereich 19 schützt die Steuerelektrode und trennt diese von der Haupt-Oberfläche des Körpers aus Halbleiter-
*aterla1· 909829/0885
Der dem dreieckförmigen Oberflächenteil 13 zugeordnete Senkenbereich vom n-Leitfähigkeitstyp wird typischerweise durch eine Phosphordotierung mittels Diffusion oder Tmplantierung in dem Halbleitermaterialkörper 21 hergestellt, wobei die Dotierung
18 *i eine Konzentration von ungefähr 10 Atomen/cm erreicht. Der dem dreieckförmigen Oberflächenteil 10 zugeordnete Quellenbereich wird in gleicher Weise hergestellt. Der Körper aus Halbleitermaterial außerhalb der Quellen- und Senkenbereiche weist typischerweise den p-Leitfähigkeitstyp auf, die durch eine Dotierung mit Boratomen erzielt wird, wobei die Konzentration ungefähr 2 χ 10 Atome/cm3 beträgt. Ein typischer Abstand zwischen den Quellen- und Senkenbereichen beträgt 7,5 pm. Ein typischer Trennabstand zwischen dem Körper 21 aus Halbleitermaterial und der darüberliegenden Steuerelektrode kann mit etwa 1000 A angegeben werden.
Eine MOS-Halbleiteranordnung kann gegenüber der in Figur 8 dargestellten Weise etwas unterschiedlich aufgebaut werden, in dem die Steuerelektrode 16 in der dargestellten Weise verbleibt, der Quellenbereich 10 und der Senkenbereich 13 jedoch durch eine dotierte Polysiliziumablagerung auf der Haupt-Oberfläche des Körpers aus Halbleitermaterial in unmittelbarer Nachbarschaft der Steuerelektrode gebildet werden. In diesem Fall werden in dem Körper aus Halbleitermaterial keine dotiert^ Bereiche gebildet, die als Quellen- und Senkenbereiche dienen.
Figur 9 zeigt eine JFET-Konfiguration entsprechend den Figuren 6 und 7, wobei wiederum für gleiche oder ähnliche Teile der Struktur die gleichen Bezugsziffern verwendet werden. Nun weist jedoch der Körper 21 aus Halbleitermaterial eine epitaxiale Siliziumschicht vom n-Leitfähigkeitstyp auf, die mit 1015 Phosphoratomen/cm dotiert ist und die auf einem Siliziumsubstrat
14 3
22 liegt, das mit 5 χ 10 Boratomen/cm dotiert ist und den p-Leitfähigkeitstyp aufweist. Die Schicht 21 enthält die Quellen- und Senkenbereiche, welche dreieckförmige Oberflächenteile an der Haupt-Oberfläche bilden. Diese Quellen- und Senkenbereiche
9 0 9829/0885
2SO1510
umgeben teilweise den Steuerelektrodenbereich 16, wobei sie an diesen angrenzen. Der Steuerelektrodenbereich 16 wird durch eine Dotierung
gebildet.
18 3
Dotierung mit Bor in einer Konzentration von 10 Atomen/cm
Eine weitere Schicht 23 aus Metall ist in Figur 9 in gestrichelten Linien als eine elektrische Steuerelektrodenverbindung mit der Oberfläche des Steuerelektrodenbereiches 16 dargestellt und befindet sich im Ohm'sehen Kontakt mit der Oberfläche des Bereiches 16. Diese Metallschicht 23 kann benutzt werden, um den Steuerelektrodenwiderstand zu reduzieren. Benutzt man den Steuerelektrodenbereich in dem Halbleiterkörper als einzige Steuerelektroden-Verbindungseinrichtung, so liegt der Widerstand wesentlich höher. Elimiert man den als Steuerelektrode in der Schicht 21 wirkenden Bereich, so kann die Metallschicht 23 in gleichrichtendem Kontakt mit der Schicht 21 den Steuerelektrodenbereich 16 definieren, wobei die Anordnung als Schottky-Sperrschicht-Feldeffekttransistor arbeitet.
Verwirklicht man die Konfigurationen gemäß den Figuren 3B und 3C, so ergeben sich in etwa die gleichen Querschnitte wie sie in den Figuren 8 und 9 dargestellt sind. Dies bedeutet, daß das Herstellungsverfahren beim übergang von einer geometrischen Anordnung gemäß Figur 3A auf Anordnungen gemäß den Figuren 3B und 3C keine wesentliche Änderung erfährt.
In Figur 1O ist im wesentlichen eine Wiederholung der Figur 6 dargestellt, mit der Ausnahme, daß die Quellenbereiche von Bereichen umgeben sind, die ebenfalls die Haupt-Oberfläche des Körpers aus Halbleitermaterial durchbrechen. Diese zusätzlichen Bereiche 24 stellen die Kanalbereiche einer Feldeffekttransistoranordnung des Typs D-MOS dar. Während die Figur 6 auf Figur 3A bezogen war, bezieht sich Figur 10 mehr auf Figur 3B.
Figur 11 zeigt erneut einen Ausschnitt aus Figur 10, wie dies auch bei Figur 7 der Fall war. Erneut zeigen in Figur 11 die Be-
909829/0885
reiche 24 die Kanalbereiche für einen Feldeffekttransistor vom Typ D-MOS. Schließlich ist in Figur 12 ein Schnitt entlang der Schnittlinie 18 in Figur 11 dargestellt. Der Figur 8 entsprechende Bereiche sind wiederum mit gleichen Bezugsziffern versehen, wobei jedoch bestimmte Änderungen auftreten.
Die Hauptänderung besteht darin, daß der Körper 21 aus Halbleitermaterial - obgleich erneut aus Silizium bestehend - nunmehr vom η-Leitfähigkeitstyp ist, wobei er mit Phosphor dotiert ist und die
15 3
Konzentration 10 Atome/cm beträgt. Der Quellenbereich mit dem dreieckförmigen Oberflächenteil 10 und der Senkenbereich mit dem dreieckförmigen Oberflächenteil 13 weisen erneut den n-Leitfähigkeitstyp auf, wobei sie mit Phosphor dotiert sind, und eine
18 3
Konzentration von 10 Atomen/cm vorgesehen ist^Die zweite Änderung besteht natürlich aus der Anordnung des Bereiches 24 vom p-Leitfähigkeitstyp, wobei eine Dotierung mit Boratomen in einer Konzentration vo^ ip Atomen/cm vorgesehen ist. Die Halbleiteranordnungen gemäß den Figuren 10, 11 und 12 arbeiten in einer Weise, wie sie für Halbleiteranordnungen vom Typ D-MOS üblich ist.
Eine dicht gepackte hexagonale Matrixstruktur ist ebenfalls für Feldeffekttransistoranordnungen vom V-MOS-Typ anwendbar. Hierbei kann es sich entweder um eine V-MOS-Oberflächenanordnung oder um eine V-MOS-Vertikalanordnung handeln, die das Substrat als Senke benutzt. Dies bedeutet, daß die Teile 16 in den Figuren 6 und 7 die Steuerelektrode der Anordnung darstellen, die über einer V-Nut gebildet wird, wobei diese Nut in dem Körper aus Halbleitermaterial vorgesehen ist. Für einen V-MOS-Oberflächen-Feldeffekttransistor bilden die dreieckförmigen Oberflächenteile 10 und 13 erneut Durchbrüche der Quellen- und Senkenbereiche in der Oberfläche des Halbleitermaterials, wie dies aus Figur 13 ersichtlich ist. In Figur 13 werden erneut die gleichen Bezugsziffern für die Teile der Struktur verwendet, die mit Teilen in den vorangegangenen Figuren übereinstimmen. Der Körper 21 aus Halbleitermaterial weist den p-Leitfähigkeitstyp auf, wobei er mit Boratomen in einer
15 3
Konzentration von 10 Atomen/cm dotiert ist. Die Quellen- und
909829/0885
23 01510
Senkenbereiche weisen den n-Leitfähigkeitstyp auf, wobei sie mit
von ig 3 Phosphor atomen in einer Konzentration^O Atomen/cm dotiert sind, Die Steuerelektrode kann entweder aus dotiertem Polysilizium oder aus Metall bestehen.
Ein entsprechender Schnitt gemäß der Schnittlinie 18 in Figur für eine herkömmliche vertikale V-MOS-Halbleiteranordnung ist in Figur 14 dargestellt, wobei erneut mit vorangegangenen Figuren übereinstimmende Teile mit gleichen Bezugsziffern versehen sind. Bei einer herkömmlichen vertikalen V-MOS-Halbleiteranordnung werden jedoch die mit der Bezugsziffer 13 bezeichneten dreieckförmigen Oberflächenteile der Senkenbereiche nunmehr als Quellenbereiche bezeichnet. Dies ist darauf zurückzuführen, daß alle dreieckförmigen Oberflächenteile sich auf Quellenbereiche beziehen, wobei das Halbleitersubstrat als Senkenbereich in einer herkömmlichen V-MOS-Halbleiteranordnung dient. Dies wird in Figur 14 durch die Bezugsziffer 10 (13) vermerkt. Dies bedeutet, daß die Bereiche 21' in dem Körper aus Halbleitermaterial Durchbrüche an der Oberfläche dieses Körpers aus Halbleitermaterial in der Form von dreieckförmigen Oberflächenteilen aufweisen, wobei diese Bereiche den n-Leitfähigkeitstyp aufweisen und mit
18 3
Phosphoratomen in einer Konzentration von 10 Atomen/cm dotiert sind.
Unter den Bereichen 21' mit den dreieckförmigen Oberflächenteilen 10 und (13) ist ein Körperbereich 25 angeordnet, der den p-Leitfähigkeitstyp aufweist und mit Boratomen in einer Konzentration von 10 Atomen/cm dotiert ist. Die gestrichelte Linie in dem Bereich 21' zeigt an, daß die V-MOS-Halbleiteranordnung so aufgebaut sein kann, daß der Körperbereich 25 den dreieckförmigen Oberflächenteil 10 und 10(13) schneidet, wobei die Bereiche 21' die Teile des Bereiches 25 umgeben, die die dreieckförmigen Oberflächenteile schneiden.
Die V-MOS-Halbleiteranordnung gemäß Figur 14 kann somit so aufgebaut sein, daß die Quellen-Verbindungseinrichtung 12, die zuvor
909829/0885
. GRiGINAU INSPECTED
23 01510
die Senken-Verbindungseinrichtung war und nunmehr mit 12(15) bezeichnet ist, nur einen elektrischen Kontakt mit dem Bereich 21' bildet, wobei in einer ersten Möglichkeit der Bereich 25 unbeeinflußt bleibt. In diesem Fall schneidet kein Teil des Bereiches 25 die Hauptoberfläche des Körpers aus Halbleitermaterial und ist somit auch nicht direkt im Betrieb an eine Verbindungseinrichtung oder an eine SpannungsversorgungsqueHe angeschlossen.
Andererseits kann die Quellen-Verbindungseinrichtung 12 und 12(15) elektrisch mit beiden Bereichen 21' und 25 in Kontakt treten, wobei der Bereich 25 die Haupt-Oberfläche des Körpers aus Halbleitermaterial an einer Stelle außerhalb der gestrichelten Linien in Figur 14 durchtritt. Dieses Kontaktschema wird bei hohen Betriebsfrequenzen bevorzugt, um Störeinflüsse zu unterdrücken. Im Betrieb bei niedrigen Frequenzen ergeben sich auch bei abgedecktem Bereich 25 keine Probleme.
Eine Halbleiterschicht 26 mit geringer Leitfähigkeit liegt unter dem Bereich 25 und weist einen n-Leitfähigkeitstyp auf, wobei sie mit Phosphoratomen in einer Konzentration von 10 Atomen/cm dotiert ist. Diese Schicht geringer Leitfähigkeit ist ihrerseits auf einem Substrat 27 angeordnet, das eine höhere Leitfähigkeit aufweist und vom n-Leitfähigkeitstyp ist, wobei eine Dotierung
18 3
mit Arsenatomen in einer Konzentration von 10 Atomen/cm vorgenommen wird. Der Bereich 26 dient der Erhöhung der Durchbruchspannung zwischen Quelle und Senke, inudem ein Bereich geschaffen wird, in welchem die Sperrschicht ausgebreitet werden kann. Der Bereich 27 dient als Senkenbereich für die V-MOS-Halbleiteranordnung. Die Bereiche 25 und 26 werden üblicherweise durch epitaxiale Ablagerung von Silizium auf dem Silizium-Halbleitersubstrat 27 gebildet, wobei die Bereiche 21' anschließend diffundiert werden.
909829/08 85
ORIGiNAL INSPECTED
-S9 -
Leerseite

Claims (23)

  1. HONEYWELL INC. " : "-'·
    Honeywell Plaza 1007092 Ge
    Minneapolis, Minn., USA
    Halbleiteranordnung
    Patentansprüche:
    j··. Halbleiteranordnung rsit einem Feldeffekttransistor, der eine Quelle, eine Senke und eine Steuerelektrode aufweist und im eingeschalteten Zustand einen relativ geringen Widerstand zwischen Quelle und Senke besitzt, gekennzeichnet durch
    mit
    einen Körper aus HalbleitermaterialVeinera ersten Leitfähigkeitstyp in wenigstens einigen Teilen des Körpers; eine Gitteroberfläche im dem Körper aus Halbleitermaterial, wobei ein Teil derselben ein Durchbrechungsnetzwerk in einem Gittermuster mit dreieckförmigen öffnungen bildet; eine Gruppe von Quellenbereichen, die jeweils so angeordnet sind, daß eine Oberfläche derselben vollständig innerhalb einer der dreieckförmigen öffnungen enthalten ist; einen ersten Senkenbereich, der gegenüber dem Gitteroberflächenteil angeordnet ist;
    einen Steuerelektrodenbereich, der gegenüber der Gitteroberfläche angeordnet ist;
    eine Quellen-Verbindungseinrichtung, die die Gmippe von Quellenbereichen elektrisch miteinander verbindet; und eine Senken-Verbindungselnrichtung, die sich in elektrischem Kontakt mit dem ersten Senkenbereich befindet.
  2. 2. Halbleiteranordnung mit einem Feldeffekttransistor, der eine Quelle, eine Senke und eine Steuerelektrode aufweist und im eingeschalteten Zustand einen relativ geringen Widerstand
    9 0 9829/0885
    BAD ORIGINAL
    zwischen Quelle und Senke besitzt, gekennzeichnet durch
    mit
    einen Körper aus HalbleitermaterialVeinem ersten Leitfähigkeitstyp in wenigstens einigen Teilen des Körpers; eine Gruppe von Bereichen auf eine: Oberfläche des Körpers aus Halbleitermaterial mit jeweils einem dreieckförmigen Oberflächenteil, wobei jeder dreieckförmige Oberflächenteil von dem jeweils anderen auf der Oberfläche des Körpers aus Halbleitermaterial vollständig getrennt ist, in dem eine Trennoberfläche in der Oberfläche des Körpers aus Halbleitermaterial angeordnet ist, die durch andere Teile des Körpers aus Halbleitermaterial gebildet wird, und wobei ferner die Trennoberfläche so zugeordnet ist, daß sie als einem der dreieckförmigen Oberflächenteile in solcher Weise zugeteilt angesehen werden kann, daß erweiterte dreieckförmige Oberfiächentsile gebildet werden, die jeweils den zugeordneten dreieckförmigen Oberflächenteil enthalten, wobei die dreieckförmigen Oberflächenteile inbezug aufeinander in einer solchen Weise angeordnet sind, daß die zugeordneten erweiterten dreieckförmigen Oberflächenteile eine dicht gepackte hexagonale Matrix bilden;
    einen Steuerelektrodenbereich, der gegenüber der Oberfläche des Körpers aus Halbleitermaterial angeordnet ist; eine erste Verbindungseinrichtung, die ausgewählte dreieckförmige Oberflächenteile elektrisch miteinander verbindet; und
    eine zweite Verbindungeinrichtung, die sich in elektrischem Kontakt mit der Anordnung befindet.
  3. 3. Halbleiteranordnung mit einem ersten Feldeffekttransistor, der eine Quelle, eine Senke,und eine Steuerelektrode aufweist und im eingeschalteten Zustand einen relativ geringen Widerstand zwischen Quelle und Senke besitzt, gekennzeichnet durch
    einen Körper aus HalbleitermaterialVeinem ersten Leitfähigkeitstyp in wenigstens einigen Teilen desselben unter einer ersten Haupt-Oberfläche;
    903829/0885
    ORfOlNAL INSPECTED
    2301510
    eine erste Gruppe von Bereichen eines zweiten Leitfähigkeitstyps jeweils in dem Körper aus Halt-eitermaterial in einer solchen Weise, daß sie die erste Haupt-Oberfläche in e±ner ersten Gruppe von dreieckförmigen Oberflächenteilen durchschneiden, die in dieser ersten Haupt-Oberfläche vollständig voneinander getrennt sind und die durch ein erstes durch andere Teile des Körpers aus Halbleitermaterial gebildetes Oberflächengitter zumindest teilweise voneinander getrennt ^.sind, wobei jeder dreieckförmige Oberflächenteil innerhalb der ersten Gruppe mit seinen Kanten Grenzen bildet und eine Außenkante umfasst» die im wesentlichen einer Kante in jedem anderen dreieckförmigen Oberflächenteil in der ersten Gruppe von dreieckförmigen Oberflächenteilen parallel ist und wobei die erste Gruppe von dreieckförmigen Oberflächen te ilen entlang einer ersten Richtung in der ersten Haupt-Oberfläche so angeordnet ist, daß jede Außenkante in jedem dreieckförmigen Oberflächenteil innerhalb der ersten Gruppe im wesentlichen zu der ersten Richtung parallel ist; eine zweite Gruppe von Bereichen des zweiten Leitfähigkeitstyps in dem Körper aus Halbleitermaterial in einer solchen Weise, daß sie die erste Haupt-Oberfläche in einer zweiten Gruppe von dreieckförmigen Oberflächenteilen durchschneiden, die in dieser ersten Haupt-Oberfläche vollständig voneinander getrennt sind und die durch ein zweites durch andere Teile des Körpers aus Halbleitermaterial gebildetes Oberflächengitter zumindest teilweise voneinander getrennt sind, wobei jeder dreieckförmige Oberflächenteil der zweiten Gruppe mit seinen Kanten Grenzen bildet und eine Außenkante umfasst, die im wesentlichen einer Kante in jedem anderen dreieckförmigen Oberflächenteil der zweiten Gruppe parallel ist, wobei die zweite Gruppe von dreieckförmigen Oberflächenteilen entlang der ersten Richtung so angeordnet ist, daß jede Außenkante in jedem dreieckförmigen Oberflächenteil der zweiten Gruppe im wesentlichen der ersten Richtung parallel ist und wobei die erste und zweite Gruppe von dreieckförmigen Oberflächenteilen zueinander benachbart sind aber in der ersten
    909829/0885 ,: ORIGINAL INSPECTED
    Haupt-Oberfläche durch Teile der ersten und zweiten Oberflächengitter voneinander so getrennt sind, daß eine Außenkante jedes dreieckförmigen Oberflächenteiles der ersten Gruppe durch den Abstand getrennt:der Außenkante eines dreieckförmigen Oberflachenteiles der zweiten Gruppe gerade gegenüberliegt;
    einen Steuerelektrodenbereich gegenüber der ersten Haupt-Oberfläche;
    eine erste Verbindungseinrichtung zum elektrischen Verbinden ausgewählter dreieckförmiger Oberflächenbereiche sowohl in der ersten als auch in der zweiten Gruppe von Bereichen; und
    eine zweite Verbindungseinrichtung, die sich in elektrischem Kontakt mit der ersten Haupt-Oberfläche befindet.
  4. 4. Halbleiteranordnung nach einem der Ansprüche 1-3, dadurch gekennzeichnet , daß der Steuerelektrodenbereich durch einen Leiter gebildet wird, der in Nachbarschaft zu der ersten Haupt-Oberfläche angeordnet ist.
  5. 5. Halbleiteranordnung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß der Steuerelektrodenbereich wenigstens teilweise durch Teile des Körpers aus Halbleitermaterial des ersten Leitfähigkeitstyps gebildet wird, welche Teile die Haupt-Oberfläche durchschneiden, wobei die ersten und zweiten Gruppen von Bereichen an die Bereiche des Körpers aus Halbleitermaterial des zweiten Leitfähigkeitstyps angrenzen und zusammen ausreichend sind, um den Steuerelektrodenbereich teilweise zu umgeben.
  6. 6. Halbleiteranordnung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die ersten und zweiten Verbindungseinrichtungen jeweils Teile aufweisen, die sich im allgemeinen längs der ersten Richtung erstrecken und auf wenigstens einer Isolierschicht zwischen den länglichen Teilen und dem Körper aus Halbleitermaterial angeordnet
    909829/0885
    ORIGINAL INSPECTED
    sind, wobei die länglichen Teile der ersten Verbindungseinrichtung einen Ohm'sehen Kontakt mit ausgewählten dreieckförmigen Oberflächenteilen über öffnungen in der Isolierschicht herstellen.
  7. 7. Halbleiteranordnung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die dreieckförmigen Oberflächenteile durch gleichschenklige Dreiecke gebildet werden.
  8. 8. Halbleiteranordnung nach einem der Ansprüche 1-3, gekennzeichnet durch wenigstens weiteren Transistor.
  9. 9. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet , daß der Leiter von der ersten Haupt-Oberfläche durch eine dünne Isolierschicht getrennt ist.
  10. 10. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet , daß der Leiter in gleichrichtendem Kontakt auf der ersten Haupt-Oberfläche angeordnet ist, um die ersten und zweiten Oberflächengitter mit der ersten und zweiten Gruppe von aneinandergrenzenden Bereichen zu definieren, wobei die erste Verbindungseinrichtung eine Quellen-Verbindungseinrichtung und die zweite Verbindungseinrichtung eine Senken-Verbindungseinrichtung ist und jede abwechselnd dreieckförmige Oberflächenteile in der ersten und zweiten Gruppe von Bereichen elektrischen miteinander verbindet.
  11. 11. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet , daß der Leiter in gleichrichtendem Kontakt auf der Haupt-Oberfläche angeordnet ist, um eine Gruppe von im wesentlichen übereinstimmenden Oberflächenteilen zu definieren, von denen jeder einen der dreieckförmigen
    909829/0885
    ORfGfNAL INSPECTED
    Oberflächenteile .in der ersten und zweiten Gruppe von Bereichen vollständig enthält, wobei die übereinstimmenden Oberflächenteile ebenfalls zumindest teilweise durch die ersten und zweiten Oberflächengitter getrennt "sind, die erste Verbindungseinrichtung eine Quellen-Verbindungseinrichtung und die zweite Verbindungseinrichtung eine Senkenverbindungseinrichtung darstellt, die Quellen-Verbindungseinrichtung jeden dreieckförmigen Oberflächenteil sowohl in der ersten als auch in der zweiten Gruppe von Bereichen elektrisch, miteinander verbindet und die Senken-Verbindungseinrichtung sich im elektrischen Kontakt mit dem ersten Oberflächengitter befindet und wobei die anderen Teile des die ersten und zweiten Oberflächengitter bildenden Körpers aus Halbleitermaterial vom zweiten Leitfähigkeitstyp sind und an die erste und zweite Gruppe von Bereichen angrenzen.
  12. 12. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet , daß die Teile des Körpers aus Halbleitermaterial, die den Steuerelektrodenbereich bilden, beim Durchschneiden der ersten Haupt-Oberfläche die ersten und zweiten Oberflächengitter bilden, wobei die erste Verbindungseinrichtung eine Quellen-Verbindungseinrichtung und die zweite Verbindungseinrichtung eine Senken-Verbindungseinrichtung darstellt und jede Verbindungseinrichtung dreieckförmige Oberflächenteile sowohl innerhalb der ersten als auch innerhalb der zweiten Gruppe von Bereichen abwechselnd elektrisch miteinander verbindet.
  13. 13. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet , daß die Teile des Körpers aus Halbleitermaterial, die den Steuerelektrodenbereich bilden, beim Durchschneiden der ersten Haupt-Oberfläche mehrere im wesentlichen übereinstimmende Oberflächenteile bilden, von denen jeder einen der dreieckförmigen Oberflächenteile in der ersten und zweiten Gruppe von Bereichen vollständig umfasst, wobei die übereinstimmenden Oberflächenteile zumindest teil-
    909829/0885
    weise durch die ersten und zweiten Oberflächengitter voneinander getrennt sind, die erste Verbindungseinrichtung eine Quellen-Verbindungseinrichtung und die zweite Verbindungseinrichtung eine Senken-Verbindungseinrichtung darstellt, die
    Quellen-Verbindungseinrichtung jeden dre}.eckförmigen Oberin
    flächenteil sowohl in der ersten als auchVder zweiten Gruppe von Bereichen elektrisch miteinander verbindet und die Senken-Verbindungseinrichtung sich im elektrischen Kontakt mit dem ersten Oberflächengitter befindet.
  14. 14. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet , daß die erste Verbindungseinrichtung eine Quellen-verbindungseinrichtung und die zweite Verbindungseinrichtung eine Senken-Verbindungseinrichtung darstellt, wobei jede Verbindungseinrichtung abwechselnd dreieckförmige Oberflächenteile sowohl in der ersten als auch in der zweiten Gruppe von Bereichen elektrisch mit einander verbindet und daß der Steuerelektrodenbereich gegenüber den ersten und zweiten Oberflächengittern angeordnet ist,
  15. 15, Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet , daß eine Gruppe von im wesentlichen übereinstimmenden Oberflächenteilen angeordnet ist, von denen jeder vollständig einer der dreieckförmigen Oberflächenteile . in der ersten und zweiten Gruppe von Bereichen enthält und die noch durch andere Teile des Körpers aus Halbleitermaterial gebildet werden, wobei die übereinstimmenden Oberflächenteile ebenfalls wenigstens teilweise durch die ersten und zweiten Oberflächengitter getrennt sind, die erste Verbindungseinrichtung eine Quellen-Verbindungseinrichtung und die zweiten Verbindungseinrichtung eine Senken-Verbin«*- dungseinrichtung darstellt, die Quellen-Verbindungseinrichtung jeden dreieckförmigen Oberflächenteil sowohl in der ersten als auch in der zweiten Gruppe von Bereichen elektrisch miteinander verbindet und die Senken-Verbindungseinrichtung
    909829/0885
    ORIGINAL INSPECTED
    sich im elektrischen Kontakt mit den ersten Oberflächengitter befindet und wobei der Steuerelektrodenbereich gegenüber der Vielzahl von im wesentlichen übereinstimmenden Oberflächenteilen angeordnet ist.
  16. 16. Halbleiteranordnung nach Anspruch 9, .dadurch gekennzeichnet , daß der Leiter aus Metall besteht.
  17. 17. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet , daß der Leiter aus Polysilizium und der Körper aus Halbleitermaterial aus Silizium besteht.
  18. 18. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet , daß die erste Verbindungseinrichtung eine Quellen-Verbindungseinrichtung und die zweite Verbindungseinrichtung eine Senken-Verbindungseinrichtung darstellt/ wobei jede Verbindungseinrichtung abwechselnd dreieckförmige Oberflächenteile sowohl in der ersten als auch in der zweiten Gruppe von Bereichen elektrisch miteinander verbindet, und daß der Steuerelektrodenbereich gegenüber dem ersten und zweiten Oberflächengitter benachbart angeordnet ist.
  19. 19. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet , daß die erste Verbindungseinrichtung eine Quellenverbindungseinrichtung und die zweite Verbindungseinrichtung eine Senken-Verbindungseinrichtung darstellt, wobei jede Verbindungseinrichtung abwechselnd dreieckförmige Oberflächenteile sowohl in der ersten als auch in der zweiten Vielzahl von Bereichen elektrisch miteinander verbindet, und daß der Steuerelektrodenbereich gegenüber den ersten und zweiten Oberflächengittern angeordnet ist.
    909829/0885
    ORIGINAL INSPECTED
    -S-
  20. 20. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet, , ' daß jene Bereiche mit durch die erste Verbindungseinrichtung miteinander verbundenen dreieckförmigen Oberflächenteilen· an anderen Oberflächenteilen als den dreieckförmigen Oberflächenteilen durch Umschließungsbereiche von einem dritten Leitfähigkeitstyp umgeben sind, die die erste Haupt-Oberfläche in ersten im wesentlichen übereinstimmenden Oberflächenteilen durchschneiden, welche jenen durch die erste Verbindungseinrichtung verbundenen dreieckförmigen Oberflächenteilen unmittelbar benachbart sind und diese enthalten, wobei die ersten übereinstimmenden Oberflächenteile vollständig und zumindest durch die ersten und zweiten Oberflächengitter teilweise getrennt sind und der erste Leitfähigkeitstyp dem zweiten Leitfähigkeitstyp entspricht, der dem dritten Leitfähigkeitstyp entgegengesetzt ist.
  21. 21. Halbleiteranordnung nach Anspruch 20, dadurch gekennzeichnet , daß die erste Verbindungseinrichtung eine Quellen-Verbindungseinrichtung und die zweite Verbindungseinrichtung eine Senken-Verbindungseinrichtung darstellt, wobei jede Verbindungseinrichtung abwechselnd die dreieckförmigen Oberflächenteile sowohl in der ersten als auch in der zweiten Gruppe von Bereichen elektrisch miteinander verbindet, und daß der Steuerelektrodenbereich gegenüber den ersten und zweiten Oberflächengittern angeordnet ist.
  22. 22. Halbleiteranordnung nach Anspruch 20, dadurch gekennzeichnet , daß eine Gruppe von zweiten im wesentlichen übereinstimmenden Oberflächenteilen angeordnet ist, von denen jeder vollständig einen der dreieckförmigen Oberflächenteile in der ersten und zweiten Gruppe von Bereichen und einen ersten übereinstimmenden Oberflächenteil enthält und die noch durch andere Teile des Körpers aus Halbleitermaterial gebildet werden, wobei die zweiten Über-
    909829/0885
    einstimmenden Oberflächenteile ebenfalls wenigstens teilweise durch die ersten und zweiten Oberflächengitter getrennt sind, die erste Verbindungseinrichtung eine Quellen-Verbindungseinrichtung und die zweite Verbindungseinriahtung eine Senken-Verbindungseinrichtung darstellt, die Quellen-Verbindungseinrichtung jeden dreieckförmigen Oberflächtenteil sowohl in der ersten als auch in der. zweiten Gruppe von Bereichen elektrisch miteinander verbindet und die Senken-Verbindungseinrichtung sich im elektrischen Kontakt mit dem ersten Oberflächengitter befindet und wobei der Steuerelektrodenbereich gegenüber der Gruppe von zweiten im wesentlichen übereinstimmenden Oberflächenteilen angeordnet ist.
  23. 23. Kalbleiteranordnung nach einem der Ansprüche 1-3, gekennzeichnet durch eine Trennoberfläche in Form einer Oberflächennut in dem Körper aus Halbleitermaterial.
    309829/0885
DE19792901510 1978-01-16 1979-01-16 Halbleiteranordnung Withdrawn DE2901510A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/869,981 US4148047A (en) 1978-01-16 1978-01-16 Semiconductor apparatus

Publications (1)

Publication Number Publication Date
DE2901510A1 true DE2901510A1 (de) 1979-07-19

Family

ID=25354548

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792901510 Withdrawn DE2901510A1 (de) 1978-01-16 1979-01-16 Halbleiteranordnung

Country Status (3)

Country Link
US (1) US4148047A (de)
JP (1) JPS5548968A (de)
DE (1) DE2901510A1 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK157272C (da) * 1978-10-13 1990-04-30 Int Rectifier Corp Mosfet med hoej effekt
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US4256979A (en) * 1978-12-26 1981-03-17 Honeywell, Inc. Alternating polarity power supply control apparatus
US4256977A (en) * 1978-12-26 1981-03-17 Honeywell Inc. Alternating polarity power supply control apparatus
US4256978A (en) * 1978-12-26 1981-03-17 Honeywell Inc. Alternating polarity power supply control apparatus
US4735914A (en) * 1979-03-28 1988-04-05 Honeywell Inc. FET for high reverse bias voltage and geometrical design for low on resistance
US5130767C1 (en) * 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
US5008725C2 (en) * 1979-05-14 2001-05-01 Internat Rectifer Corp Plural polygon source pattern for mosfet
US4280069A (en) * 1979-07-02 1981-07-21 Honeywell Inc. Field effect transistor device means control system
US4283638A (en) * 1979-07-23 1981-08-11 Honeywell Inc. Field effect transistor switched temperature control circuit
US4359654A (en) * 1980-01-28 1982-11-16 Honeywell Inc. Alternating polarity power supply control apparatus
US4379305A (en) * 1980-05-29 1983-04-05 General Instrument Corp. Mesh gate V-MOS power FET
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
DE3103444A1 (de) * 1981-02-02 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand
US4677452A (en) * 1981-10-26 1987-06-30 Intersil, Inc. Power field-effect transistor structures
FR2537780A1 (fr) * 1982-12-08 1984-06-15 Radiotechnique Compelec Dispositif mos fet de puissance a structure plane multicellulaire
JPS59210668A (ja) * 1983-05-16 1984-11-29 Fujitsu Ltd 半導体装置
US4622569A (en) * 1984-06-08 1986-11-11 Eaton Corporation Lateral bidirectional power FET with notched multi-channel stacking and with dual gate reference terminal means
JPS61195807A (ja) * 1985-02-26 1986-08-30 株式会社　スリ−ボンド Ｕ字溝用蓋の製造方法
US4779218A (en) * 1985-09-04 1988-10-18 Jauch Jeremy P Complex arithmetic unit
US4836861A (en) * 1987-04-24 1989-06-06 Tactical Fabs, Inc. Solar cell and cell mount
US4922311A (en) * 1987-12-04 1990-05-01 American Telephone And Telegraph Company Folded extended window field effect transistor
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5192989A (en) * 1989-11-28 1993-03-09 Nissan Motor Co., Ltd. Lateral dmos fet device with reduced on resistance
DE69223128T2 (de) * 1991-07-26 1998-07-09 Denso Corp Verfahren zur herstellung vertikaler mosfets
US6015737A (en) * 1991-07-26 2000-01-18 Denso Corporation Production method of a vertical type MOSFET
US6603173B1 (en) 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
JPH0649801A (ja) * 1992-07-15 1994-02-22 Railway Technical Res Inst 弾性体を取り付けたまくらぎの製造方法
FR2705173B1 (fr) * 1993-05-10 1995-07-28 Sgs Thomson Microelectronics Composant limiteur de courant serie.
US5412239A (en) * 1993-05-14 1995-05-02 Siliconix Incorporated Contact geometry for improved lateral MOSFET
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
US5701023A (en) * 1994-08-03 1997-12-23 National Semiconductor Corporation Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness
US5777360A (en) * 1994-11-02 1998-07-07 Lsi Logic Corporation Hexagonal field programmable gate array architecture
US5631581A (en) * 1995-05-10 1997-05-20 Lsi Logic Corporation Microelectronic integrated circuit including triangular semiconductor "and" gate device
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices
FR2752337B1 (fr) * 1996-08-06 1998-10-30 Motorola Semiconducteurs Transistor metal-oxyde-semiconducteur du type horizontal a double diffusion
JP3342412B2 (ja) 1997-08-08 2002-11-11 三洋電機株式会社 半導体装置およびその製造方法
US6229163B1 (en) * 1998-11-20 2001-05-08 Fairchild Semiconductor Corp. Very high aspect ratio semiconductor devices using fractal based topologies
US7254243B2 (en) * 2004-08-10 2007-08-07 Anthony Bongiovi Processing of an audio signal for presentation in a high noise environment
JP5140962B2 (ja) * 2005-10-28 2013-02-13 日亜化学工業株式会社 窒化物半導体基板の製造方法
CN1996593B (zh) * 2006-01-04 2010-05-12 中芯国际集成电路制造(上海)有限公司 利用浮动和/或偏置多晶硅区域的静电保护系统和方法
CN100561738C (zh) * 2006-06-12 2009-11-18 中芯国际集成电路制造(上海)有限公司 利用多晶硅区的i/o esd保护的系统和方法
CN102110671B (zh) 2009-12-29 2013-01-02 中芯国际集成电路制造(上海)有限公司 静电放电保护装置
US8836029B2 (en) * 2012-02-29 2014-09-16 Smsc Holdings S.A.R.L. Transistor with minimized resistance

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783349A (en) * 1971-05-25 1974-01-01 Harris Intertype Corp Field effect transistor
US4015278A (en) * 1974-11-26 1977-03-29 Fujitsu Ltd. Field effect semiconductor device

Also Published As

Publication number Publication date
JPS5548968A (en) 1980-04-08
US4148047A (en) 1979-04-03

Similar Documents

Publication Publication Date Title
DE2901510A1 (de) Halbleiteranordnung
DE19701189B4 (de) Halbleiterbauteil
DE2954481C2 (de) Leistungs-mosfet-anordnung.
DE2901511A1 (de) Halbleiteranordnung
DE4037876C2 (de) Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3816002C2 (de)
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE2901512A1 (de) Halbleiteranordnung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE1764491B2 (de) Mehrkanalfeldeffekthalbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE4107909A1 (de) Halbleitervorrichtung und herstellungsverfahren hierfuer
DE2214935A1 (de) Integrierte Halbleiterschaltung
DE19900313A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE4102192C2 (de) Halbleitervorrichtung mit hoher Stromstoßfestigkeit
DE112018000517T5 (de) Halbleitervorrichtung
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE1437435B2 (de) Hochfrequenzverstärker mit Feldeffekttransistor
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee