DE2926874A1 - Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie - Google Patents

Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie

Info

Publication number
DE2926874A1
DE2926874A1 DE19792926874 DE2926874A DE2926874A1 DE 2926874 A1 DE2926874 A1 DE 2926874A1 DE 19792926874 DE19792926874 DE 19792926874 DE 2926874 A DE2926874 A DE 2926874A DE 2926874 A1 DE2926874 A1 DE 2926874A1
Authority
DE
Germany
Prior art keywords
layer
areas
diffused
gate
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792926874
Other languages
English (en)
Other versions
DE2926874C2 (de
Inventor
Dietrich Dr Ing Widmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19792926874 priority Critical patent/DE2926874A1/de
Priority to EP80103196A priority patent/EP0022474B1/de
Priority to US06/157,495 priority patent/US4356622A/en
Priority to JP9050480A priority patent/JPS5613757A/ja
Publication of DE2926874A1 publication Critical patent/DE2926874A1/de
Application granted granted Critical
Publication of DE2926874C2 publication Critical patent/DE2926874C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/934—Sheet resistance, i.e. dopant parameters

Description

I»·
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und MUnohen VPA ,g p7OB3BRD
Verfahren zum Herstellen von niederohmigen, diffundierten Bereichen bei der Silizium-Gate-Technologie.
Die vorliegende Patentanmeldung betrifft ein Verfahren zum Herstellen von niederohmigen, als stromzuführende Bahnen in integrierten MOS-Halbleiterschaltungen zu verwendende, diffundierte Bereiche bei der Silizium-Gate-Technologie, wobei der Schichtwiderstand dieser Bereiche durch eine oberflächliche Metallsilizid-Bildung herabgesetzt wird.
In komplexen MOS-Schaltungen werden häufig, z. B. bei dynamischen RAM (random-access-memory)-Schaltungen die bei der Source-Drain-Dotierung entstehenden diffundierten Bereiche als stromzuführende Bahnen verwendet. Der Schichtwiderstand solcher Bereiche hat bei kleiner Eindringtiefe des Dotierstoffes von z. B. ca. 0,5 /um eine untere Grenze bei ca. 15.0-/D . Dieser Wert kann für den beanspruchten Zweck zu hoch sein; gewünscht werden in manchen Fällen nur wenige ji /d .
Edt 1 Plr/28.6.1979
030064/034 4
- ;> - VPA 79 P 7 O 8 8 BRD
Aus dem Bell System Techn. Journal 47 (1968) S. 195 (Lepselter) ist "bekannt, Silizium-Schottky-Barrier-Dioden mit Platinsilizid-Kontakten und diffundierten Schutzringen herzustellen und dadurch die Schaltgeschwindigkeiten dieser Dioden wesentlich zu erhöhen.
Diese Platinsilizid-Technologie wird in einem Aufsatz von C. E. Weitzel und D. J. Tanguay in Proceedings Electrochem. Soc. Spring Meeting (Mai 1978) auf den Seiten 683 bis 685 für die Herstellung von Platinsilizid/ Polysilizium-Gate-MOS-Transistoren benutzt, um den Schichtwiderstand von dotierten, polykristallinen Bereichen durch eine oberflächliche Platinsilizidbildung um etwa eine Größenordnung herabzusetzen. Will man entsprechend eine solche Silizidschicht auch auf den einkristallinen diffundierten Bereichen erzeugen, so bereitet dies beim Silizium-Gate-Prozeß insofern Schwierigkeiten, weil dabei Kurzschlüsse zwischen den einkristallinen diffundierten Bereichen und den polykristallinen Gate-Elektrodenbereichen entstehen können, die nur ca. 50 mn (dies entspricht der Gateoxiddicke) voneinander entfernt sind. ·
Die Aufgabe, die der Erfindung zugrundeliegt, besteht deshalb darin, ein MOS-Verfahren anzugeben, bei dem solche Kurzschlüsse nicht auftreten können und bei dem trotzdem Schichtwiderstände der diffundierten Bereiche erzielt werden können, die im Bereich von wenigen -Ω./Ο liegen.
30
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß die auf der dotierten Polysiliziumschicht vor der Gateoxidation erzeugten Metallsilizidschicht mit einer zusätzlich aufgebrachten Siliziumoxidschicht so strukturiert wird, daß die diffundierten Bereiche von dieser Dreifachschicht (SiO2- M
030064/0344
* 6* 73 P 7 G 3 8 BRD
- ? - VPA
tallsilizid-Polysilizium) bedeckt bleiben und daß anschließend die Gateoxidation durchgeführt wird.
Dabei liegt es im Rahmen des Erfindungsgedankens, folgende Verfahrensschritte nacheinander durchzuführen:
a) Abscheidung einer polykristallinen Siliziumschicht eines zweiten Leitungstyps auf einem einkristallinen Siliziumsubstrat eines ersten Leitungstyps,
b) Abscheidung einer die Silizide bildenden Metallschicht und Überführung der oberflächennahen Zone der polykristallinen Siliziumschicht in eine Metallsilizidschicht,
c) ganzflächige Abscheidung einer Siliziumdioxidschicht,
d) Strukturierung der Dreifachschicht: SiOp-Metallsilizid -polykristalline Siliziumschicht so, daß die diffundierten, einkristallinen Bereiche bedeckt bleiben,
e) Herstellung des Gateoxids durch thermische Oxidation,
f) Ätzung von Kontaktlöchern zu den diffundierten Bereichen,
g) ganzflächige Abscheidung einer undotierten polykristallinen Siliziumschicht,
h) lokale Oxidation der Polysiliziumschicht unter Verwendung einer Nitridmaske mit Ausnahme der Gatebereiche und der Kontaktlöcher zu den diffundierten Bereichen,
i) Dotierung des Polysiliziums mit einem Dotierstoff des zweiten Leitungstyps,
030064/0344
_ υ _ VPA 79 P 7 O 8 8 BRD
j) Erzeugung der metallischen Leitbahnen.
Weitere Ausgestaltungen der Erfindung sind aus den Unteransprüchen zu entnehmen.
5
Anhand eines Ausführungsbeispiels und der Figuren 2 bis 4, welche die beim Prozeß in den verschiedenen Stadien entstehenden Strukturen schematisch darstellen, wird im folgenden das Verfahren nach der Lehre der Erfindung noch näher erläutert. Die Figur 1 zeigt im Schnittbild einen Ausschnitt eines nach dem herkömmlichen Silizium-Gate-Prozeß unter Verwendung von Metallsiliziden hergestellten Transistors. Wie aus der Figur 1 zu entnehmen ist, besteht an der mit dem Pfeil 10 gekennzeichneten Stelle durch die gebildete Metallsilizidschicht 11 Kurzschlußgefahr zwischen dem einkristallinen Siliziumbereich 12 und der auf dem Gateoxid 13 abgeschiedenen Poiysiliziumschicht 14.
Zur Vermeidung dieser Kurzschlußgefahr wird erfindungsgemäß folgender, durch nur vier Maskierungsschritte gekennzeichneter n-Kanal-MOS-Herstellprozeß vorgeschlagen:
Figur 2: Auf einer p-dotierten einkristallinen Siliziumsubstratscheibe 1 wird ganzflächig eine η-dotierte polykristalline Siliziumschicht 2 von 0,2 /um Dicke und einem spezifischen Widerstand von 200xx-/o durch ein CVD-Verfahren (chemical-vapour-deposition) niedergeschlagen. Dann wird darauf durch Aufdampfen oder Aufstäuben eine aus Platin, Wolfram oder Molybdän bestehende Metallschicht (3) in ca. 0,1 pm Dicke niedergeschlagen und durch Temperung in Inertgasatmosphäre bei 600° bis 8000C in eine Metallsilizidschicht 3 mit einem Schichtwiderstand von nur wenigen ,a/ D übergeführt. Bei dieser Temperaturbehandlung werden etwa 0,1 /um der 0,2 /um dicken Polysiliziumschicht 2 in die Silizidschicht
030064
-I- TCA 73 P 7 O 3 3 BRD
übergeführt. Dann wird ganzflächig eine ca. 0,3 /um dicke SiOp-Schicht 4 durch ein CVD-Verfahren niedergeschlagen. Diese Schichtenfolge (Polysilizium 2, Metallsilizidschicht 3 und SiOp-Schicht 4) -wird mittels einer Ätzmaske
(1. Maske) so strukturiert, daß die Dreifachschicht dort erhalten "bleibt, v/o die einkristalline^ diffundierten Bereiche (8) gewünscht werden (siehe Figur 2).
Figur 3: die in Figur 2 dargestellte Anordnung wird einer thermischen Oxidation zur Gateoxidbildung unterworfen, wobei eine Gateoxidschicht 5 in einer Dicke von 20 bis 60 nm entsteht. Gleichzeitig wächst auch eine SiOp-Schicht 6 an den Polysiliziumflanken 2 und an den Flanken der Silizidschicht 3. Außerdem werden die η-dotierten Bereiche 8 erzeugt. Zur Kontaktlochätzung werden mittels einer Fotolackmaske (zweite Maske) an denjenigen Stellen Löcher (7) in das Gateoxid 5 geätzt, an denen Kontakte zu den diffundierten Bereichen (8) vorgesehen sind. Wie aus Figur 3 zu entnehmen ist, ragt ein Teil der Kontaktlochfläche (7) über den betreffenden diffundierten Bereich (8) über, ohne daß die ca. 0,3 /um dicke SiOp-Schicht 4 dort ganz durchgeätzt zu werden braucht. Die Pfeile 7 zeigen die Ränder des Kontaktloches an.
Figur 4: Nach dem Abscheiden einer undotierten 0,1 /um bis 0,5 /um dicken Polysiliziumschicht 9 erfolgt die lokale Oxidation des Polysilizium (9) mit Hilfe von z. B. Siliziumnitrid (dritte Maske, nicht dargestellt), wobei das Polysilizium 9 am Ort der Gatebereiche (5) und der Kontaktlöcher 7 zu den n+-diffundierten Bereichen 8 stehen bleibt. An den übrigen Stellen wird das Polysilizium (9) in ganzer Dicke in eine SiOg-Schicht 15 umgewandelt.
Nach der Nitridätzung, d. h. vor dem Entfernen der Lackmaske (dritte Maske) kann, falls erforderlich, Bor zur Einstellung der Feldoxid-Einsatzspannung implantiert wer-
030064/0344
_ g _ ,„. 79 P7 9S8BRD
den, wodurch die Zonen 16 im Substrat 1 entstehen.
Falls erwünscht, kann auch durch Implantation einer entsprechenden Dosis von Fremdatomen, z. B. von Bor, Phosphor oder Arsen, durch Erzeugen einer Kanalzone 17 unter dem Gateoxid 5 die Einsatzspannung der Transistoren eingestellt werden. Abschließend erfolgt die Dotierung des Polysiliziums 9 mit Phosphor oder Arsen, wodurch auch der unter dem Kontaktloch 7 liegende Teil 18 des n+-diffundierten Bereichs 8 entsteht. Bei der Erzeugung der metallischen Leitbahnen (Maske 4) ist es nicht erforderlich, daß die Polysiliziuminseln 9 ganz von Metall bedeckt sind. Dieser Verfahrensschritt ist in den Figuren der besseren Übersicht wegen nicht mehr dargestellt.
9 Patentansprüche
4 Figuren
030064/0344
ee

Claims (9)

  1. vpA 79 P 7 O 3 3 BRD
    Patentansprüche.
    Verfahren zum Herstellen von niederohmigen, als stromzuführende Bahnen in integrierten MOS-Halbleiterschaltungen zu verwendenden diffundierten Bereichen bei der Silizium-Gate-Technologie, wobei der Schichtwiderstand dieser Bereiche durch eine oberflächliche Metallsilizidbildung herabgesetzt wird, dadurch gekennzeichnet, daß die auf der dotierten Polysiliziumschicht vor der Gateoxidation erzeugte Metallsilizidschicht mit einer zusätzlich aufgebrachten Siliziumdioxidschicht so strukturiert wird, daß die diffundierten Bereiche von dieser Dreifachschicht bedeckt bleiben und daß anschließend die Gateoxidation durchgeführt wird.
  2. 2. Verfahren nach Anspruch 1, gekennzeichnet durch folgende Verfahrensschritte:
    a) Abscheidung einer polykristallinen Siliziumschicht 20. eines· zweiten Leitungstyps auf einem einkristallinen Siliziumsubstrat eines ersten Leitungstyps,
    b) Abscheidung einer die Silizide bildenden Metallschicht und Überführung der oberflächennahen Zone der polykristallinen Siliziumschicht in eine Metallsilizidschicht,
    c) ganzflächige Abscheidung einer Siliziumdioxidschicht,
    d) Strukturierung der Dreifachschicht SiOp - Metallsilizid - polykristallines Siliziumschicht so, daß die diffundierten, einkristallinen Bereiche bedeckt bleiben,
    e) Herstellung des Gateoxids durch thermische Oxidation,
    G30064/0344
    ORIGINAL INSPECTED
    - 2 - VPA 79 P 7 O 8 8 BRD
    f) Ätzung von Kontaktlöchern zu den diffundierten Bereichen,
    g) ganzflächige Abscheidung einer undotierten polykristallinen Siliziumschicht,
    h) lokale Oxidation der Polysiliziumschicht unter Verwendung einer Nitridmaske mit Ausnahme der Gatebereiche und der Kontaktlöcher zu den diffundierten Bereichen,
    i) Dotierung des Polysiliziums mit einem Dotierstoff des zweiten Leitungstyps,
    j) Erzeugung der metallischen Leifbahnen.
  3. 3. Verfahren nach Anspruch 1 und/οder 2, dadurch gekennzeichnet , daß die dotierte polykristalline Siliziumschicht in einer Schichtdicke von ca. 0,2 /um abgeschieden wird.
  4. 4. Verfahren .nach Anspruch 1 bis 3, dadurch gekennzeichnet , daß als silizidbildende Metallschicht eine Platin-, Wolfram- oder Molybdänschicht, vorzugsweise in einer Schichtdicke von ca. 0,1 /um, abgeschieden und in eine Silizidschicht überführt wird.
  5. 5. Verfahren nach Anspruch 4, dadurch g e kennzeichnet , daß die Silizidbildung in Inertgasatmosphäre bei 600 bis 8000C durchgeführt wird.
  6. 6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet , daß die Schichtdicke der zusätzlich aufgebrachten SiO2-3chicht auf einen Bereich von 0,2 - 0,5 /um, vorzugsweise auf 0,3 /um, ein-
    030064Λ0344
    - 3 - VPA 79 P 7 0 8 8 BRO
    gestellt wird.
  7. 7. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet , daß die Gateoxiddicke auf 20 bis 60 nm eingestellt wird.
  8. 8. Verfahren nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß nach der Nitridätzung zur Einstellung der Gateoxideinsatzspannung Dotierstoff des ersten Leitungstyps implantiert wird.
  9. 9. Verfahren nach Anspruch 1 bis 8, dadurch gekennzeichnet , daß zur Einstellung der Einsatzspannung der Transistoren vor dem Verfahrensschritt i) eine Implantation von vorzugsweise aus Bor, Phosphor oder Arsen bestehenden Fremdatomen durchgeführt wird.
    030064/0 344
DE19792926874 1979-07-03 1979-07-03 Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie Granted DE2926874A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19792926874 DE2926874A1 (de) 1979-07-03 1979-07-03 Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
EP80103196A EP0022474B1 (de) 1979-07-03 1980-06-09 Verfahren zum Herstellen von niederohmigen, diffundierten Bereichen bei der Silizium-Gate-Technologie
US06/157,495 US4356622A (en) 1979-07-03 1980-06-09 Method of producing low-resistance diffused regions in IC MOS semiconductor circuits in silicon-gate technology metal silicide layer formation
JP9050480A JPS5613757A (en) 1979-07-03 1980-07-02 Method of manufacturing low resistance diffused region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792926874 DE2926874A1 (de) 1979-07-03 1979-07-03 Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie

Publications (2)

Publication Number Publication Date
DE2926874A1 true DE2926874A1 (de) 1981-01-22
DE2926874C2 DE2926874C2 (de) 1988-07-07

Family

ID=6074825

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792926874 Granted DE2926874A1 (de) 1979-07-03 1979-07-03 Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie

Country Status (4)

Country Link
US (1) US4356622A (de)
EP (1) EP0022474B1 (de)
JP (1) JPS5613757A (de)
DE (1) DE2926874A1 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737888A (en) * 1980-08-19 1982-03-02 Mitsubishi Electric Corp Photo detector
US4654680A (en) * 1980-09-24 1987-03-31 Semiconductor Energy Laboratory Co., Ltd. Sidewall gate IGFET
JPS57194567A (en) * 1981-05-27 1982-11-30 Hitachi Ltd Semiconductor memory device
US4518981A (en) * 1981-11-12 1985-05-21 Advanced Micro Devices, Inc. Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
US4700215A (en) * 1981-11-19 1987-10-13 Texas Instruments Incorporated Polycide electrodes for integrated circuits
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
JPS58140781A (ja) * 1982-02-17 1983-08-20 株式会社日立製作所 画像表示装置
JPS58175846A (ja) * 1982-04-08 1983-10-15 Toshiba Corp 半導体装置の製造方法
DE3322669C2 (de) * 1982-07-08 1986-04-24 General Electric Co., Schenectady, N.Y. Verfahren zum Herstellen einer Halbleitervorrichtung mit isolierten Gateelektroden
DE3304588A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von mos-transistoren mit flachen source/drain-gebieten, kurzen kanallaengen und einer selbstjustierten, aus einem metallsilizid bestehenden kontaktierungsebene
US4569122A (en) * 1983-03-09 1986-02-11 Advanced Micro Devices, Inc. Method of forming a low resistance quasi-buried contact
US4532697A (en) * 1983-12-02 1985-08-06 At&T Bell Laboratories Silicon gigabit metal-oxide-semiconductor device processing
US4693925A (en) * 1984-03-01 1987-09-15 Advanced Micro Devices, Inc. Integrated circuit structure having intermediate metal silicide layer
US4581815A (en) * 1984-03-01 1986-04-15 Advanced Micro Devices, Inc. Integrated circuit structure having intermediate metal silicide layer and method of making same
US4878097A (en) * 1984-05-15 1989-10-31 Eastman Kodak Company Semiconductor photoelectric conversion device and method for making same
US4549927A (en) * 1984-06-29 1985-10-29 International Business Machines Corporation Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices
SE453547B (sv) * 1985-03-07 1988-02-08 Stiftelsen Inst Mikrovags Forfarande vid framstellning av integrerade kretsar der pa en substratplatta ledare och s k gate-strukturer uppbygges
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
US4650696A (en) * 1985-10-01 1987-03-17 Harris Corporation Process using tungsten for multilevel metallization
EP0221351B1 (de) * 1985-10-22 1991-09-25 Siemens Aktiengesellschaft Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement
US4752813A (en) * 1986-08-08 1988-06-21 International Business Machines Corporation Schottky diode and ohmic contact metallurgy
KR900008868B1 (ko) * 1987-09-30 1990-12-11 삼성전자 주식회사 저항성 접촉을 갖는 반도체 장치의 제조방법
US4987471A (en) * 1988-03-30 1991-01-22 At&T Bell Laboratories High-speed dielectrically isolated devices utilizing buried silicide regions
US4839309A (en) * 1988-03-30 1989-06-13 American Telephone And Telegraph Company, At&T Technologies, Inc. Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion
JPH02266562A (ja) * 1989-04-06 1990-10-31 Ricoh Co Ltd 半導体集積回路装置
US4985740A (en) * 1989-06-01 1991-01-15 General Electric Company Power field effect devices having low gate sheet resistance and low ohmic contact resistance
JP3127455B2 (ja) * 1990-08-31 2001-01-22 ソニー株式会社 半導体装置の製法
US5371391A (en) * 1991-12-20 1994-12-06 Nippon Steel Corporation MOS semiconductor device and method of fabricating the same
JPH05222394A (ja) * 1991-12-20 1993-08-31 Kao Corp パーム核油脂肪酸又はパーム油脂肪酸の製造方法、並びに該脂肪酸を使用した石鹸の製造方法
US5571733A (en) * 1995-05-12 1996-11-05 Micron Technology, Inc. Method of forming CMOS integrated circuitry
US5708291A (en) * 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US6337507B1 (en) * 1995-09-29 2002-01-08 Intel Corporation Silicide agglomeration fuse device with notches to enhance programmability
JP3399186B2 (ja) * 1995-10-13 2003-04-21 ソニー株式会社 不揮発性半導体記憶装置の製造方法
JPH10340909A (ja) 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
US6096591A (en) * 1997-06-30 2000-08-01 Advanced Micro Devices, Inc. Method of making an IGFET and a protected resistor with reduced processing steps
US6027964A (en) * 1997-08-04 2000-02-22 Advanced Micro Devices, Inc. Method of making an IGFET with a selectively doped gate in combination with a protected resistor
US6004849A (en) * 1997-08-15 1999-12-21 Advanced Micro Devices, Inc. Method of making an asymmetrical IGFET with a silicide contact on the drain without a silicide contact on the source
JPH11265987A (ja) 1998-01-16 1999-09-28 Oki Electric Ind Co Ltd 不揮発性メモリ及びその製造方法
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7180102B2 (en) * 2003-09-30 2007-02-20 Agere Systems Inc. Method and apparatus for using cobalt silicided polycrystalline silicon for a one time programmable non-volatile semiconductor memory
US7081655B2 (en) * 2003-12-03 2006-07-25 Advanced Micro Devices, Inc. Formation of abrupt junctions in devices by using silicide growth dopant snowplow effect
KR101898027B1 (ko) 2011-11-23 2018-09-12 아콘 테크놀로지스 인코포레이티드 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3460007A (en) * 1967-07-03 1969-08-05 Rca Corp Semiconductor junction device
DE1927645B2 (de) * 1968-06-05 1972-10-26 Matsushita Electronics Corp., Osaka (Japan) Verfahren zum Herstellen eines MOS-Feldeffekttransistors
US3574010A (en) * 1968-12-30 1971-04-06 Texas Instruments Inc Fabrication of metal insulator semiconductor field effect transistors
US3667008A (en) * 1970-10-29 1972-05-30 Rca Corp Semiconductor device employing two-metal contact and polycrystalline isolation means
JPS4859781A (de) * 1971-11-25 1973-08-22
JPS567304B2 (de) * 1972-08-28 1981-02-17
US3918149A (en) * 1974-06-28 1975-11-11 Intel Corp Al/Si metallization process
US4069067A (en) * 1975-03-20 1978-01-17 Matsushita Electric Industrial Co., Ltd. Method of making a semiconductor device
JPS5265683A (en) * 1975-11-28 1977-05-31 Hitachi Ltd Production of insulated gate type mis semiconductor device
JPS52119186A (en) * 1976-03-31 1977-10-06 Nec Corp Manufacture of semiconductor
US4151631A (en) * 1976-09-22 1979-05-01 National Semiconductor Corporation Method of manufacturing Si gate MOS integrated circuit
JPS5917852B2 (ja) * 1977-02-07 1984-04-24 日本電気株式会社 半導体装置
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
DE2815605C3 (de) * 1978-04-11 1981-04-16 Siemens AG, 1000 Berlin und 8000 München Halbleiterspeicher mit Ansteuerleitungen hoher Leitfähigkeit

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
US-Z.: IBM Techn. Discl. Bull., Vol. 17, No. 6, November 1974, S. 1831-1833 *
US-Z.: IBM Techn. Discl. Bull., Vol. 20, No. 1, Juni 1977 *
US-Z.: IEEE Transactions on Electron Devices, Vol. ED-26, No. 4, April 1979, S. 385-389 *

Also Published As

Publication number Publication date
EP0022474B1 (de) 1983-01-12
EP0022474A1 (de) 1981-01-21
DE2926874C2 (de) 1988-07-07
JPS5613757A (en) 1981-02-10
US4356622A (en) 1982-11-02

Similar Documents

Publication Publication Date Title
EP0022474B1 (de) Verfahren zum Herstellen von niederohmigen, diffundierten Bereichen bei der Silizium-Gate-Technologie
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
EP0101000B1 (de) Integrierte Bipolar- und Mos-Transistoren enthaltende Halbleiter-schaltung auf einem Chip und Verfahren zu ihrer Herstellung
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
EP0118709A2 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE3345988A1 (de) Halbleitervorrichtung mit einem druckfuehler sowie verfahren zu ihrer herstellung
DE3314450A1 (de) Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2247975B2 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
EP1138085A2 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0226890A1 (de) Verfahren zum Herstellen von selbstjustierten Bipolar-Transistorstruksturen mit reduziertem Basisbahnwiderstand
DE4006299C2 (de) Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung
DE19506155A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10156442A1 (de) Halbleitervorrichtung
WO2003015163A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE10058031B4 (de) Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
DE3304642A1 (de) Integrierte halbleiterschaltung mit bipolartransistor-strukturen und verfahren zu ihrer herstellung
DE3545244A1 (de) Strukturierter halbleiterkoerper
DE2535272A1 (de) Festkoerperbauelement-herstellungsverfahren
EP0100999B1 (de) Integrierte Halbleiterschaltung mit bipolaren Bauelementen und Schottkydioden sowie Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee