DE2938374A1 - Programmierbare logische schaltung - Google Patents

Programmierbare logische schaltung

Info

Publication number
DE2938374A1
DE2938374A1 DE19792938374 DE2938374A DE2938374A1 DE 2938374 A1 DE2938374 A1 DE 2938374A1 DE 19792938374 DE19792938374 DE 19792938374 DE 2938374 A DE2938374 A DE 2938374A DE 2938374 A1 DE2938374 A1 DE 2938374A1
Authority
DE
Germany
Prior art keywords
matrix
output
programmable logic
output lines
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792938374
Other languages
English (en)
Other versions
DE2938374C2 (de
Inventor
William Thomas Devine
William Gianopulos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2938374A1 publication Critical patent/DE2938374A1/de
Application granted granted Critical
Publication of DE2938374C2 publication Critical patent/DE2938374C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
    • H03K19/1772—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register with synchronous operation of at least one of the logical matrixes

Description

Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
nei/sp Programmierbare logische Schaltung
Die vorliegende Erfindung betrifft die Stromanschaltung an programmierbare Schaltungen zur Ausführung logischer Funktionen gemäß Oberbegriff des Anspruches 1.
Die Ausführung logischer Funktionen in Matrizen aus identijsehen Schaltelementen, die jeweils an einem eindeutigen !Schnittpunkt von Eingangs- und Ausgangsleitungen liegen, ist !allgemein bekannt. Eine solche programmierbare logische Schaltung, kurz PLA genannt, ist z. B. in der US-Patentschrift 39 87 287 beschrieben. Hier wird ein Eingangssignal Decodierern zugeführt, die Min-Terme erzeugen, die sie einer ersten j sogenannten UND-Matrix zuführen. Die Ausgänge dieser UND-Ma- !trix oder die Produktterme werden einer zweiten sogenannten
iODER-Matrix eingespeist, deren Ausgangssignale dann an Verrie-Igelungen gegeben werden, so daß sie zu einem späteren Zeitpunkt als Eingangswerte für dieselbe PLA zur Ausführung einer zweiten logischen Funktion verwendet werden können.
Bisher erfolgte die Stromversorgung der Schaltungen auf die j verschiedenste Art. Ein Stromversorgungsschema besteht in der j statischen Stromversorgung von UND- und ODER-Schaltungen, jd. h., wenn die PLA einmal mit Strom versorgt wird, werden die
jUND-Schaltungen und ODER-Schaltungen kontinuierlich mit einer IErregungsspannung gespeist, wobei es keine Rolle spielt, ob sie eine logische Funktion ausführen oder nicht. Das führt natürlich zu einem hohen Stromverbrauch, so daß Prinzipien für die dynamische Stromversorgung der Schaltungen entwickelt wurden. Bei den dynamischen Stromversorgungsschemata werden im 'allgemeinen eine von beiden Schaltungen oder beide Schaltungen
κι 976 012 0 3 0 0 1 7/ 0 6 5 3
!abgeschaltet gehalten, bis sie benutzungsbereit sind. Dann |wird der Schaltung ein Taktsignal zugeführt und Schalter weriden betätigt, so daß Strom zu den Schaltungen in der PLA flieißen kann. Die dynamische Stromversorgung der UND- und ODER-iSchaltungen scheint zwar den niedrigsten Stromverbrauch zu garantieren, jedoch auch bei der dynamischen Stromversorgung können die Schaltungen nicht jedes Mal eine nützliche logische Funktion ausführen, wenn sie mit Strom gespeist werden. Bei derartigen Schemata werden außerdem die Vorteile der dynamischen Stromversorgung teilweise wieder ausgeglichen durch die 'zusätzlichen Schaltungen, die für die Erzeugung mehrerer überlappender Taktsignale für eine derartige Stromversorgung erforderlich sind. Wenn zwei oder mehr PLA mit unterschiedlichen Taktierungs- und Leistungsforderungen auf dasselbe Chip gesetzt werden sollen, macht außerdem die für die Erzeugung der Taktsignale benötigte komplexe Schaltung die Implementierung
ι dynamisch gespeister UND- und ODER-Schaltung in allen PLA auf j dem Chip unmöglich. Als Kompromiß wurden daher die UND-Schal- | tungen dynamisch gespeist, während die ODER-Schaltungen statisch gespeist werden, so daß man einerseits einen Teil der Vorteile der dynamischen Stromversorgung erreichen und andererseits zu komplexe Schaltungen für die dynamische Stromversorgung von UND-Schaltungen und ODER-Schaltungen vermeiden konnte.
In der US-Patentschrift 35 99 182 wird vorgeschlagen, Decodierer für eine Speicherzelle dynamisch mit Strom zu versorgen. Hier ist der Decodierer in zwei Hälften aufgeteilt, von denen die erste dauernd mit Strom versorgt wird, während ein Teil der zweiten Hälfte erregt wird, nachdem die erste Hälfte des Decodierers angesteuert wurde. Bei dieser Technik werden also die zu den Speicherschaltungen gehörenden Decodierer über die Signaleingänge erregt.
Die Aufgabe der vorliegenden Erfindung besteht daher in der
κι 976 012 0300 17/06 53
!Reduzierung des Stromverbrauchs in programmierbaren logischen ,Schaltungen (PLA) unter Verwendung der Eingangssignale zur Steuerung der Stromversorgung wenigstens einer der Schaltungen und unter Ausnutzung der logischen Kapazität der Schaltung zur Stromversorgung von Teilen der programmierbaren logischen !Schaltung nur wenn diese benutzt werden.
Die Lösung dieser Aufgabe besteht in den Kennzeichen der Ansprüche 1 bis 3.
Ein Ausführungsbeispiel der Erfindung ist anhand der beigefügten Zeichnungen dargestellt und wird anschließend näher beschrieben.
JEs zeigen:
j Fig. 1 schematisch ein Ausführungsbeispiel der Erfindung, in dem die ODER-Matrix mit Strom versorgt ! wird,
!Fig. 2 schematisch eine ODER-Matrix, die mit dyna-
j misch mit Strom versorgt wird,
j Fig. 3 ein weiteres Schema für die Stromversorgung der ! ODER-Matrix und
Fig. 4 schematisch die bedingte Stromversorgung der ODER-Matrix und der Verriegelungen.
Nach Darstellung in Fig. 1 wird eine UND-Schaltungsgruppe 10 aus logischen Elementen 12 mit Termen von mehreren jeweils zwei Bit großen Decodierern 14 gespeist. Jeder Decodierer 14 liefert einen niedrigen Signalpegel auf einer der vier Ein-
I gangsleitungen 16 der UND-Schaltungsgruppe 10, die an einen !bestimmten Decodierer 14 gekoppelt ist, für jede der vier mög-
κι 976 012 0300 17/0653
lichen Kombinationen hoher und niedriger Signalpegel der beijden binären Eingangsvariablen, die an diesen Decodierer 14 gej geben werden. Die Kombination der binären Eingangssignale, die leinen niedrigen Signalpegel auf eine Eingangsleitung 16 er-I zeugt, ist über der Eingangsleitung 16 neben dem Decodierer 14 !gezeigt, der die hohen und niedrigen Signalpegel erzeugt. Die (Eingangsleitungen 16 der UND-Schaltungsgruppe 10 sind mit den
!Steuerelektroden einer Reihe logischer Elemente verbunden. Wenr i
eine Eingangsleitung auf einen hohen Signalpegel vorgespannt ist, werden die logischen Elemente 12 leitend vorgespannt, die mit ihren Steuerelektroden an dieser Leitung angeschlossen jsind. Wenn eine Eingangsleitung 16 auf einem niedrigen Signalipegel vorgespannt ist, werden die logischen Elemente 12 nicht
!leitend vorgespannt, die mit ihren Steuerelektroden an diese Leitung angeschlossen sind.
Eine Ausgangsleitung 18 ist orthogonal zu den Eingangsleitun- I gen der UND-Schaltungsgruppe 10 entlang jeder Spalte von logischen Elementen 12 angeordnet. Die Drains der logischen Elemente 12 sind durch die Verbindungen 19 mit den Ausgangsleitungen 18 gekoppelt. Wenn diese Elemente leitend vorgespannt werden, bilden sie eine Strombahn zur Erde für jedes Potential auf der Ausgangsleitung 18 mit der sie verbunden sind. Alle Ausgangsleitungen der UND-Schaltungsgruppe 10 werden von einer positiven Spannungsquelle (+5V) über die Schaltelemente 20 gespeist. Etwas vor der Benutzungszeit der UND-Schaltungen steigt ein MS-Taktsignal an und schaltet jedes der Schaltelemente 20 ein, wodurch die Ausgangsleitungen 18 der UND-Schaltungsgruppe 10 auf ein positives Potential vorgeladen werden. Danach werden die Ausgangsleitungen 19 bedingt durch die logischen Elemente 12 entladen, wobei die Steuerelektroden an eine Eingangsleitung 16 mit hohem Potential angeschlossen sind, um eine logische Funktion auszuführen. Die Signalpegel auf den Ausgangsleitungen 19 der UND-Schaltungsgruppe 10 geben daher jeweils eine in den UND-Schaltungen und den Decodierern auf
κι 976 012 0 300 17/06 5 3
die an die Decodierer 14 gelieferten Eingangssignale ausgeführte logische Funktion wieder.
Die Ausgangsleitungen der UND-Schaltungen sind mit Eingangs-Ileitungen 22 und 22a der ODER-Matrix 24 so verbunden, daß diese logischen Funktionen an die ODER-Matrix übertragen werden. Alle Eingangsleitungen 22 mit Ausnahme der ersten Eingangsleitung 22a sind direkt mit einer Ausgangsleitung der UND-Schaltung verbunden. Die erste Eingangsleitung wird über einen Inverter 26 an die erste Ausgangsleitung der UND-Schaltung angeschlossen.
!Die Eingangsleitungen 22 der ODER-Matrix sind jeweils mit den iSteuerelektroden einer Spalte logischer Elemente oder Inver- !ter 26 so verbunden, daß bei einer hohen Vorspannung der Einigangsleitung 22 durch die UND-Matrix 10 die damit verbundenen 'Schaltelemente leitend gemacht werden. Wenn diese Eingangsleitung niedrig vorgespannt ist, sind die damit verbundenen logischen Elemente nicht leitend. Jede Zeile von logischen Elementen ist neben eine Ausgangsleitung 28 der ODER-Matrix 24 gelegt. Diese Ausgangsleitungen sind durch die Verbindungen 30 mit den Senken bestimmter logischer Elemente so verbunden, daß bei leitender Vorspannung des logischen Elementes dieses die Ausgangsleitung zur Erde mit Senken und Quellen-Leitung des Schaltelementes verbindet.
Wie oben schon hervorgehoben wurde und wie es für herkömmliche Schaltungsanordnungen typisch ist, wird die Stromversorgung j zur Stromleitung an die Ausgangsleitungen 18 der UND-Schaltungsgruppe 10 durch ein MS-Taktsignal gesteuert. Diese Art der Stromversorgung wird nachfolgend bedingungslose Vorladung genannt, d. h., die UND-Schaltungsgruppe wird vorgeladen, bevor die logische Funktion in der Gruppe ausgeführt wird, und zwar unabhängig von der Kombination logischer Eingangssignale lan die Gruppe. Eine derartige Vorladung spart Strom, da die
κι 976 012 0300 17/065 3
UND-Schaltung nicht dauernd mit der Erregungsspannung gespeist werden muß.
Im Gegensatz zur unbedingten Vorladung einer Schaltungsgruppe wird nach dem Gedanken der vorliegenden Erfindung die ODER-Matrix 24 vorgeladen, bedingt durch das Auftreten einer Kombination logischer Eingänge zur UND-Matrix. In dem in Fig. 1 gezeigten Ausführungsbeispiel wird die ODER-Matrix geladen, wenn einer der Eingänge zu den Decodierern 14 hoch ist. Zu diesem Zweck wird der ausgegebene Term (wie A B und M N) eines jeden Decodierers, der nur niedrig ist, wenn keiner der Eingänge zu einem der Decodierer 14 hoch ist, an die erste Produktteraiausgangsleitung 18a gegeben, die niedrig gehalten wird.
Die Ausgabe der ersten Produkttermleitung 18a wird über einen Inverter 27 an die erste Eingangsleitung 22a der ODER-Matrix gegeben. Sobald also die Ausgangsleitung 18a der UND-Matrix niedrig ist, ist die Eingangsleitung der ODER-Matrix hoch. Jedes der Schaltungselemente 26 in der ersten Spalte steuert die Zufuhr der Erregungsspannung an eine Ausgangsleitung 28 der ODER-Schaltungsgruppe. Die Senken eines jeden Schaltelementes sind mit einer 5-Volt-Spannungsquelle verbunden, während die Quellen an eine der Ausgangsleitungen 28 angeschlossen sind. Wenn ein Eingang zu einem der Decodierer 14 hochgeht, geht auch die erste Eingangsleitung 22a zur ODER-Matrix hoch und und spannt alle angeschlossenen Schaltungen in der Reihe leitend vor, so daß Strom von der 5-Volt-Quelle zu den Ausgangsleitungen 28 der Schaltgruppen über die Elemente 26 fließen kann.
Wenn jetzt die ODER-Schaltungsgruppe Strom bekommt, können die logischen Signale auf den Ausgangsleitungen 18 der UND-Schal- ; tungsgruppe 10 funktionell die Signale auf den Ausgangsleitun- ! gen 28 der ODER-Schaltungsgruppe 24 manipulieren durch Vor- ; spannung bestimmter Leitungen auf einen niedrigen Pegel über
κι 976 012 0 30 0 17/06 δ 3
ι - 9 -
jdie Schaltelemente 26.
Der Ausgang der ODER-Schaltungsgruppe ist jeweils mit einer
Verriegelung 34 verbunden und die Ausgänge der Verriegelungen
sind die Ausgänge zur PLA oder werden zurückgeführt auf einen
der Eingänge der Decodierer 14, so daß die PLA sequentielle ' und kombinatorische logische Funktionen übernehmen kann.
Nach Darstellung in Fig. 1 wird die ODER-Schaltungsgruppe di- j rekt von einer 5-Volt-Stromquelle gespeist. In Fig. 2 wird ei- j ne Stromquelle anderer Art verwendet, um die Stromversorgung
im vorgeladenen Zustand der Schaltungsgruppe abzunehmen. Hier i ist ein zusätzliches Schaltelement 36 zwischen die 5-Volt- ' Stromquelle und das Schaltelement 26 der ersten Spalte der
ODER-Schaltungsgruppe gelegt. Das an das Schaltelement 36 gellieferte Taktsignal MS nimmt den Strom vollständig von der
iODER-Schaltungsgruppe, während die Ausgangsleitungen der UND-Schaltungsgruppe vorgeladen werden. Die Verbindungspunkte 26a
stellen logische Schaltelemente dar, deren Senken mit den Aus-j gangsleitungen der ODER-Schaltungsgruppe 24 gekoppelt sind. ! iDie nicht zur Funktion beitragenden logischen Schaltelemente ; wurden in dieser und in den nachfolgenden Figuren der Einfach- | heit halber weggelassen. |
In der in den Figuren 1 und 2 gezeigten Schaltung wird die lo-| gische Entscheidung zum Einschalten oder Ausschalten des Stro- i mes für die ODER-Schaltungsgruppe von der UND-Schaltungsgruppe '■ getroffen. Nach Darstellung in Fig. 3 kann die vorliegende Erfindung so ausgeführt werden, daß sowohl die UND- als auch die
ODER-Schaltungsgruppe die Logik zur Steuerung der Stromschaltung erzeugen. \
Die Funktion fO auf der Ausgangsleitung 28a der ODER-Schaltungsgruppe ist die logische ODER-Verknüpfung der Produktterme
iauf den Ausgangsleitungen 18a und 18b der UND-Schaltungsgruppe«
I '<
j l
KI 976 °12 0300 17/06 53
Die Ausgangsleitung 28a wird immer mit Strom versorgt durch ein aus einem Transistor vom Verarmungstyp bestehendes Lastelement 38, das die Leitung 28a so lange auf einem hohen Signalpegel hält, wie die Signale auf den Leitungen 18a und 18b niedrig bleiben. Wenn eines der Signale auf den Leitungen 18a und 18b angehoben wird, liefern die in Erdschluß liegenden Ausgangsleitungen ein niedriges Ausgangssignal auf die Leitung 28a. Die Funktion fO ist nicht nur ein nützliches logisches Ausgangssignal, sondern wird auch zum Einschalten eines Transistors vom Anreicherungstyp 40 verwendet, der das Signal auf der Leitung 28a invertiert und damit die Lastelemente 26 e, f, g und h steuert, die für den Rest der Ausgangsleitungen 28 der | ODER-Schaltungsgruppe die lastbestimmenden Elemente sind. Außerdem wird der Transistor 36 durch das MS-Taktsignal gesteuert, wobei dieser Transistor mit den Lastelementen e, f, g, h usw. in Reihe geschaltet ist, um die ODER-Schaltungsgruppe 24 bedingungslos von der Stromversorgung abzuschalten, während sich die UND-Schaltungsgruppe 10 im Vorladezustand befindet.
In den drei obigen Figuren ist die Stromversorgung der ODER-Schaltungsgruppe auf der Basis eines logischen Einganges zur
ι PLA beschrieben. Das Konzept läßt sich weiter ausdehnen auf j
die Stromversorgung der Register gemäß Darstellung in Fig. 4. I
κι 976 012 0300 17/0653

Claims (1)

  1. PATENTANSPRÜCHE
    /11.) Programmierbare logische Schaltung mit UND- und ODER-Matrizen, in deren Kreuzungspunkten logische Verknüpfungsschaltungen angeordnet sind, die über Decodierer angesteuert werden und ganz oder teilweise dynamisch mit Strom versorgt werden,
    dadurch gekennzeichnet,
    daß die ODER-Matrix (24) bedingt durch das Auftreten einer Kombination logischer Eingänge zur UND-Matrix (10) gespeist oder vorgeladen wird, indem ein ausgegebener Term eines jeden Decodierers (14) an eine Produkttermausgangsleitung (18a) gegeben wird, die ihrerseits über einen Inverter (2.7) mit der ersten Eingangsleitung (22a) der ODER-Matrix (24) verbunden ist.
    Programmierbare logische Schaltung nach Anspruch 1, dadurch gekennzeichnet,
    daß jedes der Schaltungselemente (26) in der ersten Spalte der UND-Matrix (10) die Zufuhr der Erregungsspannung an eine Ausgangsleitung (28) der ODER-Matrix (24) steuert.
    3. Programmierbare logische Schaltung nach den Ansprüchen 1 und 2,
    dadurch gekennzeichnet,
    daß die Schaltelemente (26) als Feldeffekttransistoren ausgeführt sind, deren Senken mit einer Gleichspannungsj quelle verbunden sind, während die Quellenelektroden an ! eine der Ausgangsleitungen (28) angeschlossen sind, so j daß beim Ansteigen des Potentials auf einem Eingang zu
    einem der Decodierer (14) auch die erste Eingangsleitung (22a) zur ODER-Matrix (24) ansteigt, wodurch alle angeschlossenen Elemente (26) in der Reihe leitend vorgespannt ; werden, so daß Strom von der Spannungsquelle (+5V) zu den t j
    κι 976 012 0300 17/0653
    MSPECTEO
    Ausgangsleitungen (28) der ODER-Matrix (24) über die Schaltelemente (26) fließt.
    4. Programmierbare logische Schaltung nach Anspruch 3, dadurch gekennzeichnet,
    daß die logischen Signale auf den Ausgangsleitungen (18) der UND-Matrix (10) funktionell die Signale auf den Ausgangsleitungen (28) der ODER-Matrix (24) durch Vorspannung bestimmter Leitungen auf einen niedrigen Pegel über die Schaltelemente (26) manipulieren, und daß der Ausgang der ODER-Matrix (24) jeweils mit einer Verriegelungsschaltung (34) verbunden ist, deren Ausgänge auf die Eingänge der Decodierer (14) zurückgeführt sind.
    5. Programmierbare logische Schaltungsanordnung nach den Ansprüchen 1 bis 4,
    dadurch gekennzeichnet,
    daß zwischen die Stromquelle und die Schaltelemente (26) ein zusätzliches Schaltelement (36) geschaltet ist, das über seine Gate-Elektrode durch Taktimpulse (MS) gesteuert wird und dadurch den Strom vollständig von der ODER-Matrix (24) wegnimmt, während die Ausgangsleitungen der UND-Matrix (10) vorgeladen werden.
    6. Programmierbare logische Schaltungsanordnung nach den An- j Sprüchen 1 bis 5, ! dadurch gekennzeichnet, j daß sowohl die Schaltelemente (12, 26) der UND-Matrix
    (10) als auch der ODER-Matrix (24) die jeweils erforderlichen logischen Signale zur Steuerung der Stromzu- bzw. Stromabschaltung erzeugen.
    κι 976 012 0 30017/0653
DE2938374A 1978-10-23 1979-09-22 Programmierbare logische Schaltung Expired DE2938374C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/954,136 US4233667A (en) 1978-10-23 1978-10-23 Demand powered programmable logic array

Publications (2)

Publication Number Publication Date
DE2938374A1 true DE2938374A1 (de) 1980-04-24
DE2938374C2 DE2938374C2 (de) 1982-10-21

Family

ID=25494980

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2938374A Expired DE2938374C2 (de) 1978-10-23 1979-09-22 Programmierbare logische Schaltung

Country Status (6)

Country Link
US (1) US4233667A (de)
JP (1) JPS5556733A (de)
DE (1) DE2938374C2 (de)
FR (1) FR2440123A1 (de)
GB (1) GB2032663B (de)
IT (1) IT1165344B (de)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558135A (en) * 1978-07-04 1980-01-21 Mamoru Tanaka Rewritable programable logic array
US4417233A (en) * 1979-02-28 1983-11-22 Matsushita Electric Industrial Co., Ltd. Fully parallel threshold type analog-to-digital converter
DE3121562A1 (de) * 1981-05-30 1983-01-05 Ibm Deutschland Gmbh, 7000 Stuttgart Programmierbare logische hochintegrierte schaltungsanordnung
US4467439A (en) * 1981-06-30 1984-08-21 Ibm Corporation OR Product term function in the search array of a PLA
US4429238A (en) 1981-08-14 1984-01-31 Bell Telephone Laboratories, Incorporated Structured logic array
US4791602A (en) * 1983-04-14 1988-12-13 Control Data Corporation Soft programmable logic array
US4567385A (en) * 1983-06-22 1986-01-28 Harris Corporation Power switched logic gates
USRE34363E (en) * 1984-03-12 1993-08-31 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
US4645953A (en) * 1984-07-03 1987-02-24 Monolithic Memories, Inc. Current source which saves power in programmable logic array circuitry
US4667337A (en) * 1985-08-28 1987-05-19 Westinghouse Electric Corp. Integrated circuit having outputs configured for reduced state changes
US4764691A (en) * 1985-10-15 1988-08-16 American Microsystems, Inc. CMOS programmable logic array using NOR gates for clocking
FR2592539B1 (fr) * 1985-12-31 1988-02-12 Philips Ind Commerciale Reseau programmable en logique dynamique et son application.
US4675556A (en) * 1986-06-09 1987-06-23 Intel Corporation Binomially-encoded finite state machine
US4697105A (en) * 1986-07-23 1987-09-29 American Telephone And Telegraph Company, At&T Bell Laboratories CMOS programmable logic array
JPH01109922A (ja) * 1987-10-23 1989-04-26 Mitsubishi Electric Corp プログラマブルロジツクアレイ
US4831285A (en) * 1988-01-19 1989-05-16 National Semiconductor Corporation Self precharging static programmable logic array
US4959646A (en) * 1988-06-17 1990-09-25 Dallas Semiconductor Corporation Dynamic PLA timing circuit
US5629907A (en) * 1991-06-18 1997-05-13 Dallas Semiconductor Corporation Low power timekeeping system
US5544078A (en) * 1988-06-17 1996-08-06 Dallas Semiconductor Corporation Timekeeping comparison circuitry and dual storage memory cells to detect alarms
US5081375A (en) * 1989-01-19 1992-01-14 National Semiconductor Corp. Method for operating a multiple page programmable logic device
US5021689A (en) * 1989-01-19 1991-06-04 National Semiconductor Corp. Multiple page programmable logic architecture
US4942319A (en) * 1989-01-19 1990-07-17 National Semiconductor Corp. Multiple page programmable logic architecture
JPH0378984U (de) * 1989-12-01 1991-08-12
US5055712A (en) * 1990-04-05 1991-10-08 National Semiconductor Corp. Register file with programmable control, decode and/or data manipulation
JP2544027B2 (ja) * 1990-05-24 1996-10-16 株式会社東芝 低消費電力型プログラマブルロジックアレイおよびそれを用いた情報処理装置
US5189320A (en) * 1991-09-23 1993-02-23 Atmel Corporation Programmable logic device with multiple shared logic arrays
US5300831A (en) * 1992-09-04 1994-04-05 Pham Dac C Logic macro and protocol for reduced power consumption during idle state
US5311079A (en) * 1992-12-17 1994-05-10 Ditlow Gary S Low power, high performance PLA
US5579206A (en) * 1993-07-16 1996-11-26 Dallas Semiconductor Corporation Enhanced low profile sockets and module systems
US5528463A (en) * 1993-07-16 1996-06-18 Dallas Semiconductor Corp. Low profile sockets and modules for surface mountable applications
US5719505A (en) * 1995-04-11 1998-02-17 International Business Machines Corporation Reduced power PLA
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
DE19651075A1 (de) * 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
DE19654595A1 (de) 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
US5867038A (en) * 1996-12-20 1999-02-02 International Business Machines Corporation Self-timed low power ratio-logic system having an input sensing circuit
EP1329816B1 (de) 1996-12-27 2011-06-22 Richter, Thomas Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.)
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US6557092B1 (en) 1999-03-29 2003-04-29 Greg S. Callen Programmable ALU
JP2003505753A (ja) 1999-06-10 2003-02-12 ペーアーツェーテー インフォルマツィオーンステヒノロギー ゲゼルシャフト ミット ベシュレンクテル ハフツング セル構造におけるシーケンス分割方法
DE50115584D1 (de) 2000-06-13 2010-09-16 Krass Maren Pipeline ct-protokolle und -kommunikation
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
ATE437476T1 (de) 2000-10-06 2009-08-15 Pact Xpp Technologies Ag Zellenanordnung mit segmentierter zwischenzellstruktur
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
AU2002347560A1 (en) 2001-06-20 2003-01-02 Pact Xpp Technologies Ag Data processing method
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US7434191B2 (en) 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US7577822B2 (en) 2001-12-14 2009-08-18 Pact Xpp Technologies Ag Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization
WO2003060747A2 (de) 2002-01-19 2003-07-24 Pact Xpp Technologies Ag Reconfigurierbarer prozessor
AU2003214003A1 (en) 2002-02-18 2003-09-09 Pact Xpp Technologies Ag Bus systems and method for reconfiguration
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
AU2003286131A1 (en) 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
WO2005010632A2 (en) * 2003-06-17 2005-02-03 Pact Xpp Technologies Ag Data processing device and method
EP1537486A1 (de) 2002-09-06 2005-06-08 PACT XPP Technologies AG Rekonfigurierbare sequenzerstruktur
EP1676208A2 (de) 2003-08-28 2006-07-05 PACT XPP Technologies AG Datenverarbeitungseinrichtung und verfahren
EP1974265A1 (de) 2006-01-18 2008-10-01 PACT XPP Technologies AG Hardwaredefinitionsverfahren
US7640444B2 (en) * 2006-01-26 2009-12-29 Nils Graef Systems and methods for low power bus operation
US7693257B2 (en) * 2006-06-29 2010-04-06 Accuray Incorporated Treatment delivery optimization
JP5203594B2 (ja) * 2006-11-07 2013-06-05 株式会社東芝 暗号処理回路及び暗号処理方法
JP4851947B2 (ja) * 2007-01-29 2012-01-11 株式会社東芝 論理回路
US20100272811A1 (en) * 2008-07-23 2010-10-28 Alkermes,Inc. Complex of trospium and pharmaceutical compositions thereof
US8438522B1 (en) 2008-09-24 2013-05-07 Iowa State University Research Foundation, Inc. Logic element architecture for generic logic chains in programmable devices
US8661394B1 (en) 2008-09-24 2014-02-25 Iowa State University Research Foundation, Inc. Depth-optimal mapping of logic chains in reconfigurable fabrics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2606958A1 (de) * 1976-02-20 1977-08-25 Siemens Ag Bausteinschaltung mit speichertransistoren

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3599182A (en) * 1969-01-15 1971-08-10 Ibm Means for reducing power consumption in a memory device
IT1042852B (it) * 1974-09-30 1980-01-30 Siemens Ag Disposizione di circuiti logici integrata e programmabile
DE2455178C2 (de) * 1974-11-21 1982-12-23 Siemens AG, 1000 Berlin und 8000 München Integrierte, programmierbare Logikanordnung
DE2713648A1 (de) * 1976-03-26 1977-10-06 Tokyo Shibaura Electric Co Stromzufuhr-steuervorrichtung fuer speichervorrichtungen
US4103182A (en) * 1976-09-01 1978-07-25 Hewlett-Packard Company Programmable transfer gate array
US4140921A (en) * 1977-08-31 1979-02-20 International Business Machines Corporation Generalized performance power optimized PLA circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2606958A1 (de) * 1976-02-20 1977-08-25 Siemens Ag Bausteinschaltung mit speichertransistoren

Also Published As

Publication number Publication date
GB2032663B (en) 1982-12-01
IT7926076A0 (it) 1979-09-28
US4233667A (en) 1980-11-11
IT1165344B (it) 1987-04-22
JPS5556733A (en) 1980-04-25
FR2440123A1 (fr) 1980-05-23
DE2938374C2 (de) 1982-10-21
GB2032663A (en) 1980-05-08
FR2440123B1 (de) 1981-10-02
JPS6234181B2 (de) 1987-07-24

Similar Documents

Publication Publication Date Title
DE2938374A1 (de) Programmierbare logische schaltung
EP0006167B1 (de) Mehrwertiger FET-Festwertspeicher
DE2723821C2 (de) Programmierbare logische Anordnung
DE2822219C2 (de) Auf einem Chip integrierte Logikschaltungen
DE69731035T2 (de) Dynamische logische Schaltung
DE2455178A1 (de) Integrierte, programmierbare logikanordnung
DE3413139A1 (de) Programmierte logikanordnung mit einer hilfshochzieheinrichtung zur erhoehung der vorlaufladegeschwindigkeit
DE3606406A1 (de) Konfigurierbares logikelement
DE2721851A1 (de) Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen
DE10237995A1 (de) Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren
DE3635761A1 (de) Programmierbares logikfeld mit dynamischer cmos-logik
DE2423551A1 (de) Kapazitiver speicher fuer binaerdaten
DE2534181A1 (de) Schaltungsanordnung zur anpassung von spannungspegeln
DE2853204A1 (de) Transistorschaltung
DE2324769A1 (de) Speicherschaltung
DE2606958A1 (de) Bausteinschaltung mit speichertransistoren
DE2140305B2 (de) Statisches Schieberegister
DE3433820C2 (de)
DE2528066A1 (de) Digitale datenverarbeitungsschaltung
DE3514252A1 (de) Halbleiterspeichervorrichtung
DE1966852A1 (de) Speichereinheit mit einer kapazitiven speichereinrichtung
EP0224656B1 (de) Mehrstelliger Carry-Ripple-Addierer in CMOS-Technik mit zwei Typen von Addiererzellen
DE2825444A1 (de) Schaltungsanordnung zur phasenaufspaltung eines binaersignals
DE19644443A1 (de) Adressübergangs-Detektorschaltung
DE2552849C3 (de) Logische Schaltung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee