DE2943865A1 - Schaltungsanordnung zur empfangsseitigen taktrueckgewinnung bei digitaler taktgebundener nachrichtenuebertragung - Google Patents
Schaltungsanordnung zur empfangsseitigen taktrueckgewinnung bei digitaler taktgebundener nachrichtenuebertragungInfo
- Publication number
- DE2943865A1 DE2943865A1 DE19792943865 DE2943865A DE2943865A1 DE 2943865 A1 DE2943865 A1 DE 2943865A1 DE 19792943865 DE19792943865 DE 19792943865 DE 2943865 A DE2943865 A DE 2943865A DE 2943865 A1 DE2943865 A1 DE 2943865A1
- Authority
- DE
- Germany
- Prior art keywords
- clock
- digital
- circuit arrangement
- gate
- message transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
Description
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA 79 P 6 6 9 8 BRD
Schaltungsanordnung zur empfangsseitigen Taktrückgewinnung bei digitaler taktgebundener Nachrichtenübertragung
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur empfangsseitigen Taktrückgewinnung bei digitaler
taktgebundener Nachrichtenübertragung.
Die Erzeugung eines zum digitalen Nachrichtensignal bitsynchronen Taktes, d.h. Synchronität in Frequenz und
Phase, für den Empfang ist in verschiedenen Fällen digitaler Nachrichtenübermittlung, z.B. PCM, Deltamodulation,
Diphasecodes usw., nötig.
Der Erfindung liegt die Aufgabe zugrunde, hierfür eine Schaltungsanordnung einfachen Aufbaues zu schaffen.
Diese Aufgabe wird gemäß der Erfindung in der Weise gelöst, daß im Empfänger einem das digitale Nachrichtensignal
umwandelnden Digital-Konverter eingangsseitig ein Schaltungszweig parallel angeschaltet ist aus einem
Exklusiv-ODER mit zwei Eingängen und einem Yerzögerungselement
in der Zuleitung zu einem Eingang und aus einem KIu 1 Toi / 26.10.1979
130019/0^81
mit dem Ausgang des Exklusiv-ODER-Gatters verbundenen
Digitalzähler, der von einem quarzstabilisierten Oszillator mit einer Frequenz vom Vielfachen der gewünschten
Taktfrequenz angesteuert wird und dessen Ausgang mit dem Digital-Konverter verbunden ist.
Vorteilhafte Ausgestaltungen und Weiterbildungen des Anmeldungsgegenstandes sind in den Unteransprüchen angegeben.
10
10
Nachstehend wird die Erfindung an Hand von/der Zeichnung
dargestellten Ausführungbeispielen näher erläutert.
Es zeigen:
Fig. 1 eine Schaltung zur Nachrichtenübertragung mit Taktrückgewinnung,
Fig. 2 das Impulsdiagramm für die Schaltung nach Fig. 1,
Fig. 3 eine weitere Schaltung zur Nachrichtenübertragung mit Taktrückgewinnung,
Fig. 4 eine Schaltung zur Nachrichtenübertragung mit
Taktrückgewinnung für den Vollduplexverkehr und
Fig. 5 die Sende-/Empfangsstation einer Schaltung nach Fig.4.
In Fig. 1 ist in einem Blockschaltbild eine Übertragungseinrichtung
mit einem Sender S, einer Übertragungsstrecke ü für die Übertragung der digitalen Nachricht d.N. und
einem Empfänger E dargestellt. Die Einrichtungen zur Erzeugung des Sendetaktes s.t. und des Empfangstaktes
e.t. im Sender S bzw. Empfänger E sind strichpunktiert umrandet. Auf der Sendeseite und der Empfangsseite ist
Jeweils ein digitaler Konverter 1 bzw. 2, bestehend aus einem Modulator bzw. einem Demodulator, vorgesehen, in
dem sendeseitig die Umwandlung der Nachricht in ein digitales Signal für die Übertragung und empfangsseitig
130019/CU81
■*- VPA 79 ρ β 6 9 8 BRO
die Umwandlung des empfangenen digitalen Signals in ein analoges Signal erfolgt. Der Sendetakt s.t. wird von
einem quarzstabilen Oszillator Q1 abgeleitet, der an einen digitalen Zähler DZ1 angeschaltet ist. Der in
diesem gebildete Sendetakt s.t. wird dem digitalen Konverter 1 zugeführt. Der zum Sendetakt s.t. synchron verlaufende
Empfangstakt e.t. wird dadurch erzeugt, daß im Empfänger ein quarzstabilisierter Oszillator Q2, dessen
Frequenz ein Vielfaches, insbesondere ein 2n- faches,
der gewünschten Taktfrequenz beträgt, einen digitalen Zähler DZ2 ansteuert, so daß an dessen Ausgang ein digitales
Signal mit der Frequenz des zu regenerierenden Taktes entsteht. Die Frequenz der digitalen Oszillatoren
ist dabei wesentlich größer als die Taktfrequenz. Das digitale Nachrichtensignal wird empfangsseitig zugleich
einem dem digitalen Konverter 2 eingangsseitig parallel liegenden Exklusiv-ODER-Gatter 3 zugeführt, und zwar
dem einen Eingang des Gatters 3 direkt und dem anderen Eingang über ein Laufzeitglied 4, in dem es um die Zeit T
verzögert wird. Am Ausgang des Exklusiv-ODER-Gatters 3 entsteht jeweils bei einem positiven oder negativen
Wechsel der binären Information eines Bits ein in der Breite von der Verzögerungszeit T des Laufzeitgliedes 4
abhängiger Impuls, der auf den Setzeingang des digitalen Zählers DZ2 einwirkt.
Bei jedem Wechsel des binären Nachrichtensignals, der durch den Sendetakt bitweise bestimmt ist, wird der
digitale Zähler DZ2 für kurze Zeit auf den Zählzustand Null rückgesetzt und beginnt danach erneut mit dem Zählvorgang.
Ist die Verzögerungszeit T des Laufzeitgliedes 4 klein gegenüber der Taktfrequenz, so entspricht der am
Ausgang des digitalen Zählers DZ2 entstehende Empfangstakt e.t. in Frequenz und Phase hinreichend genau dem
in der Nachricht enthaltenen Sendetakt. Der Empfangs-
130019/0481
-X- 79 Ρ6 6 9 8 BRO
takt e.t. wird auf den digitalen Konverter 2 gegeben.
Fig. 2 zeigt das Impulsdiagramm der Schaltunganordnung
nach Fig. 1. Dabei ist im Diagramm ä) der Sendetakt s.t.
dargestellt, im Diagramm b) der Verlaug einer digitalen
Nachricht, im Diagramm c) die um die ZeitTverzögerte
digitale Nachricht entsprechend Diagramm b), in Diagramm d)die Setzimpulse s.i., die am Ausgang des Exklusiv-ODER-Gatters
3 entstehen, und im Diagramm ej der zum Sendetakt synchron verlaufende Empfangstakt e.t.
In Fig.3 sind in einer Teildarstellung die Einrichtungen
zur Erzeugung des Sendetaktes im Sender S und des Empfangstaktes im Empfänger E dargestellt. Sendeseitig
wird mit einem quarzstabilisierten Oszillator Q1, bestehend aus einem rückgekoppelten NAND-Gatter A, das
hochfrequente Signal erzeugt und über eine Trennstufe in Form eines Gatters B an den Zähleingang eines digitalen
Zählers DZ1 abgegeben, an dessen Ausgängen die jeweils gewünschte Sendetaktfrequenz abgenommen wird.
Empfangsseitig wird eine gleiche Schaltanordnung verwendet, nämlich ein aus einem rückgekoppelten NAND-Gatter A
bestehender quarzstabilisierter Oszillator Q2, der über eine Trennstufe in Form eines Gatters B an den Zähleingang
eines digitalen Zählers DZ2 angeschlossen ist, der einen Setzeingang SE enthält. Die empfangene digitale
Nachricht d.N. gelangt einmal dirket, zum anderen über ein die Funktion eines Laufzeitgliedes übernehmendes
Gatter C, das hierbei aus einer ungeradzahligen Folge von NAND-Gattern C1..,Cn besteht, an die beiden Eingänge
eines Exklusiv-ODER-Gatters D. Die am Ausgang von D entstehenden kurzer Impulse werden über ein NAND-Gatter E
auf den Setzeingang SE des Digitalen Zählers DZ2 geschaltet. Am digitalen Zähler DZ2 kann dann an seinen Ausgangen
eineTaktfrequenz (Empfangstakt e.t.j entsprechender
130019/0481
Größe wahlweise abgenommen werden. Die Frequenzen der
quarzstabilisierten Oszillatoren Q1 und Q2 von Sender S und Empfänger E sowie der Teilfaktor können zweckmäßigerweise
gleich sein, brauchen dies jedoch nich unbedingt. 5
Fig. 4 zeigt eine Schaltung zur Nachrichtneübertraung mit
Taktrückgewinnung für den Vollduplexverkehr, d.h. gleichzeitiges Senden und Empfangen in den Endstellen S/E.
Dabei ist eine unabhängige Takterzeugung bzw. -regenerierung in Sende- und Empfangseinrichtung vorgesehen. Die
Sende-/Empfangsstellen S/E enthalten für die Erzeugung des Sendetaktes und des Empfangstaktes jeweils einen
gemeinsamen quarzstabilisierten Oszillator Q1 bzw. 02. Dieser ist sowohl mit einem digitalen Zähler DZ1a bzw.
DZ2a für die Abgabe des Sendetaktes s.t. verbunden, als
DZb2
auoh mit einem digitalen Zähler DZ1b bzw./für die Erzeugung
des Empfangstaktes e.t., wobei der Setzeingang SE des digitalen Zählers DZ1b bzw. DZ2b im Empfangszweig
der Sende-/Empfangsstellen S/E mit dem Ausgang eines Exklusiv-ODER-Gatters 3a bzw. 3b verbunden ist, dessen
beiden Eingängen die empfangene digitale Nachricht d.N. einmal direkt und zum anderen über ein Verzögerungselement
4a bzw. 4b zugeführt wird. Aus den den Empfangskonvertern zugeführten digitalen Nachrichten d.N. wird
durch Demodulation jeweils die Nachricht N gewonnen.
Fig. 5 zeigt eine Schaltung für die Taktversorgung der Sende-/EmpfangsStationen nach Fig. 4. Für den Sende- und
Empfangstakt wird dabei ein gemeinsamer Oszillator Q verwendet. Im Grundaufbau entspricht diese Schaltung den
in Fig. 3 dargestellten Schalteinrichtungen für den Sender und Empfänger, die hierbei zu einer einzigen
Schaltung zusammengefaßt sind. Die empfangene digitale Nachricht d.N. wird dem einen Eingang des Exklusiv-
über
ODER-Gatters D/ein Gatter C und dem anderen Eingang
ODER-Gatters D/ein Gatter C und dem anderen Eingang
130019/0481
79 P 6 6 S 8 BRO
dieses Gatters direkt zugeführt. Die am Ausgang des Gatters D entstehenden kurzen Impulse werden über ein
NAND-Gatter E auf den Setzeingang des digitalen Zählers DZ2 geschaltet, an dessen Ausgängen der jeweilige
Empfangstakt e.t. abgenommen wird. Der aus einem rückgekoppelten NAND-Gatter A bestehende quarzstabilisierte
Oszillator Q/über eine Trennstufe in Form eines Gatters B an den Zähleingang sowohl des digitalen Zählers DZ2
für den Empfangstakt als auch des digitalen Zählers DZ1 für den Sendetakt angeschlossen, an deren Ausgägnen die
jeweils gewünschten Taktfrequenzen abgenommen werden. Die Ausgänge sind, wie strichliert dargestellt ist, in der
Weise miteinander verbunden, daß eine synchrone Umschaltung für den gewünschten Sendetakt und den entsprechenden
Empfangstakt vorgenommen werden kann«
5 Patentansprüche
5 Figuren
5 Figuren
130019/0 A 8 1
Leerseite
Claims (5)
- VPA 79 E 6504 Patentansprüche ^ PG 60 8λ) Schaltungsanordnung zur empfangsseitigen Taktrückgewinnung bei digitaler taktgebundener Nachrichtenübertragung, dadurch gekennzeichnet, daß im Empfänger (E) einem das digitale Nachrichtensignal (d.n.) umwandelnden Digital-Konvert er {2) eingangsseitig ein Schaltungszweig parallel angeschaltet ist aus einem Exklusiv-ODER-Gatter (3) mit zwei Eingängen und einem Verzögerungselement (4) in der Zuleitung zu einem Eingang und aus einem mit dem Ausgang des Exklusiv-ODER-Gatters (3) verbundenen Digitalzähler (DZ2;, der von einem quarzstabilisierten Oszillator (Q2) mit einer Frequenz vom Vielfachen der gewünschten Taktfrequenz angesteuert wird und dessen Ausgang mit dem Digital-Konverter (2) verbunden ist.
- 2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn zei chnet, daß das Verzögerungselement(4) ein Laufzeitglied ist.
- 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Verzögerungselement (4) ein Gatter ist.
- 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Verzögerungselement (4) aus einer ungeradzahligen Folge von NAND-Gattern besteht.
- 5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei Vollduplexbetrieb der Nachrichtenübertragung in den jeweiligen Endstellen eine unabhängige Takterzeugung in Sende- und Empfangsrichtung vorgesefaaa ist mit jeweils130019/0481 ORIGINAL INSPECTED29A3865-2- VPA 79 P 6 6 3 8 BROeinem gemeinsamen Oszillator für die Erzeugung des Sende- und Empfangstaktes.130019/0481
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2943865A DE2943865B2 (de) | 1979-10-30 | 1979-10-30 | Schaltungsanordnung zur empfangsseitigen Taktrückgewinnung bei digitaler taktgebundener Nachrichtenübertragung |
US06/196,531 US4361897A (en) | 1979-10-30 | 1980-10-14 | Circuit arrangement for clock pulse recovery at the receiving end of digital clock-controlled data transmission systems |
EP80106424A EP0028001A1 (de) | 1979-10-30 | 1980-10-21 | Schaltungsanordnung zur empfangsseitigen Taktrückgewinnung bei digitaler taktgebundener Nachrichtenübertragung |
AU63801/80A AU519973B2 (en) | 1979-10-30 | 1980-10-29 | Digital data synch recovery |
ZA00806642A ZA806642B (en) | 1979-10-30 | 1980-10-29 | Apparatus for clock pulse recovery at the receiving end of a digital clock-controlled data transmission system |
DK458680A DK458680A (da) | 1979-10-30 | 1980-10-29 | Kobling til taktgenudvinding paa modtagesiden ved digital taktbundet informationsoverfoering |
ES496384A ES496384A0 (es) | 1979-10-30 | 1980-10-29 | Perfeccionamientos en circuitos para el reaprovechamiento decadencia de la parte receptora en la transmision digital de informaciones ligadas a cadencia |
JP15088680A JPS5675746A (en) | 1979-10-30 | 1980-10-29 | Receiver side clock pulse regenerating circuit |
FI803390A FI803390L (fi) | 1979-10-30 | 1980-10-29 | Kopplingsanordning foer taktaotervinning pao mottagarsidan vid digital taktbunden informationsoeverfoering |
BR8006962A BR8006962A (pt) | 1979-10-30 | 1980-10-29 | Disposicao de circuito para a recuperacao de cadencia no lado da recepcao, em transmissao digital de informacoes vinculada a cadencia |
NO803235A NO803235L (no) | 1979-10-30 | 1980-10-29 | Koblingsanordning til mottagningssidig taktgjenvinning ved digital taktbunden overfoering av informasjoner |
AR283053A AR226193A1 (es) | 1979-10-30 | 1980-10-29 | Disposicion de circuito para la recuperacion de cadencia del lado de receptor en disposicion de transmision de informacion digital sincronizada por cadencia |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2943865A DE2943865B2 (de) | 1979-10-30 | 1979-10-30 | Schaltungsanordnung zur empfangsseitigen Taktrückgewinnung bei digitaler taktgebundener Nachrichtenübertragung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2943865A1 true DE2943865A1 (de) | 1981-05-07 |
DE2943865B2 DE2943865B2 (de) | 1981-07-30 |
Family
ID=6084759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2943865A Ceased DE2943865B2 (de) | 1979-10-30 | 1979-10-30 | Schaltungsanordnung zur empfangsseitigen Taktrückgewinnung bei digitaler taktgebundener Nachrichtenübertragung |
Country Status (12)
Country | Link |
---|---|
US (1) | US4361897A (de) |
EP (1) | EP0028001A1 (de) |
JP (1) | JPS5675746A (de) |
AR (1) | AR226193A1 (de) |
AU (1) | AU519973B2 (de) |
BR (1) | BR8006962A (de) |
DE (1) | DE2943865B2 (de) |
DK (1) | DK458680A (de) |
ES (1) | ES496384A0 (de) |
FI (1) | FI803390L (de) |
NO (1) | NO803235L (de) |
ZA (1) | ZA806642B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3311677A1 (de) * | 1983-03-30 | 1984-10-04 | Siemens AG, 1000 Berlin und 8000 München | Vorrichtung zur rueckgewinnung eines taktes aus einer signalfolge |
GB2146509B (en) * | 1983-09-10 | 1986-08-13 | Stc Plc | Data transmission system |
US4694196A (en) * | 1984-12-07 | 1987-09-15 | American Telephone And Telegraph Company And At&T Information Systems | Clock recovery circuit |
DE3679351D1 (de) * | 1985-05-15 | 1991-06-27 | Siemens Ag | Schaltungsanordnung zur rueckgewinnung des taktes eines isochronen binaersignales. |
KR100303315B1 (ko) * | 1999-08-05 | 2001-11-01 | 윤종용 | 전송속도 무의존성의 광수신 방법 및 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2462087A1 (de) * | 1974-06-20 | 1976-01-08 | Ver Flugtechnische Werke | Schaltungsanordnung zur erzeugung einer synchronen taktimpulsfolge |
DE2844506A1 (de) * | 1977-10-17 | 1979-04-19 | Sperry Rand Corp | Verfahren und schaltungsanordnung zum automatischen einstellen der phase eines taktgebers |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1541922C3 (de) * | 1967-09-21 | 1974-06-06 | Robert Bosch Fernsehanlagen Gmbh, 6100 Darmstadt | Anordnung zur Verzögerung von elektrischen Signalen |
US3705398A (en) * | 1970-08-11 | 1972-12-05 | Odetics Inc | Digital format converter |
BE791484A (nl) * | 1971-11-18 | 1973-05-16 | Trt Telecom Radio Electr | Systeem voor synchrone datatransmissie over een synchroon digitaal transmissiekanaal |
DE2354072C3 (de) * | 1973-10-29 | 1979-04-05 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur Regelang der Phasenlage eines Taktsignals |
US4064361A (en) * | 1975-12-31 | 1977-12-20 | Bell Telephone Laboratories, Incorporated | Correlative timing recovery in digital data transmission systems |
US4232388A (en) * | 1977-11-04 | 1980-11-04 | Mca Disco-Vision, Inc. | Method and means for encoding and decoding digital data |
JPS5853809B2 (ja) * | 1977-12-20 | 1983-12-01 | 日本電気株式会社 | クロツクパルス再生回路 |
JPS5814104B2 (ja) * | 1978-04-28 | 1983-03-17 | 株式会社東芝 | 情報伝送方式 |
US4267595A (en) * | 1980-02-04 | 1981-05-12 | International Telephone And Telegraph Corporation | AMI Decoder apparatus |
-
1979
- 1979-10-30 DE DE2943865A patent/DE2943865B2/de not_active Ceased
-
1980
- 1980-10-14 US US06/196,531 patent/US4361897A/en not_active Expired - Lifetime
- 1980-10-21 EP EP80106424A patent/EP0028001A1/de not_active Ceased
- 1980-10-29 JP JP15088680A patent/JPS5675746A/ja active Pending
- 1980-10-29 DK DK458680A patent/DK458680A/da unknown
- 1980-10-29 AR AR283053A patent/AR226193A1/es active
- 1980-10-29 AU AU63801/80A patent/AU519973B2/en not_active Ceased
- 1980-10-29 FI FI803390A patent/FI803390L/fi not_active Application Discontinuation
- 1980-10-29 NO NO803235A patent/NO803235L/no unknown
- 1980-10-29 BR BR8006962A patent/BR8006962A/pt unknown
- 1980-10-29 ZA ZA00806642A patent/ZA806642B/xx unknown
- 1980-10-29 ES ES496384A patent/ES496384A0/es active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2462087A1 (de) * | 1974-06-20 | 1976-01-08 | Ver Flugtechnische Werke | Schaltungsanordnung zur erzeugung einer synchronen taktimpulsfolge |
DE2844506A1 (de) * | 1977-10-17 | 1979-04-19 | Sperry Rand Corp | Verfahren und schaltungsanordnung zum automatischen einstellen der phase eines taktgebers |
Also Published As
Publication number | Publication date |
---|---|
FI803390L (fi) | 1981-05-01 |
ES8107420A1 (es) | 1981-10-01 |
EP0028001A1 (de) | 1981-05-06 |
ZA806642B (en) | 1981-10-28 |
AR226193A1 (es) | 1982-06-15 |
BR8006962A (pt) | 1981-05-05 |
US4361897A (en) | 1982-11-30 |
AU519973B2 (en) | 1982-01-07 |
JPS5675746A (en) | 1981-06-23 |
DE2943865B2 (de) | 1981-07-30 |
AU6380180A (en) | 1981-05-07 |
DK458680A (da) | 1981-05-01 |
NO803235L (no) | 1981-05-04 |
ES496384A0 (es) | 1981-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2207991B2 (de) | Multiplexuebertragungssystem | |
DE2537937A1 (de) | Schaltung zur rueckgewinnung oder abtrennung einer folge von nutzimpulsen aus einem nutzimpulse und stoerimpulse enthaltenden eingangssignal | |
DE1952379A1 (de) | Delta-Modulationssystem | |
DE2712974C2 (de) | Schaltungsanordnung zum Erzeugen von Signalen im Code-Mark-Inversion - Code | |
DE2718087B2 (de) | Digitaldemodulator für linear amplitudenmodulierte Datensignale | |
DE2557034A1 (de) | Funkverkehrseinrichtung fuer einen simultanen fernmeldeverkehr zwischen funkstationen | |
DE2943865A1 (de) | Schaltungsanordnung zur empfangsseitigen taktrueckgewinnung bei digitaler taktgebundener nachrichtenuebertragung | |
EP0085337B1 (de) | Digitales Nachrichtenübertragungssystem | |
DE2657914B1 (de) | Schaltungsanordnung zum Grobsynchronisieren von Traegersignalen und Taktsignalen mit Datensignalen in einem Datenempfaenger | |
DE3033914A1 (de) | Digital/analog-umsetzer und pcm-codierer damit. | |
DE3031579C2 (de) | CMI-Codierer | |
DE2848803A1 (de) | Schaltungsanordnung zur uebertragung eines digitalen datensignals | |
DE1591810A1 (de) | Nachrichtenuebertragungssystem mit differentieller Phasenmodulation | |
DE2106172C3 (de) | Digitales Synchronmodem | |
DE2828602B1 (de) | Verfahren zum UEbertragen von Daten in einem synchronen Datennetz | |
EP0941591B1 (de) | Durchgangsmodulator zum verjittern von signalen | |
DE3230825C2 (de) | CMI-Codieranordnung für Binärsignale | |
DE1562052C (de) | Nachrichtenübertragungsanlage mit sende- und empfangsseitigen Umcodierern | |
DE3843131C2 (de) | Verfahren und Anordnung zur Erzeugung von zwei verschiedenen Tonfrequenzen für AFSK-Modulation | |
DE2748154A1 (de) | Datenuebertragungssystem mit pulslagemodulation | |
DE2430760B2 (de) | Hdb3-codec | |
DE1949426C3 (de) | Verfahren zur Übertragung von Signalen in Pulsmodulationssystemen und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE3306942A1 (de) | Anordnung zur uebertragung von daten zwischen einer datenverarbeitungsanlage und mehreren dateneinrichtungen im lokalen bereich ueber festgelegte schnittstellen | |
DE2006504B2 (de) | Verfahren zum Einfügen einer äquidistanten Folge von Binärsignalen in den Pulsrahmen einer Übertragungsstrecke | |
DE2739978A1 (de) | Synchronisationsverfahren fuer zeitmultiplexsysteme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8263 | Opposition against grant of a patent | ||
8235 | Patent refused |