DE2944595A1 - Digital gesteuerter, implantierbarer herzschrittmacher-impulsgenerator - Google Patents

Digital gesteuerter, implantierbarer herzschrittmacher-impulsgenerator

Info

Publication number
DE2944595A1
DE2944595A1 DE19792944595 DE2944595A DE2944595A1 DE 2944595 A1 DE2944595 A1 DE 2944595A1 DE 19792944595 DE19792944595 DE 19792944595 DE 2944595 A DE2944595 A DE 2944595A DE 2944595 A1 DE2944595 A1 DE 2944595A1
Authority
DE
Germany
Prior art keywords
logic
signal
output
latch
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19792944595
Other languages
English (en)
Inventor
Jerome T Hartlaub
Ray S Mcdonald
David L Thompson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Medtronic Inc
Original Assignee
Medtronic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Medtronic Inc filed Critical Medtronic Inc
Publication of DE2944595A1 publication Critical patent/DE2944595A1/de
Ceased legal-status Critical Current

Links

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/362—Heart stimulators
    • A61N1/37—Monitoring; Protecting
    • A61N1/3706—Pacemaker parameters
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/372—Arrangements in connection with the implantation of stimulators
    • A61N1/37211—Means for communicating with stimulators
    • A61N1/37252—Details of algorithms or data aspects of communication system, e.g. handshaking, transmitting specific data or segmenting data
    • A61N1/37254—Pacemaker or defibrillator security, e.g. to prevent or inhibit programming alterations by hackers or unauthorised individuals

Description

- 6 - 29U595
MEDTRONIC, INC. 3055 Old Highway Eight, Minneapolis, Minn. 55440/V.St.A.
Digital gesteuerter, implantierbarer Herzschrittmacher-Impulsgenerator
Die Erfindung betrifft einen digital gesteuerten, implantierbaren Herzschrittmacher-Impulsgenerator mit Ausgangsanschlüssen, über die zum Reizen des Herzens ein Ausgangssignal in Form einer Folge von Impulsen mit definierter Rate geht, und mit einer digitalen Steuervorrichtung, die einen Taktgeber, eine Zähleinrichtung und eine Decodiereinrichtung aufweist.
Ein implantierbarer Herzschrittmacher wurde erstmals in der 1962 veröffentlichten US-PS 3 057 356 beschrieben. Dieser Herzschrittmacher weist einen relativ einfachen Kippgenerator auf, der elektrische Impulse mit fester Folgefrequenz erzeugt. Diese Impulse werden dem Herz über eine Leitung zugeführt, die aus einem Drahtleiter und einer Elektrode besteht, um das Herz bei jedem Auftreten eines Impulses zu einer Kontraktion zu veranlassen. Seit 1962 wurden Herzschrittmacher in vielgestaltiger Weise verbessert. Im Zuge dieser Verbesserungen kam es zu der Entwicklung von komplizierter aufgebauten Schaltungsanordnungen beispielsweise unter Einschluß eines Meßverstärkers, der mit dem Oszillator zusammenwirkt, um Reiz-
030021/0733
impulse nur im Bedarfsfall anzuliefern (Bedarfsschrittrr.ccher). Die Verläßlichkeit und Lebensdauer der Schrittmacher wurden verbessert. Es wurden verbesserte Abpackungsverfahren, bessere Stromquellen sowie verbesserte Leitungen und dergleichen entwickelt. Eine weitere Verbesserung stellen Mittel dar, die es gestatten, den Schrittmacher nach dem Implantieren umzuprogrammieren. So ist aus der US-PS 3 805 796 eine Schaltungsanordnung bekannt, mittels deren die Schrittmacherfrequenz ohne chirurgischen Eingriff geändert werden kann, nachdem der Schrittmacher implantiert wurde. Die Frequenz ändert sich dabei in Abhängigkeit von der Anzahl von Malen, die ein magnetisch betätigbarer Zungenschalter geschlossen wird. Die Anzahl der Schließvorgänge des Zungenschalters wird gezählt und in einem binären Zähler eingespeichert. Jede Stufe des Zählers ist so angeschlossen, daß ein Widerstand einer in Serie geschalteten Widerstandskette entweder wirksam gemacht oder überbrückt wird. Die Widerstandskette stellt einen Teil eines RC-Zeitkonstantengliedes dar, das die Schrittmacherrate steuert.
Das vorstehend genannte Konzept wurde durch die Anordnung gemäß der US-PS 4 O66 086 weiter verbessert. Es handelt sich dabei um einen programmierbaren Herzschrittmacher, der auf das Anlegen von HF-Impulsfolgen anspricht, während ein magnetisches Feld, das dicht bei einem einen Teil des Schrittmachers bildenden, magnetisch betätigten Zungen-
030021/0733
schalter ausgecilciet wird, den Zungenscnalter geschlossen hält. Bei dieser Anordnung ist wiederum nur cie Frequenz in Abhängigkeit von der Anzanl der angelegten HF-Impulsfolgen programmierbar. Der Einsatz von HF-Signalen zum Programmieren von Herzschrittmachern wurde erstmals in der US-PS 3 833 005 besenrieben. Dieses Gerat ist in der Lage, sowohl die Impulsfrequenz als auch die Impulsbreite zu programmieren. Bis jetzt ist jedoch kein Schrittmacher bekannt, bei dem es möglich ist, für eine universelle Programmierung in der Weise zu sorgen, da3 mehr als zwei Parameter oder ausgewählte Merkmale oder Testprogramme auf Befehl programmiert werden können.
Ein Bereich, wo die Schrittmachertechnologie hinter dem konventionellen Stand der Technik auf dem Gebiet der Elffkjtronik hinterner hinkt, ist der Einsatz von aigitalen elektrischen Schaltungen. Ein Grund dafür war die hohe Energie, die für den Betrieb von digitalen elektrischen Schaltungen notwendig war. Angesichts der jüngsten technologischen Fortschritte bei Komplementär-Metalloxid-Halbleiterkomponenten (CMOS), die in Form von Großschaltkreisen hergestellt werden, beginnen, zusammen mit Verbesserungen der Herzschrittmacherbatterien, digitale elektronische Schaltungen bei kommerziellen Schrittmachern angewendet zu werden. Digitale Schaltungen zeicnnen sich insbesondere durch ihre Genauigkeit und Verläßlichkeit aus. Typischerweise arbeitet die digitale Schal-
030021/0733
copy
tung in Abhängigkeit von einem Quarzoszillator, der ucer ausgedehnte Zeitspannen hinweg eine sehr stabile Frequenz liefert. Seit mindestens 1966 wurden Vorschlage gemacnt, digitale Techniken bei Herzschrittmachern zu benutzen. Beispielsweise sei auf den Aufsatz von Leo F. Walsh und Emil Moore mit dem Titel "Digital Timing Unit for Programming Biological Stimulators" in The American Journal or Medical Electronics, 1. Vierteljahr 1977, Seiten 29 bis 34, verwiesen. Des erste Patent, das die Anwendung vor, Digitalverfahren schildert, ist das US-Patent 3 557 796. Dort wird mittels eines Oszillators ein Binärzähler ar.gesteuert. Wenn der Zähler einen vorbestimmten Zahlwert erreicht, wird ein Signal angeliefert, das die Abgabe eines Herzreizimpulses bewirkt. Gleichzeitig wird der Zähler zurückgestellt; er beginnt wieder, die Oszillaxorimpulse zu zählen .^Außerdem sind dort ein digitales Bedarfskonzept, bei dem der Zähler nach dem Erfassen eines natürlichen Herzschlags zurückgestellt wird, und ein digitales Refraktärkonzept beschrieben, entsprechend dem der Ausgang für eine beliebige vorbestimmte Zeitspanne gesperrt wird, nachdem ein Herzreizimpuls abgegeben oder ein natürlicher Schlag erfaßt ist.
Digitale Programmiermaßnahmen gehen aus den US-PSen 3 805 796 und 3 833 005 hervor. Die US-PS 3 833 005 zeigt ferner eine digitale Steuerschaltung zum Steuern der FoI-
030021/0733
COPV
gefrequenz der Reizimpulse, indem ein rückstellbarer Zahler vorgesehen wird, der ständig bis zu einem vorbestimmten Wert hochzählt, der mit einem in ein Speicherregister einprogrammierten Wert verglichen wird. Ferner kann die Ausgangsimpulsbreite eingestellt werden, indem der Widerstand in dem die Impulsbreite bestimmenden RC-Kreis umgeschaltet wird.
Zu weiteren Literaturstellen betreffend die Anwendung von digitalen Anordnungen bei Herzschrittmachern gehören die US-PSen 3 631 860, 3 857 399, 3865 119, 3 870 050, 4 O38 991, 4 043 347, 4 O49 OO3, 4 049 OO4 und 4 O74 72O.
Bei Verwendung von Schrittmachern zum Reizen des Herzens ist es bekannt, da8 bei unterschiedlichen Patienten unterschiedliche Energiebeträge für die Reizimpulse notwendig sind. Außerdem kann sich der Energiebedarf für ein und denselben Patienten mit der Zeit ändern. Unter Energie ist dabei die dem Herzen zugeführte elektrische Ladungsmenge gemeint. Diese läßt sich definieren als die Impulsbreite mal der Impulshöhe des Herzreizimpulses, Andererseits ist es schon im Hinblick auf eine Maximierung der Lebensdauer des Herzschrittmachers erwünscht, für den Herzreizimpuls nicht mehr Energie aufzuwenden, als unbedingt notwendig ist, um das Herz zu reizen. Diese Energiemenge wird im allgemeinen als Schwellwertenergie bezeichnet. Es versteht
030021/0733
sich, daß ein angemessener Sicherheitsfaktor berücksichtigt und die tatsächliche Energie auf einen Wert eingestellt werden muß, der über der zum Stimulieren tatsächlich notwendigen Schwellwertenergie liegt.
Bei einem programmierbaren Schrittmacher wird die Energiemenge für das Reizen des Herzens durch Variieren der Breite des vom Schrittmacher angelieferten Impulses eingestellt. Eine Möglichkeit für den Arzt, den notwendigen Sicherheitsfaktor zu berücksichtigen, wurde darin bestehen," die Impulsbreite in einer Reihe von Programmierschritten zu vermindern, bis die Reizung aufhört. Dieses Vorgehen hat jedoch den Nachteil, daß die Reizung unterbleibt, bis ein neues Programmiersignal übermittelt wird, was eine Reihe von Schlagen dauern kann. Im übrigen ist ein solches Vorgehen zeitraubend und schwierig durchfuhrbar.
Bei einem nichtprogrammierbaren Schrittmacher wird die von jedem Reizimpuls zugeführte Energie vom Hersteller festgelegt. Bei Patienten, bei denen das Problem eines steigenden Schwellwertbedarfs besteht, kann es erforder lich werden, den Schrittmacher auszutauschen, wenn die Differenz zwischen der Schwellwertenergie und der Energie für jeden Reizimpuls unter den fur einen angemessenen Sicherheitsabstand notwendigen Wert füllt.
0 3002170733
Um den niedrigsten Energiewert des Impulses innerhalb der Grenzen des Sicherheitsabstands zu halten, ist es erwünscht, für eine einfache Überprüfung des Schwellwertsicherheitsabstands zu sorgen. Eine solche Überprüfung kann entweder jedesmal erfolgen, wenn ein gewisses Ereignis eintritt, beispielsweise das Schließen des Zungenschalters, oder wenn ein spezielles Programmiersignal angeliefert wird. Dabei sollte eine feststellbare Folge von Impulsen abgegeben werden, die einen vorgegebenen Impuls von kleinerer Impulsbreite einschließt. Eine derartige Folge laßt sich vom Arzt leicht beobachten. Auf Grund der Kenntnis der Lage des schmalen Impulses kann der Arzt feststellen, ob das Herz von dem schmaleren Impuls stimuliert wurde. Falls eine solche Mitnahme erfolgt, kann der Arzt schließen, daß ein ausreichender Sicherheitsabstand vorliegt. Bemerkt der Arzt dagegen, daß keine Mitnahme eintritt, kann er anschließend den programmierbaren Impulsgenerator auf einen höheren Impulsbreitenwert umprogrammieren oder bestimmen, ob es notwendig ist, den nichtprogrammierbaren Schrittmacher auszutauschen.
Mit der Erfindung wird ein implantierbarer Herzschrittmacher-Impulsgenerator geschaffen, der eine Reizsignalabgabevorrichtung zum Erzeugen von elektrischen Signalen von definierter Energie, mittels deren das Herz künstlich stimulierbar ist, und eine Detektoreinrichtung aufweist, die beim Ermitteln eines von einer externen Quelle korn-
030021/0733
menden Signals ein Signal anliefert. Außerdem ist eine Sicherheitsabstandseinrichtung vorhanden, die,auf das Ermittlungssignal hin ansprechend,die das Reizsignal anliefernde Vorrichtung veranlaßt, mindestens ein Signal zu erzeugen, dessen Energie um einen vorbestimmten Betrag kleiner als die definierte Energie ist.
Die Erfindung ist im folgenden an Hand eines bevorzugten Ausführungsbeispiels näher erläutert. In den beiliegenden Zeichnungen zeigen:
Fig. 1 eine Anordnung bestehend aus einem Programmiergerät und einem implantierbaren Herzschrittmacher,
Fig. 2 die Art des Codes, der von dem Programmiergerät an den Herzschrittmacher geht,
Fig. 3 in Blockformat ein Programmierwort und die verschiedenen Teile dieses Wortes,
Fig. 4 die gegenseitige Verbindung zwischen der digitalen und der analogen Schaltungsstufe sowie die zwischen diesen beiden Schal-
030021/0733
tungsstufen ausgetauschten Signale,
Fig. 5 die gegenseitige Zuordnung der Fig. 5A
bis 5C,
Fig. 5A bis 5C ein Blockschaltbild der digitalen Schaltungsstufe ,
Fig. 6 die gegenseitige Zuordnung der Fig. 6A
bis 6N und
Fig. 6A bis 6N ein Schaltbild der digitalen Schaltungsstufe.
Wie aus Fig. 1 hervorgeht, umfaßt die gesamte programmierbare Schrittmacheranordnung 10 ein Programmiergerät 12, einen Programmierkopf 14 und einen Impulsgenerator 16. Von dem Impulsgenerator 16 erzeugte Signale werden über Leitungen 18 dem Herz (nicht dargestellt) zugeführt, um dessen Kontraktion zu bewirken. Die Art der vom Impulsgenerator 16 über die Leitung 18 angelieferten Signale sowie das Ansprechverhalten des Herzens auf diese Signale sind bekannt und bedürfen infolgedessen keiner näheren Erläuterung.
Bei der beschriebenen Ausführungsform ist der Impulsgenerator 16 als implantierbares Gerät ausgebildet. Er wird
030021 /0733
dabei unterhalb der Oberfläche der Haut 20 angeordnet. Die Erfindung ist jedoch nicht auf implantierbare Impulsgeneratoren beschränkt.
Bei dem Programmiergerät 12 kann es sich um einen Generator beliebiger Bauart zur Erzeugung von HF-Impulsfolgen handeln. Das Programmiergerät gibt eine Reihe von HF-Signalen der in Verbindung mit den Fig. 2 und 3 erläuterten Art ab. Das Programmiergerät 12 ist an seiner Oberseite mit einer Mehrzahl von Tasten versehen. Zu diesen Tasten gehören Parametertasten 22, numerische Tasten 24 und Funktionstasten 26. Außerdem ist ein Sichtgerät 28 vorhanden, so daß eine Wiedergabe der gedrückten Tasten beobachtet werden kann.
Um den Impulsgenerator 16 zu programmieren, werden vorbestimmte Parametertasten, numerische Tasten und Funktionstasten gedrückt. Zu den Parametertasten gehören Tasten für das Programmieren der Rate (Impulsfolgefrequenz), Impulsbreite und Amplitude der Herzreizimpulse, zum Programmieren der Empfindlichkeit des Verstärkers, zum Programmieren der Rofraktärperiode sowie Tasten, die den Impulsgenerator 16 veranlassen, mit oder ohne Hysteresefunktion oder entweder im kammersynchronen (R-sync)- oder im kammergesperrten (Bedarfs)-Betrieb oder aber im asynchronen Betrieb oder im Bedarfsbetrieb zu arbeiten. Außerdem sind Parametertasten vorhanden, die die Durch-
030021/0733
CUP v'
führung einer SchwellwertkontrolIe veranlassen und die den Betrieb des Impulsgenerators 16 sperren.
Die numerischen Tasten 24 werden gedruckt, um das Programmiergerät 12 zu veranlassen, Signale zu erzeugen, die einen bestimmten Wert kennzeichnen, auf den der gewählte Parameter programmiert werden soll. Wenn beispielsweise die Ratenparametertaste 22 gedrückt wird, müssen numerische Tasten 24 gedrückt werden, welche den Ratensollwert angeben.
Die Funktionstasten 26 werden benutzt, um das Programmiergerät 12 zu veranlassen, den Impulsgenerator 16 entweder permanent oder temporar zu programmieren. Außerdem wird eine der Funktionstasten beim Sperren des Impulsgeneratrors 16 derart verwendet, daß sie gedruckt gehalten werden muß, um ständig Sperrprogrammiersignale vom Programmiergerät 12 über den Kopf 14 an den Impulsgenerator 16 zu geben, damit der Sperrzustand aufrechterhalten bleibt.
Um den Impulsgenerator 16 zu programmieren, muß der Kopf 14 in eine geeignete Lage unmittelbar über dem Impulsgenerator 16 gebracht werden. Vom Programmiergerät 12 aus muß dem Kopf 14 eine Reihe von HF-Signalfolgen über eine Leitung 30 zugeführt werden. Der Kopf 14 weist einen Permanentmagneten von ausreichender Größe auf, um einen im Impulsgenerator 16 befindlichen, magnetisch betätigten
030021/0733
COPY
Zungenschalter zu schließen. Durch das Schließen des im Impulsgenerator 16 vorgesehenen Zungenschalters wird eine gleichfalls innerhalb des Impulsgenerators 16 untergebrachte Schaltungsanordnung in die Lage versetzt, über die Leitung 30 dem Kopf 14 zugeführte HF-Signale zu erfassen und zu verarbeiten.
An Hand der Fig. 2 und 3 sei die Art der von dem Programmiergerät 20 erzeugten Daten erläutert. Jede Programmieroperation bedingt die Übermittlung eines aus 32 binären Ziffern (Bits) bestehenden Wortes durch das Programmiergerät 12, wobei jedes Bit eine Binärzahl in Form einer logischen "1" oder einer logischen "O" ist. Die vom Programmiergerät 12 tatsächlich erzeugten Signale sind Folgen von HF-Signalen mit einer Frequenz von etwa 175 kHz. Für jedes vom Programmiergerät T2 zu erzeugende Wort werden 32 praktisch identische HF-Signalfolgen angelegt. Jedes Bit wird seinerseits durch den Realzeitabstand zwischen aufeinanderfolgenden HF-Signalfolgen definiert. Entsprechend der vorliegend erläuterten bevorzugten Ausführungsform entspricht eine relativ lange Zeitdauer einer logischen "1", während eine relativ kurze Zeitdauer als eine logische "O" gewertet wird. Die Dauer der Signalfolgen kann etwa 0,35 ms betragen. Die relativ lange Zeitspanne kann etwa 2,2 ms lang sein. Die relativ kurze Zeitspanne kann etwa 1,0 ms betragen. So ist beispielsweise in Fig. 2 oben eine willkürliche Reihe von neun HF-Signal-
030021/0733
COPY
folgen veranschaulicht. Diese neun Signalfolgen werden durch eine HF-Demodulationsstufe im Impulsgenerator 16 in Impulse verarbeitet; sie sind in Fig. 2 unten als eine Impulsfolge dargestellt. Unterhalb des unteren Signalverlaufs in Fig. 2 ist eine Folge von acht Binärzahlen angegeben, von denen jede am Anfang jedes des zweiten bis neunten Impulses steht. Jede dieser Zahlen stellt das Bit dar, das durch den zeitlichen Abstand zwischen diesem Impuls und dem vorangehenden Impuls gekennzeichnet ist. So lautet beispielsweise für das Signal gemäß dem oberen Kurvenverlauf der Fig. 2 der Binärcode "1OO1O1OO". Diese Binärzahl kann in konventioneller Weise in einem oktalen Zahlensystem als "224" geschrieben werden. Die erste Ziffer der Oktalzahl gibt die beiden ersten höchstwertigen Bits an. Die mittlere Ziffer der Oktalzahl stellt die drei nächsten Bits dar. Die letzte Ziffer der Oktalzahl stellt die drei niedrigstwertigen Bits dar. Im folgenden sind der Einfachheit halber alle Programmiercodes in dem Oktalzahlensystem angegeben.
An Hand der Fig. 3 seien die von dem Programmiergerät 12 zum Impulsgenerator 16 übermittelten 32 Bit-Wörter erläutert. Die 32 Bit-Wörter bestehen aus vier Teilen, von denen jeder acht Bit lang ist. Diese vier Teile sind der Parametercode, der Datencode, der Zugriffscode und der Paritätscode. Sie werden in dieser Reihenfolge erzeugt, wobei das niedrigstwertige Bit zuerst steht. Die drei er-
030021/0733
sten Bits des 8-Bit-Parametercodes werden nicht benutzt; sie werden immer als Logisch-"O"-Bits erzeugt. Das vierte Bit des Parametercodes ist entweder ein Logisch-"1"- oder ein Logisch-"O"-Bit, das entweder einen Temporär- oder Permanentprogrammierbefehl kennzeichnet. Die letzten vier Parameterbits stellen den Code für die betreffende Funktionstaste 26 dar, die bei der Bedienung des Programmiergeräts 12 gedrückt wurde.
Der Datencodeteil des Programmierworts besteht aus acht Bits, die einen bestimmten Wert für den gewählten Parameter kennzeichnen.
An den Datenteil des Programmierwortes schließt sich das. 8-Bit-Zugriffswort an, das stets aus dem Oktalcode "227" besteht. Dieses Wort wird, wie an Hand der Fig. 5 und 6 näher erläutert ist, benutzt, um den Programmierprozeß des Impulsgenerators 16 zu starten. Das Zugriffswort hat u. a. den Zweck zu verhindern, daß Fremdsignale, die vom Impulsgenerator 16 erfaßt werden können, eine Umprogrammierung bewirken.
Der letzte 8-Bit-Teil der Prqflrammierwbrter besteht aus einem 8-Bit-Paritätscode, der erzeugt wird, um für eine geeignete vertikale Parität, basierend auf den Parameter- und Datenteilen des Wortes, zu sorgen. Der Paritätsteil wird wiederum als Kontrolle benutzt, um «tin· unerwünschte
03002170733
Programmierung des Iir.pulsgenerators 16 auszuschließen.
Fig. 4 zeigt die wechselseitigen Verbindungen zwischen einer digitalen Schaltungsstufe 40 und einer analoger. Schaltungsstufe 42 des Impulsgenerators 16. Die analoge Schaltungsstufe 42 besteht aus verschiedenen getrennten elektrischen Einheiten. Zu diesen gehören eine Batterieüberwachungsstufe, ein Quarztaktgeber, ein Taktgeber mit einem spannungsgesteuerten Oszillator (VCO), ein QRS-Me3-verstärker, eine Ausgangsschaltung mit einer Ratenbegrehzerstufe und einem Spannungsverdoppler,sowie ein HF-Demodulator. Diese analogen Schcltungsteile sind an sich bekannt und sind vorliegend nicht naher erläutert. Bezuglich Einzelheiten dieser Schaltungsteile sei auf die DE-OS (am gleichen Tag wie die vorliegende Anmeldung eingereichte deutsche Patentanmeldung mit dem Titel, "Bedarfsherzschrittmacher mit verminderter Polaritätsdisparität", US-Priorität vom 6. Nov. 1978 aus den US-Anmeldungen 957 812, 957 813 und 957 814) verwiesen.
Die digitale Schaltungsstufe 40 umfaßt alle digitalen Logikstufen, die für eine Programmänderung notwendig sind, einen Speicher zum Einspeichern des digitalen Codes, der die Sollwerte für die programmierten Parameter vorgibt, und digitale Zeitstufen, die bewirken, daß Impulse von dem Impulsgenerator 16 auf die programmierte Weise erzeugt werden. Die digitale Schaltungsstufe 40 ist an Hand der
030021/0733
29U595
Fig. 5A, 5B und 5C sowie der Fig. 6A bis 6N weiter unten näher beschrieben.
Fig. 4 zeigt auch eine Batterie 44, bei der es sich um eine konventionelle Lithiumjodidbatterie handeln kann, die eine Spannung +V von etwa 2,8 V liefert. Die Batterie 44 ist zwischen eine Bezugspotentialquelle, beispielsweise Masse, und die digitale sowie die analoge Schaltungsstufe 40 bzw. 42 geschaltet. Die digitale Schaltungsstufe 40 und die analoge Schaltungsstufe 42 sind ferner an Masse angeschlossen.
Ein mittels eines Magnetfelas betätigter Zungenrelaisschalter 40 ist zwischen die positive Seite der Batterie 44 und die digitale Schaltungsstufe 40 sowie die analoge Schaltungsstufe 42 gelegt. Die analoge Schaltungsstufe 42 weist zwei Ausgänge 48 und 50 auf, an denen Signale erscheinen, die der in üblicher Weise einem Herzschrittmacher zugeordneten Leitung zugehen. Der Ausgang 50 kann mit dem metallischen Außengehäuse des Impulsgenerators 16 verbunden oder an einen zweiten Draht der Leitung cngeschlcssar. sain. Dies hängt von dsrr. irr. Einzelfall verwendeten Leitungstyp ab. Der Ausgang 48 ist über einen Kondensator 52 an die analoge Schaltungsstufe 42 und das Herz (nicht veranschaulicht) angekoppelt. Es sind ferner zwei Dioden 54 und 56 vorgesehen, deren Anoden miteinander verbunden sind und deren Kathoaen mit den Aus-
030021/0733
29U595
gangen 48 bzw. 5O in Verbindung stehen. Die Dioden 54 und 56 verhindern in herkömmlicher Weise eine Beschädigung der Schaltungsanordnung des Impulsgenerators 16 bei Vorhandensein von großen Fremdsignalen, wie sie beispielsweise bei einer Elektrokaustik verursacht werden.
Wenn der Zungenschalter 46 geschlossen wird, indem ein Magnet, wie er beispielsweise im Kopf 14 untergebracht ist, dicht an den Impulsgenerator 16 herangebracht wird, wird ein ZUNGENSCHALTER-Signal +V oder logisch "1" an aie digitale Schaltungsstufe 40 und die analoge Schaltungsstufe 42 angelegt. Bei Wegnenmen des Kopfs 14 öffnet der Zungenschalter 46. Ein Massesignal oder logisch "O" wird der digitalen Schcitungsstufe 4O und der analogen Schaltungsstufe 42 zugeführt. Die analoge Schaltungsstufe 42 gibt die Signale XTAL1 VCO, MESSEN, RATENBEGRENZUNG, BATTERIE und DATEN an die digitale Schaltungsstufe 4O. Die digitale Schaltungsstufe 40 versorgt ihrerseits die analoge Schaltungsstufe 42 mit den Signalen VCO-ENTSPERRUNG, EMPFINDLICHKEIT, AUSTASTEN, NACHLADEN, DOPPELT und EINFACH.
Das ZUNGENSCHALTER-Signal ist eine logische "1", wenn aar Zungenschalter 46 geschlossen ist und eine logische "O" , wenn der Zungenschalter 46 offen ist, wie dies normaler- · weise der Fall ist. Das XTAL-Signal ist im wesentlichen ein Rechteckimpüissignai mit einer Frequenz von 32768 Hz1
030021/0733
" 23 ' 29U595
während es sich bei dem VCO-Signal um ein Rechteckimpulssignal mit einer Frequenz von 40 OOO Hz handelt, wenn aie Spannung der Batterie 44 gleich 2,8 V ist. Wenn die Spannung der Batterie 44 mit der Zeit abnimmt, wird auch die Frequenz des VCO-Signals entsprechend der Formel FVCO = 5'92 x (v~0'2) kleiner, wobei V die von der Batterie 44 abgegebene Istspannung ist. Wie im einzelnen naher erläutert ist, wird das VCO-Signal im Rahmen der Taktgabe benutzt, um die genaue Breite des Impulses zu bestimmen, der von dem Impulsgenerator 16 bereitgestellt wird. Um eine konstante Energie des Impulses aufrechtzuerhalten, muß die Impulsbreite erhöht werden, wenn die von der Batterie 44 abgegebene Spannung sinkt. Es wird also ein spannungsgesteuerter Oszillator (VCO) benutzt, der bei sinkender Spannung eine kleiner werdende Frequenz liefert.
Das von der digitalen Schaltungsstufe 4O an die analoge Schaltungsstufe 42 gegebene Signal VCO-ENTSPERRUNG ist normalerweise eine logische "1". Wenn jedoch der Reizimpuls abgegeben werden soll, wird das VCO-ENTSPERRUNGS-Signal zu logisch "O". Der spannungsgesteuerte Oszillator wird entsperrt, um mit der Anlieferung von Impulsen zu beginnen. Das Signal VCO-ENTSPERRUNG bleibt gleich logisch "O" bis die Abgabe des Reizimpulses beendet ist. Dann springt das Signal auf logisch "1" zurück. Der spannungsgesteuerte Oszillator wird gesperrt.
030021/0733
" 24 " 29U595
Das Signal MESSEN wird vom Ausgang des Meßverstarkers als ein normales logisches "1"-Signal abgegeben, das jedesmal zu logisch "O" wird, wenn der Meßverstarker ein natürlich auftretendes QRS-Signal ermittelt. Bei dem Signal EMPFINDLICHKEIT handelt es sich um ein digitales Signal mit einem von drei Zustanden, ndmlich logisch "1", logisch "O" oder potential frei. Es wird unmittelbar von dem Speicher der digitalen Schaltungsstufe 40 gegeben. Der Zustand des Signals EMPFINDLICHKEIT zeigt die Empfindlichkeit an, die der MeQverstärker annehmen soll.
Das Signal AUSTASTEN wird von der digitalen Schaltungsstufe 40 gegeben. Es ist normalerweise ein Signal logisch "1", das für etwa 100 ms zu logisch "O" wird, nachdem der Impulsgenerator 16 einen Reizimpuls angeliefert hat oder ein natürlicher QRS-Komplex erfaßt wurde. Das AUSTAST-Signal wird benutzt, um zu verhindern, da3 der Meßverstarker der analogen Schaltungsstufe 42 während des 100-ms-Zeitintervalls irgendwelche Signale erfaßt, so daß sich die Komponenten des Meßverstärkers nach Ermittlung eines Signals zurückstellen können.
Das Signal NACHLADEN ist normalerweise ein logisches 11O"-Impulssignal, das für etwa 7,8 ms auf logisch "1" springt, nachdem der Reizimpuls abgegeben oder ein natürlicher QRS-Komplex erfaßt wurde. Das NACHLADE-Signal hat die
030021/0733
Aufgabe, einen Schalter zu öffnen und das rasche Wiederaufladen eines Kondensators in dem Spannungsverdopplerteil der analogen Schaltungsstufe 42 zu ermöglichen. Die von der digitalen Schaltungsstufe 4O auf die analoge
Schaltungsstufe 42 gegebenen Signale DOPPELT und EINFACH bewirken, daß zwischen den Ausgängen 48 und 5O ein Reizimpuls mit einer Amplitude entsprechend dem zweifachen
Wert der von der Batterie 44 angelieferten Spannung bzw. ein Reizimpuls erscheint, dessen Amplitude gleich dem
Wert der von der Batterie 44 abgegebenen Spannung ist.
Die Signale DOPPELT und EINFACH sind Impulse mit einer Impulsbreite, die gleich der Sollimpulsbreite des Reizsignals ist, das zwischen den Ausgängen 48 und 50 erscheinen soll.
Bei dem von der analogen Schaltungsstufe 42 an die digitale Schaltungsstufe 40 gehenden Signal RATENBEGRENZUNG
handelt es sich normalerweise um ein logisches "O"-Signal, das nach der Anlieferung des Reizimpulses 462 ms lang zu logisch "1" wird, um einen oberen Ratengrenzwert von 130 Impulsen pro Minute für den Impulsgenerator 16 vorzugeben. Das von der analogen Schaltungsstufe 42 an die digitals
Schaltungsstufe 40 gehende Signal BATTERIE ist ein logisches "1"-Signal, solang die von der Batterie 44 abgegebene Spannung über einem kritischen Mindestwert von beispielsweise 2,0 V liegt. Es wird zu logisch "O", wenn die Spannung der Batterie 44 unter 2,0 V absinkt.
030021/0733
COPY
Das DATEN-Signal von der analogen Schaltungsstufe 42 zur digitalen Schaltungsstufe 40 ist ein Impulssignal, das ähnlich wie im unteren Kurvenverlauf der Fig. 2 von logisch "O" auf logisch "1" springt, wenn das Programmiergerät 12 eine Impulsfolge anliefert. In den Zeitspannen zwischen der Abgabe der Impulsfolgen liegt das Signal auf dem Pegel logisch "0". Jedesmal, wenn der Impulsgenerator 16 programmiert wird, werden 33 Impulse, die 32 Bits kennzeichnen, von der analogen Schaltungsstufe 42 über die DATEN-Leitung an die digitale Schaltungsstufe 40 angelegt. Diese Impulse werden von dem HF-Demodulatorteil der analogen Schaltungsstufe 42 in bekannter Weise angelie fert,
Der Parameterteil des DATEN-Signals bestimmt einen von 11 zu modifizierenden Parametern und gibt, wenn eine entsprechende Wahlmöglichkeit gegeben ist, außerdem vor, ob diese Modifikation temporär oder permanent durchzuführen ist. Bei den 11 Parametern handelt es sich um den Inhibit-, Refraktor- und Hystereseparameter, die Parameter für Asynchron/Bedarfs-Betrieb, Impulsbreite, hohe Rate, Schwellwertkontrolle, normale Rare und R-3ynchron/3edarfsbetrieb sowie um die Parameter für die Empfindlichkeit und den Ausgangsspannungswert. Von den vorstehnd genannten 11 Parametern können der Inhibit-Parameter, der Parameter für hohe Rate und der Schwellwertkontrollparameter nur auf temporärer Basis verarbeitet werden,
030021/0733
CO PV
während die Verarbeitung des Hysteresepara.T.eters nur auf permanenter Basis erfolgt. Alle anderen Parameter können entweder permanent oder temporär sein. Die temporäre Programmierung bewirkt, daß der Impulsgenerator 16 solange programmiert wird, wie sich der Kopf 14 über dem Impulsgenerator 16 befindet, um den Zungenschalter 46 geschlossen zu halten, oder bis ein anderes Programmierwort angeliefert wird. Nach dem Öffnen des Zungenschalters 46 oder dem Übermitteln eines anderen Programmierwortes übernehmen die ursprünglich in den Impulsgenerator 16 einprogrammierten Bedingungen wieder die Steuerung, es sei aenn, daß eine Modifikation durch das neue Programmierwort erfolgt.
In der untenstehenden Tabelle I sind die elf verschiedenen Parameter, die variiert werden können, zusammengestellt. Für jeden ist der Parametercode für eine temporäre Parameteränderung oder für eine permanente Parameter änderung angegeben. Ferner sind die verschiedenen Datenwerte, die gewählt werden können, und der Code aufgeführt, der in dem Datenteil des Programmiersignals vorhanden sein muß, um die betreffende Datenänderung zu Dewirken. Alle temporären und permanenten Parametercodes und Datencodes sind im Oktalzahlensystem angegeben, um auf einfache Weise zu einer 8-Bit-Binärzahl mit drei Ziffern zu kommen. Bei den in der Datenwertspalte angegebenen Zahlen handelt es sich um Dezimalzahlen.
030021/0733
29U595
TABELLE I
Progrcmmierparametercodes und Wertecodes perm.
Cede		 Datenwert immer Daten
code
Parameter temp.
Code		 -- 220 ms
325 ms
400 ms
asynchron		 377
Inhibit O10 O2O keine Hysterese
4O Schläge/min
unterer Grenzwert		 OCO
OO1
OO2
OO3
Refraktor 030 060 0OO
OO1
Hysterese --
50 Schlage/min
unterer Grenzwert
60 Schläge/min
unterer Grenzwert
002 OO3
Asynchron/ 110
Bedarf
1OO Bedarfsbetrieb
Asynchronbetrieb
OOO OO1
Impulsbreite 130
5O yus BOL
1OO /js BOL
' 150 yus BOL
200 /us BOL
250 yus BOL
OCO
OO1
OO2
OO3
OO4
31 50 yus BOL 32OO yus BOL
O76 077
Hohe Rate
170
nominell
(tatsächl. 149,4)
OOO
030021/0733
V 155 Datenwert 2944595 375
TABELLE I (Fortsetzung) 160 373
temp. perm. 165 Daten- 372
Parameter Code Code 17O ccde 371
Hohe Rate 175 (155,5) Impuls/min 376 367
18O (158,7) 367
185 (165,6) 365
19O (169,3) 364
195 (173,2) 363
2OO (181,4) 362
205 (185,8) 361
210 (19O.5) 36ü
215 (195,4) 36O
22O (2OO.5) " 357
225 (205,9) 356
23O (211,6) 355
235 (217,7) 355
24O (217,7) 354
245 (224,1) 353
25O (23O.9) 352
26O (238,1) 351
270 (238,1) 35O
28O (245.8) 347
29O (254,O) 346
300 (262,0) 346
310 (272,1) 345
320 (282,2) " 344
33O (293,O) 343
340 (3O4.7) 342
36O (3O4.7) 341
38O (317,4) 34O
400 (331.2)
(346,3)
(362,8)
(38O.9)
(400.9)
030021/0733
TABELLE I (Fortsetzung)
temp.
Parameter Code		 perm.
Code		 Datenwert Daten
code
Schwellwert- 210
kontrolle		 -- 50 /JS BOL
1OO /JS BOL		 000
001
150 /JS BOL OO2
2OO /JS BOL OO3
250 /JS BOL 004
• ·
3150 yus BOL 076
32OO ps BCL O77
Rate 230 220 3O (3O1O) 313
31 (31,0) 3O3
32 (32,O) 273
33 (33,0) 264
34 (34,0) 255
35 (35,O) 247
36 (35,9) 241
37 (37,O) 233
38 (37,9) 226
39 (39,1) 22O
40 (39,9) 214
41 (41,O) 2O7
42 (42,1) 202
43 (43,O) 176
44 (44,O) 172
45 (45,1) 166
46 (45,9) 163
47 (47,0) 157
48 (47,9) 154
49 (48,9) 151
50 (50,1) 145
030021/0733
29U595
TABELLE I (Fortsetzung)
temp. perm. Datenwert Daten
Parameter Code Code 51 (51.1) code
Rate 52 (51.8) 142
53 (52.9) 140
54 (54,O) 135
55 (54.8) 132
56 (56.O) 130
57 (56.9) 125
58 (58.2) 123
59 (59.1) 120
6O (6O.O) 116
61 (61 .O) 114
62 (62,O) 112
63 (63,0) 110
64 (64,O) 1C6
65 (65,1) 1C4
66 (66,3) 1C2
67 (66,8) 100
68 (68,O) O77
69 (69,3) 075
7O (69.9) O73
71 (71,2) 072
72 (71,9) O7O
73 (73,3) O67
74 (74,0) 065
75 (74,7) O64
76 (76,2) 063
77 (77,0) 061
78 (77,8) 060
79 (79,4) O57
80 (8O.2) 055
81 (81,1) 054
053
030021/0733
TABELLE I (Fortsetzung)
Parameter
temp. perm. Datenwert Daten
Code Code 82 (81,9) code
83 (82,8) 052
84 (83,7) 051
85 (84,7) O5O
86 (85,6) 047
87 (86,6) O46
88 (87,6) 045
89 (88,6) 044
9O (89,7) 043
91 (90,7) O42
92 (91,8) O41
93 (92,9) O4O ·
94 (94,1) O37
95 (95,3) 036
96 (96,5) 035
97 (96,5) O34
98 (97,7) 034
99 (99,O) 033
100 (1OO.3) 032
101 (101 , 6) O31
1O2 (1O1 ,6) O3O
103 (1O3.O) O3O
1O4 (1O4.4) 027
105 (104,4) O26
106 (105,8) O26
1O7 (1O7.3) 025
1O8 (107,3) 024
109 (108,9) O24
110 (110,4) 023
111 (110,4) 022
112 (112,1 ) 022
021
030021/0733
29U595
TABELLE I (Fortsetzung)
temp. • perm. Datenwert Daten
Parameter Code Code 113 (113,7) code
Rate 114 (113.7) O2O
115 (115,5) O2O
116 (115,5) O17
117 (117.2) O17
118 (117,2) O16
119 (119.1) O16
12O (121.O) O15
121 (121,O) O14
122 (122,9) O14
123 (122,9) O13
124 (124,9) 013
125 (124,9) O12
126 (127,O) O12
127 (127,O) O11
128 (127,O) O11
129 (129.2) O11
13O (129.2) O1O
131 (131,4) O1O
132 (131.4) OO7
133 (133,7) OO7
134 (133,7) OO6
135 (136,1) OO6
136 (136,1) OO3
137 (136,1) OO5
138 (138,5) 005
139 (138.5) 004
14O (141,1) 004
141 (141,1) OO3
142 (141 ,1) OO3
143 (143.8) OO3
144 (143.8) OO2
002
030021/0733
TABELLE I (Fortsetzung) Parameter
Rate
29U595
temp.
Code		 perm.
Code		 Datenwert (143,8) Daten
code
145 (140,5) C02
146 (146,5) · 001
147 (149,4) 001
148 (149,4) OCO
149 (149,4) OCO
150 0OO
R-Synchron
270 260 nicht synchron
synchron
OCO
001
Empfindlichkeit
330
320
mittel niedrig mittel hoch
0OO OO1 002 OC 3
Ausgang
370 36O
einfach doppelt
000 001
In der obigen Tabelle I sind bei den Datenwerten sowohl für die hohe Rate als auch für die normale Rate eine nicht in Klammer und eine in Klammer stehende Zahl angegeben. Die in Klammer stehende Zahl stellt die tatsächlich auftretende Impulsanzahl pro Minute dar. Diese GröSe ist durch die Frequenz des Taktsignals und die Stufenanzahl der Schieberegister begrenzt. Die nicht in Klammern gesetzte Zahl ist der nächstliegende Nennwert, der von einem Arzt ausgewählt würde, wenn der in einem Patienten implantierte Impulsgenerator 16 programmiert wird. Wenn beispielsweise der Arzt beabsichtigt, den Impulsgenerator
030021/0733
COPY
29U595
16 auf eine Rate von 72 Impulsen pro Minute zu programmieren, drückt er die Ratenparametertaste 22 und dann die Zahl 72 auf den numerischen Tasten 24 des Programmiergeräts 12. Anschließend drückt er eine der Permanent- oder Temporärtasten, um erkennen zu lassen, ob eine permanente oder eine temporäre Ratenänderung erfolgen soll. Angenommen, es ist eine permanente Ratenänderung erwünscht, überträgt das Programmiergerät 12 einen Parametercode von "220", gefolgt von einem Datenwertcode von "067", einem Zugriffscode von "227" und einem Paritätscode von "247". Der Impulsgenerator 16 spricht auf diesen Code in der Vveise an, daS er Impulse mit einer Rate von 71 ,9 Impulsen pro Minute abgibt. Dies ist der dem gewünschten Nennwert von 72 Impulsen pro Minute am nächsten kommende Impulsfolgefrequenzwert, mit dem auf Grund der internen Schaltungsauslegung und der Frequenzwerte des Impulsgenerators 16 Reizimpulse angeliefert werden können. _.
Fig. 5 zeigt, wie die Fig. 5A, 5B und 5C zusammenzulegen sind, um das gesamte Blockschaltbild der digitalen Schaltungsstufe 40 zu erhalten. In den Fig. 5A, 5B und 5C sind alle Signale, die von der analogen Schaltungsstufe 42 empfangen oder an diese angelegt werden, eingekreist. Ferner sind für jeden der Blöcke die Speisespannungs- oder Masseanschlüsse weggelassen, obwohl sich versteht, daß entsprechende Signale notwendig sind und den digitalen
03QQ21/0733
logischen Schaltungskomponenten in üblicher Weise zugeführt werden müssen. Für jeden der Blöcke der Fig. 5A1 53 und 5C werden Datensignale an der linken Seite des Blockes, Rückstellsignale an der Unterseite des Blockes und Setzsignale an der Oberseite des Blockes angelegt, wahrend die Ausgangssignale an der rechten Seite des Blockes erscheinen. Sofern mehrere Leitungen von einem bestimmten Schaltungsblock abgehen oder zu diesem hinführen, beispielsweise parallele Ausgange von einem Zahler, Schieberegister oder einer Speicherschaltung, ist eine entsprechende Leitungsgruppe durch breite Linien angedeutet .
In Fig. 5A ist die Programmaufnahme- und -verarbeitungslogik 1OO veranschaulicht. Das von der analogen Schaltungsstufe 42 angelieferte DATEN-Signal geht an eine Rückstellogik 106, eine Datendecodierlogik 108, ein achtstufiges Schieberegister 110 und über eine NOR-Schaltung 112 an ein 13stufiges Schieberegister 116. Bei einer NOR-Schaltung handelt es sich in bekannter Weise um eine Schaltungsstufe, die ein logisches "1"-Signal abgibt, wenn alle an den Eingang angelegten Signale logisch "O" sind, und die ein logisches "O"-Signal liefert, wenn eines oder mehrere der dem Eingang zugeführten Signale sich im Zustand logisch "1" befinden. Die Vorderflanke des DATEN-Signals stellt die Rückstellogik 106 zurück, so daß an deren Ausgang das Signal logisch "O" ansteht. Die
Rückflanke jedes DATEN-Signalimpulses stellt die Datendecodierlogik 108 zurück, so daß eine Zeitmessung zwischen der Rückflanke eines DATEN-Signalimpulses und der Vorderflanke des nächsten DATEN-Signalimpulses erfolgen kann.
An die Datendecodierlogik 108 geht außer dem DATEN-Signal das rasche Taktsignal, bei dem es sich um ein 4096 Hz-Taktsignal handelt, das mit der Systemtaktgabe synchronisiert ist. Die Datendecodierlogik 108 liefert an ihrem oberen Ausgang ein Datentaktsignal unmittelbar nach der Rückflanke jedes DATEN-Impulses, das mit der Taktsteuerung der Schaltung synchronisiert ist. Am unteren Ausgang der Datendecodierlogik erscheint ferner ein digitales Datensignal, das den Datenwert zwischen den beiden letzten aufeinanderfolgenden Datenimpulsen kennzeichnet. Das Datentaktsignal geht von dem oberen Ausgang der Datendecodierlogik 108 an den Takteingang einer Zugriffscode-Prüflogik 114 sowie den Takteingang eines Impulszählers 118.
Das Datensignal vom unteren Ausgang der Datendecodierlogik 1O8 bildet den Dateneingang des achtstufigen Schieberegisters 11O. Das DATEN-Signal wird an den Takteingang des Schieberegisters 110 angelegt. Nach dem Auftreten der Vorderflanke jedes DATEN-Signalimpulses wird der Binärwert am Dateneingang des Schieberegisters 110 in
030021/0733
29U595
dessen erster Stufe eingespeichert. Der zuvor in der ersten Stufe befindliche Wert wird in die zweite Stufe geschoben. Entsprechendes gilt für alle acht Stufen des Schieberegisters 110. Das Signal, das in der achten Stufe des Schieberegisters 110 erscheint, wird als Ausgangssignal des Schieberegisters 110 dem Dateneingang des 13stufigen Schieberegisters 116 zugeführt. Der Takteingang des Schieberegisters 116 ist an den Ausgang der NCR-Schaltung 112 angekoppelt, welcher das DATEN-Signal und ein normalerweise auf logisch "O" stehendes Signal von dem Ausgang der Zugriffscode-Prüflogik 114 zugeht. Solange die NOR-Schaltung 112 mittels des logischen "O"-Signals von der Zugriffscode-Prüflogik 114 entsperrt ist, laufen die an den Dateneingang des Schieberegisters 116 angelegten Daten beim Auftreten der Vorderflanke jedes DATEN-Signalimpulses in~das Schieberegister 116 ein.
Der obere oder Datentaktausgang der Datendecodierlogik 108 ist mit dem Impulszähler 118 verbunden, dessen Zählwert beginnend mit einem Zählwert Null jedesmal weitergeschaltet wird, wenn ein Impuls an dem Datentaktausgang erscheint. Wenn der im Impulszähler 118 stehende Zählwert von Null abweicht, wird das Signal am mittleren Ausgang des Zählers zu logisch 11O". Mittels dieses Signals wird eine Zeitmeßlogik 12O entsperrt. Nachdem der Impulszähler 118 den Zählwert 24 erreicht, wird vom unteren Ausgang des Zählers ein Signal logisch "1" der Zugriffscode-Prüf-
030021/0733.
logik 114 zugeführt, um diese zu entSperren.
An der Zugriffscode-Prüflogik 114 liegen die parallelen Ausgänge von jeder der acht Stufen des Schieberegisters 110 an. Die Prüflogik 114 weist eine Decodiereinrichtung auf, die die Anlieferung eines logischen "1"-Signals immer dann bewirkt, wenn der von dem Schieberegister 110 gespeicherte Code der Zugriffscode von oktal 227 ist. Der untere Ausgang des Impulszählers 118 bleibt auf logisch "1" stehen, um die Zugriffscode-Prüflogik 114 von dem Zeitpunkt, zu dem der Impulszähler 118 den Zahlwert 24 erreicht, bis zum Überlaufen des Zählers nach Erreichen des Zählwerts 32 zu entsperren.
Wenn die Zugriffscode-Prüflogik 114 den Zugriffscode ermittelt und ein logisches M1"-Signal abgibt,'wird die NOR- Schaltung 112 gesperrt. Über die NOR-Schal'tung werden keine weiteren DATEN-Signale dem Takteingang des Schiebe registers 116 zugeführt. Die dem Zugriffscode vorausgehenden 13 Datenwerte bleiben in dem Schieberegister 116 eingespeichert. Aus der Erläuterung des Datenworts an Hand der Fig. 3 folgt, daß zu den 13 dem Zugriffscode vorausgehenden Datenwerten acht die Daten bestimmende Bits, vier Bits, welche den zu modifizierenden Parameter angeben, und ein Bit gehören, das erkennen läßt, ob die Modifikation permanent oder temporär sein soll. Die anfänglichen drei Datenbits im Parameterteil des Wortes sind
030021/0733
immer Nullen; während des Verschiebevorgangs werden sie durch das achtstufige Schieberegister 110 und das 13stufige Schieberegister 116 voll hindurchgeschoben. Sie gehen auf diese Weise verloren.
Die von der Datendecodierlogik 108 angelieferten Daten laufen im Anschluß an die Ermittlung des Zugriffscodes weiter in das Schieberegister 11O ein. Die in dem Schieberegister 116 eingespeicherten Daten bleiben jedoch fest, weil die NOR-Schaltung 112 jetzt durch das Signal logisch "1" von der Zugriffscode-Prüflogik 114 gesperrt ist. Dem Zugriffscode folgt der Paritätscode, der acht Bitzeiten später in dem Schieberegister 110 eingespeichert wird.
Mittels des Signals logisch "1" von der Zugriffscode-Prüflogik 114 wird die Rückstellogik 106 gesetzt,,die ihrerseits ein Signal zum Zurückstellen .des Impulszählers 118 auf den Zählwert 24 abgibt. Dies ist notwendig, weil es sein kann, daß einige Fremdimpulse unmittelbar vor dem Programmieren auftreten, die bewirken könnten, daß der Zählwert des Impulszählers 118 zum Zeitpunkt der Ermittlung des Zugriffscodes durch die Prüflogik 114 größer als 24 ist.
Nachdem das achte Bit des Paritätscodes in dem Schieberegister 110 eingespeichert ist, hat der Impulszähler 118 32 Datenbits gezählt. Dies verursacht einen Sprung des
030021/0733
29A4595
Signals am oberen oder Überlaufausgang (OF) des Impulszählers 118 von logisch "O" auf logisch "1". Mittels des OF-Ausgangssignals des Impulszählers 118 wird ein Zählerüberlauf latch oder -speicherflipflop 104 gesetzt, das dann ein Signal logisch "1" an eine Fehlerprüflogik 122 gibt, um diese zu entsperren. Die Fehlerprüflogik 122 stellt fest, ob das empfangene DATEN-Programmiersignal alle notwendigen Kontrollen durchlaufen hat. Diese Kontrollen bestehen darin, daß sowohl das Signal der Zugriffscode-Prüflogik 114 als auch das Signal einer Paritätsprüflogik 124 auf logisch "1" springen, wenn das Signal des Zählerüberlauflatch 104 zu logisch "1" wird. Die Fehlerprüflogik 122 spricht ferner auf ein 128-Hz-Langsamtaktsignal SLÜ CLK an, das von der Schaltungsanordnung gemäß Fig. 5B angeliefert wird, so daß entweder ein ANNAHME- oder ein FEHLER-Signal in Form eines Logisch "1"-Impulses erscheint, dessen Impulsbreite gleich der Zeitdauer zwischen SLO CLK-Impulsen ist.
An der Paritätsprüflogik 124 .liegen die Ausgangssignale von den acht Stufen des Schieberegisters 110 und die Ausgangssignale von den 13 Stufen des Schieberegisters 116 an. Die Funktion der Paritätsprüflogik 124 besteht darin, di· vertikale Parität der 13 Parameterdaten-Testbits, die in dem Schieberegister 116 eingespeichert sind, gegenüber dem Paritätscode zu prüfen, der in dem Schieberegister 110 eingespeichert ist. Wenn die Parität vorliegt,
030021/0733
29U595
gibt die Paritätsprüflogik 124 ein Signal logisch "1" ab.
Wenn zum Zeitpunkt des Setzens des Zählerüberlauflatch 104 die Prüfungen in der Fehlerprüflogik 122 ergeben, daß das Programmiersignal angenommen wird, wird an den unteren Ausgang der Fehlerprüflogik das ANNAHME-Signal angelegt. Andernfalls erscheint am oberen Ausgang der Fehlerprüflogik 122 ein FEHLER-Signal. Das Zählerüberlauf latch 104 wird sowohl durch das FEHLER-Signal als auch durch das ANNAHME-Signal zurückgestellt. Das FEHLER-Signal geht ferner an eine Rückstellogik 126. Das ANNAHME-Signal gelangt von der Fehlerprüflogik 122 zu dem Dateneingang eines Schreiblatch 128, zu dem Takteingang eines Testlatch 13O und zu dem Entsperreingang eines Zwischenspeichers 132, so daß dieser die Daten- und Parametersignale von den ersten 12 Stufen des Schieberegisters 116 aufnehmen kann.
Die Rückstellogik 126 spricht zusätzlich auf das Signal von der Zeitmeßlogik 12O, auf das Signal von dem Schreiblatch 123 und auf das Z1JNGENSCHALTER-Signal an, das logisch "1" ist, wenn der Zungenschalter 46 geschlossen ist. Die Rückstellogik 126 weist einen oberen und einen unteren Ausgang auf. Der untere Ausgang ist mit dem Rückstelleingang des Impulszählers 118, mit einem Eingang der Rückstellogik 106 und mit dem Rückstelleingang der
030021/0733
29U595
Zugriffscode-Prüflogik 114 verbunden. Der obere Ausgang der Rückstellogik 126 ist an den Rückstelleingang einer Sperr- oder Inhibitlogik 134 und an den Rückstelleingang des Testlatch 130 angeschlossen. Ein Signal erscheint an beiden Ausgängen der Rückstellogik 126 immer dann, wenn von der Zeitmeßlogik 120 ein Signal angeliefert wird, wenn das FEHLER-Signal erscheint oder wenn das ZUNGEN-SCHALTER-Signal erkennen läßt, daß der Zungenschalter geschlossen ist. Ein Signal tritt nur an dem unteren Ausgang der Rückstellogik 126 auf, wenn das Schreiblatch, 128 ein Signal anliefert.
Dem Dateneingang des Schreiblatch 128 geht das ANNAHME-Signal von der Fehlerp.rüflogik 122 zu, während an dem Takteingang des Schreiblatch das LANGSAMTAKT-Signal anliegt. Beim Auftreten jedes LANGSAMTAKT-Impulses wird das Schreiblatch 128 getaktet, so daß der Ausgang den. Da tenwert eines seinem Dateneingang zugeführten Signals' angibt. Es handelt sich dabei um das ANNAHME-Signal von der Fehlerprüflogik 122. Der Ausgang des Schreiblatch ist mit einem Eingang der Rückstellogik 126, mit einem Eingang der Inhibitlogik 134 und mit einem Eingang einer Speicherabtaststufe 136 gekoppelt.
Der andere Eingang der Speicherabtaststufe 136 ist an den Ausgang des Testlatch 130 angeschlossen. Die Speicherabtaststufe 136 gibt an ein· Parameterdecodierlo-
G3ÖC21/G733
" 44 " 29U595
gik 138 in Fig. 5B jedesmal dann ein Signal, wenn das Schreiblatch 128 ein Signal anliefert, während von dem Testlatch 130 kein Signal abgegeben wird. Das Signal der Speicherabtaststufe 136 veranlaßt die Parameterdecodierlogik 138,den ihr von dem Zwischenspeicher 132 zugeführten Parametercode zu decodieren und ein Signal abzugeben, das erkennen läßt, welche permanente Parameteränderung auftreten soll. Das Testlatch 13O spricht auf das Testsignal von der 13. Stufe des Schieberegisters 116 und auf das ANNAHME-Signal von der Fehlerprüflogik 122 an. Es gibt ein Signal an die Parameterdecodierlogik in Fig. 5B, um zu bewirken, daß die dieser Logik von dem Zwischenspeicher 132 zugeführten Parametersignale decodiert werden und ein Signal erscheint, das angibt, welche temporäre Parameteränderung auftreten soll. Außerdem wird das Ausgangssignal des Testlatch 130 der Speicherabtaststufe 136 und der Inhibitlogik 134 zugeführt.
Der Zwischenspeicher 132 speichert nach dem Auftreten des ANNAHME-Signals von der Fehlerprüf logik 122 die vier Parameterbits und die acht Datenbits ein, die im Schieberegister 116 stehen. Die im Zwischenspeicher 132 eingespeicherten Parameterbits werden der Parameterdecodierlogik 138 zugeführt, wo sie in Verknüpfung mit den Signalen von der Speicherabtaststufe 136 oder dem Testlatch 130 decodiert werden. Von der Parameterdecodierlogik 138 geht ein Signal an einen Speicher 140, das erken-
030021/0733
- 45 - 29U595
nen läßt, welche permanente Parameteränderung oder temporäre Parameteränderung auftreten soll. Die möglichen Parameteränderungen, die von der Parameterdecodierlogik 138 decodiert und dem Speicher 140 zugeführt werden können, sind in der obigen Tabelle I angegeben. Außerdem werden von der Parameterdecodierlogik 138 bestimmte Parameter als unabhängige Signale angeliefert, und zwar die Parameter HOHE RATE, TEMPORARE EMPFINDLICHKEIT, TEMPORÄRE REFRAKTÄRDAUER, TEMPORÄR R-SYNCHRON, AUTOMATISCHER SCHWELLWERT, PERMANENT-BEDARFSBETRIEB, TEMPORAR-BEDARFS-BETRIEB, BEDARFSBETRIEB und INHIBIT.
Die acht von dem Zwischenspeicher 132 angelieferten Datenbits gehen an den Speicher 140 in Fig. 5B und an eine Inhibit-Decodierlogik 142. Falls eine permanente Parameteränderung decodiert wird, werden die dem Speicner 140 zugehenden Datenbits in demjenigen Teil des Speichers 14O eingespeichert, der durch das decodierte Parametersignal entsperrt wird. Falls eine temporäre Parameteränderung decodiert wird, durchlaufen die vom Zwischenspeicher 132 angelegten Datensignale die betreffenden Stufen des Speichers 140, ohne eine permanente Änderung der zuvor vorhandenen, im Speicher 14O eingespeicherten Daten zu bewirken.
Der Speicher 140 weist 22 Stufen auf, von denen jede ent weder ein logisch "1"-oder ein logisch "©"-Datensignal
030021/0733
abgibt. Der Speicher 140 ist so organisiert, daß sechs Stufen Impulsbreitendaten zugeordnet sind, acht Stufen Ratendaten zugeordnet sind, eine Stufe R-Synchron-Daten zugeordnet ist, zwei Stufen jeweils Refraktor-, Hysterese- und Empfindlichkeitsdaten zugeordnet sind und eine Stufe den Ausgangsspannungsamplitudendaten zugeordnet ist. Die Parametersignale bestimmen, welche der Stufen zu entsperren sind, um die vom Zwischenspeicher 132 angelieferten neuen Daten einzuspeichern und so für ein Umprogrammieren und die Anlieferung von anderen Datensignalen zu sorgen.
Die Daten vom Zwischenspeicher 132 werden auch der Inhibit-Decodierlogik 142 zugeführt, die ein logisch "O"-Signal nur dann abgibt, wenn alle Datenbits logisch "1" sind. Das Ausgangssignal der—Inhibit-Decodierlogik 142 geht der Inhibit-Logik 134 als eines der Eingangssignale zu. Die Inhibit-Logik 134 wird über den oberen Ausgang der Rückstellogik 126 zurückgestellt und in Abhängigkeit von dem Schreibsignal und Testsignalen, die von dem Schreiblatch 128 und dem Testlatch 130 kommen, sowie dem Inhibit-Parametersignal von der Parameter-Decodierlogik 138 gesetzt. Die Inhibit-Logik 134 liefert ein Signal zum Sperren der Ausgangslogik 178 in Fig. 5C. Außerdem geht das Signal der Inhibit-Logik 134 an die Zeitmeßlogik 120.
030021/0733
29U595
Die Zeitmeßlogik 120 spricht darauf an, daß in dem Impulszähler 118 ein von Null abweichender Zählwert steht, c!a3 die Inhibitlogik 134 gesetzt ist und daß das Schreibiccch 128 gesetzt ist. Außerdem spricht die Zeitmeßlogik 120 auf ein von der Nachladelogik 164 in Fig. 5C kommendes Signal an, das nach jedem von dem Impulsgenerator 1ό abgegeoenen künstlichen Reizimpuls oder einem vom Impulsgenerator 16 ermittelten natürlichen Herzschlag aogegeben wird. Die Zeitmeßlogik 120 liefert an ihrem Ausgang ein Zeitmeßsignal, nachdem ihr das zweite Signal der Nachladelogik 164 im Anschluß an jedes Schreibsignal zugeführt wird, und zwar in Koinzidenz mit dem Setzen der Inhibitlogik 134, nachdem der Impulszähler 118 einen von Null abweichenden Zählwert erreicht hat. Das vom Ausgang der Zeitmeßlogik 120 abgehende Zeitmeßsignal geht an die Rücksfrejlogik 126, die an beiden Eingängen ein Rückstellsignal liefert. Diese Signale stellen den Impulszähler 118, die Zugriffscode-Prüflogik 114, die Inhibitlogik 134 und das Testlatch 130 zurück. Dies bewirkt seinerseits eine generelle Abschaltung der in Fig. 5A gezeigten Programmierschaltung.
Die Aufgabe der Zeitmeßlogik 120 besteht darin, eine Rückstellung der Programmaufnahme- und -verarbeitungslogik 1CXD in Fig. 5A nach Abgabe von zwei Herzreizimpulsen in den folgenden beiden Situationen zu bewirken:
030021/0733
(1) das Inhibitmerkmal ist programmiert und (2) Frendimpulse bewirken, daß in dem Impulszähler 118 ein von Null abweichender Zählwert steht. Wenn mehr als zwei Ausgangsimpulse inhibiert werden sollen, wird es daher notwendig, für ein neues Inhibitprogrammiersignal zu sorgen, bevor die beiden Impulse gesperrt wurden, um die Zeitmeßlogik zurückzustellen. In der Praxis kann das Programmiergerät 12 für das Programmieren des Inhibitmerkmals so ausgelegt sein, daß es ständig Inhibitprogrammiersignale anliefert, solange die Inhibit-Funktionstaste 26 gedruckt gehalten wird.
Die Fig. 5B und 5C zeigen den Impulserzeugerteil 15O des Impulsgenerators 16. Die Taktfolge zur Steuerung der Impulsbreite, der Rate (Impulsfolgefrequenz), der Refraktärdauer, der niedrigeren Hystereserate und der Verstärkeraustastdauer wird durch einen schnellen Zähler 152, eine Langsamtaktlogik 154 und einen langsamen Zähler 156 bestimmt. Der schnelle Zähler 152 zählt die Taktimpulse, die ihm von einer Taktlogik 158 zugeführt werden. Die Taktlogik 158 gibt an ihrem unteren Ausgang ein Taktsignal ab, das gleich dem externen Quarzoszillatorsignal (XTAL) oder dem VCO-Signal ist, die beide der Taktlogik 158 zugehen. Ein zweites Eingangssignal des schnellen Zählers 152 kommt von einer Schwellwertprüflogik 16O, die den Zähler 152 veranlaßt, während eines bestimmten Teile der Schwellwertprüfdauer mit höherer Geschwindig-
030021/0733
ORIGINAL INSPECTED,
keit zu zählen. Ein drittes Eingangssignal des Zahlers 152 ist das Signal einer Zungenschalterlogik 159, das gestattet, daß das 4096-Hz-Schnelltaktsignal FST CLK als Takteingangssignal an die Datendecodierlogik 108 in Fig. 5A angelegt wird, wenn der Zungenschalter 46 geschlossen ist.
Der schnelle Zähler 152 ist ein in bekannter Weise aufgebauter, neunstufiger Binärzähler. Die Ausgänge von den sieben niedrigeren Stufen des Zählers 152 führen zu einer Impulsbreitendecodierlogik 157. Die Ausgangssignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152 werden der Langsamtaktlogik 154 zugeführt. Außerdem gehen das Ausgangssignal eines Batterielatch 162 und das Taktsignal der Taktlogik 158 als Eingangssignale an die Langsamtaktlogik 154. Die Langsamtaktlogik 154 spricht auf das Ausgangssignal des Zählers 152 in der Weise an, daß sie ein 128-Hz-Langsamtaktsig":- nal SLO CLK abgibt, solange die Spannung der Batterie über einem gewissen Mindestwert liegt. Wenn die von der Batterie 44 angelieferte Spannung unter diesen Mindestwert absinkt, bewirkt das von dem Batteriezustandsteil der analogen Schaltu.ngsstufq 42 abgegebene ΒΑΤΤΞκΐΕ-Signal, daß das Batterielatch 162 zurückgestellt wird. Dies hat seinerseits zur Folge, daß die Frequenz des von der Langsamtaktlogik 154 angelieferten Signals um etwa 10 % vermindert wird oder einen Wert von etwa 113Hz annimmt.
030021/0733
29U595
Das Ausgangssignal der Langsamtaktlogik 154 geht als Eingangssignal an den langsamen Zähler 156. Der Zähler 156 ist ein in bekannter Weise aufgebauter, achtstufiger Binärzähler, der auf einen Zählwert von 203 gesetzt werden kann, indem seinem Setzeingang von der Nachladelogik 164 aus ein Signal logisch "1" zugeführt wird. Vorbestimmte Ausgangssignale der acht Stufen des Zählers 156 werden einer Überlauflogik 166, einer Refraktärlogik 168, einer Austastlogik 169, einer Ratendecodierlogik 172 und einer Hystereselogik 174 zugeführt.
Die Ausgangssignale von den sechs Stufen des Impulsbreitenteils des Speichers 14O gehen an die Impulsbreitendecodierlogik 157, während die Ausgangssignale von den acht Stufen des Ratenteils des Speichers 140 der RaiendecodierTagik 172 zugeführt werden. Das Ausgangssignal der R-Synchron-Stufe des Speichers 140 wird auf ein R-Synchron-Gatter 176 gegeben. Die Signale von den beiden Refraktärstufen des Speichers 140 gehen an die Refraktärlogik 168. Die Signale von den beiden Hysteresestufen des Speichers 14O werden der Hystereselogik 174 zugeführt. Die Signale von den beiden Empfindlichkeitsstufen des Speichers 140 werden kombiniert und ein einziges EMPFINDLICHKEITS-Signal wird an den Meöverstärker der analogen Schaltungsstufe 42 nach Fig. 4 angelegt. Das Signal der Ausgangsstufe des Speichers 140 geht schließ-.
030021/0733 COPV
lieh an die Ausgangslogik 178.
Das Grundprinzip der Programmierung der in den Fig. 5A, 5B und 5C veranschaulichten Schaltungsanordnung besteht darin, die vom Speicher 140 gespeicherten Werte zu andern, um die Änderung eines Parameters zu bewirken. Die programmierte Änderung erfolgt dann, indem einzelne Schaltungsstufen der Fig. 5B und 5C auf verschiedene Wertegruppen ansprechen, die ihnen von dem Speicher 140 zugeführt werden. Neben den oben genannten Schaltungsteilen umfaßt die Anordnung nach den Fig. 5B und 5C eine Reversionslogik 170, eine digitale Ratenbegrenzerlogik 18O, ein Hysteresegatter 182, eine Vorresynchronisierlogik 184, eine Impulsbreitenlogik 186, eine Nachresynchronisierlogik 187, eine Verifizierimpulslogik 188, eine Bedarfslogik 19O und ein Gatter 192.
Die übrigen Teile des Blockschaltbilds nach den Fig. 5B und 5C sind an Hand der Funktionsweise erläutert. Aufbau und Arbeitsweise jedes einzelnen Blockes sind an Hand der Fig. 6A bis 6N geschildert.
Unmittelbar nachdem ein Herzreizimpuls angeliefert oder eine natürliche Herzaktivität ermittelt wird, werden der Zähler 152 auf den Zählwert Null und der Zähler 156 auf den Zählwert 208 zurückgestellt. Der Zählwert 208 ist so
030021/0733
29U595
gewählt, daß der Überlauf des Zählers 156 von einem vollen Zählwert 255 auf den Zählwert Null zu einem Zeitpunkt erfolgt, der genutzt werden kann, um ein 400-ms-Zeitsteuersignal zu erhalten. Dieses 400-ms-Zeitsteuersignal wird benutzt, um einen oberen Ratengrenzwert festzulegen; es dient ferner als eine der programmierbaren Refraktärzeiten.
Nach dem Rückstellen fängt der Zähler 152 an, die ihm von der Taktlogik 158 zugeführten Taktimpulse zu zählen. Zu diesem Zeitpunkt werden logische Impulse von dem externen Oszillator abgegeben; sie haben eine Frequenz von 32768 Hz. Nimmt man an, daß die Batteriespannung nicht abgesunken ist und das Batterielatch 162 gesetzt bleibt, geht jedesmal, wenn die neunte Stufe des Zählers 152 gesetzt wird, ein Signal von dort zu der Langsamtaktlogik 154. Dies geschieht mit einer Frequenz von 128 Hz. Einen Taktimpuls später wird ein SLO CLK-Impuls für eine Taktsignal-Impulsperiode angeliefert. Dieser SLO CLK-Impuls stellt den Zähler 152 zurück auf den Zählwert Null. Eine Taktsignal-Impulsperiode später beginnt der Zähler 152, wieder zu zählen. Die Frequenz der SLO CLK-Impulse liegt daher tatsächlich näher bei 127 Hz.
Die Impulse vom Ausgang der Langsamtaktlogik 154 gehen an den Eingang des Zählers 156, dessen Zählwert von dem Anfangszählwert 2O8 jedesmal weitergeschaltet wird, wenn
030021/0733
ihm von der Langsamtaktlogik 154 ein Impuls zugeht. Während der Zeitdauer, während deren der Zähler 156 von seinem Setzwert 2O8 auf den vollen Wert 255 zählt, liefern die Austastlogik 169 und die Refraktärlogik 168 zu den geeigneten Zeitpunkten, basierend auf dem Decodieren von bestimmten Zählwerten des Zählers156, Signale an die Reversionslogik 17O, so da8 die Refraktor- und Reversionsfunktionen ablaufen können. Bekanntlich handelt es sich bei der Refraktärperiode um eine bestimmte Zeitdauer, nachdem entweder ein künstlicher Impuls angeliefert wurde oder ein natürlicher Herzschlag auftritt, während deren kein Ansprechen auf erfaßte elektrische Signale erfolgt. Durch die Reversionsfunktion wird jedes Ansprechen auf erfaßte elektrische Signale für den Fall gesperrt, daß ein kontinuierliches Wellensignal ermittelt wird.
Wenn der Zähler 156 einen vollen Zählwert erreicht und zurück auf den Zählwert Null überläuft, spricht die Überlauflogik 166 an. Sie gibt ein Signal zum Entsperren der digitalen Ratenbegrenzerlogik 18O1 so da0 an deren Ausgang ein Impuls auftreten kann. Wie im folgenden erläutert ist, ist es der Impuls der Ratenbegrenzerlogik 18O, der die Kette von Ereignissen einleitet, die zu der Anlieferung eines Reizimpulses durch den Impulsgenerator 16 führen.
Der Zähler 156 beginnt dann, seinen Zählwert ausgehend
030021/0733
von Null zu inkrementieren, bis er einen Zahlwert ahnlich den Zahlwert erreicht, der in den acht Stufen des Ratenteils des Speichers 140 enthalten ist. Signale von dem Ratenteil des Speichers 140 und von jeder Stufe des Zahlers 156 werden der Ratendecodierlogik 172 zugeführt, die ein Signal erzeugt, wenn der nächste Langsamtakt impuls auftritt, nachdem der im Zahler 156 stehende Zohlwert gleich dem im Speicher 140 eingespeicherten Code ist. Dabei wird angenommen, daB von der Schwellwertprürlogik 1όΟ kein Signal an die Ratendecodierlogik 172 angelegt wird. Das Signal von der Ratendecodierlogik 172 läuft über das Hysteresegatter 182, das entsperrt wird, wenn keine Hysterese programmiert ist oder wenn der vorausgehende Herzschlag kunstlich stimuliert war. Wenn jedoch Hysterese programmiert ist und es sich bei dem zuletzt auftretenden Herzschlag um einen naturlichen Schlag gehandelt hat, wird die Hystereselogik 174 gesetzt, wodurch das Hysteresegatter 182 gesperrt wird, so da3 kein Signal das Hysteresegatter 182 passieren kann, bis eine Zeitspanne abgelaufen ist, die gleich der von dem letzten natürlichen Schlag aus gemessenen Hystereseperiode ist.
Der am Ausgang des Hysta.-asagattsrs 182 auftretende Impuls geht an die digitale Ratenbegrenzerlogik 180, die, wenn Sie durch ein Signal von der Überlauflogik 166 entsperrt ist, ein Signal abgibt, welches die Vorresynchronisierlogik 184 setzt. Die Logik 184 liefert ein Signal
030021/0733
an die Taktlogik 158, so daß das VCO-ENTSPERRUNGS-Signal gegeben wird, was zur Folge hat, daß der spannungsgesteuerte Oszillator damit beginnt, Taktsignale an die Taktlogik 158 und an die Impulsbreitenlogik 186 zu geben. Das VCO-ENTSPERRUNGS-Signal wird innerhalb der Taktlogik 158 genutzt, um zu bewirken, daß die von dieser Logik abgegebenen Taktimpulse die VCO-Impulse statt der externen Oszillatorimpulse sind. Das Signal der Vorresynchronisierlogik 184 geht ferner an die Langsamtaktlogik 154, wodurch die Anlieferung eines Extralangsamtaktimpulses bewirkt wird, um den schnellen Zühler 152 auf den Zählwert Null zurückzustellen. Außerdem veranlaßt die Vorresynchronisierlogik 184 die Austastlogik 169, das Signal AUSTASTEN 1OO ms lang zu geben. Ferner wird die Impulsbreitenlogik 186 entsperrt, so daß beim Auftreten des nächsten VCO-Taktimpulses die Vorderflanke des" Logisch-"1"-Signals der Impulsbreitenlogik 186 (PW) auftritt. Die Hauptaufgabe der Vorresynchronisierlogik 184 besteht also darin, die Zeitsteuerlogik zu einer Resynchronisation auf die Änderung von den externen Oszillatortaktimpulsen auf die'VCO-Taktimpulse zu veranlassen. Die VCO-Taktimpulse treten mit einer Nennfrequenz von 4O OOO Hz auf, während die externen Taktsteuerimpulse eine Frequenz von 32768 Hz haben.
Wenn der Zählwert des Zählers 152 ausgehend von Null in Abhängigkeit von den VCO-Zeitsteuerimpulsen weiterge-
COPY 030021/0733 or'G'^al inspected
schaltet wird, die dem Zähler 152 von der Taktlogik 158 zugehen, wird das Ausgangssignal der zweiten bis siebten Stufe des Zählers mittels der Impulsbreitendecodierlogik 157 mit den Signalen verglichen, die in dem Impulsbreitenteil des Speichers 140 eingespeichert sind. Wenn ein Vergleich erfolgt, bei dem der Zählwert des Zählers 152 äquivalent der Dauer des gewünschten Impulses ist, gibt die Impulsbreitendecodierlogik 157 ein Ausgangssignal an die Impulsbreitenlogik 186, wodurch das von dieser Logik abgegebene und zu diesem Zeitpunkt auf logisch "1" stehende Signal beim Auftreten des nächsten VCO-Taktimpulses auf logisch "O" zurückspringt. Das am Ausgang der Impulsbreitenlogik 186 erscheinende PW-Signal ist also ein Signal mit einer Impulsbreite gleich der programmierten Impulsbreite für das von dem Impulsgenerator 16 anzuliefernde Signal.
Das Signal vom Ausgang der Impulsbreitenlogik 186 geht an die Ausgangslogik 178, die ein Impulssignal mit der gleichen Impulsbreite wie das Signal der Impulsbreitenlogik 186 in Abhängigkeit von dem Wert des AUSGANGS-Signals vom Speicher 140 über den EINFACH- oder den DOPPELT-Ausgang gibt. Die EINFACH- und DOPPELT-Ausgangssignale der Ausgangslogik 178 gehen an die analoge Schaltungsstufe 42 nach Fig. 4. Sie bewirken, daß ein Spannungsimpuls mit entweder der Spannung der Batterie 44 oder dem doppelten Wert der Spannung der Batterie 44 von dem Im-
030021/0733 original inspected
29U595
pulsgenerator 16 über die Leitung 18 an das Herz geschickt wird.
Das Signal der Impulsbreitenlogik 186 wird außerdem der Taktlogik 158 zugeführt, um dafür zu sorgen, daß das Signal VCO-ENTSPERRUNG weiter angeliefert wird. Wenn das Signal der Impulsbreitenlogik 186 auf logisch "0" zurückkehrt, wird das Signal VCO-ENTSPERRUNG abgeschaltet; aas Taktsignal XTAL vom Quarzoszillator wird wieder vom Tcktausgang der Taktlogik 158 abgegeben. Des weiteren geht das Signal der Impulsbreitenlogik 186 an die Nachresynchronisierlogik 187, so daß ein Signal von dieser Logik zu dem Zeitpunkt angeliefert wird, wenn das Signal der Impulsbreitenlogik 186 auf logisch H0" zurückkehrt. Das Signal der Nachresynchronisierlogik 187 veranlaßt die Langsamtaktlogik 154, einen Extraimpuls beim Auftreten des nächsten XTAL-Taktsignals bereitzustellen, um den Zähler 152 zurückzustellen, so daß er wieder mit den dann anfallenden XTAL-Taktimpulsen synchronisiert wird. Das Signal der Nachresynchronisierlogik 187 gelangt außerdem an die Nachladelogik 164, die beim Auftreten des nächsten Signals der Langsamtaktlogik 154 gesetzt wird und ein Signal logisch "1" an den Spannungsverdopplerteil der analogen Schaltungsstufe 42 gibt, so daß der dort befindliche Verdopplungskondensator nachgeladen werden kann. Das Signal der Nachladelogik 164 wird ferner zum Rückstellen der Nachresynchronisierlogik 187 benutzt, so
030021/0733
daß bei dem nächsten Signal der Langsamtaktlogik 154 die Nachladelogik 164 zurückgestellt wird und nicht langer ein Logisch "1"-Signal anliefert. Das Ausgangssignal der Nachladelogik 164 wird außerdem herangezogen, um den Zuhler 156 auf den Zählwert 208 zurückzustellen, um die Refraktärlogik 168 und die Reversionslogik 17Q zu entsperren sowie um die Ratendecodierlogik 172 und die Überlauflogik 166 zurückzustellen. Der oben geschilderte Prozeß wird dann wiederholt.
Zusätzlich zu den oben genannten Schaltungsteilen der Fig. 5B sind die Verifizierimpulslogik 188 und die Bedarfslogik 190 vorgesehen. Die Verifizierimpulslogik 188 wird benutzt, um zu bewirken, daß am Ende der 1OO-ms-Austastdauer ein zusätzlicher Impuls bereitgestellt wird, falls das Signal der Speicherabtaststufe 136 der Fig. 5A auftritt. Dieser zweite Impuls wird vorgesehen, um dem Bediener des Programmiergerätes 12 anzuzeigen, daß das Programm angenommen wurde. Der Extraimpuls der Verifizierimpulslogik 188 kann eine so kleine Impulsbreite haben, daß er nicht als Reizimpuls wirkt. Er kann zeitlich außerdem so gelegt sein, daß er an einer unkritischen Stelle des Elektrokardialsignalprozesses erscheint. Außerdem ist es möglich, nur das Intervall zwischen aufeinanderfolgenden Reizimpulsen um 1OO ms auszudehnen, statt einen Extraimpuls anzuliefern, um auf diese Weise für eine Anzeige der Programmannahme zu sorgen.
030021/0733
" 59 " 29U595
Die Bedarfslogik 190 hat die Funktion, die normalen Auswirkungen des Schließens des Zungenschalters 46 zu übersteuern, um jedes Ansprechen auf das von dem Meßverstärker in der analogen Schaltungsstufe 42 angelieferte MESS-Signal zu unterbinden. Der Inhibiereffekt des Zungenschalters wird jedoch trotz des Schließens des Zungenschalters übersteuert, wenn eine temporäre Programmierung entweder der Verstärkerempfindlichkeit des R-Synchronbetriebs oder der Refraktärdauer erfolgt oder falls der Bedarfsbetrieb auf temporärer oder permanenter Basis programmiert wird.
Eine weitere Baugruppe der Fig. 5C ist das Gatter 192, das in Abhängigkeit von dem Parametersignal HOHE RATE der Parameterdecodierlogik 136 in Fig. 5A oder in Abhängigkeit von einem Signal der Verifizierimpulslogik 188 geschlossen wird. Wenn das Gatter 192 schließt, legt es den RATENBEGRENZUNGS-Ausgang an Masse, wodurch die Funktionen der analogen Ratenbegrenzungsschaltung in der analogen Schaltungsstufe 42 und der digitalen Ratenbegrenzerlogik 180 gesperrt werden. Der Ratenbegrenzungsschutz muß beseitigt werden, wenn die Rate auf einen hohen Wert programmiert werden soll oder nachdem der Verifizierimpuls auftritt.
Im folgenden sei jeder der Blöcke nach den Fig. SB und 5C näher erläutert. Die Impulsbreitendecodierlogik 157
030021/0733
ORIGINAL INSPECTED
spricht auf den Ausgang der ersten sieben Stufen des Zuhlers 152 und die Signale von den sechs Ausgängen des Impulsbreitenteils des Speichers 140 an. Außerdem reagiert die Impulsbreitendecodierlogik 157 auf die Anlieferung des Signals von der Verifizierimpulslogik 188 und des Signals VCO-ENTSPERRUNG von der Taktlogik 158. Die Impulsbreitendecodierlogik 157 stellt ein Impulssignal mit einer Vorderflanke bereit, die das Auftreten der gewünschten Rückflanke des Schrittmacherreizimpulses bewirkt. Dieses Signal wird entweder auf Grund des Signals von der Verifizierimpulslogik 188 oder auf Grund eines Vergleichs zwischen dem Zahlwert des Zählers 152 und dem digitalen Code gegeben, der in dem Impulsbreitenteil des Speichers 140 eingespeichert ist. Das Ausgangssignal der Impulsbreitendecodierlogik 157 wird der Impulsbreitenlogik 186 als ein Eingangssignal zugeführt.
Die Schwellwertprüflogik 160 spricht auf das Signal der Impulsbreitenlogik 186, das Signal des Schreiblatch 128 der Fig. 5A, das Signal AUTOMATISCHER SCHWELLWERT von der Parameterdecodierlogik 138, das Signal der Zungenschalterlogik 159, das Signal der Zugriffscode-Prüflogik 114 der Fig. 5A und das Signal der Nachladelogik an. Die Schwellwertprüflogik 160 gibt zwei Ausgangssignale ab. Das obere geht dem Zähler 152 zu, um zu bewirken, daß die ersten beiden Stufen des Zählers 152 zu einem Geteilt-durch-drei- statt zu einem Geteilt-durch-vier-
030021/0733
" 61 ' . 29U595
Netzwerk werden. Das obere Ausgangssignal der Schwellwertprüflogik ist ein Impulssignal, das in zeitlicher Koinzidenz mit dem dritten Signal der Impulsbreitenlogik 186 im Anschluß an das Schließen des Zungenschalters oder die Anlieferung des Signals des Schreiblatch 128 und des Signals AUTOMATISCHER SCHWELLWERT auftritt.
Das untere Ausgangssignal der Schwellwertprüflogik 160 ist ein Signal, das unmittelbar nach dem ersten angelieferten Reizimpuls beginnt, und zwar im Anschluß an entweder das Schließen des Zungenschalters 46, das sich in einem Signal der Zungenschalterlogik 159 niederschlägt, oder aer Abgabe des Signals des Schreiblatch 128 zusammen mit der Anlieferung des Parametersignals AUTOMATISCHER SCHWELLWERT. Das Signal dauert an, bis vier weitere Impulssignale von der Impulsbreitenlogik 186 abgegeben wurden. Dieses untere Signal der Schwellwertprüflogik 160 geht dem einen Eingang der Ratendecodierlogik 172 zu.
Die Schwellwertprüfsequenz ist eine Folge von vier Impulsen, die mit einer Rate von 1OO Schlagen pro Minute auftreten, wobei die drei ersten Impulse der Folge die normale programmierte Impulsbreite haben, während die Impulsbreite des vierten Impulses 75 % der programmierten Breite beträgt. Wenn das Signal AUTOMATISCHER SCHWELLWERT angeliefert wird, bezeichnet der Datenteil des Programmwortes AUTOMATISCHER SCHWELLWERT die gewünschte temporäre
030021/0733
29U595
Impulsbreite für die drei anfänglichen Impulse der Folge, während der vierte Impuls der Folge eine Breite von 75 % der Sollimpulsbreite hat. Die Funktion AUTOMATISCHER SCHWELLWERT ist für Ärzte nützlich, um den Schwellwertsicherheitsbereich des vom Impulsgenerator 16 angelieferten Reizimpulses zu prüfen und festzustellen, bei welcher Impulsbreite keine Mitnahme mehr erfolgt. Dann kann der Arzt in permanenter Weise eine Impulsbreite einstellen, die einen angemessenen Sicherheitsbereich gewährleistet .
Die Ratendecodierlogik 172 spricht auf das Signal der Langsamtaktlcgik 154, den Code in dem Ratenteil des Speichers 140, den Zählwert des Zählers 156, den unteren Ausgang der Schwellwertprüflogik 160 und das Signal der Nachladelogik 164 an. Die Ratendecodierlogik 172 weist ein Latch auf, das durch das Signal der Nachladelogik 164 zurückgestellt wird, das nach jedem Signal der Impulsbreitenlogik 186 oder einem ermittelten natürlichen Herzschlag auftritt. Wenn das Latch gesetzt wird, gibt es ein Signal auf das Hysteresegatter 182 und die digitale Ratenbegrenzerlogik 180, um die Sequenz einzuleiten, die zu der Anlieferung des Signals der Impulsbreitenlogik 186 führt. Das Latch der Ratendecodierlogik 172 wird durch das Signal der Langsamtaktlogik 154 gesetzt, 'nachdem der Zählwert des Zählers 156 mit den vom Speicher 140 zugeführten, codierten Ratensignalen übereinstimmt, wenn
030021/0733
kein Signal von der Schwellwertprüflogik 16O angelegt wird, oder bei einer Rate von 1OO Schlagen pro Minute, oder der programmierten Rate, wenn diese größer als 1CXD Schläge pro Minute ist, falls das Signal von der Schwellwertprüf logik 16O eingeht. Wenn das Hysteresegatter nicht durch die Hystereselogik 174 entsperrt wird, bleibt das Latch gesetzt, wodurch ein kontinuierliches Signal an das Hysteresegatter 182 geht, bis dieses entsperrt wird und das Signal der Nachladelogik 164 nach der Anlieferung des Reizimpulses auftritt. Auf diese Weise geht ein Signal an das Hysteresegatter 182, bis es durch die Hystereselogik 174 entsperrt wird, um die Anlieferung eines Reizimpulses zu bewirken.
Die Hystereselogik 174 spricht auf ausgewählte Zählwerte des Zählers 156, das Signal der Langsamtaktlogik 154, die beiden Hysteresesignale von den Ausgängen des Hystereseteils des Speichers 140, das Signal der Zungenschalterlogik 159, das Signal der Überlauflogik 166 und das Meßrückstellsignal von der Reversions- und Meßrückstelllogik 170 an. Es liefert ein Hysteresegatter-Entsperrsignal. Die Hystereselogik 174 weist eine Latchschaltung auf, die jedesmal zurückgestellt wird, wenn die Reversions- und Meßrückstellogik 170 ein Signal abgibt, das die Erfassung von natürlicher Herzaktivität erkennen läßt, und die gesetzt wird, wenn die Hystereseperiode ausläuft. Die Hystereseperiode wird durch den Code der
030021/0733
HYSTERESE 1- und HYSTERESE 2-Signale vom Speicher 140 bestimmt, die ausgewählte Decodiergatter entsperren, welche auf vo(-bestimmte Zchlwerte des Zählers 156 und die Überlauflogik 166 ansprechen. Außerdem können die Signale HYSTERESE 1 und HYSTERESE 2 anzeigen, daß keine Hysteresefunktion vorliegt. In diesem Fall wird das Latch der Hystereselogik in gesetztem Zustand gehalten. Das Latch der Hystereselogik wird auch gesetzt gehalten, wenn der Zungenschalter 46 geschlossen wird. Das Ausgangssignal der Hystereselogik 174 ist das Latchausgangssignal, welches im gesetzten Zustand des Latch das Hysteresegatter 182 entsperrt hält.
Die Bedarfslogik 190 spricht auf das Schließen des Zungenschalters 46 und. die Anlieferung des Signals der Zungenschalterlogik 159 an, indem sie ein Ausgangssignal abgibt, um die Reversions- und Meßrückstellogik 170 daran zu hindern, auf das MESS-Signal vom Meßverstärker der analogen Schaltungsstufe 42 anzusprechen. Wenn es jedoch erwünscht ist, die Empfindlichkeit des Meßverstärkers temporär zu programmieren oder den Impulsgenerator 16 für ein Arbeiten im R-Synchron-Betrieb temporär zu programmieren oder für eine temporäre Programmierung einer Refraktärzeitänderung zu sorgen, könnte der Arzt ein Ansprechen wegen des Inhibierens einer Antwort auf das MESS-Signal nicht beobachten. Daher sind die Signale TEMPORÄRE EMPFINDLICHKEIT, TEMPORÄRE REFRAKTÄRDAUER und
030021/0733
TEMPORÄR-R-SYNCHRON vorgesehen, die von der Parameteraecodierlogik 138 an die Bedarfslogik 190 gegeben werden, um die Effekte des Schließens des Zungenschalters 46 zu übersteuern. Wenn der Arzt ferner den Impulsgenerator temporär oder permanent für ein Arbeiten im Bedarfsbetrieb programmieren will, während der Zungenschalter 46 geschlossen wird, wird die Verstärkeransprechsperrung auf Grund des Schließens des Zungenschalters 46 übersteuert. Wenn der Verifizierimpuls angeliefert wird, gibt ferner die Verifizierimpulslogik 188 ein Signal ab, um die Sperrung des Meßverstärkers auf Grund des Schließens des Zungenschalters 16 zu übersteuern.
Der Zähler 152 spricht auf die Taktimpulse an, die von dem unteren Ausgang der Taktlogik 158 angeliefert werden und die während der Zeitspanne zwischen der Bereitstellung von Reizimpulsen von dem externen Oszillator in der analogen Schaltungsstufe 42 sowie während der Bereitstellung der Reizimpulse von dem spannungsgesteuerten Oszillator in der analogen Schaltungsstufe 42 kommen. Der Zähler 152 wird auf Grund jedes Signals der Langsamtaktlogik 154 zurückgestellt. Der Zähler 152 reagiert ferner auf das obere Ausgangssignal der Schwellwertprüflogik 16O, das die beiden ersten Stufen des neunstufigen schnellen Zählers 152 aus einem durch vier dividierenden Netzwerk in ein durch drei dividierendes Netzwerk umstellt. Wenn die bei-' den ersten Stufen auf diese Weise umgestellt sind, er-
030021/0733
reicht der Zahler 152 einen vorgegebenen Zählwert in einer Zeitspanne, die 75 % der Zeitdauer beträgt, die notwendig ist, wenn die beiden ersten Stufen ein durch vier dividierendes Netzwerk bilden. Auf diese Weise kann der Schwellwertprüfimpuls angeliefert werden, der eine Breite von 75 % der normal programmierten Impulsbreite hat.
Ein Ausgang des Zählers 152 ist das rasche Taktsignal, das von der dritten Stufe des Zählers 152 abgenommen und immer dann angeliefert wird, wenn das von der Zungenschalterlogik 159 kommende Signal anzeigt, daß der Zungenschalter geschlossen ist. Die Ausgangssignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152 werden der Langsamtaktlogik 154 zugeführt, während die Ausgangssignale der ersten sieben Stufen an die Impulsbreitendecodierlogik 157 gehen, wo die Ausgangssignale der zweiten bis siebten Stufe mit den im Speicher 140 einprogrammierten Impulsbreitendaten verglichen werden, um die Anlieferung eines Signals zu veranlassen, das den von der Impulsbreitenlogik 186 zum richtigen Zeitpunkt abgegebenen Impuls beendet.
Die Verifizierimpulslogik 188 spricht auf das Signal der Speicherabtaststufe 136, die Ausgangssignale von der drit ten und fünften Stufe des Zählers 152, das von der Aus tastlogik 169 angelieferte Signal AUSTASTEN, das Signal der Impulsbreitenlogik 186 und das von der Parameterdeco-
030021/0733
dierlogik 138 kommende Signal BEDARFSBETRIEB an. Die Verifizierimpulslogik 188 bewirkt, daß ein VerrfizieTimpuls abgegeben wird, wenn jedes von der Speicherabtaststufe 136 in Fig. 5A kommende Speicherabtastimpulssignal erscheint, es sei denn, daß der Bedarfsbetriebsparameter programmiert wird, und wenn das Signal BEDARFSBETRIEB logisch "O" ist. Der Verifizierimpuls wird nach dem Zeitpunkt angeliefert, zu dem das Signal AUSTASTEN von der Austastlogik 169 auf seinen normalen Wert logisch "1" zurückkehrt; er hat eine Impulsbreite, die von den Zeitsteuersignalen des Zählers 152 bestimmt ist. Das Ausgangssignal der Verifizierimpulslogik 188 geht an die digitale Ratenbegrenzerlogik 180, um die Vorderflanke eines Reizimpulses zu veranlassen, und zu dem Gatter 192, um das Inhibieren der Ratenbegrenzung zu übersteuern. Das Signal der Verifizierimpulslogik 188 wird auch an die Impulsbreitendecodierlogik 157 angelegt, um diese zu sperren. Es geht ferner an die Impulsbreitenlogik 186, um die Rückflanke des Verifizierimpulses zu bestimmen. Schließlich gelangt das Signal der Verifizierimpulslogik 188 zu dem R-Synchron-Gatter 176, wodurch sowohl die normalen als auch die Verifizierimpulse mit erfaßten R-Wellen synchronisiert werden, um die Anlieferung jedes doppelten Reizimpulses in der sogenannten vulnerablen Zone im Bereich der T-WeIIe zu verhindern.
Das Hysteresegatter 182 gibt das ihm von der Ratendeco-
030021/0733
dierlogik 172 zugehende Signal an die digitale Ratenbegrenzerlogik 180 weiter, falls es nicht durch ein Signal von der Hystereselogik 174 gesperrt ist.
Der langsame Zahler 156 ist ein achtstufiger Binärzähler, bei dem der im Zahler gespeicherte Zählwert jedesmal um eins weitergeschaltet wird, wenn seiner ersten Stufe das Signal von der Langsamtaktlogik 154 zugeht. Die Ausgangssignale von bestimmten Stufen des Zählers 156 werden verschiedenen anderen Schaltungsteilen zugeführt, um für eine geeignete Zeitsteuerung zu sorgen.
Insbesondere gehen die Ausgangssignale von bestimmten Stufen des Zählers 156 an die Überlauflogik 166, die Refraktärlogik 168, die Aus-tastlogik 169, die Ratendecodierlogik 172 und die Hystereselogik 174. Nachdem jeder Reizimpuls vom Impulsgenerator 16 in Abhängigkeit von dem Signal der Impulsbreitenlogik 186 erzeugt ist, wird der Zähler 156 mittels des von der Nachladelogik 164 kommenden Signals auf den Zählwert 208 gesetzt. Danach zählt der Zähler 156 jedesmal hoch, wenn ihm ein Signal von der Langsamtaktlogik 154 zugeht, bis er den vollen Zählwert 255 erreicht. Während dieser Zeit werden die 10O-ms-AUSTAST-Impulsdauer von der Austastlogik 169 und die von der Refraktärlogik 168 gesteuerten programmierten Refraktärdauern in Abhängigkeit von dem Zählwert des Zählers 156 vorgegeben. Nachdem der Zähler 156 einen vollen Zählwert er-
030021/0733
reicht hat, läuft er über. In dem Zähler steht der Zählwert Null, wodurch die Überlauflogik 166 gesetzt wird. Jetzt beginnt der Zähler jedesmal hochzuzählen, wenn ein Impuls von der Langsamtaktlogik 154 angeliefert wird. Während der Zähler 156 weiter hochzählt, werden die Ausgangssignale von seinen Stufen der Hystereselogik 174 und der Ratendecodierlogik 172 zugeführt und mit programmierten Werten verglichen oder durch entsperrte Gatter decodiert. Nachdem eine Ratenablaufdauer bestimmt ist, wodurch die Abgabe eines Reizimpulses veranlaßt wird, wird der Zähler 156 wieder auf den Zählwert 208 gesetzt.
Die Zungenschalterlogik 159 spricht auf die ZUNGENSCHAL-TER-Eingangsleitung an, die angibt, ob der Zungenschalter 46 offen (logisch "O") oder geschlossen (logisch M1") ist. Sie reagiert ferner auf ein Taktsignal von der Austastlogik 169, das immer dann erscheint, wenn ein Reiz~ impuls abgegeben oder natürliche Herzaktivität erfaßt wird. Das von der Zungenschalterlogik 159 kommende Ausgangssignal zeigt den Zustand des Zungenschalters 46 an.
Die Langsamtaktlogik 154 spricht auf die Setzsignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152, auf das Nachresynchronisiersignal von der Nachresynchronisierlogik 187, auf das Vorresynchronisiersignal von der Vorresynchronisierlogik 184, auf das Taktsignal von der Taktlogik 158 und auf das Batterielatch-
030021/0733
ORIGINAL INSPECTED
signal des Batterielatch 162 an. Sie gibt das 127-Hz-Taktsignal ab. Solange das Batterielatch 162 gesetzt ist, was normale Batteriespannung erkennen laßt, wird ein Impuls der Langsamtaktlogik 154 eine Impulsdauer der Taktlogik 158 nach dem Setzen der neunten Stufe des Zahlers 152 angeliefert. Wenn jedoch das Batterielatch 162 zurückgestellt wird, was eine niedrige Batteriespannung manifestiert, soll die Rate der von dem Impulsgenerator 16 angelieferten Impulse um etwa 10 % gesenkt werden. Bei Vorliegen von niedriger Batteriespannung wird ein Impuls der Langsamtaktlogik 154 abgegeben, wenn die zweite, dritte, vierte, fünfte und neunte Stufe des Zählers 152 gesetzt sind. In diesem Zustand erscheinen die Impulse der Langsamtaktlogik 154 mit einer Folgefrequenz, die ungefähr 1O % unter derjenigen liegt, die erhalten würde, wenn das Batterielatch 162 gesetzt wäre. Außerdem wird ein Impuls der Langsamtaktlogik 154 jedesmal angeliefert, wenn die Vorresynchronisier- und Nachresynchronisiersignale erscheinen, um den Zähler 152 zurückzustellen, damit das Zählen der VCO-Taktimpulse von der Taktlogik 158 beginnt.
An dem Takteingang des Batterielatch 162 liegt das Ausgangssignal der Vorresynchronisierlogik 184 an, während am Dateneingang des Batterielatch 162 das Signal BATTERIE der Batteriezustandsüberwachung der analogen Schaltungsstufe 42 anliegt. Außerdem geht das Testsignal vom Testlatch 130 in Fig. 5A an den Setzeingang des Batterielatch
030021/0733
162, um dieses bei jedem Versuch einer temporären Programmierung zu setzen und auf diese Weise festzustellen, ob der zuvor erfaßte niedrige Spannungszustand zufällig oder tatsächlich vorhanden war. Bei normalen Spannungen ist das Signal BATTERIE logisch "V, und das Batterielatch 162 wird gesetzt gehalten. Das zum Takten des Batterielatch 162 verwendete Vorresynchronisiersignal erscheint unmittelbar vor der Anlieferung jedes Reizimpulses, so daß die momentane Stromentnahme aus der Batterie auf Grund der Anlieferung des Reizimpulses das Signal BATTERIE nicht beeinflußt.
Das Ausgangssignal des Batterielatch 162 geht an die Langsamtaktlogik 154, so daß die von dieser Logik abgegebenen Impulse eine etwa 10 % niedrigere Folgefrequenz haben. Außerdem wird das Ausgangssignal des Batterielatch 162 der Refraktärlogik 168, der Austastlogik 169 und der Überlauflogik 166 zugeführt, um wechselnde Gatter zu entsperren und unterschiedliche Zählwerte des Zählers 156 zu decodieren. Auf diese Weise werden die decodierten Zeiten trotz der um 10 % niedrigeren Impulsfolgefrequenz der Langsamtaktlogik 154 konstant decodiert.
Die Überlauflogik 166 spricht auf das Signal der Langsamtaktlogik 154, das vom Batterielatch 162 kommende Signal, das Signal der Nachladelogik 164 und Signale von Ausgangsstufen des langsamen Zählers 156 an. Solange das
030021/0733
Batterielatch 162 gesetzt ist, spricht die Überlauflogik 166 auf die letzte Stufe des Zahlers 156 an, wenn ein Übergang vom Setz- zum Ruckstellzustand erfolgt, nachdem der Zahler 156 mittels des Signals der Nachladelogik 164 auf den Zahlwert 208 gestellt worden war. Wenn jedoch das Batterielatch 162 gesetzt wird, liefert die Überlauflogik 166 ein Ausgangssignal, wenn alle Stufen, mit Ausnahme der dritten Stufe, des langsamen Zahlers 156 gesetzt sind, so daß das Ausgangssignal der Überlauf logik 166 400 ms nach dem Setzen des Zahlers 156 unabhängig von der Rate der Impulse der Langsamtaktlogik 154 erscheint. Die Überlauflogik 166 weist ein Latch auf, das mittels des Signals der Nachladelogik 164 zurückgestellt wird und das mittels des Signals der Langsamtaktlogik 154 gesetzt wird, nachdem die letzte Stufe des Zählers 156 zurückgestellt wird. Das Ausgangssignal der Überlauflogik 166 entsperrt die di-.gitale Ratenbegrenzerlogik 180 und bildet das an die Refraktärlogik 168 gehende 400-ms-Refraktärdauersignal.
Die Taktlogik 158 nach Fig. 5C spricht auf das VCO-Signal des spannungsgesteuerten Oszillators der analogen Schaltungsstufe 42 und das XTAL-Signal des Quarzoszillators der analogen Schaltungsstufe 42 an. Außerdem reagiert die Taktlogik 158 auf das Signal der Vorresynchronisierlogik 184 und das Signal der Impulsbreitenlogik 186. Die Taktlogik 158 gibt an ihrem unteren Ausgang ein Taktsignal und an ihrem oberen Ausgang ein Signal VCO-ENTSPERRUNG ab.
030021/0733
Das Signal VCO-ENTSPERRUNG wird während der an die Anlieferung des Signals der Vorresynchronisierlogik 184 anschließenden Zeitspanne einschließlich der Zeitspanne abgegeben, während deren das Signal der Impulsbreitenlogik 186 auftritt. Die von dem unteren Ausgang der Taktlogik 158 abgegebenen Taktsignale sind die XTAL-Impulse während der Zeitspanne, während deren das Signal VCO-ENTSPERRUNG nicht angeliefert wird und die VCO-Signalimpulse während der Zeitdauer der Anlieferung des Signals VCO-ENTSPERRUNG.
Die Abgabe des Herzreizimpulses wird durch die digitale Ratenbegrenzerlogik 180, die Vorresynchronisierlogik 1S4 und die Impulsbreitenlogik 186 gesteuert. Das Resynchronisieren und Rückstellen der verschiedenen Komponenten der Fig. 5B und 5C wird durch die Nachresynchronisierlogik 187 und die Nachladelogik 164 gesteuert.
Die digitale Ratenbegrenzerlogik 180 spricht auf das Signal des Hysteresegatters 182, das Signal der Verifizierimpulslogik 188, das Parametersignal HOHE RATE von der Parameterdecodierlogik 138, das Signal der Überlauflogik 166, das Signal des R-Synchron-Gatters 176 und das von der analogen Schaltungsstufe 42 kommende Signal RATENBE-GRENZUNG an. Die Logik 180 gibt an ihrem Ausgang ein Signal ab, das letztlich die Anlieferung des Herzreizimpulses verursacht. Beim normalen Betrieb wird jedesmal, wenn von dem Hysteresegatter 182 ein Signal an die digitale
030021/0733
Ratenbegrenzerlogik 18O geht, vom Ausgang der digitalen Ratenbegrenzerlogik 180 ein Signal abgegeben. Wenn jedoch die vom Hysteresegatter 182 angelieferten Signale mit einer Folgefrequenz auftreten, die entweder den digitalen oberen Ratengrenzwert von 150 Schlagen pro Minute oder den analogen oberen Ratengrenzwert von 13O Schlagen pro Minute überschreitet, was sich aus dem Überlaufsignal der Überlauflogik 166 oder dem von der analogen Schaltungsstufe 42 kommenden Signal RATENBEGRENZUNG ergibt, bewirkt die digitale Ratenoegrenzerlogik 180 eine Verschiebung der Abgabe eines Signals als Antwort auf das Signal des Hysteresegatters, bis die Zeitperiode des oberen Ratengrenzwertes abgelaufen ist.
In gewissen Situationen ist es jedoch erwünscht, die in der digitalen Ratenbegrenzerlogik 180 und der analogen Schaltungsstufe 42 vorgesehenen oberen Ratengrenzwertfunktionen zu übersteuern und die Anlieferung von Signalen zu erlauben, deren Folgefrequenz den oberen Ratengrenzwert übertrifft. Zu diesen Situationen gehören insbesondere die Anlieferung des Verifizierimpulses, der ungefähr 1OO ms nach einem normalen Impuls oder mit einer Rate von 600 Impulsen pro Minute erscheint, oder der Fall, daß ein hoher Ratenparameter programmiert wird, so daß Signale bis zu einer Folgefrequenz von 400 Impulsen pro Minute abgegeben werden können. Wenn eine dieser Situationen vorliegt, wird die digitale Ratenbegrenzerlogik 180 durch
030021/0733
das Parametersignal HOHE RATE oder das Verifiziersignal übersteuert. Außerdem werden diese beiden Signale dem Gatter 192 zugeführt, das das Signal FiATENBEGREISIZUNG auf Masse oder den Wert logisch "0" zieht, wodurch die in der analogen Schaltungsstufe 42 enthaltene analoge Ratenbegrenzung unwirksam gemacht wird.
Wenn der R-synchrone Betrieb programmiert ist, geht gleichfalls ein Signal an die digitale Ratenbegrenzerlogik 180 von dem R-Synchron-Gatter 176 jedesmal dann, wenn natürliche Herzaktivität ermittelt wird. Dies veranlaßt, daß am Ausgang der digitalen Ratenbegrenzerlogik 18O ein Signal erscheint, was zur Folge hat, daß der Impulsgenerator 16 einen Herzreizimpuls anliefert.
Die Vorresynchronisierlogik 184 spricht auf das Ausgangssignal der digitalen Ratenbegrenzerlogik 18O an und gibt ein Signal ab, das bewirkt, daß die Taktlogik 158 damit beginnt, VCO-Impulse an ihrem unteren Ausgang auszugeben. Außerdem veranlaßt das Signal der Vorresynchronisierlogik 184 die Takt logik 158, das Signal VCO-ENTSPERRUNG anzuliefern, wodurch der spannungsgesteuerte Oszillator in die Lage versetzt wird, mit der Abgabe von Impulsen an die Taktlogik 158 zu beginnen. Die Vorresynchronisierlogik 184 spricht ferner auf das Signal der Impulsbreitenlogik 186, das Signal der fiachresynchronisierlogik 187 und das Signal der Nachladelogik 164 an. Wenn
030021/0733
eines dieser arei letztgenannten Signale erscheint, wird die Vorresynchrcnisierlogik 184 zurückgestellt; sie kann nur durch Anlieferung eines Signals von der digitalen Ratenbegrenzerlogik 180 gesetzt werden. Das Signal der Vorresynchronisierlogik 184 geht an die Langsamtaktlogik 154 in Fig. 5B, um die Anlieferung eines zusätzlichen Langsamtaktsignals zu bewirken. Die Aufgabe dieses zusätzlichen Langsamtaktimpulses ist es, den Zähler 152 zurückzustellen, so daß er die dann anzuliefernden VCO-Impulse ausgehend von einem bekannten Anfangszählwert Null genau zählen kann.
Die Impulsbreitenlogik 186 steuert die Breite des von dem Impulsgenerator 16 abzugebenden Ausgangsimpulses in Abhängigkeit von dem Signal der Langsamtaktlogik 154, dem von der analogen Schaltungsstufe 42 kommenden VCO-Signal, dem Signal der Vorresynchronisierlogik 184, dem Signal der Verifizierimpulslogik 188 und dem Signal der Nachresynchronisierlogik 187. Die Vorderflanke des von der Impulsbreitenlogik 186 angelieferten Impulses erscheint in Abhängigkeit von dem Setzen der Vorresynchronisierlogik 184 durch das Signal der digitalen Ratenbegrenzerlogik 180. Die Rückflanke des von der Impulsbreitenlogik 186 abgegebenen Impulses wird in Abhängigkeit von einem Signal von der Impulsbreitendecodierlogik 157 oder der Verifizierimpulslogik 188 bestimmt.
030021/0733
29U595
Die Nachresynchronisierlogik 187 spricht auf das Signal der Nachladelogik 164, die Rückflanke des Signals der Impulsbreitenlogik 186 und das Signal des R-Synchron-Gatters 176 an. Sie gibt zum Zeitpunkt der Rückflanke des Signals der Impulsbreitenlogik 186 ein Signal an die Langsamtaktlogik 154, um die Anlieferung eines zusätzlichen Langsamtaktimpulses zu bewirken. Dieser Impuls ist erforderlich, um die Zeitgabe innerhalb des Systems auf die Anlieferung der Quarzoszillatorimpulse von der Taktlogik 158 auf Grund des Endes des Signals der Impulsbreitenlogik 186 zu resynchronisieren. Die Nachresynchronisierlogik 187 wird dann durch das Auftreten des Signals der Nachladelogik 164 zurückgestellt. Falls nicht der R-synchrone Betrieb, sondern der Bedarfsbetrieb programmiert wird, spricht die Nachresynchronisierlogik 187 auf das Signal des R-Synchron-Gatters 176 in der Weise an, da8 sie die Anlieferung eines Ausgangsimpulses veranlaBt. Zweck dieses Impulses ist es, ein Rückstellen der verschiedenen Zeitsteuerfunktionen innerhalb der Fig. 5B und SC zu bewirken, wenn ein natürliches Herzsignal ermittelt wird.
Die Nachladelogik 164 spricht auf das Signal der Nachresynchronisierlogik 187 und das Signal der Langsamtaktlogik 154 an und gibt an ihrem Ausgang ein Nachladesignal in Form eines einzigen Impulses ab, dessen Dauer gleich der Zeitspanne zwischen langsamen Taktimpulsen ist. Das Nachladesignal bildet das Hauptsignal für das Rückstellen
030021/0733
ORIGINAL INSPECTED
der verschiedenen Zeitsteuerfunktionen der Schaltungskomponenten der Figuren 5B und 5C.
Die Austastlogik 169, die Refraktärlogik 168, die Reversionsund Meßrückstellogik 170 sowie das R-Synchron-Gatter 176 stehen in gegenseitiger Wechselwirkung, um während der Zeitspanne nach dem Anliefern eines Herzreizimpulses und vor der Abgabe des nächsten Herzreizimpulses die Ereignisse zu steuern, die sich auf Grund des Erfassens von natürlicher Herzaktivität einstellen.
Die Austastlogik 169 spricht auf bestimmte Ausgangssignale des Zählers 156, das Signal des Batterielatch 162, das Signal der Langsamtaktlogik 154, das Ausgangssignal des R-Synchron-Gatters 176 und das Signal der Vorresynchronisierlogik 184 an. Sie gibt an ihrem oberen Ausgang das Signal AUSTASTEN und an ihrem unteren Ausgang ein Austasttaktsignal ab. Das von dem unteren Ausgang der Austastlogik 169 kommende Austasttaktsignal ist ein Impuls, der zum Zeitpunkt der Anlieferung des Signals der Vorresynchronisierlogik 184 oder der Abgabe eines Signals durch das R-Synchron-Gatter 176 auf Grund des Erfassens von natürlicher Herzaktivität erscheint und die Vorderflanke des Signals AUSTASTEN auslöst. Die Rückflanke des Signals AUSTASTEN erscheint 100 ms nach der Vor derflanke, unabhängig davon, ob das Batterielatch 162 ge setzt oder zurückgestellt ist. Das Signal AUSTASTEN geht
030C21/0733
an die analoge Schaltungsstufe 42, um eine Sperrung des QRS-Meßverstärkers während der durch das Signal vorgegebenen 100 ms zu bewirken. ***
Die Refraktärlogik 168 spricht auf den Zählwert des Zählers 156, das Signal der Langsamtaktlogik 154, das Signal der Überlauflogik 166, die vom Speicher 140 kommenden Signale REFRAKTÄR 1 und REFRAKTÄR 2, das Signal des Batterielatch 162 und das Signal der Nachladelogik 164 an und gibt ein Signal eine vorbestimmte Zeitspanne nach der Anlieferung des Herzreizimpulses ab. Diese vorbestimmte Zeitspanne wird durch den Code der Signale REFRAKTÄR 1 und REFRAKTÄR 2 vom Speicher 140 bestimmt. Diese Signale entsperren Codiergatter der Refraktärlogik 168. Die auswählbaren Refraktärdauern sind keine Refraktärdauer, 325 ms, 400 ms oder unendlich. Die Refraktärdauer von 400 ms wird durch das Ausgangssignal der Überlauflogik 166 vorgegeben. Die Refraktärdauer von 325 ms wird durch Decodiergatter der Refraktärlogik 168 bestimmt, die den Zählwert des Zählers 156 decodieren. Diese Gatter werden in Abhängigkeit davon entsperrt, ob das Batterielatch 162 gesetzt ist, um die Refraktärdauer von 325 ms unabhängig von der Rate der Impulse der Langsamtaktlogik 154 konstant zu halten. Die Refraktärdauer wird von dem Zeitpunkt an gemessen, zu derff das Signal der Nachladelogik 164 abgegeben wird, um die Refraktärlogik 168 zurückzustellen. Wenn keine Refraktärzeit einge-
030021/0733
ORIGINAL INSPECTED —
stellt ist, wird die Refraktärdauer durch den 210-ms-Zähler in der Reversions- und Meßrückstellogik 1 7O gemessen.
Die Reversions- und Meßrückstellogik 170 spricht auf das Signal der Bedarfslogik 190, das Signal der Langsamtaktlogik 154, das von der analogen Schaltungsstufe 42 kommende Signal MESSEN, das Signal der Refraktärlogik 168, das von der Austastlogik 169 kommende Signal AUSTASTEN und das Signal der Nachladelogik 164 an. Sie liefert an ihrem Ausgang ein Meßrückstellsignal jedesmal, wenn nach der Refraktärzeit ein Signal MESSEN erscheint, falls die Reversionsfunktion nicht übersteuert wird. Die Reversionsfunktion wird durch einen Zähler gesteuert, der in Abhängigkeit von den Signalen der Langsamtaktlogik 154 zählt, bis er einen Zeitpunkt erreicht, der etwa 210 ms nach der Anlieferung des Nachladesignals oder dem Auftreten eines Signals MESSEN liegt. Wenn ein Signal MESSEN nach der Austastzeit und vor dem Zeitpunkt erscheint, zu dem der Reversionszähler auf 210 ms zählt, wird der Reversionszähler auf den Zählwert Null zurückgestellt. Erst nachdem der Reversionszähler die Zeit von 210 ms erreicht hat, kann ein Meßrückstellsignal angeliefert werden. Infolgedessen veranlaßt jedes Störsignal mit einer Frequenz von mehr als etwa 5 Hz die Reversions- und Meßrückstellogik 170,auf alle Meßsignale nicht anzusprechen, das heißt, in den asynchronen Betrieb überzugehen.
030021/0733
Die Reversions- und Meßrückstellogik 170 spricht auch auf das Signal der Refraktärlogik 168 an, indem sie die Anlieferung des Meßrückstellsignals auf Grund eines Signals MESSEN unterbindet, das vor dem Ablauf der Refraktärzeit erscheint. Auf diese Weise wird das Meßrückstellsignal am Ausgang der Reversions- und Meßrückstellogik 170 angeliefert, um das Erfassen von natürlicher Herzaktivität erst anzuzeigen, nachdem sowohl die Reversionszählerzeit als auch die Refraktärzeit abgelaufen sind. Wenn die Refraktdrzeit auf unendlich eingestellt wird, erfolgt kein Ansprechen auf das Signal MESSEN; der Impulsgenerator arbeitet im asynchronen Betrieb.
Das Signal der Reversions- und Meßrückstellogik 17O bildet das eine Eingangssignal des mit drei Eingängen versehenen R-Synchron-Gatters 176. Das R-Synchron-Signal vom Speicher 140 wird dem zweiten Eingang des R-Synchron-Gatters 176 zugeführt; es wirkt als Entsperrsignal. Dem dritten Eingang geht ein Signal von der Verifizierimpulslogik 188 zu. Wenn der Bedarfsbetrieb programmiert ist, wird das Signal vom R-Synchron-Gatter 176 der Nachresynchronisierlogik 187 und der Austastlogik 169 zugeführt, um ein Rückstellen der Zeitsteuerfunktionen der Schaltungskomponenten nach den Fig. 5B und 5C zu bewirken. Falls der R-Synchron-Betrieb programmiert ist, geht das Ausgangssignal vom R-Synchron-Gatter 176 an die digitale Ratenbegrenzerlogik 180, so daß ein Herzreizimpuls in Synchro-
030021/0733
ORIGINAL INSPECTED
nismus mit der ermittelten natürlichen Herzaktivität angeliefert wird. Immer, wenn der Verifizierimpuls erscheint, wird der R-Synchronbetrieb sowohl für den Verifizierimpuls als auch für den diesem Impuls vorausgehenden normalen Impuls programmiert.
An Hand der Fig. 6A bis 6N ist im folgenden jeder der Blökke der Fig. 5A, 5B und 5C näher erläutert. Die Fig. 6A bis 6N sind so aufgebaut, daß alle logischen Elemente, die zu einem bestimmten Block der Fig. 5A1 5B oder 5C gehören, zusammengefaßt und von einer Umrandung umgeben sind, deren Bezugszeichen der Blocknummer in den Fig. 5A, 5B und 5C entspricht. Zu den Komponenten jedes Blockes gehören Latchs (Speicher-Flipflops), NAND-Schaltungen, NOR-Schaltungen, Inverter, exklusive ODER-Schaltungen und exklusive NOR-Schaltungen. Jedes Latch, beispielsweise das Latch 1O6A in der unteren linken Ecke der Fig. 6A, ist als Rechteck mit längeren vertikalen Seiten dargestellt. Die Eingänge des Latch sitzen an der linken Seite. Der obere Eingang ist ein Dateneingang und der untere Eingang ein Takteingang. Die Ausgänge des Latch befinden sich an der rechten Seite. Der obere Ausgang ist der übliche Q-Ausgang, während es sich bei dem unteren Ausgang um den Q-Ausgang handelt. Für bestimmte Latchs sind ein Setz- und ein Rückstelleingang vorhanden. Der Rückstelleingang befindet sich an der Unterseite des Rechtecks, während der Setzeingang an der Oberseite des Rechtecks liegt. Jedes
030021/0733
29U595
dem Rückstelleingang zugeführte logische "1"-Signal bewirkt, daß der Q-Ausgang den Zustand logisch "O" und der Q-Ausgang den Zustand logisch "1" annimmt. Umgekehrt hat ein dem Setzeingang zugeführtes Signal logisch "1" zur
Folge, daß der Q-Ausgang den Zustand logisch "1" und der Q-Ausgang den Zustand logisch "O" annimmt. Wenn ein Signal, das von logisch "O" auf logisch "1" springt, dem
Takteingang zugeführt wird, nimmt der Q-Ausgang einen logischen Wert gleich dem logischen Wert des dem Dateneingang zugehenden Signals an, während der Q-Ausgang
den entgegengesetzten logischen Wert annimmt.
Eine NAND-Schaltung ist in Form der Komponente 106B in
der unteren linken Ecke der Fig. 6A veranschaulicht. Eine solche Schaltung weist zwei oder mehr Eingänge und
einen Ausgang auf. Der Ausgang einer NAND-Schaltung steht normalerweise auf logisch "1", es sei denn, die jedem
seiner Eingänge zugeführten Signale sind logisch "1"; in diesem Falle ist das Ausgangssignal der NAND-Schaltung
ein Logisch-"O"-Signal.
Ein Inverter ist als Komponente 106C in der linken unteren Ecke der Fig. 6A gezeigt. Er weist einen Eingang und einen Ausgang auf, wobei der Ausgang ein Signal abgibt,
dessen logischer Wert entgegengesetzt demjenigen des Signals ist, das seinem Eingang zugeht.
030021/0733
Eine NOR-Schaltung ist als Komponente 114A im unteren mittleren Teil der Fig.6A dargestellt. Eine solche Schaltung weist zwei oder mehr Eingänge und einen Ausgang auf. Das Signal am Ausgang einer NOR-Schaltung ist normalerweise logisch 11O", falls nicht die jedem der Eingänge zugeführten Signale alle logisch "O" sind. In diesem Fall ist das am Ausgang erscheinende Signal logisch "1".
Eine exklusive ODER-Schaltung ist als Komponente 124A in F"ig.6C veranschaulicht. Eine derartige Schaltung hat mindestens zwei Eingänge und einen Ausgang. Das Ausgangssignal ist logisch "1", wenn Signale mit unterschiedlichen logischen Werten an die Eingänge angelegt werden, und logisch "O", wenn die den Eingängen zugehenden Signale alle den gleichen logischen Wert haben.
Eine exklusive NOR-Schaltung ist als Komponente 157A in Fig. 61 gezeigt; sie hat mindestens zwei Eingänge und einen Ausgang. Das Ausgangssignal ist logisch "O", wenn den Eingängen Signale mit unterschiedlichen logischen Werten zugehen, und logisch "1", wenn die an die Eingänge angelegten Signale den gleichen logischen Wert haben.
An Hand der Fig. 6A bis 6N, die entsprechend Fig. 6 aneinanderzulegen sind, sei nachstehend der Impulsgenerator 16 im einzelnen erläutert. In Fig. 6B geht das von der analogen Schaltungsstufe 42 einlaufende Signal DATEN
030021/0733
über in Reihe liegende Inverter 102A, 1O2B, 102C und 102D ein, so daß das am Ausgang des Inverters 1O2C stehende Signal die entgegengesetzte Polarität wie das DATEN-Signal hat, das heißt normalerweise logisch "1" mit Logisch-"O"-Impulsen. Das Signal am Ausgang des Inverters 1O2D hat die gleiche Polarität wie das DATEN-Signal, das heißt normalerweise logisch "O" mit Logisch-"1"-Impulsen.
Das Ausgangssignal vom Inverter 1O2C wird einem Eingang von NOR-Schaltungen 112A und 112B zugeführt. Das Ausgangssignal des Inverters 102D geht an die Takteingänge jedes von acht Latchs 11OA bis 11OH, die das achtstufige Schieberegister 110 bilden. Außerdem ist der Ausgang des Inverters 1O2D mit dem Rückstelleingang des Latch 106A der für ein Rückstellen auf 24 sorgenden Rückstellogik 106 verbunden.
Das Ausgangssignal des Inverters 1O2C geht ferner an den Takteingang eines Latch 108A der Datendecodierlogik 108. Der Dateneingang des Latch 1O8A liegt an der von der Batterie 44 (Fig. 4) kommenden Spannung +V. Der Q-Ausgang des Latch 108A ist mit dem Dateneingang eines Latch 108B verbunden. Dem Takteingang des Latch 1O8B wird das rasche Taktsignal vom Ausgang einer NOR-Schaltung 152L des schnellen Zählers 152 (Fig. 61) zugeführt. Das schnelle Taktsignal hat eine Frequenz von 4096 Hz. Der Q-Ausgang
030021/0733
des Latch 1O8B ist mit dem Rückstelleingang des Latch 108A verbunden. Die Latchs 108A und 108B bewirken, daß ein mit dem schnellen Taktsignal synchronisiertes Impulssignal an dem Q-Ausgang des Latch 108B zu einem Zeitpunkt erscheint, der mit der Vorderflanke des ersten schnellen Taktimpulses im Anschluß an die Rückflanke jedes DATEN-Impulses zusammenfällt. Das Ausgangssignal des Inverters 102C ist eine Folge von DATEN-Signalimpulsen mit einer ansteigenden Flanke an der Rückflanke jedes Impulses. Die Rückflanke jedes DATEN-Signalimpulses bewirkt daher, daß das Latch 1O8A gesetzt wird, das dann das Latch 1O8B entsperrt, so daß letzteres beim Erscheinen der Vorderflanke des nächsten schnellen Taktimpulses gesetzt wird. Wenn das Latch 1O8B gesetzt ist, stellt das auf logisch "1" liegende Q-Ausgangssignal dieses Latch das Latch 1O8A zurück, wodurch das Logisch-"1"-Signal vom Dateneingang des Latch 1O8B verschwindet. Die Vorderflanke des nächsten schnellen Taktimpulses bewirkt, daß das Latch 1O8B zurückgestellt wird und das Q-Ausgangssignal zu logisch "O" wird. Das Signal am Q-Ausgang des Latch 1O83 ent spricht daher dem Datentaktsignal am oberen Ausgang der Datendecodierlogik 108 gemäß Fig. 5A.
Zu der Datendecodierlogik 1O8 gehören ferner drei Latchs 1O8C, 1O8D und 1O8E, die einen dreistufigen Binärzähler bilden. Der Q-Ausgang jedes Latch 108C, 1O8D und 108E ist mit dem Dateneingang des betreffenden Latch verbun-
030021/0733
den. Dem Takteingang des Latch 108C geht das schnelle Taktsignal von der NOR-Schaltung 152L des Zählers 152 (Fig. 61) zu. Der Q-Ausgang des Latch 1O8C ist an den Takteingang des Latch 1O8D angeschlossen, während der Q-Ausgang des Latch 1O8D mit dem Takteingang des Latch 1O8E verbunden ist. Das Ausgangssignal der Datendecodierlogik 1O8 wird vom Q-Ausgang des Latch 1O8E abgenommen. Die Rückstelleingänge der Latchs 1O8C, 1O8D und 1O8E sind an den Q-Ausgang des Latch 1O8B angeschlossen, so daß unmittelbar nach dem Erscheinen jedes DATEN-Signalimpulses jedes der Latchs 1O8C, 1O8D und 1C8E zurückgestellt wird. Die Latchs 1O8C, 1O8D und 1O8E beginnen dann, die schnellen Taktsignale zu zählen. Nachdem vier derartige schnelle Taktsignale am Eingang des Latch 1O8C eingelaufen sind, wird der Q-Ausgang des Latch 1O8E zu logisch "1", falls nicht die Latchs 1O8C, 1O8D und 1O8E zwischenzeitig mittels eines Impulses vom Latch 1O83 zurückgestellt wurden. Wenn daher zwei aufeinanderfolgende DATEN-Signalimpulse um eine Zeitspanne auseinanderliegen, die kleiner als die Zeitspanne ist, die die Latchs 1O8C, 1O8D und 1O8E benötigen, um vier schnelle Taktsignalimpulse zu zählen, decodiert die Datendecodierlogik 1O8 ein Logisch-"O"-Signal als Ausgangssignal des Latch 1O8E zum Zeitpunkt des Erscheinens der Vorderflanke des nächsten DATEN-Signalimpulses. Wenn dagegen eine längere Zeitspanne zwischen aufeinanderfolgenden DATEN-Signalimpulsen vorliegt, ist der Q-Ausgang des Latch 1O8E lo-
030021/0733
gisch "1". Die Datendecodierlogik 108 stellt dementsprechend ein Logisch-"1"-Bit als Datenbit fest. Der Q-Ausgang des Latch 108E entspricht daher dem decodierten Datenwert vom unteren Ausgang der Datendecodierlogik 108 in Fig. 5A.
Die Daten am Q-Ausgang des Latch 1O8E der Datendecodierlogik 108 gehen dem Dateneingang des Latch 11OA des Schieberegisters 11O zu. Das achtstufige Schieberegister 110 weist die Latchs 11OA, 11OB, 11OC, 11ÜD, 11OE, 11OF, 11OG und 11OH sowie Inverter 11OI und 11OJ auf. Die Takteingänge der Latchs 11OA bis 11OH sind an den Ausgang des Inverters 1O2D angeschlossen. Der Dateneingang jeder der Stufen 11OB bis 11OH ist mit dem Q-Ausgang jeder vorausgehenden Stufe 11OA bis 11OG verbunden. Der Q-Ausgang des Latch 11OH ist über die in Reihe geschalteten Inverter 11OI und 11OJ mit dem Dateneingang des 13stufigen Schieberegisters 116 verbunden, und zwar speziell mit dem Dateneingang des dort vorgesehenen Latch 116A.
Das Schieberegister 110 arbeitet derart, daß der logische Wert des dem Dateneingang des Latch 11OA zugeführten Signals nacheinander durch die acht Stufen hindurchgeschoben wird, wobei das Weiterschieben jedesmal erfolgt, wenn die Vorderflanke der DATEN-Signalimpulse vom Inverter 102D eingeht. Der erste angelieferte Daten-
030021/0733
impuls hat zur Folge, daß ein bedeutungsloses Datenbit in das Schieberegister 110 eingebracht wird. Dieses Bit und die drei ersten wirklichen Datenbits werden ganz durch das achtstufige Schieberegister 11O und ganz durch das 13stufige Schieberegister 116 hindurchgeschoben und nicht eingespeichert oder als Teil des Programmiercodes genutzt.
Das Schieberegister 116 weist 13 Latchs 116A bis 116M auf. Der Takteingang jeder der Stufen 116A bis 116D ist mit dem Ausgang der NOR-Schaltung 112A verbunden, während der Takteingang jeder der Stufen 116E bis 116M cn den Ausgang der NOR-Schaltung 112B angekoppelt ist. Die NOR-Schaltungen 112A und 112B sind jeweils mit einem an den Ausgang des Inverters 1O2C angeschlossenen Eingang und einem zweiten Eingang versehen, der mit dem Ausgang der Zugriffscode-Prüflogik 114, nämlich dem Q-Ausgang des Latch 114D dieser Logik,verbunden ist. Der Q-Ausgang jeder der Stufen 116A bis 116L ist mit dem Dateneingang der nächstfolgenden Stufe 116B bis 116M des Schieberegisters 116 verbunden.
Solange die NOR-Schaltungen 112A und 112B durch ein Logisch~"O"-Signal entsperrt sind, das ihnen von der Zugrif fscode-Prüf logik 114 zugeht, werden die von der achten Stufe 11OH des Schieberegisters 11O einlaufenden Daten durch das Schieberegister 116 hindurchge-
030021/0733
schoben. Zu dem Zeitpunkt, zu dem der Zugriffscode nach 24 Bits des aus 32 Bits bestehenden Programmiersignals voll übermittelt ist, befindet sich daher der Zugriffscode in den acht Stufen des Schieberegisters 110, während die 13 höchstwertigen Datenbits der verbleibenden 16 Datenbits in dem 13stufigen Schieberegister 116 stehen. Die drei niedrigstwertigen Datenbits sind aus dem Schieberegister 116 herausgeschoben. Innerhalb des Schieberegisters 116 enthalten die Stufen 116A bis 116H den Datenteil des Programmiercodes. In den Stufen 1161 bis 116l_ befindet sich der Parameterteil des Programmiercodes. Die Stufe 116M enthält ein Datenbit, das anzeigt, ob eine permanente oder temporäre Programmanderung erfolgen soll.
Die Q-Ausgänge der Stufen 11OA, 11OD, 11OF, 11OG und 11OK sowie die Q-Ausgänge der Stufen 11OB, 11OC und 11OE sind an die Eingänge der NOR-Schaltung 114A (Fig. 6A) angekoppelt. Wenn das achtstufige Schieberegister auf oktal "227" steht, ist jedes der Eingangssignale der NOR-Schaltung 114A eine logische"0". Der Ausgang der NOR-Schaltung 114A ist logisch "1". Der oktale Wert "227" ist der Zugriffscode. Das achtstufige Schieberegister 11O nimmt den Zustand des Zugriffscodes nach 24 Datenwerten an, und zwar bestimmt durch das Anlegen der Vorderflanke des 25. DATEN-Signalimpulses. Wenn alle der NOR-Schaltung 114A zugeführten Signale logisch "0" sind, liegt der Ausgang
030021/0733
29U595
dieser Schaltung auf logisch H1". Der Ausgang der NOR-Schaltung 114A steht cnit dem einen Eingang einer NAND-Schaltung 114B in Verbindung. Der andere Eingang der NAND-Schaltung 114B ist an einen Ausgang des Impulszählers angeschlossen, der auf logisch "O" steht, bis der Zählwert im Impulszähler 118"gleich 24 oder mehr ist, oder mit anderen Worten, bis nachdem der Zugriffscode dem achtstufigen Schieberegister 110 zugegangen ist. Das Ausgangssignal der NAND-Schaltung 114B, das vor dem Ermitteln des Zugriffscodes logisch "1" ist, geht dem Eingang einer NAND-Schaltung 114C zu, an deren anderem Eingang das Q-Signal eines Latch 114D anliegt. Dieses Q-Signal ist vor dem Ermitteln des Zugriffscodes eine logische "1". Das Ausgangssignal der NAND-Schaltung 114C, das vor dem Ermitteln des Zugriffscodes eine logische "O" ist, wird dem Dateneingang des Latch 114D zugeführt. An dem Takteingang des Latch 114D liegt das Datentaktsignal vom Q-Ausgang des Latch 1O8B der Datendecodierlogik 108, so daß dem Takteingang des Latch 114D ein Impuls zugeht, unmittelbar nachdem die Rückflanke jedes DATEN-Signalimpulses erscheint. Nachdem der Zugriffscode in dem Schieberegister 11O eingespeichert ist, liegen beide Eingänge der NAND-Schaltung 114B auf logisch "1"; der Ausgang springt auf logisch "O". Infolgedessen werden das Ausgangssignal der NAND-Schaltung 114C und das Dateneingangssignal des L'atch 114D zu logisch "1". Dies geschieht bei der Vor-
030021/0733
29U595
derflanke des DATEN-Signalimpulses, der das letzte Bit des Zugriffscodes bestimmt. Bei der Rückflanke des gleichen DATEN-Signalimpulses geht ein Logisch-"1"-Impulssignal an den Takteingang des Latch 114D1 so daß das Latch 114D gesetzt wird, weil der Ausgang der NAND-Schaltung 114C zu diesem Zeitpunkt auf logisch "1" steht. Infolgedessen wird der Q-Ausgang des Latch 114D zu logisch 11I", während der Q-Ausgang auf logisch "O" übergeht. Der Ausgang der NAND-Schaltung 114C wird infolgedessen auf logisch "1" gehalten; das Latch 114D bleibt gesetzt, wenn zusätzliche DATEN-Signalimpulse angelegt werden. Das Q-Ausgangssignal vom Latch 114D dient auch der Sperrung der NOR-Schaltungen 112A und 112B in Fig. 63, so daß diese keine weiteren Taktimpulse an das Schieberegister 116 durchlassen. Auf diese Weise werden die Parameter- und Datenwerte eingespeichert gehalten, wenn der Zugriffscode ermittelt wird.
Der Impulszähler 118 zählt jeden angelegten DATEN-Signalimpuls. Der Impulszähler 118 weist Latchs 118A, 118B, 118C, 118D und 118E auf, die in Form eines konventionellen Binärzählers angeordnet sind. Das heißt, der Q-Eingang jedes Latch ist mit dem Dateneingang des betreffenden Latch und mit dem Takteingang des nächstfolgenden Latch verbunden. Das dem Takteingang des Latch 118A, das heißt der ersten Stufe des Impulszählers, zugehende Signal kommt vom Ausgang des Latch 108B. Es handelt sich da-
030021/0733
bei um den Datentaktimpuls, der in Synchronismus mit dem schnellen Taktsignal unmittelbar nach der Ruckflanke jedes DATEN-Signalimpulses erscheint. Zu dem Impulszähler 118 gehört ferner eine NOR-Schaltung 118F, die zwei Eingänge aufweist, die mit den Q-Ausgängen der Latchs 118D bzw. 118E verbunden sind. Das Ausgangssignal der NOR-Schaltung 118F ist eine logische MO", bis der Zdhlwert im Impulszähler 118 24 erreicht, das heißt, bis beide Latchs 118D und 118E gesetzt sind. Zu diesem Zeitpunkt springt der Ausgang der NOR-Schaltung 118F auf logisch "1", wodurch die NAND-Schaltung 114B in der Zugriffscode-Prüflogik 114 entsperrt wird, um Ausgangssignale von der NOR-Schaltung 114A der Zugriffscode-Prüflogik durchzulassen. Die NOR-Schaltung 118F giot auch weiterhin ein Logisch-"1"-Signal ab, wenn der Zählwert des Impulszahlers 118 den Zählwert 24 überschreitet.
Der Impulszähler 118 weist ferner eine NOR-Schaltung 1186 mit fünf Eingängen auf, die an die Q-Ausgänge der Latchs 118A bis 118E angeschlossen sind. Der Ausgang der NOR-Schaltung 118G steht normalerweise auf logisch "1" und wird immer dann zu logisch V, wenn der Zählwert des Impulszählers 118 von Null abweicht. Dieses Signal geht an die Zeitmeßlogik 120 in Fig. 6C, um zu bewirken, daß der Impulszähler 118 automatisch zurückgestellt wird, nachaem der Impulsgenerator 16 zwei Reizimpulse angeliefert hat, falls das angelegte Programmiersignal zu diesem Zeitpunkt
030021/0733
nicht angenommen ist. Ein solcher Fall könnte eintreten, wenn der Demodulator ein Fremdsignal ermittelt und als einen DATEN-Impuls weiterleitet.
Die Zugriffscode-Prüflogik 114 bewirkt normalerweise, daß ein Signal vom Q-Ausgang des Latch 114D abgegeben wird, nachdem das 24. Datenbit an den Impulsgenerator angelegt ist. Das 24. Datenbit wird durch die Vorderflanke des 25. DATEN-Signalimpulses definiert. Es ist jedoch möglich, daß beim Einstellen des Kopfes 14 über dem Impulsgenerator 16 Fremdsignale erzeugt werden, die von der HF-Demodulatorschaltung der analogen Schaltungsstufe 42 als Impulsfolgen gewertet werden könnten. Infolgedessen könnten in dem DATEN-Signal, das dem Impulsgenerator 16 zugeht und vom Impulszähler 118 gezählt wird, zusätzliche Impulse enthalten sein. In jedem Fall zeigt, wenn der Zugriffscode aufgefunden wird, dies an, daß 24 Bits zugeführt wurden und der Impulszähler 118 auf den Zählwert 24 zurückgestellt werden soll.
Die Rückstellogik 1O6 hat die Aufgabe, den Impulszähler 118 auf den Zählwert 24 zurückzustellen. Sie enthält das Latch 1O6A, die NAND-Schaltung 1O6B und den Inverter 1O6C. Am Dateneingang des Latch 106A liegt die positive Betriebsspannung +V an. Das Ausgangssignal des Latch 114D geht an den Takteingang des Latch 1O6A. Der Q-Ausgang des Latch 1O6A ist mit einem Eingang der NAND-Schal-
030021/0733
tung 1Q6B verbunden, deren anderer Eingang an den Ausgang des Inverters 106C angeschlossen ist. Ein normalerweise auf logisch "O" liegendes Signal wird dem Inverter 1O6C von der Rückstellogik 126 zugeführt. Infolgedessen ist das Ausgangssignal des Inverters 106C ein Logisch-"1"-Signal, das die NAND-Schaltung 1O6B entsperrt hält. Der Rückstelleingang des Latch 106A ist mit dem Ausgang des Inverters 1O2D verbunden, so daß das Latch 106A jedesmal zurückgestellt wird, wenn an den Impulsgenerator 16 ein DATEN-Signalimpuls angelegt wird. Wenn die Zugriffscode-Prüflogik 114 den Zugriffscode ermittelt und der Q-Ausgang des Latch 114D logisch "1" wird, wird das Latch 1O6A auf den Setzzustand getaktet. Das dann auf logisch "O" liegende Q-Signal des Latch 106A bewirkt, daß das Ausgangssignal der NAND-Schaltung 1O6B logisch "1" wird. Das Ausgangssignal der NAND-Schaltung 1O6B geht den Rückstelleingängen der Latchs 118A, 118B und 118C des Impulszählers 118 zu. Das Q-Ausgangssignal des Latch 106A wird an den Setzeingang des Latch 118D angelegt. Wenn daher das Latch 1O6A gesetzt wird und das Ausgangssignal der NAND-Schaltung 106B logisch "1" wird, werden die Latchs 118A, 118B und 118C zurückgestellt, während das Latch 118D gesetzt wird. Der Impulszähler 118 wird zwangsweise auf den Zählwert 24 eingestellt.
Nachdem der Zugriffscode von der Zugriffscode-Prüflogik 114 decodiert ist und die NOR-Schaltungen 112A und 112B
030021/0733
29U595
daran gehindert werden, weitere Taktimpulse zu dem 13stufigen Schieberegister 116 durchzulassen, gibt der verbleibende Teil des DATEN-Signals den 8-Bit-Paritätscode an. Dieser Code wird dann in dem achtstufigen Schieberegister 11O eingespeichert, wahrend der zuvor dort gespeicherte Zugriffscode herausgeschoben wird und verlorengeht. Während dieser Zeitspanne wird der Impulszähler 118 während der Übermittlung der acht Pcritatsbits weitergeschaltet. Nachdem die echt Paritätsbits übermittelt sind, läuft der Impulszähler 118 über; er springt auf den Zählwert Null zurück. Wenn dies eintritt, geht der Q-Ausgang des Latch 118E von dem Wert logisch "O" auf aen Wert logisch "1" über, so daß am Ausgang der NOR-Schcltung 118F eine logische "O" erscheint. Diese logische "O" wird über die NAND-Schaltungen 114B und 114C dem Dateneingang des Latch 114D als logisches "O"-Signal zugeführt. Wenn daher weitere DATEN-Signalimpulse übermittelt werden, wird in das Latch 114D eine logische "O" eingetaktet, so daß der Q-Ausgang des Latch 114D zu logisch "O" wird. Unter normalen Umständen sollte dies jedoch nicht eintreten.
Das Q-Ausgangssignal des Latch 118E des Impulszählers wird dem Zählerüberlauflatch 104, und zwar dem Takteingang des Latch 1O4A, zugeführt. Der Dateneingang des Latch 1O4A liegt an der Spannung +V der Batterie 44. Wenn der Impulszähler 118 nach Übermitteln des Paritätscodes
030021/0733
auf den Zählwert Null überläuft, so daß das Q-Signal aes Latch 118E von logisch "O" auf logisch "1" springt, wird das Latch 1O4A gesetzt; sein Q-Ausgang wird zu logisch "O". Das Q-Signal des Latch 1O4A entsperrt Gatter der Fehlerprüflogik 122, um die Parität des übermittelten DATEN-Signals zu prüfen.
Die in Fig. 6C veranschaulichte Paritätsprüflogik 124 weist 13 exklusive ODER-Schaltungen 124A bis 124M mit jeweils zwei Eingängen und eine einzige NOR-Schaltung 124N mit acht Eingängen auf. Die Paritätsprüflogik 124 spricht auf die Q-Ausgänge jeder Stufe des achtstufigen Schieberegisters 11O und die Q-Ausgänge jeder Stufe des 13stufigen Schieberegisters 116 an. Im einzelnen spricht die exklusive ODER-Schaltung 124A auf die Q-Ausgangssignale der Latchs 116F und 11OF an. Die exklusive ODER-Schaltung 124B reagiert auf die Q-Ausgangssignale der Latchs 116G und 11OG. Die exklusive ODER-Schaltung 124C spricht auf Q-Ausgangssignale der Latchs 116H und 11OH an. Die exklusive ODER-Schaltung 124D wird mit den Q-Ausgangssignalen der Latchs 116A und 1161 beaufschlagt. Die exklusive ODER-Schaltung 124E spricht auf die Q-Ausgangssignale der Latchs 116B und 116J an. Der exklusiven ODER-Schaltung 124F gehen die Q-Ausgangssignale der Latchs 116C und 116K zu. Die exklusive ODER-Schaltung 124G spricht auf die Q-Ausgangssignale der Latchs 116D und 116L an. Die exklusive ODER-Schaltung 124H ist mit den Q-Ausgangssig-
030021/0733
nalen der Latchs 116E und 116M beaufschlagt. Außerdem spricht die exklusive ODER-Schaltung 124J. auf die Ausgangssignale der exklusiven ODER-Schaltung 124D und das Q-Ausgangssignal des Latch 110A an. Die exklusive ODER-Schaltung 1 24 J wird mit den Ausgangssignalen der exklusiven ODER-Schaltung 124E und dem Q-Ausgangssigncl des Latch 110B beaufschlagt. Die exklusive ODER-Schaltung 124K spricht auf die Ausgangssignale der exklusiven ODER-Schaltung 124F und das Q-Ausgangssignal des Latch 11OC an. Der exklusiven ODER-Schaltung 124L gehen die Ausgangssignale der exklusiven ODER-Schaltung 124G und das Q-Ausgangssignal des Latch 11OD zu. Die exklusive ODER-Schaltung 124M spricht auf die Ausgangssignale der exklusiven ODER-Schaltung 124H und das Q-Ausgangssignal des Latch 11OE an. Die Ausgangssignale der exklusiven ODER-Schaltungen 124A, 124B1 124C, 1241, 124J1 124K, 124L und 124M gehen den Eingangen der NOR-Schaltung 124N zu. Das Ausgangssignal der NOR-Schaltung 124N wird dem einen Eingang einer NAND-Schaltung 122A der Fehlerprüflogik 122 in Fig. 6A zugeführt. Der Paritdtscode, der dem achtstufigen Schieberegister 11O zugeht und dort gespeichert wird, ist derart berechnet, daß das Ausgangssignal der NOR-Schaltung 124N logisch "1" ist, wenn die in dem 13stufigen Schieberegister 116 eingespeicherten Daten mit dem Paritätscode mittels der exklusiven ODER-Schaltungen 124A bis 124M verglichen werden.
030021/0733
Die in Fig. 6A veranschaulichte Fehlerprüflogik 122 weis·: die NAND-Schaltung 122A, einen Inverter 122B, NOR-Schaltungen 122C und 1220 sowie Latchs 122E und 122F auf. Der andere Eingang der NAND-Schaltung 122A der Fehlerprüflogik 122 ist mit dem Q-Ausgang des Latch 114D verbunden, der logisch "1" sein sollte, wenn der Zugriffscode ermittelt wurde. Wenn auch die Parität stimmt, ist der Ausgang der NAND-Schaltung 122A logisch 11O", was über den Inverter 122B zu logisch "1" wird. Der Ausgang des Inverters 122B ist an einen Eingang der NOR-Schaltung 122C angeschlossen. Das Ausgangssignal der NAND-Schaltung 122A wird einem Eingang der NOR-Schaltung 122D zugeführt. Die anderen Eingänge der NOR-Schaltungen 122C und 122D sind mit dem Q-Ausgang des Latch 1O4A der Zählerüberlauflogik 1O4 verbunden. Dieser Ausgang sollte auf logisch "0" stehen, wenn die richtige Anzahl von DATEN-Signalimpulsen vom Impulszähler 118 gezählt wurde. Wenn daher der Zugriffscode von der Zugriffscode-Prüflogik 114 ermittelt wird, die von der Paritätsprüflogik 124 bestimmte Parität richtig ist und der Impulszähler 118 mindestens 32 Impulse gezählt hat, wodurch das Zählerüberlauflatch 1O4A gesetzt wird, gibt die NOR-Schaltung 122D ein Ausgangssignal logisch "1" ab. Wenn eine oder mehrere dieser Kontrollen zu fehlerhaften Ergebnissen führen, steht der Ausgang der NOR-Schaltung 122C auf logisch "1", was erkennen läßt, daß ein Fehler eingetreten ist.
030021/0733
- 1OO -
Das Ausgangssignal der NOR-Schaltung 122C wird den Dateneingang des Latch 1 22E zugeführt. Das Ausgangssignal von der NOR-Schaltung 122D geht zum Dateneingang des Latch 122F. Die Takteingänge beider Latchs 122E und 122F werden mit dem Signal der Langsamtaktlogik 154 (Fig. 6K) beaufschlagt. Nur ein Latch 122E oder 122F wird gesetzt, je nachdem ob die NOR-Schaltung 122C oder 122D ein Logisch-"1"-Signal an den betreffenden Dateneingang anlegt. Wenn alle Prüfbedingungen erfüllt sind, wird das Latch 122F gesetzt, so daß der Q-Ausgang logisch "1" und der Q-Ausgang logisch "O" wird. Diese beiden Ausgange sind das Annahmesignal und lassen den Rest der Schaltungsanordnung nach den Fig. 6A bis 6N erkennen, daß das DATEN-Signal angenommen wurde. Wenn dagegen eine oder mehrere Prüfbedingungen nicht erfüllt sind, wird das Latch 122Ξ gesetzt; sein Q-Ausgangssignal wird zu logisch "O". Dieses Signal ist das Fehlersignal der Fehlerprüflogik 122. Es zeigt an, daß bei der Übermittlung oder dem Empfang des DATEN-Signals ein Fehler eingetreten ist.
Die Q-Ausgangssignale der Latchs 122E und 122F werden den Eingängen der NAND-Schaltung 104B des Zählerüberlauflatch 104 zugeführt. Das Ausgangssignal der NAND-Schaltung 104B stellt das Latch 104A zurück. Solange beide Latchs 122E und 122F zurückgestellt bleiben, ist das Ausgangssignal der NAND-Schaltung 1043 eine logische 11O". Sobald jedoch eines der beiden Latchs 122E oder 122F ge-
030021/0733
setzt wird, springt der Ausgang der NAND-Schaltung 104S auf logisch "1", wodurch das Zählerüberlauflatch 104A zurückgestellt wird. Dies hat seinerseits zur Folge, daß die Ausgänge beider NOR-Schaltungen 122C und 1 22D logisch "O" werden und der nächste Signalimpuls der Langsamtaktlogik 154 das gesetzte der beiden Latchs 122E und 122F zurückstellt. Das Fehler- oder Annahmesignal der Latchs 122E bzw. 122F ist also ein Impulssignal mit einer Dauer einer langsamen Taktperiode.
Falls die Fehlerprüflogik 122 feststellt, daß bei der Übermittlung oder der Auswertung des DATEN-Signals ein Fehler eingetreten ist, soll ein großer Teil der in den Fig. 6A und 6B veranschaulichten Logikgruppen zurückgestellt werden. Dies geschieht, indem das Q-Ausgangssignal des Latch 122E einem Eingang einer NAND-Schaltung 126A der Rückstellogik 126 zugeführt wird. Die beiden anderen Eingänge der NAND-Schaltung 126A sind mit den Ausgängen der in Fig. 6M veranschaulichten Zungenschalterlogik 159 und der Zeitmeßlogik 120 (Fig.6D) verbunden. Immer wenn der Zungenschalter 46 geschlossen ist, ist das der NAND-Schaltung 126A zugeführte Signal der Zungenschalterlogik 159 eine logische "1". Normalerweise ist auch das von der Zeitmeßlogik 12O kommende Signal eine logische "1". Infolgedessen steht am Ausgang der NAND-Schaltung 126A das Signal logisch "O", das mittels eines Inverters 126B invertiert und dem einen Eingang einer
030021/0733
NAND-Schaltung 1 2oC zugeführt wird. Dem anderen Eingang der NAND-Schaltung 126C geht normalerweise ein Logisch-"1 "-Signal vom Schreiblatch 128 zu, das für eine Zeitperiode des langsamen Taktsignals zu logisch "O" wird, nachdem das Schreiblatch 128 gesetzt ist.
Das Ausgangssignal der NAND-Schaltung 126C wird logiscn "1", wenn das Zungenschaltersignal, das Signal der Zeitmeßlogik 120, das Fehlersignal vom Latch 122E und/oder das Schreiblatchsignal auf logisch "O" springt. Außerdem wird ein Logisch-"1"-Signal vom Ausgang der NAND-Schaltung 126A immer dann angeliefert, wenn das Zungenschaltersignal, das Signal der Zeitmeßlogik 120 oder des Fehlersignal vom Latch 122E zu logisch "O" wird. Mittels des Ausgangssignals der NAND-Schaltung 126C werden die Latchs 118D und 118E im Impulszähler 118, das Zugriffscodelatch 114D sowie über den Inverter 106C und die NAiND-Schaltung 1O6B die Latchs 118A, 118B und 118C im Impulszähler 118 zurückgestellt.
Wenn die Fehlerprüflogik 122 feststellt, daß alle Prüfbedingungen erfüllt sind, wird das Latch 122F gesetzt. Das Q-Ausgangssignal des Latch 122F wird dem Dateneingang des Schreiblatch 128A und dem Takteingang des Testlatch 13OA zugeführt. Das Langsamtaktsignal geht dem Takteingang des Schreiblatch 128A zu. Das Q-Ausgangssignal des Latch 116M des Schieberegisters 116 wird dem Daten-
030021/0733
eingang des Testlatch 130A zugeführt. Das Ausgcngssignal der NAND-Schaltung 126A der Rückstellogik 126 wird an den Rückstelleingang des Testlatch 130A angelegt. Des Testlatch wird jedesmal zurückgestellt, wenn der Zungenschalter offen ist oder die Zeitmeßlogik 120 ein Signal an die NAND-Schaltung 126A gibt oder ein Fehler gefunden und das Latch 122E gesetzt wird.
Das Schreiblatch 128A wird beim Auftreten des ersten langsamen Taktimpulses im Anschluß an das Setzen des Latch 122F gesetzt (was eine Annahme des DATEN-Signals erkennen läßt). Wenn das Schreiblatch 128A gesetzt wird, springt der Q-Ausgang auf logisch 11O". Dieses Signal geht über die NAND-Schaltung 126C der Rückstellogik 126, um ein Zurückstellen des Impulszählers 118 und des Latch 114D zu bewirken. Das auf logisch "1" springende Q-Ausgangssignal des Schreiblatch 128A wird an die Inhibitlogik 134 in Fig. 6C angelegt.
Das Testlatch 130A wird beim Erscheinen des Logisch-"1«_ Signals vom Latch 122F getaktet; es wird gesetzt, wenn der im Latch 116M des Schieberegisters 116 gespeicherte Datenwert eine logische "1" ist, was bedeutet, daß eine temporäre Programmierung erfolgen soll. Das Q-Ausgangssignal des Testlatch13OA wird einem Eingang einer Speiche rabtast-NOR-Schaltung 136A zugeführt. Das andere Ein-
030021/0733
gangssignal der NOR-Schaltung 1 36A ist das Q-Ausgangssignal vom Schreiblatch 128A. Das Ausgcngssignal der IMOR-Schaltung 136A wird nur dann logisch "1", wenn das Schreiblatch 128A gesetzt und das Testlctch 13OA nicht gesetzt ist, das heißt nur, wenn ein DATEN-Signal angenommen wurde und die Decodierung des Testbits anzeigt, daß eine permanente Programmänderung erfolgen soll. Des Ausgangssignal der Speicherabtast-NOR-Schaltung 1 36A geht ferner an die Parameterdecodierlogik 138 in Fig. 6F, um zu bewirken, daß diese ein permanentes Pcrametersigna1 abgibt. Außerdem wird das Q-Ausgangssignal des Testlatch 13OA der Parameterdecodierlogik 138 zugeführt. Wenn das Q-Ausgangssignal des Testlatch 13OA logisch "1" ist, liefert die Parameterdecodierlogik 138 ein temporares Parametersignal. Das im Einzelfall angelieferte Parametersignal wird durch die Daten bestimmt, die in den Latchs 1161, 11OJ, 116K und 116L des Schieberegisters 116 eingespeichert sind.
Der in Fig. 6D veranschaulichte Zwischenspeicher 132 weist 12 untereinander gleiche Stufen 132-1 bis 132-12 auf. Der Einfachheit halber ist nur die erste Stufe 132-1 näher erläutert. Die anderen Stufen sind in gleicher Weise aufgebaut und arbeiten ebenso wie die erste Stufe 132-1. Die erste Stufe 132-1 des Zwiscnenspeichers 132 umfaßt ein Übertragungsgatter 132A, Inverter 132B1 1 32C und 132D sowie ein Übertragungsgatter 132E. Unter einem Übertragungs-
030021/0733
- 1O5 -
gatter wird vorliegend eine Torschaltung verstanden, ciie durch ein Logisch-"1"-Signal, das ihrem Entsperreingang zugeführt wird, entsperrt wird, um das am Dateneingang anliegende Signal zum Ausgang weiterzugeben. Ein Übertrcgungsgatter ist schematisch als Quadrat dargestellt, wobei an der Eingangsseite einlaufende Daten auf genomner, und von der Ausgangsseite die Ausgangssignale abgegeben werden, während das Entsperrsignal entweder an der Oberseite oder der Unterseite zugeführt wird.
An dem Dateneingang des Übertragungsgatters 132A liegt das Signal vom Q-Ausgang des Latch 116A des Schieberegisters 116. Die anderen dem Gatter 132A entsprechenden Übertragungsgatter sprechen jeweils auf einen der Q-Ausgänge eines entsprechenden Latch 116B bis 11OL an. Das Q-Ausgangssignal vom Latch 116M des 13stufigen Schieberegisters 116 geht nicht dem Zwischenspeicher 132 zu. Das Ausgangssignal des Übertragungsgatters 132A wird an den Eingang des Inverters 132B angelegt, dessen Ausgang mit den Eingängen der Inverter 132C und 132D verbunden ist. Das Ausgangssignal des Inverters 132C geht zum Eingang des Übertragungsgatters 132E, dessen Ausgangssignal zu der Koppelstelle zwischen dem Ausgang des Übertragungsgatters 132A und dem Eingang des Inverters 132B zurückgeführt wird. Das Übertragungsgatter 132A wird durch ein Logisch-"1"-Annahmesignal vom Q-Ausgang des Latch 122F entsperrt, während die Entsperrung des Über-
030021/0733
tragungsgatters 1 32E durcn ein logisch "1"-Signal vom Q-Ausgang des Latch 1 22F erfolgt. Das Ausgangssignal der Stufe 132-1 des Zwischenspeichers 132 wird am Ausgang des Inverters 132D abgenommen. Die Abnahme der Ausgangssignale der Stufen 132-2 bis 132-12 erfolgt innerhalb jeder Stufe von dem dem Inverter 132D entsprechenden Inverter. Außerdem wird bei den letzten vier Stufen 132-9 bis 132-12 des Zwischenspeichers 132 ein zweites Ausgangssignal von dem Ausgang des Inverters abgenommen, der dem Inverter 132B entspricht.
Jede Stufe des Zwischenspeichers 132 arbeitet wie folgt. Die Inverter 132B, 132C und das normalerweise entsperrte Übertragungsgatter 132D bilden einen Speicherkreis insofern, als das dem Inverter 132B zugeführte Signal zweimal invertiert und an den Ausgang des Übertragungsgatters 132E gelegt wird, von wo es zurückgeführt wird, un das gleiche Signal am Eingang des Inverters 132B aufrechtzuerhalten. Diese Situation bleibt bestehen, solange das Übertragungsgatter 132E dadurch entsperrt ist, daß das Latch 122F zurückgestellt ist. Wenn das Latch 122F auf Grund der Annahme des DATEN-Signals gesetzt wird, liegt der Q-Ausgang des Latch für die Zeitdauer zwischen lengsamen Taktimpulsen auf logisch "1"; das Übertragungsgatter 132A wird entsperrt, während das Übertragungsgatter 132E gesperrt wird. Während dieser einen Impulsdauer läuft das am Q-Ausgang des Latch 116A des Schieberegi-
030021/0733
- 1O7 -
sters 116 erscheinende Signal über das Übertragungsgarter 132A. Es wird vom Inverter 132B und dann erneut vom Inverter 132C invertiert. Wenn nach der Impulsperiode des langsamen Taktsignals das Latch 122F wieder zurückgestellt wird, wird das Übertragungsgatter 132A erneut gesperrt, während das Übertragungsgatter 132E wieder entsperrt wird. Dadurch wird das Signal am Ausgang des Inverters 132C zum Eingang des Inverters 132B zurückgeführt und in dem Speicherkreis gespeichert, der von den Invertern 132B, 132C und dem Übertragungsgatter 1 32E gebildet wird. Auf diese Weise werden die im Schieberegister 116 eingespeicherten Daten zum Zwischenspeicher 132 jedesmal dann übertragen, wenn ein neues Progrcmrniersignal angenommen und das Latch 122F gesetzt wird. Weil die den Übertragungsgattern 132A und 132E entsprechenden Übertragungsgatter durch die gleichen Signale vom Latch 122F entsperrt und gesperrt werden, erfolgt die Einspeicherung der im Schieberegister 116 stehenden Datenbits durch den Zwischenspeicher 132 gleichzeitig. Weil ferner das Ausgangssignal jeder Stufe des Zwischenspeichers 132 zwischen den Invertern 132B und 132C abgenommen wird, muß das Signal mittels des Inverters 132B nochmals invertiert werden, damit das vom Inverter 132D abgegebene Signal das gleiche wie das durch das Übertragungsgatter 132A hindurchlaufende Signal ist. Im Falle der vier letzten Stufen 132-9 bis 132-12 des Zwischen-
030021/0733
- 1O8 -
Speichers 132, die die den Parametercode betreffenden Datenbits speichern, wird ein zusätzliches Ausgangssignal unmittelbar von dem Koppelpunkt der Inverter 132B und 132C abgenommen. In den vier letzten Stufen 132-9 bis 132-12 ist das Signal von dem dem Inverter 132D entsprechenden Inverter als das Ausgangssignal "1" bezeichnet, während das Signal von dem Koppelpunkt entsprechend dem Koppelpunkt zwischen den Invertern 132B und 132C mit "O" bezeichnet ist.
Im folgenden seien die Inhibitlogik 134 und die Zeitmeßlogik 120 (Fig. 6C) und die Inhibitdecodierlogik 142 (Fig. 6E) erläutert. Die Inhibitdecodierlogik 142 weist eine NAND-Schaltung 142A mit acht Eingängen auf, die jeweils mit einer der ax;ht ersten Stufen des Zwischenspeichers 132 gekoppelt sind. Diese Stufen speichern den Datenteil des zu dem Impulsgenerator 16 übermittelten Programmierwortes. Immer, wenn der Datenteil des Codes durchweg aus logischen Einsen besteht oder oktal "377" ist, steht der Ausgang der NAND-Schaltung 142A auf logisch "O". Andernfalls liegt an diesem Ausgang logisch "1" an.
Die Inhibitlogik 134 weist eine NAND-Schaltung 134A1 eine NOR-Schaltung 134B und ein Latch 134C auf. Das eine Eingangssignal der NAND-Schaltung 134A ist das Inhibitparametersignal der Parameterdecodierlogik 138 (Fig. 6F), während das zweite Eingangssignal der NAND-Schaltung 134A
030021/0733
- 1O9 -
29U595
vom Q-Ausgang des Testlatch 13OA kommt. Das Ausgangssignal der NAND-Schaltung 134A bildet das eine Eingangssignal der NOR-Schaltung 134B. Das andere Eingangssignal kommt vom Ausgang der NAND-Schaltung 142A der Inhibitdecodierlogik. Der Ausgang der NOR-Schaltung 1343 ist mit dem Dateneingang des Latch 134C verbunden. Der Tckteingang des Latch 134C ist an den Q-Ausgang des Schreiblatch 128A angeschlossen. Der Rückstelleingang des Latch 134C ist mit dem Ausgang der NAND-Schaltung 12όΑ der Rückstellogik 126 verbunden. Das Latch 134C wird jedesmal zurückgestellt, wenn der Zungenschalter geschlossen ist, ein Signal von der Zeitmeßlogik 12Ο angeliefert oder ein Fehler in dem empfangenen DATEN-Signal ermittelt wird, und das Latch 122E gesetzt ist.
Die ZeitmeBlogik 12O weist NAND-Schaltungen 12OA, 12OB und 12OC mit jeweils zwei Eingängen und einem Ausgang sowie Latchs 12OD und 12OE auf. Der Q-Ausgang des Latch 134C ist mit dem einen Eingang der NAND-Schaltung 12OA verbunden. Das Ausgangssignal der NOR-Schaltung 118G des Impulszählers 118 geht zum anderen Eingang der NAND-Schaltung 12OA. Das Q-Ausgangssignal des Latch 134C wird dem einen Eingang der NAND-Schaltung 12OB zugeführt. Das Annahmesignal vom Q-Ausgang des Latch 128A gelangt zum anderen Eingang der NAND-Schaltung 12OB. Die Ausgänge der NAND-Schaltungen 12OA und 12OB sind an die beiden Eingänge der
030021/0733
- 11O -
NAND-Schaltung 12OC angeschlossen, deren Ausgang mit den Rückstelleingängen der Latchs 120D und 12OE verbunden ist. Die Latchs 12OD und 12OE sind als ein zweistufiger Zähler geschaltet, das heißt der Q-Ausgang jedes Latch ist mit dem Dateneingang des betreffenden Latch verbunden, und der Q-Ausgang des Latch 12OD stellt zusätzlich den Takteingang des Latch 12OE dar. Der Takteingang des Latch 12OD wird mit dem Signal der Nachladelogik 164 beaufschlagt, das ein Logisch-"1"-Impulssignal jedesmal dann darstellt, wenn von der digitalen Schaltungsstufe 40 ein Nachladeimpuls an die analoge Schaltungsstufe 42 geht. Das Q-Ausgangssignal des Latch 12OE wird ferner der NAND-Schaltung 126A als das Zeitmeß- oder Zeitsperrensignal zugeführt, um die Anlieferung eines Rückstellsignals immer dann zu veranlassen, wenn die Latchs 12OD und 12OE nicht vor dem Auftreten von zwei Signalen der Impulsbreitenlogik 186 zurückgestellt werden.
Im normalen Betrieb ist das Latch 134C der Inhibitlogik zurückgestellt, und in dem Impulszähler 118 steht der Zählwert Null, so daß der Ausgang der NOR-Schaltung 118G logisch "O" ist. Infolgedessen wird der aus den Latchs 12OD und 12OE bestehende Zeitmeßlogikzähler durch das Logisch-"1"-Signal zurückgestellt gehalten, das am Ausgang der NAND-Schaltung 12OC auftritt. In zwei Fällen ist es jedoch möglich, daß die logische H1" von den Rück-
030021/0733
29A4595
Stelleingängen der Latchs 12OD und 120E verschwindet. Dies ist zum einen der Fall, wenn die Inhibitlogik 134 ein Inhibitprogrammiersignal decodiert hat, und zum anderen, wenn der Impulszähler 118 nicht zurückgestellt ist.
Was die Inhibitprogrammierung anbelangt, kann entsprechend der Tabelle I die Inhibitfunktion nur im temporären Betrieb programmiert werden. Sie mu3 von einem Datenteil des Programmierwortes von oktal "377" begleitet sein, das heißt von lauter logischen "1"-Bits. Der 377-Datenteil des Programmierwortes wird von der Inhibitdecodierlogik 142 in Fig. 6E decodiert. Ein logisches "G"-Bit geht von der NAND-Schaltung 142A zum einen Eingang der NOR-Schaltung 134B. Wenn der Inhibitparameter von der Parameterdecodierlogik 138 entschlüsselt wird, geht er in Form einer logischen "1" an die NAND-Schaltung 134B. Weil die Inhibitfunktion temporär sein muß, wird das Testlatch 13OA gesetzt; sein an die NAND-Schaltung 134A gehendes Q-Ausgangssignal ist eine logische "1". Das Inhibitparametersignal von der Parameterdecodierlogik 138 wird logisch "1", wenn die Inhibitfunktion programmiert ist. Infolgedessen ist das Ausgangssignal der NAND-Schaltung 134A eine logische "O", die zusammen mit der von der NAND-Schaltung 142A kommenden logischen "OH bewirkt, daß der Ausgang der NOR-Schaltung 134B auf lo-
030021/0733
gisch "1" steht. Wenn das Schreiblatch 128A durch den nächsten auftretenden langsamen Taktimpuls gesetzt wird, setzt es das Latch 134C,un das dann an seinem Dateneingang anliegende Logisch-"1"-Signal wiederzugeben. Daher wird der Q-Ausgang logisch "1 ",während der Q-Ausgang auf logisch "0" springt. Das Q-Ausgangssignal logisch "0" vom Latch 134C wird der Ausgangsschaltung 178 gemäß Fig. 6K zugeführt, um die Anlieferung von Ausgangssignalen an die analoge Schaltungsstufe 42 zu sperren, welche bewirkt, da3 die Herzreizimpulse von dem Impulsgenerator 16 angeliefert werden.
Wenn der Q-Ausgang des Latch 134C logisch "O" wird, springt der Ausgang der NAND-Schaltung 12üA auf logisch "1". Wenn der Q-Ausgang des Latch 134C logisch "1" wird und das Schreiblatch 128A durch den nächsten Impuls der Langsamtaktlogik 154 zurückgestellt wird, wird der Ausgang der NAND-Schaltung 12OB logisch "1". Infolgedessen springt der Ausgang der NAND-Schaltung 12OC auf logisch "O", was die Rückstellbedingung an den Latchs 12OD und 12OE beseitigt, so daß der Zeitmeßzähler zwei Impulssignale der Nachladelogik 164 zählen kann. Nachdem das zweite Signal der Nachladelogik 164 gezählt ist, springt der Q-Ausgang des Latch 12OE auf logisch "O". Dieses Signal bewirkt, wenn es an die NAND-Schaltung 126A angelegt wird, daß die Rückstellogik 126 ein Rückstellsignal abgibt. Unter anderem bewirkt das Ausgangssignal der NAND-Schal-
030021/0733
29U595
tung 126A, daß das Latch 134C zurückgestellt wird, wodurch die Sperrung der Ausgangsschaltung 178 beseitigt und veranlaßt wird, daß der Ausgang der NAND-Schaltung 12OC auf logisch "1" springt. Dadurch wird das Rückstellsignal an die Latchs 12OD und 12OE gegeben.
Wenn jedoch vom Programmiergerät 12 ein zweites Inhibitprogrammiersignal angeliefert wird, bevor das Zeirlatch 12OE der Zeitmeßlogik 12O durch den zweiten Impuls der Impulsbreitenlogik 186 gesetzt wird, wird das Schreiblatch 128A gesetzt, so daß an die NAND-Schaltung 12OB ein Logisch-"1"-Signal angelegt wird. Dadurch wird der NAND-Schaltung 12OC ein Logisch-"O"-Signal zugeführt. Dies führt zu einem Logisch-"1"-Signal am Ausgang der NAND-Schaltung 120C, das die Latchs 12OD und 12OE zurückstellt, so daß eine neue Zeitspanne von zwei Impulsen eingeleitet wird und die Sperrung bestehen bleibt. Andernfalls würde die Sperrung beim Setzen des Latch 12OE automatisch beendet. Um die ständige Zufuhr von Inhibitprogrammiersignalen zu ermöglichen, ist am Programmiergerät 12 eine Funktionstaste 26 vorgesehen, die gedruckt gehalten werden muß, wenn der Inhibitparameter programmiert wird. Das Niederhalten dieser Funktionstaste bewirkt eine ständige Übermittlung der Inhibitprogrammiersignale an den Impulsgenerator 16, wodurch der Zähler in der Zeitmeßlogik 12O am Ablaufen und an der Auslösung eines Rückstellsignals
030Q21/0733
29U595
gehindert wird. Um den Inhibitzustand zu beseitigen, muß ein neues Programmiersignal übermittelt oder die Funktionstaste 26 freigegeben werden, so daß der Zänler der Zeitmeßlogik 120 auslaufen kann.
Der zweite Fall, bei dem das Rückstellsignal von den Latchs 12OD und 12OE verschwindet, tritt ein, wenn der Impulszahler 118 einen von Null abweichenden Zählwert enthält. Dazu kommt es normalerweise während des Empfangs des DATEN-Programmiersignals, das eine viel kürzere Zeit als die Zeitmeßperiode der beiden Impulse der Nachladelogik 164 andauert. Es ist jedoch möglich, daß ein Muskelartefakt oder ein elektrisches Störsignal dazu führt, daß der HF-Demodulator einen Programmierimpuls ermittelt und ein DA-TEN-Signalimpuls angeliefert wird. Wenn dies der Fall ist, wird der Impulszähler 118 auf einen von Null abweichenden Zählwert weitergeschaltet. Dies hat zur Folge, daß die NOR-Schaltung 118G ein Logisch-"O"-Signal an die NAND-Schaltung 12OA gibt und der Ausgang der NAND-Schaltung 12OC zu logisch "O" wird, so daß das Rückstellsignal an den Latchs 12OD und 12OE verschwindet. Nach zwei Impulsen der Nachladelogik 164 wird das Latch 12OE gesetzt, so daß ein von der NAND-Schaltung 126C kommendes Rückstellsignal den Impulszähler 118 auf den Zählwert Null zurückstellt.
Entsprechend Fig. 6F weist die Parameterdecodierlogik 138
030021/0735
29U595
11 NOR-Schaltungen 138A, 138B, 138C. 138D, 138E, 138F, 138G, 138H, 1381, 138J und 138K auf. Jede der NOR-Schaltungen 138A bis 138K ist mit einem der beiden Ausgänge jeder der vier letzten Stufen des Zwischenspeichers 132 gekoppelt und dient dem Decodieren des betreffenden der elf Parameter, die für den Impulsgenerator 16 programmiert werden können. Normalerweise stehen die Ausgänge der NOR-Schaltungen 138A bis 138K auf logisch .11O". Wenn jedoch alle Signale, die einer der NOR-Schaltungen 136A bis 138K zugehen, logisch "O" sind, springt der Ausgang auf logisch "1", was bedeutet, daß der Parameter, dem die betreffende NOR-Schaltung zugeordnet ist, modifiziert wird.
Die "1"-Ausgangssignale von jeder der Stufen 132-9 bis 132-12 werden der NOR-Schaltung 138A zugeführt, die den Inhibitparameter decodiert, wenn lauter "O"-Bits in den Stufen 132-9 bis 132-12 des Zwischenspeichers 132 eingespeichert sind. Die "O"-Ausgangssignale der Stufen 132-9 bis 132-12 gehen an die NOR-Schaltung 138B, die den Ausgangsparameter decodiert, wenn in den Stufen 132-9 bis 132-12 lauter "1"-Bits eingespeichert sind. Die "1"-Ausgangssignale der Stufen 132-9 und 132-1O sowie die 11O"-Ausgangssignale der Stufen 132-11 und 132-12 werden der NOR-Schaltung 138C zugeführt, die den Hystereseparameter decodiert. Die "O"-Ausgangssignale der Stufen 132-9,
030021/0733
132-1O, 132-12 und das "1 "-Ausgangssignal der Stufe 132-11 gehen an die NOR-Schaltung 138D, die den Empfindlichkeitsparameter decodiert. Der "1"-Ausgang der Stufen 132-9, 132-10, 132-11 und der "O"-Ausgang der Stufe 132-12 sind mit der NOR-Schaltung 138E verbunden, die den Refraktarparameter decodiert. Die "O"-Ausgangssignale der Stufen 132-9, 132-11 und 132-12 sowie das "1 "-Ausgangssignal der Stufe 132-10 gehen der NOR-Schcltung 138F zu, aie den R-Synchron-Parameter decodiert. Die "O"-Ausgänge der Stufen 132-9 und 132-12 sowie die "1"-Ausgänge der Stufen 132-1O und 132-11 sind mit der NOR-Schaltung 138G verbunden, die den Ratenparameter decodiert. Der "1"-Ausgang der Stufen 132-9 und 132-11 und die "O"-Ausgänge der Stufen 132-10 und 132-12 führen zur NOR-Schaltung 138H1 die den Impulsbreiten~parameter decodiert. Das "1 "-Ausgangssignal der Stufe 132-9 und die "O"-Ausgangssignale der Stufen 132-10, 132-11 und 132-12 gehen an die NOR-Schaltung 1381, die den Parameter HOHE RATE decodiert. Das "O"-Ausgangssignal der Stufe 132-9 und das "1"-Ausgangssignal der Stufen 132-1O, 132-11 und 132-12 gehen an die NOR-Schaltung 138J, die den automatischen Schwellwertparameter decodiert. Die "1"-Ausgänge der Stufen 132-9, 132-11 und 132-12 sowie der "O"-Ausgang der Stufe 132-10 sind schließlich mit der NOR-Schaltung 132K verbunden, die den Bedarfsbetriebsparameter decodiert. Zu der Parameterdecodierlogik 138 gehören ferner 17, je-
030021/0733
weils mit zwei Eingängen versehene NAND-Schaltungen 136L. 138M, 138N, 138O, 138P1 138Q, 138R, 138S. 138T. 138U. 138V. 138W1 138X, 138Y, 138Z, 138AA und 138BB. Einer aer Eingänge jeder NAND-Schaltung 138L bis 138S ist mit dem Ausgang der NOR-Schaltung 136A der Speicherabtaststufe verbunden, während einer der Eingänge jeder NAND-Schaltung 138T bis 138B3 an den Q-Ausgang des Testlatcn 13O angekoppelt ist. Wenn ein Impuls am Ausgang der NOR-Schaltung 136a erscheint, zeigt das dem Impulsgenerator 16 zugeführte Programmiersignal an, daß eine permanente Programmänderung erfolgen soll. Wenn dagegen das Testlatch 13OA gesetzt ist, kennzeichnet das dem Impulsgenerator 16 zugeführte Programmiersignal eine temporäre Programmänderung. Infolgedessen erscheint ein Signal am Ausgang einer der NAND-Schaltungen 138L bis 138S nur, wenn eine permanente Programmänderung erfolgen soll, während ein Signal am Ausgang einer der NAND-Schaltungen 138T bis 138BB nur auftritt, wenn es zu einer temporären Programmänderung kommen soll. Eine Ausnahme ist gegeben, wenn diese temporäre Änderung der Inhibitparameter ist. In diesem Fall geht das Ausgangssignal von der NAND-Schaltung 142A der Inhibitdecodierlogik unmittelbar an die Inhibitlogik 134.
Das Ausgangsparametersignal von der NOR-Schaltung 138B geht an den anderen Eingang der NAND-Schaltungen 138M und 138Z. Das Hystereseparametersignal von der NOR-Schaltung
030021/0733
ORIGINAL INSPECTED
29U595
138C wird der NAND-Schaltung 138S zugeführt. Das Empfindlichkeitsparaimetersignal der NOR-Schaltung 138D liegt an den NAND-Schaltungen 138R und 1 38U an. Das Refraktärparametersignal von der NOR-Schaltung 138E geht an die NAND-Schaltungen 138Q und 138V. Das R-Synchron-Parametersignal der NOR-Schaltung 138F wird den NAND-Schaltungen 138P und 138W zugeführt. Das Ratenparametersignal geht von der NOR-Schaltung 138G zu den NAND-Schaltungen 138O und 138X. Das von der NOR-Schaltung 138H kommende Impulsbreitenparametersignal wird den NAND-Schaltungen 138N und 138Y zugeführt. Das Parametersignal HOHE RATE der NOR-Schaltung 1381 geht an die NAND-Schaltung 138T. Das Parametersignal AUTOMATISCHER SCHWELLWERT läuft von der NOR-Schaltung 138J zu der NAND-Schaltung 138AA. Das Bedarfsparametersignal der NOR-Schaltung 138K geht an die NAND-Schaltungen 138L und 138BB. Das Bedarfsparametersignal der NOR-Schaltung 138K wird ferner über einen Inverter 138CC geleitet und wird zu dem Parametersignal BEDARFSBETRIEB.
Der Permanentspeicher 14O ist in den Fig. 6E, 6G und 6H veranschaulicht. Der Einfachheit halber ist der Speicher 140 in Blöcke unterteilt, die die jeweilige Funktion dieses Teils des Speichers angeben. Im Falle des Empfindlichkeitsspeichers und des Refraktärspeichers, bei denen es sich entsprechend Fig. 6E jeweils um zweistufige Speicher handelt, sind die einzelnen Schaltungskomponenten dar-
030021/0733
gestellt. Der zweistufige Hystereseteil des Speichers 14O, der einstufige Ausgangsteil des Speichers 140 und der einstufige R-Synchron-Teil des Speichers 140 sind in Fig. 6G in Blockform gezeigt, wobei an die Blöcke Eingangs- und Ausgangsleitungen heranführen. Es versteht sich, daß diese Speicherteile mit denjenigen nach Fig. 6E übereinstimmen, mit der Ausnahme, daß der Hysteresespeicher 14O, wie im folgenden erläutert, bestimmte Komponenten nicht enthält. Die sechs Stufen des Impulsbreitenteils des Speichers 140 und die acht Stufen des Ratenteils des Speichers 140 sind in Fig. 6H in Blockform gezeigt. Beide weisen Stufen entsprechend denjenigen nach Fig. 6E auf.
Im folgenden sei der zweistufige Refraktärteil des Speichers 14O gemäß Fig. 6E beschrieben. Der Kürze halber ist nur eine Stufe erläutert. Die zweite Stufe stimmt mit der ersten hinsichtlich Aufbau und Funktion überein, soweit nichts anderes angegeben ist. Die erste Stufe des Refraktärspeichers 14O weist eine Speicherschleife, bestehend aus Invertern 14QA und 14OB und einem Übertragungsgatter 14OC auf. Der Ausgang des Inverters 14OA ist mit dem Eingang des Inverters 14OB verbunden. Der Ausgang des Inverters 14OB ist an den Eingang des Übertragungsgatters 14OC angeschlossen. Der Ausgang des Gatters 14OC ist zum Eingang des Inverters 14OA zurückgeführt.
030021/0733
- 12O -
Das Übertragungsgatter 14OC wird normalerweise mittels eines Logisch-"1"-Signals entsperrt, das ihm von dem Getter 138Q der Parameterdecodierlogik 138 zugeht. Dieses liefert normalerweise ein Logisch-"1"-Signal an, solange keine permanente Refraktärprogrammänderung programmiert ist. Wird eine solche permanente Refraktäränderung programmiert, wird das Ausgangssignal des Gatters 138Q logisch "O". In einem solchen Fall wird das Übertragungsgatter 14OC durch das Logisch-"O"-Signal vom Gatter 138Q gesperrt. Dieses Signal wird mittels eines Inverters 14OE invertiert und an ein entsperrtes Übertragungsgatter 14OD angelegt. Das Ausgangssignal der Stufe 132-1 des Zwischenspeichers 132 geht dem Eingang des Übertragungsgatters 14OD zu. Während der Dauer eines Impulses, während deren das Übertragungsgatter 14OD entsperrt ist, wird ein neues Bit von der Stufe 132-1 angelegt und in der ersten Stufe des Refraktärteils des Speichers 140 eingespeichert.
Das Ausgangssignal der ersten Stufe des Refraktärteils des Speichers 140 wird vom Ausgang des Inverters 14OA abgenommen und über einen zweiten Inverter 14OH sowie ein normalerweise entsperrtes Übertragungsgatter 14OG am einen Ausgang dieser Stufe gegeben. Im Falle des Refraktärteils des Speichers 14O steht an diesem Ausgang das Signal REFRAKTÄR 1, das an die Refraktärlogik 168 in Fig. 6N angelegt wird. Im Falle der übrigen Speicherteile wird
030021/0733
das Ausgangssignal verschiedenen Teilen der in Fig. 6 veranschaulichten Schaltungsanordnung zugeleitet.
Das Übertragungsgatter 140G wird mittels eines Logisch-"1 "-Signals entsperrt, das seinem Entsperreingang vorr. Ausgang der NAND-Schaltung 138V der Parameterdecodieriogik 138 zugeht, die ein Logisch-"1"-Signal anliefert, falls keine temporäre Empfindlichkeitsprogrammänderung auftreten soll. In diesem Fall steht der Ausgang der NAND-Schaltung 138V auf logisch "0", solange die temporäre Programmänderung vorliegt.
Falls eine temporäre Programmierfunktion durchgeführt werden soll, sperrt das Logisch-"O"-Signal von der NAND-Schaltung 138V das Übertragungsgatter 14OG; nach Invertieren des betreffenden Signals mittels eines Inverters 1401 wird ein Übertragungsgatter 14OF entsperrt. Das Ausgangssignal der Stufe 132-1 des temporären oder Zwischenspeichers geht ferner an den Eingang des Übertragungsgatters 14OF, das, wenn es entsperrt ist, ein Signal an die Ausgangsstufe des Refraktärteils des Speichers 140 gibt.
Die zweite Stufe des Refraktärteils des Speichers 140 stimmt mit der ersten Stufe mit der Ausnahme überein, daß das Eingangssignal der den Gattern 14OD und 14OF entspre-
030021/0733
29U595
chenden Übertragungsgatter von der zweiten Stufe 132-2 des Zwischenspeichers 132 kommt und das Ausgangssigncl das Signal REFRAKTÄR 2 ist. Das Ausgangssignal des Inverters 1401 erscheint gleichfalls als ein Ausgangssignal des Refraktärteils des Speichers 140. Es handelt sich dabei um das der Bedarfslogik 19O zugeführte Signal TEMPORÄR REFRAKTÄR.
Der Empfindlichkeitsteil des Speichers 14O ist gleichfalls in Fig. 6E gezeigt. Er stimmt mit dem Refraktärteil mit der Ausnahme überein, daß die ihm von der Parameterdecodierlogik zugeführten Parametersignale von der NAND-Schaltung 138R für die permanente Parameterdnderung und von der NAND-Schaltung 138U für die temporäre Parameteränderung kommen. Außerdem weist der Empfindlichkeitsteil des Speichers 140 ein zusätzliches Übertragungsgatter 14OJ auf, dessen Dateneingang mit der ersten Stufe an dem Koppelpunkt der den Gattern 14OF und 14OG entsprechenden Übertragungsgatter verbunden ist, während der Entsperreingang an den Ausgang der zweiten Stufe des Empfindlichkeitsteils des Speichers 14O angeschlossen ist. Am Ausgang des Übertragungsgatters 14OJ steht das Ausgangssignal des Empfindlichkeitsteils des Speichers 14O an. Die Aufgabe des Übertragungsgatters 14OJ besteht darin, den Ausgang der ersten Stufe potential frei zu halten, wenn ein Logisch-"1"-Ausgangssignal von der zweiten Stufe vorliegt.
030021/0733
Die beiden in Fig. 6G dargestellten Stufen des Hystereseteils des Speichers 140 stimmen mit dem Refraktärteil rr.it der Ausnahme überein, daß keine den Übertragungsgattern 14OF und 14OG oder den Invertern 14OH und 1401 entsprechenden Komponenten vorhanden sind. Dies hat seinen Grund darin, daß der Hystereseteil des Speichers 14O im temporären Betrieb nicht programmierbar ist. Infolgedessen brauchen keine temporären Programmierkomponenten wie die Übertragungsgatter 14OF und 14OG sowie die Inverter 14OH und 14OI vorhanden zu sein. Ferner wird kein Eingangssignal von einem temporären Parametergatter, beispielsweise der NAND-Schaltung 138U1 zugeführt. Auch ist kein Ausgangssignal entsprechend dem Signal TEMPORÄR REFRAKTÄR vorgesehen.
Der Ausgangsteil und der R-Synchron-Teil des Speichers 140 sind jeweils einstufig ausgebildet und stimmen im wesentlichen mit der einen für den Refraktärspeichertexl 14O erläuterten Stufe überein, mit der Ausnahme, daß der Ausgangsteil kein Signal abgibt, das dem Signal TEMPORÄR REFRAKTÄR entspricht. Die Eingangssignale für den Ausgangsteil und den R-Synchron-Teil des Speichers 14O kommen von der Stufe 132-1 des Zwischenspeichers 132; beide sprechen auf ein permanentes und ein temporäres Parametersignal von der Parameterdecodierlogik 138 an.
Fig. 6H zeigt den Impulsbreitenteil und den Ratenteil des
030021/0733
ORIGINAL INSPECTED
Speichers 14O. Der Impulsbreitenteil des Speichers 140 weist sechs Stufen auf, die jeweils mit der erläuterten einen Stufe des Refraktärteils des Speichers 14O in Fig.6E übereinstimmen. Die Eingangssignale für jede der sechs Stufen kommen von der ersten bis sechsten Stufe 132-1 bis 132-6 des Zwischenspeichers 132. Das Permanentparametersignal wird von der NAND-Schaltung 138N der Parameterdecodierlogik 138 angeliefert.
Das temporäre Parameterwählsignal für den Impulsbreitenteil des Speichers 14O kommt von dem Ausgang eines Inverters 14OK, der das Ausgangssignal einer mit zwei Eingängen versehenen NAND-Schaltung 14OL invertiert. Die beiden Eingangssignale der NAND-Schaltung 14OL werden von den Ausgängen der NAND-Schaltungen 138Y und 138AA zugeführt, die ein Signal auf Grund eines temporären Impulsbreitenparameterprogrammsignals bzw. ein Signal auf Grund eines Parametersignals AUTOMATISCHER SCHWELLWERT liefern. Der Impulsbreitenteil des Speichers 140 gibt kein Signal ab, das dem Signal TEMPORÄR REFRAKTÄR des Refraktärteils des Speichers 140 entspricht.
Der Ratenteil des Speichers 140 besteht aus acht Stufen, die jeweils identisch mit der erläuterten ersten Stufe des Refraktärspeichers 140 sind. Jede dieser Stufen · spricht auf eine der ersten acht Stufen 132-1 bis 132-8
030021/0733
2344595
des Zwischenspeichers 132 an. Die Permanentparameterdeco» dierleitung ist an den Ausgang der NAND-Schaltung 1380 der Parameterdecodierlogik 138 angeschlossen, und das Temporärparametersignal wird vom Ausgang eines Inverters 14OM angeliefert, der das Ausgangssignal invertiert, das von einer zwei Eingänge aufweisenden NAND-Schaltung 14ON kommt. Die beiden Eingangssignale für die NAND-Schaltung 14OD laufen von den Ausgängen äer NAND-Schaltungen 138T und 138X der Parameterdecodierlogik 138 ein, die ein Signal abgibt, wenn der Parameter HOHE RATE programmiert wird und die Ratenprogrammierung temporär erfolgt. Der Ratenteil des Speichers 140 liefert kein Signal entsprechend dem Signal TEMPORÄR REFRAKTÄR des Refraktärteils des Speichers 14O.
Die gleichfalls in Fig. 6G dargestellte Schwellwertprüflogik 160 weist einen Inverter 16OA auf, dem das Parametersignal AUTOMATISCHER SCHWELLWERT von der NAND-Schaltung 138AA der Parameterdecodierlogik 138 zugeführt wird und der seinerseits normalerweise ein Logisch-"0"-Ausgangssignal auf einen Eingang einer mit zwei Eingängen versehenen NAND-Schaltung 16OB gibt. Der andere Eingang der NAND-Schaltung 16OB wird mit dem normalerweise auf logisch "O" stehenden Signal des Schreiblatch 128 der Fig. 6A beaufschlagt. Das normalerweise auf logisch "1" liegende Ausgangssignal der NAND-Schaltung 16OB geht an einen Ein-
030021/0733
gang einer zweiten NAND-Schaltung 16OC, deren anderer Eingang an den Q-Ausgang eines Latch 159A der Zungenschalterlogik 159 in Fig. 6M angeschlossen ist. Das Signal des Zungenschalterlatch 159A ist immer logisch "1", wenn der Zungenschalter 46 geschlossen ist. Der Ausgang der NAND-Schaltung 16OC ist mit dem Rückstelleingang eines Latch 16OD verbunden, so daß dessen Q-Ausgang logisch "1" wird. Das Q-Ausgangssignal des Latch 16OD und das Signal logisch "1" des Zungenschalterlatch 159A gehen an die beiden Eingänge einer NAND-Schaltung 16OE, deren Ausgang an die Rückstelleingänge von Latchs 16OF und 16OG angeschlossen ist. An dem Takteingang des Latch 16OF liegt das Q-Signal eines Latch 164A der Nachladelogik 164 an, während das eigene Q-Signa1 an den Dateneingang des Latch geht. Das Q-Signal des Latch 16OF wird ferner dem Takteingang des Latch 16OG zugeführt, dessen eigener Q-Ausgang an seinen Dateneingang angeschlossen ist. Das Q-Signal des Latch 16OG wird dem Takteingang des Latch 16OD zugeführt. Außerdem ist der Setzeingang des Latch 16OD an den Q-Ausgang des Latch 114D der Zugriffscode-Prüflogik in Fig. 6a angeschlossen.
Die Q-Ausgänge der Latchs 16OF und 16OG und der Q-Ausgang eines Latch 186D der Impulsbreitenlogik 186 sind mit den drei Eingängen einer NAND-Schaltung 16OH verbunden, deren Ausgang an den Zähler 152 angekoppelt ist, um die Abgabe eines Impulses zu bewirken, dessen Impulsbreite 75 % der
030021/0733
programmierten Impulsbreite beträgt. Die Q-Ausgange der Latchs 16OF und 16OG sind mit den beiden Eingängen einer NAND-Schaltung 1601 verbunden, deren Ausgang an die Ratendecodierlogik 172 angeschlossen ist, um zu bewirken, daß drei Impulse mit einer Rate von 1OO Impulsen pro Minute angeliefert werden.
Die SchwellwertprUflogik 160 tritt nur in zwei Fällen in Funktion, nämlich zum einen beim Schließen des Zungenschalters 146 und zum anderen in Abhängigkeit von dem Programmieren der Funktion AUTOMATISCHER SCHWELLWERT. Vor dem Schließen des Zungenschalters 146 und wenn das Signal des Latch 159A der Zungenschalterlogik auf logisch "O" steht, liegen die Ausgänge beider NAND-Schaltungen 16OC und 16OE auf logisch "1". Dadurch werden die Latchs 16OD, 16OF und 1606 zurückgestellt gehalten. Wenn der Zungenschalter 46 geschlossen wird und das Signal des Latchs der Zungenschalterlogik auf logisch "1" springt, werden die Ausgänge beider NAND-Schaltungen 16OC und 16OE zu logisch "O", wodurch das Rückstellsignal für die Latchs 16OD1 16OF und 16OG abgeschaltet wird. Beim Auftreten der ansteigenden Flanke des nächsten Signals vom Q-Ausgang des Nachladelogiklatch 164A wird das Latch 160A gesetzt, wodurch der Ausgang der NAND-Schaltung 16OI logisch "O" wird. Dadurch wird die Anlieferung von Impulsen mit der größeren oder programmierten Rate von 100 Impulsen pro Minute ermöglicht. Nach zwei weiteren Impulsen des Nachladelogiklatch
030021/0733
164A werden beide Latchs 16OF und 160G gesetzt, wodurch die NAND-Schaltung 16OH entsperrt wird, um einen Logisch-"O"-Impuls während des nächsten Signals der Impulsbreitenlogik abzugeben, der vom Q-Ausgang des Latch 186D der Impulsbreitenlogik kommt. Dieses Signal erhöht die Rate, mit welcher der Zähler 152 zählt, was dem Impuls mit 75 % Impulsbreite Rechnung trägt. Das nächste Signal des Latch 164A der Nachladelogik bewirkt, daß die Latchs 16OF und 16OG zurückgestellt werden und das Latch 16OD gesetzt wird. Das dann auf logisch "O" stehende Q-Signal vom Latch 16OD verursacht ein Logisch-"1"-Signal am Ausgang der NAND-Schaltung 160E, wodurch die Latchs 16OF und 16OG in zurückgestelltem Zustand gehalten werden. Bei zurückgestellten Latchs 16OF und 16OG gibt die NAND-Schaltung 1601 ein Logisch-H1"-Signal ab. Impulse werden mit der programmierten Rate angeliefert. Diese Situation dauert an, solange das Latch 16OD gesetzt bleibt.
Das Latch 16OD kann nur zurückgestellt werden, wenn entweder der Zungenschalter 46 geöffnet wird oder wenn die Funktion AUTOMATISCHER SCHWELLWERT programmiert ist. Beim Programmieren der Funktion AUTOMATISCHER SCHWELLWERT wird das Signal des Schreiblatch 128A zu logisch "1". Gleichzeitig wird das Parametersignal AUTOMATISCHER SCHWELLWERT von der NAND-Schaltung 138AA logisch 11O". Der Inverter 16OA invertiert das Parametersignal AUTOMATISCHER SCHWELLWERT, wodurch der Ausgang der NAND-Schaltung 16OB
030021/0733
29U595
auf logisch "O" springt und der Ausgang der NAND-Schaltung 160C zu logisch "1" wird. Das Latch 160D wird zurückgestellt, so daß am Ausgang der NAND-Schaltung 16OE eine logische "O" erscheint. Danach arbeitet die Schwellwertprüflogik 16O in der zuvor geschilderten Weise. Wenn aus irgendeinem Grund ein neues Programmiersignal vor Abschluß der Schwellwertprüffunktion empfangen wird, setzt das Zugriffscode-Prüfsignal vom Latch 114D das Latch 16OE, wodurch die Schwellwertprüfung beendet wird.
Wie aus Fig. 61 hervorgeht, besteht der schnelle Zähler 152 aus neun Latchs 152A, 152B, 152C, 152D, 152E, 152F, 1526, 152H und 1521. Außerdem weist der Zähler 152 drei NOR-Schaltungen 152J, 152K und 152L mit zwei Eingängen auf. Die Takteingänge der Latchs 152A und 152B werden mit dem Taktsignal am Ausgang der Taktlogik 158 beaufschlagt. Der Takteingang der übrigen Latchs 152C bis 1521 ist an den Q-Ausgang der vorausgehenden Stufe 152B bis 152H angeschlossen. Die Dateneingänge jeder der Stufen 152C bis 1521 sind mit dem Q-Ausgang der betreffenden Stufe verbunden. Der Dateneingang des Latch 152A ist mit dem Ausgang der NOR-Schaltung 152K verbunden, während der Dateneingang des Latch 152B mit dem Q-Ausgang des Latch 152A in Verbindung steht. Die Rückstelleingänge der Latchs 152A bis 1521 stehen untereinander in Verbindung; sie werden mit dem Signal der Langsamtaktlogik 154 beaufschlagt.
030021/0733
Der eine Eingang der NOR-Schaltung 1 52J ist mit dem Q-Ausgang des Latch 152A verbunden, während der zweite Eingang an den Ausgang der NAND-Schaltung 16OH der Schwellwertprüflogik 160 angeschlossen ist. Der Ausgang der NOR-Schaltung 152J ist mit einem Eingang der NOR-Schaltung 152K verbunden, dessen anderer Eingang mit dem Q-Ausgangssignal vom Latch .152B beaufschlagt wird. Der eine Eingang der NOR-Schaltung 152L ist an den Q-Ausgang des Latch 152C angeschlossen, während der zweite Eingang mit dem Ausgang eines Inverters 159B der Zungenschalterlogik 159 verbunden ist. Der Ausgang der NOR-Schaltung 152L ist an die Takteingänge der Latchs 108B und 108C der Datendecodierlogik 1O8 angekoppelt.
Der schnelle Zähler 152 stellt eine normale, durch 256 teilende Dividierschaltung dar, die am Q-Ausgang des Latch 1521 bei jedem 256. Taktimpuls, der dem Takteingang des Latch 152a zugeht, einen einzelnen Impuls abgibt, solange das Ausgangssignal von der NAND-Schaltung 16OH der Schwellwertprüflogik 160 logisch "1" ist. Mit anderen Worten, die Latchs 152A und 152B und die NOR-Schaltungen 152J und 152K arbeiten als eine durch 4 teilende Zähleinrichtung. Wenn jedoch das Ausgangssignal der NAND-Schaltung 16OH zu logisch "O" wird, arbeiten die Latchs 152A, 152B in Verbindung mit den NOR-Schaltungen 152J und 152K als ein durch 3 teilendes Netzwerk. Der schnelle Zähler 152 teilt dann nicht mehr durch 256, sondern
030021/0733
durch 192. Der Ausgang des Zählers 152 ist der Q-Ausgang des Latch 1521, der auf logisch "O" übergeht, nachdem dem Takteingang des Latch 152A die Divisoranzahl an Impulsen zugeführt wurde.
Bei der in Fig. 6K veranschaulichten Langsamtaktlogik 154 gehen die Q-AusgangssignaJ.e der Latchs 152B, 152C, 152D und 152E an die vier Eingänge einer NOR-Schaltung 154A. Der Ausgang der NOR-Schaltung 154A ist mit dem einen Eingang einer NOR-Schaltung 154B gekoppelt, an deren anderem Eingang das Q-Ausgangssignal des Batterielatch 162A anliegt. Das Ausgangssignal der NOR-Schaltung 154B geht dem einen Eingang einer NOR-Schaltung 154C zu. Das Q-Ausgangssignal eines Latch 1541 wird dem zweiten Eingang der NOR-Schaltung 154C zugeführt.
Solange das Batterielatch 152A gesetzt bleibt, was erkennen läßt, daß die Batterie 44 eine Spannung anliefert, die über einem bestimmten Wert liegt, soll die Langsamtaktlogik 154 einen Impuls jedesmal abgeben, wenn das Zeitlatch 1521 des Zählers 152 gesetzt wird. Dies geschieht normalerweise mit einer Rate von etwa 127 Hz. Nur wenn die NAND-Schaltung 16OH der Schwellwertprüflogik 1όΟ eine logische "O" abgibt, liegt die Folgefrequenz aes langsamen Taktsignals bei etwa 113 Hz. Wenn jedoch das Batterielatch 162A zurückgestellt wird, weil die von der
030021/0733
Batterie 44 abgegebene Spannung unter einen vorgegebenen Wert absinkt, soll die Folgefrequenz des langsamen Taktsignals um etwa 10 % gesenkt werden. Wenn daher der Q-Ausgang des Batterielatch 1 62A logisch "1" ist, was bei normaler Spannung der Fall ist, steht der Ausgang der NOR-Schaltung 154B ständig auf logisch "0". Die NOR-Schaltung 154C gibt ein Logisch-"1"-Ausgangssignal jedesmal ab, wenn das Latch 1521 gesetzt wird und sein Q-Ausgang zu logisch "O" wird. Wenn jedoch die Batteriespannung unter einen gewünschten Wert abfällt, wird das Batterielatch 162A nicht länger gesetzt. Von dem Batterielatch 162A geht ein Logisch-"O"-Signal an die NOR-Schaltung 154B. In diesem Fall liegt der Ausgang der NOR-Schaltung 154B auf logisch "1", bis der Ausgang der NOR-Schaltung 154A auf logisch "O" springt, was der Fall ist, wenn alle Latchs 152B, 152C, 152D und 152E gesetzt sind. Wenn jetzt das Latch 1541 gesetzt wird, springt der Ausgang der NOR-Schaltung 154A auf logisch "1", wodurch das Ausgangssignal der NOR-Schaltung 154B zu logisch "O" wird. Ein Logisch-"1"-Ausgangssignal kann am Ausgang der NOR-Schaltung 154C erscheinen. Dadurch, daß die Q-Ausgangssignale der Latchs 152B, 152C, 152D und 152E als die Eingangssignale zum Entsperren der NOR-Schaltung 154A benutzt werden, hat die am Ausgang der NOR-Schaltung 154C auftretende Impulsfolge eine Folgefrequenz, die etwa 1O % unter derjenigen liegt, mit der die Impulse anfallen, wenn das Batterielatch 162A gesetzt ist.
030021/0733
Das Ausgangssignal der NOR-Schaltung 154C geht dem einen Eingang einer NOR-Schaltung 154D zu, deren anderer Eingang mit dem normalerweise auf logisch "O" liegenden Signal vom Ausgang einer NANO-Schaltung 154E beaufschlagt ist. Das Ausgangssignal der NOR-Schaltung 1540 geht dem einen Eingang einer NOR-Schaltung 154F zu, deren Ausgangssignal am Dateneingang eines Latch 1546 anliegt, dessen Q-Ausgang mit dem anderen Eingang der NOR-Schaltung 154F verbunden ist. Die Langsamtaktlogik 154 weist ferner NOR-Schaitungen 154H und 1541 sowie einen Inverter 154J auf, der in dem Taktkreis des Latch 1546 liegt. Die beiden Eingänge der NOR-Schaltung 154H sind an den Ausgang der NOR-Schaltung 154F und den Q-Ausgang des Latch 154G angeschlossen. Die beiden Eingänge der NOR-Schaltung 1541 stehen mit dem Ausgang der NOR-Schaltung 154H und dem Taktsignal von der Taktlogik 158 in Verbindung. Das Ausgangssignal der NOR-Schaltung 1541 geht über den Inverter 154J zum Takteingang des Latch 1546. Das Q-Ausgangssignal des Latch 1546 geht an den Rückstelleingang der Latchs 152A bis 1521 des Zählers 152, um diese zurückzustellen, so daß der Zählwert des Zählers 152 Null ist, nachdem jeder langsame Taktimpuls abgegeben ist. Der Grund dafür, daß die Folgefrequenz der Impulse der Langsamtaktlogik 154 gleich 127 Hz ist, ist darin zu sehen, daß zwei zusätzliche Impulsperiodendauern der Taktlogik 158 erforderlich sind, und zwar eine, um das Rückstellen des Zählers 152 zu veranlassen, und eine, die das Setzen des Latch 1546 erlaubt.
030021/0733
Die Folgefrequenz der Impulse der Langsamtaktlogik 154 beträgt daher 32768 Hz geteilt durch (256+2) oder 127 Hz.
Die beiden Eingangssignale für die NAND-Schaitung 154E kommen vom Q-Ausgang eines Latch 184A der Vorresynchronisierlogik und dem Q-Ausgang eines Latch 187A der Nachresynchronisierlogik. Diese beiden Latchs werden benutzt, um die Zeitsteuerung des Systems wieder zu synchronisieren, wenn der spannungsgesteuerte Oszillator entsperrt und später während der Impulsbreiten-Zeitmessung gesperrt wird. Die Resynchronisierung der Zeitsteuerung erfolgt durch Rückstellen des Zählers 152 sowohl vor als auch nach der Abgabe des Impulssignals der Impulsbreitenlogik 186 oder in anderen Worten, immer dann, wenn entweder das Vorresynchronxsierlatch 184A oder das Nachresynchronisierlatch 187A gesetzt wird. Dies geschieht dadurch, daß das Ausgangssignal der NAND-Schaltung 154E zu logisch "O" wird, so daß das Ausgangssignal der NAND-Schaltung 154D auf logisch "1" springt, wenn entweder das Vorresynchronisierlatch 184A oder das Nachresynchronisierlatch 187A gesetzt wird. Der Ausgang der NOR-Schaltung 154D wird infolgedessen logisch "O", so daß dann das Latch 154G gesetzt werden kann. Auf diese Weise werden zwei zusätzliche Impulse der Langsamtaktlogik 154 angeliefert, um die Zeitsteuerung zu resynchronisieren, wenn VCO-Impulse angelegt werden.
030021/0733
Der in Fig. 6l_ dargestellte langsame Zähler 156 weist acht Latchs 156A, 156B, 156C, 156D, 156E, i'56F, 1566 und 156H auf. Das Signal der Langsamtaktlogik vom Latch 154G in Fig. 6K wird dem Takteingang des Latch 156A zugeführt. Das Q-Ausgangssignal von jedem Latch 156A bis 156G geht an den Takteingang des nächstfolgenden Latch 156B bis 156H. Der Dateneingang jedes Latch 156A bis 156H ist mit dem Q-Ausgang des betreffenden Latch gekoppelt. Die Setzeingänge der Latchs 156A, 156B, 156C, 156D, 156G und 156H sowie die Rückstelleingänge der Latchs 156E und 156F sind untereinander und mit dem Q-Ausgang des Latch 164A der Nachladelogik 164 verbunden. Auf diese Weise wird der Zähler 156 auf den Zählwert 2O8 jedesmal zurückgestellt, wenn das Signal von der Nachladelogik 164 zu seinen Setz- und Rückstelleingängen geht. Bei einem Zählwert von 208 braucht der Zähler 156 gerade etwas weniger als 4OO ms, um das 127-Hz-Signal der Langsamtaktlogik 154 zu zählen, bis der Zähler 156 einen vollen Zählwert erreicht und zurück zum Zählwert Null überläuft. Diese 400-ms-Zeitspanne wird für zwei Zwecke ausgenutzt, und zwar zum einen als eine Refraktärdauer von 4OO ms und zum anderen als Zeitspanne, während deren keine Impulse von der Impulsbreitenlogik 186 durch die digitale Schaltungsanordnung nach den Fig. 6A bis 6N abgegeben werden können, oder in anderen Worten als Ratengrenzwertdauer.
Die Q-Ausgänge der Latchs 156A bis 156H des Zählers 156
030021/0733
sind mit dem einen Eingang jeder der exklusiven NOR-Schaltungen 172A1 172B, 172C, 172D, 172E, 172F, 172G bzw. 172H der Ratensteuer- oder -decodierlogik 172 der Fig. 6J verbunden. Der andere Eingang der exklusiven NOR-Schaltungen 172A bis 172H ist an eine der Stufen des Ratenspeicherteils des Speichers 140 angeschlossen. Die Ausgangssignale der exklusiven NOR-Schaltungen 172A bis 172H gehen jeweils einem Eingang einer acht Eingänge aufweisenden NAND-Schaltung 1721 zu, deren Ausgangssignal einem Eingang einer mit drei Eingängen ausgestatteten NAND-Schaltung 172L zugeführt wird, deren beiden anderen Eingänge normalerweise logisch "1" sind. Das Ausgangssignal der NAND-Schaltung 172L geht an den Dateneingang eines Latch 172M, während das vom Ausgang des Latch 154G kommende Signal der Langsamtaktlogik 154 dem Takteingang des Latch 172M zugeführt wird. Das Q-Ausgangssignal des Latch 164A der Nachladelogik 164, das zu den Setz- und Rückstelleingängen der Latchs im langsamen Zähler 156 geht, wird auch an den Rückstelleingang des Latch 172M angelegt. Das Q-Ausgangssignal des Latch 172M geht als zweites Eingangssignal an die NAND-Schaltung 172L. Die Q-Ausgangssignale jedes Latch 156A, 156D, 156E und das Q-Ausgangssignal des Latch 156H des Zählers 156 werden den Eingängen einer NAND-Schaltung 172N zugeführt. Das Ausgangssignal der NAND-Schaltung 172N geht über einen Inverter 172O an einen Eingang einer NAND-Schaltung 172P. Das andere Eingangssignal der NAND-Schaltung 172P kommt
030021/0733
29U595
von dem Ausgang der NAND-Schaltung 16OI der Schwellwertprüflogik 16O. Es handelt sich dabei normalerweise um ein Logisch-"O"-Signal, mit der Ausnahme der Zeitdauer, während deren die Schwellwertprüffunktion erfolgt. Das normalerweise auf logisch "1" stehende Ausgangssignal der NAND-Schaltung 172P bildet das dritte Eingangssignal der NAND-Schaltung 172L.
Die Ratendecodierlogik 172 arbeitet wie folgt. Wenn der Zählwert des Zählers 156 mit jedem Impuls der Langsamtaktlogik 154 weitergeschaltet wird, wird dieser Zählwert mit dem in den Ratenteil des Speichers 14O einprogrammierten Code mittels der exklusiven NOR-Schaltungen 172A bis 172H verglichen. Wenn die Übereinstimmung festgestellt wird, steht der Ausgang jeder der exklusiven NOR-Schaltungen 172A bis 172H auf logisch "1", wodurch der Ausgang der NAND-Schaltung 1721 auf logisch "O" springt. Wenn auf Grund des Vergleichs das Ausgangssignal der NAND-Schaltung 172L logisch "1" wird, wird beim nächsten Impulssignal der Langsamtaktlogik 154 das Latch 172M gesetzt, so daß der Q-Ausgang auf logisch "O" geht und der Q-Ausgang zu logisch "1" wird. Das Q-Ausgangssignal logisch "O" hält den Ausgang der NAND-Schaltung 172L auf logisch "1", so daß bei jedem anschließenden Impuls der Langsamtaktlogik 154 das Latch 172M im gesetzten Zustand gehalten wi rd.
030021/0733
Falls eine Folge von Schwellwertprüfimpulsen abgegeben werden soll, weil entweder der Zungenschalter 46 schließt oder das Parametersignal AUTOMATISCHER SCHWELLWERT von der NAND-Schaltung 138AA der Parameterdecodierlogik abgegeben wird, erscheint der Impuls der Impulsbreitenlogik 186, welcher dem Schließen des Zungenschalters 46 oder der Anlieferung des Parametersignals AUTOMATISCHER SCHWELLWERT unmittelbar folgt, mit normaler Rate; er setzt das Latch 16OF. Der nächste Impuls der Impulsbreitenlogik 186 bewirkt, daß das Latch 16OG gesetzt wird. Dies hat seinerseits zur Folge, daß der Ausgang der NAND-Schaltung 16OI auf logisch "1" springt, wodurch die NAND-Schaltung 172P entsperrt wird, um die mittels des Inverters 1720 invertierten Signale der NAND-Schaltung 172N durchzulassen. Der Ausgang der NAND-Schaltung 172N springt etwa 600 ms nach dem Rückstellen des Zahlers auf logisch "1", was einer Rate von 1OO Schlagen pro Minute entspricht. Das Ausgangssignal von der NAND-Schaltung 172P geht dann an die NAND-Schaltung 172L, so daß das Latch 172M bei dem unmittelbar folgenden Impuls der Langsamtaktlogik 154 gesetzt wird. Dies setzt sich fort, solange die NAND-Schaltung 1601 das Signal logisch "1H anliefert, was für eine Zeitspanne der Fall ist, während deren zwei weitere Impulse mit der Rate von 100 Schlägen pro Minute über die NAND-Schaltungen 172P und 172L laufen.
030021/0733
Das Q-Ausgangssignal des Latch 172M der Ratendecodierlogik 172 wird einem Eingang eines in Fig. 6K veranschaulichten Hysteresegatters 182A zugeführt. Am anderen Eingang des Hysteresegatters 182A liegt ein normalerweise auf logisch "1" stehendes Signal an, das von der Hystereselogik 174 in Fig. 6L kommt. Wenn beide Signale am Eingang des Hysteresegatters 182A logisch "1" sind, erscheint an deren Ausgang eine logische "O", die an einen Eingang einer NAND-Schaltung 18OA der digitalen Ratenbegrenzerlogik 18O in Fig. 6M geht.
Die in Fig. 6L veranschaulichte Hystereselogik 174 kann so programmiert werden, daß sie eine von drei unterschiedlichen niedrigeren Hystereseraten von 40, 5O oder 6O Schlägen pro Minute hat oder gesperrt wird. Die betreffende programmierte niedrigere Hystereserate oder der Sperrzustand werden von zwei Ausgangssignalen gesteuert, die vom Hystereseteil des Speichers 14O in Fig. 6G kommen. Die drei Hystereseraten werden durch NAND-Schaltungen 174A, 174B und 174C gesteuert. Die Steuerung des Hysteresesperrzustands erfolgt mittels einer NAND-Schaltung 174D. Das obere Ausgangssignal des Hystereseteils des Speichers 140 geht an einen Eingang der NAND-Schaltungen 174C und 174D. Das untere Ausgangssignal des Hystereseteils des Speichers 140 wird den NAND-Schaltungen 174B und 174D zugeführt. Außerdem wird das obere Ausgangssignal des Hystereseteils des Speichers 140 über einen In-
030021/0733
verter 174E an Eingänge der NAND-Schaltungen 174A und 174B angelegt, während das untere Ausgangssignal des Hystereseteils des Speichers 140 über einen inverter 174F an die NAND-Schaltungen 174A und 174C geht. Das 400-ms-Signal vom Q-Ausgang des Latch 166C der Überlauflogik 166 wird den NAND-Schaltungen 174A, 174B und 174C zugeführt. Die Q-Ausgangssignale der Latchs 156C, 156D und 156G gehen an die übrigen Eingänge der NAND-Schaltung 174A. Die Q-Ausgänge der Latchs 156B, 156C, 156F und 156G sind mit den übrigen Eingängen der NAND-Schaltung 174B verbunden. Die Q-Ausgangssignale der Latchs 156C1 156D und 156H werden den verbleibenden Eingängen der NAND-Schaltung 174C zugeführt.
Die Ausgangssignale der NAND-Schaltungen 174A, 174B und 174C liegen an den drei Eingängen einer NAND-Schaltung 174G an, deren Ausgang mit dem Dateneingang eines Latch 174H verbunden ist. An den Takteingang des Latch 174H geht das Signal der Langsamtaktlogik 154, das von dem Q-Ausgang des Latch 154G in Fig. 6K kommt.
Normalerweise sind die Ausgangssignale der NAND-Schaltungen 174A, 174B und 174C logisch "1", so daß das Ausgangssignal der NAND-Schaltung 174G auf logisch "O" steht. Dadurch wird das Latch 174H durch die seinem Takteingang zugeführten Impulssignale der Langsamtaktlogik 154 ständig
030021/0733
"141 " 29U595
im zurückgestellten Zustand gehalten. Wenn jedoch eine der NAND-Schaltungen 174A, 174B oder 174C durch die Ausgangssignale vom-Hystereseteil des Speichers 140 angesteuert wird, erscheint am Ausgang ein Logisch-"O"-Signal, wenn der Zähler 156 auf einen solchen Zählwert gezählt hat, daß die Eingänge der betreffenden NAND-Schaltung alle auf logisch "1" stehen. Dann tritt am Ausgang der ausgewählten NAND-Schaltung 174A, 174B oder 174C ein Logisch-"O"-Signal auf, das bewirkt, daß der Ausgang der NAND-Schaltung 1746 auf logisch "1" geht. Dies hat seinerseits zur Folge, daß das Latch 174H durch das nächste langsame Taktsignal gesetzt wird.
Das Q-Signal des Latch 174H geht einem Eingang einer NAND-Schaltung 1741 zu, während das Ausgangssignal der NAND-Schaltung 174D an einem zweiten Eingang der NAND-Schaltung 1741 anliegt. Das Q-Ausgangssignal des Zungenschalterlatch 159A in Fig. 6J wird der NAND-Schaltung 1741 als drittes Eingangssignal zugeführt. Alle drei an der NAND-Schaltung 1741 anliegenden Signale stehen normalerweise auf logisch "1", so daß das Ausgangssignal der NAND-Schaltung 1741 normalerweise ein Logisch-"O"-Signal ist, das an den Setzeingang eines Latch 174J geht. Der Rückstelleingang des Latch 174J ist mit dem Q-Ausgang eines Latch 170A der Reversions- und Meßrückstellogik 17O verbunden. Der Q-Ausgang des Latch 174J ist an den zweiten Eingang
030021/0733
29U595
des Hysteresegatters 182A in Fig. 6K angeschlossen, und solange das Latch 1 74J gesetzt ist, wird das Hysteresegatter 182A entsperrt, um die Signale von der Ratendecodierlogik 172 durchzulassen.
Das Latch 17OA wird normalerweise im gesetzten Zustand gehalten. Es kann nur in Abhängigkeit von einem annehmbaren MESS-Signal von der analogen Schaltungsstufe 42 zurückgestellt werden. Das an den Rückstelleingang des Latch 174J gehende Signal liegt daher normalerweise auf logisch "O". Es springt auf logisch "1 H, wenn der Meßverstärker ein natürlich auftretendes QRS-Signal erfaßt. Wenn ein derartiges natürliches QRS-Signal ermittelt und das Latch 174J zurückgestellt wird, springt dessen Q-Ausgang auf logisch "O", wodurch das Hysteresegatter 182A gesperrt wird. Das Hysteresegatter 182A bleibt jetzt gesperrt, bis das Latch 174J durch ein Logisch-"1"-Signal von der NAND-Schaltung 1741 gesetzt wird. Dies geschieht, wenn vom Ausgang einer der NAND-Schaltungen 174A, 174B oder 174C ein Logisch-HOH-Signal eingeht, so daß das Latch 174H gesetzt und ein Logisch-"O"-Signal an die NAND-Schaltung 1741 übermittelt wird. Falls in der Zwischenzeit ein weiteres natürliches QRS-Signal erfaßt worden wäre, würde der Zähler 156 zurückgestellt und keinen Zählwert erreichen, der genügt, damit die NAND-Schaltungen 174A, 174B oder 174C ein Logisch-"O"-Signal abgeben.
030021/0733
29U595
Wenn jedoch das Latch 174J gesetzt und das Hysteresegatter 182A entsperrt wird, um ihm von der Ratendecodierlogik 172 zugehende Signale durchzulassen, liefert die Impulsbreitenlogik 186 Signale mit der von dem programmierten Code des Impulsgenerators 16 bestimmten Rate an. Solange Reizimpulse abgegeben werden, bleibt das Latch 174J gesetzt. Das Latch 174J verharrt im gesetzten Zustand, wenn beide der NAND-Schaltung 174D zugeführten Signale logisch "1" sind, oder wenn der Zungenschalter 46 geschlossen ist und das Latch 159A der Zungenschalterlogik gesetzt ist.
Nimmt man an, daß das Latch 174J gesetzt und das Hysteresegatter 182A entsperrt ist, gehen die in der Ratendecodierlogik 172 decodierten Signale über die NAND-Schaltung 182A und werden von dieser invertiert, so daß ein Logisch-"O"-Signal an den einen Eingang der NAND-Schaltung 18OA der digitalen Ratenbegrenzerlogik 180 jedesmal angelegt wird, wenn der Zähler 156 auf den in den Ratenteil des Speichers 140 eingegebenen Wert gezählt hat und die exklusiven NOR-Schaltungen 172A bis 172H der Ratendecodierlogik 172 einen Vergleich durchgeführt haben.
Die Gatterlogik 192 in Fig. 6M weist ein Übertragungsgatter 192A und eine NAND-Schaltung 192B auf, deren Ausgang an den Steuereingang des Übertragungsgatters 192A ange-
030021/0733
29U595
schlossen ist. Der Eingang des Übertragungsgatters liegt an Masse oder auf logisch "O", während der Ausgang mit dem Eingangsanschluß für das analoge Ratenbegrenzungssignal verbunden ist. Dieser Anschluß bildet den Eingangsanschluß, an den das Ratenbegrenzungssignal von der analogen Schaltungsstufe 42 angeliefert wird. Das von der analogen Schaltungsstufe 42 kommende analoge Ratenbegrenzungssignal ist ein Logisch-"1"-Signal vom Zeitpunkt der Anlieferung eines Herzreizimpulses bis zu einer vorbestimmten Ratenbegrenzungsdauer danach, die in der Größenordnung von 462 ms entsprechend einer Grenzratenfrequenz von 13O Schlägen pro Minute liegen kann. Unter gewissen Bedingungen ist es erwünscht, Impulse mit einer höheren Rate als dem analogen Ratengrenzwert von 130 Schlägen pro Minute bereitzustellen. Dazu.gehört die Anlieferung des Verifizierimpulses zu einem Zeitpunkt von 100 ms nach einem normalen Reizimpuls oder synchronisierten Impuls zur Anzeige, daß eine permanent programmierte Änderung in den Speicher 14O eingegeben wurde. Die Anlieferung von Impulsen mit einer über dem analogen Ratengrenzwert liegenden Rate ist auch erwünscht, wenn im temporären Betrieb ein Parameter HOHE RATE programmiert wird. Eine solche Art der Programmierung läßt sich benutzen, wenn der Schrittmacher als Vorhofschrittmacher eingesetzt wird, wo der Vorhof mit einer hohen Rate zum Arbeiten veranlaßt werden soll.
030021/0733
Das Gatter 192 ist für die Fälle des Verifizierimpulses und der hohen Ratenprogrammierung vorgesehen, in denen der analoge Ratengrenzwert übersteuert werden soll. Um dies zu erreichen, werden den Eingängen der NAND-Schaltung 192B zwei normale logische "1"-Signale zugeführt, von denen das eine von der NAND-Schaltung 138T der Parameterdecodierlogik 138 und das andere von der Verifizierimpulslogik 188 kommt. Das Signal der Verifizierimpulslogik wird nach der Abgabe des normalen Impulses der Verifizierimpulsgruppe zu logisch "O" und bleibt bis nach der Anlieferung des Verifizierimpulses logisch 11O". Das normalerweise auf logisch "1" stehende Ausgangssignal der NAND-Schaltung 138T der Parameterdecodierlogik 138 wird zu logisch 11O", wenn der Parameter HOHE RATE decodiert wurde. Dieser Zustand bleibt erhalten, bis die Programmierung der hohen Rate vorüber ist. Unter normalen Umständen steht daher der Ausgang der NAND-Schaltung 192B auf logisch "0H; das Übertragungsgatter 192A ist nicht stromführend. Treten jedoch der Verifizierimpuls oder der Parameter HOHE RATE auf, springt der Ausgang der NAND-Schaltung 192B auf logisch "1". Das Übertragungsgatter 192A wird geschlossen, wodurch das Ratenbegrenzungssignal unabhängig von dem Wert des von der analogen Schaltungsstufe 42 angelieferten Signals auf logisch "O" gezogen wird.
Die in Fig. 6M veranschaulichte Überlauflogik 166 weist eine mit acht Eingängen ausgestattete NAND-Schaltung 166A
030021/0733
auf, deren Ausgang an eine NAND-Schaltung 1 66B mit drei Eingängen angeschlossen ist. Der Ausgang der NAND-Schaltung 166B ist mit dem Dateneingang eines Latch 166C verbunden. Der Takteingang des Latch 166C wird mit dem Signal der Langsamtaktlogik 154 beaufschlagt, das von dem Q-Ausgang des Latch 154G kommt. Der Rückstelleingang des Latch 166C ist an den Q-Ausgang des Latch 164A der Nachladelogik 164 angeschlossen. Das Latch 166C wird daher jedesmal zurückgestellt, nachdem ein Herzreizimpuls angeliefert oder ein natürlicher Schlag erfaßt wurde. Der Q-Ausgang des Latch 166C ist mit einem zweiten Eingang der NAND-Schaltung 166B verbunden. Der dritte Eingang der NAND-Schaltung 166B wird mit dem Q-Ausgangssignal des Latch 156H des Zählers 156 beaufschlagt. Die Q-Ausgänge der Latchs 156A, 156B und 156D bis 156H des Zählers 156 führen zu sieben der acht Eingänge der NAND-Schaltung 166A. Der achte Eingang der NAND-Schaltung 166A ist an den Q-Ausgang des Batterielatch 162 angeschlossen. Es handelt sich dabei um ein normalerweise auf logisch "O" stehendes Signal. Dadurch wird der Ausgang der NAND-Schaltung 166A unabhängig von dem im Zähler 156 stehenden Zählwert normalerweise auf logisch "1" gehalten. Wenn jedoch das Batterielatch 162A zurückgestellt wird, weil die Batteriespannung unter einen Mindestwert absinkt, springt der Q-Ausgang desselben auf logisch "1". Der Ausgang der NAND-Schaltung 166A geht auf logisch "O" , wenn in dem Zähler 156 der Zählwert 151 steht, das heißt
030021/0733
wenn alle Latchs des Zählers mit Ausnahme des Latch 156C gesetzt sind.
Die NAND-Schaltung 166A ist vorgesehen, weil beim Rückstellen des Batterielatch 162A auf Grund eines Abfalls der Batteriespannung die Rate des langsamen Taktsignals um etwa 10 % gesenkt wird. Diese Absenkung muß infolgedessen in der Überlauflogik 166 kompensiert werden, um das Setzen des Latch 166C auf einer konstanten Zeit von etwa 4OO ms nach der Anlieferung des Reizimpulses zu halten.
Die Überlauflogik 166 arbeitet wie folgt. Nimmt man zunächst an, daß die Batterie 44 eine ausreichende Spannung liefert, gibt die NAND-Schaltung 166A ein Logisch-"1"-Ausgangssignal ab, weil ihr vom Q-Ausgang des Batterielatch 162A das Signal logisch "O" zugeht. Wenn der langsame Zähler 156 einen langsamen Taktzyklus nach der Anlieferung des Reizimpulses auf den Zählwert 208 gesetzt wird, sind alle der NAND-Schaltung 166B zugehenden Signale logisch "1". Der Zählwert im Zähler 156 wird, nachdem dieser auf den Zählwert 208 gestellt wurde, weitergeschaltet. 49 Impulse der Langsamtaktlogik 154 später werden alle Latchs zurückgestellt; der Zähler 156 kehrt auf den Zählwert Null zurück. Jetzt springt das am Q-Ausgang des Latch 156H erscheinende Signal von logisch "1" auf logisch "O". Wenn der Q-Ausgang des Latch 156H logisch "O" wird, springt der Ausgang der NAND-Schaltung 166B auf
030021/0733
logisch "1". Bei dem nächsten Impulssignal der Langsamtaktlogik 154, das dem Takteingang des Latch 1 66C zugeht, wird das Latch 166C auf Grund der logischen "1" gesetzt, die jetzt an dem Dateneingang von der NAND-Schaltung 166B anliegt. Ungefähr 400 ms nach der Abgabe des Reizimpulses oder dem Erfassen eines natürlichen Schlags wird also das Überlauflatch 166C gesetzt.
Wäre das Batterielatch 162A zurückgestellt worden, wäre der Ausgang der NAND-Schaltung 166A auf logisch "O" gesprungen, wenn der Zähler 156 den Zählwert 251 erreicht. Die von der NAND-Schaltung 166A kommende logische "O" geht der NAND-Schaltung 166B zu, so daß deren Ausgang auf logisch "1" übergeht. Das langsame Taktsignal bewirkt dann das Setzen des Latch 166C. In jedem Fall springt, nachdem das Latch 16OC einmal gesetzt ist, dessen Q-Ausgang auf logisch "0H. Dieses Signal wird zum einen Eingang der NAND-Schaltung 166B zurückgeführt, um deren Ausgang auf logisch "1M zu halten. Infolgedessen wird das Latch 166C in gesetztem Zustand gehalten, wenn seinem Takteingang anschließend langsame Taktimpulse zugehen.
Die in Fig. 61 dargestellte Verifizierimpulslogik 188 umfaßt zwei Latchs 188A und 188B, NAND-Schaltungen 188C und 188E sowie eine NOR-Schaltung 188D. Das Speicherabfragesignal von der Speicherabtasttorschaltung 136A in Fig. 6A und das BEDARFS-Signal vom Inverter 138CC der Pa-
030021/0733
rameterdecodierlogik 138 gehen den beiden Eingängen der NAND-Schaltung 138E zu, deren Ausgang mit dem Takteingang des Latch 188A verbunden ist. Der Q-Ausgang des Latch 188A führt zurück zum Oateneingang des Latch, während das Q-Ausgangssignal des Latch 188A an den Dateneingang des Latch 188B angelegt wird. Der Q-Ausgang des Latch 164A der Nachladelogik 164 ist mit dem Takteingang des Latch 188B verbunden. Das Q-Ausgangssignal des Latch 188B wird dem Rückstelleingang des Latch 188A und einem Eingang der NAND-Schaltung 188C zugeführt. Der andere Eingang der NAND-Schaltung 188C wird mit dem Signal vom Q-Ausgang des Latch 169A der Austastlogik 169 beaufschlagt. Dieses Signal steht normalerweise auf logisch "1" und wird bei der Abgabe des Reizimpulses zu logisch "O". Es bleibt während ungefähr 1OO ms danach logisch "O". Der Q-Ausgang des Latch 188B ist mit einem Eingang der NOR-Schaltung 188D verbunden. Die anderen Eingänge der NOR-Schaltung 188D sind an den Q-Ausgang der Latchs 152C und 152E des Zählers 152 angeschlossen.
Die Verifizierimpulslogik 188 arbeitet in Abhängigkeit von der Anlieferung des Speicherabtastsignals von der Speicherabtasttorschaltung 136A in Fig. 6A1 es sei denn, daß der BEDARFS-Parameter permanent programmiert ist. Ein logischer "1"-Impuls wird von der Speicherabtasttorschaltung 136A nur dann angeliefert, wenn ein Permanentprogrammiersignal angenommen wurde und in den Permanentspei-
030021/0733
eher eingeschrieben wird. Das Speicherabfragesignal wird über die NAND-Schaltung 188E, die mittels des normalerweise auf logisch "1" stehenden Signals vom Ausgang des Inverters 138CC der Parameterdecodierlogik 138 entsperrt wird, an den Takteingang des Latch 188A angelegt, um das Latch 188A zu setzen, wodurch am Q-Ausgang des Latch 188A ein Signal logisch "1" ansteht. Das Logisch-"1"-Signal vom Q-Ausgang des Latch 188A geht an eine ODER-Schaltung 176C des R-Synchron-Gatters und an die NOR-Schaltung 19OA der Bedarfslogik, so daß der nächste Impuls im R-Synchron-Betrieb abgegeben wird. Dadurch wird sichergestellt, daß beim Auftreten von natürlicher Herzaktivität der Verifizierimpuls nicht während des kritischen Teils der Herzwelle angelegt wird. Das nächste auftretende Signal der Nachladelogik 164 vom Q-Ausgang des Latch 164A bewirkt daher, daß das Latch 188B gesetzt wird. Das Q-Ausgangssignal vom Latch 188B, bei dem es sich zu diesem Zeitpunkt um ein Logisch-"O"-Signal handelt, entsperrt die NOR-Schaltung 188D, um Impulse jedesmal anzuliefern, wenn die Latchs 152C und 152E des schnellen Zählers 152 gesetzt sind. Weil das Latch 188B durch das Q-Ausgangssignal des Latch 164A der Nachladelogik 164 getaktet wird, erfolgt sein Setzen erst nach der Abgabe des Reizimpulses. Wenn das Latch 188B gesetzt ist, wird über seinen auf logisch "1" stehenden Q-Ausgang das Latch 188A zurückgestellt; die NAND-Schaltung 188C wird entsperrt, um an ihrem Ausgang für einen Logisch-"O"-Impuls während der Austast-
030021/0733
dauer oder für etwa 100 ms nach der Abgabe des normalen Reizimpulses zu sorgen. Durch das Rückstellen des Latch 188A wird der R-Synchronbetrieb beendet.
Die in Fig. 6M veranschaulichte digitale Ratenbegrenzerlogik 18O weist eine NAND-Schaltung 18OA, einen Inverter 18OB1 NAND-Schaltungen 18OC und 18OD, einen Inverter 18OE sowie NAND-Schaltungen 18OF und 18OG auf. Die Eingänge der NAND-Schaltung 18OA sind mit dem Ausgang der Hysterese-NAND-Schaltung 182A und dem Ausgang der NAND-Schaltung 188C der Verifizierimpulslogik 188 verbunden. Der Ausgang der NAND-Schaltung 18OA ist an einen Eingang der NAND-Schaltung 18OF angeschlossen.
Die Eingänge der NAND-Schaltung 18OC sind mit dem Q-Ausgang des Latch 166C der Überlauflogik 166 sowie über den Inverter 18OB mit dem Ratenbegrenzungseingangsanschluß verbunden. Das Ausgangssignal der NAND-Schaltung 18OC geht einem Eingang der NAND-Schaltung 18OD zu. Das andere Eingangssignal der NAND-Schaltung 1800 kommt vom Ausgang des Inverters 18OE, der mit dem Ausgangssignal der NAND-Schaltung 192B der Gatterstufe 192 beaufschlagt wird. Der Ausgang d#r NAND-Schaltung 18OD ist mit dem anderen Eingang der NAND-Schaltung 18OF verbunden. Der Ausgang der NAND-Schaltung 18OF ist mit dem einen der beiden Eingänge der NAND-Schaltung 18OG verbunden. Das andere Eingangssignal der NAND-Schaltung 18OG kommt vom Ausgang ei-
030021/0733
ner NAND-Schaltung 176A des R-Synchron-Gatters 176. Der Ausgang der NAND-Schaltung 176A steht normalerweise auf logisch "1". Er springt auf logisch "O", wenn ein natürliches Herzschlagsignal nach der Refraktärdauer erfaßt wird, falls der Impulsgenerator so programmiert ist, daß er im R-Synchronbetrieb arbeitet.
Unter normalen Bedingungen bewirkt die analoge Ratenbegrenzungsschaltung der analogen Schaltungsstufe 42, daß unmittelbar nach Anlieferung eines Reizimpulses ein Logisch-"1"-Signal an den Ratenbegrenzungsanschluß für eine Dauer von etwa 462 ms geht. Außerdem wird das Latch 166C zurückgestellt. Sein Q-Ausgang liegt auf logisch "O". Infolgedessen sind beide der NAND-Schaltung 18OC zugeführten Signale logisch 11O". Am Ausgang der NAND-Schaltung 18OC steht das Signal logisch "1". Mit fortschreitender Zeitdauer wird das analoge Ratenbegrenzungssignal zu logisch 11O". Das Latch 166C wird gesetzt, was bewirkt, daß die beiden Eingangssignale der NAND-Schaltung 18OC logisch "1" werden. Infolgedessen springt der Ausgang der NAND-Schaltung 18OC auf logisch "O", was zur Folge hat, daß das Ausgangssignal der NAND-Schaltung 18OD auf logisch "1" springt. Dadurch wird die NAND-Schaltung 18OF entsperrt, um ein Logisch-"1"-Signal von der NAND-Schaltung 18OA zur NAND-Schaltung 18OG durchzulassen.
Im normalen Betrieb stehen die beiden Eingänge der NAND-
030021/0733
Schaltung 18CA auf logisch "1", so daß am Ausgang logisch "O" anliegt. Zu einem gewissen Zeitpunkt wird das Ausgangssignal des Hysteresegatters, das von der NAND-Schaltung 182A zum einen Eingang der NAND-Schaltung 18OA geht, logisch "O", was anzeigt, daß ein Reizimpuls angeliefert werden soll. Wenn der Verifizierimpuls angeliefert werden soll, wird in ähnlicher Weise das Ausgangssignal, das von der NAND-Schaltung 188C zu dem anderen Eingang der NAND-Schaltung 180A geht, logisch "O". Wenn eines dieser Signale logisch "O" wird, springt der Ausgang der NAND-Schaltung 18CA auf logisch "1"; beide Eingangssignale der NAND-Schaltung 18OF sind dann logisch "1", so daß dessen Ausgang auf logisch "O" geht. Dies hat seinerseits zur Folge, daß ein Logisch-"1"-Signal vom Ausgang der NAND-Schaltung 18OG abgegeben wird, was den Reizimpuls einleitet.
Falls der NAND-Schaltung 18CA ein Logisch-"O"-Impuls vor dem Ablauf der digitalen oder der analogen Ratenbegrenzungsdauer zugeführt wird, liegt der Ausgang der NAND-Schaltung 18OD auf logisch "O", wenn man annimmt, daß das Ausgangssignal von der NAND-Schaltung 192B logisch "O" ist. Infolgedessen wird der Logisch-"1"-Ausgangsimpuls von der NAND-Schaltung 18OA von der NAND-Schaltung 18OF nicht weitergegeben. Wenn jedoch die beiden Ratenbegrenzungszeiten auslaufen und der Ausgang der NAND-Schaltung 1800 auf logisch "1" springt, wird die NAND-
030021/0733
29U595
Schaltung 18OF mittels der NAND-Schaltung 180D entsperrt. Jedes von der NAND-Schaltung 180 zugeführte Logisch-"1"-Signal bewirkt dann, daß von der NAND-Schaltung 18OF an die NAND-Schaltung 18OG ein Logisch-"OH-Signal geht, das seinerseits zur Abgabe eines Logisch-"1"-Signals von der NAND-Schaltung 18OG führt.
Das von dem Hysteresegatter 182A auf die NAND-Schaltung 18OA gegebene Signal geht von dem Q-Ausgang des Latch 172M der Ratendecodierlogik 172 aus und wird ständig angelegt, bis das Signal der Nachladelogik 164 erscheint, nachdem ein Reizimpuls abgegeben oder ein natürlicher Herzschlag ermittelt wurde. Obwohl daher die NAND-Schaltung 18OF zum Zeitpunkt der Anlegung eines Signals von der NAND-Schaltung 18OA gesperrt sein kann, wird dieses Signal weiter zugeführt, bis die Ratenbegrenzungsdauern auslaufen. Auf diese Weise wird eine obere Rate bei dem analogen Ratengrenzwert von 130 Schlagen pro Minute stabilisiert, was im Gegensatz zu zahlreichen früheren Systemen steht, die lediglich jedes Signal unbeachtet lassen, das vor dem Ablauf der Ratenbegrenzungsdauer erscheint.
In den Fällen, in denen es erwünscht ist, Impulse mit einer den oberen Ratengrenzwert überschreitenden Rate anzuliefern, beispielsweise wenn der Parameter HOHE RATE einprogrammiert ist oder wenn ein Verifizierimpuls abgegeben werden muß, wird der Ausgang der NAND-Schaltung 192B
030021/0733
29U595
logisch "1". Der Inverter 180E bewirkt, daß ein Logisch-"O"-Signal an den anderen Eingang der NAND-Schaltung 180D geht. Dies zieht den Ausgang der NAND-Schaltung 180D auf logisch "1". Die NAND-Schaltung 18OF wird entsperrt, so daß die der NAND-Schaltung 18OA zugehenden Impulse über die NAND-Schaltung 18OF wie im normalen Betrieb laufen.
Das Ausgangssignal der NAND-Schaltung 18OG der digitalen Ratenbegrenzerlogik 180 geht an den Setzeingang des Vorresynchronisierlatch 184A in Fig. 6K, um die Abgabe des Merzreizimpulssteuersignals von der Impulsbreitenlogik 186 einzuleiten. Das Vorresynchronisierlatch 184A wird benutzt, um eine Änderung hinsichtlich der Quelle der Taktimpulse der Taktlogik 158 auszulösen. Diese Impulse sollen von dem spannungsgesteuerten Oszillator statt von dem externen Oszillator kommen. Außerdem wird die Zeitsteuerung des Systems auf das neue Taktsignal resynchronisiert. Der spannungsgesteuerte Oszillator liefert Impulse mit einer Folgefrequenz von 40 0OO Hz an, während der externe Oszillator Impulse mit einer Frequenz von 32768 Hz abgibt. Außerdem sinkt die Folgefrequenz des VCO-Taktsignals entsprechend einer Abnahme der von der Batterie 44 bereitgestellten Spannung. Infolgedessen müssen sowohl die Impulsbreitensteuerlogik als auch der schnelle Zähler neu gestartet und auf die Änderung der Impulse, veranlaßt durch das Setzen des Latch 184A, resynchronisiert werden.
030021/0733
Dem Setzeingang des Vorresynchronisierlatch 184A wird das Ausgangssignal der NAND-Schaltung 18OG zugeführt. Das Latch 184A ist so ausgebildet, daß ein seinem Rückstelleingang zugehendes Logisch-"1 "-Signal den. Einfluß eines Logisch-"1"-Signals am Setzeingang des Latch übersteuert. Der Rückstelleingang des Vorresynchronisierlatch 184A ist mit dem Ausgang einer NAND-Schaltung 184B verbunden, deren drei Eingänge an den Q-Ausgang des Latch 186D der Impulsbreitenlogik 186, den Q-Ausgang des Resynchronisierlatch 187A und den Q-Ausgang des Nachladelbgikldtch 164A angeschlossen sind. Das Vorresynchronisierlatch 184A wird daher durch die Vorderflanke des von der Impulsbreitenlogik 186 kommenden Impulsbreitensteuersignals zurückgestellt und bis nach dem Nachladesignal zurückgestellt gehalten.
Das Q-Ausgangssignal des Latch 184A geht über einen Inverter 184C an den Takteingang des Batterielatch 162A, um eine Kontrolle der Batteriespannung zu bewirken. Dem Dateneingang des Batterielatch 162 wird das BATTERIE-Signal zugeführt, das auf logisch "1" steht, solange die Spannung der Batterie 44 den Mindestwert übersteigt. Die. Batteriekontrolle wird bewirkt, indem das Batterielatch 162A auf den Wert des BATTERIE-Signals getaktet wird, unmittelbar bevor der Impulsgenerator 16 einen Reizimpuls abgibt, um eine momentane Stromentnahme aus der Batterie auf Grund des Impulses unberücksichtigt zu lassen.
030021/0733
Der Setzeingang des Batterielatch 1 62A ist an den Q-Ausgang des Testlatch 13OA angeschlossen, damit das Batterielatch 162A jedesmal gesetzt werden kann, wenn eine temporäre Programmänderung eintritt.
Das Ausgangssignal des Inverters 184C der Vorresynchronisierlogik 184 geht ferner an einen Eingang einer NOR-Schaltung 158A der Taktlogik 158. Der andere Eingang der NOR-Schaltung 158A ist an den Q-Ausgang des Latch 186D der Impulsbreitenlogik angeschlossen. Am Ausgang der NOR-Schaltung 158A erscheint das Signal VCO-ENTSPERRUNG, das der analogen Schaltungsstufe 42 zugeführt wird, um dem dort vorhandenen spannungsgesteuerten Oszillator die Anlieferung von Impulsen zu ermöglichen. Normalerweise ist dieses Signal eine logische "1", weil der NOR-Schaltung 158A zwei normalerweise logische "O"-Signale zugehen. Wenn jedoch das Vorresynchronisierlatch 184A gesetzt wird, bleibt das Signal VCO-ENTSPERRUNG logisch "O", solange das Latch 186D der Impulsbreitenlogik gesetzt ist, was die Anlieferung von VCO-Impulsen ermöglicht. Das Ausgangssignal der NOR-Schaltung 158A geht ferner zum Steuereingang eines Übertragungsgatters 158B, an dem das Taktsignal von dem externen Quarzoszillator (XTAL) anliegt. Es wird ferner über einen Inverter 158D auf den Steuereingang eines Übertragungsgatters 158C gegeben, an dem das VCO-Taktsignal anliegt. Die Ausgänge der Übertragungsgatter 158B und 158C sind zusammengeschaltet und liefern das
030021/0733
Taktsignal der Taktlogik 158. Solange der Ausgang der NOR-Schaltung 158A auf logisch "1" steht, wird das Übertragungsgatter 158B entsperrt. Das XTAL-Signal bildet das Taktsignal der Taktlogik 158. Wenn jedoch der Ausgang der NOR-Schaltung 158A logisch "0" wird, erfolgt die Entsperrung des Übertragungsgatters 158C, so daß das VCO-Signal zu dem Taktsignal der Taktlogik 158 wird.
Das Q-Ausgangssignal des Vorresynchronisierlatch 184A geht dem einen Eingang einer NOR-Schaltung 186A der Impulsbreitenlogik 186 zu. Die Impulsbreitenlogik 186 umfaßt ferner NAND-Schaltungen 186B und 186C, das Latch 186D, eine NOR-Schaltung 186E und eine NAND-Schaltung 186F. Jede der Torschaltungen 186A, 186B, 186C, 186E und 186F weist zwei Eingänge und einen Ausgang auf. Dem zweiten Eingang der NOR-Schaltung 186A wird das Q-Ausgangsignal des Latch 154G der Langsamtaktlogik 154 zugeführt. Das Ausgangssignal der NOR-Schaltung 186A geht an den einen Eingang der NAND-Schaltung 186B, deren anderer Eingang an den Q-Ausgang des Latch 186D angeschlossen ist. Der Ausgang der NAND-Schaltung 186B ist mit dem einen Eingang der NAND-Schaltung 186C verbunden. An der NOR-Schaltung 186E liegen das Ausgangssignal der NOR-Schaltung 188D der Verifizierimpulslogik 188 und das Ausgangssignal eines Inverters 157J der Impulsbreitendecodierlogik 157 an. Das Ausgangssignal der NOR-Schaltung 186E wird dem einen Eingang der NAND-Schaltung 186F zugeführt. Das
030021/0733
andere Eingangssignal der NAND-Schaltung 186F kommt von dem Q-Ausgang des Latch 186D.
Das Ausgangssignal der NAND-Schaltung 186F geht an den anderen Eingang der NAND-Schaltung 186C, während der Ausgang der NAND-Schaltung 186C an den Dateneingang des Latch 186D angeschlossen ist. Der Takteingang des Latch 186D wird mit dem von der analogen Schaltungsstufe 42 kommenden VCO-Taktsignal beaufschlagt.
Die Impulsbreitendecodierlogik 157 weist exklusive NOR-Schaltungen 157A, 157B, 157C, 157D, 157E, 157F und 157G mit je zwei Eingängen und einem Ausgang auf. Die Ausgänge der exklusiven ODER-Schaltungen 157A bis 157G sind an eine NOR-Schaltung 157H angeschlossen, deren Ausgang mit einem Eingang einer NAND-Schaltung 1571 verbunden ist. Der andere Eingang der NAND-Schaltung 1571 ist an den Q-Ausgang des Latch 188B der Verifizierimpulslogik 188 angekoppelt. Der Ausgang der NAND-Schaltung 1571 steht über den Inverter 157J mit der NOR-Schaltung 186E der Impulsbreitenlogik 186 in Verbindung.
Ein Eingang jeder der exklusiven NOR-Schaltungen 157B bis 157G ist an jeweils eine der sechs Stufen des Impulsbreitenteils des Speichers 140 angeschlossen. Der Q-Ausgang des Latch 152G des Zählers 152 ist mit dem anderen Eingang der exklusiven NOR-Schaltung 157G verbunden. Der
29U595
Q-Ausgang des Latch 152F ist an den anderen Eingang der exklusiven NOR-Schaltung 1 57F angeschlossen. Dem anderen Eingang der exklusiven NOR-Schaltung 157E wird das Q-Ausgangssignal des Latch 152E zugeführt. Die anderen Eingänge der exklusiven NOR-Schaltungen 157B, 157C und 157D sind an den Ausgang von NOR-Schaltungen 157M1 157ISI und 1570 angeschlossen. Beide Eingänge der exklusiven NOR-Schaltung 157A stehen mit NOR-Schaltungen 157K und 157L in Verbindung. Ein Eingang jeder der NOR-Schaltungen 157K bis 1570 wird mit dem Signal VCO-ENTSPERRUNG von der Taktlogik 158 beaufschlagt. Die Q-Ausgänge der Latchs 152B1 152C und 152D sind an die anderen Eingänge der NOR-Schaltungen 157M, 157N und 1570 angeschlossen, während die Q-Ausgänge der Latchs 152A und 152B mit den anderen Eingängen der NOR-Schaltungen 157K und 157L verbunden sind.
Die NOR-Schaltungen 157K bis 1570 werden jeweils dadurch entsperrt, daß das Signal VCO-ENTSPERRUNG logisch "O" wird, so daß die exklusiven ODER-Schaltungen 157B bis 157G den Zählwert der zweiten bis siebten Stufe (Latchs 152B bis 152G) des Zählers 152 mit dem Code im Impulsbreitenteil des Speichers 140 vergleichen können. Wenn Übereinstimmung auftritt und wenn die Ausgänge der exklusiven ODER-Schaltungen 157A bis 157G jeweils auf logisch "O" stehen, springt der Ausgang der NOR-Schaltung 157H auf logisch "1". Solange die NAND-Schaltung 1571 nicht dadurch gesperrt wird, daß das Verifizierimpuls-
030021/0733
logiklatch 188B gesetzt wird, läuft das Logisch-"1"-Signal von der NOR-Schaltung 157H über die NAND-Schaltung 1571 und den Inverter 157J zur NOR-Schaltung 186E der Impulsbreitenlogik 186.
Im Betrieb wird das Impulsbreitenlogiklatch 186D in Abhängigkeit von dem Setzen des Vorresynchronisierlatch 184A gesetzt, um die Vorderflanke des Reizimpulses zu bestimmen. Nachdem die programmierte Impulsbreitendauer verstrichen ist, wird das Latch 186D zurückgestellt. Das Ausgangssignal des Latch 186D ist daher ein Impuls, der die Zeit und Dauer des Herzreizimpulses steuert, der von dem Impulsgenerator 16 abzugeben ist. Wenn sowohl das Vorresynchronisierlatch 184A als auch das Latch 154G der Langsamtaktlogik gesetzt sind, stehen beide Eingänge der NOR-Schaltung 186A auf logisch 11O", so daß der Ausgang auf logisch "1" springt. Dieses Logisch-"1"-Signal wird der NAND-Schaltung 186B zugeführt, die zusammen mit dem Logisch-"1"-Signal vom Q-Ausgang des Latch 186D eine logische "O" an die NAND-Schaltung 186C gibt, so daß deren Ausgang auf logisch "1" springt. Beim Auftreten des nächsten dem Takteingang des Latch 186 D zugehenden VCO-Signals wird das Latch 186D gesetzt, so daß dessen Q-Ausgang auf logisch "1" springt, während der Q-Ausgang zu logisch "O" wird.
Das Ausgangssignal der NOR-Schaltung 188D der Verifizier-
030021/0733
29U595
impulslogik 188 und das Ausgangssignal vom Inverter 157J der Impulsbreitendecodierlogik 157 gehen den beiden Eingängen der NOR-Schaltung Ί86Ε zu. Normalerweise stehen beide diese Signale auf logisch "O", so daß der Ausgang der NOR-Schaltung 186E auf logisch "1" liegt. Wenn das Latch 186D gesetzt wird und dessen Q-Ausgang auf logisch "Ί" übergeht, sind beide Eingänge der NAND-Schaltuhg 186F logisch "1", so daß der Ausgang auf logisch "O" geht. Dies hält den Ausgang der NAND-Schaltung 186C auf logisch "1", so daß das Latch 186D weiterhin jedesmal gesetzt wird, wenn ihm ein VCO-Signal von der Taktlogik 158 zugeht.
Nachdem der Zähler 152 auf einen Wert gezählt hat, der gleich dem im Impulsbreitenteil des Speichers 140 einprogrammierten Wert ist und der Ausgang jeder der exklusiven NOR-Schaltungen 157A bis 157G der Impulsbreitendecodierlogik 157 logisch "O" wird, geht der Ausgang des Inverters 1571 auf logisch "1". Dieses Logisch-"1"-Signal wird der NOR-Schaltung 186E zugeführt und bewirkt, daß deren Ausgang auf logisch "O" übergeht. Dies hat seinerseits zur Folge, daß der Ausgang der NAND-Schaltung 186F auf logisch "1" springt und das Ausgangssignal der NAND-Schaltung 186C zu logisch "O" wird. Infolgedessen wird das Latch 186D beim Auftreten des nächsten VCO-Impulses zurückgestellt, der ihm von der Taktlogik 158 zugeht. Das Latch 186 wird also beim Setzen des Vorresynchronisierlatch 184A gesetzt und nach dem Verstreichen der betref-
030021/0733
fender. Impulsbreitendauer zurückgestellt.
Wenn ein Verifizierimpuls abgegeben werden soll, wird das Ausgangssignal der NOR-Schaltung 188D zu logisch "1", nachdem die beiden Latchs 152C und 152E zurückgestellt sind. Dies bewirkt, daß der andere Eingang der NOR-Schaltung 186E auf logisch "1" geht; die gleiche Folge von Ereignissen tritt ein, um den Verifizierimpuls zu beenden. Der Verifizierimpuls wurde dadurch ausgelöst, daß die NAND-Schaltung 188C ein Logisch-tlO"-Signal an die NAND-Schaltung 18OA der digitalen Ratenbegrenzerlogik 180 anlegt.
Das Q-Ausgangssignal des Latch 186D der Impulsbreitenlogik geht an den Takteingang des Nachresynchronisierlatch 187A, während der Dateneingang des Latch 187A an die Spannungsquelle angeschlossen ist, um ständig ein Logisch-"1"-Signal aufzunehmen. Der Setzeingang des Nachresynchronisierlatch 187A ist an den Ausgang einer NOR-Schaltung 176B des R-Synchron-Gatters 176 angeschlossen, das ein Logisch-"1"-Impulssignal immer dann abgibt, wenn ein natürlicher Herzschlag ermittelt wird, falls der Schrittmacher auf den Bedarfsbetrieb programmiert ist. Der Rückstelleingang des Nachresynchronisierlatch 187A ist mit dem Q-Ausgang des Nachladelatch 164A verbunden.
Das Nachresynchronisierlatch 187A hat die Aufgabe, die
030021/0733
Logikanordnung auf die Änderung der Taktsignale von dem spcnnungsgesteuerten Oszillatortakt auf den externen Quarzoszillatortakt (XTAL-Takt) im Falle der Anlieferung eines künstlichen Reizimpulses zu resynchronisieren und das Setzen des Nachladelatch 164A zu veranlassen, falls ein natürlicher Herzschlag festgestellt oder ein künstlicher Reizimpuls abgegeben wird. Das Latch 187A wird in Abhängigkeit von der Rückflanke des Impulsbreitensignals vom Latch 186D gesetzt, das heißt zum Zeitpunkt des Zurücksteilens des Latch 186D, oder aber in Abhängigkeit von einem von der NOR-Schaltung 176B kommenden Logisch-"1"-Signal, wenn ein natürlicher Herzschlag erfaßt wird. Das Q-Ausgangssignal des Latch 187A wird über die NAND-Schaltung 154E geführt, um vom Ausgang des Latch 154G einen zusätzlichen langsamen Taktimpuls abgehen zu lassen. Dies bewirkt, daß der Zähler 152 auf den Zählwert Null zurückgestellt wird, nachdem der Reizimpuls beendet oder ein natürlicher Schlag ermittelt ist. Das Q-Ausgangssignal vom Latch 187A läuft ferner über die NAND-Schaltung 184B, um das Vorresynchronisierlatch 184A zurückzustellen.
Das Q-Ausgangssignal des Nachresynchronisierlatch 187A wird an den Dateneingang des Nachladelatch 164 angelegt, während das Signal der Langsamtakt logik 154 an den Takteingang des Nachladelatch 164A geht. Das Nachladelatch 164A wird daher mittels des durch das Setzen des Nach-
030021/0733
resynchronisierlatch 187A bewirkten Impulses der Langsamtaktlogik 154 gesetzt und durch den nächsten Impuls der Langsamtaktlogik ungefähr 7,8 ms später zurückgestellt.
Das Q-Ausgangssignal des Nachladelatch 164A geht über einen Inverter 164B und wird zu dem NACHLADE-Signal, mit dem die analoge Schaltungsstufe 42 beaufschlagt wird und das eine rasche Nachladung des Kondensators im Spannungsverdopplerteil der analogen Schaltungsstufe 42 ermöglicht. Das Q-Ausgangssignal vom Nachladelatch 164A wird benutzt, um das Nachresynchronisierlatch 187A zurückzustellen und den Zähler 156 auf den Zahlwert 208 zu ziehen sowie um das Ratendecodierlatch 172M und das Überlauflatch 166C zurückzustellen.
Der Ausgangssteuerimpuls vom Q-Ausgang des Latch 186D der Impulsbreitenlogik 186 ist ein Logisch-"1"-Impulssignal mit einer Dauer gleich der programmierten Impulsbreite. Dieses Signal wird an den einen Eingang von NAND-Schaltungen 178A und 178B der Ausgangslogik 178 angelegt. Die Ausgangslogik 178 umfaßt ferner Inverter 178C, 178D und 178E. Der Inverter 178D liegt zwischen dem Ausgang der NAND-Schaltung 178A und dem Ausgangsanschluß EINFACH. Der Inverter 178E ist zwischen den Ausgang der NAND-Schaltung 178B und den Ausgangsanschluß DOPPELT geschaltet. Wenn an den Ausgangsanschluß EINFACH ein Logisch-
030021/0733
"1"-Impulssignal und von dort zu der analogen Schaltungsstufe 42 geht, liefert der Impulsgenerator 16 einen Reizimpuls, dessen Amplitude gleich der Spannung der Batterie 44 ist. Wird an den Ausgangsanschluß DOPPELT und von da an die analoge Schaltungsstufe 42 ein Logisch-"1 "-Impulssignal angelegt, gibt der Impulsgenerator 16 einen künstlichen Reizimpuls mit der doppelten Batteriespannung ab.
An der NAND-Schaltung 178B liegt ferner das vom Ausgangsteil des Speichers 140 kommende Signal an. Das gleiche Signal geht über den Inverter 178C an einen zweiten Eingang der NAND-Schaltung 178A. Wenn daher die im Ausgangsteil des Speichers 140 gespeicherten Datenbits auf logisch "1" stehen, wird die NAND-Schaltung 178B entsperrt; das Signal der Impulsbreitenlogik 186 geht an den Ausgangsanschluß DOPPELT. Wenn dagegen die Datenbits im Ausgangsteil des Speichers 140 auf logisch "O" liegen, wird die NAND-Schaltung 178A entsperrt. Das Signal der Impulsbreitenlogik 186 läuft zu dem Ausgangsanschluß EINFACH.
Wenn die Anlieferung von Ausgangsimpulsen unterbunden werden soll, werden beide NAND-Schaltungen 178A und 178B mittels eines Logisch-"O"-Inhibitsignals gesperrt, das ihnen vom Q-Ausgang des Latch 134C der Inhibitlogik 134 nach Fig. 6C zugeht.
An Hand der Fig. 6N seien nun die Austastlogik 169, die
030021/0733
Reversions- und Meßrückstellogik 170 sowie die Refraktarlogik 168 erläutert. Die Austastlogik 169 hat vor allem
die Aufgabe, an den Ausgangsanschluß AUSTASTEN einen Logisch-"O"-Impuls mit einer Dauer von 1OO ms, gemessen von der Vorderflanke eines künstlichen Reizimpulses oder von der Erfassung eines natürlichen Herzschlages, anzulegen. Der Impuls der Austastlogik 169 geht von dem Ausgangsanschluß AUSTASTEN an die analoge Schaltungsstufe 42, um deren Meßverstärker während der 100-ms-Zeitdauer zu sperren, so daß keine Herzaktivität ermittelt werden kann.
Die Austastlogik 169 weist NAND-Schaltungen 169B und 169C mit fünf Eingängen, eine NAND-Schaltung 169D mit drei Eingangen, ein Latch 169A, eine NOR-Schaltung 169E mit zwei Eingängen sowie Inverter 169F und 169G auf.
Die Eingänge der NAND-Schaltung 169B sind mit dem Q-Ausgang des Batterielatch 162A und den Q-Ausgängen der Latchs 156D, 156E, 156G und 156H des Zählers 156 verbunden. An
den Eingängen der NAND-Schaltung 169C liegen Signale von den Q-Ausgängen der Latchs 156B, 156D, 156F, 156G und
156H des Zählers 156 an. Die Ausgänge der NAND-Schaltungen 169B und 169C sind mit zwei der Eingänge der NAND-Schaltung 169D verbunden. Der dritte Eingang der NAND-Schaltung 169D ist an den Q-Ausgang des Latch 169A angeschlossen. Der Ausgang der NAND-Schaltung 169D ist mit
dem Dateneingang des Latch 169A verbunden. Der Taktein-
030021/0733
29U595
gang des Latch 1 69A ist mit dem Ausgang der Langscmtaktlogik 154 verbunden. Der Ruckstelleingang des Latctf 169A ist an den Ausgang des Inverters 169F angeschlossen, aer das von der NOR-Schaltung 169E kommende Signal invertiert. Die beiden Eingänge der NOR-Schaltung 169E sind mit dem Ausgang der NOR-Schaltung 1 76B des R-Synchron-Gatters 176 in Fig. 6M und dem Ausgang des Inverters 184C der Vorresynchronisierlogik 184 in Fig. 6K verbunden. Der Q-Ausgang des Latch 169A steht über den Inverter 169G mit dem Ausgangsanschluß AUSTASTEN in Verbindung.
Im Betrieb ist das Latch 169A normalerweise gesetzt, so daß am Q-Ausgang ein Logisch-"0"-Signal ansteht, das zur NAND-Schaltung 169D zurückgeführt wird und das dem Dateneingang des Latch 169A zugeführte Signal auf logisch "1" hält. Jedesmal, wenn daher ein Signal der Langsamtaktlogik 154 auf den Takteingang des Latch 169A gegeben wird, wird dieses in gesetztem Zustand gehalten. Während dieser Zeitspanne sind die der NOR-Schaltung 169E zugehenden Signale normalerweise beide logisch "O", so daß am Ausgang eine logische "1" erscheint, die nach Umkehrung durch den Inverter 169F zu einem Logisch-"O"-Signal wird, das an den Rückstelleingang des Latch 169A geht. Wenn ein künstlicher Reizimpuls abgegeben werden soll, wird die Vorresynchronisierlogik 184A gesetzt, wodurch der Ausgang des Inverters 184C zu logisch "1" wird. Dies bewirkt seinerseits, daß der Ausgang der NOR-Schaltung 169E
030021/0733
auf logisch "O" springt, während der Ausgang des Inverters 169F auf logisch "1" geht und das Latch 169A zurückstellt. Wenn ein natürlicher Herzschlag ermittelt wird, springt der Ausgang der NOR-Schaltung 1 76B des R-Synchron-Gatters 176 auf logisch "1H, so daß das Ausgangssignal der NOR-Schaltung 1 69E zu logisch "O" wird und der Ausgang des Inverters 169F auf logisch "1" springt und das Latch 169A zurücksetzt. Wenn das Latch 169A durch ein Signal vom Ausgang des Inverters 169F zurückgestellt wird, springt sein Q-Ausgang auf logisch "1". Zu diesem Zeitpunkt stehen die Ausgänge beider NAND-Schaltungen 1 69Β und 169C auf logisch "1", so daß der Ausgang der NAND-Schaltung 169D auf logisch "O" geht. Anschließende Impulse der Langsamtaktlogik 154 halten das Latch 169A in zurückgestelltem Zustand.
Der langsame Zähler 156 wird schließlich auf einen solchen Zählwert weitergeschaltet, daß an den Eingängen einer der NAND-Schaltungen 169B oder 169C lauter logiscne "1"-Signale anstehen. Bei welcher der NAND-Schaltungen 169B, 169C dies der Fall ist, hängt davon ab, ob das Batterielatch 162A gesetzt oder zurückgestellt ist. Wenn eine der NAND-Schaltungen 169B oder 169C ein Logisch-"O"-Signal abgibt, springt der Ausgang der NAND-Schaltung 169D auf logisch "1". Der nächste Impuls der Langsamtaktlogik 154 bewirkt dann das Setzen des Latch Ί69Α. Weil das Q-Ausgangssignal vom Latch 169A über die NAND-Schal-
030021/0733
tung 169B geführt wird, bleibt dieser gesetzte Zustand erhalten, bis das Latch 169A wieder mittels eines Logisch-"1"-Signals vom Inverter 1 69F zurückgestellt wird. Die den NAND-Schaltungen 169B und 169C von den betreffenden Stufen des Zahlers 156 zugehenden Eingangssignale sind so beschaffen, daß an den betreffenden NAND-Schaltungen ein Logisch-"O"-Ausgangssignal 1OO ms nach einem Herzreizimpuls oder dem Erfassen eines natürlichen Herzschlags erscheint.
Die Refraktärlogik 168 ist so aufgebaut, daß ein Signal erzeugt werden kann, das die Reversions- und Meßrückstellogik 17O veranlaßt, für eine eingestellte Refraktcrdauer jede ermittelte natürliche Herzaktivitdt unberücksichtigt zu lassen. Die Refraktdrdauer kann durch den im Refraktärteil des Speichers 140 enthaltenen Code so gewählt werden, daß sie entweder 220 ms, 325 ms, 4OO ms oder unendlich betragt. Wird eine unendliche Refraktärdauer gewählt, arbeitet der Impulsgenerator als asynchroner Schrittmacher. Auf diese Weise läßt sich der Impulsgenerator 16 für einen asynchronen Betrieb programmieren .
Die Refraktärlogik 168 weist zwei NAND-Schaltungen 168A und 168B mit sechs Eingängen auf, deren Ausgänge an die Eingänge einer NAND-Schaltung 168C angeschlossen sind. Zu der Refraktärlogik 168 gehören ferner eine NAND-Schal-
030021/0733
29U595
tung 168D mit zwei Eingängen, NAND-Schaltungen 168E und 168F mit drei Eingängen, eine NAND-Schaltung 168G mit vier Eingängen, ein Latch 168H und zwei Inverter 168I und 168J. Die NAND-Schaltung 168D wird benutzt, um die 220-ms-Refraktärdauer zu steuern. Die NAND-Schaltung 168E dient der Vorgabe der 325-ms-Refraktärdauer, während mittels der NAND-Schaltung 168F die 400-ms-Refraktärdauer bestimmt wird. Das Signal REFRAKTÄR 1 von der oberen Stufe des Refraktärteils des Speichers 140 in Fig. 6E geht einem Eingang der NAND-Schaltung 168F sowie über den Inverter 1681 den NAND-Schaltungen 168D und 168E zu. Das Signal REFRAKTÄR 2 von der unteren Stufe des Refraktorteils des Speichers 140 wird dem einen Eingang der NAND-Schaltung 168E sowie über den Inverter 168G dem einen Eingang der NAND-Schaltungen 168D und 168F zugeführt. Der Ausgang der NAND-Schaltung 168C ist an den verbleibenden Eingang der NAND-Schaltung 168E angeschlossen. Das Überlauflogiksignal am Ausgang der NAND-Schaltung 166B der Überlauflogik 166 geht als drittes Eingangssignal an die NAND-Schaltung 168F. Die Ausgangssignale der NAND-Schaltungen 168D, 168E und 168F werden zusammen mit dem Q-Ausgangssignal vom Latch 168H den Eingängen der NAND-Schaltung 168G zugeleitet. Das Ausgangssignal der NAND-Schaltung 168G geht an den Dateneingang des Latch 168H. Ein Signal der Langsamtaktlogik 154 wird an den Takteingang des Latch 168H angelegt. Der Rückstelleingang des Latch 168H wird mit dem Signal der Nachladelogik 164
030021/0733
vom Q-Ausgang des Latch 164A beaufschlagt.
Die Eingangssignale der NAND-Schaltung 16ΘΑ kommen von dem Q-Ausgang des Batterielatch 1 62A und von den Q-Ausgängen der Latchs 156B, 156E1 156F, 156G und 156H des Zahlers 156. An den Eingängen der NAND-Schaltung 168B liegen die Q-Ausgangssignale der Latchs 156B1 156C, 156E, 156F, 156G und 156H des Zählers 156 an. Die Ausgänge der NAND-Schaltungen 168A und 168B gehen auf logisch "O", wenn ihnen lauter Logisch-"1"-Signale zugeführt werden, 325 ms nachdem der Zähler 156 mittels des Nachladesignals auf den Zählwert 2O8 eingestellt wird. Das Latch 168B gibt das Signal solange ab, wie eine normale Batteriespannung angeliefert wird und das Batterielatch 168A gesetzt bleibt. Wenn andererseits das Batterielatch 162A zurückgestellt wird, erscheinen am Ausgang der NAND-Schaltung 168A 325-ms-Signale.
Die betreffende der NAND-Schaltungen 168D, 168E oder 168F, die entsperrt werden kann, wird durch den Code der vom Refraktärteil des Speichers 140 kommenden Signale REFRAK-TAR 1 und REFRAKTÄR 2 bestimmt. Wenn der Code dieser Signale, der den vom Refraktärteil des Speichers 140 eingespeicherten Code kennzeichnet, "0-0" ist, wird die NAND-Schaltung 168D entsperrt; sie gibt dann ständig ein Logisch-"O"-Signal ab. Lautet der Code "O-1", wird die NAND-Schaltung 168E entsperrt und zur Abgabe einer logischen
030021/0733
"O" veranlaßt, wenn von der NAND-Schaltung 168C ein Logisch-1"! "-Signal angelegt wird, weil die 325 ms nach Feststellung durch die NAND-Schaltungen 168A und 1683 verstrichen sind. Lautet der Refraktärsignalcode "1-0", wird die NAND-Schaltung 168F entsperrt. Diese liefert ein Logisch-"O"-Signal an, wenn die 4OO-ms-Zeitdauer verstrichen ist, was von der Überlauflogik 166 ermittelt wird. Bei einem Refraktärcode "1-1" wird keine der NAND-Schaltungen 168D, 168E oder 168F entsperrt; alle geben standig an ihren Ausgängen Logisch-"1"-Signale ab. In diesem letztgenannten Fall steht am Ausgang der NAND-Schaltung 168G immer ein Logisch-"O"-Signal; das Latch 168H kann durch keinen der Impulse der Langsamtaktlogik 154 gesetzt werden. Dies verhindert jedes Ansprechen auf das Erfassen von natürlicher Herzaktivität.
Im Betrieb wird das Latch 168H der Refraktärlogik 168 durch das Signal der Nachladelogik 164 vom Q-Ausgang des Latch 164A nach Anlieferung jedes künstlichen Reizimpulses oder nach Erfassen jedes natürlichen Schlags zurückgestellt. Wenn die NAND-Schaltung 168D durch den Refraktärteil des Speichers 140 entsperrt wird, erfolgt ein sofortiges Setzen des Latch 168H, so daß dessen Q-Ausgar.g auf logisch "1" springt. Wenn eine der NAND-Schaltungen 168E oder 168F durch den Refraktärteil des Speichers 14O entsperrt wird, sind alle an die NAND-Schaltung 168G gehenden Signale logisch "1"; der Ausgang geht auf lo-
030021/0733
gisch 11O". Das Latch 168H wird so durch den Impuls der Langsamtaktlogik 154 im zurückgestellten Zustand gehalten, bis die betreffende der NAND-Schaltungen 168E oder 168F ein Logisch-"O"-Signal an einen der Eingänge der NAND-Schaltung 168G nach der gewählten Zeitdauer abgibt. Dann geht der Ausgang der NAND-Schaltung 168G auf logisch "1", und bei dem nächsten auftretenden Impuls der Langsamtaktlogik 154 wird das Latch 168H gesetzt. Sein Q-Ausgang springt auf logisch "1", wahrend sein Q-Ausgcng zu logisch "O" wird. Da der Q-Ausgang über die NAND-Schaltung 18OG zurückgeführt wird, wird das Latch 168H im gesetzten Zustand gehalten, bis es durch ein Signal der Nachladelogik 164 wieder zurückgestellt wird.
Was die Reversions- und Meßrückstellogik 170 anbelangt, so wird das Signal MESSEN von der analogen Schaltungsstufe 42 angeliefert und, wenn dies zur richtigen Zeit geschieht, das Latch 17OA gesetzt, um erkennen zu lassen, daß ein natürlicher Herzschlag festgestellt wurde. Die Reversions- und Meßrückstellogik 17O weist einen Reversionszähler bestehend aus Latchs 17OB, 17OC, 17OD, 17OE und 17OF auf, bei denen jeweils der Q-Ausgang zum Dateneingang zurückgeführt ist, während jeweils der Takteingang an den Q-Ausgang der vorhergehenden Stufe angeschlossen ist. Der Takteingang des Latch 17OB ist mit dem Ausgang einer NOR-Schaltung 17OG verbunden, an deren Eingänge die Ausgangssignale einer NOR-Schaltung 17OH und ein
030021/0733
vom Q-Ausgang des Latch 154G kommendes Signal der Langsamtaktlogik 154 anliegen. Die vier Eingänge der NOR-Schaltung 17OH sind mit den Q-Ausgängen der Latchs 17OB 17OC, 17OE und 17OF verbunden. Die Rückstelleingänge der Latchs 17OB bis 17OF sind an den Ausgang einer NAND-Schaltung 1701 angeschlossen, die jedesmal ein Logisch-"1"-Signal liefert, wenn natürliche Herzaktivität ermittelt wird oder von dem Q-Ausgang des Latch 164A ein Nachladesignal kommt.
Die Latchs 17OB bis 17OF sowie die NOR-Schaltungen 17OG und 17OH bilden einen zurückstellbaren monostabilen 212-ms-Multivibrator. Wenn die Latchs 17OB bis 17OF durch ein von der NAND-Schaltung 1701 kommendes .Logisch-"1"-Signal zurückgestellt werden, geht der Ausgang der NOR-Schaltung 17OH auf logisch "O". Die NOR-Schaltung 17OG wird entsperrt, um Signale der Langsamtaktlogik 154 durchzulassen. Diese Signale werden mittels des von den Latchs 17OB bis 17OF gebildeten Zählers gezählt, bis alle Latchs 17OB, 17OC, 17OE und 17OF gesetzt sind und das Latch 17OD zurückgestellt wird, was von dem Zeitpunkt der letzten Rückstellung des Zählers etwa 220 ms erfordert. Die zusätzlichen 8 ms werden dadurch verursacht, da3 ein Extra-SLO CLK-Intervall zugefügt wird, weil das Nachladesignal den Zähler zurücksetzt. Zu diesem Zeitpunkt springt der Ausgang der NOR-Schaltung 17OH auf logisch "1", nachdem an allen seinen Eingängen logisch "O" anliegt. Dies hin-
030021/0733
dert die NOR-Schaltung 17OG daran, weitere Signale der Langsamtaktlogik durchzulassen. Der von den Latchs 17OB bis 17OF gebildete Zähler hört daher zu zählen auf. Wenn jedoch vor dem Verstreichen der Zeitspanne von 220 ms am Ausgang der NAND-Schaltung 17OI ein Logisch-"1"-Signal erschienen ist, werden die Latchs 17OB bis 17OF zurückgestellt; es ist eine weitere Zeitspanne von 212 ms erforderlich, bevor die NOR-Schalturig 17OH ein Logisch-"1"-Signal abgibt.
Zu der Reversions- und Meßrückstellogik 170 gehört auch eine sechs Eingänge aufweisende NAND-Schaltung 17OJ, die mit den Q-Ausgangssignalen der Latchs 17OB bis 17OF sowie mit dem vom Q-Ausgang des Latch 154G kommenden Signal der Langsamtaktlogik 154 beaufschlagt wird. Die NAND-Schaltung 17OJ gibt ein mit dem Signal der Langsamtaktlogik 154 zusammenfallendes Logisch-"O"-Signal jedesmal ab, wenn der von den Latchs 17OB bis 17OF gebildete Zähler zurückgestellt wird. Das Ausgangssignal der NAND-Schaltung 17OJ geht einem Eingang einer NAND-Schaltung 17OK zu, deren anderer Eingang mit dem Q-Ausgangssignal des Latch 169A der Austastlogik 169 beaufschlagt wird. Der Ausgang der NAND-Schaltung 17OK ist mit dem Rückstelleingang eines Latch 17OL verbunden. Der Dateneingang des Latch 17OL wird mit der Batteriespannung oder · dem Signal logisch "1" beaufschlagt. Der Takteingang des Latch 17OL ist mit dem Ausgang einer NOR-Schaltung 17OM
030021/0733
verbunden, an deren einem Eingang das MESS-Signal von der analogen Schaltungsstufe 42 und an deren anderem Eingang das Signal vom Ausgang einer NOR-Schaltung 19OA der Bedarfslogik 190 anliegt. Normalerweise steht der Ausgang der NOR-Schaltung 19OA auf logisch "0", wodurch die NOR-Schaltung 17OM entsperrt wird.
Das Q-Ausgangssignal des Latch 17OL geht zum einen Eingang der NAND-Schaltung 17OI. An dem anderen Eingang der NAND-Schaltung 1701 liegt das vom Q-Ausgang des Latch 164A kommende Signal der Nachladelogik 164 an. Die NAND-Schaltung 17OI gibt an ihrem Ausgang ein Logisch-"1"-Signal zum Rückstellen des Reversionszählers immer dann ab, wenn entweder das Latch 17OL infolge der Anlieferung eines Meßsignals gesetzt wird, oder wenn auf Grund der Anlieferung eines Signals der Impulsbreitenlogik 186 ein Nachladesignal von der Nachladelogik 164 kommt, oder wenn ein natürlicher Herzschlag ermittelt wird.
Der Q-Ausgang des Latch 17OL ist an den Takteingang des Latch 17OA angeschlossen. Der Dateneingang des Latch 17OA steht mit dem Ausgang einer NAND-Schaltung 17ON in Verbindung, an deren einem Eingang das Ausgangssignal der NOR-Schaltung 17OH und an deren anderem Eingang das Ausgangssignal des Refraktärlogiklatch 168H anliegt. Der Setzeingang des Latch 17OA wird mit dem Signal der Nachladelogik 164 vom Q-Ausgang des Nachladelatch 164A beauf-
• 030021/0733
schlagt. Jedesmal, wenn ein künstlicher Schlag angeliefert oder natürliche Aktivität ermittelt wird und die Nachladelogik 164 für das Nachladesignal sorgt, wird das Latch 170A zwangsweise gesetzt, so daß sein Q-Ausgang auf logisch "1" springt, während der Q-Ausgang auf logisch "O" übergeht. Das Latch 17OA kann nur dadurch zurückgestellt werden, daß das Dateneingangssignal von der NAND-Schaltung 17ON logisch "O" wird, bevor über die NOR-Schaltung 17OM das Signal MESSEN angeliefert wird, um das Latch 17OL zu setzen. Damit der Dateneingang des Latch 17OA auf logisch "O" geht, müssen beide Eingangssignale der NAND-Schaltung 17ON auf logisch "1" stehen. Der aus den Latchs 17OB bis 17OF bestehende Reversionszähler muß daher über die 212-ms-Zeitspanne hinweg gezählt haben; außerdem muß das Latch 168H der Refraktärlogik auf Grund des Ablaufs der gewählten Refraktärdauer gesetzt sein. Wenn nach Ablauf dieser Zeitspannen das Signal MESSEN vom Meßverstärker der analogen Schaltungsstufe 42 angeliefert wird, wird das Latch 17OL gesetzt, so daß sein Q-Ausgang auf logisch "1" springt. Dies taktet seinerseits das Signal logisch "O" von der NAND-Schaltung 17ON in das Latch 17OA ein, so daß dessen Ausgang Q auf logisch "O" übergeht, während sein Q-Ausgang auf logisch "1" springt. Das Q-Ausgangssignal des Latch 17OA geht zu der Hystereselogik 174 und stellt deren Latch 174H und 174J in der zuvor erläuterten Weise zurück.
030021/0733
29U595
Was die Reversions- und Meßrückstellogik 170 anbelangt, ist festzuhalten, daß bei Auswahl der NAND-Schaltung 168D der Refraktärlogik 168 durch den Code des Refraktarteiis des Speichers 140 das Latch 168H immer gesetzt ist und nur die 220-ms-Zeit des Reversionszählers 17OD die Refraktärdauer steuern würde. Infolgedessen wäre eine Refraktdrdauer von 22O ms ausgewählt. Wird mittels des Codes des Refraktarteiis des Speichers 14ü eine unendliche Refraktärdauer gewählt, kann das Latch 168H nie gesetzt werden; infolgedessen kann das Ausgangssignal der NAND-Schaltung 17ON nie zu logisch "O" werden. In diesem Fall läßt sich das Latch 17OA nie zurückstellen, um das Erfassen von natürlicher Herzaktivität anzuzeigen. Dementsprechend arbeitet der Impulsgenerator 16 im asynchronen Betrieb.
Falls natürliche Herzaktivität ermittelt wird, bevor die 22O-ms-2eitdauer des von den Latchs 17OB bis 17OF gebildeten Reversionszählers abgelaufen ist, wird der Reversionszähler zurückgestellt; es wird eine weitere Zeitspanne von 212 ms erforderlich. Dieses Merkmal wird wichtig, wenn der Meßverstärker der analogen Schaltungsstufe 42 ein kontinuierliches Störsignal ermittelt. Falls dieses kontinuierliche Störsignal eine Frequenz von mehr als etwa 5 Hz hat, wird der von den Latchs 17OB bis 17OF gebildete Reversionszähler ständig zurückgestellt; er kann daher die Zeitspanne von 212 ms nie auszählen. Infolgedessen gibt die NOR-Schaltung 17OH nie ein Signal logisch "1"
030021/0733
ab, das es der NAND-Schaltung 17ON gestattet, ein Logisch-"0"-Signal anzuliefern. Der Impulsgenerator 16 arbeitet daher im asynchronen Betrieb, oder er wird auf den asynchronen Betrieb durch das Vorhandensein des kontinuierlichen externen Störsignals zurückgeschaltet.
Das in Fig. 6M veranschaulichte R-Synchron-Gatter 176 weist die NAND-Schaltung 176A, die NOR-Schaltung 176B und die ODER-Schaltung 176C auf, die jeweils mit zwei Eingängen und einem Ausgang versehen sind. Einer der Eingänge der NAND-Schaltung 176A und der NOR-Schaltung 176B ist mit dem Ausgang der ODER-Schaltung 1 76C verbunden, die mit dem R-Synchron-Teil des Speichers 140 und dem Q-Ausgang des Latch 188A der Verifizierimpulslogik 188 gekoppelt ist. Wenn der R-Synchron-Teil des Speichers 140 oder der Q-Ausgang des Latch 188A ein Signal logisch "1" bereitstellt, gibt die ODER-Schaltung 176C ein Logisch-"1"-Signal ab, das die NAND-Schaltung 176A entsperrt, wodurch der Impulsgenerator 16 veranlaßt wird, im R-Synchron-Betrieb zu arbeiten. Falls der R-Synchronteil des Speichers ein Logisch-"O"-Signal anliefert und das Latch 188A nicht gesetzt ist, wird die NOR-Schaltung 176B entsperrt, um den Impulsgenerator 16 im Bedarfsbetrieb arbeiten zu lassen. Der andere Eingang der NAND-Schaltung 176A ist mit dem Q-Ausgang des Latch 17OA der Reversionsund Meßrückstellogik 170 verbunden, wahrend der andere Eingang der NOR-Schaltung 176B an den Q-Ausgang des
030021/0733
ORiGiNAL INSPECTED
29U595
Latch 17QA angeschlossen ist. Wenn die NAND-Schaltung 176A entsperrt wird, wird der R-Synchron-Betrieb programmiert. Jedesmal, wenn ein Signal MESSEN angeliefert wird, wird das Latch 170A gesetzt; von der NAND-Schaltung 176A geht ein Logisch-"O"-Signal an die NAND-Schaltung 18OG der digitalen Ratenbegrenzerlogik 180, so daß ein Herzreizimpuls in der zuvor erläuterten Weise abgegeben wird. Wenn andererseits die NOR-Schaltung 176B durch ein Logisch-"O"-Signal von dem R-Synchron-Teil des Speichers 140 entsperrt wird, das kennzeichnend für einen Bedarfsbetrieb ist, wird bei jedem Setzen des Latch 178A auf Grund des Erfassens von natürlicher Herzaktivität ein Logisch-"1"-Signal von der NOR-Schaltung 17OB an das Latch 187A der Nachresynchronisierlogik gegeben. Dadurch wird das Nachladesignal angeliefert, das den langsamen Zähler 156 zurückstellt; es beginnt eine Auszählperiode für einen neuen Impuls. Wenn das Latch 188A gesetzt wird, treten der zusätzliche Verifizierimpuls und der diesem vorausgehende Impuls im R-Synchron-Betrieb auf, um zu gewährleisten, daß keine Impulsgabe im vulnerablen Teil des Herzzyklus erfolgt.
Die in Fig. 61 veranschaulichte Bedarfslogik 190 weist die mit sechs Eingängen versehene NOR-Schaltung 19OA, eine mit zwei Eingängen versehene NOR-Schaltung 19OB, ein Latch 19OC und einen Inverter 19OD auf. Die Bedarfslogik 190 hat die Aufgabe, die Betriebsart des Schritt-
030021/0733
machers während des Schließens des Zungenschalters 46 zu steuern. Normalerweise arbeitet der Impulsgenerator 16 bei geschlossenem Zungenschalter 46 im asynchronen Betrieb. In gewissen Situationen, insbesondere dann, wenn ein Arzt den Schrittmacher ständig programmiert, um gewisse diagnostische Tests durchzuführen, kann es erwünscht sein, den Impulsgenerator 16 im Bedarfsbetrieb zu betreiben. Außerdem soll der Impulsgenerator 16 im Bedarfsbetrieb immer dann betrieben werden, wenn gewisse Parameter programmiert werden, beispielsweise EMPFINDLICHKEIT, R-SYNCHRON und REFRAKTAR im temporären Betrieb, weil diese Parameter vom richtigen Funktionieren des Meßverstärkers abhängen.
Dem Dateneingang des Latch 19OC geht das Ausgangssignal von der Stufe 132-8 des Zwischenspeichers 132 oder mit anderen Worten das niedrigstwertige Bit des Datenteils des Programmierwortes zu. Das Ausgangssignal der NAND-Schaltung 132L1 das den permanenten BEDARFS-Parameter darstellt, läuft über den Inverter 190 D zum Takteingang des Latch 19OC. Das Q-Ausgangssignal des Zungenschalterlatch 159A der Zungenschalterlogik 159 geht an den Setzeingang des Latch 19OC und den einen Eingang der NOR-Schaltung 19OA. Das Q-Ausgangssignal des Latch 19OC wird dem einen Eingang der NOR-Schaltung 19OA zugeführt. Das Ausgangssignal der Stufe 132-8 des Zwischenspeichers 132 geht gleichfalls einem Eingang der NOR-Schaltung 19OB zu. Das
030021/0733
andere Eingangssignal der NOR-Schaltung 19OB kommt von dem Ausgang der NAND-Schaltung 138BB der Parameterdecodierlogik 138; es handelt sich dabei um das temporäre BEDARFS-Parameterausgangssignal. Das Ausgangssignal der NOR-Schaltung 19OB geht als drittes Eingangssignal an die NOR-Schaltung 19OA. Die anderen drei Eingänge der NOR-Schaltung 19OA werden mit dem temporären REFRAKTAR-Signal, dem temporären EMPFINDLICHKEITS-Signal und dem temporären R-SYNCHRON-Signal beaufschlagt, die von der Parameterdecodierlogik 138 über Inverter des Speichers 140 kommen.
Wenn im Betrieb der Zungenschalter 46 in der normalerweise offenen Stellung steht, liegt der Ausgang der NOR-Schaltung 19OA auf logisch "O", wodurch die NOR-Schaltung 17OM der Reversions- und Meßrückstellogik 17O entsperrt gehalten wird. Wenn der Zungenschalter 46 scnließt und das Latch 159A gesetzt wird, so daß dessen Q-Ausgang auf logisch "O" springt, gibt die NOR-Schaltung 19OA ein Logisch-"1"-Signal ab, wenn alle anderen ihm zugeführten Signale auf logisch "O" liegen. Dies ist normalerweise der Fall, es sei denn, einer der Parameter RE-FRAKTAR, EMPFINDLICHKEIT oder R-SYNCHRON ist im temporären Betrieb programmiert, so daß die Signale temporär REFRAKTÄR, temporär EMPFINDLICHKEIT und temporär R-SYN-CHRON zu logisch "1" werden. Auch wenn der temporäre BEDARFS-Parameter programmiert wird und das achte Daten-
030021/0733
bit logisch "O" ist, was den Bedarfsbetrieb anzeigt, gibt die NOR-Schaltung 19OB ein Logisch-"1"-Signal ab. Das Ausgangssignal der NOR-Schaltung 19OA wird infolgedessen zu logisch "O". Wenn der permanente BEDARFS-Parameter programmiert wird und das achte Datenbit eine logische "O" ist, was einen Bedarfsbetrieb erkennen läßt, wird das Latch 19OC zurückgestellt. Dadurch springt dessen Q-Aus-, gang auf logisch "1", was seinerseits bewirkt, da3 der Ausgang der NOR-Schaltung 19OA auf logisch "O" übergeht.
Das Programmieren der permanenten Bedarfsfunktion stellt in Wirklichkeit nur einen semipermanenten Zustand dar, weil es so lange dauert, wie der Zungenschalter geschlossen ist, während die permanante Programmierung von anderen Parametern andauert, bis diese nachfolgend geändert werden.
Die in Fig. 6M gezeigte Zungenschalterlogik 159 umfaßt das Latch 159A und den Inverter 159B. Das Zungenschaltersignal, das normalerweise bei offenem Zungenschalter 46 eine logische "O" und bei geschlossenem Zungenschalter 46 eine logische "1" ist, wird dem Dateneingang des Latch 159A und über den Inverter 159B dem Rückstelleingang des Latch 159A zugeführt. Der Takteingang des Latch 159A ist an den Ausgang des Inverters 169F der Austastlogik 169 angeschlossen. Das Latch 159A der Zungenschalterlogik wird daher jedesmal getaktet, wenn ein Reizim-
030021/0733
puls angeliefert werden soll oder ein natürlicher Herzschlag ermittelt wird. Wenn der Zungenschalter 46 geschlossen wird, wird das Latch 159A in den gesetzten Zustand getaktet, so daß sein Q-Ausgang auf logisch "1" übergeht, während der Q-Ausgang auf logisch "0" springt. Wenn der Zungenschalter 46 offen ist, wird das Latch 159A über den Inverter 159B sofort zurückgestellt.
030021/0733
-Ail·
Leerseite

Claims (9)

PATENTANWALT DIPL.-ING. CERHAP.Ü SCHWAN ELFENSTRASSE 31 ■ D-SOOO MÜNCHEN »3 Ansprüche
1. Digital gesteuerter, implantierbarer Herzschrittmacher-Impulsgenerator mit zwei Ausgangsanschlüssen, von denen mindestens einer an eine Leitung anschließbar ist, an die zum Reizen des Herzens ein Ausgangssignal in Form einer Folge von elektrischen Impulsen mit definierter Rate (Folgefrequenz) geht, von denen jeder eine definierte Impulsenergie hat, und mit einer digitalen Steu- - ervorrichtung, die einen Taktgeber, mittels dessen eine Zähleinrichtung mit einem auszuzählenden Taktsignal beaufschlagbar ist und eine Decodiereinrichtung zur Abgabe des Ausgangssignals an die Ausgangsanschlüsse bei Erreichen eines bestimmten Zuhlwertes durch den Zähler aufweist, gekennzeichnet durch einen Testsignalgenerator (46, 159), der auf ein dem Impulsgenerator von einer externen Quelle (14) zugeführtes externes Signal hin mit der Abgabe eines Testsignals anspricht, und durch eine Sicherheitsabstandseinrichtung (16O), die auf das Testsignal ansprechend ein Sicherheitsabstandssignal an die digitale Steuervorrichtung gibt, die ihrerseits auf das Sicherheitsabstandssignal hin eine vorgegebene Anzahl von Ausgangssignalimpulsen mit einer von der definierten Rate abweichenden Rate abgibt
030021/0733
FtRNSMUCHEIl: 019/MlIOM · KABU: ELtCTIlICPATENT MÜNCHEN
ORIGINAL INSPECTED
" 2 " 29U595
und die Impulsenergie mindestens eines Impulses der vorgegebenen Anzahl von Impulsen ändert.
2. Herzschrittmacher-Impulsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß mittels der Sicherheitsabstandseinrichtung (160) ein Ratensteuersignal anlieferbar ist, das auf einem ersten oder einem zweiten logischen Pegel liegt, und daß die Decodiereinrichtung (152, 172) auf das Ratensteuersignal ansprechend die Impulse bei auf dem ersten Pegel liegendem Ratensteuersignal mit der definierten Rate und bei auf dem zweiten Pegel liegendem Ratensteuersignal mit einer über der definierten Rate liegenden Rate abgibt.
3. Herzschrittmacher-Impulsgenerator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mittels der Sicherheitsabstandseinrichtung (16O) ein Impulsenergiesteuersignal anlieferbar ist, das auf einem ersten oder einem zweiten logischen Pegel liegt, und daß der Taktgeber (158) auf das Impulsenergiesteuersignal ansprechend Taktsignale bei auf dem ersten Pegel liegendem Impulsenergiesteuersignal mit einer ersten Frequenz und bei auf dem zweiten Pegel liegendem Impulsenergiesteuersignal mit einer zweiten höheren Frequenz abgibt.
030021/0733
4. Herzschrittmacher-Impulsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Sicherheitsabstandseinrichtung einen zweiten Zahler ('16OF, 16OG) zum Zahlen von mit den Ausgangssignalen verknüpften Signalen und eine auf den Zählwert des zweiten Zahlers ansprechende Einrichtung (16OH) aufweist, die während der Anlieferung des einen der vorgegebenen Anzahl von Impulsen des Ausgangssignals das Impulsenergiesteuersignal mit dem zweiten Pegel und sonst das Impulsenergiesteuersignal mit dem ersten Pegel abgibt.
5. Herzschrittmacher-Impulsgenerator nach Anspruch 4, dadurch gekennzeichnet, daß die digitale Steuervorrichtung eine Einrichtung (164) aufweist, die im Anschluß an das Ende des Ausgangssignals ein Taktsignal anliefert, das zum Zählen an den zweiten Zähler (16OF, 16OG) geht, und daß der zweite Zähler im zurückgestellten Zustand gehalten ist, bis das Testsignal angeliefert und nachdem die vorgegebene Anzahl von Impulsen des Ausgangssignals abgegeben ist.
6. Herzschrittmacher-Impulsgenerator nach Anspruch 5, dadurch gekennzeichnet, daß der zweite Zähler (16OF,16OG) mehrere zurückstellbare bistabile Schaltungen aufweist, von denen jede eine Stufe des zweiten Zählers bildet, und daß eine zweite Decodiereinrichtung zur Anlieferung
030021/0733
29U595
des Impulsenergiesteuersignals während der Abgabe eines Impulses des Ausgangssignals und nach Zählen des zweiten Zählers bis zu einem bestimmten Wert vorgesehen ist.
7. Herzschrittmacher-Impulsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Taktgeber einen Festfrequenzoszillator zur Anlieferung eines festfrequenten Impulssignals und eine mit dem festfrequenten Signal beaufschlagte Frequenzteilerlogik aufweist, die einen Impuls für jede Divisoranzahl von ihr zugeführten Impulsen abgibt und eine Einrichtung aufweist, mittels deren auf das Impulsenergiesteuersignal hin die Divisoranzahl entsprechend dem Pegel des Impulsenergiesteuersignals änderbar ist.
8. Herzschrittmacher-Impulsgenerator nach Anspruch 2, dadurch gekennzeichnet, daß die Sicherheitsabstandseinrichtung einen zweiten Zähler zum Zählen von mit den Ausgangssignalen verknüpften Signalen und eine auf den Zählwert des zweiten Zählers ansprechende Einrichtung zum Anliefern des Ratensteuersignals von einem auf die Abgabe des Ausgangssignals nach dem Testsignal folgenden Zeitpunkt bis zur Abgabe der vorgegebenen Anzahl der Ausgangsimpulse aufweist.
030021/0733
9. Herzschrittmacher-Impulsgenerator nach Anspruch 8, dadurch gekennzeichnet, daß die digitale Steuervorrichtung eine Einrichtung aufweist, die im Anschluß an das Ende des Ausgangssignals ein Taktsignal anliefert, das zum Zählen an den zweiten Zähler geht, und daß der zweite Zähler im zurückgestellten Zustand gehalten ist, bis das Testsignal angeliefert und nachdem die vorgegebene Anzahl von Impulsen des Ausgangssignals abgegeben ist.
030021/0733
DE19792944595 1978-11-06 1979-11-05 Digital gesteuerter, implantierbarer herzschrittmacher-impulsgenerator Ceased DE2944595A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/958,090 US4273132A (en) 1978-11-06 1978-11-06 Digital cardiac pacemaker with threshold margin check

Publications (1)

Publication Number Publication Date
DE2944595A1 true DE2944595A1 (de) 1980-05-22

Family

ID=25500586

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792944595 Ceased DE2944595A1 (de) 1978-11-06 1979-11-05 Digital gesteuerter, implantierbarer herzschrittmacher-impulsgenerator

Country Status (7)

Country Link
US (1) US4273132A (de)
EP (1) EP0011937B1 (de)
JP (1) JPS5566373A (de)
AU (1) AU527187B2 (de)
CA (1) CA1149468A (de)
DE (1) DE2944595A1 (de)
FR (1) FR2440750B1 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729376A (en) * 1985-05-28 1988-03-08 Cordis Corporation Cardiac pacer and method providing means for periodically determining capture threshold and adjusting pulse output level accordingly
GB2214813A (en) * 1988-01-14 1989-09-13 Stuart Charles Webb Rate-responsive pacemaker
DE68927447T2 (de) * 1988-02-17 1997-04-03 Stuart Charles Webb Frequenz-empfindlicher Herzschrittmacher
US5105809A (en) * 1990-08-23 1992-04-21 Cardiac Pacemakers, Inc. System and method for evaluating lead defibrillation requirements of an implanted device without repeated fibrillation induction
JPH0564892U (ja) * 1992-02-03 1993-08-27 株式会社河合楽器製作所 電子楽器の電源制御装置
US5292342A (en) * 1992-05-01 1994-03-08 Medtronic, Inc. Low cost implantable medical device
US5391188A (en) * 1992-05-01 1995-02-21 Medtronic, Inc. Low cost implantable medical device
US5345362A (en) * 1993-04-29 1994-09-06 Medtronic, Inc. Portable computer apparatus with articulating display panel
US5324315A (en) * 1993-08-12 1994-06-28 Medtronic, Inc. Closed-loop downlink telemetry and method for implantable medical device
DE4329898A1 (de) * 1993-09-04 1995-04-06 Marcus Dr Besson Kabelloses medizinisches Diagnose- und Überwachungsgerät
AU673109B2 (en) 1993-12-09 1996-10-24 Medtronic, Inc. Cardiac pacemaker with triggered magnet modes
US6249703B1 (en) 1994-07-08 2001-06-19 Medtronic, Inc. Handheld patient programmer for implantable human tissue stimulator
US6083248A (en) 1995-06-23 2000-07-04 Medtronic, Inc. World wide patient location and data telemetry system for implantable medical devices
US5683432A (en) * 1996-01-11 1997-11-04 Medtronic, Inc. Adaptive, performance-optimizing communication system for communicating with an implanted medical device
US6216038B1 (en) 1998-04-29 2001-04-10 Medtronic, Inc. Broadcast audible sound communication of programming change in an implantable medical device
US5891180A (en) * 1998-04-29 1999-04-06 Medtronic Inc. Interrogation of an implantable medical device using audible sound communication
US6450172B1 (en) 1998-04-29 2002-09-17 Medtronic, Inc. Broadcast audible sound communication from an implantable medical device
US6070102A (en) 1998-04-29 2000-05-30 Medtronic, Inc. Audible sound confirmation of programming an implantable medical device
US6082367A (en) * 1998-04-29 2000-07-04 Medtronic, Inc. Audible sound communication from an implantable medical device
US6370433B1 (en) 1998-04-29 2002-04-09 Medtronic, Inc. Interrogation of an implantable medical device using broadcast audible sound communication
US6061594A (en) * 1998-07-29 2000-05-09 Cardiac Pacemakers, Inc. Algorithm for automatically checking the pacing safety margin in cardiac pacing systems
US6644321B1 (en) 1999-10-29 2003-11-11 Medtronic, Inc. Tactile feedback for indicating validity of communication link with an implantable medical device
US6411851B1 (en) 1999-11-04 2002-06-25 Medtronic, Inc. Implantable medical device programming apparatus having an auxiliary component storage compartment
US6473649B1 (en) 1999-12-22 2002-10-29 Cardiac Pacemakers, Inc. Rate management during automatic capture verification
US6868288B2 (en) * 2000-08-26 2005-03-15 Medtronic, Inc. Implanted medical device telemetry using integrated thin film bulk acoustic resonator filtering
US6535766B1 (en) 2000-08-26 2003-03-18 Medtronic, Inc. Implanted medical device telemetry using integrated microelectromechanical filtering
US6904316B2 (en) * 2001-11-06 2005-06-07 Cardiac Pacemakers, Inc. Cardiac rhythm management system with maximum tracking rate (MTR) hysteresis
DE60316050T2 (de) * 2003-10-27 2008-05-29 St. Jude Medical Ab Vorrichtung zur anpassung der sensitivität eines implantierbaren medizinprodukts
AU2019398172B2 (en) 2018-12-12 2024-02-15 Battelle Memorial Institute Electrical stimulation devices and systems for safely operating such devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3517663A (en) * 1968-04-15 1970-06-30 Gen Electric Threshold analyzer for an implanted heart stimulator
US3618615A (en) * 1969-09-02 1971-11-09 Medtronic Inc Self checking cardiac pacemaker
US3833005A (en) * 1971-07-26 1974-09-03 Medtronic Inc Compared count digitally controlled pacemaker
DE2417800A1 (de) * 1973-04-16 1975-02-27 David Lee Bowers Schwellwert-abtastanlage fuer die stimulation eines physiologischen systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK124860B (da) * 1969-07-11 1972-12-04 Rcvsing C As Pacemaker.
US3635224A (en) * 1970-02-10 1972-01-18 American Optical Corp Safe rate pacer
US3837348A (en) * 1972-01-10 1974-09-24 American Optical Corp Externally-controlled implantable cardiac-pacer capture margin testing apparatus and method
US3774619A (en) * 1972-01-10 1973-11-27 American Optical Corp Source testing cardiac pacer with source-independent rate circuitry and disabling means therefor
DE2217400A1 (de) * 1972-04-11 1973-10-25 Siemens Ag Herzschrittmacher
JPS52111296A (en) * 1976-03-10 1977-09-17 Mirousuki Meechiisuraafu Instruction auricle cardioscope
US4095603A (en) * 1976-12-17 1978-06-20 Cordis Corporation Cardiac pacer employing discrete frequency changes
US4124031A (en) * 1977-06-09 1978-11-07 Vitatron Medical B.V. Programmable pacer
US4132233A (en) * 1977-06-13 1979-01-02 Medtronic, Inc. Digital cardiac pacer
IT1156826B (it) * 1977-06-17 1987-02-04 Medcor Inc Pacemaker impiantabile con caratteristiche selettivamente variabili
DE2828127A1 (de) * 1978-02-24 1979-08-30 Cardiac Pacemakers Herzschrittmacher
IT1118131B (it) * 1978-07-20 1986-02-24 Medtronic Inc Perfezionamento nei pacemaker cardiaci multi-modo adattabili impiantabili

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3517663A (en) * 1968-04-15 1970-06-30 Gen Electric Threshold analyzer for an implanted heart stimulator
US3618615A (en) * 1969-09-02 1971-11-09 Medtronic Inc Self checking cardiac pacemaker
US3833005A (en) * 1971-07-26 1974-09-03 Medtronic Inc Compared count digitally controlled pacemaker
DE2417800A1 (de) * 1973-04-16 1975-02-27 David Lee Bowers Schwellwert-abtastanlage fuer die stimulation eines physiologischen systems

Also Published As

Publication number Publication date
EP0011937A2 (de) 1980-06-11
JPH0160266B2 (de) 1989-12-21
EP0011937B1 (de) 1985-01-30
FR2440750B1 (fr) 1987-08-07
AU527187B2 (en) 1983-02-17
US4273132A (en) 1981-06-16
FR2440750A1 (fr) 1980-06-06
CA1149468A (en) 1983-07-05
JPS5566373A (en) 1980-05-19
AU5239179A (en) 1980-05-15
EP0011937A3 (en) 1981-01-07

Similar Documents

Publication Publication Date Title
DE2944595A1 (de) Digital gesteuerter, implantierbarer herzschrittmacher-impulsgenerator
DE2944573A1 (de) Programmierbares medizinisches geraet
DE2944597A1 (de) Programmierbarer herzschrittmacherimpulsgenerator
DE2944596A1 (de) Programmierbarer herzschrittmacher- impulsgenerator
US4401120A (en) Digital cardiac pacemaker with program acceptance indicator
US4253466A (en) Temporary and permanent programmable digital cardiac pacemaker
DE3245835A1 (de) Tachykardie-kontrollschrittmacher mit verbesserter feststellanordnung des endes einer tachykardie
US4276883A (en) Battery monitor for digital cardiac pacemaker
DE2944572A1 (de) Digitaler herzschrittmacher
DE2944615A1 (de) Programmierbarer herzschrittmacherimpulsgenerator
DE2944618A1 (de) Programmierbares, implantierbares medizinisches geraet
DE2944544A1 (de) Digitaler herzschrittmacherimpulsgenerator
US4515159A (en) Digital cardiac pacemaker with rate limit means
DE2944617A1 (de) Fuer bedarfs- und asynchronbetrieb programmierbarer herzschrittmacher
DE2944635A1 (de) Implantierbares, programmierbares medizinisches geraet
DE2944574A1 (de) Herzschrittmacherimpulsgenerator mit taktgeber
DE2944543A1 (de) Programmierbares medizinisches geraet
DE2944636A1 (de) Impulsgenerator fuer medizinische geraete
DE2944637A1 (de) Programmierbares medizinisches geraet
DE2944616A1 (de) Impulsgenerator fuer medizinische geraete
EP0077806B1 (de) Herzschrittmacher
EP0077808A1 (de) Herzschrittmacher.
WO1982003782A1 (en) Pacemaker
DE69535179T2 (de) Eingebettete datenverbindung und zugehöriges protokoll
EP0077799A1 (de) Herzschrittmacher.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection