DE3002742C2

DE3002742C2 - Einrichtung zum Umsetzen eines Analogsignals in ein Digitalsignal

Info

Publication number: DE3002742C2
Application number: DE3002742A
Authority: DE
Inventors: Kazuo Ibaraki Kato; Shigeo Nakaminato Kuboki; Nobuaki Hitachi Miyakawa
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1979-01-26
Filing date: 1980-01-25
Publication date: 1985-07-18
Also published as: DE3002742A1; US4527148A; JPS6059772B2; JPS55100740A

Description

Die Erfindung betrifft eine Einrichtung zum Umsetzen eines Analogsignals in ein Digitalsignal in einer einem jeweils gewählten Verstärkungsfaktor entsprechenden Verstärkungsbetriebsart, umfassend:

(a) eine Verstärkungsfaktor-Einstelleinrichtung zum Voreinstellen der Verstärkungsbetriebsart;

(b) einen sukzessiv approximierenden Analog-Digital-Umsetzer, der ein demselben zugeführtes Analogsignal in ein Digitalsignal umsetzt, dessen Ziffern von der Ziffer für die höhere Ordnung aus zu der Ziffer für die niedrigere Ordnung durch aufeinanderfolgenden Vergleich des Analogsignals mit Bezugssignalen unterschiedlicher Höhen aufeinanderfolgend bestimmt werden;

(c) einen Verstärker mit veränderbarem Verstärkungsfaktor zum Verstärken des Analogsignals, der so geschaltet fet, daß er das verstärkte Analogsignal an den sukzessiv approximierenden Analog-Digital-Umsetzer gibt; und

(d) eine Entscheidungseinrichtung, welche auf die Werte einer vorbestimmten Anzahl von Ziffern höherer Ordnung des Digitalsignals anspricht, die während des Vorgangs der Analog-Digital-Umsetzung des verstärkten Analogsignals von dem sukzessiv approximierenden Analog-Digital-Umsetzer erhalten worden sind und aufgrund der Werte der Ziffern bestimmt, ob der Verstärkungsfaktor des Verstärkers geändert werden soll oder nicht, wobei die Anzahl der Ziffern durch die Betriebsart bestimmt ist, die von der Verstärkungsfaktor-Einstelleinrichtung voreingestellt ist

Diese Einrichtung, der analoge Eingangssignale mit unterschiedlichen Pegeln zugeführt werden, setzt die Eingangssignale in digitale Signale um, nachdem sie von der Einrichtung in einen ihrem jeweiligen Pegel entsprechenden Ausmaß verstärkt worden sind.

Bei einer derartigen Einrichtung zum Umsetzen eines Analogsignals, die über eine Schnittstelle an eine Datenverarbeitungseinrichtung angeschlossf_;i ist und dazu dient, analoge Eingangssignale, die sich bezüglich ihres Pegels unterscheiden, in digitale Signale umzusetzen, welche zur Verarbeitung durch die Datenverarbeitungseinrichtung geeignet sind, werden die Eingangssignale in digitale Signale umgesetzt, nachdem sie mitteis eines Verstärkers bei einem Verstärkungsgrad verstärkt worden sind, der entsprechend den zugehörigen Bereichen der Eingangssignalpegel variabel ist, um den dynamischen Bereich des Systems für verschiedene Eingangssignale zu erweitern.

Zu einer bekannten Einrichtung, die diese Aufgabe erfüllt, gehören ein mit variabler Verstärkung arbeitender Verstärker, dessen Verstärkungsgrad nach Bedarf auf einen der Werte 2°, 2¹, 2² usw. bis 2^N eingestellt wird, wobei N eine positive ganze Zahl ist, sowie ein Mikroprozessor zum Ermitteln des optimalen Verstärkungsfaktors, welcher dem Pegelbereich jedes der Eingangssignale entspricht; hierbei wird der Verstärkungsfaktor des Verstärkers durch eine Regelschaltung entsprechend dem durch den Mikroprozessor ermittelten optimalen Wert geregelt, so daß ein Betrieb mit automatischer Verstärkungsregelung möglich ist Eine solche Einrichtung ist z. B. in der Arbeit mit dem Titel »What to look for in an analog input/output boards« von Norman Bernstein in »Electronics«, 19. Januar 1978, S. 113 bis 119, beschrieben. Eine mit automatischer Verstärkungsregelung arbeitende derartige Einrichtung bietet insofern Vorteile, als die sich bezüglich ihrer Pegelbereiche unterscheidenden Eingangssignale im wesentlichen mit der gleichen Genauigkeit einer Analog-Digital-Umsetzung unterzogen werden. Da zu dem Analog-Digital-Umsetzungsprozeß für jedes Eingangssignal Arbeitsschritte gehören, die dazu dienen, den Verstärkungsfaktor des Verstärkers auf 1 einzustellen, damit der Pegelbereich des Eingangssignals ermit^lt werden kann, um den optimalen Verstärkungsfaktor mit Hilfe des Mikroprozessors entsprechend dem aus dem so erhaltenen digitalen Signal gewonnen Pegelbersich zu ermitteln, damit der Verstärkungsfaktor mit Hilfe der Regelschaltung auf den durch den Mikroprozessor bestimmten optimalen Wert eingestellt und das Eingangssignal erneut einer Analog-Digital-Umsetzung unterzogen werden kann, ergibt sich neben dem genannten Vorteil jedoch der Nachteil, daß für die Analog-Digital-Umsetzung jedes Eingangssignals eine erheblieh längere Zeit benötigt wird, wodurch sich der Wirkungsgrad der Einrichtung verringert.

Die neuere Entwicklung des bei integrierten Schaltkreisen angewendeten Großintegrationsverfahrens hat es ermöglicht, den Analog-Digital-Umsetzerteil und die Regelschaltung in einem hybriden integrierten Schaltkreis oder einem einzigen groß^:ntegrierten Chip zu vereinigen. Außerdem steht ein solches analoges Eingabe/Ausgabe-System als handelsübliche standardisierte steckbare Baueinheit zur Verfügung. Bei der vorstehend genannten Einrichtung mit automatischer Verstärkungsregelung ist jedoch die Regelschaltung sehr kompliziert aufgebaut, und sie muß als gesonderte Einheit ausgebildet werden, obwohl der Analog-Digital-Umsetzerteil in Form eines einz;gen großintegrierten Chips hergestellt ist. Schließlich muß man eine Vielfachleitung-Schnittstelle zwischen dem Mikroprozessor und der Regelschaltung vorgesehen, wenn eine Schalttafel vorhanden ist, und daher ist gewöhnlich die Durchführung komplizierter Arbeiten erforderlich, um die benötigten Verbindungen herzustellen, und die Schalttafel nimmt beim Zusammenbau der erwähnten Einrichtung einen großen Raum ein.

Insbesondere ist eine Einrichtung der eingangs genannten Art aus dem »Data Acquisition Handbook« von National Semiconductor 1978,Seiten 5-1 bis4-14 sowie Seiten 2-19 bis 2-28 und der DE-AS 17 62 846 bekannt. In dieser Einrichtung geschieht das Umsetzen eines Analogsignals in ein Digitalsignal in den folgenden Ablaufschritten I bis VI oder I bis IV und VI:

I Zunächst beginnt in sukzessiver Approximation eine Analog-Digital-Umsetzung, bei der das Bit mit dem höchsten Stellenwert oder die Bits mit den beiden höchsten Stellenwerten bestimmt werden.

II Im nächsten Ablaufschritt'wird ermittelt, ob das Bit mit dem höchsten Stellenwert oder die beiden Bits mit den höchsten Stellenwerten bestimmt worden sind oder nicht.

III Falls das Bi? mit dem höchsten Stellenwert oder die beiden Bits mit den höchsten Stellenwerten bestimmt worden sind, wird im nächsten Ablaufschritt die Frag;e entschieden, ob es erforderlich ist, den Verstärkungsfaktor zu ändern, cc'er ob das nicht erforderlich ist.

IV Im nächsten Ablaufschritt wird ermittelt, ob das Bit mit dem höchsten Stellenwert oder das Bit mit dem nächsthöchsten Stellenwert »I« oder »0« ist.

V Wenn im Ablaufschritt IV festgestellt wird, daß das Bit mit dem höchsten Stellenwert oder das Bit mit dem nächsthöchsten Stellenwert »0« ist, dann wird nun der Verstärkungsfaktor geändert.

VI Wenn dagegen im Ablaufschritt IV festgestellt wird, daß das Bit mit dem höchsten Steilenwert oder das Bit mit dem zweithöchsten Stellenwert »1« ist, dann erfolgt sofort der Übergang in den vorliegenden Ablaufschritt, in den auch der Ablaufschritt V übergeht: Es wird der Befehl zum Rückstellen und zum erneuten Beginnen der aufeinanderfolgenden Analog-Digital-Umsetzung gegeben.

ίο Diese Ablaufschritte, die der Literaturstelle »Data Acquisition Handbook« zu entnehmen sind, dürften auch in der Einrichtung nach der DE-AS 17 62 846 so ausgeführt werden, obwohl sie in dieser Druckschrift nicht beschrieben sind. Im einzelnen wird bei der Einrichtung nach der letzteren Druckschrift ein Analogsignal in ein codiertes Digitalsignal umgesetzt. Zu diesem Zweck wird der gesamte Amplitudenbereich des Analogsignals in acht Bereiche unterteilt, und jeder dieser Bereiche wird wiederum in acht Unterbereiche unterteilt. Um nun zu bestimmen, welcher Amplitudenbereich eines gegebenen Analogsignals vorliegt, wird die Amplitude des Analogsignals mit vorbestimmten Bezugswerten verglichen. Und um zu bestimmen, welcher Unterbereich des Analogsignals in Betracht kommt, ist ein Verstärker vorgesehen, dessen Verstärkungsfaktor veränderbar ist.
Ein wesentlicher Nachteil der bekannten Einrichtungen mit wählbarer Verstärkung, deren Funktion im

n_: :-. λ u j: ι »ü... .,_ aui e ι :.. ι i.. :_: * :_* ι „._l. j„_:_ j-o -ι:« ι ι— .-.._,., :* j;_Ä

ι ιιιιζιμ uuibti Ui^ isi/ni ei tauici teil nuiaui3\.iti ntc ciiaiaivtniatcit ui, ut,jtent utii in, uau uit. c7ifi3ctt.u1iQ3c.dt, uii.

im Durchschnitt dazu benötigt wird, einen Analogwert in eint.i Digitalwert umzusetzen, verhältnismäßig groß ist, weil die eigentliche Umsetzung erst dann beginnt, wenn der Verstärkungsbereich, der dem jeweiligen umzusetzenden Analogwert angemessen und für diesen Analogwert optimal ist, bestimmt und eingestellt worden ist. In allen Fällen, d. h. sowohl dann, wenn es sich als erforderlich erwiesen hat, den Verstärkungsfaktor zu verändern, als auch in den Fällen, in denen festgestellt wurde, daß der eingestellte Verstärkungsfaktor angemessen und optimal ist. wird der Analog-Digital-Umsetzer auf Null zurückgestellt und erneut mit der Umsetzung des Analogwerts begonnen, bis dieser vollständig in seinen Digitalwert umgesetzt worden ist.

In dem »IBM Technical Disclosure Bulletin« Vol. 14,1971,Nr. I.Juni, Seiten 204,204a ist beschrieben, daß zum Erzielen einer guten Genauigkeit einer Analog-Digital-Umseu ung parallele Verstärker verwendet werden, welche unterschiedliche Verstärkungsfaktoren haben.

Aufgabe der Frfindung ist es, eine Einrichtung der eingangs genannten Art zum Umsetzen eines Analogsignals in ein Digitalsignal so auszubilden, daß sich die-Analog-Digital-Umsetzung innerhalb einer kürzeren Zeit durchführen läßt.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebene Einrichtung gelöst.

Diese Einrichtung ermöglicht es dann, wenn keine Änderung des Verstärkungsfaktors notwendig ist oder eine solche Änderung nicht mehr notwendig ist, die Ergebnisse der bereits zum Zwecke der Entscheidung der Frage, ob der Verstärkungsfaktor verändert werden muß oder nicht durchgeführten Analog-Digital-Umsetzung zu verwenden und mit dieser begonnenen Analog-Digital-Umsetzung fortzufahren, bis der Analogwert vollständig in seinen Digitalwert umgesetzt ist. anstatt daß nach der Entscheidung darüber, ob der Verstärkungsfaktor

verändert werden muß oder nicht, und gegebenenfalls nach einer tatsachlich durchgeführten Änderung des Verstärkungsfaktors der Analog-Digital-Umsetzer zunächst auf Null zurückgesetzt und dann erneut mit einer Analog-Digital-Umsetzung begonnen wird, weiche nun die eigentliche Analog-Digital-Umsetzung ist.
Die erfindungsgemäße Einrichtung hat also eine zweifache Funktion:

(1) Wenn festgestellt worden ist, daß der Verstärkungsfaktor nicht geändert zu werden braucht, ermöglicht sie es, den Vorgang der Analog-Digital-Umsetzung, mit dem bereits eine oder mehrere Ziffern der höchsten Ordnung bestimmt worden sind, zur Bestimmung der anderen Ziffern, deren Ordnung niedriger als diejenige der Ziffern ist, deren Werte bereits bestimmt worden sind, fortzusetzen.
(2) Wenn festgestellt worden ist, daß der Verstärkungsfaktor geändert werden muß, bewirkt sie, daß der

so bisherige Vorgang der Analog-Digital-Umsetzung angehalten und der Verstärkungsfaktor geändert wird,

sowie daC das mit geändertem Verstärkungsfaktor verstärkte Analogsignal erneut einer Analog-Digital-Umsetzung unterworfen wird.

In der Einrichtung nach der Erfindung schließt sich an den Ablaufschritt IV der oben wiedergegebenen Ablaufschritte I bis VI als weiterer Ablaufschritt eine Fortsetzung der Analog-Digital-Umsetzung an, wenn keine Veränderung des Verstärkungsfaktors erforderlich ist. Im Gegensatz hierzu folgt nach dem Stand der Technik auf den Ablaufschritt IV in diesem Fall der Ablaufschritt VI, der eine Null-Rückstellung des Analog-Digital-Umsetzers und einen Neubeginn der Analog-Digital-Umsetzung beinhaltet Infolgedessen wird durch die Erfindung die effektive Umsetzungszeit beträchtlich dadurch verkürzt daß keine Null-Rückstellung der Analog-Digital-Umsetzung stattfindet nachdem keine Änderung des Verstärkungsfaktors erforderlich ist, sondern vielmehr die Umwandlung unter Verwendung der bisher ermittelten Ergebnisse fortgesetzt wird.

Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung sei nachstehend anhand einiger, in den F i g. 1 bis 15 der Zeichnung dargestellter Ausführungsformen näher erläutert, es zeigt
(A F i g. 1 die Schaltung einer Grundausführung einer erfindungsgamäßen Einrichtung:

F i g. 2 die Schaltung eines in der Einrichtung nach F i g. 1 verwendeten Digital-Analog-Umsetzers;

F i g. 3 eine graphische Darstellung der Beziehung zwischen analogen Eingangssignalen und digitalen Werten, wie sie sich bei der Analog-Digital-Umsetzung ergibt;

F i g. 4 die Schaltung einer Ausführungsform einer Einrichtung nach der Erfindung;

F i g. 5a, 5b und 6 jev/eils die Schaltung eines zweiphasigen Taktgebers bzw. eines Schieberegisters bzw. einer Synchronisationsstufe, die in der Einrichtung nach F i g. 4 vorgesehen sind;

F i g. 7 ein Ablaufdiagramm für den Betrieb der Schaltung nach F i g. 6; F i g. 8 ein Ablaufdiagramm zur Erläuterung der Arbeitsweise der Einrichtung nach F i g. 4;

Fi g. 9 eine Darstellung der Bitzuweisungen für die digitalen Daten, die durch die Analog-Digital-Umsetzung gewonnen werden, und das zugehörige Bewertungskennzeichen bei einem Sukzessivapproximations-Register:

F i g. 10 die Schaltung einer weiteren Ausführungsform einer Einrichtung nach der Erfindung; Fi^. 1 la und 11b jeweils die Schaltung von Elementen des Schieberegisters der Einrichtung nach Fig. 10; Fig. 12den Aufbau der Verzögerungsschaltung der Einrichtung nach Fig. 10; Fig. 13 ein Ablaufdiagramm zur Erläuterung der Arbeitsweise der Einrichtung nach F i g. 10;

Fi g. 14 die Schaltung eines an eine erfiudungsgemäße Einrichtung anschließbaren Verstärkers mit programmierbarem Verstärkungsfaktor; und

Fig. 15 die Schaltung eines in Verbindung mit einer erfindungsgemäßen Einrichtung verwendbaren Verstärkers, der mit einer Abtast- und Haltefunktion arbeitet.

In Fig. 1 ist der grundsätzliche Aufbau einer Einrichtung 45 zum Umsetzen eines Analogsignals in ein Digitalsignal in einer einem jeweils gewählten Verstärkungsfaktor entsprechenden Verstärkungsbetriebsart in Verbindung mit einem Mikroprozessor 100 dargestellt. Gemäß F i g. 1 ist ein Analogmultiplexer 1 vorhanden, dem über seine Eingangsklemmen AIO, Alt, /t/2 usw. bis ΑΠ mehrere analoge Eingangssignale zugeführt werden und der diese Signale über seinen Ausgang \7 in Abhängigkeit von ihm durch den äußeren rvJikrupro^cs- w sor 100 zugeführten Adressensignalen 13 einzeln abgibt. Ferner ist ein mit variablem Verstärkungsfaktor arbeitender Verstärker 2 vorhanden, dessen Verstärkungsfaktor entsprechend einem Regelsignal variiert wird, das ihm durch eine noch zu beschreibende Schaltung 6 zum Wählen der Betriebsart zugeführt wird. Das Ausgangssignal des Anaiogmultiplexers 1 wird durch den Verstärker 2 verstärkt und einer der Eingangsklemmen eines !Comparators 3 zugeführt. Weiterhin ist eine Analog-Digital-Regelschaltung 4 vorhanden, zu der ein eine sukzessive Approximation durchführendes Sukzessivapproximations-Register gehört, mittels dessen digitale Daten gespeichert werden, welche dadurch gewonnen werden, daß die analogen Ausgangssignale des Verstärkers 2 mit Hilfe des nachstehend beschriebenen Verfahrens einer Analog-Digital-Umsetzung unterzogen werden. Schließlich ist ein Digital-Analog-Umsetzer 5 vorhanden, der dazu dient, ein analoges Bezugspegelsignal 9 zu erzeugen, das dem anderen Eingang des (Comparators 3 zugeführt wird, und zu dem z. B. ein Kettenwiderstand und ein Tannenbaumschalter gehören.

In. folgenden wird zunächst die Arbeitsweise des !Comparators 3. der Analog-Digital-Regelschaltung 4 und des Digital-Analog-Umsetzers 5 anhand von F i g. 2 beschrieben. F i g. 2 zeigt nur die wesentlichen Teile eines Analog-Digital-Umsetzsystems zum Verwandeln eines analogen Signals in ein binäres digitales Signal mit drei Bits. Zu der Schaltung nach F i g. 2 gehört das zur sukzessiven Approximation dienende Sukzessivapproximations-Registers 20, bei dem die Bezeichnungen 20-0, 20-1 und 20-2 den Zifferstellen 2°, 2" und 2² entsprechen. Wenn das höchstwertige Bit des digitalen 3-Bit-Signals, d. h. das 2²-Bit, eine 1 ist, erscheint bei Q₂ das Signal 1 und

Kai /~L ^eie Cienal Q_a let /ige hl\£hctu/Articrg Rit Hacrpgpn pjnp Q **rc£hpjnt Kpi /^* ριηζ Π iinH hpi (~i-* pinp 1 7ll (tpm in

F i g. 2 dargestellten Kettenwiderstand 21 gehören sechs in Reihe geschaltete Widerstände R und an den Enden angeordnete zusätzliche Widerstände ³/₂Ä und U₂R. An die Klemmen REFuna AG wird eine Bezugsspannung angelegt Zu dem dargestellten Tannenbaumschalter 22 gehören Schalter 5W₁, SW₂ usw. bis SW\*, die an den Kettenwiderstand 21 in der aus F i g. 2 ersichtlichen Weise angeschlossen sind und entsprechend den Ausgangssignalen φ, Q₂ usw. bis Qo, Qo des Sukzessivapproximations-Registers 20 betätigt werden. Ist z. B. Q₂= 1 und Q₂ = 0, ist der Schalter SW₁ geschlossen, während der Schalter SW₂ geöffnet ist.

Zu der Analog-Digital-Regelschaltung 4 gehört eine Einrichtung zum Erzeugen eines Zeitsteuersignals, mittels dessen der zeitliche Ablauf der im folgenden beschriebenen Operationen gesteuert wird. Wird das als Ausgangssignal erhaltene analoge Signal 7 des Verstärkers 2 dem Komparator 3 zugeführt, wird das höchstwertige Bit der Zifferstelle 20-2 des Sukzessivapproximations-Registers 20 auf 1 eingestellt, während die Zifferstellen 20-1 und 20-0 auf 0 eingestellt werden. Dies hat zur Folge, daß ein Stromkreis über die Schalter SW₁. S W₅ und SW_t 2 geschlossen wird, damit das am Knotenpunkt d des Kettenwiderstands 21 vorhandene Potential als so Bezugssignal 9 dem Komparator 3 zugeführt und mit dem analogen Signal 7 verglichen wird. Ist das Signal 7 größer als das Bezugssignal 9, verbleibt die Zifferstelle von 70-1 bei 1; ist das Signal 7 dagegen gleich dem Bezugssignal 9 oder kleiner als letzteres, wird von dem Signal 1 auf das Signal 0 übergegangen. Hierauf wird die Zifferstelle 20-1 auf I umgestellt, während die Zifferstelle 2C-0 bei 0 verbleibt, wobei die entsprechenden Schalter geschlossen werden. Wenn die Zifferstelle von 20-2 auf 1 umgestellt worden ist, während das Signal 7 z. B. größer ist als das Bezugssignal 9, enthält das Sukzessivapproximations-Registers 20 den Wert 110. Daher wird ein Stromkreis über die Schalter SW], SWj und SWn geschlossen, so daß das am Knotenpunkt b des Kettenwiderstands 21 vorhandene Potential als neues Bezugssignal 9 dem Komparator 3 zugeführt und mit dem Signal 7 verglichen wird. Ist das Signal 7 größer als das neue Bezugssignal 9, verbleibt die Zifferstelle von 20-1 bei 1, doch wenn das Signal 7 nicht größer ist als das neue Bezugssignal 9, wird auf 0 übergegangen. Eine ähnliche Operation wird für die Zifferstelle 20-0 durchgeführt Nach dem Abschluß der vorstehend beschriebenen Operation für alle Zifferstellen repräsentieren die in dem Sukzessivapproximations-Register 20 gespeicherten Daten ein digitales Signa!, das durch eine Analog-Digital-Umsetzung des analogen Signals gewonnen wurde.

Dieses Analog-Digital-Umsetzsystem arbeitet so, daß ein digitaler Wert dadurch ermittelt wird, daß ein analoges Signal mit durch den Kettenwiderstand 21 unterteilten verschiedenen Bezugsspannungen verglichen wird. Die ar. die Klemmen REF und AG des Kettenwiderstands 21 angelegte Basisbezugsspannung wird so gewählt daß sie im wesentlichen gleich dem möglichen Maximum eines von mehreren verschiedenen Pegeln der analogen Signale ist die dem Analogmultiplexer 1 zugeführt werden. Bei dem Analog-Digital-Umsetzsystem

'■; zum Verwandeln eines analogen Signals in ein digitales 3-Bit-Signal entspricht die kleinste Einheit 001 nahezu

ii einem Achtel bzw. 12,5% der Grundbezugsspannung. Beträgt der Pegi* des analogen Signals die Hälfte des

■ maximalen Pegels, ergibt sich daher eine Genauigkeit von 1/8:1/2 = 1/4 bzw. 25%, d. h. der Hälfte der Genauig-

keit für ein Signal mit dem maximalen Pegel. Bei der Analog-Digital-Umsetzung eines analogen Signals, dessen

,K 5 Pegel dem halben maximalen Pegel entspricht oder noch niedriger ist, erhält man die gleiche Genauigkeit wie

i'i bei einem analogen Signa! mit einem die Hälfte des maximalen Pegels überschreitenden Pegel, wenn nach der

it} Verstärkung eine zweimalige Analog-Digital-Umsetzung erfolgt. Diese Beziehung ist in Fig.3 dargestellt, wo

^i auf der Ab^rzissenachse der Pegel des analogen Signals und auf der Ordinatenachse der umgewandelte digitale

iii Wert bei einer Analog-Digital-3-Bit-Umsetzung aufgetragen ist. Wenn ein analoges Signal mit einem Pegel, der

>^x\ ίο nicht höher ist als die Hälfte des maximalen Pegels bzw. des vollen Wertes, jedoch höher als ein Viertel des

pi maximalen Pegels, einer Analog-Digital-Umsetzung unterzogen und zweimal verstärkt worden ist und wenn ein

'; analoges Signal mit einem Pegel nicht über einem Viertel des maximalen Pegels nach einer vierfachen Verstäi-

kung einer Analog-Digital-Umsetzung unterzogen wird, läßt sich die Beziehung zwischen dem analogen Ein·

₍,^: gangssignalpegel und dem Wert des umgesetzten digitalen Signals der stark ausgezogenen Linie in Fig. 3

'} 15 entnehmen. Beispielsweise werden analoge Signale mit einem Pegel entsprechend (3/4± !/16) und (3/8± 1/32)

μ des vollen Wertes beide in den Wert 110 verwandelt. Wird das letztere Signal einer Analog-Digital-Umsetzung

.$ unterzogen, ohne verstärkt zu werden, erhält man den Wert 011. Dies entspricht (3/8 ± 1/16) des vollen Wertes.

y was bedeutet, daß sich der mögliche maximale Mengenfehler verdoppelt.

?! Es ist möglich, den dynamischen Bereich des Systems dadurch auf vorteilhafte Weise zu erweitern, daß man

ff 20 das analoge Eingangssignal mit einem Verstärkungsfaktor verstärkt, der entsprechend dem Eingangspegel des

$ analogen Signals gewählt wird, bevor die Analog-Digital-Umsetzung erfolgt. Zu diesem Zweck ist es jedoch

H erforderlich, zunächst einen Analog-Digital-Umsetzungszyklus durchzuführen, um den Pegel des analogen

§ Eingangssignals zu ermitteln, dann festzustellen, weiche Betriebsart von zwei Betriebsarten von zwei Betriebsar-

;i' ten angewendet werden soll, d. h. ob eine zweifache oder eine vierfache Verstärkung erfolgen soll, den Verstär-

p 25 ker auf einen Verstärkungsfaktor einzustellen, der der entsprechend dem Eingangssignalpegel gewählten Be-

s: triebsart entspricht, und schließlich nach der Verstärkung mit dem ermittelten Verstärkungsfaktor erneut den

Analog-Digital-Umsetzzyklus durchzuführen. Um den dynamischen Bereich der Analog-Digital-Umsetzung des Systems zu erweitern, ist es ferner erwünscht, die Verwendung zahlreicher verschiedener Betriebsarten zum Wählen des Verstärkungsfaktors vorzubereiten und das optimale Verfahren entsprechend dem Eingangssignalpegel zu wählen. Hierdurch ergibt sich jedoch ein komplizierterer Aufbau der Regelschaltung zum Wählen des Verstärkungsfaktors, und die Analog-Digital-Umsetzung nimmt erhebliche Zeit nur deshalb in Anspruch, weil der Pegel des Eingangssignals ermittelt werden muß. Diese Probleme werden in der nachstehend beschriebenen Weise gelöst:

1. Um das System vielseitiger verwendbar zu machen, ist es erwünscht, eine Einrichtung zu haben, die es ermöglicht, verschiedene analoge Eingangssignale mit unterschiedlichen Pegelbereichen zu verarbeiten. Da jedoch die Anzahl der Pegelbereiche der dem System zugeführten analogen Eingangssignale gewöhnlich begrenzt ist, wenn das System bei einem speziellen Prozeß angewendet wird, kommt es nur sehr selten vor, daß bei der Anwendung bei einem speziellen Prozeß der bei einem Analog- Digitai-Ümsetzer verfügbare gesamte Pegelbereich ausgenutzt wird. Es wird daher von einer Betriebsart-Regelschaltung Gebrauch gemacht, um entsprechend den zu erwartenden Pegelbereichen der analogen Eingangssignale vorbereitend einen bestimmten Verstärkungsfaktor einzustellen. Diese Einstellen der Betriebsart zum Wählen des Verstärkungsfaktors wird vorzugsweise durch einen Befehl programmiert, der durch einen äußeren Mikroprozessor erzeugt wird.

2. Die Einrichtung ist mit Klemmen versehen, die es nach Bedarf ermöglichen, einen mit variablem Verstärkungsfaktor arbeitenden Verstärker anzusschließen, der entsprechend der gewünschten Betriebsart zum Wählen des Verstärkungsfaktors ausgewählt worden ist, so daß es möglich ist, den Verstärker auszutauschen, wenn das System in Verbindung mit einer anderen Betriebsart zum Wählen des Verstärkungsfaktors benutzt werden soll. Der Verstärkungsfaktor des Verstärkers ist entsprechend der Ermittlung des Eingangssignalpegelbereichs programmierbar.

3. Es ist möglich, den Pegelbereich eines analogen Eingangssignals durch einen Vergleich mit einem Bezugspeso gelbereich zu ermitteln, welcher dem programmierten Verfahren zum Wählen des Verstärkungsfaktors entspricht. Daher läßt sich die Ermittlung des Pegelbereichs vereinfachen. Wird z. B. eine zweifache Verstärkung gewählt, genügt es, festzustellen, ob der Pegel des analogen Eingangssignals höher oder nicht höher als die Hälfte des vollen Wertes ist und ob daher die Ermittlung allein aus dem höchsten Bitwert des der Analog-Digital-Umsetzung unterzogenen digitalen Wertes möglich ist Wird dagegen eine vierfache Verstärkung eingestellt, ist es nur erforderlich, festzustellen, ob der Eingangssignalpegel nicht höher oder aber höher ist als ein Viertel des vollen Wertes und ob daher eine Unterscheidung gegenüber dem Wert der beiden höchstwertigen Bits des der Analog-Digital-Umsetzung unterzogenen digitalen Wertes möglich ist

Bevor anhand der Fig.4 und 10 zwei besonders bevorzugte AusfühniRgsformen beschrieben werden, sei darauf hingewiesen, daß die wesentlichen Baueinheiten, die in diesen beiden Figuren mit A, B. C und D bezeichnet sind, folgende Funktion haben:

Mit A ist eine Verstärkungsfaktor-Einstelleinrichtung zum Voreinstellen der Verstärkungsbetriebsart bezeichnet; B ist ein sukzessiv approximierender Analog-Digital-Umsetzer; C ist ein Teil der Einrichtung zur Ermöglichung der Fortsetzung des Vorgangs der Analog-Digital-Umsetzung des verstärkten Analogsignals ohhe Änderung des Verstärkungsfaktors; und D ist eine Entscheidungseinrichtung, die entscheidet, ob der Verstärkungsfaktor geändert werden solL

im folgenden wird anhand von F i g. 4 eine Ausführungsform zur Verwendung bei einem 9-Bit-Analog-Digital-Umsetzer beschrieben. In F i g. 4 sind in F i g. 1 dargestellten Teilen ähnelnde Teile jeweils mit den gleichen Bezugszeichen bezeichnet Zu der der F i g. 1 entsprechenden Analog-Digital-Regelschaltung 4 gehöi en eine

Zweiphasen-Taktgeberschaltung 30, Synchronisationsschaltungen 31-1, 31-2, eine Verzögerungsschaltung 32, Oder-Gatter 33-1,33-2, ein lO-Bct-Schieberegister 34 als Einrichtung zum Eingeben eines vorbestimmten Wertes in die Ziffernpositionen eines 9-Bit-Sukzessivapproximations-Registers 35, Und-Gatter 36-1, 36-2, usw. bis 36-9 und eif. 2-Bit-Register, das ein Gewichtungsbitregister 37 zum Speichern von Gewichtungsbits ist. Zu der der F i g. 1 entsprechenden Betriebsart-Regeischaltung 6 gehören ein 2-Bit-Code-Register 44 zum Einstellen der Betriebsart zum Wählen des Verstärkungsfaktori, ein Adressendecodierer 43, NOR-Gatter 39-1,39-2,41-1,41-2 usw. bis 41-5. ein 2-Und-NOR-Gatter 40. RS-Kippgiieder 38-1, 38-2, 38-3. Und-Gatter 36-10, 36-11, ein Oder-Galicr 33-3 sowie I η verier 42-1,42-2 und 42-3.

Die Zweiphasen-Taktgeberschaltung 30 empfängt ein Bezugstaktimpulssignal CK und erzeugt zweiphasige Taktimpulssignale Φ\ und Φι, die sich bezüglich ihrer Phasen unterscheiden, wie es in F i g. 7 dargestellt ist. Die Taktgeberschaltung 30 kann in der aus Fig.5a ersichtlichen Weise ausgebildet sein; das Phasenintervall zwischen den beiden Taktimpulsen Φ\ und Φι wird durch eine Übertragungszeitverzögerung bestimmt, die durch die Inverter 42-4,42-5,42-6 und 42-7 herbeigeführt wird. Das Schieberegister 34 kann zehn Master-Slave-Kippglieder SRCO, SRCi, SRC2 usw. bis kSRC 9 enthalten, zu denen gemäß F i g. 5b jeweils ein Master-Kippglied und ein Slave-Kippglied bzw. ein Hauptspeicher und ein Zwischenspeicher gehören. Jedes der Kippglieder SRC wird durch die Taktsignale Φ\ und Φι in Abhängigkeit von dem Signal 5/als Übertrag-Eingangssignal angetrieben. Außerdem dient das Signal R dazu, den zugehörigen Hauptspeicher und den betreffenden Zwischenspeicher zurückzusetzen. Gemäß Fig. 6 können die Synchronisationsschaltungen 31-1 und 31-2 ein SÄ-Kippglied FF, Verriegelungsschaltungen LR 1 bis LA 5 vom D-Typ, NOR-Gatter 50-1 und 50-2 sowie einen Inverter 42-8 enthalten. Gemäß Γ: g. 7 wird der Synchronisationsschaltung 31-1 ein Umsetzungs-Startsigna! CSzugeführt, das χ gegenüber dem Taktimpuls CK allgemein asynchron ist, so daß ein Rücksetzsignal CR 1 und ein Startsignal CS1 erzeugt wen_in, die mit den zweiphasigen Taktimpulsen Φ\ und Φ2 synchron sind. Mit anderen Worten, die Verriegelungsschaltungen LR 1 bis LR 5 vom D-Typ sind jeweils so ausgebildet, daß sie das der Eingangsklemme D zugeführte Eingangssignal in Abhängigkeit von der Vorderflanke des Impulses Φ\ oder Φι verriegeln, der über die Klemme Tzugeführt wird, so daß ein entsprechendes Signal an der Klemme Q erscheint. Daher nehmen die Eingangs- oder Q-Ausgangssignale QDO, QD1 usw. bis QD5 der Verriegelungsschaltungen die in Fig. 7 gezeigten Wellenformen an. Infolgedessen wird ein Rücksetzsignal CR 1 von dem NOR-Gatter 50-1 unter der NOR-Bedingung des <?-Ausgangssignals der Verriegelungsschaltung LR 2 und des Q-Ausgangssignals der Verriegelungsschaltung LR 3 erzeugt, während ein Startsignal CSi von dem NOR-Gatter 50-2 unter der NOR-Bedingung des Q-Ausgan£ssignals von LR 4 und des Q-Ausgangssignals von LA 5 erzeugt wird, und zwar jeweils synchron mit den Signalen Φι und ΦΛ.

Im folgenden wird die Wirkungsweise der Schaltung nach F i g. 4 anhand des in F i g. 8 dargestellten Ablaufplans erläutert. Beim Eintreffen des Umsetzungs-Startsignals CS erzeugt die Synchronisationsschaltung 33-1 das Rücksetzsignal CR 1 und das Startsignal CS1 in der erwähnten Weise synchron mit den beiden Taktsignalen Φ\ und Φϊ, und diese Signale werden über die NOR-Gatter 33-2 und 33-1 zugeführt, so daß das Rücksetzsignal CÄ 3 und das Startsignal CS 3 erzeugt werden. Das Rücksetzsignal CR 3 setzt jedes Kippglied des Schieberegisters 34 und des Sukzessivapproximations-Registers 35 zurück. Das Startsignal CS 3 wird als Übertragsignal dem Schieberegister 34 zugeführt. Während der ersten Periode A des Taktimpulses Φ\ und nach dem Zuführen des Startsignals CS 3 wird das höchstwertige Bit des Schieberegisters 34 auf 1 eingestellt, d. h. das Kippglied SÄ 9 wird gesetzt, damit am Ausgang Qdas Signal 1 erscheint Da die übrigen Bits des Schieberegisters 34 den Wert 0 haben, werden die Ziffern AR 9, AR 8 usw. bis AR 1 des Sukzessivapproximations-Registers 35 auf 1,0,0 usw. bis 0 eingestellt. Daher wird in der schon anhand von F i g. 2 beschriebenen Weise das analoge Bezugssignal 9, das »1000 ... 0« entspricht, durch den Digital-Analog-Umsetzer mit dem·Kettenwiderstand 21 und dem Tannenbaumschalter 22 erzeugt und dem Komparator 3 zugeführt. Dagegen wird das analoge Ausgangssignal des Analogmultiplexers 1 als Signal 7 dem Komparator 3 über den mit variabler Verstärkung arbeitenden Verstarker 2 zugeüfhrt, dessen Verstärkungsgrad auf 1 eingestellt ist. Der Komparator 3 vergleicht das Signal 7 mit dem Bezugssignal 9, so daß das am Ausgang erscheinende Signal 8 den Wert 1 erhält, wenn das Signal 7 gleich dem Bezugssignal 9 oder kleiner als dieses ist, und daß sich der Wert 0 ergibt, wenn das Signal 7 größer ist als das Bezugssignal 9.

Während der zweiten Periode B des Taktimpulses Φι wird der Zustand jedes Kippglieds des Schieberegisters 34 um einen Schritt nach rechts verschoben, und daher wird das Kippglied SR 8 gesetzt, so daß das SR 8-Bit, d. h. das Signal am Ausgang Q, den Wert 1 annimmt, während an den Q-Ausgängen der übrigen Kippglieder jeweils das Signal 0 erscheint Da das Q-Ausgangssignal 1 von SR 8 dem Und-Gatter 36-9 zugeführt wird, wird das Signal 8 der Rücksetzklemme des Kippglieds AR9 des Sukzessivapproximations-Registers 35 zugeführt Hat das Signal 8 den Wert 5, d. h. ist das Signal 7 gleich dem Bezugssignal 9 oder kleiner, wird das Q-Ausgangssignal von AR9 auf 0 eingestellt, doch wenn das Signal 8 den Wert 0 hat, d. h. wenn das Signal 7 größer ist als das Bezugssignal 9, behält das <?-Ausgangssignal von AR 9 den Wert 1 unverändert bei. Durch das (?-Ausgangssignal 1 von SÄ 8 wird das Kippglied AR 8 des Sukzessivapproximations-Registers 35 gesetzt, so daß gleichzeitig das AR 8-Bit auf 1 gesetzt wird. Je nachdem, ob das AR 9-Bit den Wert 1 oder den Wert 0 hat, repräsentiert die in dem Sukzessivapproximations-Registers 35 gespeicherte Information den Wert »1100... 0« oder »0100... 0«. Das dem Inhalt des Sukzessivapproximations-Registers 35 entsprechende analoge Bezugssignal 9 wird durch den Digital-Analog-Umsetzer erzeugt, und der Wert des AR 8-Bits wird in der vorstehend beschriebenen Weise festgelegt Bei dem normalen Analog-Digital-Umsetzungsverfahren wird dieser Prozeß wiederholt, so daß die Werte der Bits AR 7, AR 6 usw. bis AR 1 nacheinander festgelegt werden und daß der Inhalt des Sukzessivapproximations-Registers 35 den Wert des durch die Analog-Digital-Umsetzung des analogen Eingangssignals gewonnenen digitalen Signals repräsentiert. Der resultierende digitale Wert wird über die Vielfachleitung 10 abgegeben, um durch den äußeren Mikroprozessor verarbeitet zu werden.

Nachstehend wird der Fall behandelt, bei dem der Analog-Digital-Umsetzer nach einem Verfahren zum

Wählen des Verstärkungsfaktors betrieben wird. Zu diesem Zweck ist gemäß F i g. 4 ein Coderegister 44 vorhanden, mittels dessen das gewünschte Verfahren zum Wählen des Verstärkungsfaktors eingestellt wird. Dem Coderegister 44 wird der betreffende Inhalt nach Bedarf in Abhängigkeit von dem gewünschten Verstärkungsfaktor-Wählverfahren über die Vielfachleitung 10 durch den äußeren Mikroprozessor eingegeben. Im vorliegenden Fall kann man ein Register für zwei Bits G1 und G 0 verwenden. Gemäß der nachstehenden Tabelle I werden die beiden Bits G 1 und GO entsprechend den vorbestimmten vier Betriebsarten definiert, so daß eine entsprechende Betriebsart entsprechend den über den Mikroprozessor eingegebenen Werten G1 und G 0 gewählt wird. Hierbei gelten die nachstehenden Ausführungen.

ίο GtGO = 00: Normale Betriebsart bei welcher der Verstärkungsfaktor des Verstärkers stets konstant eingestellt bleibt so daß alle analogen Eingangssignale bei der gleichen Verstärkung in digitale Signale umgesetzt werden.

GlGO = 01: Betriebsart für Verdoppelung, bei der dann, wenn der Pegel des analogen Eingangssignals nicht höher ist als ein vorbestimmter Bezugspegel (1/2 des vollen Wertes), der Verstärkungsfaktor des Verstärkers auf das Doppelte des normalen Wertes gebracht wird, so daß die analogen Signale nach einer zweifachen Verstärkung der Analog-Digital-Umsetzung unterzogen werden.

GlGO = 10: Betriebsart mit vierfacher Verstärkung, bei welcher der Pegel des analogen Eingangssignals nicht höher ist als ein vorbestimmter Bezugspegel (1/4 des vollen Wertes), wobei der Verstär kungsfaktor des Verstärkers auf das Vierfache des normalen Wertes gebracht wird, so daß die analogs;· Signals erst nach c:ncr vierfachen Verstärkung der Analog-Digital-Umsetzung unterzogen werden.

GlGO = 11: Programmierbarer S/H-Beirieb, bei dem eine Verstärkerschaltung mit Abtast- und Haltefunktionen mit dem Analog-Digital-Umsetzer verbunden wird und bei dem die Zeitsteuerung des

Abtastens und Festhaltens des analogen Eingangssignals durch den Inhalt des Coderegisters 44

zum Wählen der Verstärkung bestimmt wird.

Tabelle I

30	Betriebsart	Coderegister	CO	Maßgebende	Verstärkungs	Gewichtungs-	wo
		Gl		Bedingung	wählsignal	bitregister	0
			0		*(CSEL)*	Wi
	Normale	0			0	0	1
35	Betriebsart		1				0
	Betrieb mit	0		SK9-0	1	0
	doppelter			SR 9=1	0	0
	Verstärkung						0
40
	Betrieb mit			S/? 9=0	1	I	0
	vierfacher			SR 8 = 0
	Verstärkung			SÄ9 = 0oderl	0	0
				5« 9=1			0
45			1
	Programmierbares	1		—	1	0
	Abtasten und
	Halten S/H

50

55

60

65

Wird das System mit der doppelten bzw. der vierfachen Verstärkung betrieben, wird der Wert 01 oder 10 dem Gewichtungsbitregister 37 mit dem Verstärkungsfaktor-Wählsignal GSEL^ 1 eingegeben, um das Gewicht der in dem Sukzessivapproximations-Register 35 enthaltenen Informationen, d. h. den digitalen Wert anzuzeigen, den man durch die Analog-Digital-Umsetzung nach einer zweifachen bzw. vierfachen Verstärkung erhält wenn der Pegel des analogen Eingangssignals niedriger ist als der Bezugspegel. Die in dem Gewichtungsbitregister 37 enthaltenen Informationen werden zusammen mit den Informationen aus dem Sukzessivapproximations-Registers 35 in den Mikroprozessor eingelesen und zur Festlegung des Gewichts des digitalen Werts verwendet.

Im folgenden wird anhand von F i g. 8 die Wirkungsweise der Schaltungen für den Fall beschrieben, daß GlGO — 01 ist. Wie erwähnt, wird das AR9-B\l in dem Sukzessivapproximations-Register 35 in dem Zeitpunkt festgelegt, in welchem das Q-Ausgangssignal 1 von SR 8 dem Und-Gatter 36-9 während der Periode ßdes Taktimpulses Φ\ zugeführt wird. Dem NOR-Gatter 39-1 wird das Q-Ausgangssignal bzw. das umgekehrte Q-Ausgangssignal von SR 8, der Kehrwert des Taktimpulses Φ] und das (J-Ausgangssignal von AR 9 zugeführt. Hat das (?-Ausgangssignal von AR9 den Wert 0, wird daher ein Setzimpuls SETi erzeugt, um das Kippglied 38-1 in dem Zeitpunkt zu erzeugen, in dem der Taktimpuls Φ2 während der Periode B erzeugt wird. Es sei bemerkt, daß der Impuls SETX nicht erzeugt wird, wenn das <?-Ausgangssignal von AR 9 den Wert 1 hat. Mit anderen Worten, wenn das analoge Eingangssignal kleiner ist als das Bezugssignal 9 entsprechend der Information »100000000« in dem Annäherungsregister, wird der Setzimpuls SETi erzeugt, so daß das Kippglied 38-1 gesetzt wird, damit am (^-Ausgang das Signal 0 erscheint. Die Ausgangssignale A 3, A 2, A 1 und A 0 des Adressendecodierers 43 nehmen die in der nachstehenden Tabelle Il angegebenen logischen Werte entspre-

chend den Werten der Bits G1 und GO des Coderegisters 44 an. Tabelle!!

Gi	GO	A3	AZ	A\	AO
0	0	0	0	0	1
0	1	0	0	1	0
i	0	0	1	0	0
1	1	1	0	0	0

IstGl GO=Ol, gilt A 3=0, A 2=0, A 1 = 1 und A 0=0. Daher nimmt das Ausgangssignaides NOR-Gatters 41-1 den Wert 1 entsprechend dem Signal SETi.= \ an. Ferner erscheint das Signal 1 an den Ausgängen der NOR-Gatter 41-3 und 41-4, so daß das Verstärkungsgrad-Wählsignal GSEL= 1 erzeugt wird. Gleichzeitig wird das Signal SfTl = I über das 2-Und-Oder-Gatter 40 der Verzögerungsschaltung 32 zugeführt Bei diesem Betriebszustand wird das SR-Kippglied 38-3 durch den Impuls CR 1 zurückgesetzt, und an seinem (^-Ausgang erscheint das Signal 1, so daß das Gatter 40 die Zuführung des Signals SETi zu der Verzögerungsschaltung 32 ermöglicht, die dann ein Ausgangssignal DL mit einer Verzögerung r erzeugt Das Ausgangssignal DL wirj! Jer Synchronisationsschaltung 31-2 zugeführt, die dann ein Startsignal CS 2 und ein Rücksetzsignal CR 2 synchron mit dem Taktimpuls Φι erzeugt Den NOR-Gattern 33-1 und 33-2 werden die Signale CS1, CS 2, CR1 und CR 2 zugeführt so daß ein Startsignal CS3 und ein Rücksetzsignal CR 3 erzeugt werden, um den Analog-Digital-Umsetzzyklus in der gleichen Weise wieder aufzunehmen wie bei der Zuführung des ümsetz-Stansignais CS. Da jedoch das Kippglied 38-3 durch das Signal CR 2 gesetzt wird, erscheint am Q-Ausgang das Signa! 0, und daher wird das 2-Und-NOR-Gatter 40 daran gehindert, das Signal CR 4 zu erzeugen, so daß die Analog-Digital-Umsetzung fortgesetzt wird, bis das Bit AR 1 des Sukzessivapproximations-Registers 35 festgelegt ist Die durch die Verzögerungsschaltung 32 herbeigeführte Verzögerung τ dient zum Ausgleichen der Ausgangsspannungs-Anstiegsgeschwindigkeit bzw. der Beruhigungszeit des Verstärkers 2 und der Zeit die nach der Erzeugung des Signals GSEL für Jie Änderung des Verstärkungsfaktors des Verstärkers 2 benötigt wird.

Die vorstehende Beschreibung gilt für den Fall, daß der Analog-Digital-Umsetzer auf den Betrieb mit Verdoppelungsverstärkung eingestellt wird. Soll eine Vierfachverstärkung erfolgen, wird das Coderegister 44 at J Gl GO—!0 eingestellt Hierauf liefert das Adressencoderegister die Ausgangssignale -4 3 = 0, Λ 2=1, /4 1x0 und A 0=0, so daß die Gatter 41-1 und 40-1 gesperrt werden. Daher übt das Ausgangssignal 5ETl des NOR-Gatters 39-1, das in Abhängigkeit von dem Q-Ausgangssignal /IA 9» 1 erzeugt wird, keinen Einfluß auf die Arbeitsweise der Schaltung aus. Dagegen treten das NOR-Gatter 41-2 und das Und-Gatter 40-2 in Tätigkeit, so daß der Verstärkungsfaktor des Verstärken durch das Ausgangssignal SET2 des NOR-Gatters 39-2 umgeschaltet wird. Der Zeitablauf für die Vierfa rhverstärkung ist in Fi g. 8 durch gestrichelte Linien dargestellt Zu den Eingangssignalen des NOR-Gatters 39-2 gehören das Q-Ausgangssignal ν π SRI des Schieberegisters (entsprechend dem Kehrwert des Q-Ausgangssignals von SR 7), der Kehrwert des Taktimpulses Φι sowie die Q-Ausgangssignale von AR 9 und AR 8, und wenn die beiden letzteren Signale beide den Wen 0 haben, wird der Impuls SET2 entsprechend der zeitlichen Lage des Q-Ausgangssignals von SR 7 mit dem Wert 1 während der Periode Cdes Taktimpulses Φ7 erzeugt so daß das Kippglied 38-2 gesetzt wird, damit das NOR-Gatter 41-4 das Signal GSEL= 1 abgibt. Somit wird der Analog-Digital-Umsetzzyklus in der gleichen Weise erneut in Gang gesetzt (wobei jedoch nunmehr mit vierfacher Verstärkung durch den Verstärker gearbeitet wird) wie bei dem Signal SETi = 1 für die Verdoppelungsverstärkung, und dieser Umsetzzyklus wird fortgesetzt, bis die Bits AR 9, AR 8 usw. bis AR 1 des Annäherungsregisters35 festgelegt worden sind.

Die S/?-Kippglieder 38-1 und 38-2 werden übrigens durch das Signal CR 1 oder das Umsetzungs-Beendigungssignal CE, d. h. das <?-Ausgangssignal 1 von SRO des Schieberegisters 34 zurückgesetzt. Außerdem wird das GSfL-Signal 1 auf dem Wert I gehalten, bis der betreffende Umsetzzyklus nach seiner Durchführung während der Periode B oder Cdes Taktimpulses Φ\ abgeschlossen wird. Man kann den Verstärker 2 durch einen anderen Verstärker einer anderen Bauart ersetzen, was sich jeweils nach dem angewendeten Ver-:ärkungs-Wählverfahren richtet. Wird z. B. der Analog-Digital-Umsetzer in Verbindung mit der Doppelverstärkung benutzt, verwendet man einen Verstärker, bei dem sich der Veiitärkungsfaktor von 1 auf 2 bzw. von 2 auf 1 umstellen läßt; soll der Umsetzer nach dem Vierfachverstärkungsverfahren betrieben werden, benutzt man einen Verstärker, dessen Verstärkungsgrad vom Wert 1 auf den Wert 4 bzw. umgekehrt umgestellt werden kann. Alternativ ist es möglich, einen Verstärker zu verwenden, dessen Verstärkungsfaktor sich nach Bedarf auf jeden der Werte 1,2 und 4 einstellen läßt, und den Verstärkungsfaktor in Abhängigkeit von dem Verstärkungseinstellsignal und dem Signal GSEL auf einen dieser Werte einzustellen.

F i g. 14 zeigt den Aufbau einer solchen Verstärkerschaltung in Verbindung mit einer Einrichtung nach F i g. 4 oder Fig. 10; zu dieser Anordnung gehören ein Operationsverstärker 70, Widerstände 71, 72, Analogschalter 5Wl, SWZ, die sich aus MOS-Transistoren zusammensetzen können, sowie ein inverter 49. Beispielsweise läßt sich die Verstärkerschaltung nach F i g, 14 als Verstärker mit programmierbarer Verstärkung verwenden, dessen Verstärkungsfaktor sich von 1 auf 4 und umgekehrt einstellen läßt, wenn man einen Widerstand 71 von 3 Kiloohm (0,1% Toleranz) und einen Widerstand 72 von 1 Kiloohm (0,1% Toleranz) verwendet. Überschreitet der Pegel des analogen Eingangssignals ein Viertel des vollen Wertes, hat das Signal GSEL den Wert 0, so daß der Schalter SW1 geschlossen und der Schalter SVV2 geöffnet wird, damit der Verstärker mit der Verstärkung 1 arbeitet. Ist dagegen der Pegel des analogen Eingangssignals nicht höher als ein Viertel des vollen Wertes, hat das Signal GSEL den Wert 1. so daß der Schalter 5Wl geöffnet und der Schalter SW2 geschlossen wird, woraufhin der Verstärker mit dem Verstärkungsfaktor 4 arbeitet.

Der Zustand des Gewichtungsbitregisters 37 wird gemäß der Tabelle I darch die Bits Gi und GO des Coderegisters 44 bestimmt Dieser Zustand wird im Zeitpunkt des Erscheinens des Signals CS 4 eingestellt und festgehalten, bis eine Rücksetzung durch den Startimpuls CR1 für den nächsten Analog-Digital-Umsetzzyklus erfolgt Das Sukzessivapproximations-Register 35 und das Schieberegister 34 werden durch das Rücksetzsignal CR 3 zurückgesetzt und vor der Einleitung des Analog-Digital-Umsetzzyldus durch das nächste Startsignal in den ursprünglichen Zustand zurückgeführt

Wie erwähnt, wird bei dieser Ausführungsform der Verstärkungsfaktor des Verstärkers bei einem analogen Eingangssignal nicht geändert, dessen Pegel höher ist als der durch die Betriebsartwähleinrichtung bestimmte Pegel des analogen Bezugssignals, und der Analog-Digital-Umsetzzyldus wird fortgesetzt bis das niedripstwer-

tige Bit des Sukzessivapproximations-Registers festgelegt worden ist Die Änderung des Verstärkungsfaktors des Verstärkers wird nur bei einem analogen Eingangssignal durchgeführt, dessen Pegel nicht höher ist als derjenige des analogen Bezugssignals, und dann wird der Analog-Digital-Umsetzzyldus wiederholt Daher wird der Wirkungsgrad der Analog-Digital-Umsetzung verbessert, wodurch der Belegungsgrad des Mikroprozessors für die Umsetzung herabgesetzt wird Werden die der Analog-Digital-Umsetzung unterzogenen 9-Bit-Daten des Sukzessivapproximations-Registers und die Gewichtungsbits des Gewichtungsbitregisters gemäß Fig.9 getrennt in dem Hochbyte-Datenregister 46 bzw. dem Niedrigbyte-Datenregister 47 gespeichert, die durch eine 8-Bit-Datenmehrfachleitung 10 in zwei Schritten ausgelesen werden, werden die Gewichtungsbits IVl und WO zusammen mit dem höchstwertigen Bit D 8 durch Auslesen des Datenregisters 46 ausgelesen, so daß sich der Vorteil ergibt, daß sich ihr Gewicht mit Hilfe eines einzigen Bytezugriffs ermitteln läßt.

Eine weitere Ausführungsform einer Einrichtung für eine 10-Bit-Analog-Digital-Umsetzung wird im folgenden anhaerf von Fig. 10 beschrieben, wo nur diejenigen Teile dargestellt sind, die dem Komparator 3, der Analog-Digital-Regekchaltung 4, dem Digital-Analog-Umsetzer 5 und der VerstärkungsregeJschaitung 6 nach Fig. 1 entsprechen, während die übrigen Schaltungselemente der Deutlichkeit halber fortgelassen sind. In Fig. 10 sind Teile, die in Fig.4 dargestellten Teilen entsprechen, jeweils mit den gleichen Bezugszeichen bezeichnet Zu der Analog-Digital-Regelschaltung 4, die derjenigen nach F i g. 1 entspricht gehören ein Zweiphasen-Taktgeber 30, eine Synchronisationsschaltung 31, eine Verzögerungsschaltung Sl, ein Schieberegister 34, ein lO-Bit-Sukzessivapproxintitions-Register 35, Und-Gatter 36-0,36-1 usw. bis 36-9 sowie 57-ί, NOR-Gatter 55-1, 55-2 und ein Inverter 56-1. Zu der Verstärkungsregelschaltung 6 entsprechend derjenigen in Fig. 1 gehören ein Coderegister 44 zum Einstellen des Verstärkungsfaktors, ein Adressendecodierer 43, ein Register 52 und 53 zum Einstellen von Bezugspegeldaten, NOR-Gatter 55-3, 55-4, 55-5, 55-6 sowie Und-Gatter 57-2 und 57-3.

Die Synclironisationsschaltung 31 ähnelt der Synchronisationsschaltung 31-1 oder 31-2 nach F i g. 4 und dient dazu, das Umsetzung."-.-Startsijnal CS aufnehmen und ein Signal CRA zu erzeugen, bei dem es sich um den Kehrwert des Rücksetzf ignals CR 4 handelt Das Signal NSM ist ein Decodiersignal für die Betriebsart in Form eines NOR-Ausgangssignals ve Λ 1 und A 2, das den logischen Wert 1 annimmt wenn A 1 =0 und A 2 = 0, d.h. bei der normalen Betriebsart Cl CO=OO oder beim Abtast- und Haltebetrieb, d. h. bei GX GO=Il, während das Signal bei den übrigen Betriebsarten den logischen Wert 0 annimmt Die NOR-Gatter 55-1, 55-2 und der Inverter 56-1 bilden einen Multiplexer, der bei der Betriebsart zum Wählen der Verstärkung über das NOR-Gatter 55-2 ein Signal CR 6 und während des normalen Betriebs über das NOR-Gatter 55-1 ein Signal CR 5 erzeugt, und zwar in Abhängigkeit von dem Rücksetzsignal CR 4. Das Schieberegister34 hat ein Fassungsvermögen von 12 Bits einschließlich DRi, SR 9 bis SRO sowie DR 2, wobei jedes der Elemente SR 8 bis SRO sowie das Element DR 2 als Schaltung nach F i g. 11 b ausgebildet ist, während die Elemente DR 1 und SR 9 als Schaltung nach F i g. 11 a ausgebildet sind. Bei den Elementen DR 1 und SR 9 haben der Hauptspeicher und der Zwischenspeicher unabhängige Rücksetzklemmen R 2 bzw. R 1, und der Hauptspeicher ist mit einer Voreinstellklemme PR versehen. Zum Antreiben des Hauptspeichers und des Zwischenspeichers dienen die Taktimpulse Φι und Φ\. Bei der normalen Betriebsart wird der Impuls CR 5 erzeugt, um den Hauptspeicher von DR 1 zurückzusetzen und den Hauptspeicher von SR9 voreinzustellen, so daß der Ausgangszustand für die Analog-Digital-Umsetzung nach dem normalen Verfahren eingestellt wird. Bei der Anwendung des Verstärkungsfaktor-Wählverfahrens wird dagegen der Impuls CA 6 erzeugt, um den Hauptspeicher von DPA voreinzustellen und den Haupt- speicher von SR 9 zurückzusetzen, so daß der Ausgangszustand für den Betrieb mit Verstärkungsfaktorwahl hergestellt wird. Mit anderen Worten, das Element SR 9 des Schieberegisters 34 wird beim Normalbetrieb zunächst auf 1 eingestellt, während das Element DR 1 beim Verstärkungswählbetrieb anfänglich auf 1 gesetzt wird, bevor der Analog-Digital-Umsetzprozeß beginnt.

Nachstehend wird die Betriebsweise mit dem Verstärkungsfaktor 2 anhand des in Fig. 13 dargestellten

Ablaufdiagramms beschrieben. Zunächst bewirkt das synchron mit dem Taktimpuls Φι auftretende Rücksetzsignal CR 4, daß die Haupt- und Zwischenspeicher der Elemente SR 8 bis SR 0 sowie DR 2 und die Zwischenspeicher der Elemente SR 1 und DR 1 des Schieberegisters 34 sowie die Elemente A R 0 bis AR 9 des Sukzessivapproximations-Registers 35 zurückgesetzt werden. Gleichzeitig wird angesichts der Tatsache, daß NSM den Wert 0 hat, das Signal CR 6 erzeugt, um den Hauptspeicher von DR 1 voreihzustellen und den Hauptspeicher von SR 9 zurückzusetzen. Daher nimmt während der Periode F das Q-Ausgangssignal von DR 1 synchron mit dem Taktimpuls Φ\ den Wert 1 an. Da der Adressendecodierer 43 die Ausgangssignale A 0=0, A 1 = 1, A 2=0 und /\3 = 0 liefert, wird das Ausgangssignal DR 1 = 1 als Schaltersteuersignal AC 1 dem Kanalmultiplexer 54 über das Und-Gatter 57-2 zugeführt. In Abhängigkeit davon, daß das Signal AG 1 den Wert 1 hat gibt der Multiplexer 54 die vorher in dem Datenregister 52 gespeicherten Bezugsdaten DD1 aus, welche die Form eines digitalen Wertes annehmen, der z. B. 40% des vollen Wertes des analogen Eingangssignals entspricht. Die Be?:igsdaten DD 1 werden durch den Digital-Analog-Umsetzer 22 in das analoge Bezugssignal 9 verwandelt, das durch den Komparator 3 mit dem analogen Eingangssignal 7 verglichen wird. Als Ergebnis dieses Vergleichs wird das Bit AR 10 während der Periode G des Taktimpulses Φ\ auf ähnliche Weise festgelegt wie bei der Ausführungsform

nach Fi g. 4, so daß AR 9 auf 1 gesetzt wird. Das Bit AR 10 wird auf 0 gesetzt, wenn das Eingangssignal 7 größer ist als das Bezugssignal 9. .

Wird das System auf den Betrieb mit dem Verstärkungsfaktor 4 eingestellt, d. h. wenn Gl GO=IC und wenn daher A 3=0, A 2= 1, A 1 =0 und A 0=0 ist, wird das Ausgangssignal DRl = X über das UND-Gatter 57-3 als Schaltersteuersignal AG 2 dem Kanalmultiplexer 54 zugeführt, so daß die vorher in dem Datenregister 53 gespeicherten Bezugsdaten DD 2 ausgegeben werden. Die Bezugsdaten DD 2 repräsentieren eine digitale Information, die z. B. 20% des vollen Wertes des analogen Eingangssignals entspricht Die Daten DD 2 werden auf ähnliche Weise wie vorstehend beschrieben einer Digital-Analog-Umsetzung unterzogen, so daß man ein analoges Signal 9 erhält, das dann mit dem analogen Eingangssignal verglichen wird.

Bei dem hier beschriebenen Ausführungsbeispiel wird somit das Eingangsadressensignal 7 mit dem analogen Bezugssignal 9 verglichen, das je nach dem gewählten Verstärkungswählverfahren stets während der Periode F des Taktimpulses Φι sowohl bei dem Verstärkungsfaktor 2 als auch bei dem Verstärkungsfaktor 4 gewählt wird. AÄ 10 wird auf 0 gesetzt, wenn das Eingangssignal höher ist als das analoge Bezugssignal 9, und es wird auf 1 gesetzt wenn das Eingangssignal 7 nicht höher ist als das analoge Bezugssignal 9. Auf diese V/eise wird die Periode FaIs Zyklus zum Bestimmen des Pegels des Eingangssignals verwendet und der Wert von AÄ 10 wird in Abhängigkeit vom Ergebnis der Ermittlung festgelegt und bis zum Beginn der Analog-Digital-Umsetzung des nächsten Eingangssignals festgehalten. In F i g. 13 geben die gestrichelten Linien einen Ablaufplan für den Fall wieder, daß das Signal 7 größer ist als das Bezugssignal 9. Das Ausgangssignal von AÄ 10 kann als Bewertungssignal RTverwendet werden, um das Gewicht der einer Analog-Digital-Umsetzung unterzogenen Daten anzugeben. Ist AÄ 10=1, so daß WT= 1, wird das Signal GSEL über die NOR-Gatter 55-4,55-5 und 55-6 auf 1 gesetzt um hierdurch den Verstärkungsfaktor des Verstärkers auf einen Wert zu bringen, der der gewähhca Betriebsart

Das Bewertungssignal HT=I wird der Verzögerungsschaltung 51 zugeführt, zu der gemäß Fig. 12 das SÄ-Kippglied 60, die NOR-Gatter 61,62, der Zähler 63, die Koinzidenzdetektorschaltung 64, das Datenregister 65 und der Inverter 66-2 gehören. Gemäß Fig. 13 erzeugt das NOR-Gatter 62 das Signal 1, wenn NSM=O, WT= 1 und SÄ 9=0 (so daß SÄ 9 = 1), um das SÄ-Kippglied 60 zu setzen. Daher erzeugt dieses Kippglied ein Zählerfreigabesignal CENB=I, das synchron mit dem Taktimpuls Φ2 während der Periode G ansteigt Der Kehrwert des Signals CENB= 1 wird der Rücksetzklemme RES des Zählers 63 zugeführt, um den Zähler in Betrieb zu setzen. Die Koinzidenzdetektorschaltung 64 stellt die Übereinstimmung des Standes des Zählers 63 mit den in dem Datenregister 65 gespeicherten binären Daten fest und erzeugt ein Koinzidenzsignal EQ, durch welches das Kippglied 60 zurückgesetzt wird, woraufhin das Signal CENB den Wert 0 annimmt, woraufhin der Zähler 63 angehalten wird. Sowohl der Anstieg als auch der Rückgang des Signals CENB tritt synchron mit dem Taktimpuls Φι auf, wenn dieses Signal den Wert 1 hat, wobei das NOR-Gatter 61 die Weitergabe des Taktimpulses Φι sperrt F i g. 13 zeigt den Fall, in dem die binäre Zahl des Datenregisters 65 den Wert 11=3 hat so daß die Weitergabe der Impulse PI, P2 und P3 des Taktsignals Φι gesperrt wird. Daher wird die Erzeugung des Q-Ausgangssignals von SÄ9 des Schieberegisters 34 bis zu dem Zeitpunkt PÖ in Fig. 13 verzögert Diese Verzögerung dient zum Ausgleichen der Beruhigungszeit und der Ausgangsspannungs-Anstieggeschwindigkeit des programmierbaren Verstärkers Z Nach dem Zeitpunkt PO werden die Bits des Sukzessivapproximations-Registers35 nacheinander in der gleichen Weise festgelegt wie beim normalen Betrieb in Abhängigkeit "on dem Taktimpuls Φ\, so daß die Analog-Digital-Umsetzung eiunes analogen Signals durch die Festlegung des AÄ O-Bits abgeschlossen wird.

Das Datenregister 65 speichert binäre Daten, die der Verzog jrungszeit r entsprechen, und das Ausgangssignal von SÄ 9 verlängert sich um eine Zeit die dem Produkt aus der Verzögerungszeit τ und der Periode des Taktimpulses <P\, entspricht. In der vorstehenden Beschreibung ist angenommen, daß in den Datenregistern 52 und 53 die Daten gespeichert sind, die 40% bzw. 20% des vollen Wertes entsprechen. Diese Prozentsätze, die unter der Hälfte (50%) bzw. einem Viertel (25%) des vollen Wertes liegen, werden unter Berücksichtigung der Genauigkeit der Schaltung verwendet. Je nach dem Charakteristiken der Schaltung könnte man jedoch auch mit beliebigen anderen geeigneten Prozentsätzen arbeiten.

Gemäß der vorstehenden Beschreibung wird bei der Ausführungsform nach Fig. 10 der Zyklus zum Festlegen des AÄ 10-Bits des Sukzessi/apprcxi^aiions-Registers 35 verwendet, um den Pegelbereich des analogen Eingangssignals zu bestimmen, so daß AÄ 10 entsprechend dem ermittelten Pegelbereich auf 1 oder 0 gesetzt wird. Mit anderen Worten, AÄ 10 wird auf 1 gesetzt, und der Verstärkungsfaktor des Verstärkers wird entsprechend geändert, wenn der Pegel des analogen Eingangssignals nicht höher ist als das analoge Bezugssignal, das dem gewählten Verstärkungsfaktor entspricht. Nach der Verzögerungszeit, die der für die Änderung des Verstärkungsfaktors benötigten Zeit entspricht, wird mit der Analog-Digital-Umsetzung des Eingangssignals begonnen, so daß die Bits AÄ9, AÄ8 usw. bis AÄ0 festgelegt werden. Ist AH 10 = 0, ist keine Änderung des Verstärkungsfaktors erforderlich, so daß die Bits AÄ9, AÄ8 usw. bis AÄ0 festgelegt werden, d.h. daß die Analog-Digital-Umsetzung ohne jede Verzögerung synchron mit dem Taktimpuls Φι durchgeführt wird.

F i g. 15 zeigt <:ine Verstärkerschaltung, die mit einer Abtast- und Haltefunktion arbeitet und an den Analog-Digital-Umsetzer nach F i g. 4 oder nach F i g. 10 angeschlossen werden kann, ut,i nach einem programmierbaren Abtast- und Halteverfahren zu arbeiten. Zu der Schaltung nach F i g. 15 gehören Operationsverstärker 70', 70", ein Analogschalter SW3, ein Kondensator 73 und ein Inverter 49. Wird das Register 44 zum Wählen des Verstärkungsfaktors auf 00 eingestellt, nimmt das Signal GSEL den Wert 0 an, wodurch der Schalter SW3 geschlossen wird, um den Kondensator 73 auf eine dem analogen Eingangssignal entsprechende Spannung aufzuladen. Dann wird der Schalter SW3 in Abhängigkeit davon geöffnet, daß das Signal GSEL den Wert 1 annimmt, wenn von dem Verstärkungsfaktor-Wählverfahren auf das programmierbare Abtast- und Halteverfahren übergegangen wird, so daß das durch die Spannung an dem Kondensator 73 repräsentierte analoge Eingangssignal der Analvg-Digital-Umsetzung unterzogen wird.

Il

Κυιζ zusammengefaßt wird mit der Erfindung einschließlich deren Weiterbildungen eine Einrichtung zum Umsetzen eines Analogsignals in ein Digitalsignal in einer einem jeweils gewählten Verstärkungsfaktor entsprechenden Verstärkungsbetriebsart zur Verfügung gestellt, bei dem sich die Analog-Digital-Umsetzung innerhalb einer kürzeren Zeit durchführen läßt und bei dem die Regelschaltung zum Wählen des Verstärkungsfaktors dadurch vereinfacht ist, daß mit einer einfacheren Betriebsart zum Ermitteln des Pegelbereichs für das analoge Signal gearbeitet wird, um es zu ermöglichen, den Analog-Digital-Umsetzerteil mit der Regelschaltung zu einem einzigen großintegrierten Chip zu vereinigen, wobei die Betriebsart zum Wählen des Verstärkungsfaktors nach Bedarf entsprechend den Charakteristiken der Betriebsart oder der Eingangssignale leicht geändert werden kann, gemäß denen der Analog-Digital-Umsetzer arbeitet, und denen der Analog-Digital-Umsetzer durch eine

ro Standardisierung seiner wesentlichen Teile angepaßt werden kann; gleichzeitig ist es ohne Schwierigkeiten möglich, nach Bedarf die übrigen Teile auszutauschen, die sich nur schwer standardisieren lassen, damit jeweils nach der gewünschten Betriebsart zum Wählen des Verstärkungsfaktors gearbeitet werden kann. In der Einrichtung kann die Betriebsart zum Wählen des Verstärkungsfaktors ermittelt werden, nachdem der Kanal für das Eingangssignal durch einen Mikroprozessor adressiert worden ist, so daß der dynamische Bereich der Analog- Digital-Umsetzung der Eingangssignale durch die Einrichtung erweitert wird, und ferner wird der Pegelbereich jedes Eingangssignals in einem frühen Stadium des schrittweise durchgeführten Sukzessivapproximations-Zy· klus für die Analog-Digital-Umsetzung jedes Eingangssignals ermittelt, so daß hierdurch die Belastung des zur Ermittlung des EineanesDeeelbereichs dienenden Mikroorozessors verringert wird.

Hierzu 10 Blatt Zeichnungen

Claims

Patentansprüche:

1. Einrichtung zum Umsetzen eines Analogsignals in ein Digitalsigna] in einer einem jeweils gewählten Verstärkungsfaktor entsprechenden Verstärkungsbetriebsart, umfassend:
5

(b) einen sukzessiv approximierenden Analog-Digital-Umsetzer, der ein demselben zugeführtes Analogsignal in ein Digitalsignal umsetzt, dessen Ziffern von der Ziffer für die höhere Ordnung aus zu der Ziffer für die niedrigere Ordnung durch aufeinanderfolgenden Vergleich des Analogsignals mit Bezuf ssignalen unterschiedlicher Ηοηςη aufeinanderfolgend bestimmt werden;

(c) einen Verstärker mit veränderbarem Verstärkungsfaktor zum Verstärken des Analogsignals, der so geschaltet ist, daß er das verstärkte Analogsignal an den sukzessiv approximierenden Analog-Digital-Umsetzer gibt; und

(d) eine Entscheidungseinrichtung, welche auf die Werte einer vorbestimmten Anzahl von Ziffern höherer Ordnung des Digitalsignals anspricht, die während des Vorgangs der Analog-Digital-Umsetzung des verstärkten Analogsignals von dem sukzessiv approximierenden Analog-Digital-Umsetzer erhalten worden sind und aufgrund der Werte der Ziffern bestimmt, ob der Verstärkungsfaktor des Verstärkers geändert werden soll oder nicht, wobei die Anzahl der Ziffern durch die Betriebsart bestimmt ist die von der Verstärkungsfaktor-Einstelleinrich'ung voreingestellt ist,

gekennzeichnet durch eine Einrichtung(C,33-1,33-2,31-2,32;55-1 bis55-6,56-1,57-2,57-3,52,53) zur Ermöglichung der Fortsetzung des Vorgangs der Analog-Digital-Umsetzung des verstärkten Analogsignals durch den sukzessiv approximierenden Analog-Digital-Umsetzer (B) ohne Änderung des Verstärkungsfaktors des Verstärkers (2) und damit zur Bestimmung der anderen Ziffern, deren Ordnung niedriger als diejenige der Ziffern ist, deren Werte bereits bestimmt worden sind, wenn ermittelt worden ist, daß der Verstärkungsfaktor nicht geändert werden soll; und zum Bewirken des Anhaltens des Vorgangs der Analog-Digital-Umsetzung des verstärkten Analogsignals durch den sukzessiv approximierenden Analog-Digital-Umsetzer (B) sowie des Änderns des Verstärkungsfaktors des Verstärkers (2) entsprechend der Betriebsart, die von der Verstärkungsfaktor-Einstelleinrichtung (A) voreingestellt worden ist, so daß das eingegebene Analogsignal, nachdem es mit dem geänderten Verstärkungsfaktor durch den Verstärker (2) verstärkt worden ^!sl in den sukzessiv approximierenden Analog-Digital-Umsetzer eingegeben wird, und zum Bewirken eines erneuten Beginns der Analog-Digital-Umsetzung durch den sukzessiv approximierenden Analog-Digital-Umsetzer (B)zur^,nalog-Digital-Umsetzung des neuerdings verstärkten Analogsignals, wenn ermittelt wird, daß der Verstärkungsfaktor des Verstärkers (2) geändert werden soll.

2. Einrichtung nach Ansp .ich 1, dadurch gekennzeichnet, daß die Verstärkungsfaktor-Einstelleinrichtung

(A) ein Coderegister (44) aufweist, in das ein Code geschrieben ist, der die Art des Verstärkungsfaktors repräsentiert.

3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der sukzessiv approximierende Analog-Digital-Umsetzer ^folgendes umfaßt:

(a) ein Sukzessivapproximations-Register (35), das Ziffernpositionen hat. in denen Werte der Ziffern gespeichert werden können, welche das durch die Analog-Digital-Umsetzung des Analogsignals erhaltene Digitalsignal repräsentieren;

(b) eine Einrichtung (34) zum Eingeben eines vorbestimmten Werts in die Ziffernpositionen des Sukzessivapproximations-Registers (35), und zwar aufeinanderfolgend von der Ziffer für die hohe Ordnung zu derjenigen für niedrige Ordnung;

(c) eine Einrichtung (21, 22) zum aufeinanderfolgenden Erzeugen von Bezugssignalen, die den jeweiligen Inhalten des Sukzessivapproximations-Registers (35) entsprechen, nachdem der vorbestimmte Wert in die jeweiligen Ziffernpositionen des Sukzessivapproximalions-Registers (35) eingegeben worden ist;

so und

(d) eine Einrichtung (3,34,36-1 bis 36-9) zum aufeinanderfolgenden Vergleichen des angelegten Analogsignals mit den jeweiligen Bezugsanalogsignalen, so daß dadurch aufeinanderfolgend die in den Ziffernpositionen zu speichernden Werte in Abhängigkeit vom Ergebnis dieses Vergleichs bestimmt werden.

4. Einrichtung nach Anspruch 1, 2 oder 3, gekennzeichnet durch ein Gewichtungsbitregister (37), dessen

Inhalt die gewählte Art des Verstärkungsfaktors anzeigt.

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Gewichtungsbitregister (37) normalerweise zurückgesetzt und auf einen vorbestimmten Code, der die gewählte Art des Verstärkungsfaktors repräsentiert, eingestellt wird, wenn der Verstärkungsfaktor des Verstärkers (2) verändert wird.

6. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die gewählte Art des

Verstärkungsfaktors eine Art der doppelten Wahl des Verstärkungsfaktors ist und der Verstärkungsfaktor des Verstärkers (2) normalerweise auf »1« eingestellt und zu »2« veränderbar ist.
$i

7. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die gewählte Art des

?i Verstärkungsfaktors eine Art der vierfachen Wahl des Verstärkungsfaktors ist, und daß der Verstärkungs-

*r. 65 faktor des Verstärkers (2) normalerweise auf »1« eingestellt und zu »4« veränderbar ist.