DE3036375A1 - Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers - Google Patents

Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers

Info

Publication number
DE3036375A1
DE3036375A1 DE19803036375 DE3036375A DE3036375A1 DE 3036375 A1 DE3036375 A1 DE 3036375A1 DE 19803036375 DE19803036375 DE 19803036375 DE 3036375 A DE3036375 A DE 3036375A DE 3036375 A1 DE3036375 A1 DE 3036375A1
Authority
DE
Germany
Prior art keywords
level
state
cell
programming
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803036375
Other languages
English (en)
Inventor
Guiseppe Dr. Saronno Corda
Vincenco Milano Daniele
Aldo Magrucci
Guido Milano Torelli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
ATES Componenti Elettronici SpA
SGS ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATES Componenti Elettronici SpA, SGS ATES Componenti Elettronici SpA filed Critical ATES Componenti Elettronici SpA
Publication of DE3036375A1 publication Critical patent/DE3036375A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Description

Verfahren zum Programmieren eines elektrisch veränderbaren nicht-flüchtigen HalbleiterSpeichers
Die Erfindung betrifft einen elektrisch veränderbaren, nichtflüchtigen bzw. leistungsunabhängigen Halbleiterspeicher (aus dem englischen Sprachraum her auch als non-volatile memory bekannt) , und insbesondere ein Verfahren zum Programmieren eines solchen Speichers, d.h. zum Einschreiben und Löschen.
Derartige Speicher werden normalerweise mit der Abkürzung EAROM (Electrically Alterable Read Only Memory, d.h. elektrisch veränderbarer Festwertspeicher) bezeichnet und verwenden als Element zum Speichern von Daten eine Vorrichtung, die im wesentlichen wie ein Feldeffekttransistor mit -isoliertem Gate (IGFET = Insulated Gate Field Effect Transistor) funktioniert. Eine derartige bekannte Vorrichtung hat außer den üblichen Elektroden für Source, Drain und Gate eine zweite Gateelektrode und eine Elektrode, die in das Oxid eingetaucht ist, das das Gate vom Halbleitersubstrat trennt, und die gewöhnlich als Floating-Gate (potentialmäßig schwimmendes oder freischwebendes Gate) bezeichnet wird. Wenn eine geeignete Spannung an die zugänglichen Elektroden der Vorrichtung angelegt wird, können ständig Elektronen in das Floating-Gate geladen (einschreiben) oder aus diesem herausgenommen werden (löschen), so daß sich das Speicherelement in zwei unterschiedlichen elektrischen Zuständen befinden kann, die zwei unterschiedlichen Pegeln des Leitungsschwellenwertes des IGFET entsprechen, denen die beiden Pegel einer binären Information zugeordnet werden können. Diese Veränderungen sind möglich aufgrund des Phänomens des Übergangs von Ladungen durch das Oxid, das das Floating-Gate umgibt. Im einzelnen erfolgt das Einschreiben dadurch, daß im Kanal des IGFET Elektronen hoher Energie erzeugt werden und daß an beide zugängliche Gates eine hohe Spannung angelegt wird. Über dem Oxid baut sich dadurch ein elektrisches Feld auf, das ausreichend stark ist, um die Elektronen hoher Energie zu veranlassen, das Oxid zu durchqueren, bis sie das Floating-Gate
130016/0793
C
erreichen, in dem sie eingefangen bleiben. Die Löschung wird dadurch erreicht, daß ein starkes elektrisches Feld zwischen dem Floating—Gate und einem der beiden zugänglichen Gates gebildet wird. Schließlich wird das Lesen dadurch ausgeführt, daß geprüft wird, ob der Transistor leitet oder nicht, wenn an die zugänglichen Gates eine Spannung angelegt wird, deren Größe zwischen den beiden Schwellenwerten'liegt, die durch das Floating-Gate in seinen beiden möglichen Ladungszuständen definiert sind.
Die Ausbildung und die Funktionsweise einer derartigen Vorrichtung sind im einzelnen in der US-PS 3 825 946 beschrieben.
Man hat festgestellt, daß sowohl die Einschreibzeit als insbesondere auch die Löschungszeit in dem Maße erhöht werden müssen, wie die Zahl der Programmierzyklen anwächst. Dieses Erfordernis scheint dadurch verursacht zu sein, daß die Leitung durch das Oxid schrittweise geringer wird, weil die Elektronen in diesem Oxid eingefangen werden. Lange Löschungszeiten führen aus dem folgenden Grund zu einer Verringerung der Nutzungsdauer des Speichers. Im allgemeinen werden nicht alle Zellen, die den Speicher enthalten, der selben Zahl von Programmierzyklen ausgesetzt, so daß es vorkommen kann, daß einige Zellen,und zwar die weniger benutzten, länger als notwendig einer Löschung Ausgesetzt werden. Da auf diese Weise den Floating-Gates erhebliche Mengen von Elektronen entzogen werden (Überlöschung), kann es im Grenzfall unmöglich werden, die Zellen in den anderen Zustand zurückzuführen, wodurch der Speicher nicht mehr benutzbar wird. Wenn auch in geringerem Maße, so beeinflußt auch ein nicht-gleichförmiges Einschreiben aufgrund ähnlicher Phänomene wie beim Löschung die Nutzungsdauer des Speichers.
Anstatt die Programmierzeiten zu vergrößern, wäre es theoretisch auch möglich, die an die Elektroden der Zellen angelegten Spannungen zu erhöhen. Diese Maßnahme ist in der Praxis jedoch nicht vorteilhaft, weil die von den physikalischen Eigenschaften einer
130016/0793
Zelle erlaubten maximalen Spannungspegel nicht wesentlich größer sind als die für den Betrieb der noch nicht benutzen Zelle notwendigen Spannungspegel. Die Maßnahme würde in jedem Fall zu einer schnelleren Alterung der Zellen aufgrund der größeren Stromdichte durch das Oxid und einer Verschlechterung der Bedingungen der "Überlöschung" führen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Programmieren vorzuschlagen, bei dem die Nutzungsdauer eines Haltleiterspeichers der eingangs definierten Art erhöht werden kann.
Die Lösung dieser Aufgabe ist im Patentanspruch 1 angegeben und kann entsprechend den weiteren Patentansprüchen vorteilhaft weitergebildet werden.
Das Verfahren gemäß der Erfindung wird dabei auf EAORM-Speicher angewandt, deren elektrische Eigenschaften sich mit der Zahl der Programmierzyklen (Einschreiben, Löschen), der die einzelnen Zellen ausgesetzt sind, verändern. Jede Speicheroperation für einen bestimmten Binärdatenwert in einer angesteuerten Zelle umfaßt eine Lesephase, eine Phase zum Vergleich des gelesenen Datenwertes mit dem zu speichernden Datenwert und, falls das Vergleichsergebnis negativ ist, eine Phase der Änderung durch Anlegen eines kurzen Spannungsimpulses. Der Zyklus wiederholt SiCh1, bis das Ergebnis des Vergleichs positiv ist. Das Verfahren erlaubt, die Nutzungsdauer des Speichers zu vergrößern.
In der Zeichnung ist ein praktisches Anwendungsbeispiel dargestellt, das nachstehend erläutert wird. Es zeigen:
Fig. 1 eine stark vergrößerte Schnittdarstellung eines aktiven Elementes eines Siliciumspeichers mit einer Doppelschicht aus polykristallinem Silicium;
Fig. 2 das Schaltsymbol einer Speicherzelle, die das aktive Element der Fig. 1 enthält; und
Fig. 3 das Schema eines teilweise in Schaltungsdarstellung, teilweise in Blockdarstellung wiedergegebenen Speichers,
130016/0793
der eine Matrix mit Zellen der Fig. 2 und die zugehörigen Schaltungen zum Lesen und zum Programmieren aufweist, die erforderlich sind, um das Verfahren gemäß der Erfindung auszuführen.
Der Aufbau der Fig. 1 zeigt ein Substrat 2 aus monokristallinem Silicium, das mit zu P-Leitfähigkeit führenden Fremdstoffen dotiert ist und in dem zwei Zonen 4 und 6 gebildet sind, die stark mit zur entgegengesetzten Leitfähigkeit (N ) führenden Fremdstoffen dotiert sind und die Funktionen von Source und Drain haben. Eine Schicht 8 aus Siliciumdioxid deckt das Substrat 2 ab und enthält eine vollkommen isolierte Elektrode 10, 'genannt Floating-Gate (potentialmäßig schwimmendes oder freischwebendes Gate), die aus polykristallinem Silicium besteht, das mit zu N+-Leitfähigkeit führenden Fremdstoffen dotiert ist. Diese Elektrode 10 erstreckt sich oberhalb eines Kanals 12, der von den beidr't Source- und Drainzcnen 4 und 6 begrenzt ist. Auf der Oxid ^ht 8 sinä zwei
weitere, mit 14 und 16 bezeichnete Elektroden aus polykristallinem Silicium vom Typ N angeordnet, die beide über einem Teil des Floating-Gate 10 liegen. Zwei metallische Elektroden
18 und 20 durchdringen die Oxidschicht 8, um eine elektrische Verbindung der Source- und Drainzonen 4 und 6 mit einem äußeren Schaltungskreis herzustellen. Auch die Gate-Elektroden 14 und 16 sind mit einem äußeren Schaltungskreis verbunden, vorzugsweise durch N-dotierte Bahnen aus polykristallinem Silicium. Die Anschlüsse von Source, Drain, Löschungs-Gate und Einschreib-Gate sind mit den Symbolen S, D, GE bzw. GW bezeichnet.
Der beschriebene Aufbau wirkt wie ein N-Kanal-IGFET mit einem isolierten Gate, dem Floating-Gate und zwei von außen
zugänglichen Gates und kann in an sich bekannter Weise in Verbindung mit einem im Anreicherungsbetrieb arbeitenden Feldeffekttransistor mit normalartigem N-Kanal verwendet werden, der als Selektionstransistor bezeichnet werden soll, um eine elektrisch veränderbare und nicht-flüchtige Speicherzelle zu bilden. Das Schaltungssymbol der Zelle ist in Fig. 2 gezeigt, in der TM den
130016/0793
BAD ORIGINAL
Speicherungstransistor, der durch den in Fig. 1 gezeigten Aufbau gebildet ist/ und TP den Selektiönstransistor bezeichnet. Die Source-Elektrode von TP ist mit der Drain-Elektrode von TM verbunden und die Anschlüsse der Zelle sind durch den Drain DP und das Gate GP von TP sowie durch die Source S und das Einschreibegate GW sowie das Löschgate GE von TM gebildet.
Wie bereits in der Beschreibungseinleitung erläutert wurde, kann der Speicherungstransistor TM in Abhängigkeit von der Ladung im Floating-Gate zwei verschiedene elektrische Zustände haben. Im folgenden wird die Zelle mit beschrieben bezeichnet, wenn die LeitungsschwelIe des Transistors TM größer ist als ein erster vorbestimmter Pegel,, und als nicht-beschrieben oder gelöscht, wenn die Schwelle von TM kleiner als ein zweiter vorbestimmter Pegel ist, der kleiner ist als der erste Pegel.
Es soll nun die Funktion der Zelle der Fig. 2 untersucht werden. Das Einschreiben erfolgt dadurch, daß der Drain und die zugänglichen Gates auf eine verhältnismäßig hohe Spannung (ca. 25 V) bezüglich der Sourceelektrode S und des Substrates 2, das sich normalerweise auf dem selben Potential wie die Source S befindet, gebracht werden- Unter dieser Bedingung ist der Transistor TP im leitenden Zustand, im Kanal 12 des Transistors TM nehmen die Elektronen erhöhte Energien auf, und durch das Oxid, das das Floating-Gate 10 vom Kanal 12 trennt, baut sich ein elektrisches Feld auf, das eine überführung der Elektronen hoher Energie in das Floating-Gate bewirkt. Um die Zelle zu löschen, wird das Löschgate GE auf einer bezüglich der Source S und dem Einschreibgate hohen Spannung gehalten (25 V), wie auch wenigstens einer der Anschlüsse GP und DP auf das niedrigst mögliche Potential gebracht wird. Durch einen kapazitiven Effekt bildet sich über dem Oxid, das das Gate GE von dem . Floating-Gate 10 trennt, ein elektrisches Feld mit einer Stärke, die ausreicht, die Elektronen aus dem Floating-Gate abzuziehen.
130016/0793
Bei einer Zelle mit bestimmten gemetrischen und morphologischen Eigenschaften und bei festgelegten Pegeln und Zeiten für das Anlegen der Betriebsspannungen verhält sich die Vorrichtung TM wie ein im Anreicherungsbetrieb arbeitender N-Kanal-Feldeffekttransistor mit einer LeitungsschwelIe, die in Abhängigkeit der im Floating-Gate gespeicherten Ladung zwischen zwei Pegeln variabel ist. Der Zustand der Zelle kann dadurch abgelesen werden, daß an die Elektrode DP eine Spannung angelegt wird, die kleiner ist als die Programmierspannung, und an die Anschlüsse GP, GE und GW eine bezüglich des Anschlusses S positive Spannung mit einer Amplitude, die nicht ausreicht, um die Ladung des .. Floating-Gates 10 zu verändern, jedoch ausreicht, um den Selektionstransistor TP in jedem Fall und den Transistor TM nur dann in den leitenden Zustand zu versetzen, wenn letzterer sich im Zustand mit kleinerem Schwellenwert befindet (nicht beschriebene Zelle) . Das Fehlen oder das Vorhandensein von Strom zwischen den Anschlüssen von Source S und Drain DP der Zelle, der mit einer geeigneten Schaltung abgegriffen wird, gibt an, ob die Zelle beschrieben bzw. gelöscht ist. Der Abstand zwischen den beiden Schwellenwerten wird während des Entwurfs bestimmt, in dem vor allem die Veränderlichkeit der elektrischen Parameter der Zelle aufgrund der Herstellungstoleranz die Verminderung der physikalischen Eigenschaften der Zeile während des normalen Betriebs und die Empfindlichkeit der Einleseschaltung berücksichtigt v/erden.
Um das Programmierverfahren gemäß der Erfindung zu erläutern, wird nun Bezug auf Fig. 3 genommen, in der aus Vereinfachungsgründen nur drei Zellen einer Vielzahl von Zellen dargestellt sind, die eine Speichermatrix mit den zugehörigen peripheren Schaltungen bilden. Bei allen Zellen der Matrix ist die Source-Elektrode mit einem gemeinsamen Anschluß oder mit Masse verbunden, und bei allen Zellen einer Zeile sind die Elektroden des Selektionsgate GP und die Elektroden des Löschungsgate GE mit den entsprechenden Zeilenleitungen " LGP bzw. LGE verbunden, die ihrerseits mit geeigneten Zeilendekoderschaltungen ver-
130016/0793
bunden sind, die insgesamt durch den Block DR dargestellt sind, und zwar über zugehörige Zeilensteuerschaltungen, die mit DP und DE bezeichnet sind. Bei allen Zellen einer Spalte sind die Elektroden von Drain DP und von Schreibgate GW mit den entsprechenden Spaltenleitungen LD und LGW verbunden, die als Drainleitungen LD und Schreibgate-Leitungen LGW bezeichnet werden. Jede Leitung LD ist mit einer Leseschaltung, die durch einen Block CL dargestellt ist, und einer durch einen Block PS dargestellte Einschreib-Steuerschaltung verbunden. Jede Leitung LGW ist mit einer durch einen Block PC dargestellten Lösch-Steuerschaltung verbunden. Die Schaltungen CL, PS und PC jeder Spalte werden gleichzeitig von einer Spaltensteuerschaltung CO freigegeben, die mit einer Spaltendekoderschaltung verbunden ist, die durch den Block DC dargestellt ist. Ein Anschluß der Einschreib-Steuerschaltungen PS ist über eine gemeinsame Einschreib-Steuerleitung CS mit einer Logikschaltung für Vergleich und Entscheidung LCD verbunden. Analog dazu sind die Lösch-Steuerschaltungen PC mit dieser Logikschaltung LCD durch eine gemeinsame Lösch-Steuerleitung CC verbunden. Ein Anschluß der Leseschaltungen CL ist mit einer Datenausgangsleitung UD verbunden, die zu nicht dargestellten äußeren Schaltungen führt. Die Logikschaltung LCD hat drei Eingangsanschlüsse, von denen einer mit der Datenausgangsleitung UD .und die anderen beiden über eine Dateneingangsleitung ID bzw. eine mit R/W bezeichnete Steuerleitung für Lesen/Schreiben mit nicht dargestellten äußeren Schaltungen verbunden sind. Die Logikschaltung LCD hat einen Ausgang LM zum Sortieren des Lese-/Schreib-Befehls, welcher Ausgang- mit allen Leseschaltungen CL und mit allen Zeilensteuerschaltungen DP und DE verbunden ist, sowie einen Ausgang FC für Zyklusende, der mit einer nicht dargestellten äußeren Schaltung verbunden ist. Die Zeilendekoderschaltung DR und die Spaltendekoderschaltung DC sind'mit nicht dargestellten äußeren Schaltungen verbunden, die Adressensignale erzeugen. Die Verbindungen für die Adressensignale werden parallel zueinander durch Anschlußgruppen hergestellt, deren Zahl von der Zahl der Zellen der Matrix abhängt und die mit NR für die Zeilendekodierung DR und mit NC für die
130016/0793
Spaltendekodierung DC bezeichnet sind. Schließlich haben alle Blöcke der Fig. 3 einen Anschluß TMP, der mit einer nicht dargestellten Zeit- bzw. Taktgeberschaltung verbunden ist.
Im Betrieb wird eine Zelle der Matrix angesteuert oder ausgewählt, wenn an den Eingängen NR und NC der Zeilendekoderschaltung DR bzw. der Spaltendekoderschaltung DC die Signalen anliegen, die die Zeile und die Spalte bedeuten, in deren Schnittpunkt sich die Zelle befindet. Wenn am Eingang R/W der Logikschaltung LCD der Lesebefehl vorliegt, werden die Zeilensteuerschaltung DP der gewählten Zeile und die Leseschaltung CL der gewählten Spalte durch die Leitung LM aktiviert, so daß sie die entsprechenden Zeilenleitungen LGP und Spaltenleitungen LD auf die Lesespannung bringen; außerdem werden die Zeilen-Steuerschaltung DE der gewählten Zeile und die Lösch-Steuerschaitung PC der gewählten Spalte von derselben Leitung LM ■:. aktiviert, daß sie die entsprechende Zeilenleitung LGE und "f *■ Itanleitung LGW auf eine vorbestimmte Lese-Bezugsspannung bei einem Wert bringen, der zwischen den beiden Leitungs-Schwellenwerten liegt, die dem Zustand der beschriebenen Zelle und dem Zustand der nicht beschriebenen Zelle entsprechen. Auf der Datenausgangsleitung UD ergibt sich dann ein Signal hohen oder tiefen Pegels entsprechend dem Zustand der gewählten Zelle.
Bei der Programmierung wird eine Zelle auf die selbe Weise,wie oben für das Einlesen beschrieben, gewählt, wird der zu speichernde Datenwert am Dateneingang ID der Logikschaltung LCD angelegt, und am Eingang R/W dieser Logikschaltung wird der Schreibbefehl gegeben. Auf diese Weise beginnt der Programmierzyklus, der die folgenden Phasen umfaßt, welche über die Zeitwerte des Signals von der Taktgeberschaltung TMP geregelt wird: Die erste Phase besteht in der Aktivierung der Zeilenschaltung und der Spaltenschaltung derart, daß die gewählte Zelle für eine Leseoperation, die analog der oben beschriebenen ist, vorgespannt wird; die zweite Phase besteht darin, daß in der Logikschaltung LCD der gelesene Datenwert auf der Leitung UD mit dem zu speichernden Datenwert am Eingang
130016/0793
BAD ORIGINAL
ID verglichen wird; die dritte Phase hängt vom Ausgang dieses Vergleiches ab: Wenn die miteinander verglichenen Daten gleich sind, besteht sie einfach darinr daß ein Signal für das Zyklusende am Anschluß FC der Logikschaltung LCD abgegeben wird; wenn der zu speichernde Datenwert von dem gelesenen Datenwert abweicht und
dem Zustand einer beschriebenen Zelle entspricht,
besteht sie darin, daß über die Leitung LM alle
Schaltungen für die Zeilensteuerung und die Spaltensteuerung, die sich auf die gewählte Zelle beziehen, zum Schreiben aktiviert werden, so daß die entsprechenden Zeilenleitungen LGP und LGE und Spaltenleitungen LD und LDW auf eine Schreibspannung gebracht werden (25 V); wenn sich der zu speichernde Datenwert von dem gelesenen Dätenwert unterscheidet und dem Zustand einer
nicht beschriebenen oder der gelöschten Zelle
entspricht, besteht diese Phase darin, daß die Schaltungen für die Zeilensteuerung und die Spaltensteuerung zum Löschen aktiviert werden derart, daß die Zeilenleitung LGE auf eine Spannung gebracht wird, die mit der Schreibspannung übereinstimmt, und daß die andere Zeilenleitung LGP und die Spaltenleitungen LD und LGW auf Massepotential gebracht werden.
Nach dem Verfahren der Erfindung erfolgt jede Änderungsoperation in aufeinanderfolgenden Schritten. Beim ersten Schritt bleiben die Änderungsbedingungen über eine Zeit bestehen (ca. 10 μεεο), die normalerweise nicht ausreicht, um die Leitungsschwelle der gewählten Zelle über den Mindestpegel· zu bringen, der für die beschriebene Zelle vorbestimmt ist, wenn die auszuführende
Operation ein Einschreiben ist, bzw. unter den Maximalpegel,
der für die nicht beschriebene Zelle vorgeschrieben ist, wenn die auszuführende Operation eine Löschung ist; nach jedem
Schritt folgt eine kurze Zeitdauer (ca. 20 iisec) , während der die Lesebedingungen eingestellt werden und der gelesene Datenwert,
das heißt der augenblickliche Zustand der Ze^e, von der Logikschaltung LCD mit dem Datenwert am Eingang des Anschlusses ID verglichen wird. Wenn die beiden Daten nicht gleich sind, werden die Änderungsbedingungen für eine weitere vorbestimmte Zeit
130016/0793
wiederhergestellt, worauf ein weiterer Vergleich erfolgt. Diese alternierende Folge von Änderungszyklen und Lesezyklen setzt sich fort, bis der gelesene Datenwert, das heißt der Zustand der Zelle, nicht mehr als gleich mit dem Datenwert am Eingang erkannt wird. In diesem letzten Fall gibt die Logik LCD ein Endzyklus-Signal an den Anschluß FC.
Ein weiterer, besonders vorteilhafter Gesichtspunkt der Erfindung ist, daß das Lesen während der Programmierzyklen einer Zelle dadurch ausgeführt wird, daß die Bezugsspannung für die Gate-Elektroden GE und GW an den zugehörigen Leitungen LGE und LGW auf einen unterschiedlichen Pegel eingestellt wird, abhängig davon, ob es sich um einen Einschreibzyklus oder einen Löschzyklus handelt. Insbesondere wird im Fall des Einschreibens die Bezugsgröße auf einen Pegel gebracht, der nur wenig unter dem Mindestpegel der Leitungsschwelle liegt, die dem Zustand der beschriebenen Zelle entspricht, während beim Löschen diese Bezugsgröße nur kurz über dem Höchstpegel der Leitschwelle liegt, die dem Zustand der gelöschten Zelle entspricht. Damit ergibt sich die Sicherheit, daß die Zustände der beschriebenen Zelle und der nicht beschriebenen Zelle immer gut unterschieden sind. Bei einer praktischen Verwirklichung des Verfahrens der Erfindung lagen die folgenden Spannungspegel vor: Mindestschwellenpegel der beschriebenen Zeil 9 V, Höchstschwellenpegel der nicht beschriebenen Zelle 5 V, Bezugspegel beim Schreiben 8,9 V, Bezugspegel beim Löschen 5,1 V.
Unter der Berücksichtigung, daß, wie die experimentellen Daten zeigen, die Verringerung der Leitfähigkeit des Oxids am Anfang der Lebensdauer der Zelle sehr rasch ist, wenn also diese den ersten Programmierzyklen unterworfen wird? und verhältnismäßig langsam ist, wenn der Zustand der Zelle bereits mehrfach geändert worden ist, vergrößert sich gemäß einer vorteilhaften Eigenschaft der Erfindung die Dauer der Spannungsimpulse, die während der Programmierzyklen angelegt werden, nach jedem Leseintervall, das heißt, die Zwischenlesungen werden nicht in
130018/0793
festen Intervallen ausgeführt, sondern sind fortschreitend weniger häufig. Dadurch werden die Programmierzeiten auf ein Zeitminimum verringert, ohne daß die effektiven Schwellenpegel stark von den vorbestimmten Grenzwerten abweichen. Bei einer praktir sehen Ausführung der Erfindung ist die Dauer jedes auf den ersten Impuls folgenden Impulses gleich dem Doppelten der Dauer des vorhergehenden Impulses/bis eine vorbestimmte Maximaldauer erreicht wird.
Nach einer Variante der Erfindung vergrößern sich die Programmierimpulse schrittweise in ihrer Amplitude, anstatt länger zu werden. Eine praktische Verwirklichung dieser Variante sieht die Einstellung der Programmierspannungen durch ein Rampensignal vor, das periodisch von den LeseIntervallen unterbrochen wird.
Schließlich betrifft eine weitere Variante der Erfindung die Kombination der beiden oben erläuterten Maßnahmen.
Wenn auch das Verfahren der Erfindung anhand einer Anwendung bei einer besonderen . Art . eines Halbleiterspeichers beschrieben und dargestellt ist, kann dieses auch mit den selben Vorteilen bei jeder anderen Art von Halbleiterspeichern verwendet werden, bei der die elektrischen Parameter der zu programmierenden Zelle dazu neigen, sich mit der Zahl der Anderungszyklen dieser Zelle zu verändern. Das Verfahren kann außerdem bei Speichern angewendet werden, bei denen die Löschung einer Zelle nicht individuell, wie im Fall der Fig. 3, ausgeführt werden kann, sondern gleichzeitig für alle oder einen Teil der Zellen des Speichers erfolgen muß.
130016/0793
-AS-
Leerseite

Claims (5)

  1. Verfahren zum Programmieren eines elektrisch veränderbaren nichtflüchtigen Halbleiterspeichers
    Priorität: Italien Nr. 26071-A/79 vom 28. September 1979
    Patentansprüche
    Verfahren zum Programmieren eines elektrisch veränderbaren nicht-flüchtigen bzw. leistungsunabhängigen Halbleiterspeichers, der aus Zellen besteht, von denen jede einen Aufbau hat, der wie ein Feldeffekttransistor mit isoliertem Gate (IGFET) wirkt, und eine Leitschwelle aufweist, die einen ersten stabilen Wert haben kann, der größer ist a.l s ein erster vorbestimmter Pegel, und einen zweiten stabilen Wert, der kleiner ist als ein zweiter vorbestimmter Pegel derart;, daß zwei mögliche Zustände einer Binärzahl darstellbar sind,
    J 3 ü U I D / U / s «S
    POSTSCHECKKONTO: MÖNCHEN 50175-809
    η
    wobei die Zellen untereinander durch Zeilenleitungen und Spaltenleitungen so verbunden sind, daß eine Matrix zum Speichern von Daten in Binärform gebildet wird, bei der jede Zelle wenigstens zum Lesen und Einschreiben einzeln adressierbar ist durch Wahl der entsprechenden Zeilenleitung und Spaltenleitung und von einem der beiden stabilen Schwellenzustände zu dem anderen durch Anlegen eines Änderungsimpulssignals an wenigstens eine der Leitungen für Zeile und Spalte gebracht werden kann, dadurch gekennzeichnet , daß zum Speichern einer bestimmten Binärzahl· in eine adressierte Ze^e die folgenden Operationen ausgeführt werden:
    a) Lesen des Zustandes dieser Zelle,
    b) Vergleich der dem gelesenen Zustand entsprechenden Binärzahl mit der vorbestimmten Binärzahl und,
    c) Anlegen eines Änderungsimpulses und Ausführung neuer Leseoperationen, Vergleichsoperationen und eventuell Anlegen eines weiteren Änderungsimpulses, wenn sich aus dem Vergleich ergibt, daß der gelesene Zustand nicht mit dem vorbestimmten Zustand übereinstimmt, bis der gelesene Zustand mit dem vorbestimmten Zustand übereinstimmt.
  2. 2. Verfahren nach Anspruch 1 für einen Speicher, in dem das Lesen dadurch erfolgt, daß wenigstens eine der Leitungen für die Zeile und die Spalte auf einen Bezugsspannungspegel gebracht wird, der zwischen dem ersten oben genannten Pegel und dem zweiten oben genannten Pegel liegt, dadurch gekennzeichnet, daß zum überführen von dem dem ersten Pegel entsprechenden Zustand in den anderen Zustand der Bezugsspannungspegel näher an dem zweiten Pegel liegt als am ersten Pegel und daß umgekehrt für den übergang von dem dem zweiten Pegel entsprechenden Zustand in den anderen Zustand der Bezugsspannungspegel näher am ersten Pegel als am zweiten Pegel liegt.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Impuls eines Änderungssignals nicht ausreicht, um eine Zustandsänderung herbeizuführen.
    130016/0793
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die auf ein Änderungssignal folgenden Impulse eine wachsende Dauer haben.
  5. 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die auf ein Änderungssignal folgenden Impulse eine wachsende Amplitude haben.
    130016/0793
DE19803036375 1979-09-28 1980-09-26 Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers Withdrawn DE3036375A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT26071/79A IT1224062B (it) 1979-09-28 1979-09-28 Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile

Publications (1)

Publication Number Publication Date
DE3036375A1 true DE3036375A1 (de) 1981-04-16

Family

ID=11218566

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803036375 Withdrawn DE3036375A1 (de) 1979-09-28 1980-09-26 Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers

Country Status (5)

Country Link
US (1) US4357685A (de)
DE (1) DE3036375A1 (de)
FR (1) FR2466834A1 (de)
GB (1) GB2062388A (de)
IT (1) IT1224062B (de)

Families Citing this family (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3171836D1 (en) * 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
US4486859A (en) * 1982-02-19 1984-12-04 International Business Machines Corporation Electrically alterable read-only storage cell and method of operating same
EP0101884A3 (de) * 1982-07-21 1987-09-02 Hitachi, Ltd. Monolithischer Halbleiterspeicher
FR2535853A1 (fr) * 1982-11-04 1984-05-11 Efcis Appareil de mesure de courants tres faibles
EP0108681A3 (de) * 1982-11-04 1986-10-15 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Bit-löschbarer EEPROM
DE3409776A1 (de) * 1983-03-17 1984-09-20 ROMOX Inc., Campbell, Calif. In einer kassette angeordneter, wiederprogrammierbarer speicher sowie verfahren zu dessen programmierung
FR2543363B1 (fr) * 1983-03-25 1985-06-21 Efcis Circuit integre analogique a transistors mos avec ajustement electrique de la tension de seuil d'au moins un transistor
US4571704A (en) 1984-02-17 1986-02-18 Hughes Aircraft Company Nonvolatile latch
JPS6180866A (ja) * 1984-09-27 1986-04-24 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 不揮発性半導体メモリ・セル
JPS63153799A (ja) * 1986-08-08 1988-06-27 Nec Corp 半導体メモリ
FR2620246B1 (fr) * 1987-03-31 1989-11-24 Smh Alcatel Memoire non volatile a faible taux d'ecriture et machine a affranchir en faisant application
JPH0814991B2 (ja) * 1988-01-28 1996-02-14 株式会社東芝 電気的消去可能不揮発性半導体記憶装置
FR2630574A1 (fr) * 1988-04-26 1989-10-27 Sgs Thomson Microelectronics Memoire programmable electriquement avec circuit de controle de programmation et procede correspondant
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5293560A (en) * 1988-06-08 1994-03-08 Eliyahou Harari Multi-state flash EEPROM system using incremental programing and erasing methods
US5315547A (en) * 1988-07-11 1994-05-24 Hitachi, Ltd. Nonvolatile semiconductor memory device with selective tow erasure
JP2645122B2 (ja) * 1989-01-20 1997-08-25 株式会社東芝 不揮発性半導体メモリ
US7447069B1 (en) 1989-04-13 2008-11-04 Sandisk Corporation Flash EEprom system
EP0617363B1 (de) 1989-04-13 2000-01-26 SanDisk Corporation Austausch von fehlerhaften Speicherzellen einer EEprommatritze
FR2650109B1 (fr) * 1989-07-20 1993-04-02 Gemplus Card Int Circuit integre mos a tension de seuil ajustable
EP0432481A3 (en) * 1989-12-14 1992-04-29 Texas Instruments Incorporated Methods and apparatus for verifying the state of a plurality of electrically programmable memory cells
US5200920A (en) * 1990-02-08 1993-04-06 Altera Corporation Method for programming programmable elements in programmable devices
EP0441510B1 (de) * 1990-02-08 1995-09-20 Altera Corporation Programmierverfahren für programmierbare Elemente in programmierbaren Anordnungen
US5122985A (en) * 1990-04-16 1992-06-16 Giovani Santin Circuit and method for erasing eeprom memory arrays to prevent over-erased cells
KR940006611B1 (ko) * 1990-08-20 1994-07-23 삼성전자 주식회사 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법
US5220531A (en) * 1991-01-02 1993-06-15 Information Storage Devices, Inc. Source follower storage cell and improved method and apparatus for iterative write for integrated circuit analog signal recording and playback
US6002614A (en) * 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5218569A (en) 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US5237535A (en) * 1991-10-09 1993-08-17 Intel Corporation Method of repairing overerased cells in a flash memory
US5359570A (en) * 1992-11-13 1994-10-25 Silicon Storage Technology, Inc. Solid state peripheral storage device
US5422842A (en) * 1993-07-08 1995-06-06 Sundisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells
FR2713008B1 (fr) * 1993-11-23 1995-12-22 Sgs Thomson Microelectronics Mémoire non volatile modifiable électriquement avec contrôle d'écriture.
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
JP3737525B2 (ja) * 1994-03-11 2006-01-18 株式会社東芝 半導体記憶装置
US5608679A (en) * 1994-06-02 1997-03-04 Intel Corporation Fast internal reference cell trimming for flash EEPROM memory
WO1995034075A1 (en) * 1994-06-02 1995-12-14 Intel Corporation Sensing schemes for flash memory with multilevel cells
US5537357A (en) * 1994-06-27 1996-07-16 Intel Corporation Method for preconditioning a nonvolatile memory array
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5808937A (en) * 1994-12-16 1998-09-15 National Semiconductor Corporation Self-convergent method for programming FLASH and EEPROM memory cells that moves the threshold voltage from an erased threshold voltage range to one of a plurality of programmed threshold voltage ranges
US5594685A (en) * 1994-12-16 1997-01-14 National Semiconductor Corporation Method for programming a single EPROM or flash memory cell to store multiple bits of data that utilizes a punchthrough current
US5550772A (en) * 1995-02-13 1996-08-27 National Semiconductor Corporation Memory array utilizing multi-state memory cells
US5511021A (en) * 1995-02-22 1996-04-23 National Semiconductor Corporation Method for programming a single EPROM or flash memory cell to store multiple levels of data that utilizes a forward-biased source-to-substrate junction
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5557567A (en) * 1995-04-06 1996-09-17 National Semiconductor Corp. Method for programming an AMG EPROM or flash memory when cells of the array are formed to store multiple bits of data
US5587949A (en) * 1995-04-27 1996-12-24 National Semiconductor Corporation Method for programming an ETOX EPROM or flash memory when cells of the array are formed to store multiple bits of data
DE69533429T2 (de) * 1995-06-07 2005-08-18 Macronix International Co. Ltd., Hsinchu Automatischer progammier-algorithmus für flash-speicher im seitenmodus mit variabler programmierimpulshöhe und -breite
US5701266A (en) * 1995-12-14 1997-12-23 Intel Corporation Programming flash memory using distributed learning methods
US5737265A (en) * 1995-12-14 1998-04-07 Intel Corporation Programming flash memory using data stream analysis
US5729489A (en) * 1995-12-14 1998-03-17 Intel Corporation Programming flash memory using predictive learning methods
US5677869A (en) * 1995-12-14 1997-10-14 Intel Corporation Programming flash memory using strict ordering of states
JP3200012B2 (ja) * 1996-04-19 2001-08-20 株式会社東芝 記憶システム
US5917757A (en) * 1996-08-01 1999-06-29 Aplus Flash Technology, Inc. Flash memory with high speed erasing structure using thin oxide semiconductor devices
US5914896A (en) * 1996-08-01 1999-06-22 Aplus Flash Technology, Inc. Flash memory with high speed erasing structure using thin oxide and thick oxide semiconductor devices
US5742543A (en) 1996-08-19 1998-04-21 Intel Corporation Flash memory device having a page mode of operation
US6738289B2 (en) * 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
DE60139670D1 (de) * 2001-04-10 2009-10-08 St Microelectronics Srl Verfahren zur Programmierung nichtflüchtiger Speicherzellen mit Programmier- und Prüfalgorithmus unter Verwendung treppenförmiger Spannungsimpulse mit variablem Stufenabstand
US7327619B2 (en) * 2002-09-24 2008-02-05 Sandisk Corporation Reference sense amplifier for non-volatile memory
US7443757B2 (en) * 2002-09-24 2008-10-28 Sandisk Corporation Non-volatile memory and method with reduced bit line crosstalk errors
US6983428B2 (en) * 2002-09-24 2006-01-03 Sandisk Corporation Highly compact non-volatile memory and method thereof
US6940753B2 (en) 2002-09-24 2005-09-06 Sandisk Corporation Highly compact non-volatile memory and method therefor with space-efficient data registers
US6987693B2 (en) 2002-09-24 2006-01-17 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors
US7046568B2 (en) * 2002-09-24 2006-05-16 Sandisk Corporation Memory sensing circuit and method for low voltage operation
KR100615975B1 (ko) * 2002-09-24 2006-08-28 쌘디스크 코포레이션 비휘발성 메모리 및 그 감지 방법
US7324393B2 (en) * 2002-09-24 2008-01-29 Sandisk Corporation Method for compensated sensing in non-volatile memory
US7196931B2 (en) * 2002-09-24 2007-03-27 Sandisk Corporation Non-volatile memory and method with reduced source line bias errors
US6891753B2 (en) 2002-09-24 2005-05-10 Sandisk Corporation Highly compact non-volatile memory and method therefor with internal serial buses
JP4052923B2 (ja) * 2002-10-25 2008-02-27 株式会社ルネサステクノロジ 半導体装置
US6956770B2 (en) * 2003-09-17 2005-10-18 Sandisk Corporation Non-volatile memory and method with bit line compensation dependent on neighboring operating modes
US7064980B2 (en) * 2003-09-17 2006-06-20 Sandisk Corporation Non-volatile memory and method with bit line coupled compensation
DE102004015928A1 (de) * 2004-03-31 2005-10-27 Infineon Technologies Ag Schreib-/Lösch-Verfahren für resistiv schaltende Speicherbauelemente
US7057939B2 (en) 2004-04-23 2006-06-06 Sandisk Corporation Non-volatile memory and control with improved partial page program capability
US7020026B2 (en) * 2004-05-05 2006-03-28 Sandisk Corporation Bitline governed approach for program control of non-volatile memory
US7023733B2 (en) * 2004-05-05 2006-04-04 Sandisk Corporation Boosting to control programming of non-volatile memory
ATE511187T1 (de) 2004-05-05 2011-06-15 Sandisk Corp Boosting zur steuerung der programmierung von nichtflüchtigem speicher
US7490283B2 (en) 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
FR2871940B1 (fr) * 2004-06-18 2007-06-15 St Microelectronics Rousset Transistor mos a grille flottante, a double grille de controle
US20060067127A1 (en) * 2004-09-30 2006-03-30 Matrix Semiconductor, Inc. Method of programming a monolithic three-dimensional memory
US7420847B2 (en) * 2004-12-14 2008-09-02 Sandisk Corporation Multi-state memory having data recovery after program fail
US7158421B2 (en) 2005-04-01 2007-01-02 Sandisk Corporation Use of data latches in multi-phase programming of non-volatile memories
US7120051B2 (en) * 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data
US7849381B2 (en) 2004-12-21 2010-12-07 Sandisk Corporation Method for copying data in reprogrammable non-volatile memory
US20060140007A1 (en) * 2004-12-29 2006-06-29 Raul-Adrian Cernea Non-volatile memory and method with shared processing for an aggregate of read/write circuits
US7251160B2 (en) 2005-03-16 2007-07-31 Sandisk Corporation Non-volatile memory and method with power-saving read and program-verify operations
US7206230B2 (en) 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
US7463521B2 (en) * 2005-04-01 2008-12-09 Sandisk Corporation Method for non-volatile memory with managed execution of cached data
US7173854B2 (en) * 2005-04-01 2007-02-06 Sandisk Corporation Non-volatile memory and method with compensation for source line bias errors
US7170784B2 (en) * 2005-04-01 2007-01-30 Sandisk Corporation Non-volatile memory and method with control gate compensation for source line bias errors
US7447078B2 (en) 2005-04-01 2008-11-04 Sandisk Corporation Method for non-volatile memory with background data latch caching during read operations
US7206235B1 (en) 2005-10-14 2007-04-17 Sandisk Corporation Apparatus for controlled programming of non-volatile memory exhibiting bit line coupling
US7286406B2 (en) * 2005-10-14 2007-10-23 Sandisk Corporation Method for controlled programming of non-volatile memory exhibiting bit line coupling
US7447094B2 (en) * 2005-12-29 2008-11-04 Sandisk Corporation Method for power-saving multi-pass sensing in non-volatile memory
US7224614B1 (en) 2005-12-29 2007-05-29 Sandisk Corporation Methods for improved program-verify operations in non-volatile memories
US7733704B2 (en) 2005-12-29 2010-06-08 Sandisk Corporation Non-volatile memory with power-saving multi-pass sensing
US7310255B2 (en) * 2005-12-29 2007-12-18 Sandisk Corporation Non-volatile memory with improved program-verify operations
US7885112B2 (en) * 2007-09-07 2011-02-08 Sandisk Corporation Nonvolatile memory and method for on-chip pseudo-randomization of data within a page and between pages
US7734861B2 (en) * 2006-09-08 2010-06-08 Sandisk Corporation Pseudo random and command driven bit compensation for the cycling effects in flash memory
US7606966B2 (en) * 2006-09-08 2009-10-20 Sandisk Corporation Methods in a pseudo random and command driven bit compensation for the cycling effects in flash memory
US7551482B2 (en) * 2006-12-27 2009-06-23 Sandisk Corporation Method for programming with initial programming voltage based on trial
US7570520B2 (en) * 2006-12-27 2009-08-04 Sandisk Corporation Non-volatile storage system with initial programming voltage based on trial
US7564715B2 (en) * 2007-02-20 2009-07-21 Sandisk Corporation Variable initial program voltage magnitude for non-volatile storage
US7599224B2 (en) * 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7508715B2 (en) * 2007-07-03 2009-03-24 Sandisk Corporation Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7701761B2 (en) * 2007-12-20 2010-04-20 Sandisk Corporation Read, verify word line reference voltage to track source level
US7764547B2 (en) * 2007-12-20 2010-07-27 Sandisk Corporation Regulation of source potential to combat cell source IR drop
US8027195B2 (en) 2009-06-05 2011-09-27 SanDisk Technologies, Inc. Folding data stored in binary format into multi-state format within non-volatile memory devices
US8102705B2 (en) 2009-06-05 2012-01-24 Sandisk Technologies Inc. Structure and method for shuffling data within non-volatile memory devices
US7974124B2 (en) 2009-06-24 2011-07-05 Sandisk Corporation Pointer based column selection techniques in non-volatile memories
US20110002169A1 (en) 2009-07-06 2011-01-06 Yan Li Bad Column Management with Bit Information in Non-Volatile Memory Systems
US8144512B2 (en) 2009-12-18 2012-03-27 Sandisk Technologies Inc. Data transfer flows for on-chip folding
US8468294B2 (en) 2009-12-18 2013-06-18 Sandisk Technologies Inc. Non-volatile memory with multi-gear control using on-chip folding of data
US8725935B2 (en) 2009-12-18 2014-05-13 Sandisk Technologies Inc. Balanced performance for on-chip folding of non-volatile memories
US8369154B2 (en) * 2010-03-24 2013-02-05 Ememory Technology Inc. Channel hot electron injection programming method and related device
US8467245B2 (en) 2010-03-24 2013-06-18 Ememory Technology Inc. Non-volatile memory device with program current clamp and related method
US8472280B2 (en) 2010-12-21 2013-06-25 Sandisk Technologies Inc. Alternate page by page programming scheme
US9342446B2 (en) 2011-03-29 2016-05-17 SanDisk Technologies, Inc. Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache
US8843693B2 (en) 2011-05-17 2014-09-23 SanDisk Technologies, Inc. Non-volatile memory and method with improved data scrambling
US8842473B2 (en) 2012-03-15 2014-09-23 Sandisk Technologies Inc. Techniques for accessing column selecting shift register with skipped entries in non-volatile memories
US8681548B2 (en) 2012-05-03 2014-03-25 Sandisk Technologies Inc. Column redundancy circuitry for non-volatile memory
US9490035B2 (en) 2012-09-28 2016-11-08 SanDisk Technologies, Inc. Centralized variable rate serializer and deserializer for bad column management
US8897080B2 (en) 2012-09-28 2014-11-25 Sandisk Technologies Inc. Variable rate serial to parallel shift register
US9076506B2 (en) 2012-09-28 2015-07-07 Sandisk Technologies Inc. Variable rate parallel to serial shift register
US9177663B2 (en) 2013-07-18 2015-11-03 Sandisk Technologies Inc. Dynamic regulation of memory array source line
US9368224B2 (en) 2014-02-07 2016-06-14 SanDisk Technologies, Inc. Self-adjusting regulation current for memory array source line
US9934872B2 (en) 2014-10-30 2018-04-03 Sandisk Technologies Llc Erase stress and delta erase loop count methods for various fail modes in non-volatile memory
US9224502B1 (en) 2015-01-14 2015-12-29 Sandisk Technologies Inc. Techniques for detection and treating memory hole to local interconnect marginality defects
US10032524B2 (en) 2015-02-09 2018-07-24 Sandisk Technologies Llc Techniques for determining local interconnect defects
US9269446B1 (en) 2015-04-08 2016-02-23 Sandisk Technologies Inc. Methods to improve programming of slow cells
US9564219B2 (en) 2015-04-08 2017-02-07 Sandisk Technologies Llc Current based detection and recording of memory hole-interconnect spacing defects

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825946A (en) * 1971-01-15 1974-07-23 Intel Corp Electrically alterable floating gate device and method for altering same
US4149270A (en) * 1977-09-26 1979-04-10 Westinghouse Electric Corp. Variable threshold device memory circuit having automatic refresh feature
US4181980A (en) * 1978-05-15 1980-01-01 Electronic Arrays, Inc. Acquisition and storage of analog signals
DE2828855C2 (de) * 1978-06-30 1982-11-18 Siemens AG, 1000 Berlin und 8000 München Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s)
DE2828836C2 (de) * 1978-06-30 1983-01-05 Siemens AG, 1000 Berlin und 8000 München Wortweise elektrisch löschbarer, nichtflüchtiger Speicher

Also Published As

Publication number Publication date
FR2466834A1 (fr) 1981-04-10
GB2062388A (en) 1981-05-20
IT7926071A0 (it) 1979-09-28
US4357685A (en) 1982-11-02
IT1224062B (it) 1990-09-26

Similar Documents

Publication Publication Date Title
DE3036375A1 (de) Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers
DE2828855C2 (de) Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s)
DE3925153C2 (de)
DE60220590T2 (de) Verfahren zur Reduzierung von Kopplungseffekten zwischen multi-level Speicherelementen eines nicht flüchtigen Speichers
DE4035660C2 (de) Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen
DE3929816C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und Verfahren zum Löschen und Programmieren dieser Halbleiterspeichereinrichtung
DE4422810C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE3831538C2 (de) Elektrisch löschbare und programmierbare Halbleiter-Speichervorrichtung
DE2844955C2 (de) Permanent-Halbleiterspeicher
DE2601622A1 (de) Programmierbarer und loeschbarer festwertspeicher
DE3839114A1 (de) Nichtfluechtige dynamische halbleiterspeicheranordnung mit nand-zellenstruktur
DE112004000703B4 (de) Verfahren zum Betrieb einer Doppelzellenspeichereinrichtung mit einer verbesserten Lesebereichsspanne über die Lebensdauer hinweg
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE3035484C2 (de) Leseschaltung
DE2828836C2 (de) Wortweise elektrisch löschbarer, nichtflüchtiger Speicher
DE2332643C2 (de) Datenspeichervorrichtung
DE3714980C2 (de)
DE2514582C2 (de) Schaltung zur erzeugung von leseimpulsen
EP0916162A1 (de) Verfahren zum betrieb einer speicherzellenanordnung
DE2129687A1 (de) Digitale Speicherschaltung
DE1950695C3 (de) Datenspeicher mit Speicherstellen aus jeweils mehreren Halbleiterelementen
DE2351554A1 (de) Halbleiterspeichervorrichtung fuer binaere daten
DE2247553A1 (de) Speicherzelle mit zweifacher zeitsteuerung
DE3037895A1 (de) Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers, der fuer zellengruppen loeschbar ist
EP0860011B1 (de) Verfahren und vorrichtung zum selbsttätigen ermitteln der nötigen hochspannung zum programmieren/löschen eines eeproms

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: SCHMITT-NILSON, G., DIPL.-ING. DR.-ING. HIRSCH, P.

8139 Disposal/non-payment of the annual fee