DE3039704A1 - Digitalsignalverarbeitungsverfahren und -vorrichtung - Google Patents

Description

Dipl.-Ing. H. MITSCHERLICH D-feOOO MÖNCHEN 22

Dipi.-Ing. K. GUNSCHMANN SteinsdorfstraßeIO

Dr.rer.not. W. KÖRBER ® <⁰⁸⁹> * » " *⁴ _R ,

Dipl.-I ng. J. SCHMIDT-EVERS ^g- 4U g vJ / U H

PATENTANWÄLTE

21 . Oktober 19 8o

SONY CORPORATION

7-35 Kitashinagawa- 6chome

Shinagawa-ku

TOKYO/JAPAN

Digitalsignalverarbeitungsverfahren und -vorrichtung

Die Erfindung betrifft allgemein ein Fehlerkorrektur- und -iäberdeckungssystem, und insbesondere ein Fehlerkorrektur- und -überdeckungssystem, das bei einer Digitalsignalverarbeitungsvorrichtung angewendet ist, wie einem Digital-Videobandgerät (Digital-VTR).

Beim Aufzeichnen und Wiedergeben eines digitalen Videosignals mittels eines Drehkopf-VTR können zufällige Fehler als Ergebnis des Kopfrauschens, Bandrauschens und Verstärkerrauschens oder ein Burstfehler aufgrund eines Signalausfalles auftreten. Es ist ein bekannter Vorteil der digitalen Signalverarbeitung, daß fehlerhafte bzw. fehlerhaltige Daten mathematisch durch Einschließen von redundanten Bit in die aufgezeichneten oder übertragenen Daten korrigert werden können. Beispielsweise verwendet eine herkömmliche Vorgehensweise beim Korrigieren von digitalen Daten deren Aufteilen

in Blöcke, deren jeder zusammen mit einer Parität aufgezeichnet oder übertragen wird, die durch Modulo-2-Addition für jeden Block erhalten ist, so daß bei der Wiedergabe oder bei dem Empfang ein Fehler in irgendeinem solcher Blöcke auf der Grundlage der jeweiligen Parität korrigiert werden kann. Jedoch erhöht das Hinzufügen zu den aufgezeichneten Informationsdaten der redundanten Bit, die die Parität zum Schutz der Informationsdaten vor Fehlern wiedergeben, notwendigerweise die Aufzeichnungsbitrate, die durch die Notwendigkeit , den Bandverbrauch aufs Äußerste zu verringern, begrenzt ist. Daher kann, selbst wenn die Codeanordnung des digitalen Videosignals so ist, daß eine Fehlerkorrektur möglich ist, das Ausmaß des Fehlers manchmal die Fehlerkorrekturfähigkeit überschreiten, die durch die zulässige Redundanz begrenzt ist.

Es wurde schon angeregt, einen Fehler in einem übertragenen oder aufgezeichneten Videosignal so zu überdecken, daß ein Fehler in dem dargestellten Bild nicht bemerkbar ist.

Ein herkömmliches FehlerüberdeCxOingsverfahren verwendet die Interpolation der fehlerhaltigen Daten durch Daten der unmittelbar vorhergehenden Zeile des gleichen Teilbildes, wobei diese Vorgehensweise auf der strengen Korrelation eines Fernsehbildes in Vertikalrichtung beruht. Ein weiteres herkömmliches Fehlerüberdeckungsverfahren verwendet das Ersetzen der fehlerhaltigen Daten durch einen Mittelwert von Daten von den Zeilen, die der den Fehler enthaltenden Zeile unmittelbar vorhergehen und folgen.

Die vorstehenden Fehlerüberdeckungsverfahren erreichen beide ein Signal zur Interpolation oder zur Substitution der fehlerhaltigen Daten von den Daten des gleichen Teilbilds. Da jedoch das Fernsehbild durch verschachtelte Abtastung bzw. durch Zeilensprungabtastung gebildet ist, ergibt sich, daß benachbarte Zeilen in dem gleichen Teilbild um einen Abstand

130019/0774

beabstandet sind, der das Doppelte des Abstandes zwischen benachbarten Zeilen in der bildlichen Darstellung des vollständigen Vollbildes aus zwei verschachtelten Teilbildern ist. Folglich haben Daten in jeweils unmittelbar benachbarten Zeilen einer solchen bildlichen Darstellung des vollständigen Vollbildes die in aufeinanderfolgenden Teilbildern des Videosignals auftreten, eine weit höhere Korrelation untereinander .

Es wurde daher bereits angeregt, eine Fehlerüberdeclcung durch Ersetzen fehlerhaltiger Daten in einer Zeile eines Teilbildes durch entsprechende Daten in der Zeile des unmittelbar vorhergehenden Teilbildes zu ersetzen, die in der bildlichen Darstellung des vollständigen Vollbildes unmittelbar neben der fehlerhaltigen Zeile angeordnet ist, so daß die zum Überdecken eines Fehlers verwendeten Daten eine engere Annäherung bzw. Übereinstimmung mit den ursprünglichen oder richtigen Daten besitzen, die sie ersetzen.

Wenn man sich jedoch ausschließlich auf die Fehleriiberdeckung verläßt, wird eine Bildschwächung problematisch, insbesondere nach mehreren Duplizierungserzeugungen, wenn nicht die Rate der Fehlererscheinungen niedrig ist.

Es ist Aufgabe der Erfindung, eine Verarbeitungsvorrichtung für digitale Videosignale anzugeben, bei der das Korrigieren und/oder Überdecken von Fehlern in dem digitalen Videosignal möglich ist, ohne redundante Bit unerwünscht zu erhöhen, und ohne das sich aus den verarbeiteten Signal ergebende Bild zu schwächen.

Gemäß einem Merkmal der Erfindung wird beim Verarbeiten eines Digitalsignals, das einen Datenblock für jede vorgegebene Bitzahl bildet, und das Fehlererfassungs- und Fehlerkorrektursignale enthält, ein Fehler in einem Datenblock des

130019/0774

Digitalsignals mittels des Fehlererfassungssignals erfaßt, wird jeder fehlerfreie Datenblock in einen ersten Speicher eingeschrieben, wird ein fehlerhaltiger Datenblock in einen zweiten Speicher eingeschrieben, wird ein Datenblock selektiv aus dem ersten Speicher oder aus dem zweiten Speicher ausgelesen und wird ein Fehler eines aus dem zweit_en Speicher ausgelesenen Datenblocks mittels des jeweiligen Fehlerkorrektursignals korrigiert.

In dem Fall, in dem das zu verarbeitende Digitalsignal aus einem analogen Videosignal umgesetzt ist, wird ein Teilbildspeicher zweckmäßigerweise als erster Speicher verwendet, und wird jeder fehlerfreie Datenblock in eine Adresse in dem ersten Speicher entsprechend der eingeschrieben, in die zuvor ein Datenblock einer Zeile des unmittelbar vorhergehenden Teilbildes eingeschrieben war, die in der bildlichen Darstellung eines vollständigen Vollbildes unmittelbar neben der Zeile des eingeschriebenen fehlerfreien Datenblocks positioniert ist. Wenn ein in einem Datenblock enthaltener Fehler als zu groß zur Korrektur durch das jeweilige Fehlerkorrektursignal beurteilt ist, wird das Einschreiben eines solchen fehlerhaltigen Datenblocks in den zweiten Speicher gesperrt und wird der Fehler mittels des fehlerfreien Datenblocks überdeckt, der zuvor in die entsprechende Adresse des ersten Speichers für das unmittelbar vorhergehende Teilbild eingeschrieben worden ist.

Bei dem Verfahren und der Vorrichtung gemäß der Erfindung wird ein Fehlererfassungscode für jeden Datenblock hinzugefügt zur Bildung eines Signalblocks, wobei nach Anordnung mehrerer Signalblöcke in einer Matrix Fehlerkorrekturcodes für jede Spalte und Zeile der Matrix hinzugefügt werden, wodurch eine Fehlerkorrektur in jeder Spalte und jeder Zeile durchgeführt wird.

Die Erfindung wird anhand der in der Zeichnung dargestellten

13ÖÖ1S/0774

039704

Fig.	IA u.	IB
U-	2A u.	2B
Fig.	3A-3I

Ausführungsbeispiele näher erläutert. Es zeigen

schematische Darstellungen typischer Abtaststellen eines digitalen Videosignals und die Phase eines Farbhilfsträgers, schematische Darstellungen, auf die bei der Erläuterung der Adreßsteuerung für ein Teilbildspeicher Bezug genommen wird,

Fig. 4 u. 5 Blockschaltbilder eines Aufzeichnungs- bzw.

Wiedergabeabschnittes eines Digital-Videobandgerätes (Digital-VTR), das die Erfindung verwendet ,

Fig. 6 eine schematische Darstellung einer Drehkopf-

anordnung in dem Digital-VTR gemäß Fig. 4 u. 5₅

Fig. 7 eine schematische Ansicht der Drehköpfe in der

Anordnung gemäß Fig. 6,

Fig. 8 eine schematische Aufsicht auf einen Abschnitt

des Magnetbandes zur Darstellung von Spuren, in denen Signale aufgezeichnet sind,

Fig. 9₅1O,11 schematisch Darstellungen, auf die bei der Erläuterung der Digitalisierung und Codeanordnung eines Videosignals zur Verwendung in einem die Erfindung verwendenden Digital-VTR Bezug genommen wird,

Fig. 12A-12D zeitabhängig Signalverläufe, auf die bei der Erläuterung der Arbeitsweise eines Fehlersteuercodierers in dem Aufzeichnungsabschnitt gemäß Fig. 4 Bezug genommen wird,

Fig. 13 ein Blockschaltbild eines Fehlerkorrekturdeco-

dierers in dem Wiedergabeabschnitt gemäß Fig.

Fig. 14A-14I zeitabhängig Signalverläufe, auf die bei der Erläuterung der Arbeitsweise des Fehlerkorrekturdecodierers gemäß Fig. I3 Bezug genommen wird,

Fig. 15 ein Blockschaltbild einer Horizontal-Beurteilungs-

schaltung, die in dem Fehlerkorrekturdecodierer gemäß Fig. I3 enthalten ist,

Fig. I6A-I6N zeitabhängig Signalverläufe, auf die bei der Erläuterung, der Arbeitsweise der Horizontal-Beur-

13ÖÖ1Ö/077 4

teilungsschaltung gemäß Fig. 15 Bezug genommen wird,

Fig. 17 ein Blockschaltbild einer Horizontal-Paritätsprüheinrichtung in dem Fehlerkorrekturdecodierer gemäß Fig. 13,

Fig.l8\-l8H zeitabhängig Signalverläufe, auf die bei der Erläuterung der Arbeitsweise der Horizontal-Paritätsprüfeinrichtung gemäß Fig. I7 Bezug genommen wird,

Fig. 19 ein Blockschaltbild, das beispielhaft einen Pufferspeicher und eine Horizontal-Fehlerkorrekturschaltung wiedergibt, die in dem Fehlerkorrekturdecodierer gemäß Fig. I3 enthalten sind,

Fig. 20 ein Blockschaltbild einer Vertikal-Beurteilungsschaltung in dem Fehlerkorrekturdecodierer gemäß Fig. I3,

Fig.21A-21K zeitabhängig Signalverläufe, auf die bei der Erläute-

u.22A—220

rung der Arbeitsweise der Vertikal-Beurteilungsschaltung gemäß Fig. 20 Bezug genommen wird,

Fig. 23 ein Blockschaltbild, das beispielhaft einen Unterspeicher und dessen zugeordnete Schaltungsanordnung wiedergibt, die in dem Fehlerkorrekturdecodierer gemäß Fig. 13 enthalten sein können,

Fig. 2k ein Blockschaltbild eines Beispiels einer Überlauf-Verhinderungsschaltung in der Schaltung gemäß Fig.23,

Fig. 25 ein Blockschaltbild eines Beispiels einer Fehlerkorrekturschaltung in dem Fehlerkorrekturdecodierer Fig. 13,

Fig. 26 ein vereinfachtes Blockschaltbild einer Weiterbildung eines Fehlerkorrekturdecodxerers gemäß der Erfindung, bei dem einzelne Speicher für die Leuchtdichte- und die Farbartkomponenten eines wiedergegebenen NTSC-Farbvideosignals vorgesehen sind.

Zur Erleichterung des Verständnisses der Erfindung werden zunächst die Bedingungen bzw. Zustände beim digitalen Aufzeichnen eines NTSC-Farbvideosignals erläutert.

130019/0774

- l4 -

Ein NTSC-Farbvideosignal wird zweckmäßigerweise dann digitalisiert, wenn die folgenden Bedingungen erreicht sind:

1. Da ein Vollbild 525 Zeilen enthält, beträgt die Zeilenzahl für ein erstes, drittes,... und für ein zweites, viertes,... Teilbild 262 bzw. 263· In dem ersten Teilbild sind ein Vertikalsynchronimpuls und ein Horizontalsynchronimpuls miteinander in Phase, wobei das Teilbild, in dem diese außerphasig sind, als zweites Teilbild angesehen wird;

2. die Anzahl der abgetasteten Bildelemente in jeder Horizontalperiode H ändert sich mit der verwendeten Abtastfrequenz fs. Da die Farbhilfsträgerfrequenz fsc das (455/2)-fache der Horizontalfrequenz fh ist, beträgt die Anzahl der abgetasteten Bildelemente in einerHorizontalperiode wie gemäß der folgenden Tafel 1 für den Fall fs = 3 fsc bzw. fs = 4 fsc:

Tafel 1

fs gerade Zeile ungerade Zeile

ungerades Vollbild 682 683

gerades Vollbild 683 682

ungerades Vollbild 910 910

gerades Vollbild 910 910

Das ungerade bzw. ungeradzahlige Vollbild beginnt mit der Zeile, in der der Horizontalsynchronimpuls und der Farbhilfsträger gegeneinander außerphasig sind, während das gerade bzw. geradzahlige Vollbild mit der Zeile beginnt, in der sie miteinander in Phase sind. Wie sich aus Tafel 1 ergibt, sind für den Fall fs = 3fsc die Anzahlen der abgetasteten Bildelemente in benachbarten Zeilen, die in dem gleichen Teilbild sind, sich jedoch um eine Horizontalperiode IH in der Zeit voneinander unterscheiden, verschieden, jedoch wird, wenn Daten der Zeile des unmittelbar vorhergehenden Teilbildes, die eine Zeile

13ÖÖ19/0774

darunter angeordnet ist, als Interpolationszexle verwendet wird, die Anzahl der abgetasteten Bildelemente in der fehlerhaften Zeile und in der Interpolationszexle zueinander gleich. Weiter sind, wie sich auch aus der folgenden Beschreibung ergibt, die Farbhilfsträger der jeweiligen abgetasteten Bildelemente in den beiden derartigen Zeilen ebenfalls in Phase.

Die Fig. IA und IB und die Fig. 2A und 2B zeigen eine Anzahl der Zeilen und der abgetasteten Bildelemente, die wesentlich kleiner sind als die tatsächliche Anzahl, die dafür in Tafel 1 angegeben ist, um die Beziehung der Anzahl der abgetasteten Bildelemente und die Phase der Farbhilfsträger einfacher und klarer darzustellen. Fig. 1 und IB betreffen den Fall fs = 3fsc und die Fig. 2A und 2B betreffen den Fall fs = 4fsc. Die Phasenänderungen, d.h.,eine Phasendifferenz 7", des Farbhilfsträgers an den Abtastpunkten der jeweiligen Zeilen sind durch schwarze und weiße Kreise in den Fig. IA und IB und in den Fig. 2A und 2B dargestellt, wobei Zeilen des ersten Teilbildes durch Vollinien und Zeilen des zweiten Teilbildes durch Strichlinien wiedergegeben sind.

Für den Fall fs = 3fsc und einem ungeraden Vollbild ist beispielsweise das erste Vollbild in Fig. IA dargestellt. In dem ersten Teilbild des ersten Vollbildes sind acht Zeilen

(1-0),1(1-1) , JL(1-7) sequentiell gebildet,und in dem

zweiten Teilbild des ersten Vollbildes neun Zeilen ... 1(1-8), 1(1-9),... 1(1-16) sequentiell gebildet. Das heißt, ein Vollbild ist als insgesamt 17 Zeilen aufweisend lediglich zur einfacheren Darstellung wiedergegeben. In der ersten Zeile 1(1-0) ist die Anzahl der abgetasteten Bildelemente beispielsweise 5, in der nächsten Zeile 1(1-1) des ersten Teilbildes liegen vier abgetastete Bildelemtente um eine halbe

versetzt Abtastperiode gegenüber der Zeile l(l-O), und in der nächsten Zeile 1(1-2) ist die Anzahl der abgetasteten Bildelemente 5,

130019/0774

wie im Fall der Zeile l(l-O). In den folgenden Zeilen unterliegt die Anzahl der abgetasteten Bildelemente Änderungen, die den eben erläuterten entsprechen.

In dem ungeraden Teilbild, das dem zweiten Teilbild des beispielsweise ersten Vollbildes folgt, also dem ersten Teilbild des zweiten, also geraden, Vollbildes, sind acht Zeilen 1(2-0), 1(2-1),... 1(2-7) nacheinander gebildet (Fig. IB), wobei in dessen zweitem Teilbild neun Zeilen 1(2-8),1(2-9),... l(2-l6) aufeinanderfolgend gebildet sind, so daß wieder 17 Zeilen in einem Vollbild vorhanden sind. Da die Anzahl der Zeilen ungerade ist,sind die Anzahl der abgetasteten Bildelemente und die Phase des Farbhilfsträgers gegensätzlich zu denjenigen in dem ersten Vollbild. Eine bestimmte Zeile und die eine Zeile darunter angeordnete Zeile in dem vorhergehenden Teilbild besitzen die gleiche Anzahl abgetasteter Bildelemente und die gleiche Phase des Farbhilfsträgers. Wenn beispielsweise die Zeile 1(1-10) in dem zweiten Teilbild des ersten Vollbildes einen Fehler aufweist, dann ist die Zeile 1(1-2), die in dem vorhergehenden Teilbild um eine Zeile unter der Zeile 1(1-10) angeordnet ist, eine geeignete Interpolationszeile. Die beiden Zeilen 1(1-2) und 1(1-10) haben beide fünf abgetastete Bildelemente und besitzen keine Phasendifferenz zwischen ihren Farbhilfsträgern. Die folgende Tafel 2 zeigt die Interpolationszeilen, die jeweils den Zeilen 1(1-0) bis 1(2-16) für den Fall entsprechen, daß irgendeine dieser Zeilen fehlerhaltig ist. Zur kürzeren Darstellung sind Zeilen eines dem ersten Teilbild des ersten Vollbildes vorhergehenden Teilbildes ebenfalls durch die Zeilennummern in dem zweiten Vollbild bezeichnet und ist der Vorsatz "1" weggelassen:

1SÖÖ1Ö/0774

- 17 Tafel 2

fehlerhaltige Zeile	1-0	1-1	11-2	1-3	1-4	1-5	1-6	1-7	1-8	1-9	1-10	1-11
Interpolations- Zeile	2-9	2-10	2-11	2-12	2-13	2-14	2-15	2-16	1-0	1-1	1-2	1-3
fehlerhaltige Zeile	1-12	1-13	1-14	1-15	1-16	2-0	2-1	2-2	2-3	2-4	2-5
Interpolations zeile	1-4	1-5	1-6	1-7	1-8	1-9	1-10	1-11	1-12	1-13	1-14
fehlerhaltige Zeile	2-6	2-7	2-8	2-9	2-10	2-11	2-12	2-13	2-14	2-1*5	2-l6
Tnterpolations- zeile	1-15	1-16	2-0	2-1	2-2	2-3	2-4	2-5	2-6	2-7	2-8

Im Fall fs = 4 fsc ist der Zusammenhang zwischen einer fehlerhaltigen Zeile und der jeweiligen Interpolationszeile derart, daß, wenn beispielsweise die Zeile 1(1-10) eine fehlerhaltige Zeile ist, dann die Zeile 1(1-2) die Interpolationszeile wird, wie sich das aus Fig. 2A, die das erste bzw. ungerade Vollbild zeigt, und Fig. 2B, die das zweite bzw. gerade Vollbild zeigt, ergibt. Für den Fall fs= 4fsc ist die Anzahl der abgetasteten Bildelemente in allen Zeilen gleich und beträgt beispielsweise, wie dargestellt, 5. Wenn Zeilen 1(1-0) bis l(2-l6) fehlerhaltige Zeilen sind, sind die jeweiligen Interpolationszeilen ebenfalls die in der obigen Tafel 2 genannten, wobei jede fehlerhaltige Zeile und die jeweilige Interpolationszeile die gleiche Phase des Farbhilfsträgers aufweisen. Aus dem Vorstehenden ergibt sich, daß ein fehlerhaltiger Abschnitt in einem digitalisierten Farbvideosignal dadurch überdeckt werden kann, daß er durch eine Information ersetzt wird, die eine Anzahl abgetasteter Bildelemente und eine Phasenbeziehung besitzt, die ähnlich der ursprünglichen ist. Darüber hinaus kann diese Uberdeckung durchgeführt werden, ob nun für die Abtastfrequenz fs gilt fs = 3fsc oder fs = 4fsc.

13ÖÖ19/0774

— i8

Das vorstehende Interpolationsverfahren zum Überdecken eines Fehlers kann mittels eines Speichers mit wahlfreiem Zugriff, im Folgenden kurz RAM, durchgeführt werden, der eine Speicherkapazität besitzt, die größer als ein Teilbild ist. Wenn daher die Zeilenzahl in jedem Teilbild angenommen so ist, wie in den Fig. IA₅IB und 2A,2B dargestellt, kann der RAM Zeilenadressen 1-9 aufweisen, wie das durch die Zahlen an der linken Seite in Fig. 3A dargestellt ist. In den Fig. 3B-31 sind zur Vereinfachung die Zeilenadressen 1-9 des RAM weggelassen.

In dem ersten Teilbild des ersten Vollbilds sind die Daten des Teilbildes sequentiell in die Adressen 1-8 des RAM eingeschrieben. Fig. 3A zeigt durch die Bezeichnungen [l-Oj bis (l-7j an, daß die Daten der Zeilen (0) bis (7) des ersten Teilbildes in die entsprechenden Adressen (l) bis (8) eingeschrieben sind. Als nächstes werden die Daten der Zeile. JjL-8j , d.h., die erste Zeile des zweiten Teilbildes in die Adresse (1) eingeschrieben, in der die Daten der Zeile Γΐ-Oj des ersten Teilbildes des gleichen Vollbildes gespeichert worden war, wie das in Fig. 3B wiedergegeben ist. Das Vorstehende ist eine erste Bedingung, die beim Einschreiben von Daten in den RAM zu erfüllen ist. Vor diesem Einschreiben der Zeile jl-8l in die Adresse (1) werden die Daten der Zeile M--0J aus dieser Adresse ausgelesen, d.h., die erste Hälfte eines Speieherzyklus des RAM wird als Auslesezyklus verwendet, während die letzte Hälfte als Einschreibzyklus verwendet wird. Die Daten der jeweiligen Zeilen des zweiten Teilbildes werden sequentiell in den RAM eingeschrieben, und die Daten der letzten Zeile [ΐ-ΐβ} des ersten Vollbildes werden in die Adresse (9) eingeschrieben, wie das in Fig. JC dargestellt ist. Im Prinzip wird das Auslesen der Daten bei der Adresse durchgeführt, bei der neue Daten eingeschrieben werden, wie das vorstehend erwähnt ist. Im Fall des Einschreibens der Daten der letzten Zeile des Vollbildes, beispielsweise der Zeile II-I6J werden die Daten ausgelesen, die in der Adresse gespeichert sind, die der Adresse am nächsten ist, in die

130019/0774

die Daten einzuschreiben sind.

Wie in Fig. 3D dargestellt, bei der das Einschreiben der Daten des ersten Vollbildes vollendet ist,werden die Daten der Zeile [2-Oj des ersten Teilbildes des zweiten oder nächsten Vollbildes in die Adresse eingeschrieben, die der Adresse am nächsten ist, in die die Daten der Zeile [_l-8 j des zweiten Teilbildes des ersten Vollbildes gespeichert worden ist. Dies ist eine zweite Bedingung, die beim Einschreiben in den RAM zu erfüllen ist. Unter Einhalten der obigen Bedingungen bezüglich des Einschreibens in den und des Auslesens aus dem RAM geht die Arbeitsweise fort, wie das in den Fig. 3E und 3F dargestellt ist, und wird das Einschreiben der Daten aller Zeilen des zweiten Vollbildes beendet, wenn die gespeicherten Daten in dem RAM so sind, wie das in Fig. 36 dargestellt ist.

Dann werden die Daten der ersten Zeile Γ3-0] des dritten Vollbildes unter Erfüllen der obigen zweiten Bedingung eingeschrieben, wie das in Fig. 3G dargestellt ist, und werden die Daten der Zeile ^3-8Ji d.h., der ersten Zeile des zweiten Teilbildes des dritten Vollbildes unter Einhalten der weiter oben erläuterten ersten Bedingung eingeschrieben, wie das in Fig. 3H dargestellt ist. Daher ist das Einschreiben der Daten aller Zeilen des dritten Vollbildes so beendet, wie das in Fig. 3I wiedergegeben ist. Aus einem Vergleich der Fig. 3A,3D und 3G oder der Fig. 3B,3E und 3H ergibt sich, daß die Adresse,in die die Daten der führenden Zeile jedes Teilbildes eingeschrieben ist, um eine Adresse verschoben ist, bei jedem Ändern des Vollbildes. Das heißt, der RAM arbeitet in umlaufender Weise. Die Speicherkapazität des RAM kann dabei lediglich so viel größer als ein Teilbild sein, wie das zum Durchführen eines derartigen Betriebes erforderlich ist.

Im Allgemeinen werden in Übereinstimmung mit der Erfindung

19/0774

Daten von einem VTR, wie dessen wiedergegebenes Ausgangssignal, über eine Fehlerkorrekturschaltung zum RAM geführt. Wenn die wiedergegebenen Daten fehlerhaft sind und der Fehler mittels einer Fehlerkorrekturschaltung nicht korrigierbar ist, erzeugt letztere ein Markierungssignal, das diese Tatsache anzeigt. Abhängig von dem Markierungssignal wird das Einschreiben der entsprechenden fehlerhaltigen Daten in den RAM gesperrt. Bei dem Aktivieren bzw. Betreiben des RAM in der beschriebenen Weise kann die Zeile des vorhergehenden Teilbildes, die um IH unter der fehlerhaltigen Zeile angeordnet ist, als Interpolationsdaten ausgelesen werden, um den Fehler zu überdecken durch lediglich Sperren des Schreibbetriebes.

Wenn beispielsweise die Daten der Zeile JJ2-1J fehlerhaltig und nicht korrigierbar sind und daher ein Signal in der Zeile [2-1^J erzeugt worden ist, wird das Einschreiben der Daten der Zeile ["2-1J in den RAM beim nächsten Speicherzyklus gesperrt, der in Fig. ^O dargestellt ist. Folglich sind die in dieser Adresse gespeicherten Daten die Daten der zuvor eingeschriebenen Zeile [jL-lOJ. Wie in Fig. 3^E dargestellt, werden in dem nächsten Speicherzyklus, in dem die Daten der Zeile [2-1 j ausgelesen werden sollten, die Daten der Zeile [l-ioj anstelle der Daten der Zeile {^2-lj ausgelesen. Das heißt, die Zeile l(l-10) des vorhergehenden Teilbildes, die um eine Zeile unter der fehlerhaltigen und nichtkorrigierbaren Zeile 1(2-1) liegt, wird Interpolationszeile zum Überdecken des Fehlers in der Zeile 1(2-1).

Wenn die Teilbilder gleiche Zeilenzahl besitzen, genügt es lediglich, die Schreibadresse der führenden Zeile jedes neuen Vollbildes um eine Zeile zu verschieben.

Die Erfindung wird im Folgenden bei Anwendung auf ein Digital-VTR aus einem Aufzeichnungsabschnitt gemäß Fig. 4 und

13ÖÖ13/0774

ρ -1

einem Abspiel- bzw. Wiedergabeabschnitt gemäß Fig. 5 erläutert. Bei dem Digital-VTR wird ein digitales Videosignal mittels einer Drehkopfanordnung gemäß Fig. 6 in parallelen Spuren aufgezeichnet, die sich schräg auf einem Magnetband T gemäß Fig. 8 erstrecken. Da die Übertragungsbitrate des digitalen Videosignals hoch ist, sind (z.B.) zwei Drehköpfe H. und H (Fig. 7) in enger Nähe zueinander angeordnet und werden die digitalen Videosignale eines Teilbildes über entsprechend zwei Kanäle zu solchen Köpfen

verteilt und auf dem Magnetband in entsprechend zwei parallelen

Spuren T bzw. T aufgezeichnet. Ein Audio- oder Tonsignal A B

wird auch in ein pulscodemoduliertes oder PCM-Signal umgesetzt und mittels eines dritten Drehkopfs EL· in einer dritten Spur T_n aufgezeichnet, die sich parallel zu den Videospuren T. und T (Fig. 8) erstreckt.

Gemäß Fig. k wird ein NTSC-Farbvideosignal, das aufzuzeichnen ist, über einen Eingangsanschluß 1 einem Eingangsprozessor zugeführt. Der Eingangsprozessor 2 enthält eine Klemmschaltung und einen Synchron- und Burstsignalseparator und führt den ei'fektiven oder Videoinformationsabschnitt des Farbvideosignals einem A/D-Umsetzer 3 zu. Ein Synchronsignal und ein Burstsignal, die von dem Farbvideosignal mittels des Eingangsprozessors 2 abgetrennt sind, werden einem Haupttaktgenerator 4 zugeführt, der zweckmäßigerweise einen Phasenregelkreis-Aufbau (PLL) besitzt. Der Haupttaktgenerator k erzeugt Taktimpulse der Abtastfrequenz von beispielsweise 3fsc. Die Taktimpulse vom Haupttaktgenerator 4 und das Synchronsignal werden einem Steuersignalgenerator 5 zugeführt, der verschiedene Arten von Zeitsteuerimpulsen, Identifiziersignalen (ID) zum Identifizieren von Zeilen, Teilbildern, Vollbildern und Spuren und ein Steuersignal, wie eine Folge von Abtastimpulsen erzeugt.

Der A/D-Umsetzer 3 enthält im Allgemeinen einen Abtastspeicher und einen A/D-Wandler zum Umsetzen jedes abge-

1 30Ö19/0774

tasteten Ausgangssignals in einen 8-Bit-Code, der in paralleler Form einer Schnittstelle 6 zugeführt wird. Die Dauer oder Periode einer Zeile (IH) des NTSC-Farbvideosignals beträgt 63>5 Ms, wobei die Austastperiode darin 11,1 Us beträgt. Folglich beträgt der effektive Videoabschnitt oder -bereich 52,4 Us. Bei einer Abtastfrequenz von 3fsc = (1/2) (3 · 455) fh beträgt die Anzahl der Abtastungen in einer Horizontalperiode 682,5· Weiter beträgt die Anzahl der Abtastungen in dem effektiven Videobereich oder -abschnitt 52,4iis/Ts = 526,7 Abtastungen, wobei Ts die Abtastperiode von 0,0931217 us ist. Unter Berücksichtigung der Aufteilung der aufzuzeichnenden Videoinformation in zwei Kanäle ist die Anzahl der effektiven Videoabtastungen zu 576 pro Zeile oder Horizontalperiode gewählt, wobei 288 Abtastungen jedem Kanal zugeordnet sind. Wie in Fig. 9 dargestellt, werden zwei Horizontalperioden (I365 Abtastungen) als eine Einheit angesehen, wobei die Gesamtzahl der Abtastungen in der Zeile, in der ein Horizontal synchronimpuls HD und der Farbhilfsträger in Phase miteinander sind, zu 682 gewählt ist, und die Gesamtzahl der Abtastungen in der Zeile, in der sie außer Phase sind, zu 683 gewählt ist.

Die Anzahl der ein Teilbild (Halbbild) bildenden Zeilen beträgt 262,5 H mit einer Vertikalsynchronperiοde und einer Ausgleichsimpulsperiode zur Berücksichtigung von 10,5 H. Da Prüfsignale VIT und VIR in die Vertikalaustastperiode eingefügt sind, werden auch sie als effektive Videosignale betrachtet. Schließlich ist die Anzahl der effektiven Videozeilen in einer Teilbildperiode zu 252 gewählt.

Der digitalisierte effektive Videobereich des Farbvideo-

die

signals wird durch Schnittstelle 6 in zwei Kanäle aufgeteilt. Von den 576 Abtastungen jeder Zeile werden den ungeradzahligen Abtastungen entsprechende Daten einem der Kanäle zugeordnet und den geradzahligen Abtastungen ent-

sprechende Daten dem anderen Kanal zugeordnet. Die Daten der beiden Kanäle werden in der gleichen Weise verarbeitet. Ein externes digitales Videosignal Din von beispielsweise einer Edier- oder Aufbereitungsvorrichtung kann ebenfalls zur Schnittstelle 6 zugeführt werden zur geeigneten Aufteilung in zwei Kanäle. Die Daten in einem der Kanäle werden als Aufzeichnungssignal für den Kopf H. an einem Ausgangsanschluß HAabgeleitet, nachdem sie sequentiell einer Zeitbasiskompressionsschaltung 7A, einem Pehlersteuercodierer 8a, einem Aufzeichnungsprozessor 9A und einem Aufzeichnungsverstärker 1OA zugeführt worden sind. Die Daten in dem anderen Kanal werden ebenfalls durch die gleiche Anordnung verarbeitet, d.h., durch eine Zeitbasiskompressionsschaltung 7B, einen Fehlersteuercodierer δε, einen Aufzeichnungsprozessor 9B und einen Aufzeichnungsverstärker 1OB, um ein Aufzeichnungssignal für den Kopf H„ an einem Ausgangsanschluß HB zu erreichen. Die Ausgangsanschlüsse HA und HB sind mittels eines (nicht dargestellten) Drehwandlers mit den Drehköpfen H. und H verbunden, die in enger Nähe zueinander angeordnet sind.

Die Codeanordnung in jedem der Aufzeichnungssignale, das jeweils den Ausgangsanschlüssen HA bzw. HB zugeführt wird, wird nun mit Bezug auf Fig. 10 erläutert. Wie dort dargestellt, besteht ein Unterblock des codierten Digitalsignals aus 105 Abtastungen (84o Bit) mit nacheinander einem Blocksynchronsignal (SYNC) aus drei Abtastungen (24 Bit), einem Identifizier (ID)- und Adreß (AD)-Signal aus zwei Abtastungen (16 Bit), Informationsdaten aus $6 Abtastungen (768 Bit) und einem CRC-Code (CRC: cyclic redundancy check = zyklische Blockprüfung) aus vier Abtastungen (32 Bit). Die Daten einer Zeile oder Horizontalperiode des Farbvideosignals weist 288 Abtastungen pro Kanal auf, wie das erwähnt ist, wobei diese Abtastungen durch drei geteilt sind,

1 30019/0774

d.h., es sind drei Unterblöcke für jede Zeile mit jeweils 96 Abtastungen pro Unterblock vorgesehen. Das Blocksynchronsignal wird zum Identifizieren des Beginns eines Unterblocks verwendet, woraufhin die Identifizier- und Adreßsignale, die Informationsdaten und/oder der CRC-Code extrahiert werden können. Die Identifiziersignale ID bezeichnen den Kanal (die Spur), das Vollbild, das Teilbild und die Zeile, der die Informationsdaten des Unterblocks zugehören,und das Adreßsignal AD gibt die Adresse des jeweiligen Unterblocks wieder. Der CRC-Code wird zur Erfassung eines Fehlers in den Informationsdaten des jeweiligen Unterblocks verwendet.

Fig. 11 zeigt die Codeanordnung für ein Teilbild in einem

Kanal. In Fig. 11 gibt jede Bezeichnung SB. (i = 1 858)

einen Unterblock wieder, wobei drei Unterblöcke einen Block bzw. eine Zeile bilden. Da der effektive Videobereich eines Teilbildes aus 252 Zeilen besthet, wie das erwähnt ist, liegen Daten von 252 Blöcken entsprechend 756 Unterblöcken in einem Teilbild vor. Die Video-Informationsdaten in einem bestimmten Teilbild sind sequentiell in einer (21 · 12)-Matrix angeordnet. Paritätsdaten sind ebenfalls in Zusammenhang mit der horizontalen bzw. der vertikalen Richtung der Video-Informationsdaten in der Matrix vorgesehen. Insbesondere sind wie gemäß Fig. 11 die Paritätsdaten für die Horizontalrichtung in der dreizehnten Spalte der Blöcke angeordnet und sind die Paritätsdaten für die vertikale Richtung in der zweiundzwanzigsten Zeile am Unterende angeordnet. In der dreizehnten Spalte der Blöcke in der zweiundzwanzigsten Zeile sind die horizontalen Paritätsdaten für die vertikalen Paritätsdaten angeordnet. Die Paritätsdaten für die Horizontalrichtung sind in drei Wegen mittels 12 Unterblöcken gebildet, die jeweils aus den 12 Blöcken entnommen sind, die eine Zeile der Matrix bilden. In beispielsweise der ersten Zeile sind die Paritätsdaten [SB „J durch folgende Modulo-2-Addition gebildet:

1 30019/0774

Dabei bedeutet ISB.] die Daten in dem jeweiligen Unterblock SB.. In diesem Fall werden die jeweiligen der 12 Unterblöcke zugehörigen Abtastungen jeweils in paralleler 8-Bit-Form berechnet. In ähnlicher Weise ergeben sich durch Modulo-2-Additionen gemäß:

[sb₂]©[sbJ<5 [sb₈J© ©

die Paritätsdaten [SB „j und(SB 7 . Die Paritätsdaten werden in ähnlicher Weise für die zweite bis zweiundzwanzigste Zeile in horizontaler Richtung gebildet. Eine Erhöhung der Fehlerkorrekturfähigkeit ergibt sich daraus, daß die Paritätsdaten nicht lediglich durch die Daten der 36 in einer Zeile (Reihe) enthaltenen Unterblöcke gebildet sind, sondern durch die Daten von 12 Unterblöcken gebildet sind, die mit Abständen von zwei Unterblöcken in der Zeile angeordnet sind.

Die Paritätsdaten für die vertikale Richtung werden durch die Daten der 21 Unterblöcke in jeder von erster bis zwölfter Spalte der Blöcke gebildet. In der ersten Spalte werden die Paritätsdaten [_SBop₀ J durch die Modulo-2-Addition gemäß:

SB₇₉

gebildet. In diesem Fall werden jeder der 21 Unterblöcke zugeordnete Abtastungen jeweils in paralleler 8-Bit-Form berechnet .

Folglich weisen diese Paritätsdaten 96 Abtastungen auf, wie das auch der Fall mit den Videodaten jedes Unterblocks ist. Für den Fall der Übertragung des Digitalsignals eines Teilbildes der obigen (22 · I3)-Matrixanordnung als sequentielle

1S0Ö19/O774

Folge aus erster, zweiter, dritter .... zweiundzwanzigster Zeile , wird da 13 Blöcke einer Länge von 12H entsprechen, eine Periode von 12 · 22 = 264H zum Übertragen des Digitalsignals eines Teilbildes benötigt.

Bei einem sogenannten C-Format-VTR, der daher einen Hilfskopf zum Aufzeichnen und Wiedergeben eines Teils der Vertikalaustastperiode in einem Teilbild verwendet, kann jedoch eine Dauer von lediglich etwa 250 H mit einem Videokopf aufgezeichnet werden. In Übereinstimmung mit der Erfindung muß eine Dauer von 24t6H unter Belassen eines Randes von einigen Hs in jeder Spur aufgezeichnet werden, d.h., die Periode mit 26%H der zu übertragenden Daten wird mit einem Kompressionsverhältnis Rt = kl/kk Zeitbasis_komprimiert in eine Periode der Dauer von 246H. Weiter werden ein Vorspann- und ein Nachspannsignal mit jeweils der Ubertragungsbitfrequenz am Anfang bzw. am Ende des Aufzeichnungssignals eines Teilbildes mit der Periode von 264H eingefügt.

Die Zeitbasiskompressionsschaltung 7 gemäß Fig. 4 komprimiert die Videodaten mit dem erwähnten Kompressionsverhältnis 41/44 und erreicht eine Batenaustastperiode,in der das Blocksynchronsignal,die Identifizier- und Adreßsignale und der CRC-Code für jeden Unterblock der Videodaten mit 96 Abtastungen eingefügt ist, wobei gleichzeitig Datenaustastperioden gebildet werden, in die die Blöcke der Paritätsdaten eingefügt sind. Die Paritätsdaten für die horizontale und die vertikale Richtung und der CRC-Code jedes Unterblocks werden durch den Fehlersteuercodierer 8 erzeugt. Das Blocksynchronsignal und die Identifizier- und Adreßsignale werden den Videodaten in dem Aufzeichnungsprozessor 9 hinzugefügt. Das Adreßsignal AD gibt die zuvor erwähnte Zahl (i) des Unterblocks wieder. Weiter sind in dem Aufzeichnungsprozessor 9 ein Codierer mit Blockcodier-Bauart, der die Anzahl der Bit einer Abtastung von 8 in 10 umsetzt, und ein

130019/0774

Parallel/Serien-Umsetzer vorgesehen, um den parallelen 10-Bit-Code seriell abzugeben. Die Blockcodierung ist der-

art, daß 2 Codes, deren Gleichpegel nahe an Null liegen, aus den 2 Codes mit 10 Bit gewählt werden und so angeordnet werden, daß sie eine eindeutige Beziehung zu den ursprünglichen 8-Bit-Codes besitzen. Auf diese Weise werden die Gleichpegel des aufgezeichneten Signals so nahe an Null wie möglich gemacht, d.h., "0"en und "l"en wechseln miteinander so oft wie möglich ab. Eine derartige Blockcodierung wird verwendet, um eine Verschlechterung des übertragenen Signalverlaufes an der Abspielseite durch im wesentlichen gleichspannungsfreie Übertragung zu verhindern. Es ist auch möglich, die gleichen Ergebnisse mittels eines Verwürfelungssystems anstelle der Blockcodierung zu erreichen, das die sogenannte M-Sequenz verwendet, die im wesentlichen zufällig ist. In dem Fall, in dem jede Abtastung acht Bit enthält, beträgt die Übertragungsbitrate pro Kanal:

(3fsc) χ 8 χ ~ χ I^ = 46,097 Mb/s.

Nach Umsetzen des obigen 8-Bit-Codes in den 10-Bit-Code ergibt sich die Aufzeichnungsbitrate gemäß:

46,097 x ^g = 57,62 Mb/s.

Bei der Wiedergabe bzw. dem Abspielen des Digital-VTR gemäß der Erfindung werden die beiden Kanäle der wiedergegebenen Signale von den Köpfen H. und H_R abgeleitet, die zugeordnete Spuren T. bzw. T„ abtasten, und werden den Wiedergabesignal-Eingangsanschlüssen 12A bzw. 12B gemäß Fig.5 zugeführt. Die wiedergegebenen Signale werden von den Anschlüssen 12A und 12B über Abspiel- bzw. Wiedergabeverstärker I3A und I3B Wellenformerschaltungen IAA bzw. 14B zugeführt. Jede der Wellenformerschaltungen l4A und 14B enthält einen Abspielausgleicher zum Erhöhen der Hochfrequenzkomponenten des wiedergegebenen Signals und formt das wie-

130019/0774

dergegebene Signal in ein reines Impulssignal. Weiter extrahiert jede Wellenformerschaltung l4A bzw. !te einen Wiedergabebittakt, der mit dem Vorspannsignal synchronisiert ist, und führt den Wiedergabebittakt einem entsprechenden Abspiel- bzw. Wiedergabeprozessor I5A bzw. I5B zusammen mit den Daten zu. In jedem der Wiedergabeprozessoren 15A und I5B werden die seriellen Daten in parallele Form umgesetzt, wird das Blocksynchronsignal extrahiert, werden die Daten von dem Blocksynchronsignal und von den ID-,AD- und CRC-Codes bzw.-Signalen getrennt und wird weiter eine Blockdecodierung oder lO-Bit/8-Bit-Umsetzung durchgeführt. Die sich ergebenden Daten werden einer entsprechenden Zeitbasiskorrekturschaltung !GA bzw. !OB zugeführt, in der jegliche Zeitbasisfehler aus den Daten entfernt werden. Jede der Zeitbasiskorrekturschaltungen I6A,16b (TBC) ist beispielsweise mit vier Speichern versehen, in denen wiedergegebene Daten sequentiell durch Taktimpulse eingeschrieben werden, die mit den wiedergegebenen Daten synchronisiert sind, wobei die Daten sequentiell aus den Speichern mittels Bezugstaktimpulsen ausgelesen werden. Wenn der Lesebetrieb dabei voraussichtlich den Schreibbetrieb überholt, wird der Speicher, aus dem die Daten soeben ausgelesen worden sind, von neuem gelesen.

Die Daten jedes Kanals werden von der jeweiligen der Zeitbasiskorrekturschaltungen 16A und !δε einem der Pehlerkorrekturdecodierer I8A und I8B mittels eines gemeinsamen Austauschers 17 zugeführt. Bei einem üblichen Abspiel- bzw. Wiedergabebetrieb, bei dem die Drehköpfe zuverlässig die Aufzeichnungsspuren auf dem Magnetband abtasten, bzw. bei der Zeitlupen- oder der Stehbild-Wiedergabe, bei der die Drehköpfe in ihrer Lage so gesteuert sind, daß sie zuverlässig den jeweiligen Aufzeichnungsspuren folgen, werden Signale nur von den Spuren T. und T_R wiedergegeben, die den beiden Drehköpfen H. bzw. IL, zugeordnet sind₇und den Eingangs-

13ÖÖ1Ö/Q774

anschlüssen 12A bzw. 12B zugeführt. Während je ch der Hochgeschwindigkeitswiedergabe, bei der die Laufgeschwindigkeit des Magnetbandes mehr als das Zehnfache der normalen Geschwindigkeit beträgt, tastet jeder der Drehköpfe mehrere Aufzeichnungsspuren ab. Folglich.werden von den Spuren T. und Tt, wiedergegebene Signale in den Signalen vermischt, die den Eingangsanschlüssen 12A und 12B zugeführt werden. In einem solchen Fall identifizeirt der Austauscher 17 die richtigen Kanäle der wiedergegebenen Signale unter Verwendung von Spuridentifiziersignalen und führt die -iiedergegebenen Signale dem Fehlerkorrekturdecodierer l8A oder IBB des jeweiligen Kanals zu.

Jeder Fehlerkorrekturdecodierer l8A oder l8B enthält Fehlererfassungs- und -Korrekturschaltungen, die den CRC-Code, die horizontalen und vertikalen Paritäten, einen Teilbildspeicher usw. verwenden, wie das weiter unten näher erläutert ist. Jedoch wird während der Hochgeschwindigkeitswiedergabe keine Fehlererfassung und -korrektur durchgeführt, und dient der Teilbildspeicher statt dessen zum Umsetzen der intermittierend empfangenen wiedergegebenen Daten jedes Kanals in eine kontinuierliche Form. Die Daten von jedem Fehlerkorrekturdecodierer ISA bzw. IBB werden einer jeweiligen Zeitbasisdehnschaltung I9A bzw. 19B zugeführt, die die Daten in die ursprüngliche Übertragungsrate zurückführt und dann die Daten einer gemeinsamen Schnittstelle 20 zuführt. Die Schnittstelle 20 dient zum Zurückführen der wiedergegebenen Daten der beiden Kanäle in einen einzigen Kanal, der einen D/A-Umsetzer 21 zum Umsetzen der Daten in analoge Form enthält. Von der Schnittstelle 20 kann auch ein digitales Videoausgangssignal Dout vorgesehen werden. Da ein digitales Videoeingangssignal und ein digitales Videoausgangssignal an dem Aufzeichnungs- bzw. Wiedergabeabschnitt gemäß den Fig. 4 und 5 vorgesehen ist, kann das Edieren (Aufbereiten) und das Duplizieren (Kopieren) mit Digitalsignalen

130019/0774

durchgeführt werden, dh., ohne Umsetzung aus der und/oder in die analoge Form.

Das Ausgangssignal von dem D/A-Umsetzer 21 wird einem Ausgangsprozessor 22 zugeführt, von dem ein wiedergegebenes Farbvideosignal an einem Ausgangsanschluß 23 abgegeben wird. Ein externes Bezugssignal wird von einem Anschluß 24 einem Haupttaktgenerator 25 zugeführt, von dem Taktimpulse und ein Bezugssynchronsignal einem Steuersignalgenerator 26 zugeführt werden. Der Steuersignalgenerator 26 gibt Steuersignale ab, die mit dem externen Bezugssignal synchronisiert sind, wie verschiedene Zeitsteuerimpulse,Identifiziersignale für die Zeile, das Teilbild und das Vollbild und Abtasttaktsignale. Im Wiedergabeabschnitt ist die Verarbeitung derSignale von den Eingangsanschlussen 12A und 12B zu den Eingangsseiten der Zeitbasiskorrekturschaltungen l6A und !OB durch die Taktimpulse zeitgesteuert, die von den wiedergegebenen Daten extrahiert sind, während die Verarbeitung der Signale von der Ausgangsseite der Zeitbasiskorrekturschaltungen 16A und !OB zu dem Ausgangsanschluß 23 durch die Taktimpulse von dem Haupttaktgenerator 25 zeitgesteuert sind.JVor einer ausführlicheren Erläuterung der Fehlerkorrekturdecodierer I8A und 18b gemäß der Erfindung wird der Codierbetrieb der Fehlersteuercodierer 8A und 8B mit Bezug auf die Fig. 12A-12D näher erläutert. In Fig. 12A ist ein Zeitsteuerimpuls WDST dargestellt, der des. Beginn eines Datenabschnittes in einem Teilbild anzeigt, und in Fig. 12B ist eine parallele 8-Bit-Datenreihe DWi dargestellt, die von der Zeitbasiskompressionsschaltung 7 A oder 7B zugeführt wird. Die effektiven Daten in einem Teilbild sind in insgesamt 756 (= 12 · 21 * 3) Unterblöcken enthalten, und diese Datenfolge DWi ist so dargestellt, daß sie einen Zeitschlitz, in den der jedem Unterblock folgende CRC-Code einzufügen ist, und einen Zeitschlitz aufweist, in den horizontale Paritätsdaten alle 36 Unterblöcke eingefügt werden. Die Zeitdauer, die von einer horizontalen Zeile aus 39 Blöcken

130019/0774

eingenommen wird einschließlich 36 Unterblöcken und den Zeitschlitzen für das Einfügen der entsprechend zugehörigen horizontalen Paritätsdaten, beträgt 12 RtH bzw. (12 · (41/44) · H). Fig. 12C zeigt Zeitsteuerimpulse HPT₉VPT und CRCT, die hohen Pegel "1" in den Zeitschlitzen annehmen, in denen die horizontale Parität,die vertikale Parität bzw. der CRC-Code einzufügen sind.

Die Datenfolge DWi wird einem herkömmlichen nicht dargestellten Vertikalparitatsgenerator zugeführt und 36 vertikale Paritätsdaten LSBo_pnJ bis LSBn_n.c-7 5 die ^von diesem Generator erzeugt werden, werden während des Zeitsteuerimpulses VPT der verzögerten Datenfolge DWi hinzugefügt. Anschließend wird die Datenfolge DWi einschließlich der vertikalen Paritätsdaten einem (nicht dargestellten) üblichen Horizontalparitätsgenerator zugeführt, in dem drei horizontale Paritätsdaten für die Datenfolge einer horizontalen Zeile erzeugt und während der Zeitsteuerung durch den Zeitwerden steuerimpuls HPT zur Datenfolge DWi addiert. Dann wird der CRC-Code zu der Datenfolge DWi in der Periode hinzugefügt, die durch den Zeitsteuerimpuls CRCT definiert ist, um so eine Datenfolge DWo zu erreichen, wie sie in Fig. 12D dargestellt ist. Wie bereits erläutert, ist zu Beginn jedes Unterblocks der Datenfolge DWi von der Zeitbasiskompressionsschaltung oder der Datenfolge DWo von dem Fehlersteuercodierer 8 ein Zeitschlitz vorgesehen, in dem das Blocksynchronsignal und die Identifizier- und Adreßsignale addiert sind. Auf diese Weise ist eine Datenperiode mit 246H für jede Teilbildperiode von 262H oder 263H vorgesehen, wobei nach einer Datenaustastperiode von I6H die Daten des nächsten Teilbildes beginnen. Wenn die Datenfolge DWo und die zugehörigen Blocksynchron- und Identifizier- und Adreßsignale aufgezeichnet werden und dann wiedergegeben werden, ist die Anordnung der sich ergebenden Datenfolge DRi gemäß Fig. 14B, die von dem Magnetband wiedergegeben wird und dem Fehlerkorrekturdecodierer I8A oder I8B zugeführt wird, die gleiche,

130019/0774

wie die in Fig. 12D dargestellte Datenfolge DWo.

Aus Fig. 13 ergibt sich, daß jeder der Fehlerkorrekturdecodierer I8A,I8B gemäß der Erfindung allgemein einen Horizontalabschnitt 27 zum Durchführen der Fehlererfassung und der Korrektur mittels des CRC-Codes und der horizontalen Paritätsdaten und einen Vertikalabschnitt 28 zum Durchführen der Fehlererfassung und der Korrektur mittels des CRC-Codes und der vertikalen Paritätsdaten aufweist.

Die parallele 8-Bit-Datenfolge DRi gemäß Fig. l4B, die von dem Magnetband mittels des Kopfes H. oder FL wiedergegeben wird und dann durch die Wellenformerschaltung 14 bzw. 14B, den Wiedergabeprozessor I5A bzw. I5B und die Zeitbasiskorrekturschaltung 16a bzw. !OB hindurchgeführt ist, wird zunächst dem Horizontalabschnitt 27 zugeführt. Ein Zeitsteuerimpuls RDST gemäß Fig. l4A definiert den ersten Zeitpunkt der Daten eines Teilbilds. Die Datenfolge DRi gemäß Fig. l4B enthält in einem Teilbild die Periode von einer ersten Horizontalzeilenperiode TH der Matrix gemäß Fig. bis zu einer zweiundzwanzigsten Horizontalzeilenperiode TH ^. Eine CRC-Prüfeinrichtung 29 (CRCC) ist, wie dargestellt, in dem Horizontalabschnitt 27 enthalten, und führt eine Fehlererfassung für jeden !Interblock durch und gibt ein Fehlersignal ERR ab, das auf den hohen Pegel "1" nur dann übergeht, wenn ein Fehler in der Datenfolge erfaßt ist, und das sonst auf "0" ist. Alle Bit jedes Unterblocks werden für irgendeinen Fehler darin geprüft,und wenn irgendein Bit fehlerhaft ist, wird das Signal ERR auf "1" für die Periode des Unterblocks gehalten, der demjenigen folgt, der den Fehler enthält (Fig. l4C) . Das Fehl er signal ERR wird

einer Horizontal Beurteilungsschaltung 30 (HCNT) zugeführt.

Die Horizontal-Beurteilungsschaltung 3° verzögert das Fehlersignal ERR für eine 38 Blöcken entsprechende Periode zur Bildung einer Fehlermarkierung ERFLG (Fig. l4D) und erzeugt, wie das weiter unten erläutert werden wird, für

130019/0774

jeden Block ein Beurteilungssignal CRCTH gemäß Fig. l4E, das anzeigt, ob der Fehler korrigier bar ist oder nicht, wobei das Signal CRCTH auf "1" ist, wenn der Fehler korrigierbar ist, und auf "O" ist, wenn der Fehler nicht korrigierbar ist.

Weiter wird die Datenfolge DRi einer Horizontalparitätsprüfeinrichtung 31 (HPC) zugeführt, um davon eine Horizontalsyndromsequenz SDH gemäß Fig. !4P abzuleiten. Das horizontale "Syndrom" wird in einer Horizontalzexlenperxode (12 RtH) berechnet und so gehalten, daß es zur Fehlerkorrektur in der nächsten Horizontalzexlenperxode verwendet werden kann. Um dies durchzuführen, enthält die Horizontalparitätsprüfeinrichtung 31 zwei Teile, die abwechselnd die Berechnung des horizontalen Syndroms und das Halten des berechneten horizontalen Syndroms durchführen. In Fig. l4F sind die horizontalen Syndrome für die Daten der Horizontalzexlenperxode TH-TH₂₁ jeweils mit STHq-STH₁ bezeichnet. Jedes horizontale Syndrom STH. wiederholt den gleichen Inhalt alle drei Unterblöcke.

Die Datenfolge DRi wird auch einem Pufferspeicher 32 zugeführt, in dem sie um eine Horizontalzexlenperxode verzögert wird, und wird dann einer Fehlerkorrekturschaltung 33 (H COR) zugeführt. Die Fehlerkorrekturschaltung 33 verwendet das horizontale Syndrom STH. zum Korrigieren jedes Unterblocks, der als fehlerhaltig durch das jeweils auf "1" befindliche Signal ERFLG bezeichnet ist, der weiter als korrigierbar durch das entsprechende auf "1" befindliche Signal CRCTH bezeichnet ist. Die Fehlermarkierung ERFLG für den derart korrigierten Unterblock wird zu "0" geändert, wodurch sich ein Fehlerblocksignal ERBLK gemäß Fig. l4G ergibt. Die Daten der Unterblöcke, für die das Fehlerblocksignal ERBLK auf "1" ist, beispielsweise die Daten IjSB₂J, (SB J], £ SB ₇ß iSBq._q]] und LSBo_ο"jsind dadurch als Fehler enthaltend dar-

130019/0774

0039704

gestellt, die durch die horizontale Parität nicht korrigiert worden sind.

Die Datensequenz von der Fehlerkorrekturschaltung 33 des Horizontalabschnitts 27 wird einem Teilbildspeicher 3^i einem Unterspeicher 35 und einer Vertikalparitätsprüfeinrichtung 36 (VPC) zugeführt, die in dem Vertikalabschnitt 28 vorgesehen sind. Weiter wird das Fehlerblocksignal ERBLK vom Horizontalabschnitt 27 einer Vertikal-Beurteilungsschaltung 37 (VCNT), einer Teilbildspeichersteuerschaltung 38 (FM CTL ) und einer Unterspeiehersteuerschaltung 39 (SM CTI) zugeführt. In diesem Fall werden, da 66 Unterblöcke aus horizontalen Paritätsdaten nicht verwendet werden nach der Fehlerkorrektur in der horizontalen Zeilenrichtung, diese nicht in dem Teilbildspeicher 3^ gespeichert. Die aus vertikalen Paritätsdaten bestehenden 36 Unterblöcke werden ebenfalls nicht im Teilbildspeicher 3^ gespeichert. Folglich muß der Teilbildspeicher 3^ lediglich eine Speicherkapazität für 756 Unterblöcke haben und die PCM-Daten werden in den Teilbildspeicher 3k nacheinander mit Bezug auf die Adreßsignale der jeweiligen Unterblöcke eingeschrieben.

Bei dem Einschreiben der PCM-Daten in den Teilbildspeicher J,h wird der führende (vorangehende) Unterblock in jedem Vollbild um drei Unterblockadressen entsprechend einer Zeile verschoben und wird, wie das erläutert worden ist, jeder Unterblock in die gleiche Adresse eingeschrieben wie der Unterblock des unmittelbar vorhergehenden Teilbildes, der um eine Zeile unter der ersteren bei der bildlichen Darstellung des vollständigen Vollbildes angeordnet ist . Jeder Unterblock, der in dem Horizontalabschnitt 27 noch nicht korrigiert worden ist, d.h., jeder Unterblock für den das Fehlerblocksignal ERBLK auf- "1" ist, wird durch die Fehlersteuerschaltung 38 bezüglich einem Einschreiben in den Teilbildspeicher 3^ S^e~

130019/0774

sperrt. Wenn jeder so am Einschreiben in den Teilbildspeicher 3k gesperrte Unterblock in den Unterspeicher 35 abhängig von dem jeweiligen Signal ERBLK eingeschrieben wird, das durch die Unterspeichersteuerschaltung bezüglich seines Zustande auf "1" überwacht wird, ist es möglich, wenn viele Fehler auftreten, daß der Unterspeicher 35 überläuft, oder muß, wenn der Unterspeicher 35 ^s° ausgebildet ist, daß er nicht überläuft, dessen Speicherkapazität sehr groß sein.

Aus diesem Grund wird ein Erfassungssignal CRCTPL durch die Vertikal-Beurteilungsschaltung 37 erzeugt und der Unterspeichersteuerschaltung 39 zugeführt. Die Vertikal-Beurteilungsschaltung 37 erzeugt auch für jeden Unterblock ein Beurteilungssignal CRCTV gemäß Fig. l4l, das auf "1" ist, wenn der Fehler korrigierbar ist, und das auf "O" ist, wenn der Fehler nicht korrigierbar ist durch die vertikale Parität, wie das weiter unten erläutert wird. Bei dem vorliegenden Ausführungsbeispiel ist die Vertikal-Beurteilungsschaltung 37 so ausgebildet, daß,während Daten eines i-ten Teilbildes von dem Horizontalabschnitt 27 zum Vertikalabschnitt 38 geführt werden, das Beurteilungssignal CRCTV. . für das (i-l)-te Teilbild, das dem i-ten Teilbild vorhergeht, abgegeben wird. Gleichzeitig wird erfaßt, ob der Unterblock in dem i-ten Teilbild,dessen Fehlerblocksignal ERBLK auf "1" ist, durch die vertikale Parität korrigiert werden kann. Das heißt, wenn zwei oder mehr der 22 Unterblöcke in den 36 Spalten in Fig. 8 Unterblöcke sind, für die die Fehlerblocksignale ERBLK auf "1" sind, ist keine Fehlerkorrektur möglich, weshalb das Erfassungssignal CRCTBL von "1" auf "O" übergeht. Folglich werden lediglich diejenigen fehlerhaltigen Unterblöcke, deren Signale ERBLK und CRCTBL beide auf "1" sind, in dem Unterspeicher 35 gespeichert. Gleichzeitig wird die Adresse jedes der Unterblöcke, die in den Unterspeicher 35 eingeschrieben sind, als Vertikalfehlermarkierung SFLG gespeichert, wie das weiter unten erläutert wird. Damit während des Einschreibens des i-ten Teil-

130019/0774

bildes der !Interblock und die Fehlermarkierung SFLG, die, wie zuvor erläutert, gespeichert sind, zum Korrigieren des Fehlers in dem (i-l)-ten Teilbild mittels der Fehlerkorrekturschaltung 40 (V COR) ausgelesen werden können, enthalten sowohl Unterspeicher 35 als auch Unterspeichersteuerschaltung 39 jeweils zwei Teile zum Einschreiben bzw. Auslesen während einer bestimmten Teilbildperiode.

Da ein Unterblock in jedem Kanal 96 Abtastungen in paralleler 8-Bit-Ausbildung enthält, wie das erläutert ist, beträgt die Gesamtbitzahl der PCM-Daten eines Teilbildes 58O.6O8 = (8 .96 · 756)· Durch Verwenden der Fehlerrate, der Wahrscheinlichkeit des Bitfehlers des Aufzeichnungs/Wiedergabesystems des Digital-VTR als Parameter und durch Annehmen, daß sich Fehler nicht auf den gleichen Block zentrieren, sondern sich streuend auf jeden Unterblock für ein fehlerhaltiges Bit verteilen, ergibt sich die Anzahl der fehlerhaltigen Unterblöcke pro Kanal in einem Teilbild gemäß:

Fehlerrate Anzahl fehlerhaltiger Unterblöcke 10~² 5806,1

io~³ 580,6

10"^ 58,1

10"⁵ 5,8

10"⁶ 0,6

Wenn angenommen wird, daß die Fehlerrate des tatsächlichen Aufzeichnungs/Wiedergabesystems etwa 10 beträgt, reicht eine Speicherkapazität des Unterspeichers 35 in nahezu allen Fällen aus, die sechs Unterblöcken entspricht. Da das Einschreiben in den Unterblock 35 mit Bezug auf das Erfassungssignal CRCTBL gesteuert wird, wie das erläutert worden ist, wird, wenn zwei oder mehr Unterblöcke in irgendeiner vertikalen Spalte fehlerhaltig sind, lediglich der erste der feh-

130019/0774

lerhaltigen Unterblöcke in den Unterspeicher 35 eingeschrieben, so daß ein Überlauf des Unterspeichers 35 in nahezu allen Fällen verhindert werden kann.

Die Daten des vorhergehenden Teilbildes werden aus dem Teilbildspeicher Jk oder Unterspeicher 35 ausgelesen und der Fehlerkorrekturschaltung kO zugeführt. Mit Bezug auf jeden Unterblock, für den die Vertikalfehlermarkierung SFLG gespeichert ist, erhalten die Daten vom Unter' lock 35 Priorität gegenüber den Daten vom Teilbildspeicher 3^ bei der Zufuhr zur Korrekturschaltung 40. Für alle anderen Unterblöcke werden die Daten von dem TeilbiJ ispeicher 3k der Korrekturschaltung kO zugeführt. Korrigierbare Fehler, die in den dem Vertikalabschnitt 28 zugeführten Daten verbleiben, werden durch die Daten aus dem Unterspeicher 35 und die Vertikalsyndromsequenz SDV (Fig. l4:H) korrigiert.

Jeder Teil der vorstehend kurz erläuterten Fehlerkorrekturdecodierer l8A bzw. l8B wird nun ausführlich erläutert, wobei zunächst mit Bezug auf Fig. 15 begonnen wird, die die Horizontal-Beurteilungsschaltung 30 betrifft, die mit dem Fehlersignal ERR von der CRC-Prüfeinrichtung 29 versorgt ist, zum Abgeben der Fehlermarkierung ERFLG und des Beurteilungssignals CRCTH.

Insbesondere zeigt Fig. I5 den Aufbau eines der beiden Teile der Schaltung 30, die abwechselnd in jeder Horizontalzeilenperiode arbeiten. Wie dargestellt, wird das Fehlersignal ERR durch ein Schieberegister 4l um eine Periode verzögert, die 38 Blöcken entspricht, um so die Fehlermarkierung ERFLG zu erzeugen.

Die Beurteilung, ob die Fehlerkorrektur durch die horizontale Parität möglich ist oder nicht, wird in folgender Weise durchgeführt: Da eine horizontale Zeile drei Fehlerkorrekturblock-

130019/0774

039704

codes bildet, deren jeder 12 Datenunterblöcke alle drei Blöcke und einen Horizontalparitätsunterblock enthält, wird eine Horizontalzeile als drei äquivalente unabhängige Zeilen verarbeitet zur Erfassung, wieviele Unterblöcke in jeder dieser drei Horizontalzeilen fehlerhaltig sind. Wenn zwei oder mehr Unterblöcke fehlerhaltig sind, erfolgt die Beurteilung derart, daß die Fehlerkorrektur unmöglich ist. Ein D-Flipflop 42, ein Zähler 43 und ein Decodierer 44 leiten von ZeitSteuerimpulsen HBLKS (Fig. !OB) der Unterblockperiode, die mit der Datenfolge DRi synchronisiert ist, Verknüpfungsimpulse Y₀,Y und Y_n gemäß Fig. l6C ab, die den jeweiligen Unterblöcken in einem Block entsprechen. Insbesondere gibt ein Zeitsteuerimpuls RDST gemäß Fig. l6A den Beginn des Datenabschnittes der Datenfolge DRi jedes Teilbildes an und wird in der Periode, in der jeder Zeitsteuerimpuls RDST auf "1" ist, das D-Flipflop 42 gelöscht, und werden die Zeitsteuerimpulse HBLKS gemäß Fig. l6B, die durch das D-Flipflop 42 mit der Datenfolge RDi synchronisiert sind, als Ladeimpulse dem Zähler 43 zugeführt. Danach zählt der Zähler 43 die Zeitsteuerimpulse HBLKS, und das Ausgangssignal des Zählers 43 wird durch den Decodierer 44 zum Erzeugen der Dreiphasen-Verknüpfungsimpulse Y ,Y und Y gemäß Fig. l6C. Der Verknüpfungsimpuls Y₂ wird zu "O" für eine Periode, die einem ersten Unterblock jedes Blocks entspricht, der Verknüpfungsimpuls Y₁ wird zu "O" für eine Periode, die dem nächsten Unterblock entspricht, und der Verknüpfungsimpuls Y_n wird zu "0" für eine Periode, die dem drittenUnterblock jedes Blocks entspricht.

Die Datenfolge DRi gemäß Fig. IOD zeigt die Anfangsteile der ersten, zweiten und dritten Horizontalzeilenperioden TH ,TH. und TH eines bestimmten Teilbildes an. Ein Impuls HPCEN wird durch Invertieren eines Zeitsteuerimpulses HPCEN gemäß Fig. 16F erhalten, der zu "0" an dem Ende einer Horizontalzeile dieser Daten wird, und ein Zeitsteuerimpuls HBLKG

130019/0774

3Q39704

gemäß Fig. l6E wird durch Verzögern des ZeitSteuerimpulses HBLKS mittels eines Schieberegisters 45 , das den Abtasttaktimpuls RCK als Schiebeimpuls verwendet, und durch Invertieren des Ausgangssignals mittels eines Inverters 46 erhalten. Die Impulse HPCEN und HBLKG werden einem UND-Glied 47 zugeführt, wobei das Ausgangssignal des UND-Glieds 47 durch einen Inverter 48 invertiert wird. D-Flipflops 49a,49b, 50a, 50b, 51&J 51t> werden während jeder Horizontalzeilenperiode durch das invertierte Ausgangssignal des UND-Glieds 47 gelöscht. Flipflops 52,53 und 54 sind an den Ausgangsseiten der Paare der Flipflops 49a,49b;50a,50b und 51a,51b vorgesehen, wobei das Ausgangssignal des UND-Glieds 47 als Taktimpuls für die Flipflops 52,53 und 54 verwendet wird. An dem Ende jeder Horizontalzeilenperiode werden die Ausgangssignale von den Flipflops 49b, 50b und 5H> zu den Flipflops 52,53 und 54 übertragen, wobei unmittelbar anschließend die Flipflops 49a,49b,50a,50b,51a und 51b gelöscht werden.

Fig. 16G zeigt ein Signal ERR, das durch Invertieren des Fehlersignals ERR von der CRC-Prüfeinrichtung 29 mittels eines Inverters 55 erhalten wird. Das Fehlersignal ERR wird NOR-Gliedern 56,57 und 58 zugeführt und durch die Verknüpfungsimpulse Y ,Y und Y unterschieden. Ausgangsimpulse EC gemäß Fig. I6H von dem NOR-Glied 5° werden als Taktimpulse für die Flipflops 49a und 49b verwendet, Ausgangsimpulse ECx von dem NOR-Glied 52 werden als Taktimpulse für die Flipflops 50a und 50b verwende^ und Ausgangsimpulse EC von dem NOR-Glied 58 werden als Taktimpulse für die Flipflops 51a und 51h verwendet. Dem Eingang jedes Flipflops 49a,50a und 51a ist auch ein Pegel "1" (+Vcc) zugeführt. Wie in Fig. I6G dargestellt, wird das Fehlersignal ERR für den Fall, daß die Unterblöcke [JSB₁], [SB^ > iJSB^l, jjSB. ρ Ji und [jSB o~] Fehler enthalten, durch die Verknüpfungsimpulse Y^jY^ und Y^ in Fehlerimpulse ECl,EC2 bzw. EC3 (Fig.loH) für die drei äquivalenten Horizontalzeilen aufgeteilt. In der

130019/0774

039704

Horizontalzeilenperiode TH werden zwei Fehlerimpulse ECl von nur dem NOR-Glied 56 abgeleitet, so daß an dem Ende der Periode TH das Ausgangssignal von dem Flipflop 49"b zu "1" wird und die Ausgangssignale von den anderen Flipflops 50b und 51b auf "0" sind, wobei diese Ausgangssignale in Flipflops 52,53 und ^k in der nächsten Stufe gespeichert sind. Folglich ergeben sich die jeweiligen in den Flipflops 52,53 und 5^ enthaltenen Signale gemäß CRCTH^jCRCT^ und

CRCTH gemäß Fig. l6l. In der nächsten Horizontalzeilenperiode TH wird lediglich das Signal CRCTH₁ zu "1". Die Ausgangssignale von den Flipflops 52,53 und 5k werden jeweils NOR-Gliedern 59j6O und 6l zusammen mit den Verknüpfungsimpulsen Y ,Y bzw. Y (Fig. 16C) zugeführt, wobei die Aus-

(L· J. Kj

gangssignale von den NOR-Gliedern 59j6O und 61 einem ODER-Glied 62 zugeführt werden, um davon das Beurteilungssignal CRCTH gemäß Fig. l6J abzuleiten.

Auf die vorstehend erläuterte Weise wird das Beurteilungssignal CRCTH abhängig davon zu "1" oder "0" gemacht, ob der fehlerhaltige Unterblock durch die horizontale Parität korrigierbar ist oder nicht.

Fig. 17 zeigt eine Horizontal-Paritätsprufeinrichtung Jl, die mit zwei bei jeder Horizontalzeilenperiode abwechselnden Teilen versehen ist zum Durchführen eines Horizontalsyndromrechenbetriebes bzw. eines Horizontalsyndromhaltebetriebes. Die beiden Teile der Horizontalparitätsprüfeinrichtung 31 weisen jeweils Addierer GkA und GkB auf, die durch Exklusiv-ODER-Glieder gebildet sein können, und deren jeder die parallele 8-Bit-Folge DRi und eine rückgeführte parallele 8-Bit-Datenfolge DR^f gemäß dem Modulo-2-Algorithmus addiert. RAMs 65A und 65B mit parallelen 8-Bit-Eingängen empfangen als Dateneingang.ssignale die Ausgangssignale der Addierer GkA bzw. 6^tB , wobei Verriegelungsschaltungen 66a bzw. 66b mit den Ausgangsdaten von den RAMs 65A bzw. 65B versorgt sind. Die Inhalte der Verriegelungs-

130019/0774

- kl -

schaltungen 66A und 66B werden abwechselnd gewählt bzw. ausgelesen mittels eines Multiplexers 67 in jeweils einer Horizontalzeilenperxode zur Bildung der Horizontalsyndromsequenz SDH.

Jeder der RAMs 65A und 65B besitzt eine Speicherkapazität, mittels der Daten (288 Abtastungen) von drei Unterblöcken speicherbar sind, wobei deren Adressen sequentiell von O-287 durch Taktimpulse RCK (Fig. I8A) der Abtastperiode geändert werden. Die RAMs 65A und 65B werden durch Löschimpulse PSACL gemäß Fig. I8B gelöscht, die alle drei Unterblöcke der Datenfolge DRi zu "O" werden. Wie erläutert, enthält ein Unterblock der Datenfolge DRi Daten von 96 Abtastungen, BlockSynchronsignale, Adreßsignale und Identifiziersignale von fünf Abtastungen, die den Daten vorhergehe^ und CRC-Codes für die vier Abtastungen, die den Daten folgen. In der Datenaustastperiode zwischen den Unterblöcken wird die Zufuhr des Abtasttaktes CRK zu dem Adreßzähler angehalten, um eine schrittweise Fortschaltung der Adressen zu verhindern, und die Inhalte der RAMs 65A und 65B werden wiederholt ausgelesen. Fig. l8C zeigt Änderungen der Adressen ADR der RAMs 65A und 65B. In der ersten Horizontalzeilenperxode TH eines bestimmten Teilbildes erreicht ein dem RAM 65A zugeführtes Lesesteuersignal WE gemäß Fig. 18 D₄ das dieser in der in Fig. I8E gezeigten Weise arbeitet, wobei die schraffierten Bereiche W Schreibzyklen wiedergeben und die Bereiche R Lesezyklen wiedergeben. In der Horizontalzeilenperxode TH₀ besitzt das dem RAM 65B zugeführte Steuersignal WE gemäß Fig. I8F den Zustand "1", so daß keine Daten in den RAM 65B eingeschrieben werden. In dieser Periode TH„ wird das Ausgangssignal von der Verriegelungsschaltung 66b von dem Multiplexer 67 gewählt, da es sich jedoch hier um die erste Horizontalzeilenperxode handelt, ist kein effektives bzw. wirksames Syndrom von der Verriegelungsschaltung 66 B erhältlich. Weiter werden

13Q019/Q774

Abtasttaktimpulse RCK als Verriegelungsimpulse den Verriegelungsschaltungen 66a und 66b zugeführt und werden die aus den RAMs 65A und 65B ausgelesenen Daten sequentiell durch die Verriegelungsimpulse RCK in die Verriegelungsschaltungen 66A und 66B eingeführt. Jedoch werden die Verriegelungsschaltungen 66a und 66b mit jeweiligen Zeitsteuerimpulsen HPCENA bzw. HPCENB versorgt (Fig. I6M bzw. ION), die dort als Löschimpulse wirken. Diese Zeitsteuerimpulse HPCENA und HPCENB werden miteinander abwechselnd zu "0" in der Periode der ersten drei Unterblöcke der aufeinanderfolgenden Horizontalzeilenperioden TH. des Teilbildes. Wenn irgendeiner der Zeitsteuerimpulse HPCENA und HPCENB auf "0" ist, ist die Verriegelungsschaltung 66A bzw. 66b in ihrem gelöschten Zustand gehalten und ist das davon abgeleitete 8-Bit-Ausgangssignal DRi¹ in allen Bit auf "0". Folglich werden die ersten drei Unterblöcke in jeder Horizontalzeilenperiode in die RAMs 65A und 65B ohne irgendeine Änderung, obwohl sie über die Addierer 64A und 64b zugeführt sind., eingeschrieben.

Bei dem vorstehend erläuterten Ausführungsbeispiel werden Daten von 288 Abtastungen, die in den ersten drei Unterblöcken SB₁₅SB und SB in der Horizontalzeilenperiode TH enthalten sind, ohne Änderung in die Adressen 0 bis 287 des RAM 65A eingeschrieben. In der Datenaustastperiode zwischen den Unterblöcken SB und SB, bleibt die Adresse Null unverändert und findet daher kein Schreibbetrieb statt. Auch in der Periode, in der die nächsten drei Unterblöcke SBr₅SB und SB/- der Datenfolge DRi sequentiell zugeführt werden, ändern sich die Adressen des RAM 65A in ähnlicher Weise von 0 bis 287 in sequentieller Folge. Wie sich aus der in Fig.l8E dargestellten Betriebsweise ergibt, geht der Lesezyklus für jede Adresse dem Schreibzyklus voraus und werden parallele 8-Bit-Daten einer Abtastung, die vor der Schreib anfrage ausgelesen werden, in die Verriegelungsschaltung 66A geladen bzw. eingegeben und als Eingangssignal DRi' dem Addierer 64A

13ööiö/om

zugeführt. Wenn beispielsweise in die Adressen O bis 95 des RAM 65A Daten von $6 Abtastungen des Unterblocks SB gespeichert sind, wird . in der Periode, in der die Daten einer Abtastung aus jeder der Adressen 0 bis 95 ausgelesen werden, eine entsprechende Abtastung des Unterblocks SB^ als die Eingangsdatenfolge DRi zugeführt. Das heißt, in dem Addierer 64A werden die entsprechenden Abtastungen der Unterblöcke SB und SB, in einer parallelen 8-Bit-Form miteinander addiert, wobei das Ergebnis einer solchen Addition in die Adressen O bis 95 des RAM 65A wieder_eingeschrieben wird.

Wenn die eine Horizontalreihe bzw. Horizontalzeile bildenden Unterblöcke SB -SB alle durch Wiederholen des obigen Betriebes zugeführt worden sind, ist in dem RAM 65A ein Syridrom SDH„ gespeichert, das die erste Horizontalzeile betrifft. Insbesondere sind in den Adressen O bis 95 des RAM 65A die Additionsergebn"sse der entsprechenden Abtastungen der Unterblöcke SB ,SB₇,SB_,...SB . und SB gespeichert, sind in den Adressen 96 bis I9I des RAM 65A die Additionsergebnxsse der entsprechenden Abtastungen der Unterblöcke SB_ , SB₁., SBn , . · . SB„ _ und SB η gespeichert und sind in den Adressen 192 bis 287 des RAM 65A die Additionsergebnxsse der entsprechenden Abtastungen der Unterblöcke SB , SB,-, SB_ , ...SB r und SB gespeichert. Wenn die Abtastungen des Syndroms SDH_n alle auf "O" sind, ist dadurch angezeigt, daß die Daten in der ersten Horizontalzeile nicht fehlerhaltig sind. Wenn andererseits irgend eines der acht Bit, die das Syndrom bilden, auf "1" ist, zeigt dies an, daß die Daten einen Fehler enthalten. Wenn lediglich einer der 13 Unterblöcke, die jeden der drei Fehlerkorrekturblockcodes bilden, fehlerhaltig ist, kann der Fehler durch die Modulo-2-Addition des fehlerhaltigen Unterblocks und des Teils des Syndroms SDH korrigiert werden, der dem fehlerhaltigen Unterblock ent spri cht.

130019/0774

In der nächsten Horizontalzeilenperiode TH^ wird, da das Schreibsteuersignal WE gemäß Fig. l8D für den RAM 65A auf "1" ist, lediglich der Auslesebetrieb des RAM 65A wiederholt durchgeführt, wie das in Fig. I8E dargestellt ist. Gleichzeitig wird erreicht, daß der Multiplexer 67 das Ausgangssignal von der Verriegelungsschaltung 66A wählt, mittels des Wählsignals SHSL gemäß Fig. I6L für den Multiplexer 67, das auf "O" ist. Das so aus dem RAM 65A ausgelesene Syndrom SDH_Q wird durch den Abtasttakt RCK synchronisiert, der der Verriegelungsschaltung 66A zugeführt ist, und wird am Ausgang mittels des Multiplexers 67 erhalten, wie das in Fig. I8H dargestellt ist. Die Adresse ADR wird wieder zwischen 0 und 286 verändert, wie das in Fig. l8C dargestellt ist, und wird durch die Datenfolge DRi synchronisiert, die durch den Pufferspeicher J2 um eine Horizontalzeilenperiode verzögert ist.Jln der Horizontalzeilenperiode TH. erreicht das Schreibsteuersignal WE gemäß Fig. ISP, das dem RAM 65B zugeführt ist, eine wiederholte Abwechslung der Schreib- und Lesezyklen des RAMs 65B. Folglich wird das Syndrom SDH.. für die zweite Horizontalzeile, die aus den Unterblöcken SB._Q bis SB₇Q besteht, berechnet. Wenn das Wählsignal SHSL auf "1" in der nächsten Horizontalzeilenperiode TH₃ (Fig. I6L) ist, wird das Syndrom SDH aus dem RAM 65B über die Verriegelungsschaltung 66b und den Multiplexer 67 ausgelesen. Durch Wiederholen dieser Betriebsweise werden jeweilige Syndrome SDH_ bis ^ für die 22 Horizontalzeilen eines Teilbildes erhalten.

Der Pufferspeicher 32 ist vorgesehen, um die eingegebene Datenfolge DRi in ihrem Wartezustand zu halten, während die CRC-Prüfeinrichtung 29 einen fehlerhaltigen Block erfaßt und die Horizontal-Paritätsprüfeinrichtung J,l die Horizontalsyndromsequenz SDH bildet, wie das vorstehend erläutert worden ist. Da die Zykluszeit der RAMs in der Prüfeinrichtung 3I langsamer ist als die Übertragungsge-

130019/0774

schwindigkeit der eingegebenen Datenfolge DRi, wird eine parallele 4-Abtastungs-Verarbeitung (32-Bit) durchgeführt. Die Daten (96 Abtastungen) in jedem Unterblock und das Adreß- und Identifiziersignal (2 Abtastungen), die den Daten vorhergehen, werden durch den Pufferspeicher J2 verzögert. Da die Gesamtzahl der Abtastungen in diesem Fall 98 beträgt, was kein Mehrfaches von vier Abtastungen ist, werden sie gemäß 100 Abtastungen verarbeitet einschließlich zweier Abtastungen als Pseudoabtastungen anstelle des CRC-Code. Insbesondere werden, wie in Fig. I9 dargestellt, zwei erste Abtastungen der eingegebenen Datenfolge DRi in einer 'Verriegelungsschaltung 68a an der Eingangsseite des Pufferspeichers 32 verriegelt. Dann werden die nächsten beiden Abtastungen in einer anderen Verriegelungsschaltung 68B verriegelt, durch die die eingegebene Datenfolge DRi in eine parallele 4-Abtastungs-Form umgesetzt wird. Die beiden in der Verriegelungsschaltung 68A verriegelten Abtastungen werden in einen RAM 69A eingeschrieben,und die beiden Abtastungen in der Verriegelungsschaltung 68B werden in einen RAM 69B eingeschrieben. Wenn angenommen ist, daß ein Unterblock 100 Abtastungen enthält, dann enthält eine Horizontalzeile der Matrix 3·900 Abtastungen. Die Gesamtkapazität der RAMs 69A und 69B ist so gewählt, daß die RAMs die Daten mindestens einer Horizontalzeile speichern können. Die RAMs 69A und 69B sind jeweils mit den Daten in paralleler 2-Abtastungs-Form versorgt, wobei die Adresse jedes dieser RAMs sequentiell von 0 bis 974 während jeder 4-Abtastungs-Periode geändert wird. Wenn erste und zweite Abtastungen eines bestimmten Unterblocks in der Verriegelungsschaltung 68A verriegelt sind, werden zwei Abtastungen der vorhergehenden Horizontalzeile aus der Adresse Null des RAM 69A ausgelesen und in einer Verriegelungsschaltung 7OA an der Ausgangsseite verriegelt, und wenn die dritte und vierte Abtastung in der Verriegelungsschaltung 68B verriegelt werden, werden die erste

130019/0774

039704

und die zweite Abtastung in die Adresse des RAM 69A eingeschrieben. Der andere RAM 69B ist so ausgebildet, daß er einen Lesebetrieb während des Schreibzyklus des RAM 69A durchführt, wobei ein Schreibbetrieb des RAM 69B während des Lesezyklus des RAM 69A durchgeführt wird. Das heißt, der RAM 69B führt die gleichen Betriebsschritte wie der RAM 69A durch, jedoch um zwei Abtastungen der eingegebenen Datenfolge DRi verzögert.

Die vier Abtastungen, die aus den RAMs 69A und 69B abwechselnd ausgelesen und in entsprechenden Verriegelungsschaltungen 7OA und 7OB verriegelt werden, werden einzeln in sequentieller Folge herausgeführt und einem Eingang eines Modulo-2-Addierers 71 zugeführt, der die Fehlerkorrekturschaltung 33 bildet. Der andere Eingang des Addierers 7I ist mit der Horizontalsequenz SDH versorgt, die durch die Horizontal-Paritätsprüfeinrichtung 3I erzeugt ist. Bei dem dargestellten Ausführungsbeispiel wird die Syndromsequenz SDH dem Addierer 7I über eine Verzögerungsschaltung 72 in Form beispielsweise eines Schieberegisters und ein Verknüpfungsglied 73 zugeführt, um eine Phasensynchronisation der Syndromsequenz SDH mit der Datenfolge zu erreichen. Die Verzögerungsschaltung 72 empfängt auch einen Zeitsteuerimpuls HBLKE als Löschimpuls. Der Zeitsteuerimpuls HBLKE ist ähnlich dem Zeitsteuerimpuls HBLKS gemäß Fig. I6B und sperrt unwirksame Daten des Syndroms, di e in der Datenaustastperiode zwischen Unterblöcken auftreten. Das heißt, während der Datenaustastperiode wird das Syndrom so umgesetzt, daß alle seine Bit zu " O" werden, wodurch irgendeine Änderung in dem Identifizier- und Adreßsignal verhindert wird, das in der Datenfolge von dem Pufferspeicher enthalten ist, wenn sie dem Addierer 7I zugeführt wird.

Das Verknüpfungsglied 73 ist vorgesehen, um lediglich das Syndrom, das einem Unterblock zugeordnet ist, das einen korrigierbaren Fehler enthält, zuzuführen. Die Verknüpfungsschaltung 73 "wird auf der Grundlage des Beurteilungssignals

130019/0774

039704

CRCTH, das durch die Horizontal-Beurteilungsschaltung 30 gebildet ist, und die Fehlermarkierung ERFLG gesteuert. Die vier Kombinationen der Werte "1" und "0" der Signale CRCTH und ERFLG bedeuten dabei folgendes:

1. CRCTH = "0", ERFLG "0": Der Unterblock ist in einer unkorrigierbaren Horizontalzeile angeordnet, jedoch enthält der Unterblock selbst keinen Fehler; folglich ist die Verknüpfungsschaltung 73 ausgeschaltet bzw. gesperrt;

2. CRCTH = "0", ERFLG "1": Der Unterblock ist in einer unkorrigierbaren Horizontalzeile enthalten und ist selbst fehlerhaltig; folglich ist die Verknüpfungsschaltung 73 gesperrt;

3. CRCTH = "1", ERFLG = "0": Der Unterblock ist in einer korrigierbaren Horizontalzeile enthalten, ist jedoch nicht fehlerhaltig; folglich ist die Verknüpfungsschaltung 73 gesperrt;

k. CRCTH = "1", ERFLG = "1": Der Unterblock ist in einer korrigierbaren Horizoiitalzeile angeordnet und der Unterblock enthält einen Fehler; nur in diesem Fall ist die Verknüpfungsschaltung 73 geöffnet bzw. durchgeschaltet und wird der Fehler durch den Modulo-2-Addierer 71 korrigiert.

Das Ausgangssignal von dem Verknüpfungsglied 73 ist auf "0" in allen Bit, wenn es gesperrt ist, und solange die Verknüpfungsschaltung 73 in ihrem gesperrten Zustand ist, ändern sich die dem Addierer 71 zugeführten Daten nicht.

Um dies zu erreichen, werden das Beurteilungssignal CRCTH und die Fehlermarkierung ERFLG einem UND-Glied 7^ zugeführt, wobei dann, wenn dessen Ausgangssignal zu "1" wird, das Verknüpfungsglied 73 durchgeschaltet wird. Weiter wird ein Beurteilungssignal CRCTH durch Invertieren des Signals CRCTH mittels eines Inverters 75 erhalten und wie die Fehlermarkierung ERFLG einem UND-Glied 76 zugeführt, um davon

130019/0774

das Fehlerblocksignal ERBLK abzuleiten, das zu "1" für einen Unterblock wird, der fehlerhaltig, jedoch durch die horizontale Parität unkorrigierbar ist.

Es zeigt sich, daß die Bauelemente des Horizontalabschnitts 27, der mit Bezug auf die Fig. 15-19 erläutert worden ist, den Fehlerkorrekturbetrieb durchführ en,der mit Bezug auf die Fig. 14A-14G erläutert worden ist.

Im Folgenden wird eine ausführliche Erläuterung von Ausführungsbeispielen verschiedener Teile des Vertikalabschnitts 28 des Fehlerkorrekturdecodierers l8A bzw. 18b gemäß der Erfindung gegeben. Die Vertikal-Paritätsprüfeinrichtung 36 kann in einer Weise ausgebildet sein, die der der Horizontal-Paritätsprüfeinrichtung Jl ähnlich ist. Ein Vertikalsyndrom SDVi aus 96 * 36 = 3.456 Abtastungen wird mittels Modulo-2-Addition in einer parallelen 8-Bit-Form aus den entsprechenden Abtastungen der 22 Unterblöcke erreicht, die in der ersten bis sechsunddreißigsten Spalte in der Codeanordnung gemäß Fig. 11 enthalten sind. Um dies zu erreichen, werden zu einem Zeitpunkt, zu dem ein Unterblock, der in einer bestimmten Spalte enthalten ist, der Vertikal-Pari— tatsprüfeinrichtung 36 zugeführt wird, die eingegebenen Unterblockdaten und die ausgelesenen Unterblockdaten aus der gleichen Spalte, jedoch der unmittelbar vorhergehenden Horizontalzeilenperiode mittels Modulo-2-Additionen berechnet, und werden die Ergebnisse einer solchen Berechnung in die gleiche Adresse eingeschrieben. Beispielsweise wird zu dem gleichen Zeitpunkt, zu dem der Unterblock SB zur Vertikal-Paritätsprüf einrichtung 36 geführt wird [SB₁] φ [SB^₀"] als ausgelesene Daten berechnet zusammen mit den Eingangsdaten,und die Ergebnisse der Berechnung FSB "] © L ^SB4o ^ ® <-^SB7 q i werden in die gleiche Adresse eingeschrieben. Solche Lese- und Schreibbetriebsschritte für die gleiche Adresse werden für jede Adresse einer Horizontalzeile (36 Unterblöcke) sequentiell durchgeführt, und dies wird für jede der 32

130019/0774

Horizontalzeilen wiederholt. Danach sind in einem (nicht dargestellten) RAM der Vertikal-Paritätsprüfeinrichtung 36 Vertikal syndrome gebildet und gespeichert, die je-weils der ersten bis sechsunddreißigsten Spalte entsprechen. Wie im Fall der Horizontal-Paritatsprüheinrichtung Jl wird ein Vertikalsyndrom, das in einer bestimmten Teilbildperiode gebildet ist, in der nächsten Teilbildperiode gehalten (gespeichert). Weiter ist ähnlich der Horizontal-Paritätsprüfeinrichtung Ji die Vertikal-Paritätsprüfeinrichtung 36 mit zwei Abschnitten versehen, die jeweils den das Vertikalsyndrom bildenden und das Vertikalsyndrom haltenden Betriebe abwechselnd durchführen. Daher bilden die Vertikalsyndrome, die abwechselnd gehalten sind, eine Syndromsequenz SDV, wie das in Fig. Ik H dargestellt ist.

Wie in Fig. l4H dargestellt, ist die Vertikalsyndromsequenz SDV von der Vertikal-Paritätsprüfeinrichtung 36 mit der eingegebenen Datenfolge DRi (Fig. 14b), die dem Horizontalabschnitt 27 zugeführt wird, synchronisiert, jedoch um eine Teilbildperiode bezüglich der eingegebenen Datenfolge DRi verzögert. Die von dem Horizontalabschnitt 27 zum Vertikalabschnitt 28 geführte Datenfolge ist für eine Horizontalzeilenperiode bezüglich der eingegebenen Datenfolge DRi verzögert und wird weiter durch den Vollbildspeicher 34 oder den Unterspeicher 35 in dem Vertikalabschnitt 28 verzögert. Selbstverständlich müssen für einen richtigen Betrieb der Fehlerkorrekturschaltung 4O die Datenfolge und die Syndromsequenz SDV dort synchron zueinander zugeführt werden.

Fig. 20 zeigt eine geeignete Anordnung der Vertikal-Beurteilungsschal tung 37 j die bezüglich der dem Vertikalabschnitt zugeführten Daten die Anzahl der fehlerhaltigen Unterblöcke in jeder Spaltenrichtung zählt und ein Erfassungssignal CRCTBL abgibt, das auf "0" ist zur Anzeige, daß der Fehler nicht für den Fall korrigiert werden kann, daß zwei oder mehr fehlerhaltige Unterblöcke in einer Spalte

1 30019/0774

enthalten sind,oder das auf "1" ist zur Anzeige der Korrigierbarkeit des Fehlers. Weiter erzeugt die Vertikal-Beurteilungsschaltung 37 als Endergebnis einer derartigen Erfassung ein Beurteilungssignal CRCTV in der nächsten Teilbildperiode. Um die vorstehende Funktion zu erreichen,ist es möglich, die Anzahl der Fehlerblocksignale ERBLK für jede Spalte mittels 36 Zählern zu erfassen, deren jeder mit den Fehlerblocksignalen ERBLK für eine jeweilige von erster bis sechsunddreißigster Spalte versorgt ist. Es ist jedoch unwirtschaftlich, 36 Zähler zu verwenden. Folglich wird bei dem in Fig. 20 dargestellten Ausführungsbeispiel die erläuterte Funktion mittels dreier Schieberegister 77₅ 78 und 79 erreicht.

Zum besseren Verständnis des Aufbaus und der Wirkungsweise der Vertikal-Beurteilungsschaltung 37 werden zunächst verschiedene Zeitsteuersignale und Steuersignale für die Verarbeitung in dem Vertikalabschnitt 28 mit Bezug auf die Fig. 2IA-2IK erläutert.

Insbesondere ist ein Zeitsteuerimpuls RDST (Fig. 21A) mit einer Teilbildperiode mit dem Beginn von Daten jedes Teilbildes in der Datenfolge DRi und DRo synchronisiert. Dieser Impuls RDST definiert ein bestimmtes Teilbild TVi, das nächste Teilbild TVi+1, usw. Ein Teilbildschaltimpuls SVSL gemäß Fig. 21B wird bei jedem Teilbild zwischen "0" und "1" umgeschaltet synchron mit dem Zeitsteuerimpuls RDST. Ein Zeitsteuerimpuls VPCEN gemäß Fig. 21C besitzt eine Periode einer Horxzontalzeilenperiode TH und wird zu "0" in einer den horizontalen Paritätsdaten entsprechenden Periode. Ein Zeitsteuerimpuls VBREN gemäß Fig. 21 D zeigt eine Periode zum Auslesen der Daten von dem Teilbildspeicher 3^ und eine Periode zum Durchführen der Korrektur eines korrigierbaren fehlerhaften Blocks mittels des Vertikalsyndroms SDV an. Ein Impuls VBENT gemäß Fig. 2IE zeigt die Periode, in der

120019/0774

die Datenfolge von dem Horizontalabschnitt 27 zum Vertikalabschnitt 28 zu übertragen ist, an. Ein Zeitsteuerimpuls VBWEN gemäß Fig. 21F entspricht dem Impuls VBENT,ist jedoch so gedehnt, daß er die vertikalen Paritätsdaten enthält. Die Datenfolge DATA.SEQ gemäß Fig. 2IG von dem Horizontalabschnitt 27 enthält horizontale Paritätsdaten, die als schraffierte Bereiche dargestellt sind,für die Daten, jeder

die Horizontalzeile der Perioden TH -TH „ und vertikalen Paritätsdaten in der zweiundzwanzigsten Horizontalzeile. Jeder Unterblock der Daten, die von dem Magnetband wiedergegeben ■werden, enthält, wie erwähnt, IO5 Abtastungen, wobei jedoch die Datenperiode jedes Teilbildes von 246H auf etwa 2^3H verringert ist, da der Pufferspeicher 37 jeden Unterblock als 100 Abtastungen verarbeitet, von denen zwei Pseudo- oder Leerabtastungen sind, wie das erwähnt ist. Lediglich 96 Abtastungen der Daten werden in die Adresse in dem Teilbildspeicher 3^ eingeschrieben en tsprechend einem 10-Bit-Adreßsignal, das am Anfang eines Unterblocks enthalten ist. Jedoch werden im Vertikalabschnitt 28 die horizontalen und vertikalen Paritätsdaten nicht korrigiert, so daß solche Paritätsdaten nicht in den Teilbildspeicher Jk oder den Unterspeicher 35 eingeschrieben werden.

Da die Vertikal-Paritätsprüfeinrichtung 36 zwei Teile aufweist, die ähnlich den beiden Teilen der Horizontal-Paritätsprüfeinrichtung 3I ist, die mit Bezug auf Fig. I7 erläutert worden ist, wird ein Verriegelungslöschimpuls PBCLA gemäß Fig. 21H zum Löschen einer der Verriegelungsschaltungender Prüfeinrichtung 36 vorgesehen, die den Verriegelungsschaltungen 66a und 66b der Prüfeinrichtung Jl entsprechen. Ein Verriegelungslöschimpuls PBCLB gemäß Fig. 211, der durch Verschieben des Impulses PBCLA um eine Teilbildperiode erhalten wird, ist zum Löschen der anderen Verriegelungsschaltung der Vertikal-Paritätsprüfeinrichtung 36 vorgesehen.

130019/0774

- 52 - 3Q397Q4

In der Vertikal-Paritätsprüfeinrichtung j6 erzeugt eine Verriegelungsschaltung ein Syndrom, während der Impuls PBCLA einen hohen Pegel "H" in einer Teilbildperiode TVi annimmt, und hält das Syndrom SDVi für eine korrigierende Berechnung in der nächsten Teilbildperiode TVi+1, und die andere Verriegelungsschaltung hält ein zuvor gebildetes Syndrom SDVi-I in der Teilbildperiode TVi und berechnet wieder ein Syndrom, während der Impuls PBCLB einen hohen Pegel "H" in der nächsten Teilbildperiode TVi+1 annimmt. Demgemäß ist die Vertikalsyndromsequenz SDV, die zur korrigierenden Berechnung verwendet wird, in Fig. 21J dargestellt. Weiter ist die Datenfolge DRo gemäß Fig. 2IK, die von der Korrekturschaltung 40 des Vertikalabschnitts 28 nach der Korrektur abgeleitet wird, mit dem Zeitsteuerimpuls RDST gemäß Fig. 2IA synchronisiert und besitzt 96 Abtastungen in jedem Unterblock, wobei für jeden davon eine Datenaustastperiode vorhanden ist, die den anderen Synchronsignalen und Adreß- und Identifiziersignalen entspricht, und eine Datenaustastperiode vorhanden ist, die den Paritätsdaten entspricht. Eine derartige Datenfolge RDo wird der entsprichenden Zeitbasisdehnschaltung I9A oder I9B gemäß Fig. 5 zugeführt und dann über die Schnittstelle 20 dem D/A-Umsetzer 21, wodurch die Datenfolge DRo in die ursprüngliche Analogsignalausbildung umgesetzt wird, in der Videosignale in der Periode vorhanden sind, die sich von der Horizontal- und der Vertikalaustastperiode unterscheidet. Danach werden geeignete Synchronsignale und Ausgleichsimpulse zu der Datenfolge DRo im Ausgangsprozessor 22 hinzugeführt, so daß ein wiedergegebenes analoges Videosignal am Ausgangsanschluß 23 erhalten wird.

Ein besonderes Ausführungsbeispiel der Vertikal-Beurteilungsschaltung 37 wird nun mit Bezug auf Fig. 20 erläutert. Wenn irgendein fehlerhaltiger Unterblock in einer vertikalen Spalte in einem Teilbild vorhanden ist, gibt das Schieberegister 77 eine "1" an einem seiner Ausgangsanschlüsse Q₁-Qo^;

130019/0774

ab, der der Spalte entspricht, die den fehlerhaltigen Unterblock enthält. Da die horizontalen Paritätsdaten nicht in den zu korrigierenden Daten enthalten sind, wie das erwähnt ist, müssen lediglich 36 Vertikalspalten beurteilt werden. Schieberegister 78 und 79 werden für jedes abwechselnde Teilbild verwendet, d.h., während das Schieberegister 78 die Anzahl der fehl erhalt igen Blöcke in jeder der Vertikalspalten in einem Teilbild zählt, gibt das Schieberegister 79 die vorhergehenden Zählergebnisse als Anzeige der Korrigierbarkeit des Fehlers an.

Das Fehlerblocksignal ERBLK gemäß Fig. 22D wird dem Schieberegister 77 über ein ODER-Glied 8O zugeführt, das auch ein Signal empfängt, das von dem sechsunddreißigsten Ausgangsanschluß Q /- des Schieberegisters 77 zurückgeführt ist. Das Schieberegister 27 wird an seinem Löschanschluß mit dem Zßitsteuerimpuls VBWEN gemäß Fig. 22E versorgt, und in der Periode, in der dieser Zeitsteuerimpuls auf "O" ist, wird das Schieberegister 77 gelöscht. UND-Glieder 8l und 83 erzeugen einen Schiebeimpuls CKl gemäß Fig. 221, wenn jeder der Impulse VBWEN, VPCEN und FBLKS auf "1" ist, wobei ein derartiger Schiebeimpuls CKl seinerseits dem Schieberegister 77 zugeführt wird. Die Fig. 22A-220 geben die ernten drei Horizontalzeilenperioden TH_n,TH. und TH des Teilbildes an, in denen der Teilbildumschaltimpuls SVSL gemäß Fig. 22A auf "0" ist. Wie erwähnt, wird der Schiebeimpuls CKl gemäß Fig. 221 von den ZeitSteuerimpulsen VBWEN gemäß Fig. 22E, VPCEN gemäß Fig. 22C und FBLKS gemäß Fig. 22F abgeleitet. Das Fehlerblocksignal ERBLK gemäß Fig. 22D, das mit der Horizont alzeilenperiode TH beginnt, wird über das ODER-Glied 80 dem Schieberegister 77 zugeführt. Da das Fehlerblocksignal ERBLK auf "1" für den Unterblock ist, der durch die horizontale Parität nicht korrigiert worden ist, und auf "0" ist für einen richtigen Unterblock, wie das erwähnt worden ist, gibt, wenn das Fehlerblocksignal ERBLK auf "1"

120019/0774

ist, beispielsweise bezüglich dem Unterblock SB in der ersten Horizontalzeile, das Schieberegister 77 eine "1" nur an ihrem Ausgangsanschluß Q^ ab. Das Fehlerblocksignal ERBLK wird auch bei jedem Unterblock der horizontalen Paritätsdaten erzeugt, jedoch wird, da die Erzeugung des Schiebeimpulses CKl während der Periode der horizontalen Paritätsdaten gesperrt ist, das Fehlerblocksignal dann nicht dem Schieberegister 77 zugeführt. Die vorstehende Arbeitsweise wird wiederholt durchgeführt und für den Fall, daß in den 22 Horizontalzeilen der Matrix, einschließlich der 22 vertikalen Paritätsdaten, erfaßt wird, daß mindestens ein fehlerhaltiger Block in irgendeiner von erster bis sechsunddreißigster Spalte vorhanden ist,gibt das Schieberegister 77 eine "1" an jedem ihrer Ausgangsanschlüsse ab entsprechend der Spalte dieses Unterblocks. Die in dem Fehlerblocksignal ERBLK in Fig. 22D hinzugefügten Ziffern und die den Daten vom Horizontalabschnitt in Fig. 22L hinzugefügten Ziffern geben die Nummern der Unterblöcke wieder, wobei Ziffern, die anderen Signalverläufen in den Fig. 22A-220 hinzugefügt sind, Zeitschlitze wiedergeben.

Das am Ausgangsanschluß Q _ des Schieberegisters 77 abgeleitete Ausgangssignal und das Fehlerblocksignal ERBLK werden einem UND-Glied 87 (Fig. 20) zugeführt. Das Ausgangssignal vom Ausgangsanschluß Q. wird mit einer 1-Bit-Zeitverzögerung herausgeführt, so daß dieses Ausgangssignal mit dem Fehlerblocksignal ERBLK zeitgesteuert werden kann. In dem Fall, in dem das Fehlerblocksignal ERBLK auf "1" für den weiter oben erwähnten Unterblock SB ist, wird das Fehlerblocksignal ERBLK für den Unterblock SB. ., dem UND-Glied 87 zu einem Zeitpunkt zugeführt, zu dem das Schieberegister 77 eine "1" an dem Ausgangsanschluß Q₇ abgibt, so daß zusammen mit dem auf "1" befindlichem Fehlerblocksignal ERBLK das Ausgangssignal vom UND-Glied 87 zu "1" wird, d.h., das Zuführen zum UND-Glied 87 des Fehlerblocksignals für

110019/0774

Spalte, wie es durch das Schieberegister 77 erfaßt und gehalten wird, und des Fehlerblocksignals ERBLK für den Unterblock nach einer Horizontalzeile synchron zur anderen bezüglich der Spalte ist lediglich ein Weg zu erfassen, ob irgendeine der Spalten zwei oder mehr Unterblöcke enthält oder nicht, für die die Fehlerblocksignale ERBLK auf "1" sind. Wenn irgendeine Spalte zwei oder mehr fehlerhaltige Unterblöcke enthält, und eine "1" am Ausgang des UND-Glieds 87 erzeugt wird, können die Fehler in den jeweiligen Unterblöcken nicht durch die vertikalen Paritätsdaten korrigiert werden.

Das Ausgangssignal vom UND-Glied 87 wird UND-Gliedern 88A und 88b (Fig. 20) zugeführt, deren Ausgangssignale jeweils über ODER-Glieder 89A bzw. 89B Schieberegistern 78 bzw. 79 zugeführt werden. Die an den Ausgangsanschlüssen Q r der Schieberegister 78 und 79 erhaltenen Ausgangssignale werden jeweils zu deren Eingängen über die ODER-Glieder 89A bzw. 89B zurückgeführt. Wenn die Erfassungsergebnisse, d.h., das Ausgangssignal des UND-Glieds 88A bzw. 88B nur einmal "1" wird, werden die Ergebnisse der Erfassung bezüglich der Spalte durch die erläuterte Rückführung bzw. Rückkopplung gehalten. Die Schieberegister 78 und 79 werden mit einem Löschimpuls über NAND-Glieder 9OA bzw. 90S versorgt. Der Löschimpuls wird am Beginn jeder Teilbildperiode mittels eines RS-Flipflops 92 aus den ZeitSteuerimpulsen RDST und VBREN erzeugt. Der Teilbildschaltimpuls SVSL gemäß Fig. 22A wird durch einen Inverter 91 invertiert und dem UND-Glied 88A und dem NAND-Glied 9OAzugeführt. Folglich wird in der Teilbildperiode, in der der Teilbildschaltimpuls SVSL auf "0" ist, das Ausgangssignal vom UND-Glied 87 über das UND-Glied 88a und das ODER-Glied 89A zum Schieberegister 78 geführt, und wird das Schieberegister 78 durch den Löschimpuls gelöscht, der daran über das NAND-Glied 90A am Beginn jeder Teilbildperiode zugeführt wird. In der Teilbildperiode, in

130019/0774

- 56 - - ■ ·

der der Teilbildschaltimpuls SVSL auf "O" ist, wälzt das
andere Schieberegister 79 lediglich seinen Inhalt über
die Rückführschleife um, die sich vom Ausgangsanschluß
Q / zum ODER-Glied 89B erstreckt. Daher gibt in der Teilbildperiode, in der der Schaltimpuls SVSL auf "O" ist,
das Schieberegister 78 von dem Fehlerblocksignal ERBLK des vorliegenden Teilbildes ein Erfassungssignal CRCTBL ab,
das anzeigt, ob jeder seiner Unterblöcke korrigierbar ist
oder nicht. Während der gleichen Periode hält das andere
Schieberegister 79 ein Beurteilungssignal CRCTV zum endgültigen Anzeigen, ob jede Spalte korrigierbar ist oder
nicht, auf der Grundlage des Fehlerblocksignals in dem vorhergehenden Teilbild. In der Teilbildperiode, in der der Teilbildschaltimpuls SVSL auf "1" ist, sind die obigen Betriebsschritte ausgetausch, d.h., das Schieberegister 79 erzeugt das Erfassungssignal CRCTBL und das Schieberegister 78 erzeugt das Beurteilungssignal CRCTV.

Das Erfassungssignal CRCTBL wird von dem Ausgangsanschluß
Q des Schieberegisters 78 oder 79 abgeleitet, und das Beurteilungssignal CRCTV wird von dem Ausgangsanschluß Q ^- des Schieberegisters 78 oder 79 abgeleitet. Ein Multiplexer 93 bestimmt, von welchem der Schieberegister 78 und 79 das
Erfassungssignal CRCTBL oder das Beurteilungssignal CRCTV
herausgeführt wird. Der Multiplexer 93 wird durch den Teilbildschaltimpuls SVSL geschaltet. Für den Fall, daß der Teilbildschaltimpuls SVSL auf "0" ist, wird das Eingangssignal zur Seite A des Multiplexers 93 dessen Ausgangssignal, und für den Fall, daß der Teilbildschaltimpuls SVSL auf "1" ist, wird das Eingangssignal zur Seite B dessen Ausgangssignal. Diese Ausgangssignale vom Multiplexer 93 werden mittels Inverter 95 und 96 invertiert, um das Erfassungssignal CRCTBL bzw. das Beurteilungssignal CRCTV zu erhalten. Wenn das Erfassungssignal CRCTBL und das Beurteilungssignal CRCTV auf "1" sind, bedeutet dies, daß der Block korrigierbar ist, während es dann, wenn das Signal CRCTBL oder das Signal CRCTBV auf "0" ist,

130019/0774

bedeutet, daß der Block nicht korrigierbar ist. Das Erfassungssignal CRCTBL kann manchmal während eines Teilbildes von "1" auf "O" invertiert werden, d.h., das Signal ist "1", wenn lediglich ein Unterblock fehlerhaltig ist, jedoch wird das Signal zu "0", sobald zwei oder mehr fehlerhaltige Blöcke gezählt werden.

Da die Schieberegister 77 und 78 die obigen Betreibsschritte für jedes Teilbild abwechselnd durchführen, werden auch die Schiebeimpulse zu den Schieberegistern 77 ₅ 78 bei jedem Teilbild mittels eines Multiplexers 9^ umgeschaltet. Insbesondere wird ein Schiebeimpuls CK2 gemäß Fig. 22J durch UND-Glieder 8l und 83 von den Zeitsteuerimpulsen VBWEN, VPCEN und VBLKS abgeleitet. Der Zeitsteuerimpuls VBLKS gemäß „ ^ bezüglich

dem Zeitsteuerimpuls FBLKS gemäß Fig. 22F verzögert, weshalb folglich der Schiebeimpuls CK2 etwas bezüglich dem Schiebeimpuls CKl in der Phase verzögert ist. Ein Schiebeimpuls CK3 gemäß Fig. 22K beruht auf den ZeitSteuerimpulsen VBREN,VPCEN und VBLKS und wird mittels eines den Impuls VBLKS empfangenden Inverters 8k und UND-Gliedern 85 und 86 erzeugt. Da der Zeitsteuerimpuls VBREN zu "1" vom Beginn des Teilbildes (Fig. 22B) wird, und da die Zeitsteuerimpulse VBLKS so wie in Fig. 22H dargestellt,verlauft, besitzt der Schiebeimpuls CK3 den Verlauf gemäß Fig. 22K. Der Schiebeimpuls CK2 gemäß Fig. 22J wird dem Schieberegister 78 oder 79 zugeführt, der das Erfassungssignal CRCTBL erzeugt,und der Schiebeimpuls CK3 gemäß Fig. 22K wird dem jeweils anderen Schieberegister 79 bzw. 78 zugeführt, das das Beurteilungssignal CRCTV abgibt. Beispielsweise wird in dem Teilbild, in dem der Teilbildschaltimpuls SVSL auf "0" ist, ein Multiplexer yk so gesteuert, daß der Schiebeimpuls CK2 dem Schieberegister 78 und der Schiebeimpuls CK3 dem Schieberegister 79 zugeführt werden.

In dem Teilbild, in dem der Teilbildschaltimpuls SVSL auf "0" ist, wird der Schiebeimpuls CKl dem Schieberegister 77

130019/0774

- 5ο -

während der ersten Horizontalzeilenperiode TH nicht zugeführt, wird jedoch von der nächsten Horizontalzeilenperiode TH. an zugeführt. In ähnlicher Weise wird der Schiebeimpuls CK2 dem Schieberegister 78 von der Horizontalzeilenperiode TH an zugeführt. In der Horizontalzeilenperiode TH gibt das Schieberegister 77 sequentiell Ausgangssignale am Ausgangsanschluß Q wie gemäß Fig. 22M ab, jedoch sind, da das Schieberegister 77 anfangs in dem gelöschten Zustand ist, derartige Ausgangssignale in der Horizontalzeilenperiode TH alle auf "0". Deshalb ist das über die UND-Glieder 87 und 88a und das ODER-Glied 89A dem Schieberegister 78 zugeführte Ausgangssignal ebenfalls auf "0", und sind folglich die Erfassungssignale CRCTBL, die an den Ausgangsanschlüssen Q. des Schieberegisters 78 in der Horizontalzeilenperiode TH abgegeben werden, alle auf "0", wie das in Fig. 22N dargestellt ist. Andererseits wird in einem solchen Teilbild, in dem der Teilbildschaltimpuls SVSL auf "0" ist, da das Schieberegister 79 durch den Schiebeimpuls CK3 zum Umwälzen des Beurteilungssignals CRCTV des vorhergehenden Teilbildes gesteuert wird, das die Korrigierbarkeit oder Nichtkorrigierbarkeit jedes von erster bis sechsunddreißigster Zeile wiedergibt, wiederholt am Ausgangsanschluß Q des Schieberegisters 79 erzeugt, wie das in Fig. 220 dargestellt ist.

In der nächsten Horizontalzeilenperiode TH wird das Fehlerblocksignal ERBLK bezüglich jedem von erstem bis sechsunddreißigstem Unterblock von dem Ausgangsanschluß Q. des Schieberegisters 77 vorgesehen, und dem UND-Glied 87 zusammen mit dem eingegebenen Fehlerblocksignal ERBLK zugeführt. Folglich ist am Ende der Horizontalzeilenperiode TH der Inhalt des Schieberegisters 78 auf "1" nur an den Stellen, an denen zwei fehlerhaltige Unterblöcke in der gleichen Spalte in zwei jeweiligen Horizontalzeilen vorhanden

130019/0774

sind. Eine solche Betriebsweise "wird für 22 Horizontalzeilenperioden eines Teilbildes wiederholt, und der Inhalt des Schieberegisters 78 ist schließlich auf "1" an jeder Stelle, die einer unkorrigierbaren Spalte entspricht. In dem nächsten Teilbild, in dem der Teilbildschaltimpuls SVSL auf "1" ist, wird der Inhalt des Schieberegisters 78 als das Beurteilungssignal CRCTV durch den Schiebeimpuls CK3 herausgeführt, und der Schiebeimpuls CK2 aktiviert das Schieberegister 79 Erzeugen des Erfassungssignals CRCTBL.

Es zeigt sich, daß bei der Vertikal-Beurteilungsschaltung, die mit Bezug auf Fig. 20 erläutert worden ist, das Erfassungssignal CRCTBL und das Beurteilungssignal CRCTV durch lediglich dieSchieberegister 77,78 und 79 erzeugt werden können und keine Notwendigkeit besteht, zahlreiche Zähler vorzusehen, die jeweils den 36 Spalten entsprechen. Folglich kann die Vertikal-Beurteilungsschaltung relativ einfachen Aufbau besitzen.

Wie in Fig. I3 dargestellt, wird das Erfassungssignal CRCTBL von der Vertikal-Beurteilungsschaltung 37 der Speichersteuerschaltung 39 zum Einschreiben der Daten in den Unterspeicher 35 zugeführt. Fig. 23 zeigt als Beispiel eine ausführliche Schaltungsanordnung, die den Unterspeicher 35 und die Speichersteuerschaltung 39 bilden kann.

Zwei Unterspeicher 97-A- und 97B und zwei Markierungsspeicher 89A und 89B sind vorgesehen, um für jedes Teilbild abwechselnd den Schreib- und den Lesebetrieb durchzuführen, und Speichersteuerschaltungen 98A,98B und 100 sind dem Unterspeicher 97A, dem Unterspeicher 97B bzw. den Markierungsspeichern 99A und 99B zugeordnet. Die Daten (DATA.SEQ) von dem Horizontalabschnitt 27 werden als Eingangsdaten den Unterspeichern 97A und 97B zugeführt, und die Ausgangsdaten DTS davon werden der Fehlerkorrekturschaltung kO zugeführt.

130019/0774

Die Markierungsspeieher 99A und 99B speichern Ein-Bit-Vertikalfehlermarkierungen PLA bzw. FLB bezüglich aller Unterblöcke (858), die in einem Teilbild enthalten sind. Die Unterblöcke 97A und 97B haben jeweils eine Speicherkapazität, die ausreichend groß ist, um Daten einer vorgegebenen Anzahl von Unterblöcken zu speichern, beispielsweise von sechs Unterblöcken, wie das weiter oben erläutert ist. In der Teilbildperiode, in der der Teilbildschaltimpuls SVSL auf "0" ist, führen der Unterspeicher 97A und der Markierungsspeicher 99A den Schreibbetrieb durch und führen der Unterspeicher 97B und der Markierungsspeicher 99B den Lesebetrieb durch, wobei in der nächsten Teilbildperiode, in der der Teilbildschaltimpuls SVSL auf "1" ist, die Betriebsweisen ausgetauscht sind, d.h., die Speicher 97B und 99B führen den Schreibbetrieb und die Speicher 97A und 99A führen den Lesebetrieb durch.

Adreßcodes von einem Schreibadreßregister 101W und einem Leseadreßzähler 101R werden selektiv den Markierungsspeichern 99A und 99B zugeführt. Die ZeitSteuerimpulse FBLKS gemäß Fig. 22F und der Taktimpuls RCK gemäß Fig. I8A werden einem Ladeimpulsgenerator 102 zugeführt, und ein 10-Bit-Adreßsignal in den Daten DATA.SEQ. von dem Horizontalabschnitt 27 werden durch einen Ladeimpuls vom Generator 102 in das Schreibadreßregister 101W geladen. Weiter werden die Zeitsteuerimpulse FBLKS und RDST gemäß Fig. 21A einem Löschimpulsgenerator 103 zugeführt, der davon einen Löschimpuls zu Beginn eines Teilbildes abgibt, der dern^ Leseadreßzähler 101R zu dessen Löschung zugeführt wird. Der Adreßzähler 101R zählt danach die Zeitsteuerimpulse FBLKS, wodurch die Leseadresse schrittweise für jeden Unterblock weiterschreitet. Das Schreibadreßsignal und das Leseadreßsignal mit jeweils paralleler 10-Bit-Ausbildung werden Multiplexern 10^tA und 1O4B zugeführt. In der Teilbildperiode, in der der Teilbildschaltimpuls SVSL auf "1" ist, wird von dem Multiplexer

130019/0774

das Leseadreßsignal gewählt und dem Markierungsspeieher 99A zugeführt, wobei gleichzeitig von dem Multiplexer 1O4B das Schreibadreßsignal gewählt und dem Markierungsspeicher 99B zugeführt wird.

Zeitsteuersignale VPCEN gemäß Fig. 2 IC und VBENT gemäß Fig. 21E werden einem UND-Glied IO5 zugeführt, dessen Ausgang mit der Markierungsspeicher-Steuerschaltung 100 (FLGCTL) verbunden ist. Die Markierungsspeicher-Steuerschaltung 100 ist so ausgebildet, daß sie Schreibimpulse für die Markierungsspeicher 99-A und 99B nur in Perioden erzeugt, in denen das Ausgangssignal vom UND-Glied IO5 auf "1" ist. Daher wird kein Schreibimpuls bezüglich Unterblöcken vorgesehen, die die horizontalen und die vertikalen Paritätsdaten betreffen, und die Vertikalfehlermarkierungen, die solche Paritätsdaten betreffen, sind stets auf "0". Das Vorstehende trifft auch für das Einschreiben der Daten in die Unterspeicher 97A und 97B zu. Insbesondere werden die Zeitsteuersignale VPCEN und VBENT den Unterspeicher-Steuerschaltungen 9$A und 98B (SM.CTL) zugeführt, derart daß das Einschreiben der Paritätsdaten in die Unterspeicher 97A und 97B verhindert wird.

Das Fehlerblocksignal ERBLK und das Erfassungssignal CRCTBL von der Vertikal-Beurteilungsschaltung 37 werden einem UND-Glied IO6 zugeführt. Wenn diese Signale ERBLK und CRCTBL beide auf "1" sind, um ein Ausgangssignal "1" vom UND-Glied IO6 zu erreichen, bedeutet dies, daß der Unterblock korrigierbar und fehlerhaltig ist. Selbst in dem Fall, in das Erfassungssignal CRCTBL anfänglich auf "1" ist, kann später in der gleichen Spalte ein fehlerhaltiger Unterblock auftreten. In diesem Fall wird das Signal CRCTBL zu "0" zur Anzeige, daß der Unterblock nicht korrigierbar ist. Um dies zu vermeiden, wird das Ausgangssignal vom UND-Glied IO6 einer Überlaufsperrschaltung 107 (OF.INH) zugeführt, um zu verhindern-, daß die Unterspeiclier 97A und 97B überlaufen.

130019/0774

— Ό 2 —

Das Ausgangssignal der Überlaufsperrschaltung IO7 wird als Dateneingangs signal jedem der Markierungsspeicher 99A und 99B zugeführt und wird gleichzeitig den Unterspeicher-Steuerschaltungen 98A und 98B zugeführt, um das Einschreiben der Daten in die Unterspeicher 97A und 97B und die Schreibadressen dafür zu steuern. Insbesondere werden die Daten, mit, wie erwähnt, Ausnahme der Paritätsdaten, des Unterblocks, für den das Ausgangssignal vom UND-Glied IO6 zu "1" wird, in die Unterspeicher 97A und 97B eingeschrieben, wobei in dieser Periode der Taktimpuls RCK erreicht, daß die Schreibadresse für 96 Abtastungen vorwärts schreitet. Wenn das Ausgangssignal vom UND-Glied IO6 wieder zu "1" wird, wird der gleiche Betrieb durchgeführt und wird die Schreibadresse wieder für 9° Abtastungen schrittweise verändert.

Daher werden in einem durch den Teilbildschaltimpuls SVSL definierten Teilbild maximal sechs korrigierbare fehlerhaltige Unterblöcke in dem Unterspeicher 97A oder 97B gespeichert, und wird eine "1" in jede der Adressen des Markierung s spei eher s 99A. oder 99B eingeschrieben in Übereinstimmung mit den gespeicherten Unterblöcken. In einem anderen Teilbild, das durch den Teilbildschaltimpuls SVSL definiert ist, wird das Leseadreßsignal, das durch, den Leseadreßzähler 1O1R abgegeben wird und bei jedem Unterblock schrittweise vorwärts schreitet, dem Markierungsspeieher 99A oder 99B zugeführt, wobei das Leseausgangssignal davon die Vertikalfehlermarkierung SFLA oder SPLB ist, das von dem Multiplexer IO8 gewählt wird und zu einer Vertikalfehlermarkierung SFLG kombiniert wird. Die Vertikalfehlermarkierungen SFLA oder SFLB, die aus dem Markierungsspeieher 99A oder 99B ausgelesen werden, werden auch der Unterspeicher-Steuerschaltung 98A bzw. 98B zugeführt, um zu erreichen, daß die Leseadresse für den Unterspeicher 97A oder 97B in jeder Unterblockperiode, in der die Vertikalfehlermarkierung SFLA bzw. SFLB auf "1" ist, um Eins schrittweise weiterge-

130019/0774

führt wild. Auf diese Weise werden Daten eines korrigierbaren fehlerhaltigen Unterblocks aus dem Unterspeicher 97A oder 97B in einem vorgegebenen Zeitschlitz ausgelesen, in dem die Vertikalfehlermarkierung SFLG auf "1" ist.

Fig. 24 zeigt nun,daß die Überlaufsperrschaltung 107 einen Zähler 109 aufweisen kann, in den ein voreingestelltes Eingangssignal vorgegebenen Wertes aus einem Voreinstelleingangssignalgenerator 110 durch Zuführen des ZeitSteuerimpulses RDST, der das Beginn des Teilbildes anzeigt, zu einem Ladeanschluß des Zählers 109 geladen wird. Bei dem zuvor erläuterten Beispiel, d.h., bei dem maximal sechs korri gierbare fehlerhaltige Unterblöcke in die Unterspeicher 97A oder 97B zu speichern sind, wird ein numerischer Wert von Sechs als das voreingestellte Eingangssignal dem Zähler zugeführt. Das Ausgangssignal vom UND-Glied 106 wird als ein Eingangssignal einem UND-Glied 111 zugeführt, dessen Ausgangssignal als Subtrahiereingangssignal dem Zähler 109 zugeführt wird. Ein Übertragsausgangssignal vom Zähler 109 wird dem anderen Eingang des UND-Glieds 111 zugeführt. Das Übertragsausgangssignal wird auf "1" durch Laden des voreingestellten Eingangssignals in den Zähler 109 gesetzt, und wird zu "0", wenn das Ausgangssignal vom UND-Glied 106 die voreingestellte Zahl erreicht. Folglich wird danach das Ausgangssignal vom UND-Glied 111 und damit das Ausgangssigiial von der Schaltung 107 zu "0", um ein Überlaufen der UnterSpeicher 97A oder 97B zu verhindern.

Aus Fig. 25 ergibt sich, daß die Fehlerkorrekturschaltung k0 des Vertikalabschnitts 28 die Vertikalsyndromsequenz SDV gemäß Fig. 21J von der Vertikal-Paritätsprüfeinrichtung 36, die Datenfolge DTF, die aus dem Teilbildspeicher 3^ ausgelesen ist, und die Datenfolge DTS, die aus dem Unterspeicher 35, d.h., aus den Unterspeichern 97A und 97B gemäß Fig. 23

130019/0774

ausgelesen ist, empfängt. In der Fehlerkorrekturschaltung kO werden das Beurteilungssignal CRCTV nach Verzögerung mittels eines Schieberegisters II3 und die Vertikalfehler— markierung SFLG einem UND-Glied 112 zugeführt, das ein Wählsignal SLCT als sein Ausgangssignal abgibt. Das Vertikalsyndrom SDV wird auch einem verzögernden Schieberegister 114 zur Phasensynchronisation zugeführt. Das Wählsignals SLCT schaltet ein Verknüpfungsglied II5 durch oder sperrt es, das mit dem Vertikalsyndrom SDV versorgt ist, wobei auch ein Multiplexer II6 durch das Wählsignal SLCT steuerbar ist, um die Datenfolgen DTF oder DTS zu wählen. Die Ausgangssignale von der Verknüpfungsschaltung 115 und vom Multiplexer II6 werden einem Modulo-2-Addierer 117 zur Korrektur irgendwelcher Fehler zugeführt, von dem die Ausgangsdatenfolge DRo abgeleitet wird.

Für den Fall, daß das Wählsignal SLCT auf "0" ist, wird das Verknüpfungsglied II5 gesperrt und wird dessen Ausgangssignal zu "0", wobei gleichzeitig die Datenfolge DTF durch den Multiplexer II6 zur Zufuhr zum Addierer 117 gewählt wird. Für den Fall, daß das Wählsignal SLCT auf "1" ist, wird die Verknüpfungsschaltung II5 durchgeschaltet zur Zufuhr des Vertikalsyndroms SDV zum Addierer 117 und wird vom Multiplexer HG die Datenfolge DTS gewählt und ebenfalls dem Addierer 117 zugeführt.

Vier Kombinationen von "1" und "0" bezüglich dem Beurteiluiigssignal CRCTV und der Vertikalfehlermarkierung SFLG werden im Folgenden erläutert:

1, CRCTV = "0", SFLG = "0" (SLCT = "0"): Da der Unterblock unkorrigierbar ist, jedoch zumindest nicht mehr fehlerhaltig ist, wird die Datenfolge DTF gewählt und als Ausgangsdatenfolge DRo herausgeführt;dieser Fall enthält den Fall, in dem dem der Unterblock ursprünglich richtig

130019/077

2. CRCTV = "1", SFLG = "O" (SLCT = "0"): Da der Unterblock korrigierbar, jedoch nicht fehlerhaltig ist, wird wieder die Datenfolge DTF gewählt;

3. CRCTV = "0", SFLG = "1" (SLCT = "0"): Der Unterblock ist unkorrigierbar und fehlerhaltig; folglich wird die Datenfolge DTF von dem Teilbildspeicher ^h als Ausgangsdatenfolge DRo herausgeführt; das Einschreiben des fehlerhaltigen Unterblocks in den Teilbildspeicher 3^ wird gesperrt und der in der Datenfolge DTF auftretende Datenblock besteht aus Daten, die in der Zeile des unmittelbar vorhergehenden Teilbildes enthalten sind, die um eine Zeile unter derjenigen angeordnet ist, die die fehlerhaltigen Daten aufweist; d.h., eine Fehlerüberdeckungsbetrieb findet statt;

k. CRCTV = "1", SFLB = "1" (SLCT = "1"): Der Fehle-block ist korrigierbar und fehlerhaltig; lediglich für diese Bedingungen wird das Wählsignal SLCT zu "1", weshalb folglich die Datenfolge DTS vom Unterspeicher 35 durch den Multiplexer 116 gewählt wird; gleichzeitig wird die Verknüpfungsschaltung 115 durchgeschaltet und der Unterblock in der Datenfolge DTS und das entsprechende Vertikalsyndrom werden einer Modulo-2-Addition im Addierer 117 unterworfen, wodurch der Fehler korrigiert wird.

Aus der vorstehenden Beschreibung eines Ausführungsbeispiels der Erfindung ergibt sich, daß ein Teilbildspeicher und ein Unterspeicher vorgesehen sind, wobei richtige Daten in dem Teilbildspeicher und Daten für die Fehlerkorrektur in dem Unterspeicher gespeichert sind, so daß eine Fehlerkorrektur und/oder eine Fehlerüberdeckung in einfacher Weise durchgeführt werden kann. Da weiter fehlerhaltige Daten am Einschreiben in den Teilbildspeicher gehindert werden und durch die Daten des vorhergehenden Teilbildes interpoliert werden, die um eine Zeile darunter in der bildlichen Darstelluag eines vollständigen Tollbildes angeordnet sind, kann die Interpolation

130019/0774

035704

rait Daten durchgeführt werden, die eine vergleichsweise höhere Korrelation mit fehlerhaltigen Daten besitzen, wie Daten in einer benachbarten Zeile des gleichen Teilbilds. Weiter ist keine Rechenschaltung für die Interpolation wie bei derzeitigen Anordnungen erforderlich, bei denen die Interpolationsdaten mittels Rechnung erzeugt werden. Gemäß der Erfindung werden nur Daten eines korrigierbaren und fehlerhaltigen Unterblocks in den Unterspeicher eingeschrieben, so daß dessen Speicherkapazität relativ niedrig sein kann. Beim Einschreiben von Daten in den Unterspeicher 35 wird die Adresse dafür mittels einer Fehlermarkierung gespeichert, so daß das Auslesen von Daten von dem Unterspeicher und deren Fehlerkorrektur in einfacher Weise durchgeführt werden kann. Darüber hinaus kann bei der Erfindung die Beurteilung, ob ein Fehler in Spaltenrichtung korrigierbar ist oder nicht, mittels einer einfachen Anordnung durchgeführt werden, die, wie in Fig. 20 dargestellt, lediglich drei Schieberegister verwendet.

Bei dem vorstehenden Ausführungsbeispiel der* Erfindung waren die Daten jedes Teilbildes in zwei parallelen Spuren T. und T aufgezeichnet, jedoch ergibt sich, daß die Daten jedes Teilbildes auch in einer Spur oder in drei oder mehr parallelen Spuren aufgezeichnet sein können. Weiter ist der Fehlerkorrekturcode nicht auf den insbesondere erwähnten Paritätscode beschränkt, vielmehr können auch andere Korrekturcodes in ähnlicher Weise verwendet werden.

Bei dem vorstehend erläutertenAusführungsbeispiel der Erfindung war angenommen, daß die Luminanz- bzw. Leuchtdichtekomponente und die Chrominanz- bzw. Farbartkomponente des digitalen Farbvideosignals in geeigneter Weise an irgendeinem Punkt voneinander getrennt werden nach dem Auslesen aus dem Teilbildspeicher 3^ isa Felilerkorrekturdecodierer l8A oder l8B„ Das heißt, die in dem Teilbildspeicher 3^ und dem Unterspeichel- 35 gespeicherten Daten geben ein Farbvideo-

130019/077 4

signalgemisch wieder mit sowohl Leuchtdichte- als auch Farbartkomponente. Jedoch kann gegebenenfalls die Erfindung auch in ähnlicher Weise auf eine Anordnung angewendet werden, bei der das wiedergegebene digitale Farbvideosignal jedes Kanals in geeigneter Weise in seine Leuchtdichte- und Farbartkomponenten entweder in oder vor dem jeweiligen Fehlerkorrekturdecodierer getrennt wird, wobei dann der Teilbildspeicher in dem Fehlerkorrekturdecodierer in einen Leuchtdichtesignalspeicher und einen Farbartsignalspeicher unterteilt ist, in dem die abgetrennten Leuchtdichte- bzw. Farbartkomponenten jedes fehlerfreien Teilbildes zwischengespeichert werden. Beispielsweise kann, wie in Fig. 26 schematisch dargestellt, ein Teilbildspeicher Jk¹ jedes der Fehlerkorrekturdecodierer l8A und l8B einen Separator Il8 aufweisen, der in geeigneter Weise die Leuchtdichte-und die Farbartkomponenten vom Ausgangssignal der Korrekturschaltung 33 der Fig. I3 abtrennt, und der diese Leuchtdichte- und Farbartkomponenten einem Leuchtdichtesignalspeicher 3^'^a bzw. einem Farbartsignalspeicher 3^'b zuführt. Die Speicher jk' a und 3^'t> können von der Teilbildspeicher-Steuer schaltung 38 so gesteuert werden, daß lediglich Signale, die fehlerfrei sind, wie sie von der Horizontalkorrekturschaltung 33 erhalten werden, in ihrer Leuchtdichtebzw, in ihrer Farbartkomponente in den Speicher 3^'^a bzw. Jk'b gespeichert bzw. eingeschrieben werden. Die Leuchtdichte- und die Farbartkomponenten, die aus den Speichern 3k'a und 3^t'b ausgelesen werden, werden einem Addierer oder eine Kombinationsschaltung II9 zugeführt, derart, daß das digitale Farbvideosignalgemisch wiederhergestellt wird, das dann der Vertikalkorrekturschaltung kO gemäß Fig. I3 zugeführt wird. Mit Ausnahme der vorst-ehenden Erläuterung kann der Fehlerkorrekturdecodierer, der den Teilbildspeicher 3k' gemäß Fig. 26 enthält, in ähnlicher Weise ausgebildet sein wie der Fehlerkorrekturdecodierer 18a oder I8B gemäß Fig. I3 oder kann ein Unterspeicher 35 davon ebenfalls in Unterspeicher ^nicht dargestellt) aufgeteilt sein zum jeweils Zwischen-

"!30019/0774

3Q38704

speichern von Leuchtdichte- und Farbartkomponenten der fehlerhaltigen Signale, die von der Schaltung 33 erhalten werden und in der Schaltung 40 korrigierbar sind.

Selbstverständlich sind noch andere Ausführungsformen der Erfindung möglich.

Die Erfindung gibt also eine Verarbeitungsvorrichtung für digitale Videosignale an, bei der jede vorgegebene Anzahl von Bit des Digitalsignals zu einem Datenblock gebildet ist, zu dem ein Fehlererfassungscode zur Bildung eines Signalblocks damit hinzugefügt ist, wobei die Signalblöcke in Matrixform wie gemäß Fig. 11 angeordnet sind mit (horizontalen) Zeilen (Reihen) und (vertikalen) Spalten _f für die Fehlerkorrekturcodes hinzuaddiert werden, wie in den Spalten 37-39 bzw. der Zeile 22.

Das derart codierte Signal wird nach Übertragung und Empfang bzw. nach Aufzeichnung und Wiedergabe einem Fehlerkorrekturdecodierer l8A bzw. IBB (Fig. 13) zugeführt, der einen Horizontal- und einen Vertikalabschnitt 27 bzw. 28 enthält. In dem Horizontalabschnitt 27 erfaßt eine CRC-Prüfeinrichtung 29 den CRC- bzw. den anderen Fehlererfassungscode für jeden Datenblock zur Bestimmung, ob letzterer einen Fehler enthält, und bestimmt eine Horizontal-Beurteilungsschaltung 30, ob ein erfaßter Fehler in einer Horizontal-Korrekturschaltung 33 mittels eines Horizontalsyndroms SDH korrigierbar ist oder nicht, das in einer Horizontal-Paritätsprüfeinrichtung 3I (Fig- 17) aus den horizontalen Paritäten oder Fehlerkorrekturcodes für die Zeile der Matrix (Fig. 11) berechnet wird, in der der fehlerhaltige Datenblock angeordnet ist.

Wenn der Datenblock fehlerfrei ist oder in der Korrektur- ' schaltung 33 fehlerfrei gemacht wird, wird ein solcher Datenblock in einem Teilbildspeicher 34 des VertikalabSchnitts

130019/0774

28 in eine Adresse eingeschrieben, die derjenigen entspricht, in der zuvor ein fehlerfreier Datenblock einer Zeile des unmittelbar vorhergehenden Teilbildes eingeschrieben war, die in einer bildlichen Darstellung der verschachtelten Teilbilder zur Bildung eines vollständigen Vollbildes unmittelbar neben der Zeile des fehlerfreien Datenblocks, der eingeschrieben wird, angeordnet ist. Wenn der von der Korrekturschaltung 33 abgegebene Datenblock noch einen Fehler enthält, der durch die zugeordnete vertikale Parität korrigiert werden kann, wie das durch eine Vertikal-Beurteilungsschaltutig 37 (Fig. 20) bestimmt wird, wird das Einschreiben in den Speicher J,h gesperrt und wird der fehlerhaltige Datenblock in den Unterspeicher 35 eingeschrieben, um später von dort in eine Vertikal-Korrekturschaltung kO zur Korrektur in dieser mittels eines Vertikal-

syndroms SDV ausgelesen zu werden, das in einer Vertikal-Paritätsprüfeinrichtung 36 aus der vertikalen Parität oder den Fehlerkorrekturcοdes für die Spalte der Matrix berechnet ist, in der der fehlerhaltige Datenblock angeordnet ist.

Wenn der Datenblock fehlerfrei ist, oder wenn durch die Beurteilungsschaltung 37 erfaßt ist, daß er einen Fehler enthält, der in der Korrekturse „haltung 4o nicht korrigiert werden kann, erfolgt das Auslesen aus dem Speicher 34. Daher wird jeder fehlerhaltige Datenblock entweder in der Schaltung 33 und/oder der Schaltung 40 mittels des Horizontal- und/oder Vertikalsyndroms korrigiert oder wird dadurch überdeckt, daß er durch einen fehlerfreien Datenblock aus dem Speicher 3^ ersetzt wird, der eine strenge bzw. enge vertikale Korrelation mit dem ersetzten Datenblock besitzt.

Patentanwalt

130019/0774

Claims (1)

1. Ansprüche:

   1. Verfahren zum Verarbeiten eines Digitalsignals zum Korrigieren von darin im Laufe der Übertragung und des Empfangs oder des Aufzeichnens und Wiedergebens des Digitalsignals auftretenden Fehlern,
   dadurch gekennzeichnet,

   daß vor der übertragung oder Aufzeichnung des Digitalsignals

   ein Datenblock aus jeder vorgegebenen Bitzahl des Digitalsignals gebildet wird,

   ein Fehlererfassungscode jedem der Datenblöcke zur Bildung eines Signalblocks damit hinzugefügt wird, mehrere Signalblöcke in einer Matrix mit Zeilen und Spalten angeordnet werden, und

   Fehlerkorrekturcodes für jede der Zeilen und Spalten der Matrix hinzugefügt werden, und
   daß in Anschluß an den Empfang oder die Wiedergabe des

   130Ö1Ö/Q774

   Digitalsignals

   jeder der Fehlererfassungscode als Anzeige eines Fehlers erfaßt wird, der in dem je-weiligen Datenblock enthalten ist, und

   der Fehler in dem fehlerhaltigen Datenblock mittels der Fehlerkorrekturcodes korrigiert wird, die der Zeile und der Spalte der Matrix entsprechen, in der der fehlerhaltige Datenblock angeordnet ist.

   2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Korrigieren des Fehlers in dem fehlerhaltigen Datenblock

   eine erste Korrektur durchgeführt wird, die einen der Fehlerkorrekturcodes der Zeile bzw. Spalte verwendet, in der der fehlerhaltige Datenblock angeordnet ist, und eine zweite Korrektur durchgeführt wird, die den anderen der Fehlerkorrekturcodes der Zeile bzw. Spalte verwendet, in der der fehlerhaltige Datenblock angeordnet ist.

   3- Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Korrektur nach der ersten Korrektur durchführt wird, wenn letztere keine vollständige Korrektur des fehlerhaltigen Datenblocks erreicht.

   k. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Digitalsignal aus einem analogen Videosignal aus aufeinanderfolgenden Vollbildern mit jeweils mehreren Teilbildern umgesetzt ist, die durch, aufeinanderfolgende jeweilige Zeilen gebildet sind, die in einer bildlichen Darstellung des vollständigen Vollbildes verschachtelt sind (Fig. IA,1B,2A,2B), und

   daß jeder zumindest nach der ersten Korrektur fehlerfreie Datenblock in eine Adresse eines ersten Speichers eingeschrieben wird, die derjenigen entspricht, in der zuvor ein Datenblock einer Zeile des unmittelbar vorhergehenden

   1M0H/O774

   Teilbildes eingeschrieben war, die in der üblichen Darstellung des vollständigen Vollbildes unmittelbar neben der Zeile des fehlerfreien Datenblocks angeordnet ist, der eingeschrieben wird,

   daß ein Datenblock, der in Anschluß an die erste Korrektur einen Fehler enthält, der durch die zweite Korrektur korrigierbar ist, in einen zweiten Speicher eingeschrieben wird, und

   daß ein Datenblock selektiv aus dem ersten und dem zweiten Speicher ausgelesen wird, wobei die zweite Korrektur bei einem Datenblock durchgeführt wird, der aus dem zweiten Speicher ausgelesen wird.

   5- Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das analoge Videosignal ein Farbvideosignal mit einer Farbartkomponente mit einem Farbhilfsträger ist, dessen Phase sich bei bestimmten Zeilen jedes der Teilbilder ändert, und daß die Zeile des unmittelbar vorhergehenden Teilbildes bei der bildlichen Darstellung unmittelbar unter der Zeile des fehlerfreien Datenblocks angeordnet ist, der eingeschrieben wird, wobei dessen Farbhilfsträger mit demjenigen in der Zeile des fehlerfreien Datenblocks, der eingeschrieben wird, phasensynchronisiert ist.

   6. Verfahren nach Anspruch 4 oder 5 ·, dadurch gekennzeichnet, daß das Einschreiben in den ersten Speicher irgendeines Datenblocks gesperrt wird, der einen Fehler nach der ersten Korrektur enthält, daß das Einschreiben in den zweiten Speicher irgendeines Dateriblocks gesperrt wird, der einen durch die zweite Korrektur unkorrigierbaren Fehler enthält, und daß das Auslesen aus dem ersten Speicher durch das Sperren des Einschreibens in den zweiten Speicher ausgelöst wird.

   7- Verfahren nach einem der Ansprüche 1-6, dadurch gekennzeichnet,
   daß in einen ersten Speicher jeder fehlerfreie Datenblock

   13Ö01Ö/0774

   eingeschrieben wird, daß in einen zweiten Speicher jeder einen Fehler enthaltende Datenblock eingeschrieben wird, daß ein Datenblock aus dem ersten und dem zweiten Speicher selektiv ausgelesen wird, und daß eine Korrektur eines Fehlers in einem aus dem zweiten Speicher ausgelesenen Datenblock mittels des jeweiligen Fehlerkorrekturcodes durchgeführt wird.

   8. Verfahren nach einem der Ansprüche ^-7, dadurch gekennzeichnet,

   daß der erste Speicher eine Speicherkapazität besitzt, die im wesentlichen äquivalent einem TeilbiM des Videosignals ist.

   9· Verfahren nach Anspruch 7 oder 8,

   dadurch gekennzeichnet,

   daß beurteilt wird, ob ein in einem Datenblock enthaltener Fehler durch den jeweiligen Fehlerkorrekturcode korrigierbar ist, und daß das Einschreiben in den zweiten Speicher irgendeines fehlerhaltigen Datenblocks verhindert wird, der durch den jeweiligen Fehlerkorrekturcode nicht korrigierbar ist.

   10. Vorrichtung zum Verarbeiten eines Digitalsignals zum Korrigieren von darin während des Ubertragens und Empfangens oder des Aufzeichnens oder Wiedergebens der Digitalsignale auftretenden Fehlern,
   gekennzeichnet durch

   einen Fehlersteuercodxerer (8A,8B), der vor dem Übertragen oder Aufzeichnen des Digitalsignals einen Datenblock für jede vorgegebene Bitzahl des Digitalsignals bildet, dem zur Bildung eines Signalblocks ein Fehlererfassungscode hinzugefügt ist, mehrere der Signalblöcke (SB.) in einer Matrix anordnet und Fehlerkorrekturcodes für die Zeilen und Spalten der Matrix (Fig. 11) hinzufügt, und

   1SÖÖ19/0774

   durch, einen Fehlerkorrekturdecodierer (18A,18B), der auf das empfangene oder wiedergegebene Signal einwirkt, mit

   einem Fehlerdetektor (29) zum Erfassen jedes der Fehlererfassungscodes als Anzeige eines in dem jeweiligen Datenblock enthaltenen Fehlers, und Fehlerkorrekturgliedem ( 33 j ^tO) zum Korrigieren des Fehlers in dem fehlerhaltigen Datenblock mittels der Fehlerkorrekturcodes, die den Zeilen und Spalten der Matrix entsprechen, in denen der fehlerhaltige Datenblock angeordnet ist.

   11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Fehlerkorrekturglieder aufweisen ein erstes Korrekturglied (33)1 das einen der Fehlerkorrekturcodes der Zeile ⁷ zw. Spciite verwendet, in denen der fehlerhaltige Datenblock angeordnet i st, und

   ein zweites Korrekturglied (4o), das den anderen der Fehlerkorrekturcodes der Zeile bzw. Spalte verwendet, in der der fehlerhaltige Datenblock angeordnet ist.

   12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet,

   daß das zweite Korrekturglied (40) nach dem ersten Korrekturglied (33) arbeitet, wenn letzteres keine vollständige Korrektur des fehlerhaltigen Datenblocks erreicht.

   13. Vorrichtung nach Anspruch 11 oder 12, gekennzeichnet durch einen ersten Speicher (34),in den jeder zumindest nach Einwirkung des ersten Korrekturgliedes (33) fehlerfreie Datenblock einschreibbar ist,

   einen zweiten Speicher (35)1 in den ein Datenblock einschreibbar ist, der einen durch das zweite Korrekturglied (40) korrigierbaren Fehler enthält, und Steuerungen (38,39) für die Speicher (3^,35), die

   lÄÖÖiS/0774

   das selektive Auslesen der Datenblöcke erreichen.

   ^039704

   Ik. Vorrichtung nach Anspruch 13₅ dadurch gekennzeichnet, daß der zweite Speicher (35) einen Datenspeicher (97A,97B) zum Speichern eines Datenblocks und einen Markierungsspeicher (99A,99B) ^zum Speichern eines Markierungssignals entsprechend einer Adresse in dem Datenspeicher (97A,97B), in dem der Datenblock gespeichert ist, enthält, wobei der Markierungsspeicher (99A,99B) anzeigt, daß der in der jeweiligen Adresse gespeicherte Datenblock einen Fehler enthält.

   15· Vorrichtung nach Anspruch 13 oder 14b, dadurch gekennzeichnet,

   daß das Digitalsignal aus einem analogen Videosignal aus aufeinanderfolgenden Vollbildern mit jeweils mehreren Teilbildern umgesetzt ist, die durch aufeinanderfolgende jeweilige Zeilen gebildet sind, die in einer bildlichen Darstellung des vollständigen Vollbildes verschachtelt sind, und daß die Steuerung (38) des ersten Speichers (3^) das Einschreiben jedes fehlerfreien Datenblocks in eine Adresse des ersten Speichers(3^) erreicht, die derjenigen entspricht, in der zuvor ein Datenblock einer Zeile des unmittelbar vorhergehenden Teilbildes eingeschrieben war, die bei der bildlichen Darstellung des vollständigen Vollbildes unmittelbar neben der Zeile des fehlerfreien Datenblocks, der eingeschrieben ist, angeordnet ist.

   l6. Vorrichtung nach Anspruch 15 j dadurch gekennzeichnet, daß der erste Speicher (3^) eine Speicherkapazität besitzt, die im wesentlichen äquivalent einem Teilbild des Videosignals ist.

   17- Vorrichtung nach Anspruch I5 oder l6, dadurch gekennzeichnet, daß das analoge Videosignal ein Farbvideosignal mit einer Farbartkomponente mit einem Farbhilfsträger ist, der die

   13ÖU1Ö/0774

   Phase an ausgewählten Zeilen in jedem der Teilbilder ändert, wobei die Zeile des nächsten unmittelbar vorhergehenden Teilbildes bei der bildlichen Darstellung unmittelbar unter der Zeile des fehlerfreien Datenblocks angeordnet ist, der in dem ersten Speicher (3^) einschreibbar ist, wobei der Farbhilfsträger in der Phase mit derjenigen der Zeile des fehlerfreien Datenblocks, der eingeschrieben wird, synchronisiert ist.

   18. Vorrichtung nach einem der Ansprüche 13-17, dadurch gekennzeichnet,

   daß eine Beurteilungsschaltung (37) beurteilt, ob ein in einem Datenblock enthaltener Fehler durch das jeweilige Fehlerkorrektursignal korrigierbar ist, und daß die Steuerung (39) für den zweiten Speicher (35) das Einschreiben in den zweiten Speicher irgendeines fehlerhaltigen Datenblocks sperrt, der durch das jeweilige Fehlerkorrektursignal nicht korrigierbar ist.

   13Ö019/0774