DE3041134A1

DE3041134A1 - Datenuebertragungsanordnung zur datenuebertragung ueber eine stromleitung

Info

Publication number: DE3041134A1
Application number: DE19803041134
Authority: DE
Inventors: Yoshiharu Kadoma Osaka Suzuki
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1979-10-31
Filing date: 1980-10-31
Publication date: 1981-05-21
Also published as: DE3041134C2; CA1145433A; GB2064923B; US4377804A; GB2064923A; FR2469055A1; FR2469055B1

Description

— ο —

BESCHREIBUNG

Die Erfindung betrifft eine Datenübertragungsanordnung zur Übertragung von Daten unter Verwendung einer Stromleitung, insbesondere nach dem Oberbegriff des Patentanspruchs 1. Insbesondere betrifft die Erfindung ein Datenubertragungssysteiti zur Datenübertragung unter Anwendung der Stromleitung mit seriellem Bitcode und synchron mit den Zyklen des Wechselstromes einer Stromversorgung .

Derartige Datenübertragungssysteme wurden bereits vorgeschlagen. Zum Beispiel wurde bereits ein System zur Steuerung verschiedener elektrischer Hausverbraucher vorgeschlagen, bei dem ein Hochfrequenzträger als Steuerdaten dem Wechselstrom der Stromversorgung überlagert wird, wobei diese Übertragung unter Verwendung der Netzleitung des Hauses erfolgt. Im allgemeinen werden die synchron mit den Zyklen des Wechselstromes der Stromversorgung aufmodulierten Hochfrequenzdaten einem Wechselstromsignal überlagert. Als Stand der Technik zum Aufprägen der erforderlichen Daten durch überlagerung eines Hochfrequenzsignals, das einem solchen Netzwechselstrom aufmoduliert ist, ist die JP-AS 34046/1970 (Anmeldetag 7. Juli 1966, Anmelder: Matsushita Electric Industries, Ltd.) von Interesse, die am 2. November 19 70 bekanntgemacht wurde. Diese Druckschrift lehrt, daß die Phasenlage, d.h. der Phasenwinkel, des Wechselstromes atisgenutzt wird, um die jeweiligen Informationsdaten darzustellen. Insbesondere wird ein Halbzyklus des Notzstromzyklus, d.h. die Zeitspanne vom Nulldurchgang der Spannung bis zu dem nächsten Nulldurchgang in eine Mehrzahl von Phasenabschnitten, z.B. in sechs Abschnitte, unterteilt. Jeder dieser unterteilten Abschnitte stellt nacheinander - die Kanäle Nr. 1, 2, ... 6 dar. Wenn und falls also eine Hochfrequenz nur im zweiten Abschnitt des Halbzyklus über lagert wird, so wird die.'e Phasenlage des zweiten Abschnittes als Daten zum Identifizieren des Kanals Nr. 2 betrachtet. Ein weiteres System, das von Interesse ist, ist in der JP-AS 34047/1970 (Anmeldetag 17. August 19£6, Anmelder: Matsushita Electric Industries Co., Ltd.) beschrieben,

130021/0782

die am 2. November 1970 bekanntgemacht wurde. Diese Druckschrift lehrt, daß die jeweiligen Perioden positiver und negativer Polarität des Netzwechselstromes voneinander unterschieden werden und die Perioden positiver und negativer Polarität so kombiniert werden, daß sie zwei Gebiete bilden, wodurch die Anzahl von Kanälen gegenüber der zuerst erwähnten Druckschrift verdoppelt wird. Diese Systeme sollen jedoch verschiedene Daten für jeden der unterteilten Abschnitte darstellen, indem ein Halbzyklus oder ein Zyklus des Wechselstromes in eine Mehrzahl von Abschnitten unterteilt wird; aus diesem Grunde ist die Anzahl von Kanälen auf die Anzahl der Unterteilungen begrenzt. Eine Vergrößerung der Anzahl von Unterteilungen stößt auf Schwierigkeiten, und folglich besteht der Mangel, daß die Menge der übertragenen Information eingeschränkt ist. Da ferner die in einem Kanal verfügbare Dateninformation nur die logische bzw. digitale 1 oder 0 ist, wird die Menge der in einem Kanal verfügbaren Daten entsprechend weiter begrenzt. Da ferner die Daten anhand der Phasenlage bzw. des l'liasenwinkels bestimmt werden, ist es äußerst schwierig, eine gute Präzision zu erreichen. Andererseits haben die genannten Systeme den Vorteil, daß wegen der vollkommenen Zeitteilung keine Konflikte bei gleichzeitigem Betrieb auftreten.

Ein weiteres bereits vorgeschlagenes System, das von Interesse ist, ist eine drahtlose Fernsteuereinheit, die mit Übertragung über die Stromleitung arbeitet. Bei diesem System wird für jeden Halbzyklus des Netzwechselstromes ein Taktsignal erzeugt. Dann wird ein serieller Bitcode geliefert, der auf der Ausnutzung einer Mehrzahl von Zyklen beruht, wobei jeder Ilalbzyklus des Wechselstromes als Bezugsgröße herangezogen wird, indem also jedem Halbzyklus ein Bit zugeordnet wird. Bei diesem System wird jedoch jeder Halbzyklus als ein Bit verwendet, und dieses System enthält keinerlei Gegenmaßnahme gegen Störungen durch Störsignalo und dgl. Bei diesem System ist also nachteilig, daß die durch ein Bit gelieferte Information aufgrund eines während eines Halbzyklus auftretenden Störsignals verändert wird oder eine Dämpfung eines überlagerten Hochfrequenzsignals auftritt, zu Fehlfunktionen führt.

130021/0782

weiteres bekanntes System ist in der JP-OS 59130/1977 und in der JP-OS 50940/1979 beschrieben. Bei diesem System wird ein Halbzyklus des Wechselstromes im wesentlichen den Adreßdaten eines Kanals in jedem Halbzyklus zugeordnet, wie bei dem bereits zuvor erwähnten bekannten System. Bei dem letztgenannten bekannten System ist jedoch jeder Halbzyklus in eine Mehrzahl von Abschnitten unterteilt, und die Kanaldaten sind in Abhängigkeit von den ünterteilungsbitpositionen in Form der Phasenlagen oder -winkel kodiert. Bei der Datenübertragung wird einem Halbzyklus ein Startimpuls zugeordnet und die Information bezüglich der Kanalordnung oder -reihenfolge ist aufeinanderfolgend den jeweiligen Halbzyklen im Anschluß an den Startimpuls zugeordnet. Die Information hinsichtlich der Ordnung oder Reihenfolge ist ein serieller Bitcode, der über den Halbzyklus verteilt ist. Da jedoch die Kanalposition durch den Halbzyklus bestimmt ist, entsteht die Schwierigkeit, daß bei größerer Anzahl von Kanälen die Bezeichnung von Kanälen, die in der Reihenfolge später liegen, eine lange Ansprechzeit benötigt. Dadurch wird die Anzahl der einstellbaren Kanäle beschränkt. Ferner sind keine Gegenmaßnahmen vorgesehen, um Konfliksituationen zu vermeiden, die auftreten, wenn die übertragenen Daten sich aufgrund von Störsignalen ändern, die von der Dateninformation verschieden sind, welche in der Wechselstromschwingung vorkommt, oder wenn das durch Überlagerung auf den Wechselstrom aufmodulierte Hochfrequenz signal gedämpft wird.

Aufgabe der Erfindung ist die Schaffung einer Datenübertragungsanordnung zur Vermeidung von Konfliktsituationen unter einer Mehrzahl von Sendern und einer Mehrzahl von Empfängern, wobei die Daten bitseriell und synchron mit den Wechselstromzyklen übertragen werden. Dabei soll mit Sicherheit zwischen den übertragenen Daten und Störgeräusch unterschieden werden. Ferner sollen Antwortdaten aus dem Empfänger zurückgesandt werden, um einen Konimunikationszustand unter einer Mehrzahl von. Sendern und einer Mehrzahl von Empfängern zu gewährleisten. Die Datenübertragungsanordnung soll auch für Betrieb für Dreiphasenstrom geeignet sein.

130021/0782

Die 'der Erfindung zugrunde liegende Aufgabe wird durch die Merkmale der Ansprüche, insbesondere des Patentanspruchs 1, gelöst.

Durch die Erfindung wird eine Datenübertragungsanordnung zur Datenübertragung unter Verwendung der Stromleitung geschaffen, die geeignet ist zum Aussenden von Daten in bitserieller Form und synchron mit den Zyklen des Netzwechselstroms. Ein übertragenes Datenfeld umfaßt Kanalbezeichnungsdaten und Steuerdaten. Ein Feld umfaßt eine Mehrzahl von Zyklen des Wechselstroms. Jede Zyklusperiode des Wechselstroms ist in wenigstens zwei Phasenabschnitte unterteilt. Ein Phasenabschnitt bzw. der erste Phasenabschnitt wird als Besetztanzeige-Phasenabschnitt verwendet, der anzeigt, daß Daten gerade übertragen werden. Der andere bzw. zweite Phasenabschnitt wird als Datenanzeige-Phasenabschnitt verwendet. Eine Mehrzahl von Sendern und eine Mehrzahl von Empfängern sind an die Stromleitung angekoppelt. Jeder Sender kann ein Synchronisationssignal synchron mit den Wechselstromzyklen aus der Stromleitung erzeugen. Die Übertragungsdaten werden unter Ausnutzung des Synchronisationssignals als Bezugsgröße gebildet. Jeder Sender umfaßt eine Empfangskanal-Einstelleinrichtung zum Einstellen eines Empfängerkanals, der die übertragenen Daten empfangen soll,und eine Eingabeeinrichtung zum Eingeben eines Freigabesignals, das die Übertragungsdaten freigibt. Das Freigabesignal wird in einer Speichereinrichtung gespeichert. Die Erfindung ermöglicht es, daß selbst wenn ein Empfangskanal eingestellt ist und ein Freigabesignal eingegeben wird, die Übertragungsdaten nicht sofort erzeugt werden. Der Grund hierfür ist, daß eine Situation auftreten kann, bei der Daten von einem anderen Sender über die Stromleitung übertragen werden, so daß diowe besetzt ist, wenn die Übertragungsdaten erzeugt werden sollen. In solchen Fällen würde dann ein Konflikt auftreten. Um solche Konflikte zu vermeiden, ist daher jeder Sender mit einer Einrichtung zum Ermitteln eines Besetztsignals ausgestattet, das über die Stromleitung übertragen wird, wobei der Besetztanzeige-Phasenabschnitt verwendet wird, um den Besetztzustand der Stromleitung anzuzeigen. Gemäß der Erfindung werden die gewünschten Übertragungsdaten erzeugt und übertragen, wenn und sobald kein

130021/0782

Resetztsignal ermittelt wird, und das gespeicherte Ausgangssignal ist aus der Speichereinrichtung verfügbar. Ferner ist jeder Empfänger mit einer Kanaleinstelleinrichtung zum Einstellen von Kanalbezeichnungsdaten versehen, die im voraus zugeordnet werden. Die durch die Kanaleinstelleinrichtung eingestellten Daten und die Empfangskanaldaten, die aus einem Sender übertragen werden, werden miteinander verglichen. Bei Übereinstimmung werden Steuerdaten zur Steuerung einer Einrichtung geliefert, die seitens des Empfängers gesteuert wird. Erfindungsgemäß ist also jede Halbzyklusperiode in wenigstens zwei Phasenabschnitte unterteilt, und einer dieser Phasenabschnitte wird als Besetztanzeige-Phasenabschnitt verwendet; wenn festgestellt wird, daß kein Besetztsignal vorhanden ist, wird die Übertragung ausgelöst, wodurch jegliche Kommunikationskonflikte verhindert werden.

Gemäß einer bevorzugten Ausführungsform der Erfindung erfolgt die Ermittlung eines Besetztsignals durch den Empfänger über eine vorbestimmte Anzahl von Zyklusperioden hinweg. Der Nichtbesetztzustand der Stromleitung wird festgestellt, wenn und falls kein Besetztsignal während einer vorbestimmten Anzahl von Zyklusperioden ermittelt wird. Infolgedessen kann die Bestimmung, ob die Stromleitung besetzt ist oder nicht, mit Sicherheit erfolgen, so daß mit Sicherheit jeglicher Konflikt vermieden wird. Wenn die Bestimmung, ob die Stromleitung besetzt ist oder nicht, nur in einem Zyklus erfolgen würde, so könnte eine Fehlfunktion dadurch verursacht werden, daß kein Besetztzustand erkannt wird, wenn ein Besetztsignal in einem Zyklus aufgrund von Störsignalen o.dgl. verloren geht.

Bei einer weiteren bevorzugten Ausführungsform der Erfindung ist die Häufigkeit, mit der auf das Besetztsignal überprüft wird, d.h. die erwähnte vorbestimmte Anzahl von Zyklusperioden, so gewählt, daß sie für jeden aus der Mehrzahl von Sendern verschieden ist, in Abhängigkeit von einer vorbestimmten Vorrangfolge. Wenn also gleichzeitig zwei oder mehr Sender bestrebt sind, mit einer Übertragung zu beginnen, so erfolgt die Auslösung der Übertragung in

130021/0782

30A1134

der genannten Vorrangfolge, wodurch jegliche Konfliktsituationon vermieden werden.

Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung enthält ein Datenfeld ferner Antwortdaten, die ansprechend auf den Empfang der Übertragungsdaten geliefert werden. Hierzu kann der Empfänger dem Sender Antwortdaten senden, die bedeuten, daß die Steuerdaten der gesteuerten Einrichtung zugeführt werden. Der Sender spricht auf den Empfang des Antwortsignals an, um die übertragung der Übertragungsdaten zu beenden. Durch diese Antwortdaten wird also die Herstellung eines normalen Kommunikationszustands zwischen einem Sender und einem Empfänger gewährleistet. Vorzugsweise kann der Sender die Aussendung der Daten mit einer vorbestimmten Häufigkeit wiederholen, wenn keine Antwortdaten in dem Sender empfangen werden, obwohl der Sender Übertragungsdaten ausgesandt hat. Gemäß einem besonderen Merkmal ist die Wiederholungshäufigkeit der übertragung abhängig von der Wichtigkeit der jeweiligen gesteuerten Einrichtung, welche durch die übertragenen Daten gesteuert werden soll, eingestellt. Folglich werden die gesteuerten Einrichtungen mit einer Sicherheit gesteuert, die von ihrer Wichtigkeit abhängt.

Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung wird ein Dreiphasen-Wechselstrom als Netzwechselstrom verwendet. Die in jedem Sender und Empfänger enthaltene Synchronisationssignal-Generatorschaltung kann drei Phasensignale mit verschiedenen Phasen erzeugen, und zwar ansprechend auf eine Phase des Dreiphasen-Wechselstroms. Aus diesen drei Phasen wird eine ausgewählt und als Synchronisationssignal verwendet.

Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbexspielen anhand der Zeichnung. In der Zeichnung zeigen:

Fig. 1 ein Blockschaltbild der Auslegung der Übertragungsanordnung, die auf der Verwendung einer Stromleitung beruht;

130021/0782

Pig. 2 ein Schaltbild, das Einzelheiten eines Senders und eines Empfängers nach Fig. 1 zeigt;

E'ig. 3 eine Graphik, die Schwingungsformen verschiedener Signale zeigt, zur Erläuterung der grundlegenden Erfindungsgedanken ;

Fig. 4A ein Signalformat für eine Ausführungsform, bei der die Daten eines Feldes, das fünf Halbzyklen benötigt, übertragen werden sollen;

Fig. 4B ein bevorzugtes Signalformat, bei welchem ein Informationsfeld für eine einmalige übertragung die ÜbertragungsStartdaten im ersten Halbzyklus, die Kanaldaten in den folgenden vier Halbzyklen, die Steuerdaten in den weiteren anschließenden vier Halbzyklen und die Übertragungsendedaten im letzten Halbzyklus umfaßt;

Fig. 5Λ ein Blockschaltbild der Auslegung einer Logikschaltung 150 des in Fig. 2 gezeigten Senders;

Fig. 5B ein Blockschaltbild der Auslegung einer Logikschaltung 250 des in Fig. 2 gezeigten Senders;

Fig. 6A ein Flußdiagramm zur Erläuterung der Arbeitsweise des Senders;

Fig. 6B ein Flußdiagramm zur Erläuterung der Arbeitsweise des Empfängers;

Fig. 6C den Inhalt eines Arbeitsspeichers, der für den Betrieb entsprechend dem Flußdiagramm nach Fig. 6A erforderlich ist;

Fig. 6D ein Ausführungsbeispiel eines Unterprogramms, das in einem der in Fig. 6A gezeigten Schritte ausgeführt wird;

130021/0782

Fig. 6E den Inhalt des Arbeitsspeichers, der für den Botrieb nach dem in Fig. 6B gezeigten Flußdiagramm erforderlich ist;

Fig. 7 eine Grafik zur Erläuterung der grundlegenden Erfindungsgedanken bei der Ausführungsform entsprechend den Fl.ußdiagrammen nach Fig. 6A und 6B;

Fig. 8 ein Taktdiagramm zur Erläuterung, wie eine Konfliktsituation auftreten kann;

Fig. 9 ein Flußdiagramm einer weiteren Ausführungsform, die geeignet ist, einen Konfliktzustand zu beseitigen, der auf das durch ein Störsignal verursachte Fehlen des Datensignalteils zurückzuführen ist;

Fig. 10 ein Taktdiagramm zur Erläuterung der Arbeitsweise der Ausführungsform nach Fig. 9;

Fig. 11 ein Flußdiagramm einer weiteren Ausführungsform;

Fig. 12 ein Taktdiagramm, das die Ausführungsform nach Fig. 11 vereinfacht darstellt;

Fig. 13 ein Schaltbild eines Signalübertragungssystems, welche.'; geeignet ist, Fehlfunktionen zu verhindern, in denen ein Betätigungs-Eingabesignal je nach seiner Wichtigkeit abgewartet wird;

Fig. 14A ein Flußdiagramm zur Erläuterung der Arbeitsweise der Ausführungsform nach Fig. 13;

Fig. 14B ein Flußdiagramm eines Empfängers entsprechend dem Flußdiagramm des Senders nach Fig. 14A;

130021/0782

Fig. 14C eine andere Ausführung des Flußdiagramins nach Fig. 14A;

Fig. 15A ein Beispiel eines Flußdiagramms des Senders nach einer weiteren Ausführungsform;

Fig. 15B ein Flußdiagramm des Empfängers entsprechend dem Flußdiagramm des Senders nach Fig. 15A;

Fig. 16 eine Grafik, welche die Signalschwingungen eines Dreiphasen-Wechselstromes und ein Takt- oder Nulldurchgangssignal zeigt, das synchron mit jedem Halbzyklus jeder Phase erzeugt wird;

Fig. 17 ein Blockdiagramm einer Ausführungsform, durch welche die zuvor beschriebenen Ausführungsformen so abgewandtelt werden, daß sie für Dreiphasen-Netzwechselstrom geeignet sind;

Fig. 18 ein Blockdiagramm, das weitere Einzelheiten der Taktgeneratorschaltung und einer Verzögerungsschaltung zeigt, gemeinsam mit einem weiteren wesentlichen Teil der Ausführungsform nach Fig. 17;

Fig. 19 eine Grafik, die Schwingungsformen zur Erläuterung der Arbeitsweise der Ausführungsform nach Fig. 18 zeigt;

Fig. 20 ein Blockschaltbild einer weiteren Ausführungsform für die Anwendung bei Dreiphasen-Netzwechselstrom;

Fig. 21 eine Darstellung der Daten in einem vorbestimmten Format, welche als Synchronisationssignal in der Anordnung festgelegt sind, wobei das Synchronisationssignal des Formats "010" verwendet wird;

Fig. 22A ein Blockschaltbild des in Hardware ausgeführten Senders, mit dem die zuvor beschriebenen Flußdiagramme verwirklicht werden;

130021/078

Fig. 22Β ein Schaltbild einer Schaltungsanordnung, mit der ein Betrieb entsprechend dem beschriebenen Flußdiagramm des Empfängers verwirklicht wird;

Fig. 23 Signale zur Erläuterung der Arbeitsweise des Senders nach Fig. 22A und Empfängers nach Fig. 22B;

Fig. 24 ein Schaltbild einer anderen Ausführungsform des Empfängers;

Fig. 25 eine Grafik, die Signalformen zur Erläuterung der Arbeitsweise der Ausführungsform nach Fig. 24 zeigt;

Fig. 26 ein Schaltbild einer anderen Ausführungsform der in Fig. 24 gezeigten Anordnung; und

Fig. 27 eine Grafik, die Schwingungsformen zur Erläuterung der Arbeitsweise der in Fig. 26 gezeigten Schaltungsanordnung zeigt.

Fig. 1 zeigt in Form eines Blockdiagramms die Auslegung der Signalübertragungsanordnung zur Signalübertragung unter Verwendung einer Stromleitung. Eine Mehrzahl von Sendern 100-1, 100-2, ... 100-M sowie 100-N und eine Mehrzahl von Empfängern 200-1, 200-2, ... 200-M sowie 200-N sind an eine Stromleitung 400 angekoppelt, die an eine Wechselstromversorgung 300 angeschlossen ist, bei der es sich um eine übliche Stromquelle handeln kann. Vorzugsweise sind Sender und Empfänger jeweils gepaart, wie im einzelnen später erläutert wird, je nach Art der Auswahl der Empfangskanäle durch einen Sender ist es jedoch nicht erforderlich, daß aus einer Mehrzahl von Sendern jeder mit einem Empfänger gepaart ist. Das von den Sendern 100 übertragene Signal wird über die Stromleitung 400 zu den entsprechenden Empfängern übertragen. Einzelheiten des Datensignals werden im einzelnen später unter Bezugnahme auf die Fig. 2 und weitere Figuren erläutert. Jeder Sender und jeder Empfänger sind z.B. in üblicher Form als

130021/0782

kompakte Steckeinheiten ausgebildet. Alle Sender und Empfänger werden also mit der Stromleitung der herkömmlichen Stromquelle verbunden, indem der Steckverbinder in einen üblichen Stromausgang eingesteckt wird. Was den Empfänger anbetrifft, so kann e i.ne gesteuerte Einrichtung vorgesehen sein, z.B. ein Stromschalter, um über diesen selektiv elektrischen Strom aus dem üblichen Ne ;zstromausgang einem elektrischen Verbraucher zuzuführen, der an den Steckverbinder angeschlossen ist.

Fig. 2 ist ein Schaltbild, das einen der in Fig. 1 gezeigten Sender 100 und Empfänger 200 darstellt. Der Sender 100 enthält eine Taktgeneratorschaltung 110, die mit der NetzVersorgung 300 übor die Stromleitung 400 verbunden ist'. Die TaktgeneratorschaL-tung 110 erzeugt das Taktsignal synchron mit jedem Halbzyklus des Wechselstroms aus der Netzversorgung 300. Zu diesem Zweck wird der Netzwechselstrom über einen Vollweggleichrichter 111 gleichgerichtet, der in der Taktgeneratorschaltung 110 enthalten ist. Das gleichgerichtete Ausgangssignal wird durch ein Spannungsteiler-Widerstandsnetzwerk heruntergeteilt, und diese heruntergeteilte Spannung wird an die Basiselektrode eines Transistors 112 angelegt. Der Emitter dieses Transistors 112 ist mit Masse verbunden, während sein Kollektor über einen Widerstand 113 mit dem Pluspol +V verbunden ist. Die Verbindung zwischen Kollaktorelektrode des Transistors 112 und dem Widerstand 113 ist mit einer später zu erläuternden Logikschaltung 150 verbunden. Im Ergebnis liefert der erläuterte Transistor 112 der Logikschaltung 150 ein Taktsignal, das mit jedem Halbzyklus des Wechselstroms aus der Netzquelle synchron ist, und zwar mit einer Phasenlage, bei welcher das erläuterte Ausgangssignal des Vollweggleichrichters den Pegel Null hat.

Der Sender 100 enthält eine Kopplungsschaltung 120, die einen Koppeltransformator 121 zum Ankoppeln der Stromleitung 400 an einen Ubertragungsschaltungsteil und einen Empfangsschaltungsteil, die später erläutert werden, enthält, um ein Signal zu senden und/oder empfangen. Insbesondere erfaßt der Koppeltrans-

130021/0782

formator 121 ein hochfrequentes Signal, das der Stromleitung überlagert ist, um dieses Signal zu entnehmen. Das entnommene Hochfrequenzsignal wird über einen Verstärker 130 an die Logikschaltung 150 angelegt. Der Verstärker 130 umfaßt einen Verstärkertransistor 133, dessen Basis so geschaltet ist, daß sie über einen Kondensator 131 und einen Widerstand 132 ein Hochfrequenzsignal empfängt, das von der Kopplungsschaltung 120 empfangen wird. Der Emitter des Transistors 133 ist mit Masse verbunden, während sein Kollektor über einen Widerstand 134 mit dem Pluspol +V verbunden ist. Ferner wird ein Signal, z.B. Steuerdaten o.dql., aus der Logikschaltung 150 an eine Oszillatorschaltung 140 angelegt, und zwar in einer später erläuterten Weise. Die Oszillatorschaltung 140 umfaßt eine Reihenschaltung aus einer AND-Schaltung 141 und einem Inverter 142 sowie einen in wohlbekannter Weise geschalteten Kondensator 145 und spricht an auf hohe Pegel der übertragenen Daten, die aus der Logikschaltung 150 erhalten werden, um einen Schwingvorgang auszuführen. Die Ausgangsschwingung der Oszillatorschaltung 140 wird an die Basis eines Transistors 122 angelegt, der in der erwähnten Kopplungsschaltunq

120 enthalten ist. Der Emitter des Transistors 122 ist mit Masse verbunden, und sein Kollektor ist mit dem Koppeltransformater

121 verbunden. Im Ergebnis wird die Ausgangsschwingung der Oszillatorschaltung 140 über die Koppelschaltung 120 entnommen, d.h. über den Transistor 122 und über den Koppeltransformator 121, und wird an die Stromleitung 400 angelegt.

Einzelheiten der Logikschaltung 150 werden später erläutert. Hier sei kurz vermerkt, daß sie den Inhalt der Daten des Empfangssignals ausliest, das über die erwähnte Kopplungsschaltung 120 und die Verstärkerschaltung 130 empfangen wird, und ferner den Inhalt ausliest, der in einen später beschriebenen Kanaleinstellteil 160 eingegeben ist, und speichert die Einschaltung eines Drucktasterschalters 170, wodurch ein Steuerdatensignal zur Steuerung der Oszillatorschaltung 140 erzeugt wird. In der Praxis wird der Betrieb der Logikschaltung 150 entsprechend einem Programm eines Mikrocomputers gesteuert. Der erwähnte Kanaleinsteil-

130021/0782

toil 160 enthält vier Betätigungsschalter 161, 162, 163 und und vier Ableitwiderstände, so daß die Empfangskanäle, in denen das Übertragungssignal empfangen werden soll, eingestellt werden können, d.h. die Adresse eines Empfängers kann angegeben werden. Zu diesem Zweck sind die jeweiligen Schalter entspre-

0 12 3
chend den Signalen 2,2,2 und 2 gewichtet. Insbesondere wird eine 4-Bit-Anordnung von Schaltern verwendet, um die Bezeichnung von sechzehn verschiedenen Adressen zu ermöglichen. Die Drucktasterschalter 170 umfassen einen EIN-Drucktasterschalter 171 und einen AUS-Drucktasterschalter 172. Das Niederdrücken dieser Drucktasterschalter wird in einem Speicher registriert, der in der Logikschaltung 150 enthalten ist. Der Empfänger hat im wesentlichen dieselbe Schaltungsauslegung wie der Sender 100, mit Ausnahme der Oszillatorschaltung 140 und des Drucktasterschalters 170 des Senders 100. Als weiteres Merkmal ist jedoch der Empfänger 200 mit einer Schaltung 270 versehen, die ansprechend auf ein Steuersignal gesteuert wird, welches aus einer Logikschaltung 250 erhalten wird, die in Übereinstimmung mit dem Programm eines Mikrocomputers gesteuert wird. Die gesteuerte Schaltung 2 70 kann eine gesteuerte Einrichtung umfassen, z.B. ein Relais 271 und einen Transistor 272. Das Steuersignal aus der Logikschaltung 250 wird an die Basis des Transistors 272 angelegt.

Fig. 3 zeigt in Form einer Grafik die Schwingungsformen der verschiedenen Signale zur Erläuterung der grundsätzlichen Erfindungsgedanken. In Fig. 3 zeigt die Kurve (1) einen Wechselstrom aus der herkömmlichen Netzversorgung 300; die Kurve (2) zeigt eine Hochfrequenz-Trägerschwingung, die von der Oszillatorschaltung 140 erzeugt wird; die Kurve (3) zeigt ein Beispiel eines Steuerdatensignals, das aus der Logikschaltung 150 der Oszillatorschaltung 140 zugeführt wird; die Kurve (4) schließlich zeigt eineHochfrequenz-Trägerschwingung, die durch das erwähnte Steuerdatensignal moduliert ist. Die Hochfrequenz-Trägerschwingung wird aus der Oszillatorschaltung 140 über die Kopplungsschaltung

130021/0782

120 an die Stromleitung 400 angelegt. Der Grundgedanke der Erfindung beruht darin, daß jede Halbzyklusperiode to des Wechselstroms aus der Stromquelle in wenigstens zwei Phasenabschnitte unterteilt wird, vorzugsweise in vier Phasenabschnitte, z.B. in die Phasenabschnitte ti bis t4, so daß der erste Phasenabschnitt ti als Abschnitt verwendet wird, in welchem kein Hochfrequenzträger vorhanden ist, und- der zweite Abschnitt t2 die Bedeutung eines Datenübertragung-Anzeigeabschnittes hat, um anzuzeigen, daß Maschinensteuerdaten überführt werden, daß also die Stromleitung gebraucht wird bzw. besetzt ist. Der vierte Abschnitt t4 wird als Steuerdatenabschnitt verwendet, in welchem die durch die Maschinensteuerdaten modulierte Hochfrequenz-Trägerschwingung übertragen wird. Bei der gezeigten Ausführungsform wird ferner der dritte Abschnitt t3 als Steuerabschnitt verwendet, in welchem ein Übertragungs-Startsignal und ein übertragungs-Endsignal der Maschinensteuerdaten übertragen werden. Gemäß einer Ausführungsform der modulierten Hochfrequenz-Trägei— schwingung, die in Fig. 3 als Kurve (4) gezeigt ist, ist die Hochfrequenz-Trägerschwingung in dem zweiten Abschnitt t2 des ersten Halbzyklus vorhanden, und keine Hochfrequenz-Trägerschwingung ist in den übrigen Abschnitten des ersten Halbzyklus vorhanden, was bedeutet, daß Logikinformation in dem Halbzyklus logisch Null ist. Während des darauffolgenden Halbzyklus ist die Hochfrequenz-Trägerschwingung in dem zweiten und in dem vierten Abschnitt vorhanden, was bedeutet, daß die Logikinformation in diesem Halbzyklus logisch 1 ist. Insbesondere wird die Information "logisch 0" oder "logisch 1" in jedem Ilalbzyklus in Abhängigkeit davon bestimmt, ob die Hochfrequenz-Trägerschwingung in dem vierten Abschnitt vorhanden ist. Andererseits bedeutet das Vorhandensein der Hochfrequenz-Trägerschwingung in dem zweiten Abschnitt t2, daß Steuerdaten gerade übertragen werden. Insbesondere wird die Information eines Bits jedem Ilalbzyklus des Wechselstromes zugeordnet, und die Information eines Bits ist aus vier Unterbits zum Zwecke der übertragung gebildet. Gemäß der dargestellten Ausführungsforni ist jeder Ilalbzyklus in vier Phasenabschnitte unterteilt. Grundsätzlich ist

130021/0782

jedoch jeder Ilalbzyklus in wenigstens zwei Phasenabschnitte unterteilt, wovon einer als Besetzt-Anzeigeabschnitt und der andere als Logikzustand-Anzeigeabschnitt zur Darstellung von logisch O oder logisch 1 verwendet wird.

Fig. 4A zeigt ein Ausführungsbeispiel eines Signalsformats für den Fall, daß die Daten eines Feldes übertragen werden, die fünf Halbzyklen benötigen. In dem ersten Halbzyklus ist die Hochfrequenz-Trägerschwingung im zweiten und dritten Abschnitt vorhanden, wodurch Übertragungsstartdaten dargestellt werden. Im zweiten, dritten bzw. vierten Halbzyklus werden jeweils die Steuerdaten "0", "1" bzw. "O" dargestellt. In dem'fünften Halbzyklus ist die Hochfrequenz-Trägerschwingung im zweiten und vierten Abschnitt vorhanden, wodurch die Übertragungsenddaten bzw. Daten für das Ende einer Übertragung dargestellt werden. Vorzugsweise enthält in der in Fig. 4B gezeigten Weise ein Informationsfeld für eine einmalige Übertragung die Übertragungsstartdaten ST in dem ersten Halbzyklus, die Kanaldaten CH der folgenden vier Halbzyklen, die Steuerdaten CTL in den weiteren anschließenden vier Halbzyklen und die Übertragungsenddaten im letzten Halbzyklus. Insbesondere werden die Kanaldaten und die Steuerdaten jeweils durch einen seriellen Bitcode aus jeweils vier Bit dargestellt, die jeweils durch einen Halbzyklus dargestellt wc?rden. Es wird erneut auf Fig. 3 Bezug genommen. Bei der gezeigten Ausführungsform wird die Vereinbarung getroffen, daß in dem ersten Phasenabschnitt ti in jeglichen Fällen keine Hochfrequenz-Trägerschwingung vorhanden ist; wenn also während des ersten Abschnittes ti irgendein Signal erfaßt wird, so kann es als Störungssignal erkannt werden. Der erste Abschnitt ti wird also zur Störungsdetektion verwendet.

Fig. 5A zeigt als Blockschaltbild die Auslegung der Logikschaltung 150 des in Fig. 2 gezeigten Senders. Im wesentlichen enthält die Logikschaltung 150 eine als CPU bezeichnete Zentralprozessoreinheit 153, einen als ROM bezeichneten Festwertspeicher 154 und einen als RAM bezeichneten Arbeitsspeicher 155. Die von

130021/0782

/La ~

außen empfangenen Eingangssignale und die nach außen abgegebenen Ausgangssignale werden über eine Ein/Ausgabe-Schnittstelle 152 und eine Sammelleitung übertragen, um in Kommunikation mit dor Zentralprozessoreinheit 153, dem Festwertspeicher 154 und dem Arbeitsspeicher 155 zu treten. Der Festwertspeicher 154 wird zur Speicherung eines später erläuterten Programms verwendet. Der Arbeitsspeicher 155 wird zum Speichern von Daten, wie sie übertragen werden, verwendet. Die Zentralprozessoreinheit 153 nimmt eine Verarbeitung entsprechend dem Programm vor, das in dem Festwertspeicher 154 gespeichert ist. Es wird nun unter Bezugnahme auf Fig. 5A eine Übersicht über die Arbeitsweise gegeben. Das über die Kopplungsschaltung 120 und den Verstärker 130 envpfangene Eingangssignal wird an einen Zähler 151 angelegt, der in der Logikschaltung 150 enthalten ist. Der Zähler 151 zählt die Frequenz des Hochfrequenzsignals, das innerhalb der vorbestimmten Periode empfangen wird. Unter der Annahme, daß die Hochfrcquenz-Trägerschwingung z.B. die Frequenz 120 kHz aufweist und die Zählperiode die Dauer von 1 Millisekunde hat, wird die Zählrate im Zähler 151 beim Empfang der Hochfrequenz-Trägerschwingung den Wert 120 aufweisen. Um das Signal von Störsignalen zu unterscheiden, wird der Empfang eines Signals in der Zentralprozessor-·- einheit 153 festgestellt, wenn die Zählrate den Wert 100 überschreitet. Das empfangene Eingangssignal enthält ein Besetztsignal und ein Kanaldatensignal, wie zuvor beschrieben wurde. Die Feststellung, ob das empfangene Eingangssignal ein Besetztsignal, ein Kanaldatensignal o.dgl. ist, erfolgt durch die Zentralprozessoreinheit 153 in Übereinstimmung mit dem im Festwertspeicher 154 gespeicherten Programm. Der Zähler 151 liefert die Zähldaten an die Zentralprozessoreinheit 153 über die Ein/Ausgabe-Schnittstelle 152 und die Sammelleitung. Ansprechend darauf wird ein Zählerrücksetzsignal aus der Zentralprozessoreinheit 153 über die Sammelleitung und die Ein/Ausgabe-Schnittstelle 152 an den Zähler 151 angelegt. Im Ergebnis wird der Zähler 151 in einen Zustand zurückversetzt, in dem er zum Zählen der nächsten empfangenen Eingangssignale bereit ist. Ferner werden die Kanaleinstelldaten, die durch den Kanaleinstellschalter 160 eingestellt sind,

130021/0782

in dem Arbeitsspeicher 155 gespeichert, in den sie über die Ein/Ausgabe-Schnittstelle 152 gelangen. In gleicher Weise werden an die Zentralprozessoreinheit 153 über die Ein/Ausgabe-Schnittstelle 152 und die Sammelleitung das EIN-Taster-Eingangssignal oder AUS-Taster-Eingangssignal eingegeben. Wenn kein Besetztsignal ermittelt wird, spricht die Zentralprozessoreinheit 153 auf die Kanaleinstelldaten und die Tasten-Eingangssignale an, um ein Datenübertragungssignal zu der Oszillatorschaltung 140 (siehe Fig. 2) zu senden, und zwar über die Sammelleitung und die Ein/Ausgabe-Schnittstelle 152. Wenn und falls ein Antwortsignal empfangen wird, welches bestätigt, daß das von dem Sender übertragene Datensignal von dem Empfänger empfangen wird, spricht die Zentralprozessoreinheit 153 auf dieses Antwortsignal an, um ein Bestätigungsausgangssignal über die Sammelleitung und die Ein/Ausgabe-Schnittstelle 152 abzugeben. Eine Bestätigungs-Anzeigelampo 165 kann vorgesehen sein, die auf das Bestätigungsausgangssignal anspricht und so eine Anzeige ermöglicht.

Fig. 5B zeigt als Blockschaltbild die Auslegung der Logikschaltung 250 in dem in Fig. 2 gezeigten Empfänger 200. Der grundlegende Aufbau der in Fig. 5B gezeigten Logikschaltung 250 ist im wesentlichen derselbe wie derjenige der Logikschaltung 150 in Fig. 5A. Daher kann eine detaillierte Beschreibung der Schaltungsauslegung entfallen. Einzelheiten der von den Logikschaltungen nach den Fig. 5A und 5B ausgeführten Funktionen werden anschliessend unter Bezugnahme auf die Flußdiagramme der Fig. 6Ά und 6B erläutert.

Fig. 6A ist ein Flußdiagramm zur Erläuterung der Arbeitsweise des Senders. Um das Verständnis des Flußdiagramms von Fig. 6A zu erleichtern, wird zunächst unter Bezugnahme auf Fig. 6C der Inhalt des Arbeitsspeichers erläutert, der für die Arbeitsweise nach dem in Fig. 6A gezeigten Flußdiagramm erforderlich ist. Der Arbeitsspeicher bzw. RAM enthält einen Speicherbereich für die Kanaldaten, die vier Bits aufweisen, und einen Speicherbe-

130021/0782

reich für die Steuerdaten, die ebenfalls vier Bits aufweisen. Ein 4-Bit-Speicherbereich ist als Übertragungs-Hinweisadressonbit (BP) vorgesehen, um die Bitposition der Kanaldaten und der Steuerdaten anzugeben. Dies ist erforderlich, weil die Anzahl von Bits für die zu übertragenden Daten insgesamt neun beträgt, einschließlich der Startdaten, während vier Bits erforderlich sind, um die Bitpositionen in Form eines Binärwertes anzugeben. Der Arbeitsspeicher enthält ferner Empfangs-Pufferbereiche mit vier Bits RB1, RB2, RB3 und RB4. Die Empfangspuffer speichern jeweils die empfangene Information für jedes Unterbit vorübergehend, entsprechend den zuvor erläuterten Phasenabschnitten. Der Arbeitsspeicher enthält ferner einen Speicherbereich zum Speichern von Tasten-Eingabegrößen des EIN-Schalters, die zur Ausführung des Flußdiagrammes erforderlich sind, d.h. ein EIN-Taster-Kennzeichen, einen Speicherbereich zum Speichern der Tasten-Eingabegrößen des AUS-Schalters, d.h. ein AUS-Taster-Kennzeichen, und einen Speicherbereich zum Speichern einer gerade ablaufenden übertragung, d.h. ein Übertragungsvorgang-Kennzeichen. Unter der Annahme, daß der Arbeitsspeicher diese verschiedenen Speicherbereiche aufweist, folgt nun die Erläuterung des Flußdiagramms nach Fig. 6A.

1. Wenn keine Tastatureingabe erfolgt, d.h. wenn keine Übertragung geschieht, ist die Arbeitsweise folgendermaßen:

Schritt S1 ist der Startschritt, und im Schritt S2 erfolgt die anfängliche Einstellung des Speichers. Insbesondere erfolgt in den Schritten S1 und S2 die innere Einstellung beim Einschalten der Stromversorgung. Im Schritt S3 wird der Nulldurchgang der Wechselstrom-Eingangsgröße erfaßt. Das anschließende Unterprogramm wird synchron mit dem Nulldurchgang-Eingangssignal bzw. Taktsignal ausgeführt. Die Feststellung des Nulldurchgangs erfolgt in der Zentralprozessoreinheit 153 aufgrund des Eingangssignals aus der Taktgeneratorschaltung 110, die in Fig. 2 gezeigt ist. Im nächsten Schritt S4 wird das Übertragungs-Ausgangssignal auf niedrigen Pegel gelegt. Der Grund hierfür besteht darin, daß gemäß der Vereinbarung die Hochfrequenz-Trägerschwingung an der ersten Unterbit-

130021/0782

Position ti, d.h. im ersten Phasenabschnitt (siehe Fig. 3 und 4A) nicht vorhanden sein soll. Im nächsten Schritt S5 wird dann bestimmt, ob das EIN-Taster-Kennzeichen den Wert logisch 1 hat, d.h. ob der EIN-Tasterschalter betätigt wurde. Wenn keine Tasteneingabe erfolgte, geht das Programm zum Schritt S6 weiter, wo bestimmt wird, ob das AUS-Taster-Kennzeichen den Wert logisch 1 hat, d.h. ob die AUS-Taste betätigt wurde. Da auch die AUS-Taste nicht betätigt wurde, geht das Programm zum Schritt S7 weiter. Im Schritt S7 wird bestimmt, ob eine Änderung im Anstieg des Eingangssignals der EIN-Taste erfolgte. Da die EIN-Taste nicht betätigt wurde, ist ein solcher Spannungsanstieg nicht erfolgt, und daher geht das Programm zum Schritt S8 über, wo bestimmt wird, ob eine Änderung im Anstieg des Eingangssignals der AUS-Taste erfolgte. Da auch die AUS-Taste nicht betätigt wurde, geht das Programm zum Schritt S3 zurück. Dieselben Schritte S3, S4, S5, S6, S7 und S8 werden dann wiederholt. Diese Programmschleife dauert an, solange keine Tasteneingabe erfolgt.

2. Wenn der EIN- oder AUS-Tasterschalter niedergedrückt wurde und die Stromleitung nicht bereits zur übertragung benötigt wird, ist die Arbeitsweise folgende:

Das Programm läuft zunächst in derselben Weise wie anhand der Schritte S1 bis S7 vorstehend beschrieben ab. Wenn und falls die EIN-Taste betätigt wird, und da infolgedessen ein Anstieg des Tasten-Eingabesignals auftritt, geht das Programm vom Schritt S7 zum Schritt S9 über. Im.Schritt S9 wird das EIN-Tasten-Kennzeichen auf logisch 1 gesetzt. Wenn und falls die AüS-Taste betätigt wird, geht das Programm vom Schritt S7 zum Schritt S8 über und gelangt weiter zum Schritt S1O. Im Schritt S1O wird das AUS-Tasten-Kennzeichen auf logisch 1 gesetzt. Folglich wird die Eingabe mittels eines Tastenschalters registriert. Danach geht das Programm vom Schritt S9 bzw. S1O über die Schritte S3 und S4 zum Schritt S5 oder Schritt S6 weiter. Im Schritt S5 oder S6 wird jeweils bestimmt, ob das Tasten-Kennzeichen auf logisch 1 gesetzt wurde. Da im Schritt S9 oder S1O das Tasten-Kennzeichen gesetzt wurde, geht das Programm

130021/0782

vom Schritt S5 oder S6 zum Schritt S11 über. Im Schritt S11 wird festgestellt, ob das Übertragungsablauf-Kennzeichen auf logisch 1 gesetzt wurde. Wenn keine Übertragung in diesem Stadium begonnen hat, geht das Programm zum Schritt S12 über. Im Schritt S12 kann eine Zeitspanne verstreichen, bis der erste Unterbit-Abschnitt, d.h. die Periode ti, erreicht ist. Danach geht das Programm zum Schritt S13 über. Der Schritt S13 ist ein Unterprogramm zum Auslesen der empfangenen Daten. Dieses Unterprogramm zum Auslesen der empfangenen Daten ist im wesentlichen dazu geeignet, die Frequenz der empfangen Hochfrequenz-Trägerschwingung während einer Zeitspanne zu zählen, die einer stabil festgelegten Zeitspanne in der Nähe der Mitte der Unterbit-Zeitspanne entspricht, um dadurch beim Überschreiten einer vorbestimmten Zählrate zu erkennen, daß ein Empfangssignal vorhanden ist, bzw. festzustellen, daß kein Empfangssignal vorhanden ist, wenn die Zählrate kleiner als die vorbestimmte Zahl ist. Ein Beispiel des Unterprogramms im Schiritt S13 ist in Fig. 6D dargestellt. Da in einem solchen Fall keine Ilochfrequenz-Trägerschwingung in der Stromleitung vorhanden ist, erscheint kein Besetztsignal in der zweiten Unterbit-Position, d.h. in dem zweiten Phasenabschnitt. Folglich geht das Programm vom Schritt S14 zum Schritt S15 weiter. Insbesondere wird in den Schritten S12, S13 und S14 festgestellt, ob ein Besetztsignal empfangen wird, d.h. ob die Stromleitung gerade benutzt wird. Im Schritt S15 wird das Übertragungsvorgang-Kennzeichen auf logisch gesetzt. Im nächsten Schritt S16 wird der Inhalt der Übertragungsbit-Hinweisadresse BP zunächst auf logisch O gesetzt, um für die übertragung bereit zu sein. Wenn die Übertragungsbit-Hinweisadresse BP auf logisch O gesetzt wird, so bedeutet dies, daß das Programm sich in einem Zustand befindet, der vorhanden ist, bevor die Datenspeicherbereiche bezeichnet werden. Im nächsten Schritt S17 wird festgestellt, ob das EIN-Taster-Kennzeichen auf logisch gesetzt wurde. Solange im Schritt S9 bzw. S1O entweder die EIN-Taste oder die AUS-Taste auf logisch 1 gesetzt wurde, wird im Schritt S17 festgestellt, welche von ihnen niedergedrückt wurde, nämlich der EIN-Schalter oder der AUS-Schalter, indem lediglich der Zustand des Kennzeichens des EIN-Tasters überprüft wird. Wenn

130021/0702

und falls der EIN-Schalter betätigt wurde, geht das Programm zum Schritt S18 weiter, während bei Betätigung d"es AUS-Schalters das Programm zum Schritt S19 weitergeht. Wenn der EIN-Schalter betätigt wurde, werden im Schritt S18 die Steuerdaten auf "OOO1" gesetzt, und diese Daten werden dann in die Steuerdatenbereiche eingeladen. Wenn und falls der AUS-Schalter betätigt wurde, so werden im Schritt S19 die Steuerdaten auf "0000" gesetzt, und diese werden dann in die Steuerdatenbereiche eingeladen. Im nach- sten Schritt S20 werden die durch den Kanaleinstellschalter 160 eingegebenen Kanaldaten in die Kanaldatenspeicherbereiche des Arbeitsspeichers eingeladen. Im Ergebnis wird ein Zustand hergestellt, der für die Übertragung bereit ist.

Wie in Fig. 4A als Kurve (2) gezeigt ist, werden dann im nächsten Ilalbzyklus, der vier ünterbits, d.h. vier Phasenabschnitte, enthält, die Ubertragungsstartdaten bzw. der Startimpuls übertragen. Wie aus Kurve (2) in Fig. 4A ersichtlich ist, haben die ubertragungsstartdaten hohen Ausgangspegel am zweiten Unterbit t2 (zweiter Phasenabschnitt) und am dritten Unterbit t3 (dritter Phasenabschnitt. Das Flußdiagramm wird nun unter diesen Annahmen bei schrieben. Nachdem der oben erläuterte Schritt S20 abgeschlossen ist, kehrt das Programm zum Schritt S3 zurück. Im Ergebnis beginnt das Programm im folgenden Zyklus. Im Schritt S4 wird das Übertragungsausgangssignal auf niedrigen Pegel gesetzt. Wie bereits erläutert wurde, bedeutet dies, daß das erste Unterbit auf niedrigen Pegel gesetzt wird. Dann wird im Schritt S5 festgestellt, ob das EIN-Taster-Kennzeichen auf logisch 1 gesetzt wurde. Da das Kennzeichen auf logisch 1 gesetzt wurde, geht das Programm zum Schritt S11 über. Da das Übertragungsvorgang-Kennzeichen 1 in dem zuvor erläuterten Schritt S15 auf logisch 1 gesetzt wurde, geht das Programm vom Schritt S11 zum Schritt S21 über. Da der Schritt S21 ein Unterprogramm zum Auslesen eines Empfangssignals ist, wird in diesem Unterprogramm ein Empfangssignal erkannt,! wenn dieses vorhanden ist. Wenn und falls das Empfangssignal in diesem Stadium verfügbar ist, muß es sich um ein Störgeräusch handeln. Wenn ein Fall angenommen wird, bei dem kein Störgeräusch

130021/0782

vorhanden ist, so geht das Programm vom Schritt S22 zum Schritt S23 über. Im Schritt S23 kann eine Zeitspanne bis zum Ende des ersten Bits ti verstreichen, woraufhin im Schritt S24 das Übertragungsausgangssignal auf hohen Pegel gesetzt wird. Insbesondere bedeutet die Tatsache, daß das ÜbertragungsausgangssignaJ. auf hohen Pegel gesetzt wurde, nachdem die Zeitspanne ti abgelaufen ist, daß das ausgegebene zweite ünterbit auf hohen Pegel gebracht wird. Der Grund hierfür besteht darin, daß das zweite ünterbit eine Zeitspanne bedeutet, die einem Besetztsignal zugeordnet ist, und da gerade eine übertragung abläuft, ist es erforderlich, das Unterbit für die zweite Zeitspanne bzw. Periode auf hohen Pegel zu setzen. Danach erfolgt im Schritt S25 erneut die Erkennung dos Empfangssignals. Da das Übertragungsausgangssignal im unmittelbar vorausgehenden Schritt S24 entnommen wurde, wird zu diesem Zeitpunkt das diesem angehörende eigene Besetztsignal empfangen. Im Schritt S26 wird das Empfangsergebnis im zweiten Bereich RB2 der Empfangspuffer entsprechend der Position des zweiten Unterbits gespeichert. Danach kann im Schritt S22 eine Zeitspanne verstreichen, bis das Ende der zweiten Unterbit-Periode t2 erreicht ii;t, woraufhin das Programm zum Schritt S28 weitergeht. Im Schritt S28 wird bestimmt, ob die Bit-Hinweisadresse BP auf logisch O ist. Da diese im vorhergehenden Schritt S16 auf logisch O gesetzt wurde, ist der nächste Schritt der Schritt S29. Im Schritt S29 wird das Übertragungsausgangssignal für die dritte Unterbit-Periode t3 auf hohen Pegel gebracht. Ansprechend auf das Übertragungssignal wird die Trägerschwingung erzeugt. Die Trägerschwingung wird im Schritt S3O ausgelesen, und im Schritt S31 wird das Ergebnis dieses Vorgangs in dem dritten Speicherbereich RB3 der Empfangspuffer entsprechend dem dritten Unterbit t3 gespeichert. Danach kann im Schritt S32 eine Zeitspanne verstreichen, bis das Ende der dritten Unterbit-Zeitspanne t3 erreicht ist, woraufhin im Schritt: S33 das Übertragungsausgangssignal entsprechend dem vierten Unterbit auf hohen Pegel gebracht wird. Das Ergebnis dieses Vorgangs wird in dem vierten Speicherbereich RB4 der Empfangspuffer über die Schritte S34 und S35 gespeichert. Die Speicherbereiche RB1 bis RB4 der Empfangspuffer speichern somit die Daten "0110". Im Schritt S36

130021/0782

wird festgestellt, ob die Daten des Empfangspuffers RB die
Daten "0110" sind, die den Übertragungsbeginn darstellen. Da
natürlich auch JA erkannt wird, geht das Programm zu Schritt
S37 weiter. Im Schritt S37 wird zu der Übertragungsbit-Hinweisadresse BP eine Eins hinzuaddiert. Dann geht das Programm zum Schritt S3 zurück. Folglich werden die übertragungsstartdaten während der Halbzyklusperiode des Wechselstroms übertragen.

Danach beginnt der folgende Zyklus, so daß die Kanaldaten
übertragen werden, und zwar auf der Grundlage der in den Kanaldaten-Speicherbereichen des Arbeitsspeichers gespeicherten
Kanaldaten, wobei diese übertragung insgesamt während der folgenden vier Halbzyklen erfolgt. Zunächst wird beschrieben, wie die Daten des ersten Bits der Kanaldaten übertragen werden. Im Schritt S3 wird der Beginn der nächsten Zyklen bestätigt, und im Schritt S4 wird das erste Unterbit so eingestellt, daß das Ubertragungsausgangssignal niedrigen Pegel annimmt, wie zuvor beschrieben. Danach geht das Programm vom Schritt S5 oder S6
durch Schritt S11 zum Schritt 521 über. In den Schritten S22
bis S26 werden die Daten des zweiten ünterbits übertragen. Im Schritt S27 kann eine Zeit verstreichen, bis das dritte Unterbit beginnt, und im Schritt S28 wird festgestellt, ob die übertragungsbit-Hinweisadresse BP logisch null ist. Da im vorausgehenden Schritt S37 zu der Übertragungsbit-Hinweisadresse BP eine Eins hinzuaddiert wurde, ist zu diesem Zeitpunkt diese
Hinweisadresse BP nicht gleich null, und folglich geht das
Programm zum Schritt S38 weiter. Im Schritt S38 wird festgestellt, ob die in dem durch die Hinweisadresse BP bezeichneten Speicherbereich gespeicherten Daten eins oder null sind. Da die Datenbit-Hinweisadresse BP zu diesem Zeitpunkt eins ist, wird bestimmt, ob die in dem ersten Kanaldaten-Speicherbereich gespeicherten Daten logisch eins oder null sind. Wenn diese Daten logisch null sind, so geht das Programm zum Schritt S39

130021/0782

weiter, während bei einer logischen Eins das Programm zum Schritt S4O weitergeht. Im Schritt S39 wird das Übertragungs-Ausgangssignal auf niedrigen Pegel gesetzt, und im Schritt S4O wird das Übertragungsausgangssignal auf hohen Pegel gesetzt. Danach geht das Programm durch ein Unterprogramm S41, um die empfangenen Daten auszulesen, und im Schritt S42 werden die nun empfangenen Daten im dritten Bereich RB3 der Empfangspuffer gespeichert. Beim dritten Unterbit wird also eine Hochfrequenz-Trägerschwingung erzeugt, und wenn die Übertragungsdaten logisch 1 sind, und es wird keine Trägerschwingung erzeugt, wenn die Übertragungsdaten logisch O sind. Am Ende der dritten Unterbitperiode im Schritt S43 geht das Programm zum Schritt S44 weiter. In den Schritten S44 bis S48 erfolgen dieselben Vorgänge wie zuvor anhand der Schritte S38 bis S42 beschrieben. Folglich wird das Datensignal des vierten Unterbits, d. h. der vierte Phasenabschnitt, übertragen.

Danach wird in den Schritten S49, S5O und S51 bestätigt, ob die Übertragungsdaten und die Empfangsdaten miteinander übereinstimmen. Insbesondere wird im Schritt S49 erneut wie bei den Schritten S38 und S44 geprüft, ob die übertragenen Daten logisch 1 oder O sind. Wenn sie logisch 1 sind, geht das Programm zum Schritt S5O weiter. Im Schritt S5O wird geprüft, ob die in den Empfangspuffern gespeicherte Information den Wert "0111" hat. Wie aus den oben erläuterten Schritten ersichtlich ist, geht das Programm dann weiter zum Schritt S52, wenn das zweite, dritte und vierte Unterbit jeweils logisch 1 sind und die Daten logisch 1 sind. In gleicher Weise wird im Schritt S51 geprüft, ob die in den Empfangspuffern gespeicherte Information den Wert "0100" hat, und dann geht das Programm zum Schritt S52 weiter. Im Schritt S52 wird geprüft, ob die Übertragungsbit-Hinweisadresse BP den Wert 8 hat, um festzustellen, ob die Steuerdaten bis zur achten Bitposition fortgeschritten sind. Da zu diesem Zeitpunkt die Hinweisadresse BP den Wert 1 hat,

130021/0782

geht das Programm zum folgenden Schritt S37 weiter. Im Schritt S37 wird der Hinweisadresse BP eine weitere Eins hinzuaddiert. _f Folglich wird das Signal des ersten Bits der Kanaldaten übertragen .

In gleicher Weise wird das Signal des folgenden Zyklus, d. h. das zweite Bit der Kanaldaten, übertragen. Insbesondere werden die Programmschritte S3, S4, S5 oder S6, S11, S21, S22-S28, S38, S39 oder S4O, S41-S42, S45 oder S46, S47-S49, S5O oder S51, S52 und S37 wiederholt. Bei der achten Wiederholung wird im Schritt S52 die Übertragungsbit-Hinweisadresse BP zum ersten Mal gleich 8, d. h. BP gleich 8, und das Programm geht vom Schritt S52 zum Schritt S53. Im Schritt S53 wird festgestellt, ob die EIN-Steuerdaten übertragen wurden, und wenn die Antwort JA lautet, so wird das EIN-Taster-Kennzeichen im Schritt S55 rückgesetzt. Wenn die AUS-Steuerdaten übertragen wurden, so geht das Programm vom Schritt S53 zum Schritt S54, und das AUS-Taster-Kennzeichen wird zurückgesetzt. Nachdem das Taster-Kennzeichen zurückgesetzt ist, wird im Schritt S56 das Übertragungsvorgang-Kennzeichen zurückgesetzt, wodurch die übertragung vollständig beendet ist.

3. Wenn die Stromleitung besetzt ist, und eine übertragung gerade beginnen soll, ist die Arbeitsweise folgende:

Die EIN-Taste oder AUS-Taste wurden gedrückt, um eine Übertragung durchzuführen. Infolgedessen geht das Programm, wie vorstehend unter 2. erläutert, vom Schritt S1 zu den Schritten S7 oder S8, Schritt S9 oder S1O, Schritten S3, S4 und S5 oder S6, und vom Schritt SH zum S14. Da aber die Stromleitung gerade benutzt wird, d. h. ein Besetztsignal übertragen wird, wird im Schritt S13 das Besetztsignal ausgelesen. Polglich wird im Schritt S14 erkannt, daß ein Empfangssignal vorhanden ist, und das Programm kehrt erneut vom Schritt S14 zum Schritt S3 zurück. In diesem Schritt S3 kann eine Zeitspanne verstreichen, bis der

130021/0782

nächste Nulldurchgang ermittelt wird/ woraufhin das Programm durch die Schritte S4 und S5 oder S6 zum Schritt S11 gelangt. Da in diesem Stadium das Programm vom Schritt S14 noch nicht zum Schritt S15 weitergelangt ist, ist das übertragungsvorgang-Kennzeichen noch nicht auf logisch 1 gesetzt. Infolgedessen geht das Programm zum Schritt S12 und zum Schritt S13 weiter. Wenn in diesem Stadium weiterhin ein Besetztsignal festgestellt wird, kehrt das Programm erneut durch Schritt S14 zum Schritt S3 zurück. Insbesondere werden die Programmschiaufcn mit den Schritten S3, S4, S5 oder S6, S11, S12, S13 und S14 mehrfach wiederholt. Wenn μηα falls dann kein Besetzsignal mohr festgestellt wird, so geht das Programm zum ersten Mal vom Schritt S14 zum Schritt S15 weiter. Die weiteren Vorgänge laufen dann wie unter Nummer 2. vorstehend beschrieben ab.

4. Wenn ein Fehler vorhanden ist, ist die Arbeitsweise folgende*:

Wenn ein Störsignal im ersten Unterbit auftritt, geht das Programm vom Schritt S22 zum Schritt S56 weiter, wodurch das Übertragungsvorgang-Kennzeichen zurückgesetzt wird, um zum Schritt S3 zurückzukehren. In gleicher Weise geht das Programm, wenn die eigenen übertragenen Daten und die empfangenen und im Empfangspuffer gespeicherten Daten nicht miteinander übereinstimmen, vom Schritt S36 und Schritt S5O oder S51 zum Schritt S56 weiter, wodurch das Übertragungsvorgang-Kennzeichen zurückgesetzt wird, um zum Schritt S3 zurückzukehren.

Fig. 6B ist ein Flußdiagramm zur Erläuterung der Arbeitsweise des Empfängers. Zur Erleichterung des Verständnisses dieses Flußdiagramms wird zunächst unter Bezugnahme auf Fig. 6B der gesamte Inhalt des Arbeitsspeichers erläutert, der für die Arbeitsweise nach diesem Flußdiagramm der Fig. 6B erforderlich ist. Wie bei dem Arbeitsspeicher des Senders nach Fig. 6C enthält der Arbeitsspeicher für das Flußdiagramm nach Fig. 6B einen Vierbit-Speicherbereich für die Kanaldaten und einen

130021/0782

Vierbit-Speicherbereich für die Steuerdaten. Der Arbeitsspeicher umfaßt ferner einen Vierbit-Speicherbereich für die Ubertragungsbit-Hinweisadresse BP zur Bezeichnung der Bitpositionen der Kanaldaten und der Steuerdaten sowie Vierbit-Empfangspufferbereiche. Die Aufgabe der Empfangspuffer ist dieselbe wie bei dem Arbeitsspeicher nach Fig. 6C. Unter der Annahme dieser Speicherbereiche des Arbeitsspeichers bei Fig. 6E wird nun das Flußdiagramm nach Fig. 6B beschrieben. Zur Erleichterung des Verständnisses des Flußdiagramms wird die Beschreibung der Arbeitsweise in die vier folgenden Fälle unterteilt:

1. Die Daten werden unter Bezeichnung des zugehörigen Kanals übertragen, ohne daß Störsignale empfangen werden und Störungen auftreten;

2. die Daten werden ohne Störung (z. B. durch Störsignale)übertragen, jedoch wird der zugehörige Kanal nicht bezeichnet;

3. keine Daten werden übertragen; und

4. in der Stromleitung ist ein Störsignal vorhanden.

1. Wenn Daten empfangen werden, die nicht durch ein Störsignal gestört werden und deren zugehöriger Kanal angegeben wird, ist die Arbeitsweise folgende:

Der Arbeitsfluß beginnt mit Schritt S61, und im Schritt S62 folgt die anfängliche Einstellung des Speichers und dgl. Insbesondere werden in den Schritten S61 und S62 lediglich die interne Einstellung beim Einschalten der Stromversorgung vorgenommen. Dann wird im Schritt S63 der Anstieg des Nulldurchgang-Eingangssignals der Wechselstromschwingung erfaßt. Wie bei dem Flußdiagramm nach Fig. 6A wird das weitere Unterprogramm synchron mit den Nulldurchgängen bzw. dem Taktsignal ausgeführt. Das Empfangen des Nulldurchgang-Eingangssignals erfolgt durch die Zentralprozessoreinheit ansprechend auf das Eingangssignal aus der Taktgeneratorschaltung 210 nach Fig. 2, wie zuvor beschrieben. Dann wird im Schritt S64, bei dem es sich um ein

Unterprogramm zum Auslesen der empfangenen Da,ten handelt, derselbe Vorgang ausgeführt, wie er bereits im Zusammenhang mit den Figuren 6A und 6D beschrieben wurde. Im Stadium des Schrittes S64 wurde die Information des ersten Unterbits empfangen. Da keine Störung wie ein Störsignal od. dgl. vorhanden ist, wird das Empfangsergebnis im ersten Speicherbereich RB1 des Empfangspuffers gespeichert, was in dem folgenden Schritt S65 geschieht. Dann wird im Schritt S66 geprüft, ob das Empfangssignal verfügbar ist. Da während der ersten Unterbit-Periode kein Empfangssignal vorhanden ist, geht das Programm zum nächsten Schritt S67 weiter. Im Schritt S67 und in den folgenden Schritten S68 und S69 wird das Empfangssignal während der zweiten Unterbit-Periodo ausgelesen. Zunächst kann in Schritt S67 eine Zeitspanne verstreichen, bis das Ende der ersten Unterbit-Periode ti erreicht ist. Wenn die zweite Unterbit-Periode t2 beginnt, wird das Empfangssignal im nächsten Schritt S68 ausgelesen, und das Ergebnis wird im zweiten Bereich RB2 des Empfangspuffers im folgenden Schritt S69 gespeichert. Danach wird im Schritt S7O geprüft, ob ein Empfangssignal verfügbar ist, mit anderen Worten, im Schritt S7O wird geprüft, ob ein Besetztsignal empfangen wird. Bei dem hier erläuterten Vorgang wurde bereits ein Signal übertragen, und folglich ist in dem zweiten Unterbit das Besetztsignal verfügbar. Folglich geht das Programm zu dem nächsten Schritt S71 weiter. Im Schritt S71 und in den folgenden Schritten S72, S73 wird das in der dritten Unterbit-Periode vorhandene Empfangssignal ausgelesen und wird nun gespeichert. Insbesondere verstreicht im Schritt S71 eine Zeitspanne, bis die zweite Untorbit-Periode vollständig beendet ist, und wenn die dritte Uriterbitperiode beginnt, nachdem die zweite Unterbit-Periode beendet int, wird das in der dritten Unterbit-Periode enthaltene Signal im nächsten Schritt S72 ausgelesen. Das ausgelesene Ergebnis wird dann in dem dritten Bereich RB3 des Empfangspuffers im folgondon Schritt S73 gespeichert. In gleicher Weise wird in den Schritte»!) S73a, S74 und S75 das Empfangssignal der vierten Unterbit-Periodo

130021/0782

ausgelesen und im Bereich RB4 des Empfangspuffers gespeichert. In diesem Stadium sind die während des anfänglichen Halbzyklus des Wechselstromes, d. h. Eintaktzylclus bzw. Zyklus des Nulldurchgangsignals, empfangenen Daten in dem Empfangspuffer in Form von logisch 1 oder O gespeichert. Da die in dem ersten Zyklus enthaltenen Daten die Empfangsstartdaten sind, wird im nächsten Schritt S76 geprüft, ob der Inhalt des Empfangspuffers der Wert "0110" ist, entsprechend den Empfangsstartdaten. Da der hier beschriebene Vorgang voraussetzt, daß ein Signal einwandfrei empfangen wird, ist der bereits gespeicherte Inhalt des Empfangspuffers "0110", entsprechend den Übertragungsstartdaten. Folglich geht das Programm zu dem nächsten Schritt S77 weiter. In diesem Schritt wird die Übertragungsbit-Hinweisadresse BP auf 1 gesetzt. Danach kehrt das Programm zum Schritt S63 zurück, um "die Detektion des nächsten Nulldurchgang-Eingangssignals abzuwarten. Bei Ermittlung des nächsten Nulldurchgangs beginnt der nachfolgende Zyklus des Empfangsvorgangs.

Der anschließende Zyklus ist genau derselbe, soweit die zuvor erläuterten Schritte S64 bis S75 betroffen sind. Das Programm geht dann zum Schritt S76 weiter, und hier sind die anschließenden Schritte zum ersten Mal verschieden. Da im Schritt S76 geprüft wird, ob der Inhalt im Empfangspuffer den Wert "0110" entsprechend den Übertragungsstartdaten hat, geht das Programm zu dem nächsten Schritt S76a über. Der Grund hierfür ist, daß der nun in dem Empfangspuffer gespeicherte Inhalt der Inhalt des ersten Bits der Kanaldaten ist. Im Schritt S76a wird geprüft, ob der Inhalt in der Übertragungsbit-Hinweisadresse BP den Wert 0 hat. Da dieser Inhalt auf Eins gesetzt wurde, geht das Programm im Schritt S77 zu dem nächsten Schritt S78 weiter. In diesem Schritt wird geprüft, ob der nun in dem Empfangspuffer gespeicherte Inhalt den Wert "0111" entsprechend logisch 1 hat. Wenn und falls der Inhalt des ernsten Bits der empfangenen

130021/0782

Kanaldaten logisch 1 ist, geht das Programm zum Schritt S79 weiter, während das Programm zum Schritt S8O weitergeht, während der Inhalt logisch O ist. Im Fall des Schrittes S79 wird der durch die Übertragungsbit-Hinweisadresse BP angezeigte Datenbereich auf Eins gesetzt. Da die Übertragungsbit-Hinweisadresse BP den Wert 1 hat, d. h. BP gleich 1, wird der erste Datenbereich, d. h. der erste Bitbereich der Kanaldaten, mit logisch 1 beladen. Im Schritt S8O wird logisch O in diesem Bereich in gleicher Weise gespeichert. Nach den Schritten S79 oder S8O geht das Programm zum Schritt S81 weiter, und es wird geprüft, ob die Übertragungsbit-Hinweisadresse BP gleich 4 ist. Im Schritt S81 wird geprüft, ob die Kanaldaten in den Kanalbereichen vollständig gespeichert sind. Da die Übertragungsbit-Hinweisadresse BP den Wert 1 hat, d. h. BP = 1, geht das Programm nun zum Schritt S82 weiter. In diesem Schritt wird geprüft, ob die Übertragungsbit-Hinweisadresse BP gleich 8 ist. Im Schritt S82 wird geprüft, ob die Steuerdaten ebenfalls in dem Arbeitsspeicher gespeichert wurden. Da der Inhalt der Bit-Hinweisadresse BP den Wert 1 hat, wird in dem folgenden Schritt S83 eine Eins zu dem Inhalt dieser Hinweisadresse hinzuaddiert. Folglich ergibt sich BP = 2. Das Programm kehrt dann zum Schritt S63 zurück, um den anschließenden Zyklus zu durchlaufen.

In dem anschließenden Zyklus wird die Information des zweiten Bits der Kanaldaten empfangen und gespeichert. Diese Vorgänge sind genau die gleichen wie beim Auslesen und Speichern der Information des ersten Bit der erläuterten Kanaldaten. Insbesondere werden nach Rückkehr zum Schritt S73 die Schritte S64 bis S76, S76a, S78, S79 oder S8O, S81, S82 und S83 wiederholt. Die Wiederholung dieser Schritte wird fortgesetzt, bis die Information des vierten Bit der Kanaldaten ausgelesen und gespeichert ist. Im Schritt S81 wird beim Auslesen und Speichern des vierten Bits der Kanaldaten zum ersten Mal bei der überprüfung, ob BP gleich 4 ist, das Ergebnis JA erhalten. Folglich

130021/0782

geht das Programm vom Schritt 81 zum Schritt S84. Das Weiterschreiten des Programms S81 zum Schritt S84 bedeutet, daß alle Kanaldaten empfangen sind und in dem Empfangspuffer vollständig gespeichert wurden. Daher werden im Schritt S84 die durch den Kanaleinstellschalter 260 in Fig. 2 eingestellten Daten des Empfängers eingegeben. Im folgenden Schritt S85 wird geprüft, ob Übereinstimmung mit den bereits empfangenen, in dem Kanaldatenbereich des Arbeitsspeichers gespeicherten Daten vorhanden ist. Da hier vorausgesetzt wird, daß der zugehörige Kanal bezeichnet wurde, stimmen die Daten miteinander überein. Folglich geht das Programm zum Schritt S83 weiter, wo zu der Hinweisadresse BP eine 1 hinzuaddiert wird. Infolgedessen ergibt sich BP = 5. Das Programm kehrt nun erneut zum Schritt S63 zurück.

flier erfolgt nun der Empfang des ersten Bits der Steuerdaten. Der Arbeitsfluß geschieht in gleicher Weise wie zuvor beschrieben, mit den Schritten S64 bis S76, S76a, S78, S79 oder S8O, S81, S82 und S83. Da die Steuerdaten vier Bits enthalten, wird der oben beschriebene Arbeitsfluß viermal durchgeführt. Im Schritt S82 ergibt sich jedoch bei der vierten Ausführung zum ersten Mal BP = 8. Folglich geht das Programm vom Schritt S82 nun zum Schritt S86. Der Fortgang des Programms vom Schritt S82 zum Schritt S86 bedeutet, daß Empfang und Speicherung der Steuerdaten abgeschlossen sind. Im Schritt S86 wird geprüft, ob die empfangenen Steuerdaten, d.h. der in dem Arbeitsspeicher gespeicherte Inhalt, den Wert "0001" hat. Zur Vereinfachung wird angenommen, daß die Daten "0001" ein EIN-Steuersignal sind. Dies ist natürlich nur eine Vereinbarung, denn ein solches EIN-Steuersignal kann auch durch einen anderen Code dargestellt werden. Wenn und falls die Überprüfung im Schritt S86 ein JA ergibt, so geht das Programm zum Schritt S87 weiter, und es wird ein ausgangsseitiges Relais eingeschaltet, während bei dem Ergebnis NEIN das Programm zum Schritt S88 weitergeht, so daß das Relais ausgeschaltet wird. Bei Ausführung der Schritte S87 und S88 ist der grundsätzliche Empfangsvorgang abgeschlossen. Folglich wird im Schritt S89 die Bit-Hinweisadresse BP auf Null zurückgesetzt und das Programm

130021/0782

kehrt zum Schritt S63 zurück. Wie bereits erwähnt wurde, ist der oben beschriebene Vorgang ein normaler EmpfangsVorgang.

2. Wenn die empfangenen Daten nicht z.B. durch ein Störsignal gestört werden und jedoch nicht der ihnen zugehörige Kanal bezeichnet ist, ist die Arbeitsweise folgende:

Auch in diesem Falle ist die Arbeitsweise nach dem Empfang der 4-Bit-Kanaldaten bis zur Speicherung derselben in dem Kanaldatenbereich des Arbeitsspeichers dieselbe wie bei dem zuvor im ernten Abschnitt beschriebenen Fall. Der Unterschied besteht in den Vorgängen, nachdem BP = 4 im Schritt S81 erhalten wird, d.h. nachdem der Empfang der 4-Bit-Kanaldaten abgeschlossen ist und die Daten des Kanal-Einstellschalters 260 im Schritt S84 eingegeben werden. Insbesondere erfolgt im Schritt S84 ein Vergleich zwischen den empfangenen Kanaldaten und den über den Kanaleinstollschalter eingegebenen Daten. Da die empfangenen Kanaldaten nichL die zugehörigen Kanaldaten sind, ergibt die Überprüfung im Schritt S85 das Ergebnis NEIN. Folglich geht das Programm zum Schritt S9O über, und die Übertragungsbit-Hinweisadresse BP wird auf Null gesetzt. Das Programm kehrt dann zum Schritt S63 zurück.

Wenn jedoch die Übertragungsbit-Hinweisadresse BP auf Null gelöscht ist, wird der Empfang der übertragenen Daten fortgesetzt. Insbesondere muß im folgenden Zyklus das erste Bit der Steuerdaten empfangen werden, und die empfangenen Daten müssen in dem Datenbereich gespeichert werden, der von der Übertragungsbit-Hinweisadresse BP angegeben wird. Es ist hier zu beachten, daß der Schritt S76a zwischen den Schritten S76 und S78 vorgesehen ist, um jedesmal zu verhindern, daß eine solche Situation auftritt. Nachdem im Schritt S9O die Übertragungsbit-Hinweisadressc BP auf Null gelöscht ist, geht das Programm zwangsweise vom Schritt S76 zum Schritt S76aüber, selbst wenn das Programm vom Schritt S63 zum Schritt S76 gelangte und die Daten des ersten Bits der Steuerdaten empfangen wurden. Der Grund hierfür ist,

130021/0782

daß der Unterbit-Code des ersten Bits der Steuerdaten verschieden von dem Unterbit-Code der Erapfangsstartmarke ist. Da also sich im Schritt S76a BP = 0 ergibt, geht das Programm zum Schritt S63 weiter, um in den nächsten Zyklus einzutreten. Da der oben beschriebene Vorgang wiederholt wird, ergibt sich keine Übereinstimmung zwischen den empfangenen Kanaldaten und den zugehörigen eigenen Kanaldaten, und folglich werden die anschliessenden Steuerdaten in dem Kanaldatenbereich nicht gespeichert, selbst wenn die Bit-Hinweisadresse BP auf Null gelöscht wird.

3. Wenn keine Daten übertragen werden, ist die Arbeitsweise folgende:

Bei diesem Vorgang muß lediglich überprüft werden, ob ein Empfangssignal im zweiten Unterbit jedes Zyklus verfügbar ist. Der Grund hierfür ist, daß gewöhnlich das erste Unterbit ein Bereich ist, in dem kein Signal übertragen wird, während in dem zweiten Unterbit ein Besetztsignal übertragen wird, welches anzeigt, daß die Leitung gerade benötigt wird. Zu diesem Zweck ist das Programm so ausgelegt, daß es vom Schritt S61 zum Schritt S7O weitergeht, in gleicher Weise, wie zuvor beschrieben. Da jedoch kein Empfangssignal verfügbar ist, ergibt die Überprüfung im Schritt S70 das Ergebnis NEIN. Folglich geht das Programm zum Schritt S90 weiter, und die Übertragungsbit-Hinweisadresse BP wird auf Null gelöscht. Solange kein Übertragungssignal verfügbar ist, geht das Programm vom Schritt S63 zum Schritt S7O weiter und gelangt zum Schritt S9O, woraufhin dieser Vorgang stets nur wiederholt wird.

4. Wenn auf der Übertragungsleitung ein Störsignal überlagert ist, ist die Arbeitsweise folgende:

Im Schritt S64 wird ein Störsignal empfangen, und das Empfangsorgebnis wird im Empfangspuffer im Schritt S65 gespeichert. Im Schritt S66 wird geprüft, ob ein Empfangssignal verfügbar ist. Da das Störsignal als Empfangssignal empfangen wurde, ergibt

130021/0782

die Überprüfung in diesem Schritt S66 das Ergebnis JA. Infolgedessen geht das Programm zum Schritt S9O weiter, und in diesem Schritt wird die Übertragungsbit-Hinweisadresse BP gelöscht. Danach kehrt das Programm zum Schritt S63 zurück, und der nächste Flußzyklus beginnt. Solange ein Störsignal der Stromleitung überlagert ist, wird der Ablauf in der Reihenfolge der Schritte S63, S64, S65, S66 und S9O wiederholt.

Fig. 7 zeigt anhand einer Grafik das grundlegende Konzept der Ausführungsform, das über die Flußdiagramme der Pig. 6A und 6B verwirklicht wird. Wie in dieser Fig. 7 als Kurve (2) dargestellt ist, soll angenommen werden, daß der Drucktaster-Schalter des Senders des N-ten Kanals niedergedrückt wird, wenn der erste Taktimpuls (Kurve 1) in Fig. 7 auftritt. Infolgedessen beginnt beim zweiten Taktimpuls des Taktsignals die Übertragung eines Trägersignals mit den Daten des Signalformats, das in Fig. 7 als Kurve (3) gezeigt ist, durch den Sender. Es soll angenommen werden, daß im Verlauf der Übertragung der Drucktaster-Schalter des Senders des M-ten Kanals beim Auftreten des sechsten Taktimpulses des Taktsignals betätigt wurde, wie in Fig. 7 als Kurve (4) dargestellt ist. In einem solchen Falle stellt die Logikschaltung 150 des Senders des M-ten Kanals fest, daß Daten durch den Sender N-ten Kanals auf der Stromleitung übertragen werden. Insbesondere stellt der Sender des N-ten Kanals ein Besetztsignal fest. Folglich wird beim Auftreten des siebten Taktimpulses die Datenübertragung nicht begonnen. Die Betätigung des Drucktaster-Schalters am M-ten Kanals wird jedoch in dem Speicher registriert, und nachdem das Datensignal des N-ten Kanals nicht mehr übertragen wird, wenn also z.B. beim elften Taktimpuls kein Besetztsignal mehr ermittelt wird, so beginnt die Datenübertragung des Senders des M-ten Kanals, wie in Fig. 7 als Kurve (5) dargestellt ist, in der folgenden Reihenfolge: Übertragungsstartdaten, Kanaldaten und Steuerdaten, und zwar beginnend mit dein zwölften Taktimpuls.

130021/0782

FaI] ein Störsignal auftritt oder das Signal im Verlaufe der Datenübertragung gedämpft wird, kann eine Konfliktsituation entstehen. Es wird nun beschrieben, wie eine solche Konfliktsituation bei dieser Ausführungsform vermieden wird. Zunächst wird unter Bezugnahme auf das Taktdiagramm von Fig. 8 erläutert, wie eine solche Konfliktsituation auftritt. Der Signalzug (1) in Fig. 8 zeigt ein Taktsignal, das synchron mit jedem Halbzyklus des Wechselstromes erzeugt wird, wie bereits erwähnt wurde. Der Signalzug (2) in Fig. 8 zeigt den Fall, daß der Drucktaster-Schalter 170 des Senders 100N (Fig. 1) des N-ten Kanals zwischen dem ersten Taktimpuls und dem zweiten Taktimpuls betätigt wurde. Der Signalzug (3) in Fig. 8 zeigt die Daten, die durch den Sender 100N ansprechend auf die Betätigung dieses Drucktaster-Schalters 170 übertragen werden. Der Signalzug (4) in Fig. 8 zeigt das Auftreten eines Störsignals oder die Dämpfung des Signals zwischen dem sechsten und dem siebten Taktimpuls. Im Ergebnis führen die über die Kopplungsschaltung 120 und den Verstärker 130 des Senders 100M des M-ten Kanals empfangenen Daten zu einem fehlenden Datenteil. Ein solcher Zustand ist in Fig. 8 als Kurve (5) gezeigt. Wenn also angenommen wird, daß der Drucktaster-Schalter 170 des Senders 100M des M-ten Kanals im Verlaufe der übertragung des Senders 100N des N-ten Kanals, wie als Kurve (6) in Fig. 8 gezeigt ist, betätigt wurde, so beginnt der Sender 100M des M-ten Kanals die Datenübertragung, wie als Kurve (7) in Fig. 8 dargestellt ist, beim Auftreten des nächsten Taktimpulses der fehlenden Taktsteuerung des Signalzugs (5) in Fig. 8. Obwohl also der Sender 100N des N-ten Kanals gerade eine Datenübertragung durchführt, beginnt der Sender 100M des M-ten Kanals mit der Datenübertragung, wodurch eine Konfliktsituation entsteht. Um also das Auftreten einer solchen Konfliktsituation zu verhindern, wird bei der hier beschriebenen Ausführungsform der Erfindung überprüft, ob das Fehlen des empfangenen Hochfrequenzsignals häufiger auftritt als eine vorbestimmte Häufigkeit, und nur wenn dieses Fehlen öfter auftritt als mit einer vorbestimmten Häufigkeit, wird die Datenübertragung zum ersten Mal begonnen. Eine detaillierte Beschreibung erfolgt unter Bezugnahme auf die Fig. 9 und 10.

130021/0782

Fig. 9 zeigt ein Flußdiagramm bei einer anderen Ausführungsforiu der Erfindung, die geeignet ist, Konfliktsituationen zu vermeiden, die durch fehlende Datensignalteile aufgrund von Störsignalen verursacht werden könnten. Fig. 10 zeigt ein Taktdiagramm zur Erläuterung der Arbeitsweise der Ausführungsform nach Fig. 9. Bevor die detaillierte des Flußdiagramms nach Fig. 9 erfolgt, wird kurz die Arbeitsweise unter Bezugnahme auf Fig. erläutert. Die Signalzüge (1) bis (5) in Fig. 10 entsprechen den Signalzügen (1) bis (5) in Fig. 8. Die empfangenen Daten im Sender 10OM des M-ten Kanals enthalten also einen fehlenden Teil, wie in Fig. 10 als Kurve (5) gezeigt ist. Die Logikschaltung 150 spricht auf diesen fehlenden Teil an, indem sie die Taktimpulse zählt, um dadurch die Länge dieses fehlenden Teils bzw. die Anzahl von Zyklen, in denen diese Teile fehlen, zu bestimmen. Wenn und falls die Zählrate kleiner ist als eine vorbestimmte Anzahl von Taktimpulsen P, stellt die Logikschaltung 150 fest, daß aufgrund eines Störsignals, einer Signaldämpfung o.dgl.,ein Signalteil fehlt. Bei der beschriebenen Ausführungsform sind die Kanaldaten und die Steuerdaten jeweils aus vier Halbzyklen gebildet, und folglich wird durch Eisntellen der Taktzählrate auf den Wert P = 4 festgelegt, daß in den übertragenen Daten aufgrund eines Störsignals o.dgl. ein Teil fehlt, wenn die Taktzählrate kleiner als 4 ist. Wenn eine solche Feststellung erfolgt, wird die Datenübertragung durch den Sender 100M des M-ten Kanals nicht begonnen; vielmehr beginnt die Übertragung durch den Sender 100M, wie in Kurve (7) in Fig. 10 gezeigt, mit z.B. dem fünfzehnten Taktimpuls, wenn die Übertragung der Daten durch den Sender 100N des N-ten Kanals abgeschlossen ist und P größer als 4 wird. Selbst wenn also die Übertragungsdaten aufgrund eines Störsignals, einer Signaldämpfung o.dgl. kurzzeitig fehlen, wird also die Übertragung durch einen anderen Sender nicht begonnen, und folgich können Fehlfunktionen aufgrund einer Konfliktsituation vermieden werden. Selbst wenn für die übertragenen Daten ein Signalformat verwendet wird, bei dem Lücken vorhanden sind, die einer Mehrzahl von Taktzählereignissen entsprechen, kann im wesentlichen derselbe Effekt erreicht

130021/0782

werden, indem die Anzahl P entsprechend auf die vorbestimmte Zeitspanne eingestellt wird, die auch normalerweise leere Stellen bzw. Signallücken umfaßt. Auf dieser Grundlage wird nun das Flußdiagramm nach Fig. 9 erläutert.

In dem Flußdiagramm nach Fig. 9 sind gegenüber demjenigen nach Fig. 6A (1) die strichpunktiert umrahmten Schritte geändert. Die anderen Schritte in Fig. 9 sind genau dieselben wie bei dem Flußdiagramm nach Fig. 6A. Daher fehlen die den Fig. 6Ά (2) und Fig. 6A (3) entsprechenden Zeichnungen in dem Flußdiagramm nach Fig. 9. Die grundlegende Arbeitsweise des Senders wird also entsprechend dem Diagramm nach Fig. 6A ausgelegt. Die Ausführungsform nach Fig. 9 kann sofort mit einer übertragung beginnen, vorausgesetzt, daß während eines Zyklus des Nulldurchgang-Detektorsignals bzw. Taktsignals kein Besetztsignal empfangen wird. Diese Ausführungsform kann also mit der Übertragung erstmalig beginnen, wenn kein Besetztsignal empfangen wird, nachdem eine vorbestimmte Zeitspanne abgelaufen ist. Um diese vorbestimmte Zeitspanne zu messen, sind dieser eine Mehrzahl (p) von Zyklen zugeordnet. Um den zuvor beschriebenen Ablauffluß zu verhindern, enthält der in Fig. 6C gezeigte Arbeitsspeicher ferner einen Zählbereich (im folgenden als P-Zähler bezeichnet), der die Zählereignisse ρ zählen kann. Wie aus dem Flußdiagramm nach Fig. 9 ersichtlich ist, wird in den Schritten S13 und S14 geprüft, ob ein Besetztsignal empfangen wird. Wenn ein Besetztsignal empfangen wird, schreitet das Programm stets vom Schritt S14 zum Schritt S14a fort, und in diesem Schritt S14a wird der Inhalt des P-Zählers gelöscht. Dann kehrt das Programm zum Schritt S3 zurück und wartet den Beginn des nächsten Zyklus ab. Der nächste und die folgenden Zyklen laufen nach dem normalen Flußdiagramm ab, wie bereits anhand von Fig. 6A erläutert wurde.

Wenn und falls kein Besetztsignal empfangen wird, geht das Programm vom Schritt S14 zum Schritt S14b weiter. Im Schritt S14b wird geprüft, ob der Inhalt des P-Zählers ρ ist. Der Inhalt des P-Zählers ist gleich Null, wenn das Besetztsignal zum ersten

130021/0782

Mal empfangen wird. Folglich schreitet das Programm vom Schritt S14b zum Schritt S14c fort. Im Schritt S14c wird eine 1 zum Inhalt des P-Zählers hinzuaddiert. Danach kehrt das Programm zum Schritt S3 zurück, um den Beginn des nächsten Zyklus abzuwarten. Dann wird im nächsten Zyklus in denselben Schritten

514 und S13 die Anwesenheit bzw. Abwesenheit des Besetztsignals festgestellt. Wenn und falls das Besetztsignal nicht dauernd empfangen wird, geht das Programm zum Schritt S14b weiter. Im Schritt S14b wird erneut geprüft, ob der Inhalt des P-Zählers gleich ρ ist. Unter der Annahme, daß die Zahl ρ = 4, wie bereits erwähnt wurde, geht das Programm in diesem Stadium zum Schritt S14c weiter, und eine weitere 1 wird zu dem Inhalt des P-Zählers hinzuaddiert. Dieser Vorgang wird während ρ Zyklen wiederholt, und im Schritt S14c des P-ten Zyklus wird erneut eine 1 zum Inhalt des P-Zählers hinzuaddiert, woraufhin dessen Inhalt dann zum ersten Mal gleich ρ wird. Im Schritt S14b des (p+1)-ten Zyklus wird also der Inhalt des P-Zählers zum ersten Mal zu ρ bestimmt. Folglich schreitet das Programm zum Schritt

515 weiter, und das Übertragungsvorgang-Kennzeichen wird zum ersten Mal auf logisch 1 gesetzt. Wenn und falls ein Besetztsignal empfangen wird, bevor der (p+1)-te Zyklus erreicht ist, geht das Programm vom Schritt S14 zum Schritt S14a weiter. In diesem Schritt S14a wird der bis dahin gezählte Inhalt des P-Zählers gelöscht. Es wird also festgestellt, daß das Besetztsignal nicht p-mal fortwährend empfangen wurde, woraufhin das Programm in den übertragungsstartzustand übergeht.

Unterdessen befindet sich der Schritt S6a zum Zurücksetzen des Inhalts des P-Zählers auf Null zwischen den Schritten S6 und S7. Das Ziel besteht darin, den Inhalt des P-Zählers stets auf Null zu löschen, und zwar selbst in dem Unterprogramm zur Bestimmung, ob eine Tastenbetätigung erfolgte.

Fig. 11 zeigt ein Flußdiagramm einer weiteren Ausführungsform der Erfindung. Die Ausführungsform nach Fig. 9 ist geeignet, mit der Übertragung zum ersten Mal dann zu beginnen, wenn ein

130021/0782

Besetztsignal nicht während einer vorbestimmten Zeitspanne empfangen wird, um auf diese Weise eine Fehlfunktion aufgrund von Störsignalen o.dgl. zu verhindern. Bei der Ausführungsform nach Fig. 9 kann jedoch ein Konflikt auftreten, wenn der im folgenden beschriebene Fehler auftritt. Z.B. soll ein Fall betrachtet werden, bei dem die Tastenschalter von zwei oder mehr Sendern gleichzeitig betätigt werden, so daß die Übertragungsstartdaten gleichzeitig übertragen werden. In diesem Fall ergibt sich klar aus der Beschreibung anhand des Flußdiagramms der Fig. 6A, daß die empfangenen Daten und die eigenen übertragenen Daten in den jeweiligen Sendern verglichen werden, wodurch im Schritt S36 das Auftreten eines Fehlers festgestellt wird. Da die Daten der beiden nicht miteinander übereinstimmen, geht das Programm zum Schritt S56 weiter, wo das Übertragungsvorgang-Kennzeichen zurückgesetzt und die Übertragung beendet wird. Die jeweiligen Sender werden in einen Zustand zum Abwarten der nächsten Übertragungs-Taktsteuerung versetzt.

Wenn jedoch für eine Mehrzahl von Sendern, deren Tasten gleichzeitig betätigt werden, keine Vorrangfolge festgelegt ist, wird erneut die übertragung gleichzeitig ausgelöst, so daß ein Konflikt auftritt, mit dem Ergebnis, daß der Zustand des Fehlerauftretens fortdauert. Die Ausführungsform nach Fig. 11 kann im voraus eine Vorrangfolge für jeden Sender und somit der entsprechenden Kanäle festlegen, um diese Schwierigkeit des Fehlerauftretens zu eliminieren. Grundsätzlich ist die Ausführungsform nach Fig. 11 im wesentlichen dieselbe wie die Ausführungsformen nach den Fig. 6A und 9. Bei der Ausführungsform der Fig. 11 sind jedoch gegenüber derjenigen nach Fig. 6A diejenigen Schritte verändert, die strichpunktiert umrahmt sind. Um das Flußdiagramm nach Fig. 11 auszuführen, enthält der Arbeitsspeicher ferner einen Zählbereich (im folgenden als C-Zähler bezeichnet), der die Anzahl zählen kann, die einer vorbestimmten Vorrangfolge jedes der entsprechenden Sender entspricht, und enthält ferner einen Fehler-Kennzeichen-Bereich. Als zusätzliche Schritte sind die Schritte S56a zum Setzen des Fehler-Kennzeichens auf logisch 1 und ein

130021/0782

Schritt S56b zum Löschen des C-Zählers zwischen den Schritten S51 und S56 eingefügt. Durch die Hinzufügung des Schrittes S56a wird das Fehler-Kennzeichen auf logisch 1 gesetzt, und zwar ansprechend auf die Nichtübereinstxmmung zwischen den empfangenen Daten und den eigenen bzw. zugehörigen übertragenen Daten. Der C-Zähler wird im Schritt S56b gelöscht. In dem folgenden Zyklus werden die Schritte S3, S4, S5 oder S6, S11, S12, S13 und Ξ14 wiederholt. Es soll nun angenommen werden, daß während einer vorbestimmten Zeitspanne bei den im Zusammenhang mit Fig. 9 erläuterten Schritten kein Besetztsignal empfangen wird. Bei der Ausführungsform nach Fig. 9 geht dann das Programm vom Schritt S14b zum Schritt Sl5 über, während bei der Ausführungsform nach Fig. ein weiterer Schritt zwischen den Schritten S14b und S15 eingefügt ist. Zunächst wird im Schritt S15a geprüft, ob das Fehler-Kennzeichen auf logisch 1 gesetzt wurde, d.h. ob ein Fehler aufgetreten ist. Wenn im Schritt S56a das Fehler-Kennzeichen auf logisch 1 gesetzt wurde, geht das Programm zu dem nächsten Schritt S15b weiter. Da im Schritt S56a das Fehler-Kennzeichen nicht auf logisch 1 gesetzt ist, geht natürlich für den Fall, diß kein Fehler aufgetreten ist, das Programm vom Schritt S15a zum Schritt S15 weiter, und das Übertragungsvorgang-Kennzeichen wird auf logisch 1 gesetzt, wodurch das Programm zur Übertragung bereit ist. Im Schritt S15b wird geprüft, ob der Inhalt des; C-Zählers mit den Daten übereinstimmt, die durch den Kanaleinstellschalter eingestellt sind. Wenn und falls die Zählrate in dem C-Zähler nicht mit den eingestellten Kanaldaten übereinstimmt, geht das Programm zum Schritt S15c weiter, und dem Inhalt des C-Zählers wird eine 1 hinzuaddiert. Danach kehrt das Programm zum Schritt S3 zurück, und die anschließenden Zyklen beginnen. Es wird also jedesmal zu dem Inhalt des C-Zählers eine 1 hinzuaddiert, und derselbe Zyklus wird wiederholt, bis der Inhalt dieses C-Zählers schließlich mit den Kanalbezeichnungsdaten übereinstimmt. Während der Zeitspanne, während der diese Zyklen wiederholt werden, wird die Übertragung angehalten. Wenn und fall« der Inhalt in dem C-Zähler schließlich mit den Kanalbezeichnungi;-daten übereinstimmt, geht das Programm vom Schritt 15b zum Schritt

130021/0782

S15d weiter. Zu diesem Zeitpunkt wird das Fehler-Kennzeichen zurückgesetzt, und dann wird im Schritt S15 das Übertragungsvorgang-Kennzeichen gesetzt, so daß der zur Übertragung bereite Zustand hergestellt wird. Bei der Ausführungsform nach Fig. 11 wird also das Programm zum ersten Mal"zur Übertragung bereit, nachdem eine vorbestimmte Zeitspanne lang kein Besetztsignal empfangen wurde; zusätzlich wird, wenn in diesem Zeitpunkt ein Fehler auftritt, die Übertragung in der Periode, welche den eigenen Kanaldaten entspricht, unterbunden.

Fig. 12 ist ein Taktdiagramm, das die Ausführungsform nach Fig. in vereinfachter Weise darstellt. Zur Vereinfachung wurde die vorbestimmte Wartezeitspanne, die bei der Ausführungsform nach Fig. 9 vorgesehen ist, fortgelassen. Das Taktdiagramm nach Fig. wird nun kurz erläutert. Der Signalzug (1) in Fig. 12 ist ein Nulldurchgangssignal bzw. Taktsignal, das mit jedem Halbzyklus des Wechselstromes synchron erzeugt wird. Die Signalzüge (2), (3) in Fig. 12 zeigen die Signale des Senders des dritten Kanals, während die Signalzüge (4) und (5) in Fig. 12 die Signale des Senders des fünften Kanals zeigen. Beim Auftreten des ersten Taktimpulses werden die Drucktaster-Schalter 170 der Sender des dritten und des fünften Kanals betätigt, wodurch die Taster-Eingabesignale erzeugt werden (siehe (2) und (4) in Fig. 12). Ansprechend auf diesen Vorgang werden beim nächsten Taktimpuls die Übertragungsstartdaten bzw. Startimpulse aus den beiden Sendern übertragen, wie die Kurven (3) und (5) zeigen. An jedem Sender werden die empfangenen Daten und seine eigenen übertragenen Daten miteinander verglichen, um das Auftreten eines Fehlers zu ermitteln und eine Vorrangfolge zu bestimmen. Im Ergebnis zählt jeder Sender eine Signalausfallperiode. Im Falle des Senders des dritten Kanals werden beim nächsten Taktimpuls, nachdem zwei Signalausfallperioden gezählt sind, die Übertragungsstartdaten, die Kanaldaten und die Steuerdaten übertragen. Im Falle des Senders des fünften Kanals, der in Konflikt mit dem Sender des dritten Kanals gerät, werden vorbestimmte Daten

130021/0782

übertragen, nachdem die Übertragungszeit des dritten Kanals abgelaufen ist, und ferner die Signalausfallporiode beendet ist, die dem nächsten bzw. vierten Kanal zugeordnet ist.

Bei den beschriebenen verschiedenen Ausführungsformen werden verschiedene Maßnahmen gegen Fehlfunktionen durch Störsignale oder dgl. getroffen. Jedoch tritt bei diesen Ausführungsformen stets noch der im folgenden näher erläuterte Mangel auf. Wenn die Häufigkeit der übertragung der Übertragungsdaten auf eine relativ geringe Anzahl eingestellt ist, kann ein plötzlich im Verlauf der übertragung dieser Daten auftretendes Störsignal in dieses hineinfallen, und wird dieses Signal ein Fehlersignal, wodurch ein fehlerhafter Steuervorgang verursacht wird. Wenn aber die Häufigkeit der Übertragung auf eine zu große Zahl eingestellt ist, um diesen Mangel zu verhindern, kann ein anderer Kanal so lange nicht benutzt werden, wie die Daten für den einen Kanal übertragen werden, so daß die Wartezeit verlängert wird. Es ist daher erwünscht, die Häufigkeit der übertragung unterschiedlich zu machen, und zwar in Abhängigkeit von der Wichtigkeit des eingegebenen Tastenbefehls. Insbesondere ist es erwünscht, wenn eine sehr wichtige Einrichtung gesteuert werden soll, daß die Übertragung sehr oft wiederholt wird, wodurch eine Fehlfunktion des Gerätes aufgrund von Störsignalstößen verhindert werden soll, während bei Steuerung einer weniger wichtigen Einrichtung die Häufigkeit der übertragung auf ein Minimum begrenzt werden soll, um dadurch die Wartzeit zu verkürzen, so daß die Stromleitung möglichst gut genutzt werden kann.

Fig. 13 zeigt ein Schaltbild einer Signalübertragungsanordnung, die Fehlfunktionen verhindern soll, indem der erwähnte Eingabebefehl in Abhängigkeit von der ihm zugeordneten Wichtigkeit abgewartet wird. Da Fig. 13 Fig. 2 gleicht, sind entsprechende Elemente mit denselben Bezugszeichen bezeichnet. Gegenüber der Ausführungsform nach Fig. 2 besteht eine wichtige Änderung der Ausführungsform nach Fig. 13 darin, daß eine Oszillatorschaltung 280 in dem Empfänger 200 vorgesehen ist, ebenso wie in dem Sender

130021/0782

100. Ein weiteres Merkmal der Ausführungsform nach Fig. 13 ist, daß der Empfänger 200 auf den Empfang von Daten aus dem Sender 100 anspricht, ebenso wie er auf die Tatsache anspricht, daß eine gesteuerte Einrichtung gesteuert wird, um ein Betätigungs-Bestätitungssignal oder ein Antwortsignal zu liefern. Wer η das Betätigungs-Bestätigungssignal durch einen Sender 100 ermittelt wird, wird die Übertragung der Daten angehalten. Wenn und falls der Sender 100 dieses Betätigungs-Bestätigungssignal nicht ermittelt, obwohl dieser Sender 100 Daten übertragen hat, so wiederholt er die Daten mit einer vorbestimmten Häufigkeit, die von der zugehördneten Wichtigkeit des Betätigungsschalters 170 abhängt. Wenn und falls das Betätigungs-Bestätigungssignal M zwischendurch zurückgesandt wird oder die Daten mit einer vorbestimmten Häufigkeit wiederholt ausgesandt worden sind, wird die Datenübertragung unterbunden. Eine detaillierte Beschreibung eifolgt nun anhand des Flußdiagramms nach Fig. 14. Der Empfänger spricht ferner auf die übertragenen Daten und auf die Tatsache an, daß die gesteuerte Einrichtung 270, die an den Anschluß des Empfängers 200 angekoppelt ist, z.B. ein Relais, tatsächlich cegesteuert wurde, um die Logikschaltung 250 zu veranlassen, das Betätigungs-Bestätigungssignal in Form eines digitalen Signalfcrmats zu liefern. Die Oszillatorschaltung 280 spricht auf die Betätigungs-Bestätigungsdaten an, um einen kontinuierlichen Schwingvorgang auszuführen, wodurch das Betätigungs-Bestätigungssignal M erzeugt wird. Dieses Signal M wird ebenfalls über die Kopplungsschaltung 220 der Stromleitung aufgezeigt. Eine detaillierte Beschreibung der Ausführungsform nach Fig. 13 erfolgt nun unter Bezugnahme auf das Flußdiagramm der Fig. 14A.

Fig. 14A zeigt ein Flußdiagramm zur'Erläuterung der Arbeitsweise der Ausführungsform nach Fig. 13. Es betrifft die Arbeitsweise eines Senders in einem System, das geeignet ist, ein Antwortsignal zurückzusenden, welches anzeigt, daß die aus dem Sender zu dem Empfänger übertragenen Daten von diesem tatsächlich empfangen wurden, wobei nach Übertragung der Daten, bis das Antwortsignal aus dem Empfänger durch den Sender empfangen

130021/0782

wurde, die Daten mehrfach mit der Häufigkeit η übertragen werden. Um diese Betriebsweise zu verwirklichen, enthält der Arbeitsspeicher einen Speicherbereich zum Speichern eines Antwort-Kennzeichens, einen Zählbereich (im folgenden als N-Zähler bezeichnet) , der zum Zählen einer Zahl geeignet ist, welche der vorbestimmten Häufigkeit entspricht, und einen 4-Bit-Antwortdaten-Speicherbereich zum Speichern der empfangenen Antwortdaten. Der Antwortdaten-Speicherbereich ist an der neunten bis zwölften Position vorgesehen und wird durch die Übertragungsbit -Hinweisadresse BP bezeichnet. Unter der Annahme, daß der Arbeitsspeicher einen solchen Inhalt hat, wird nun zunächst ein Merkmal des Flußdiagramms nach Fig. 14A erläutert, das verschieden von demjenigen nach Fig. 6A ist. Zuerst folgt auf den Schritt S2O ein neuer Schritt S2Oa zum Einstellen des Antwort-Kennzeichens auf logisch 1 im voraus. Der Schritt S2Oa soll nicht das Antwort-Kennzeichen auf logisch 1 setzen, wenn die Antwortdaten empfangen werden, also die Betätigungs-Bestätigungsdaten, sondern er soll das Antwort-Kennzeichen vorsorglich auf logisch 1 setzen, nachdem die Kanaleinstelldaten im voraus in dem Kanaldatenbereich im Schritt S2O gespeichert wurden. Ein zweites unterschiedliches Merkmal besteht darin, daß die Schritte S52, S53, S54 und S55 des Flußdiagramms in Fig. 6A entfallen. Der Grund hierfür ist, daß die Prüfung, ob die Übertragung abgeschlossen ist, in den gestrichelt umrahmten Schritten erfolgt, die zu dem Flußdiagramm nach Fig. 6A hinzugefügt wurden (Fig. 14A (4) und (5)). Das dritte unterschiedliche Merkmal ist, daß ein strichpunktiert gezeichneter Flußdiagrammteil zwischen die Schritte S1 und S21 eingefügt ist (Fig. 14A (2)).

Wie anhand des Flußdiagramms nach Fig. 6A vollständig beschrieben, wird zunächst der Vorgang betrachtet, bis die Übertragungsbit-Hinweisadresse BP den Wert 8 erreicht. Bis zu dem Zeitpunkt, wo BP = 8 erreicht ist, ist der auf den Schritt S100 folgende Schritt S21, und die danach folgenden Schritte sind genau dieselben wie bei der normalen übertragung, die zuvor unter Bezug-

130021/0782

nähme auf Fig. 6A erläutert wurde. Wenn in dem anschließenden Zyklus im Schritt SlOO geprüft wird, ob der Wert der übertragungsbit-Hinweisadresse BP zwischen 9 und 12 liegt, so ergibt die überprüfung das Ergebnis JA und das Programm schreitet zum Schritt S101 fort. In den Schritten S101 bis S103 wird die Information des zweiten Unterbits des neunten Zyklus ausgelessen, und das Ergebnis wird in dem zweiten Bereich RB2 des Empfangspuffers gespeichert. Im Schritt S104 wird geprüft, ob ein Empfangssignal verfügbar ist. Da die Taktsteuerung dieses Vorganges bis zu dem oben erläuterten Schritt S101 die Taktsteuerung zum Empfang des Antwortsignals ist, kann der Schritt S104 so gewählt sein, daß es sich um einen Schritt zur Prüfung, ob ein Antwortsignal empfangen wird, handelt. Wenn also im zweiter Unterbit ein Empfangssignal verfügbar ist, bedeutet dies, daß ein Antwortsignal empfangen wurde. Wenn aber kein Empfangssignrl verfügbar ist, wird angezeigt, daß kein Antwortsignal verfügbai ist, und im folgenden Schritt S105 wird das Antwort-Kennzeichen, das zuvor vorsorglich im Schritt S2Oa auf logisch 1 gesetzt wurde oder im Schritt S124, der im folgenden beschrieben wird, auf 1 gesetzt wurde, zurückgesetzt. Danach werden in den Schritten S104 bis S108 die Daten im dritten Unterbit ausgelesen, und in den Schritten S109 bis S111 werden die Daten im vierten Unterbit ausgelesen und im Empfangspuffer gespeichert. Nachdem die Daten bis zu dem vierten Unterbit ausgelesen sind, wird im Schritt S112 geprüft,ob der in dem Empfangspuffer gespeicherte Inhalt den Wert "0111" hat. Wenn diese Prüfung das Ergebnis JA ergibt, geht das Programm zum Schritt S113 weiter, wenn jedoch das Ergebnis NEIN ist, so geht das Programm zum Schritt S114 weiter, woraufhin der durch die Übertragungsbit-Hinweisadresse bezeichnete Antwortdaten-Speicherbereich auf logisch 1 bzw. 0 gebracht wird. Danach wird im Schritt S115 eine weitere 1 zu der Übertragungsbit-Hinweisadresse BP hinzuaddiert. Dann wird im Schritt S116 geprüft, ob BP gleich 13 ist. Der Schritt S116 hat die Aufgabe, festzustellen, ob der Antwortdaten-Empfangszyklus vollständig abgeschlossen ist. Bis BP gleich 13 ist, kehrt also das Programm zu dem Schritt S3 zurück, und derselbe

130021/0782

Ablauf wird für die folgenden Zyklen wiederholt. Wenn BP = 13 erreicht ist, geht das Programm vom Schritt S116 zum Schritt S117 über. Im Schritt S117 wird geprüft, ob das Antwort-Kennzeichen auf logisch 1 gesetzt ist. Wenn und falls die Antwortdaten (die Betätigungs-Bestätigungsdaten), welche vier Bits umfassen, normal empfangen wurden, geht das Programm nicht zu dem Schritt S1O5, und das Antwort-Kennzeichen bleibt auf logisch 1 gesetzt. Polglich geht das Programm zum Schritt S118 weiter. Im Schritt S118 wird der Inhalt des N-Zählers auf η gesetzt. Der Grund hierfür ist, daß, da die Antwortdaten normal empfangen wurden, es nicht erforderlich ist, weitere Daten zu übertragen. Im folgenden Schritt S119 wird geprüft, ob der Inhalt in dem Übertragungsdaten-Speicherbereich "1111" ist. Wenn diese Prüfung JA ergibt, so wird im Schritt S120 der Bestätigungsausgang auf EIN geschaltet, während bei dem Ergebnis NEIN der Bestätigungsausgang im Schritt S121 auf AUS geschaltet wird. Danach wird im Schritt S122 eine 1 zu dem N-Zähler hinzuaddiert. Dann wird im Schritt S123 geprüft, ob der Inhalt des N-Zählers größer als η ist. Da das Programm die Schritte S118 und S122 durchlaufen hat, ist der Inhalt des N-Zählers (n+1). Entsprechend folgt auf den Schritt S123 der Schritt S125. Im Schritt S125 wird geprüft, ob das EIN-Signal übertragen wurde, und wenn dies zutrifft, so wird im Schritt S126 das EIN-Taster-Kennzeichen zurückgesetzt, während ansonsten im Schritt S127 das AUS-Taster-Kennzeichen zurückgesetzt wird. Diese Schritte entsprechen den Schritten S52, S53, S54 und S55 in Fig. 6A. Danach wird im Schritt S128 auch das Übertragungsvorgang-Kennzeichen rückgesetzt, und die übertragung ist abgeschlossen.

Wenn und falls keine Antwortdaten zur Zeit des Empfangs des Antwortsignals empfangen sind, wird im Schritt S1O5 das Antwort-Kennzeichen auf Null rückgesetzt. Zu diesem Zeitpunkt geht dann das Programm vom Schritt S117 zum Schritt S122 weiter. Im Schritt S122 wird dem Inhalt des N-Zählers eine 1 hinzuaddiert. Im Schritt S123 wird geprüft, ob der Inhalt des N-Zählers größer als η ist. Wenn und falls der Empfang der Antwortdaten nicht

130021/0782

n-mal erfolgte, d.h. wenn nicht die Übertragungsdaten n-mal übertragen wurden, ist der Inhalt des N-Zählers kleiner als n, und dann geht das Programm vom Schritt S123 zum Schritt S124. In diesem Schritt S124 wird die Übertragungsbit-Hinweisadresse BP gelöscht. Im folgenden Schritt S124a wird das Antwort-Kennzeichen auf logisch 1 gesetzt. Dann kehrt das Programm zu dem Schritt S3 zurück, und es wird erneut die Programmfolge für eine normale Übertragung wiederholt. Wenn nicht die Antwortdaten empfangen werden, während die normale Übertragung jedesmal wiederholt wird, wird schließlich die Übertragung η-mal wiederholt, wie aus dem Flußdiagramm aus Fig. Ί4Α ersichtlich ist. Bei fehlendem Empfang von Antwortdaten geht das Programm vom Schritt S123 zum Schritt S125 weiter, auch wenn die Übertragung η-mal wiederholt wurde. Das Programm läuft dann durch Schritt S126 oder Schritt S127, und das Übertragungs-Kennzeichen wird rückgesetzt. Insbesondere wird bei Abwesenheit des Antwortsignals, selbst nach n-facher Wiederholung der Übertragung, im Schritt S126 oder S127 die im voraus erfolgte EIN- oder AUS-Taster-rEingabe rückgesetzt, was zu dem Zustand einer abgeschlossenen Übertragung führt.

Fig. 14B ist ein Flußdiagramm des Empfängers entsprechend dem Flußdiagramm des Senders nach Fig. 14A. Insbesondere zeigt Fig. 14B ein Flußdiagramm, das imstande ist, die Antwortdaten, also die Empfangsbestätigungsdaten, zu dem Sender zurückzuführen, wenn die übertragenen Daten empfangen werden. Der grundlegende Teil des Flußdiagramms des Empfängers ist in Fig. 6B dargestellt, und nur die von einer strichpunktierten Linie umgebenen Schritte in Fig. 14B betreffen das Flußdiagramm nach Fig. 16B. Um das Flußdiagramm nach Fig. 14b zu verwirklichen, wird der Arbeitsspeicher ferner mit einem 4-Bit-Antwortdaten-Speicherbereich versehen.

Die Ausführungsform nach Fig. 14B vermag den Übertragungsbetrieb des Senders zu den Taktzeitpunkten 9 bis 12 zu erreichen, welche durch die Übertragungsbit-Hinweisadresse BP angezeigt werden, und zwar während des Antwortdaten-Sendezyklus. Insbesondere

130021/0782

werden nach Beginn des Empfangsbetriebs im Schritt S63 zunächst alle Übertragungsausgänge im Schritt S63a auf niedrigen Pegel gesetzt. Im Schritt S63b wird geprüft, ob der Inhalt der Übertragungsbit-Hinweisadresse BP zwischen 9 und 12 liegt, mit anderen Worten, innerhalb des Antwortdaten-Übertragungszeitfensters. Da sich das System im Empfangszustand befindet, sofern der Inhalt der Übertragungsbit-Hinweisadresse kleiner als 8 ist, geht das Programm natürlich zum Schritt S64 weiter, und folglich wird der im Zusammenhang mit Pig. 6B erläuterte grundlegende Empfangsvorgang erreicht. Wenn der Inhalt der Übertragungsbit-Hinweisadresse BP 9 wird, wenn also der Antwortzyklus beginnt, geht das Programm vom Schritt S63b zum Schritt S63c weiter. In diesem Schritt S63c wird eine Zeitspanne abgewartet, bis die erste Bitperiode vollständig ist, woraufhin im Schritt S63b das Übertragungsausgangssignal des zweiten Unterbits auf hohen Pegel gesetzt wird. Der hohe Pegel des zweiten Unterbits bedeutet ein Besetztsignal. Im Schritt S63e wird eine Zeitspanne abgewartet, bis die zweite Unerbit-Periode abgeschlossen ist, woraufhin im Schritt S63f geprüft wird, ob eine logische 1 in dem Antwortdaten-Speicherbereich gespeichert wurde, der durch die Übertragungsbit-Hinweisadresse BP angezeigt wird. Wenn eine logische 1 in dem Antwortdaten-Speicherbereich gespeichert ist, so wird im Schritt S63g das Übertragungsausgangssignal auf hohen Pegel gesetzt. Wenn und falls eine Null gespeichert wurde, so wird das Übertragungsausgangssignal im Schratt S63h auf niedrigen Pegel gebracht. Insbesondere wird in den Schritten S63f, S63h und S63g geprüft, ob das dritte und das vierte Ausgangssignal auf hohen Pegel oder niedrigen Pegel gesetzt werden, abhängig davon, ob die zu übertragenden Daten digital 1 oder O sind. Wenn im Falle des gezeigten Beispiels die Antwortdaten eines Bits logisch 1 sind, so ist der UnterbitrCode "0111", und wenn die Antwortdaten eines Bits logisch 0 sind, so ist der Unterbit-Code "0100". Danach wird im Schritt S63i geprüft, ob der Inhalt der Übertragungsbit-Hinweisadresse BP 12 ist. Bis der Inhatl dieser Hinweisadresse 12 wird, wiederholt das Programm die oben beschriebenen Programmvorgänge, indem der Schritt

130021/0782

S63j durchlaufen wird, um zu der Hinweisadresse BP eine 1 hinzuzuaddieren. Wenn und falls der Inhalt der Hinweisadresse BP 12 wird, so wird im Schritt S63k der Inhalt dieser Hinweisadresse gelöscht. Wenn ein ausgangsseitiges Relais eingeschaltet werden soll, so werden im Schritt S87a die Daten "1111" in dem Antwortdaten-Speicherbereich des Arbeitsspeichers gespeichert, und wenn das ausgangsseitige Relais ausgeschaltet wird, so werden im Schritt S88a die Daten "OOOO" in dem Antwortdaten-Speicherbereich des Arbeitsspeichers gespeichert.

Fig. 14C zeigt eine Abwandlung des in Fig. 14A (5) gezeigten Flußdiagramms. Bei den in Fig. 14A gezeigten Schritten S119 und S120 oder S121 wird das Bestätigungs-Ausgangssignal in Abhängigkeit von den Antwortdaten auf EIN oder AUS gesetzt. Dabei wird auf EIN oder AUS erkannt, je nachdem, ob der in dem Antwortdaten-Speicher bereich gespeicherte Inhalt den Wert "1111" hat oder nicht. Wenn jedoch dem das Antwortsignal bildenden Bit ein Störsignal überlagert ist, kann ein Fehler insofern auftreten, als der ursprünglich * zu übertragende Datenwert "0" als Datenwert "1" erkannt wird. Es soll nun ein Fall betrachtet werden, wo die Antwortdaten aus vier Bits bestehen, und es soll angenommen werden, daß bei einem Bestätigungs-Ausgangssignal EIN alle vier Bits den Wert 1 haben, während das Bestätigungs-Ausgangssignal AUS an allen vier Bits den Wert Null hat. Der Wert 1 oder 0 jedes Bits wird durch die vier Bits bestimmt, die jedes Bit bilden. Wenn also z.B. der Unterbit-Code "0111" lautet, so wird dieses Bit als "1" erkannt, während ein Unterbit-Code "0100" als "0" erkannt wird. Wenn und falls ein Störsignal dem dritten und vierten Unterbit überlagert wird, während der Unterbit-Code "0100" übertragen wird, so daß die Daten "0111" empfangen werden, so werden die entsprechenden Bits in dem Antwortdaten-Speicherbereich als "1" gespeichert, obwohl dieser Datenwert ursprünglich als "0" gespeichert wurde. Bei der Ausführungsform nach Fig. 14C wird auf den Eingabewert EIN erkannt, selbst wenn ein solcher Teilfehler auftritt, falls die in dem Antwortdaten-Speicherbereich gespeicherten Werte "1"

130021/0782

in der Mehrzahl sind, wohingegen auf AUS erkannt wird, wenn die Anzahl der in dem Antwortdaten-Speicherbereich gespeicherten Werte "1" in der Minderheit ist. Dieser Vorgang wird leicht verständlich, wenn die Schritte S119a und S119b betrachtet werden, die in Fig. 14C von einer strichpunktierten Linie umgeben sind.

Fig. 15A zeigt ein Beispiel eines Flußdiagramms des Senders bei einer weiteren Ausführungsform der Erfindung. Die Ausführungsform nach Fig. 15A ist so ausgelegt, daß die Häufigkeit der übertragung je nach Art der Tasten-Eingabegröße durch Betätigung eines Drucktasterschalters (170 in Fig. 2) verschieden ist. Die gezeigte Ausführungsform i.st ferner mit einem Taster-Eingabeschalter zur Mißbrauch-verhinderung ausgestattet, zusätzlich zu den Eingabetasten EIN und AUS. Es soll nun angenommen werden, daß bei der Taster-Eingabe EIN und AUS die Übertragung n1-mal wiederholt wird, während bei dem Mißbrauchverhinderungs-Taster die Übertragung n2-mal wiederholt wird. Da üblicherweise erwünscht ist, daß die gesteuerte Einrichtung auf der Empfängerseite bei Betätigung des Mißbrauchverhinderungs-Tasters mit Sicherheit angesteuert wird, ist die Häufigkeit der übertragung bei einem Mißbrauchverhinderungs-Taster größer gewählt als die Wiederholungshäufigkeit bei den Eingabetastern EIN und AUS. Um den Flußdiagrammablauf nach Fig. 15A zu ermöglichen, enthält der Arbeitsspeicher ferner einen Wiederholungsanzahl-Zählerbereich (im folgenden als N-Zähler bezeichnet), der imstande ist, die Anzahl zu zählen, wie oft die übertragung erfolgte, und enthält ferner einen Mißbrauchverhinderungs-Taster-Kennzeichenbereich, zusätzlich zu den in Fig. 6C gezeigten Einrichtungen.

Die grundsätzliche Arbeitsweise des Flußdiagramms nach Fig. 15A beruht auf dem Taktdiagramm, das in Fig. 6A gezeigt ist. Um die Ausführungsform nach Fig. 15A zu verwirklichen, wird dem Diagramm nach Fig. 6A der strichpunktierte eingerahmte Teil hinzugefügt, oder er ersetzt einen Teil dieses Diagramms in Form einer Änderung. Es wird nun kurz ein Fall beschrieben, bei

130021/0782

dem eine normale übertragung erfolgt, wenn eine Tastereingabe durch irgendeine Taste erfolgt. Wie aus der detaillierten Beschreibung anhand von Fig. 6A deutlich wird, werden die Schritte S1, S2, S3 und S4 in der zuvor beschriebenen Weise ausgeführt. Im Schritt S2O1 wird geprüft, ob irgendein Taster-Kennzeichen den Wert 1 angenommen hat. Da im Anfangsstadium kein Tasten-Kennzeichen auf logisch 1 gesetzt ist, geht das Programm zum Schritt S2O2 weiter. Wenn und sobald ein Mißbrauchverhinderungs-Taster gedrückt ist, geht das Programm vom Schritt S202 zum Schritt S2O5 weiter, wodurch das Mißbrauchverhinderungs-Taster-Kennzeichen auf logisch 1 gesetzt wird; wenn der EIN-Taster gedrückt wurde, geht das Programm vom Schritt S2O3 zum Schritt S2O2, wodurch das EIN-Taster-Kennzeichen auf logisch 1 gesetzt wird; wenn aber der Taster AUS gedrückt wurde, geht das Programm vom Schritt S2O4 zum Schritt S2O7, wodurch das AUS-Taster-Kennzeichen auf logisch 1 gesetzt wird. Wenn im Schritt S2O5, S2O6 oder S2O7 irgendeines der Taster-Kennzeichen auf logisch 1 gesetzt ist, wird im Schritt S2O8 der Inhalt des N-Zählers gelöscht. Danach kehrt das Programm zum Schritt S3 zurück, und der darauffolgende Zyklus beginnt. In dem darauffolgenden Zyklus geht das Programm in gleicher Weise durch die Schritte S3 und S4, um in Schritt S201 einzutreten. Da in diesem Stadium irgendein Taster-Kennzeichen den Wert logisch 1 angenommen hat, geht das Programm vom Schritt S201 zum Schritt S11 weiter. Der Ablauf von Schritt S11 bis S16 wurde bereits im Zusammenhang mit Fig. 6A ausführlich erläutert. Hinter dem Schritt S16 sind die neuen Schritte S2O9 und S21O eingefügt. Diese Schritte haben die Aufgabe, die Steuerdaten in dem Steuerdaten-Speicherbereich zu speichern, und zwar auf der Grundlage der Eingabe mittels des Mißbrauchverhinderungs-Tasters. Danach erfolgt derselbe Ablauf wie im Normalbetrieb, der im Zusammenhang mit Fig. 6A beschrieben wurde. Um jedoch die übertragungsdaten wiederholt zu übertragen, sind verschiedene Schritte nach dem Schritt S52 verändert, fall=¹ die Übertragungsbit-Hinweisadresse BP den Wert 8 angenommen hat. Insbesondere wird, nachdem die Übertragung bis zu den Steuerdaten erfolgt ist, im Schritt S211 eine 1 zu dem Inhalt des N-Zählers

130021/0782

hinzuaddiert. In dem darauffolgenden Schritt S212 wird geprüft, ob die Mißbrauchverhinderungs-Steuerdaten übertragen werden. Wenn und falls diese Steuerdaten übertragen werden, wird im Schritt S 213 geprüft, ob der Inhalt des N-Zählers den Wert n2 hat. Wenn und falls die Übertragung nicht n2-mal erfolgte, geht das Programm zum Schritt S216 weiter, und die Übertragungsbit-Hinweisadresse BP wird gelöscht. Danach wird erneut der normale Übertragungsvorgang wiederholt. Wenn und falls die Steuerdaten n2-mal übertragen wurden, geht das Programm vom Schritt S213 zum Schritt S214 weiter. Im Schritt S214 wird das Mißbrauchsverhinderungs-Taster-Kennzeichen rückgesetzt, und danach wird im Schritt S56 das Übertragungsvorgang-Kennzeichen ebenfalls rückgesetzt. Wenn und falls die Mißbrauchsverhinderungs-Steuerdaten nicht übertragen werden, geht das Programm vom Schritt S212 zum Schritt S215 weiter, und es wird geprüft, ob der Inhalt in dem N-Zähler den Wert n1 hat. Wenn diese überprüfung das Ergebnis NEIN hat, geht das Programm weiter zum Schritt S216, und derselbe Übertragungsvorgang wird wiederholt. Nach n1-maliger Wiederholung dieses Übertragungsvorgangs geht das Programm vom Schritt S215 zum Schritt S53. Nach Prüfung im Schritt S53 wird das AUS- oder EIN-Taster-Kennzeichen im Schritt S54 bzw. S55 rückgesetzt, und im Schritt S56 wird auch das Übertragungsvorgang-Kennzeichen rückgesetzt. Es ist also deutlich, daß die übertragung der Übertragungsdaten mit einer vorbestimmten Häufigkeit erfolgen kann, in Abhängigkeit von der Art der Taster-Eingabegröße .

Fig. 15B zeigt ein Flußdiagramm für den Empfänger, das dem Flußdiagramm.des Senders nach Fig. 15A entspricht. Die strichpunktiert umrahmten Schritte gehören zu dem Flußdiagramm nach Fig. 6B (3). Fig. 15B enthält zusätzlich nur den Schritt S82a zur Prüfung, ob die empfangenen Steuerdaten Mißbrauchsverhinderungs-Daten sind oder nicht, sowie den Schritt S82b zum Setzen der Mißbrauchsverhinderungs-Ausgangssignalgröße auf EIN, in Abhängigkeit von der vorhergehenden Prüfung. Eine weitere Beschreibung des Diagramms nach Fig. 15B kann daher entfallen.

130021/0782

Fig. 16 zeigt eine Grafik der Signalformen eines Dreiphasen-Wechselstromes und ein Taktsignal bzw. Nulldurchgangssignäl, das synchron mit jedem Halbzyklus jeder Phase erzeugt wird. Wie in Fig. 16 gezeigt ist, soll angenommen werden, daß die R-Phase als Bezugsgröße verwendet wird, während die S-Phase eine Phasenverschiebung von 120° und die D-Phase eine Phasenverschiebung von 60° hat. Auf der Zeitachse ausgedrückt bedeuten diese Phasenverschiebungen 6,6 Millisekunden bzw. 3,3 Millisekunden, wenn die Frequenz des Wechselstroms 50 Hz beträgt. Bei einem Dreiphasen-Wechselstrom sind also oben genannten Phasenunterschiede vorhanden, und folglich kann die zuvor beschriebene Ausführungsform der Signalübertragungsanordnung ohne Abwandlung nicht in geeigneter Weise verwendet werden.

Fig. 17 zeigt ein Blockschaltbild einer Ausführungsform, die für den Betrieb an einem Dreiphasen-Wechselstromnetz geeignet ist. Die Ausführungsform nach Fig. 17 ist so ausgelegt, daß eine der drei Phasen als Bezugsgröße ausgewählt wird, und das Taktsignal bzw. Nulldurchgangssignal wird von der ausgewählten Phase abgeleitet, während eine Verzögerung entsprechend den genannten Phasendifferenzen gegenüber dem erhaltenen Taktsignal erfolgt, um die Taktsignale bzw. Nulldurchgangssignale für die übrigen zwei Phasen zu gewinnen, also in Form von Pseudo-Signalen. Unter Bezugnahme auf Fig. 17 wird nun diese Ausführungsform im einzelnen beschrieben. Z.B. wird die R-Phase der Dreiphasen-Wechselstromversorgung 500 über eine Vollweggleichrichterschaltung 310 gleichgerichtet. Eine Taktgeneratorschaltung 320 spricht auf das gleichgerichtete Ausgangssignal an, um ein Taktsignal zu liefern, das mit jedem Halbzyklus der R-Phase synchron ist. Um die Taktsignale für die übrigen zwei Phasen abzuleiten, also für die T-Phase und die S-Phase, und zwar auf der Grundlage des synchron mit der R-Phase abgeleiteten Taktsignals, wird das aus der Taktgeneratorschaltung 320 gewonnene Taktsignal an eine erste Verzögerungsschaltung 330 und eine zweite Verzögerungsschaltung 340 angelegt. Die erste Verzögerungsschaltung 330 ist so eingestellt, daß die Verzögerungszeit der Phasendifferenz von 60° entspricht,

130021/0732

während die zweite Verzögerungsschaltung 340 so eingestellt ist, daß die Verzögerungszeit der Phasendifferenz 120° entspricht. Im Ergebnis entspricht die Verzögerung der ersten Verzögerungsschaltung 330 dem Takt-Ausgangssignal, das ansprechend auf die T-Phase erzeugt würde, während die verzögerte Ausgangsgröße der zweiten Verzögerungsschaltung 340 einem Taktsignal entspricht, das von der S-Phase abgeleitet wird. Die drei so erhaltenen Taktsignale werden über einen Selektorschalter 370 zum Auswählen einer der Phasen R, S und T an den Senderteil 350 und an den Empfängerteil 360 angelegt. Durch geeignete Wahl mittels des Selektorschalters 370 wird also ein einer Phase entsprechendes Taktsignal als Bezugstaktsignal an den Senderteil 350 und an den Empfängerteil 360 angelegt. Wenn und falls das Bezugstaktsignal so erhalten wird, kann die zuvor beschriebene Übertragungsanordnung für einphasigen Wechselstrom in genau der gleichen Weise verwendet werden.

Fig. 18 zeigt ein Blockschaltbild mit Einzelheiten der Taktgeneratorschaltung und der Verzögerungsschaltung mit einem weiteren wesentlichen Teil der Ausführungsform nach Fig. 17. Zur Vereinfachung der Darstellung ist jedoch die zweite Verzögerungsschaltung 340 fortgelassen, denn ihr Aufbau und ihre Wirkungsweise entsprechen genau denjenigen bei der ersten Verzögerungsschaltung 330, mit Ausnahme der Verzögerungszeit. Fig. 19 zeigt als Grafik Signalzüge zur Erläuterung des Diagramms nach Fig. 18. Es wird nun auf Fig. 19 und Fig. 18 Bezug genommen, um Aufbau und Arbeitsweise der Ausführungsform nach Fig. 18 zu erläutern. Die Taktgeneratorschaltung 320 umfaßt Spannungsteilerwiderstände 321 und 322 sowie eine Spannungsdetektorschaltung 323. Die Spannungsdetektorschaltung 323 kann einen vorbestimmten Schwellwert V_mTI aufweisen, so daß bei einer niedrigeren

Iri

Eingangsspannung als dieser Schwellwert Vn₁T, ein Ausgangssignal erhalten wird. Eingangs- und Ausgangssignal der Taktgeneratorschaltung 320 sind in Fig. 19 als Kurve (1) und (2) gezeigt. Die erste Verzögerungsschaltung 330 umfaßt eine Kaskadenschaltung aus monostabilen Multivibratoren 331 und 332. Der erste

130021/0782

monostabile Mult!vibrator 331 spricht auf die Anstiegsflanke des Ausgangssignals (Kurve (2) in Fig. 18) der oben beschriebenen Spannungsdetektorschaltung 323 an, um einen Ausgangsimpuls zu liefern, dessen Pulsbreite eine Dauer hat, die in diesem Fall der Phasendifferenz 60° entspricht. Der zweite monostabile Multivibrator 332 spricht auf das ansteigende Ausgangssignal des monostabilen Multivibrators 331 an, um einen Ausgangsimpuls mit einer sehr geringen Pulsbreite zu liefern. Die Ausgangssignale des monostabilen Multivibrators 331 und des monostabilen Multivibrators sind in Fig. 19 als Kurve (3) bzw. (4) gezeigt. Im Errgebnis ist ersichtlich, daß das Ausgangssignal der Verzögerungsschaltung 330 ein verzögertes Taktsignal ist, das die Phasendifferenz 60 gegenüber dem Taktsignal aufweist, das von der Taktgeneratorschaltung erzeugt wird. Bei der zweiten Verzögerungsschaltung 340 ist die Pulsbreite des ersten monostabilen Multivibrators entsprechend einer Phasendifferenz von 120° gewählt, wie leicht verständlich ist. Zwar werden bei der Ausführungsform nach Fig. 18 monostabile Multivibratoren als Verzögerungselemente verwendet, es können auch Zählerschaltungen verwendet werden, um die Impulse digital zu verarbeiten, oder es können CR-Zeitkonstanten-Schaltungen verwendet werden.

Fig. 20 zeigt ein Blockschaltbild einer weiteren Ausführungsform für den Betrieb an einem Dreiphasen-Wechselstromnetz. Diese Ausführungsform ist imstande, seitens des Empfängers eine Umsetzung der Phaseneinstellung vorzunehmen. Da der Sender vor der übertragung dem Empfänger ein Synchronisationssignal sendet, das mit einer geeigneten Phase synchron ist, kann der Empfänger dieses Synchronisationssignal empfangen. Zwar erfährt das empfangene Signal Veränderungen aufgrund einer Abweichung der Nulldurchgangslage seitens des Empfängers, diese Phasenabweichung zwischen Sender und Empfänger und die Signaländerung stehen jedoch in einer gewissen Korrelation. Bei der Ausführungsform nach Fig. 20 wird diese vorbestimmte Korrelation direkt ausgenutzt, um zu einem Schaltungsaufbau zu gelangen. Unter Bezugnahme auf die Fig. 20 und 21 wird nun die Arbeitsweise bei dieser Ausführungsform beschrieben.

130021/0782

Bei dieser Ausführungsform wird vorausgesetzt, daß der Empfänger imstande ist, die Daten eines vorbestimmten Formats zu übertragen, die als Synchronisationssignal des Systems definiert sind. Bei dem Ausführungsbeispiel nach Fig. 21 wird ein Synchronisationssignal des Formats "010" verwendet und übertragen. Der Empfänger kann daher dieses Synchronisationssignal mit dem Code empfangen, mit dem es von dem Sender übertragen wurde. Wenn ein Trägerschwingungssignal in irgendeinem Unterbit zwischen den Nulldurchgangssignalen empfangen wird, wird festgestellt, daß ein Synchronisationssignal übertragen wurde. Dann werden zum Zeitpunkt des nächsten Nulldurchgangs (Ts, Tt, Tr in Fig. 21) die Impulse des erfaßten Synchronisationssignals gewonnen. Gleichzeitig wird zu diesem Zeitpunkt das Vorhandensein oder Fehlen: der Trägerschwingung an den jeweiligen Unterbits in einer 3-Bit-Einrastschaltung 370 eingerastet. Da die empfangen Synchronisationssignale verändert sind gegenüber den Synchronisationssignalen, wie sie als Codeformat übertragen wurden, und zwar in Abhängigkeit von der Phasendifferenz zwischen Sender und Empfänger, wird der Phaseneinstell-Selektorschalter 380 ansprechend auf die Signale Q1, Q2 und Q3 der Einrastschaltung 370 eingestellt. Da das Codeformat des vom Sender übertragenen 'Synchronisationssignals bei diesem Ausführungsbeispiel "010" ist, empfängt der Empfänger das Synchronisationssignal als "010" bei der R-Phasc, als "100" bei der T-Phase und als "001" bei der R-Phase. Der so empfangene Bitcode wird in die Einrastschaltung 370 in die zuvor beschriebene Weise eingerastet. Wenn die in dieser Einrastschaltung 370 eingerasteten Daten "010" sind, wird der Selektorschalter 38Oa eingeschaltet, wenn die dort eingerasteten Daten "100" sind, wird der Selektorschalter 38Oc eingeschaltet, und wenn die dort eingerasteten Daten "001" sind, wird der Selektorschalter 38Ob durchgeschaltet. Daraus ergibt sich, daß das verzögerte Nulldurchgangs-signal auf der Empfängerseite mit demjenigen auf der Senderseite zusammenfällt. Nach dem so erfolgten Phasenabgleich kann die zuvor beschriebene Ausführungsform von Sendern und Empfängern an einem Dreiphasen-Wechselstromnetz betrieben werden.

130021/0782

Fig. 22A zeigt ein Blockschaltbild des Senderaufbaus, mit dem die zuvor erläuterten Flußdiagramme verwirklicht werden. Der Sender umfaßt im wesentlichen einen Taster-Eingabeteil, einen Datenaufbereitungsteil/ einen Übertragungssteuerteil und einen Fehlerdetektionsteil. Beim Drücken des Tasterschalters EIN oder AUS im Taster-Eingabeteil werden die Steuerdaten EIN oder AUS eingerastet und die übertragungsstartdaten werden erzeugt, welche die Übertragungsschaltung freigeben. Wenn der Taster niedergedrückt wird, wird das Taster-Eingabesignal in die Taster-Eingabe-Einrastschaltung 610 eingerastet. Diese Schaltung 610 umfaßt ein Flipflop 611 zur Bildung des zuvor bereits erwähnten EIN-Taster-Kennzeichen-Speicherbereichs und ein Flipflop 612 zur Bildung des AUS-Taster-Kennzeichen-Speicherbereichs, Diese Flipflops werden ansprechend auf einen später erläuterten Impuls ENDE rückgesetzt. Wenn Flipflop 611 oder 612 gesetzt ist, werden die zu diesem Zeitpunkt vorhandenen Daten der die niedrigste Wertigkeit aufweisenden Ziffern der Steuerdaten des Übertragungssignals aufgeprägt, wodurch Steuerdaten "0001" aufbereitet werden, wenn die Steuerung EIN lautet, und Steuerdaten "0000" aufbereitet werden, wenn der Befehl AUS lautet. Diese Beziehung wird durch Verbindung des Ausgangs des Flipflops 611 mit der niedrigsten Bitposition p_Q des 9-Bit-Schieberegisters 630 verwirklicht, das später erläutert wird. Die Generatorschaltung 620 zur Erzeugung der Übertragungsstartdaten kann diese Daten erzeugen, wenn alle Übertragungsstartbedingungen erfüllt sind. Wie zuvor unter Bezugnahme auf das Flußdiagramm erläutert wurde, sind diese Bedingungen:

1. Vorhandensein eines Taster-Eingabebefehls EIN oder AUS;

2. es wird kein Besetztsignal festgestellt;

3. fortdauernd wird P mal kein Besetztsignal festgestellt (Abwarten von P-Zyklen, vgl. Fig. 9); und

4. keine Ermittlung des Besetztsignals während der Zyklusperiode des zugeordneten Kanalcodes (siehe Flußdiagramm Fig. 11).

130021/0782

Wenn diese Bedingungen erfüllt sind, werden die Übertragungsstartdaten zum ersten Mal geliefert. Um festzustellen, ob diese vier Bedingungen erfüllt sind, ist eine AND-Schaltung 621 so angeordnet, daß sie das Ausgangssignal der Taster-Eingabe-Einrastschaltung 610, das invertierte Ausgangssignal des Besetztsignal-Detektors, das Ausgangssignal des Schaltungsteils 640 zum Abwarten von P-Zyklen und das Ausgangssignal des Abwarteteils 650 zum Abwarten einer Zyklusperiode entsprechend dem Kanalcode empfängt. Wenn diese vier Bedingungen erfüllt sind, wird die AND-Schaltung 621 durchgeschaltet, und das Übertragungsfreigabesignal mit hohem Pegel wird erzeugt. Um dieses Freigabesignal für eine zugeordnete Bitperiode zu erzeugen, ist ein D-Flipflop 622 vorgesehen. Wie in Fig. 23 als Kurve (2) gezeigt ist, ist das an den Takteingang des D-Flipflops 622 angelegte Signal φ ein Taktimpuls geringer Breite, der mit dem Nulldurchgang-Eingangssignal synchron ist. Der Ausgang Q des D-Flipflops 622 und der Ausgang der AND-Schaltung 621 sind an eine AND-Schaltung 623 angelegt. Im Ergebnis werden die Übertragungsstartdaten nur während einer Bitperiode geliefert.

Der Datenaufbereitungsteil ist geeignet, den durch den Kanaleinstellschalter eingestellten Kanalcode und die Steuerdaten EIN/AUS ansprechend auf die Einspeisung der Übertragungsstartdaten parallel/seriell umzusetzen und das umgesetzte Ausgangssignal dem Übertragungssteuerteil zuzuführen. Wenn die Übertragungsstartdaten erzeugt werden, werden diese, um einen Zyklus abzuwarten, nachdem sie von dem Übertragungssteuerteil geliefert wurden, zunächst an das D-Flipflop 661 angelegt, das in dem Übertragungsbitzähler 660 enthalten ist, wodurch eine Verzögerung um eine Zyklusperiode erfolgt. Danach wird ein RS-Einrastelement 662 gesetzt. Der gesetzte Ausgang ist an einen Eingang einer AND-Schaltung 663 angelegt. Der andere Eingang dieser AND-Schaltung 663 ist so geschaltet, daß er den Takt 0 empfängt. Im Ergebnis ist das Ausgangssignal der AND-

130021/0782

Schaltung 663 an ein Schieberegister 630 angelegt, das die Impulse synchron mit dem Takt (Z> verschiebt. Das Schieberegister 630 umfaßt ein 9-Bit-Datenspeicherfeld. Dieses Schieberegister 630 empfängt die Kanaldaten und die Steuerdaten und spricht auf die erwähnten Verschiebungsimpulse an, um die Daten seriell zu erzeugen. Dieses Schiebergister wird ferner durch eine 4-Bit-Zähler 664 durchgezählt. Wenn der achte Puls gezählt ist und der neunte zur Zählung ansteht, wird das decodierte Zählerausgangssignal ansprechend auf den neunten Verschiebungsimpuls an die RS-Einrastschaltung 662 und an das Schieberegister 630 zur Rücksetzung desselben angelegt. Das ansprechend auf den neunten Verschiebungsimpuls decodierte Zählerausgangssignal wird ferner an den Rücksetzeingang der Taster-Eingabe-Einrastschaltung als Impuls ENDE angelegt. Bei dem beschriebenen Übertragungsbitzähler 660 werden das eingerastete Ausgangssignal der RS-Einrastschaltung 662 und die Übertragungsstartdaten aus der Generatorschaltung 620 an eine OR-Schaltung 665 angelegt. Das Ausgangssignal dieser OR-Schaltung 665 wird als Übertragungsfreigabesignal entnommen. Das übertragungsfreigabesignal wird logisch summiert mit den übertragungsstartdaten und dem Ausgangssignal der RS-Einrastschaltung, so daß das Übertragungsfreigabesignal während einer Zeitspanne von der Vorderflanke der Übertragungsstartdaten bis zu dem oben erläuterten ENDE-Impuls hohen Pegel annimmt.

Der Übertragungssteuerteil setzt nun das Signal aus dem Datenaufbereitungsteil in ein vorbestimmtes Signalformat um, um auf diese Weise das gewünschte Übertragungsausgangssignal zu erzeugen. Der Fehlerdetektorteil dient dazu, das Empfangssignal zu überprüfen. Der Empfangsteil 670 empfängt stets zunächst das Signal aus der Übertragungsleitung. Im Ergebnis wird überwacht, ob ein anderer Sender gerade eine Übertragung vornimmt, und es werden die eigenen Übertragungsdaten darauf-

130021/0782

" ⁶⁷ " 3Q41134

hin überprüft, ob sie durch Störsignale od. dgl. beeinflußt werden. Das am Eingangsanschluß abgenommene empfangene Eingangssignal wird an einen Zähler 671 angelegt. Dieser Zähler 671 arbeitet gemäß dem anhand von Fig. 6B erläuterten Unterprogramm zum Auslesen des Empfangssignals. Erst wird der Zähler 671 ansprechend auf einen Taktimpuls (5) in Fig. 23 zurückgesetzt, und der Zählwert wird in die nächste Stufe des Schieberegisters überführt, und zwar mit der Taktsteuerung (4) in Fig. 23. Wenn und falls die vom Zähler 671 gezählte Zahl während der Zeitspanne zwischen der Rücksetzung und dem Einlesetakt größer als eine vorbestimmte Zahl ist, so wird festgestellt, daß die Unterbitdaten den Wert "eins" haben, und die Daten werden in die nächste Stufe des Schieberegisters eingelesen. Dieser Vorgang erfolgtviermal während eines Zyklus des Nulldurchgangsignals. Daraus folgt, daß die Daten des zweiten, dritten und vierten Unterbits in dem Schieberegister 672 gespeichert werden. Es muß darauf hingewiesen werden, daß bei der Ausführungsform nach Fig. 22A die Bestimmung des ersten Unterbits entfällt. Daher wird das zweite Unterbit das Q3-Ausgangssignal des Schieberegisters 672, so daß das Q3-Ausgangssignal erhalten wird, wodurch angegeben wird, ob das Signal auf der Übertragungsleitung vorhanden ist. Gleichzeitig liefert der Q1-Ausgang des Schieberegisters 672 stets die Daten des unmittelbar vorausgehenden Unterbits. Folglich wird geprüft, ob die Übertragungsdaten richtig übertragen wurden, durch Vergleich der oben erläuterten Unterbitdaten mit dem Ausgangssignal des Übertragungssteuerteils. Wenn diese unterschiedlich sind, wird ein übertragungsfehler-Signal gewonnen. Der Vergleich erfolgt durch den Unterbit-Datenvergleicherteil 680.

Es wird nun kurz die Arbeitsweise beim Auftreten eines Fehlers erläutert. Zunächst wird ein Fall betrachtet werden, bei dem ein anderer Sender während einer Taster-Eingabe eine

130021/0782

übertragung durchführt. Da das Übertragungsvorgang-Signal, also das Besetztsignal, an den Eingang der AND-Schaltung 621 angelegt ist, welche in der Generatorschaltung 620 des Taster-Eingabeteils enthalten ist, hochpeglig ist, ist diese AND-Schaltung 621 gesperrt, und folglich werden keine Übertragungsstartdaten erhalten. Der P-Zähler 641 des p-Zyklen-Abwarteteils 640 wurde ansprechend auf das Besetzsignal rückgesetzt. Wenn und falls ein Besetztsignal auf niedrigen Pegel gelangt, wird die Rücksetzung des P-Zählers 641 aufgehoben, wodurch dieser Zähler freigegeben wird. Wenn die Zählrate den Wert φ annimmt, wird ein hochpegliges Ausgangssignal vom P-Zähler 641 an die AND-Schaltung 621 angelegt. Nach Entnahme des hochpegeligen Ausgangssignals aus dem P-Zähler 641 wird der ZählVorgang angehalten. Im Ergebnis ergibt sich, daß die Übertragungsstartdaten mit einer Verzögerung von p-Zyklen erhalten werden. Wenn die Leitung erneut in einen Besetztzustand gelangt, wird der P-Zähler 641 erneut rückgesetzt, und der oben beschriebene Vorgang wird wiederholt.

Es soll nun ein Fall betrachtet werden, daß ein übertragungsfehler auftritt. Da der Sender bei dieser Ausführungsform stets das Signal auf der Übertragungsleitung überwacht, wird ein Fehlerimpuls erzeugt, wenn ein Signal empfangen wird, das von den eigenen Übertragungsdaten verschieden ist. Diese Ermittlung erfolgt für jedes ünterbit. Wenn ein Fehlerimpuls erzeugt wird, wird der P-Zähler 641 rückgesetzt, und gleichzeitig wird eine Fehler-Einrastschaltung 652 rückgesetzt, ebenso wie der Übertragungsbit-Zählerteil 660, so daß die Übertragung angehalten wird. Danach beginnt der P-Zähler 641 mit dem ZählVorgang bis zu P. Ein Takt wird dann ansprechend auf das Erreichen dieses Zählwertes P erzeugt und an den Abwärtszähler 651 angelegt. Der Abwärtszähler 651 spricht auf den Fehlerimpuls an, um die Kanalcodedaten vorzusetzen. Nachdem eine Zählrate erreicht ist, welche dem Kanalcode entspricht,

130021/0782

wird das Ausgangssignal null des Abwärtszählers 651 hochpegelig und an den Eingang der AND-Schaltung 621 angelegt, die in der Generatorschaltung zur Erzeugung der Ubertragungsstartdaten enthalten ist. Beim Abschluß der übertragung wird die Fehler-Einrastschaltung 652 ansprechend auf das Signal ENDE rückgesetzt, wodurch der Sender in einen Normalzustand zurückgeführt wird.

Fig. 22B zeigt ein Schaltbild zur Verwirklichung des Flußdiagramms bei dem zuvor beschriebenen Empfänger. Das empfangene Eingangssignal wird nach dem Kriterium erfaßt, ob mehr als eine vorbestimmte Anzahl von Impulsen gezählt wurde oder nicht, wie dies im Zähler 671 des Senders geschieht. Das erfaßte Signal wird in ein 4-Bit-Schieberegister 720 eingeschrieben, wenn der Takt (4) in Fig. 23 erscheint, und wird in parallele Daten zu vier ünterbits umgesetzt. Die parallelen Ausgangsgrößen QO, Q1, Q2 und Q3 des Schieberegisters 720 werden an eine AND-Schaltung 731 angelegt, um den Datenwert "1" festzustellen, und an eine AND-Schaltung 732 angelegt, um die Übertragungsstartdaten zu ermitteln. Wenn und falls die Ubertragungsstartdaten ermittelt werden und das Ausgangssignal der AND-Schaltung 731 hochpegelig wird, so wird vom Q1-Ausgang einer D-Einrastschaltung 733 ein hochpegeliges Signal abgenommen. Dieses hochpegelige Signal bedeutet den Empfang einer Startmarke. Ansprechend auf das Empfangen dieser Startmarke wird ein in dem Übertragungsbitzähler 740 enthaltenes Flipflop 741 gesetzt, und Zähler 742 wird rückgesetzt. Ansprechend auf die ubertragungsstartdaten aus dem Übertragungsbitzähler 740 wird der Takt an ein 8-Bit-Schieberegister 750 angelegt. Wenn die 8-Bit-Daten angelegt werden, wird der Schiebevorgang des Schieberegisters 750 angehalten. Die in dem 8-Bit-Schieberegister 750 gespeicherten empfangenen Kanaldaten werden mit den Daten verglichen, die durch den Kanaleinstellschalter des Empfängers eingestellt sind, und zwar mittels einer Vergleicher-

130021/0782

schaltung 760. Um zu prüfen, ob die in dem Schieberegister 750 gespeicherten Steuerdaten den Befehl EIN oder AUS beinhalten, werden diese Steuerdaten an AND-Schaltungen 771 und 772 angelegt. Diese Schaltungen werden ansprechend auf Übereinstimmung an der Vergleicherschaltung 760 freigegeben. Der Ausgang der AND-Schaltung 771 ist an den Setzeingang des Flipflop 773 und der Ausgang der AND-Schaltung 772 an den Rücksetzeingang des Flipflop 773 angekoppelt. Folglich werden die EIN-bzw. AUS-Steuerdaten gewonnen, und das ausgangsseitige Relais wird ein- oder ausgeschaltet. Der Setzeingang IN des Flipflop 773 empfängt in der später beschriebenen Weise ein Steuersignal, das von dem Sender aufbereitet wird. Die Erzeugung des Steuersignals wird im einzelnen nachstehend unter Bezugnahme auf Fig. 24 erläutert.

Fig. 24 zeigt ein Schaltbild eines gegenüber der bisher beschriebenen Ausführungsform veränderten Empfängerteils. Das bisher beschriebene übertragungssystem ist geeignet zur übertragung des vorbestimmten Steuersignals durch Betätigung eines Drucktasterschalters auf der Senderseite, um eine auf der Empfängerseite gesteuerte Einrichtung ein- oder auszuschalten. Dabei ist nachteilig, daß diese Einrichtung auf der Empfängerseite nicht gesteuert werden kann, ohne über einen Sender zu verfügen. Es wäre dann erforderlich, sich zu einer Stelle zu begeben, wo der Sender angeschlossen ist, um diese Einrichtung ein- oder auszuschalten, oder aber die Einrichtung muß direkt unter Umgehung des Empfängers an das Wechselstromnetz angeschlossen werden. Bei der nun beschriebenen Ausführungsform ist es möglich, auf der Empfängerseite ein EIN-Steuersignal zu erzeugen, in dem ein an der gesteuerten Einrichtung vorgesehener Schalter betätigt wird, auch wenn aus dem Senderkein EIN-Steuersignal empfangen wird. Diese Ausführungsform ist so ausgelegt, daß durch Betätigung eines Steuerschalters

130021/0782

am Empfänger das gleiche Steuersignal erhalten wird, wie aus dem Empfänger, also ein Pseudo-Steuersignal, das dem Fall entspricht, wo ein durch den Sender übertragenes Steuersignal empfangen wird, um die zu steuernde Einrichtung anzusteuern. Das so gewonnene Signal wird an den Eingang IN der in Fig. 22B gezeigten Schaltung angelegt. Infolgedessen liefert auch dann der Empfänger das Steuersignal zum Steuern der Einrichtung. In Fig. 24 ist eine Schaltung zur Erzeugung eines Steuersignals durch Betätigung eine Steuerschalters dargestellt. Diese Schaltung ist an die Wechselstromversorgung 800 angeschlossen. Eine nicht dargestellte Empfängerschaltung gemäß Fig. 2 ist an die Wechselstromversorgung 800 angeschlossen. Insbesondere ist an diese Stromversorgung 800 eine Reihenschaltung eines Ausganges 821 mit einem EIN/AUS-Schalter 827 angeschlossen. Eine Last 810, die eine Reihenschaltung aus einer gesteuerten Einrichtung 811, z. B. ein Fernsehempfänger, eine Lampe od. dgl., und einem Steuerschalter 812 enthält, ist mit dem oben erwähnten Ausgang 821 verbunden. Die Verbindung der Last 810 mit dem Ausgang 821 wird durch eine Last-Detektorschaltung 820 festgestellt. Diese Schaltung 820 umfaßt eine Neonlampe 822, die als Spannungsaufnahmeelement dient und an die Verbindungsstelle (b) zwischen diesem Ausgang und dem EIN/AUS-Schalter angekoppelt ist. Die Neonlampe 822 ist mit einem Widerstand in Reihe geschaltet, und diese Reihenschaltung ist parallel zu dem EIN/AUS-Schalter 827 geschaltet. Der Verbindungspunkt (c) der Reihenschaltung ist über einen Widerstand 824 mit einer Gleichrichterschaltung 830 verbunden. Die Gleichrichterschaltung 830 umfaßt eine Diode 831 und eine Parallelschaltung aus einem Kondensator 832 und einem Widerstand 833, die in Reihe mit der Diode 831 geschaltet sind. Das gleichgerichtete Ausgangssignal der Gleichrichterschaltung 831 ist an eine Impulsformerschaltung 840 angelegt. Diese Impulsformerschaltung 840 enthält zwei in Reihe geschaltete Inverter

130021/0782

842, 843 und Widerstände 841 und 844. Das in Form gebrachte Ausgangssignal wird durch eine nachfolgende Differenzierstufe 850 differenziert, und das differenzierte Ausgangssignal wird an den Anschluß IN in Fig. 22B angelegt. Das Ausgangssignal an der Verbindung (e) zwischen der Diode 831 und der Reihenschaltung des Kondensators 832 mit dem Widerstand 833 bei der Gleichrichterschaltung 830 ist über die Diode 826 mit dem P-Anschluß verbunden. Der Eingang der Gleichrichterschaltung 830 ist über eine Diode 825 zur Wechselstromversorgung 800 hin überbrückt.

Fig. 25 zeigt als Grafik die Signalformen zur Erläuterung der Arbeitsweise der Ausführungsform nach Fig. 24, wobei die Signalformen (1) bis (6) jeweils die Signale zeigen, die an den Verbindungspunkten (§> bis (f) in Fig. 24 aufteten. Es wird zunächst zur Beschreibung der Ausführungsform nach Fig. 24 ein Fall betrachtet, wo keine Last 810 an den Ausgang 821 angelegt ist und keine Spannung am Widerstand 823 anliegt. Die Spannung lädt dann den Kondensator 832 auf. Das Ausgangssignal der Gleichrichterschaltung 830 ist dann null. Nun wird ein Fall betrachtet, wo eine Last 810 angeschlossen wird, und der Steuerschalter 812 geschlossen wird, wobei der Kontakt 827 geöffnet ist, sich also im ausgeschalteten Zustand befindet. Es wird dann eine Wechselspannung über den Widerstand 823 an die Neonlampe 822 angelegt. Diese Spannung wird über den Widerstand 824 an die Gleichrichterschaltung 830 angelegt. Daher wird der Kondensator 832 der Gleichrichterschaltung 830 aufgeladen, und die Spannung am Kondensator 832 nimmt zu. Wenn die Spannung an dem Kondensator einen vorbestimmten Wert überschreitet, wird die Impulsformerschaltung 840 wirksam. Insbesondere gelangt der Ausgang des Inverters 843, der zuvor auf niedrigem Pegel lag, auf hohen Pegel. Beim Annehmen des hohen Pegels liefert die Differenzierschaltung 850 einen Puls mit vorbestimmter Breite.

130021/0782

Dieser Puls wird an den Anschluß IN in Fig. 22B angelegt. Das Flipflop 773 in Fig. 22B spricht auf das Setzen dieses Impulses an, und das ausgangsseitige Relais wird angesteuert. Dieser Vorgang wird unter Bezugnahme auf die Signalformen nach Fig. 25 betrachtet. Wenn die Last 810 nicht an den Ausgang 821 angeschlossen ist, erscheint ein Signal A (3) in Fig. 25 am Widerstand 823. Wenn und falls die Last 810 an den Ausgang 821 angelegt ist, wird die Spannung während des positiven Halbzyklus gewonnen, und nicht während des negativen Halbzyklus. Damit die Spannung A des Signals (3) in Fig. 25 nicht an die Gleichrichterschaltung 830 angelegt wird, ist die Diode 825 vorgesehen und stellt eine überbrückung zur Spannungsquelle 800 her. Im Ergebnis wird die als Kurve (4) in Fig. 25 gezeigte Spannung an die Gleichrichterschaltung 830 angelegt. Das gleichgerichtete Ausgangssignal der Gleichrichterschaltung 830 ist in Fig. 25 als Kurve (5) gezeigt. Wie sich aus dieser Kurve ergibt, nimmt für jeden positiven Halbzyklus der Spannungspegel zu. Wie aus Kurve (6) in Fig. 25 ersichtlich ist, wird zur Zeit, wo das gleichgerichtete Ausgangssignal der Gleichrichterschaltung 830 einen vorbestimmten Spannungspegel überschreitet, das Ausgangssignal an der Verbindungsstelle (f) hochpegelig.

Die Last-Detektorschaltung 820 ermittelt also, ob die Last 810 durch Anlegen der Wechselspannung angeschlossen wurde, und daher entstehen keinerlei Schwierigkeiten, selbst wenn eine resistive Last wie eine Lampe od. dgl. an die Last angeschlossen wird. Da ein Spannungsaufnehmerelement wie eine Neonlampe 822 die gesteuerte Lasteinrichtung 811 überbrückt, liegt an der Last 810 eine Spannung an, die um den Spannungsabfall an der Neonlampe 822 vermindert ist. Wenn also die Last eine Leuchtstofflampe ist, so wird keine Glühlampe im eingeschalteten Zustand gehalten, so daß deren Lebensdauer nicht verkürzt wird. Ferner wird der Kondensator 832 nicht aufgeladen, da eine Spannung in Richtung auf die

21/0782

Neonlampe 822 zu über den Widerstand 823 (wird als Spannung in umgekehrter Richtung bezeichnet) aus der an den Widerstand 823 angelegten Spannung durch die Diode 825 überbrückt wird. Wenn der Kondensator 832 durch diese andersgerichtete Spannung aufgeladen wurde, so wird die Lastdetektorschaltui ig 820 nicht wirksam. Nach Schließen des EIN/AUS-Schalters 82" tritt ferner am Widerstand 823 keine Spannung zum Aufladen des Kondensators auf, da aber der Punkt P der Empfängerschaltung (Fig. 22B) mit dem Kondensator 832 über die Diode 826 verbunden ist, wird der Kondensator 832 mit Spannung versorgt, wenn der EIN/AUS-Schalter 827 geschlossen wird, d. h. der P-Punkt der Empfängerschaltung befindet sich auf hohem Pegel. Die Last-Detektorschaltung 820 wird also bei einer nochmaligen EIN/AüS-Steuerung durch den Sender nicht tätig, vielmehr wird sie allein dann wirksam, wenn die Last 810 angeschlossen wird.

Fig. 26 zeigt ein Schaltbild einer Abwandlung gegenüber Fig. 24. Fig. 27 zeigt als Grafik Signalzüge zur Erläuterung des Schaltbilds nach Fig. 26. Bei der Ausfuhrungsform nach Fig. 24 kann es geschehen, daß aufgrund von Lastschwankungen und SpannungsSchwankungen das Ausgangssignal der Gleichrichterschaltung 830 nicht die als Kurve (5) in Fig. 25 gezeigte Form annimmt, sondern in der Nähe des Schwellwertes schwankt, wie in Fig. 27 als Kurve (1) gezeigt ist. Im Ergebnis wird dieselbe Ausgangsspannung erhalten,wie wenn eine Last festgestellt wird, und dann kann eine Fehlfunktion auftreten. Daher sind bei der Ausführungsform nach Fig. 24 die Vergleicher 861 und 862 parallel geschaltet und mit der Gleichrichterschaltung 830 verbunden. Der Ausgang des Vergleichers 861 ist an eine Spannungsanstieg-Detektorschaltung 863 angeschlossen. Der Ausgang dieser Detektorschaltung 863 und der Ausgang des zweiten Vergleichers 862 sind an eine AND-Schaltung 864 angelegt. Wegen dieses beschriebenen Schal-

T30021/0782

tungsaufbaus wird aus der AND-Schaltung 864 nur dann ein Ausgangssignal gewonnen, das die Ermittlung einer Last feststellt, wenn das Ausgangssignal des Vergleichers 2 innerhalb einer vorbestimmten Zeitspanne nach Ermittlung durch den Vergleicher erhalten wird. Die Arbeitsweise dieser Ausführungsform ergibt sich leicht aus den Signalzügen in Fig. 27. Insbesondere ist der Schwellwert des Vergleichers 861 niedriger eingestellt als derjenige des Vergleichers 862, wie sich aus Kurve (3) in Fig. 27 ergibt. Der Vergleicher 861 liefert also ein hochpegliges Ausgangssignal früher als der Vergleicher 862, wie Kurve (4) in Fig. 27 zeigt. Der Vergleicher 862 liefert das hochpeglige Ausgangssignal später als der Vergleicher 861, wie Kurve (6) in Fig. 27 zeigt. Das Ausgangssignal des Vergleichers 862 und der Ausgangsimpuls einer vorbestimmten Pulsbreite der von der Impulsflanken-Detektorschaltung ansprechend auf das Ausgangssignal 861 erzeugt wird, werden durch die AND-Schaltung 864 logisch verknüpft. Das Ausgangssignal dieser AND-Schaltung 864 wird als Steuersignal verwendet und ist in Fig. 27 als Kurve (7) gezeigt.

Der bei der vorstehenden Beschreibung verwendete Begriff "Zyklus" ist als Halbzyklus der Netzwechselspannung zu verstehen. Natürlich kann auch ein ganzer Zyklus der Netzwechselspannung bei der Ausführung der Erfindung verwendet werden. Es kann also gemäß einer anderen Ausführungsform der Erfindung ein vollständiger Zyklus in wenigstens zwei Phasenabschnitte unterteilt werden, oder einem ganzen Zyklus wird nur ein Halbzyklus für die Datenübertragung verwendet und kann somit in wenigstens zwei Phasenabschnitte unterteilt werden. Der hier verwendete Begriff "Zyklus" umfaßt also sowohl den des Halbzyklus als auch den eines ganzen Zyklus der Netzwechselspannung.

130021/0782

Leerseite

Claims

PATENTANWALT DIPL.-PHYS. LUTZ H. PRÜFER ■ D-8OOO MÜNCHEN

FO 2-1730 P/HD/rod

Matsushita Electric Works, Ltd., Osaka / Japan

Datenübertragungsanordnung zur Datenübertragung über eine

Stromleitung

PATENTANSPRÜCHE

Datenübertragungsanordnung zur Datenübertragung unter Vorwendung einer Stromleitung, die an eine Stromversorgung zum Liefern eines Wechselstromes angekoppelt ist, zur übertragung von eine Mehrzahl von Bits aufweisenden Daten synchron mit den Zyklon des Wechselstromes, gekennzeichnet durch:

eine Mehrzahl von Sendern (100), die an die Stromleitung (400) angekoppelt sind,
und

eine Mehrzahl von Empfängern (200), die an die Stromleitung (400) angekoppelt sind,

wobei jeder Sender (100) enthält:

eine Synchronisationssignal-Generatoreinrichtung (110), die auf die Zyklen des Wechselstromes zur Erzeugung eines Synchronisationssignals synchron mit den Zyklen des Wechselstromes anspricht, eine Datengeneratoreinrichtung (140) zur Erzeugung von übertragenen Daten, welche Empfängeridentifizierungsinformation zum

PATENTANWALT DIPL.-PHYS. LUTZ H. PRÜFER · D-8000 MÜNCHEN ΘΟ . WILLROIDERSTR. 8 · TEL. (OBÖ) 040040

13O02T/0762

Identifizieren eines der Empfänger, welcher die übertragenen Daten empfangen soll, und Steuerinformation zur Darstellung der in diesem Empfänger erfolgenden Steuerung umfassen, eine Besetztzustandsinformation-Generatoreinrichtung zur Erzeugung von Information, welche den Zustand darstellt, in dem diese übertragenen Daten durch die Datengeneratoreinrichtung (140) übertragen werden,

wobei jeder Zyklus des Wechselstromes einen ersten Phasenabschnitt (ti), welcher der übertragung der Besetztzustandsinformation zugeordnet ist, und einen zweiten Phasenabschnitt (t2), welcher der übertragung der übertragenen Daten zugeordnet ist, umfaßt, eine auf die Synchronisationssignal-Generatoreinrichtung (110) des Senders (100), die Datengeneratoreinrichtung und die Besetztzustands-Generatoreinrichtung ansprechende Sendeeinrichtung zum Senden eines Hochfrequenz-Trägerschwingungssignals, welches die Besetztzustandsinformation darstellt, in dem ersten Phasenabschnitt (ti) jedes Zyklus des Wechselstromes und zum Senden eines Hochfrequenz-Trägerschwingungssignals, welches die übertragenen Daten darstellt, in dem zweiten Phasenabschnitt (t2) jedes Zyklus des Wechselstromes, eine Empfangseinrichtung (120, 130) zum Empfangen des Hochfrequenz-Trägerschwingungssignals, das durch die Sender (100) ausgesandt wird, und

eine Sendesperreinrichtung, die an die Empfangseinrichtung (120), 130) des Senders (100) und die Sendeeinrichtung desselben angekoppelt ist und auf die Besetztzustandsinformation anderer Sender anspricht, und zwar zum Sperren der Aussendung des Hochfrequenz-Trägerschwingungssignals, während die Besetztzustandsinformation verfügbar ist,
und wobei jeder Empfänger (200) enthält:

eine Synchronisationssignal-Generatoreinrichtung (210), die auf die Zyklen des Wechselstromes anspricht, zum Erzeugen eines Synchronisationssignals, das mit den Zyklen des Wechselstromes synchron ist,

130021/0782

eine auf die Synchronisationssignal-Generatoreinrichtung ansprechende Empfängereinrichtung (220, 230) zum Empfangen der Hochfrequenz-Trägerschwingungssignale in den ersten und zweiten Phasenabschnitten (ti, t2) jedes Zyklus des Wechselstromes und eine auf die Empfängereinrichtung des Empfängers (100) ansprechende Dekodiereinrichtung zum Dekodieren der Empfängeridentifizierungsinformation und der Steuerinformation der übertragenen Daten, zur Erzeugung eines dieser Steuerinformation zugeordneten Steuersignals in diesem einen Empfänger, der durch die Empfängeridentifizierungsinformation bezeichnet ist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die in jedem zweiten Phasenabschnitt jedes Zyklus des Wechselströmen übertragenen Daten eine 1-Bit-Information darstellen und die über eine Mehrzahl von Zyklen des Wechselstromes übertragenen Daten ein Datenfeld bilden, das eine Mehrzahl von Bits mit seriellem Bitcode aufweist.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Sender (100) ferner eine Eingabeeinrichtung (170) zum Eingeben eines Freigabesignals zum Freigeben der Erzeugung der übertragenen Daten umfaßt und

daß die die übertragung sperrende Einrichtung des Senders eine Freigabeeinrichtung umfaßt, die auf das Freigabesignal und die Nicht-Besetzt-Zustandsinformation aus der Empfängereinrichtung des Empfängers anspricht, zur Freigabe der übertragung der übertragenen Daten und der Besetztzustandsinformation.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Eingabeeinrichtung eine Speichereinrichtung zum Speichern dos Freigabesignals umfaßt.
5. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Empfängereinrichtung des Empfängers (100) eine Nicht-Besetzt-Zustandsinformation-Detektoreinrichtung zur Erfassung der Nicht-Besetzt-Zustandsinformation umfaßt.

130021/0782
6. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekonnzeichnet, daß die Dekodiereinrichtung jedes Senders (100) umfaßt:

eine Einstelleinrichtung (160) zum Einstellen der Empfängeridentifizierungsinformation, die im voraus jedem Empfänger (200) zugeordnet wird,

eine Vergleichereinrichtung zum Vergleichen der Empfängeridentifizierungsinformation, die von der Empfängereinrichtung des Empfängers (100) empfangen wird, mit der durch diese Empfängeridentifizierungsinformation-Einstelleinrichtung eingestellten Empfängeridentifizierungsinformation zum Erzeugen eines Koinzidenz-Ausgangssignals, und

eine Steuersignal-Erzeugungseinrichtung, die auf das Koinzidenz-Ausgangssignal der Vergleichereinrichtung anspricht, zum Erzeugen des der Steuerinformation in dem einen Empfänger zugeordneten Steuersignals.
7. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jeder Empfänger (200) eine ansprechend auf das Steuersignal gesteuerte Einrichtung umfaßt.
8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die gesteuerte Einrichtung einen Schalter umfaßt, der durch das Steuersignal gesteuert EIN/AüS-gesteuert ist, und daß durch diesen Schalter eine Maschine gesteuert ist.
9. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Nicht-Besetztzustandsinformation-Detektoreinrichtung eine Einrichtung umfaßt, die auf die Nicht-Erfassung der Besetztzustandsinformation während einer vorbestimmten Anzahl von Zyklen anspricht, zum Erzeugen der Nicht-Besetzt-Zustandsinformation.
10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß die vorbestimmte Anzahl so gewählt ist, daß sie für jeden Sender (100) verschieden ist.

130021/0782
11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß die vorbestiirunte Anzahl so ausgewählt ist, daß sie für jeden Empfänger verschieden ist.
12. Anordnung nach einem der Ansprüche 4 bis 11, dadurch gekennzeichnet, daß jeder Empfänger enthält:

eine Antwortdaten-Generatoreinrichtung, die auf das Steuersignal der Dekodiereinrichtung anspricht, zum Erzeugen von Antwortdaten, welche bedeuten, daß das Steuersignal geliefert wird, und eine auf die Synchronisationssignal-Generatoreinrichtung des Empfängers und die Antwortdaten-Generatoreinrichtung ansprechende Sendeeinrichtung zum übertragen eines Hochfrequenz-Trägerschwingungssignals, welches die Antwortdaten darstellt, in dem zweiten Phasenabschnitt wenigstens eines Zyklus des Wechselstromes.
13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß der Sender eine auf die Antwortdaten aus der Empfängereinrichtunq des Senders ansprechende Einrichtung zum Zurücksetzen der Speichereinrichtung der Eingabeeinrichtung des Senders umfaßt.
14. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß jeder Sender eine Wiederfreigabeeinrichtung umfaßt, die auf das Nichtempfangen der Antwortdaten aus den Empfängern durch die Empfängereinrichtung des Senders anspricht, zum Wiederfreigeben der Übertragung des Hochfrequenz-Trägerschwingungssignals durch die übertragungseinrichtung mit einer vorbestimmten Häufigkeit.
15. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß die vorbestimmte Häufigkeit des Wiederfreigabevorganges durch die Wiederfreigabeeinrichtung so gewählt ist, daß sie für jede ArL von Steuerdaten verschieden ist.
16. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß jeder Sender (100) ferner .umfaßt:

eine Sperrsignal-Erzeugungseinrichtung, die auf das Nichtempfanqen der Antwortdaten aus den Empfängern durch die Empfängereinrich-

130021/0782

tung des Senders (100) durch die Erzeugung eines Sperrsignals anspricht, und

eine Sperreinrichtung, die auf dieses Sperrsignal zum Sperren der Wiederfreigabeeinrichtung anspricht.
17. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß

jeder Zyklus des Wechselstromes ferner einen dritten Phasenabschnitt (t3) umfaßt, in dem kein Hochfrequenz-Schwingungssignal übertragen wird, und daß jeder Sender (100) ferner enthält: Störsignal-Detektormittel zum Erfassen eines Störsignals, das dem Wechselstrom überlagert ist, während des dritten Phasenabschnittes der Zyklen des Wechselstromes, und eine Sperreinrichtung, die auf das Störsignal-Ausgangsignal der Störsignal-Detektoreinrichtung anspricht, zum Sperren der Übertragungseinrichtung des Senders.
18. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der zweite Phasenabschnitt (t2) einen ersten rialbphasenteil und einen zweiten Halbphasenteil umfaßt, wobei der erste und der zweite Halbphasenteil zur Darstellung von vier verschiedenen Logikkonfigurationen zur Darstellung der übertragenen Daten verwendet sind, und wobei von den verschiedenen logischen Konfigurationen die erste und die zweite der Darstellung der logischen 1 bzw. logischen 2 zugeordnet sind.
19. Anordnung nach Anspruch 18, dadurch gekennzeichnet, daß die dritte und die vierte der verschiedenen logischen Konfigurationen der Darstellung von Information zugeordnet sind, welche den Übertragungsbeginn der übertragenen Daten betrifft.
20. Anordnung nach Anspruch 18, dadurch gekennzeichnet, daß von den vier verschiedenen logischen Konfigurationen die vierte der Darstellung einer Information zugeordnet ist, welche das Übertragungsende der übertragenen Daten betrifft.

130021/0782
21. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Wechselstrom-Stromversorgung einen Dreiphasen-Wechselstrom liefert und daß die Synchronisationssignal-Generatoreinrichtung wenigstens eines Senders und Empfängers enthält:

eine auf eine Phase des Dreiphasen-Wechselstromes ansprechende Einrichtung zur Erzeugung von drei verschiedenen Phasensignalen, welche die Phasen des Dreiphasen-Wechselstromes darstellen, und eine Selektionseinrichtung zum Auswählen eines dea. drei verschiedenen Phasensignale, wobei das durch die Selektionseinrichtung ausgewählte Phasensignal als Synchronisationssignal verwendet isL,
22. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jeder Empfänger eine Einrichtung zur Erzeugung von Pseudo-Steuerdaten in Pseudo-Form seitens des Empfängers zum Freigeben der Erzeugung der Steuerdaten seitens des Empfängers umfaßt.
23. Anordnung nach Anspruch 22, dadurch gekennzeichnet, daß jeder Empfänger (200) eine Einrichtung umfaßt, die ansprechend auf die Pseudo-Steuerdaten anspricht.
24. Anordnung nach Anspruch 23, dadurch gekennzeichnet, daß die gesteuerte Einrichtung einen Schalter umfaßt, der ansprechend auf das Steuersignal EIN/AUS-gesteuert ist, und eine durch diesen Schalter gesteuerte Maschine enthält.
25. Anordnung nach einem der Ansprüche 12 bis 24, dadurch gekennzeichnet, daß die Antwortdaten Daten umfassen, die über eine Mehrzahl von Zyklen des Wechselstromes übertragen werden, und

daß jeder Sender (100) ferner eine Bestimmungseinrichtung umfaßt, welche den Logikzustand der Antwortdaten bestimmt, die aus der Empfängereinrichtung für jeden Zyklus empfangen werden, zur Bestimmung der Antwortdaten auf der Grundlage der Mehrheit der bestimmten Logikzustände.

130021/0782