DE3047447A1 - "kompressions- und expansionsanordnung fuer digitalmodulierte signale" - Google Patents

Description

VICTOR COMPANY OF JAPAN, LTD., Yokohama-City, Japan

Kompressions- und Expansionsanordnung für digitalmodulierte Signale

Die Erfindung bezieht sich allgemein auf eine Kompressions- und Expansionsanordnung für digitalmodulierte Signale und befaßt sich insbesondere mit einer Anordnung, die sich nach der Erfindung dadurch auszeichnet, daß die Übertragung oder Übermittlung eines Steuersignals, das bei der Expansion des Pegels des sendeseitig komprimierten und zur Empfangsseite übertragenen digitalmodulierten Signals den Kompressionspegel betreffende Information anzeigt, nicht erforderlich ist und daß weiterhin die Übertragung des digitalmodulierten Signals mit einer geringeren Anzahl von Bits möglich ist.

Bei einer herkömmlichen Kompressions- und Expansionsanordnung für digitalmodulierte Signale wird das zugeführte Analogsignal zunächst an ein Tiefpaßfilter gelegt, das die unwesentlichen Komponenten hoher Frequenz aus dem Signal entfernt. Das auf diese Weise gefilterte Signal wird dann einer Abtast- und Halteschaltung zugeführt, in der das Signal abgetastet und gehalten bzw. zwischengespeichert wird. Das am Ausgang der Abtast- und Halteschaltung auftretende einzelne Abtastsignal wird über eine veränderbare Verstärkerschaltung zu einem Analog-Digital-Umsetzer geleitet. Andererseits wird das einzelne abgetastete Signal einer Absolutwertschaltung zugeführt, die den Absolutwert erfaßt. Das Ausgangssignal der Absolutwertschaltung wird an einen Spannungsvergleicher gelegt, der dieses Ausgangssignal mit einer Referenzspannung vergleicht, die von einer Referenzspannungseinstellschaltung stammt. Wenn das genannte Ausgangssignal die Referenzspannung überschreitet, wird der Verstärkungsgrad der genannten veränderbaren Verstärkerschaltung verändert.

13 0038/0762

Wenn der Absolutwert der Eingangsspannung der veränderbaren Verstärkerschaltung groß wird und zu einer Spannung wird, die die vom Analog-Digital-Umsetzer verarbeitbare Minimum- oder Maximumspannung erreicht, wird von einem Verstärkungssteuersignal, das von dem Spannungsvergleicher stammt, der Verstärkungsgrad der veränderbaren Verstärkerschaltung geändert. Die Folge davon ist, daß der Absolutwert der erwähnten Ausgangsspannung vermindert oder gedämpft wird. Die Ausgangsspannung der veränderbaren Verstärkerschaltung befindet sich daher stets innerhalb eines vorbestimmten Spannungsbereiches, der durch die Anzahl der Bits im Analog-Digital-Umsetzer bestimmt ist.

Die dem Analog-Digital-Umsetzer zugeführte Ausgangsspannung der veränderbaren Verstärkerschaltung erfährt in dem Analog-Digital-Umsetzer eine Analog-Digital-Umsetzung (die Ausgangsspannung wird quantisiert und codiert) und wird in ein digitalmoduliertes Signal umgesetzt, beispielsweise in ein Pulscodemodulationssignal (PCM-Signal). Dieses Signal wird nach Durchlaufen einer vorbestimmten Übertragungsstrecke einem Digital-Analog-Umsetzer zugeführt. Das dem Digital-Analog-Umsetzer zugeführte digitalmodulierte Signal wird darin einer Digital-Analog-Umsetzung unterzogen, und der pegelmäßig gedämpfte oder verstärkte Schwingungsanteil wird unter Verwendung einer weiteren veränderbaren Verstärkerschaltung zurück in seinen ursprünglichen Zustand gebracht, und zwar durch Pegelexpansion in der Expansionsanordnung.

Bei dieser herkömmlichen Kompressions- und Expansionsanordnung für digitalmodulierte Signale muß als Übertragungssignal auch ein Verstärkerschaltungssteuersignal übertragen werden, das den Verstärkungsgrad der veränderbaren Verstärkerschaltung auf der Empfangsseite um das selbe Ausmaß wie den Verstärkungsgrad der veränderbaren Verstärkerschaltung auf der Sendeseite ändert, allerdings in entgegengesetzter Richtung. Die Herabsetzung der Anzahl der Übertragungsbits stieß daher auf eine Grenze.

130038/0762

Auf der Sende- oder Aufzeichnungsseite für digitalmodulierte Signale werden die Kosten und die Komplexität im Aufbau des Geräts in einem hohen Maße durch die Kapazität der Signale beeinflußt, die zu verarbeiten sind. Es ist daher sehr erwünscht, die Signalkapazität in dem Bereich, der eine bestimmte Übertragungsqualität sicherstellt, so stark wie möglich herabzusetzen.

Aufgabe der Erfindung ist es, eine digitalmodulierte Signale verarbeitende Kompressions- und Expansionsanordnung zu schaffen, bei der die oben erläuterten Unzulänglichkeiten

nicht mehr auftreten.

Eine Kompressions- und Expansionsanordnung für digitalmodulierte Signale ist nach der Erfindung gekennzeichnet durch eine erste veränderbare Verstärkerschaltung, die auf der Ausgangsseite eines Analog-Digital-Umsetzers vorgesehen ist, der durch Digitalmodulation eines Analogsignals ein digitalmoduliertes Signal erzeugt, ein erstes Verstärkungssteuerteil, das den Pegel des Analogumsetzwertes des digitalmodulierten Signals oder des Differenz- oder Differentialsignals des digitalmodulierten Signals komprimiert, wobei diese Signale am Ausgang (oder Eingang) der ersten veränderbaren Verstärkerschaltung auftreten, eine zweite veränderbare Verstärkerschaltung, die auf der Ausgangsseite (oder Eingangsseite) eines Digital-Analog-Umsetzers vorgesehen ist und die den Analogumsetzpegel des von der ersten veränderbaren Verstärkerschaltung gelieferten digitalmodulierten Signals gemäß einem Steuersignal ändert, und eine zweite Verstärkungssteuerschaltung, die aus dem digitalmodulierten Signal, das auf der Eingangsseite (oder Ausgangsseite) der zweiten veränderbaren Verstärkungsschaltung auftritt, ein Erwartungssignal ableitet und den Pegel des Signals expandiert, und zwar um ein Ausmaß wie der Pegel entsprechend dem Erwartungssignal komprimiert worden ist. Diese erfindungsgemäße Anordnung ist in der Lage, ein digitalmoduliertes Signal mit einer Qualität zu übertragen, die höher als die Um-

130038/0762

— 15 — ■ " ' "

3DA7447

Setzgenauigkeit eines Analog-Digital-Umsetzers oder eines Digital-Analog-Umsetzers ist, und darüber hinaus entfällt die Übertragung eines Steuersignals, das die Kompression des Pegels betreffende Information enthält, so daß das digitalmodulierte Signal im Vergleich zu der herkömmlichen Anordnung unter Verwendung einer geringeren Anzahl von Bits übertragen werden kann.

Weiterhin wird nach der Erfindung eine Kompressionsund Expansionsanordnung für digitalmodulierte Signale geschaffen, die eine Überprüfung ausführt, ob sich der erwartete Signalpegel innerhalb eines Bereiches zwischen einem oberen Grenzreferenzwert und einem unteren Grenzreferenzwert befindet, und die die Bitverschiebung in einem Schieberegister dem in Übereinstimmung mit der obigen Überprüfung ein digitalmoduliertes Signal zugeführt wird und das an seinem Ausgang ein bezüglich seines Pegels komprimiertes oder expandiertes digitalmoduliertes Signal abgibt, so steuert, daß die Kompression und Expansion des digitalmodulierten Signals ohne Aussenden oder Empfangen eines Kompressionsinformationsbit vorgenommen werden kann, und zwar unter Verwendung einer Anordnung mit einem einfachereren Schaltungsaufbau.

Ferner wird nach der Erfindung eine Kompressions- und Expansionsanordnung für digitalmodulierte Signale geschaffen, bei der ein durch Differentialpulscodierung moduliertes Signal, das unter Verwendung einer bestimmten begrenzten Anzahl von Bits übertragen wird, dadurch gewonnen wird, daß die Bits in dem eingangsseitigen Differentialsignal gemäß dem eingangsseitigen Differentialsignalpegel verschoben werden, um das bei einem durch Differentialcodierung modulierten Signal charakteristische Rauschen durch Überschreiten der Anstiegsgeschwindigkeit und das für ein solches Signal charakteristische grobkörnige Rauschen effektiv zu vermindern.

130038/0762

Die Erfindung wird im folgenden beispielshalber an Hand von Zeichnungen erläutert. Es zeigt:

F I G . 1 ein systematisches Blockschaltbild eines ersten Ausführungsbeispiels einer nach der Erfindung ausgebildeten Kompressions- und Expansionsanordnung für digitalmodulierte Signale,

F I G . 2 ein konkretes Blockschaltbild einer Ausführungsform .einer im Blockschaltbild nach der Fig. 1 benutzten Erwartungssignal-Generatorschaltung,

FIG. 3, A- und 5 systematische Blockschaltbilder einer ersten, zweiten und dritten Abwandlung des in der Fig. 1 dargestellten ersten Ausführungsbeispiels,

F I G . 6 ein systematisches Blockschaltbild eines zweiten Ausführungsbeispiels einer nach der Erfindung ausgebildeten Kompressions- und Expansionsanordnung für digitalmodulierte Signale,

F I G . 7 eine grafische Darstellung, die die Signalpegeländerung zeigt und zur Erläuterung der Arbeitsweise wesentlicher Teile des systematischen Blockschaltbilds nach der Fig. 6 dient,

F I G . 8 eine grafische Darstellung, die ein Beispiel der Eingangs-Ausgangs-Charakteristik der Kompressionsanordnung nach der Fig. 6 zeigt,

F I G . 9 ein systematisches Blockschaltbild eines dritten Ausführungsbeispiels einer nach der Erfindung ausgebildeten Kompressions- und Expansionsanordnung für digitalmodulierte Signale,

FIG. 10 eine grafische Darstellung des Analogumsetzpegels zur Erläuterung der Arbeitsweise eines wesentlichen Teils des systematischen Blockschaltbilds nach der Fig. 9,

FIG. 11 eine grafische Darstellung zur Erläuterung der Arbeitsweise anderer wesentlicher Teile des systematischen Blockschaltbilds nach der Fig. 9,

130038/0762

FIG. 12 eine grafische Darstellung, die die Eingangs-Ausgangs-Charakteristik einer Verstärkungssteuerschaltung in der Kompressionsanordnung des systematischen Blockschaltbilds nach der Fig. 9 zeigt,

FIG . 13 ein systematisches Blockschaltbild eines vierten Ausführungsbeispiels einer nach der Erfindung ausgebildeten Kompressions- und Expansionsanordnung für digitalmodulierte Signale,

FIG. 14 eine grafische Darstellung zur Erläuterung der Arbeitsweise eines Teils des systematischen Blockschaltbilds nach der Fig. 13,

FIG. 15 ein systematisches Blockschaltbild eines fünften Ausführungsbeispiels einer nach der Erfindung ausgebildeten Anordnung,

FlG. 16 ein systematisches Blockschaltbild eines sechsten Ausführungsbeispiels einer nach der Erfindung ausgebildeten Anordnung,

FIG. 17 und 18 systematische Blockschaltbilder konkreter Ausführungsformen eines im Blockschaltbild nach der Fig. 16 enthaltenen Schieberegisters und

FIG. 19 ein systematisches Blockschaltbild eines siebten Ausführungsbeispiels einer nach der Erfindung ausgebildeten Anordnung.

Bei dem in der Fig. 1 dargestellten Blockschaltbild wird ein Analogsignal an einen Eingangsanschluß 10 gelegt und gelangt von dort zu einem Tiefpaßfilter 11, wo die unwesentliche Komponente hoher Frequenz des Analogsignals entfernt wird. Das auf diese Weise gefilterte Signal wird dann an eine Abtast- und Halteschaltung 12 gelegt, die das Signal abtastet und hält bzw. zwischenspeichert. Das Ausgangssignal der Abtast- und Halteschaltung 12 wird in einem Analog-Digital-Umsetzer 13 einer Analog-Digital-Umsetzung unterzogen. Dies bedeutet konkret, daß das Ausgangssignal der Schaltung quantisiert und codiert wird. Man erhält dann ein digitalmoduliertes Signal, beispielsweise ein Pulscodemodulationssignal

(PCM-Signal).

130038/0762

Das am Ausgang des Analog-Digital-Umsetzers 13 auftretende digitalmodulierte Signal gelangt zu einer Verstärkerschaltung 14 mit veränderbarem Verstärkungsgrad, die aus einem Schieberegister, Multiplizierglied oder dergleichen aufgebaut sein kann. In der veränderbaren Verstärkerschaltung 14 wird der Analogumsetzpegel des digitalmodulierten Signals durch ein Steuersignal geändert, das von einer Verstärkungssteuerschaltung 15 stammt. Das Ausgangssignal der veränderbaren Verstärkerschaltung 14 wird zum einen einem Anschluß 16 zugeführt und zum anderen an eine in der Verstärkungssteuerschaltung 15 vorgesehene Erwartungssignal-Generatorschaltung 17 gelegt.

Bezeichnet man den Analogumsetzpegel des eingangsseitigen digitalmodulierten Signals in der veränderbaren Verstärkerschaltung 14 zu einer Zeit nT mit X_n, den Verstärkungsgrad der veränderbaren Verstärkerschaltung 14 zur Zeit nT mit G^ und den Analogumsetzpegel des ausgangsseitigen digitalmodulierten Signals der veränderbaren Verstärkerschaltung 14 zur Zeit nT mit y , kann man die folgende Gleichung aufstellen:

y_n = X_n · G₁. (D

_n = X_n G₁.

Andererseits ist die Erwartungssignal-Generatorschaltung 17 eine Schaltung, die das erwartete Signal, das dem Analogumsetzpegel des ankommenden digitalmodulierten Signals zu einer nachfolgenden Zeit (n+1)T entspricht, aus dem Analogumsetzpegel von jeweils dem eingangsseitigen digitalmodulierten Signal y zur Zeit nT und dem digitalmodulierten Signal zu einer Zeit erzeugt, die wenigstens eine Abtastzeit oder Abtastzeitperiode vor der gegenwärtigen Zeit nT liegt. Bezeichnet man den Analogumsetzpegel des ausgangsseitigen Digitalsignals mit ζ und den Bewertungs- oder Gewichtskoeffizienten, der in der Erwartungssignal-Generatorschaltung 17 addiert wird, mit a. (i = O bis N), kann man das ausgangsseitige Digitalsignal der Erwartungssignal-Generatorschaltung 17 durch die

130038/0762

3047A47

folgende Gleichung wiedergeben:

i=0

Die oben angegebene Gleichung (2) beschreibt auch das Ausgangsdigitalsignal eines gewissen Typs von FIR-Digitalfilter, wobei FIR die Abkürzung von "Finite Impulse Response" ist, was endliche Impulsantwort bedeutet. Somit kann die Erwartungssignal-Generatorschaltung 17 aus einem FIR-Typ-Digita] filter aufgebaut sein. Darüber hinaus beschreibt der Term Ly-J in der obigen Gleichung (2) ein Signal, das man dadurch rhält, daß das digitalmodulierte Signal ν. _Λ durch eine Absolutwertschaltung geleitet wird.

Bei einem sehr einfachen Beispiel für die Erwartungssignal-Generatorschaltung 17 mit aQ=2, a^=-1 und a₂=a^ = ... a_N=0 erhält man für die Generatorschaltung den in der Fig. 2 gezeigten Aufbau. Bei dem Schaltungsaufbau nach der Fig. 2 wird der Absolutwert des ankommenden digitalmodulierten Signals y , das an einem Eingangsanschluß 30 anliegt, von einer Absolutwertschaltung 31 erfaßt. Der erfaßte Absolutwert wird zum einen direkt einer Differenzschaltung 32 und zum anderen über eine Verzögerungsschaltung 33 der Differenzschaltung 32 zugeführt. Die Verzögerungsschaltung 33 verzögert das Eingangssignal um eine Abtastperiode T. Die Differenzschaltung 32 liefert dadurch ein Differenzsignal, daß der Absolutwert eines digitalmodulierten Signals y , das um eine Abtastzeit vor dem Absolutwert des digitalmodulierten Signals y auftritt, das die Absolutwertschaltung 31 liefert, von dem Absolutwert dieses digitalmodulierten Signals y abzieht. Das auf diese Weise gewonnene Differenzsignal wird dem Absolutwert des digitalmodulierten Signals y in einer Addierschaltung hinzugefügt. Somit erscheint an einem Ausgangsanschluß 35 als erwartetes Ausgangssignal ein Digitalsignal ζ mit einem erwarteten ankommenden Analogumsetzpegel zu einer Zeit (n+1)T,

130038/0762

und zwar bis zur Ankunft eines ankommenden digitalmodulierten Signals Y_n+* zu einer nachfolgenden Zeit (n+i)T.

Das ausgangsseitige erwartete Signal ζ der Erwartungssignal-Generatorschaltung 17 wird einem Vergleicher 19 zugeführt, in dem der Pegel des Analogumsetzwertes des erwarteten Signals mit einem Referenzpegel 1 verglichen wird, der von einem veränderbaren Referenzpegelgenerator 18 stammt. Wenn als Ergebnis des Vergleichs der Pegel des Digitalsignals ζ höher als der Referenzpegel I_n ist, tritt am Ausgang des Vergleichers 19 ein Signal auf, das den Verstärkungsgrad G₁ der veränderbaren Verstärkerschaltung 14 vermindert und auch den Referenzpegel des veränderbaren Referenzpegelgenerators 18 in einen neuen Referenzpegel ändert, der um das gleiche Ausmaß wie der Verstärkungsgrad G₁ vermindert ist, und das der veränderbaren Verstärkerschaltung 14 und dem veränderbaren Referenzpegelgenerator 18 zugeführt wird. Die Verminderung des Verstärkungsgrads der veränderbaren Verstärkerschaltung 14 wird durch Schieben der Bits in Richtung des niedrigstwertigen Bit vorgenommen, wenn die veränderbare Verstärkerschaltung als Schieberegister ausgebildet ist, und wird durch Vermindern des Wertes des Keffizienten vorgenommen, wenn die veränderbare Verstärkerschaltung als Multiplizierer ausgebildet ist. Wenn andererseits der Pegel des Digitalsignals Z_n niedriger als der Referenzpegel 1 ist, tritt am Ausgang des Vergleichers 19 ein Signal auf, das den Verstärkungsgrad G₁ der veränderbaren Verstärkerschaltung 14 erhöht und den Referenzpegel des veränderbaren Referenzpegelgenerators 18 in einen neuen Referenzpegel ändert, der im gleichen Ausmaß wie der Verstärkungsgrad G^ angehoben ist, und das sowohl der veränderbaren Verstärkerschaltung 14 als auch dem veränderbaren Referenzpegelgenerator 18 zugeführt wird. Die Zunahme im Verstärkungsgrad der veränderbaren Verstärkerschaltung 14 wird durch Verschieben der Bits in Richtung des höchstwertigen Bit ausgeführt, wenn die veränderbare Verstärkerschaltung als Schieberegister ausgebildet ist, und wird durch Erhöhen des Wertes des Koeffizien-

130038/0762

ten ausgeführt, wenn die veränderbare Verstärkerschaltung als Multiplizierer ausgebildet ist. Weiterhin wird das Ausgangssignal des Vergleichers 19 der Erwartungssignal-Generatorschaltung 17 zugeführt.

Das digitalmodulierte Signal y, das man durch Verstärkungssteuerung (PegelSteuerung des Analogumsetzpegels) des Verstärkungsgrads G₁ der veränderbaren Verstärkerschaltung 14 mit Hilfe des entsprechend dem erwarteten Signal gewonnenen Ausgangssignal der Verstärkungssteuerschaltung erhält, wird somit in seinem Minimumpegel der Quantisierung erhöht, wenn die Varianz im Analogumsetzpegel groß ist. Andererseits wird der Minimumpegel der Quantisierung herabgesetzt, wenn die Varianz im Analogumsetzpegel klein ist. Das digitalmodulierte Signal wird folglich zu einem Signal, das einem Signal äquivalent ist, das einer feineren Quantisierung unterzogen worden ist.

Das oben beschriebene digitalmodulierte Signal gelangt nach Durchlaufen eines vorbestimmten Übertragungswegs über einen Anschluß 20 zum einen zu einer veränderbaren Verstärkerschaltung 21 und zum anderen zu einer Verstärkersteuerschaltung 22. Die veränderbare Verstärkerschaltung 21 hat den gleichen Aufbau wie die veränderbare Verstärkerschaltung 14, und der Analogumsetzpegel des Digitalsignals, das der veränderbaren Verstärkerschaltung 21 zugeführt wird, unterliegt einer veränderbaren Steuerung durch das Ausgangssignal der Verstärkungssteuerschaltung 22. Bezeichnet man den Analogumsetzpegel des eingangsseitigen digitalmodulierten Signals in der veränderbaren Verstärkerschaltung 21 zur Zeit nT mit ρ und den Analogumsetzpegel des ausgangsseitigen digitalmodulierten Signals zur Zeit nT mit q sowie den Verstärkungsgrad der veränderbaren Verstärkerschaltung 21 mit G₂» gilt die folgende Gleichung

q_n - P_n · G₂ (3)

130038/0762

Weiterhin hat die Verstärkungssteuerschaltung 22 den gleichen Aufbau wie die bereits beschriebene Verstärkungssteuerschaltung 15, jedoch ist ihre Arbeitsweise im Vergleich zu derjenigen der Verstärkungssteuerschaltung 15 umgekehrt oder entgegengesetzt gerichtet. Wenn der Analogumsetzpegel des aus dem digitalmodulierten Signal ρ erhaltenen erwarteten Signals höher als der Referenzpegel im nicht dargestellten Vergleicher der Verstärkungssteuerschaltung 22 ist, arbeitet somit die Verstärkungssteuerschaltung 22 in einer solchen Weise, daß der Verstärkungsgrad Gp erhöht wird und daß auch der Referenzpegel auf einen größeren Wert angehoben wird, und zwar um das gleiche Ausmaß wie der Verstärkungsgrad Gp größer geworden ist. Wenn andererseits der Analogumsetzpegel des aus dem digitalmodulierten Signal ρ gewonnenen erwarteten Signals kleiner als der Referenzpegel ist, was durch den Vergleicher in der Verstärkungssteuerschaltung 22 festgestellt wird, arbeitet die Verstärkungsschaltung 22 in einer solchen Weise, daß sie den Verstärkungsgrad Gp vermindert und auch den Referenzpegel entsprechend der Verminderung des Verstärkungsgrads Gp auf einen kleineren Wert herabsetzt. Die von der Verstärkungssteuerschaltung 22 ausgeführte Verstärkungssteuerung ist somit im Vergleich zur Verstärkungssteuerung der Verstärkungssteuerschaltung 15 ein komplementärer Pegelexpansionsvorgang, so daß der folgenden Gleichung Genüge getan ist:

G₁ · G₂ = 1 (4)

Weiterhin gilt:

y_n * P_n (5)

Das am Ausgang der veränderbaren Verstärkungsschaltung 21 auftretende digitalmodulierte Signal (Analogumsetzpegel q ) wird einem Digital-Analog-Umsetzer 23 zugeführt. Aus den Gleichungen (1), (3), (4) und (5) kann man die folgende Gleichung (6) ableiten: _ _{Λ Α}

130038/0762

^G2

- X_n - G₁ · G₂

Oder einfach ausgedrückt:

Aus der obigen Erläuterung geht hervor, daß das digitalmodulierte Signal, das bezüglich seines Pegels auf der Sendeseite komprimiert wird, auf der Empfangsseite bezüglich seines Pegels expandiert wird und damit wieder in das ursprüngliche digitalmodulierte Signal umgewandelt oder umgesetzt wird.

Die beschriebene Kompression und Expansion des Signalpegels wird bei dem erläuterten Ausführungsbeispiel entsprechend dem erwarteten Signal ausgeführt. Wenn in der Gleichung (2) beispielsweise aQ=2 und a^=-1, kann man das erwartete Signal durch Differentiation gewinnen, wie es aus der folgenden Gleichung (7) hervorgeht:

dv

3Γ

Gleichermaßen kann man durch Verwendung geeigneter Bewertungs- oder Gewichtsverfahren in der Gleichung (2) ein geeignetes erwartetes Signal erhalten, das die Charakteristik oder Eigenschaft des eingangsseitigen digitalmodulierten Signals wiederspiegelt. Wie es aus der Gleichung (2) deutlich hervorgeht, kann man das oben beschriebene erwartete Signal aus dem digitalmodulierten Signal gewinnen. Im Gegen-

130038/Q762

satz zum Stand der Technik, bei dem man ein Verstärkungssteuersignal getrennt zur Empfangsseite übertragen muß, kann man hier das digitalmodulierte Signal komprimieren und expandieren und im Vergleich zu herkömmlichen Übertragungsanordnungen mit einer geringeren Anzahl von Bits übertragen.

Die Fig. 3 zeigt das systematische Blockschaltbild einer ersten Abwandlung des oben erläuterten Ausführungsbeispiels. In der Fig. 3 sind Teile, die mit Teilen nach der Fig. 1 übereinstimmen oder ihnen entsprechen, mit denselben Bezugszahlen versehen. Eine Einzelbeschreibung dieser Teile entfällt. Bei der ersten Abwandlung ist eine Verstärkungssteuerschaltung 40 vorgesehen, der das am Ausgang des Analog-Digital-Umsetzers 13 auftretende digitalmodulierte Signal als Eingangssignal zugeführt wird und die daraus ein veränderbares Verstärkungssteuersignal für die veränderbare Verstärkungsschaltung 14 erzeugt. Andererseits erhält eine Verstärkungssteuerschaltung 41 das am Ausgang der veränderbaren Verstärkerschaltung 21 auftretende digitalmodulierte Signal als Eingangssignal und leitet daraus ein Steuersignal ab, das die Verstärkung oder den Verstärkungsgrad der veränderbaren Verstärkerschaltung 21 ändert. Die Verstärkungssteuerschaltungen 40 und 41 haben grundsätzlich den gleichen Aufbau wie die Verstärkungssteuerschaltungen 15 und 22, und die erläuterte erste Abwandlung hat daher gleiche oder ähnliche Eigenschaften wie das beschriebene erste Ausführungsbeispiel.

Die Fig. 4 und 5 zeigen die Blockschaltbilder einer zweiten und einer dritten Abwandlung des an Hand der Fig. 1 erläuterten ersten Ausführungsbeispiels der Erfindung. In den Fig. 4 und 5 sind diejenigen Teile, die Teilen nach der Fig. 1 entsprechen, mit denselben Bezugszahlen versehen. Eine Beschreibung dieser Teile entfällt. Bei der zweiten und dritten Abwandlung erhält eine veränderbare Verstärkerschaltung 42 ihr Eingangssignal vom Ausgang der Abtast- und Halte-

130038/0762

schaltung 12, und eine veränderbare Verstärkerschaltung 43 ist mit ihrem Eingang an den Ausgang des Digital-Analog-Umsetzers 23 angeschlossen. Bei diesen Abwandlungen bezeichnen daher der Term y in der Gleichung (1) und die Terme y . sowie ζ in der Gleichung (2) den Signalpegel und nicht den Analogumsetzpegel.

Bei der zweiten Abwandlung des ersten Ausführungsbeispiels erzeugt eine Verstärkungssteuerschaltung 44 das erwartete Signal aus dem Ausgangssignal der veränderbaren Verstärkerschaltung 42 nach dem oben beschriebenen Verfahren. Der Pegel des auf diese Weise gewonnenen erwarteten Signals wird somit mit dem Referenzpegel verglichen, und wenn der Pegel des erwarteten Signals höher als der Referenzpegel ist, vermindert die Verstärkungssteuerschaltung 44 die Verstärkung der veränderbaren Verstärkerschaltung 42 und auch den Referenzpegel. Ist andererseits der Pegel des erwarteten Signals geringer als der Referenzpegel, erhöht die Verstärkungssteuerschaltung 44 die Verstärkung der veränderbaren Verstärkerschaltung 42 und hebt auch den Referenzpegel an. Eine Verstärkungssteuerschaltung 45 ist von ähnlichem Aufbau wie die VerstärkungsSteuerschaltungen 22 und 41 und übt daher auch eine ähnliche Arbeitsweise aus.

Bei der in der Fig. 5 dargestellten dritten Abwandlung wird das am Ausgang der Abtast- und Halteschaltung 12 auftretende Signal einer Verstärkungssteuerschaltung 46 zugeführt, die die Verstärkung oder den Verstärkungsgrad der veränderbaren Verstärkerschaltung 42 mit Hilfe eines Steuersignals ändert, das man durch Anwendung einer Verfahrensweise erhält, die der in der Verstärkungssteuerschaltung durchgeführten Verfahrensweise ähnlich ist. Eine Verstärkungssteuerschaltung 47 erhält als Eingangssignal das am Ausgang der veränderbaren Verstärkerschaltung 43 auftretende Analogsignal und dient zur Steuerung der Verstärkung oder der Verstärkungsgrads der veränderbaren Verstärkerschaltung

130038/0762

mit Hilfe eines Steuersignals, das durch Anwendung einer Verfahrensweise gewonnen wird, die der in der Verstärkungssteuerschaltung 45 ausgeführten Verfahrensweise ähnlich ist. Die zweite und die dritte Abwandlung weisen gleiche oder ähnliche Eigenschaften wie das erste Ausführungsbeispiel auf.

Der Analogumsetzpegel des digitalmodulierten Signals wird bezüglich seines Pegels im ersten Ausführungsbeispiel und der ersten Abwandlung komprimiert und expandiert. In der zweiten und dritten Abwandlung wird der modulierte Signalpegel (Analogsignal) des digitalmodulierten Signals komprimiert und der demodulierte Signalpegel wird expandiert. Das gleiche Ziel kann man allerdings erreichen, indem man den Differenz- oder Differentialsignalpegel des Differenzoder Differentialsignals (m - Hi₁) komprimiert und expandiert, wobei m den Analogumsetzpegel des digitalmodulierten Signals zur Zeit nT angibt.

Ein zweites Ausführungsbeispiel der Erfindung wird an Hand der Fig. 6 erläutert. Die in der Fig. 6 dargestellte Kompressions- und Expansionsanordnung hat den grundsätzlichen gleichen Aufbau wie das systematische Blockschaltbild nach der Fig. 2. Zunächst soll die Arbeitsweise der Kompressionsanordnung erläutert werden. Ein ankommendes digitalmoduliertes Signal mit η Bits pro Abtastung wird über einen Eingangsanschluß 50 einem Schieberegister 51 zugeführt, in dem das digitalmodulierte Signal vorübergehend gespeichert wird. Außerdem wird das ankommende digitalmodulierte Signal einer Absolutwertschaltung 52 zugeführt, in der der Absolutwert erfaßt wird. Das am Ausgang der Absolutwertschaltung auftretende Digitalsignal wird wenigstens um ein Abtastintervall in einem Verzögerungsregister 53 verzögert. Das auf diese Weise verzögerte Signal erhält in einer Umkehrschaltung 54 entgegengesetzte Signalpolarität und gelangt dann zu einer Addierschaltung 55, wo es mit dem gegenwärtigen Digitalsignal addiert wird, das am Ausgang der Absolutwertschaltung 52 auf-

130038/0762

tritt. Das Signal am Ausgang des Addierers 55 ist somit ein Differenz- oder Differentialsignal, das den Pegel eines Signals hat, welches man dadurch erhält, daß das wenigstens ein Abtastintervall vor der gegenwärtigen Zeit am Ausgang der Absolutwertschaltung 52 auftretende Digitalsignal von dem Ausgangssignal der Absolutwertschaltung 52 subtrahiert, das zur gegenwärtigen Zeit dort erscheint. Das gewonnene Differenzsignal wird einem Multiplizierglied 56 zugeführt, wo es mit einem Koeffizienten (Digitalsignal) multipliziert wird, der zur Bewertung oder Gewichtung dient und von einer Koeffizientenschaltung 57 stammt.

Das Ausgangssignal des Multiplizierglieds 56 gelangt zu einer Addierschaltung 58, wo dieses Signal mit dem digitalen Ausgangssignal der Absolutwertschaltung 52 addiert wird. Auf diese Weise wird ein Erwartungssignal gewonnen, das den erwarteten Wert des digitalen Ausgangssignals der Absolutwertschaltung 52 ein Abtastintervall nach dem digitalen Ausgangssignal der Absolutwertschaltung 52 zum gegenwärtigen Zeitpunkt angibt. Wenn der Wert des Koeffizienten in der Koeffizientenschaltung 57 beispielsweise gleich "1" gesetzt wird, kann man sowohl das Multiplizierglied 56 als auch die Koeffizientenschaltung 57 weglassen. Auf diese Weise wird der Schaltungsaufbau vereinfacht.

Der Analogumsetzpegel des auf diese Weise gewonnenen erwarteten Signals wird in einem Vergleicher 59 mit dem gegenwärtigen Pegel eines oberen Grenzreferenzwerts H(i) verglichen, wobei der obere Grenzreferenzwert H(i) ein Wert von oberen Grenzreferenzwerten H ist, die als Gruppe von Pegeln mit vorbestimmten Werten in einer oberen Grenzwertschaltung 61 gesetzt sind. Andererseits wird der Analogumsetzpegel des Erwartungssignals in einem Vergleicher 60 mit dem zur gegenwärtigen Zeit auftretenden Pegel eines unteren Grenzreferenzwerts L(i) verglichen, wobei der untere Grenzreferenzwert L(i) ein Wert von unteren Grenzreferenzwerten L

130038/0762

ist, die als Vielzahl von Werten mit vorbestimmten Pegeln in einer unteren Grenzreferenzwertschaltung 62 gesetzt sind. Wenn sich als Resultat der oben angegebenen Vergleiche der Analogumsetzpegel des zur gegenwärtigen Zeit erwarteten Signals innerhalb eines vorbestimmten Pegelbereiches zwischen dem oberen Grenzreferenzwert H(i) und dem unteren Grenzreferenzwert L(i) befindet, werden der obere Grenzreferenzwert H(i) und der untere Grenzreferenzwert L(i) nicht erneuert, sondern auf ihren Werten gehalten. Die Erneuerung geschieht durch ein Ausgangssignal eines Codierers 63, dem die Ausgangssignale der Vergleicher 59 und 60 zugeführt werden. Weiterhin wird im obigen Fall auch keine Verschiebung des Schieberegisters 51 ausgeführt. Folglich werden die vorbestimmten oberen m Bits des η Bits enthaltenden digitalmodulierten Eingangssignals des Schieberegisters 51 einem Ausgangsanschluß 65 zugeführt, nachdem die Übertragung der niedrigstwertigen Bitseite der digitalen Welle oder Schwingung oder die Verarbeitung der Information, die nicht wiedergegeben wird, durch eine Abrundungsverarbeitungsschaltung 64 ausgeführt ist. Für die obige Verarbeitung werden im allgemeinen Abschneid-Abrundungs- oder Absolutwertabschneidverfahren verwendet, wenn jedoch nach der Demodulation eine arithmetische Verarbeitung nicht vorgenommen wird, ist es beispielsweise nur erforderlich, einen Verarbeitungsvorgang auszuführen, bei dem die Verzerrung bei der Modulation klein ist.

Wenn sich allerdings der Analogumsetzpegel des erwarteten Signals nicht innerhalb des Bereiches zwischen dem oberen Grenzreferenzwert H(i) und dem unteren Grenzreferenzwert L(i) befindet, wird ein Quantisierungspegel I innerhalb des in der Fig. 8 gezeigten Pegelbereiches, der durch das Ausgangssignal des Codierers 63 erstellt wird, auf einem konstanten Pegel gehalten. Darüber hinaus werden der obere Grenzreferenzwert und der untere Grenzreferenzwert sukzessive in die Richtung des Analogumsetzpegels des erwarteten Signals geschoben (der ganze vorbestimmte Pegelbereich wird aufeinanderfolgend

130038/0762

verschoben), so daß sich der Analogumsetzpegel des erwarteten Signals innerhalb des vorbestimmten Pegelbereiches befindet. Wenn der obere und der untere Grenzreferenzwert erhöht werden, wird außerdem die Information im Schieberegister 51 durch das Ausgangssignal des Codierers 63 nach links geschoben. Werden andererseits der obere und der untere Grenzreferenzwert vermindert, erfolgt eine Verschiebung der Information im Schieberegister 51 nach rechts.

Das Schieberegister 51 komprimiert fortwährend ein digitalmoduliertes n-Bit-Eingangssignal in ein vorbestimmtes digitalmoduliertes m-Bit-Signal und gibt das auf diese Weise gewonnene Signal über den Ausgangsanschluß 65 ab. Durch die oben beschriebene Verschiebung nach links werden m Bits ausgegeben oder übertragen, die bei höheren Bitpositionen als zuvor existieren. Bei einer Verschiebung nach rechts werden andererseits m Bits ausgegeben oder übertragen, die bei niedrigeren Bitpositionen als zuvor existieren. Auf diese Weise wird eine Kompression einer Information mit (n-m) Bits pro Abtastung ausgeführt. Bei dem betrachteten Ausführungsbeispiel wird eine ähnliche Erwartungsoperation wie oben beschrieben in der Expansionsanordnung vorgenommen. Damit ist es lediglich erforderlich, eine Signalinformation aus m Bits pro Abtastung zu übertragen. Dies steht im Gegensatz zu herkömmlichen Anordnungen, bei denen zusammen mit der Signalinformation zum Triggern der Expansionsoperation Informationsbits im selben Ausmaß wie zur Durchführung der Kompression übertragen werden müssen.

Die oben beschriebene Verarbeitung soll im folgenden an Hand der in der Fig. 7 dargestellten Wellen- oder Schwingungsform beschrieben werden. In der Fig. 7 ist das ursprüngliche Analogsignal durch eine Kurve I dargestellt. Die Zeitabstände zwischen den Zeiten to und ti, ti und t2, usw. sind alle gleich und entsprechen einem Abtastintervall. Bei dem in der Fig. 7 dargestellten Beispiel wird die Differenz-

130033/0762

komponente s zwischen den durch die ausgezogene Linie dargestellten Absolutwerten zu den Zeiten ti und tO mit einem passenden Koeffizienten k multipliziert. Wenn der Analogumsetzwert des zur Zeit t2 erwarteten Signals, das man dadurch erhält, daß der Absolutwert zur Zeit ti und das durch Multiplikation gewonnene Signal miteinander addiert werden und das durch eine gestrichelte Linie dargestellt ist, außerhalb des vorbestimmten Pegelbereiches zwischen dem oberen Grenzreferenzwert H(1) und dem unteren Grenzreferenzwert K(1) fällt, wird dieser Zustand zur Zeit ti erfaßt. Die Folge davon ist, daß der obere Grenzreferenzwert und der untere Grenzreferenzwert von H(1) bzw. L(1) nach H(2) und nach L(2) bis zum Auftreten der Zeit t2 geschoben werden. Zur Zeit t2 wird daher der durch die ausgezogene Linie dargestellte, tatsächliche Wert übertragen, wie es aus der Fig. 7 hervorgeht. Weiterhin ist die Anzahl der Datenbits in beiden Fällen die gleiche.

Wie es deutlich aus der Darstellung nach der Fig. 7 hervorgeht, ist die oben beschriebene Operation ein Vorgang, bei dem eine Art von nichtlinearer Quantisierung ausgeführt wird. Folglich tritt eine Eingangs-Ausgangs-Charakteristik auf, wie sie beispielsweise durch die ausgezogenen Linien in der Fig. 8 dargestellt ist.

Es soll jetzt die Arbeitsweise der Expansionsanordnung erläutert werden. Der Schaltungsaufbau der Expansionsanordnung ist demjenigen der Kompressionsanordnung nach der Fig. 6 ähnlich. Folglich wird ein ankommendes digitalmoduliertes m-Bit-Schwingungssignal, das übertragen oder wiedergegeben wird, dem Eingangsanschluß 50 zugeführt. Die ankommende Welle oder Schwingung wird um das gleiche Maß, wie die Welle komprimiert worden ist, zurück in die ursprüngliche digitalmodulierte n-Bit-Welle expandiert. Das expandierte Signal tritt dann am Ausgangsanschluß 65 auf. Die auf diese Weise gewonnene Welle wird dann in der nächsten Stufe einem Digital-Analog-Umsetzer zugeführt. In der Expansionsanordnung

130038/0762

wird geprüft, ob der Analogumsetzpegel des erwarteten Signals außerhalb des vorbestimmten Pegelbereiches fällt, und zwar durch Ableiten des Erwartungssignals. Wenn der Analogumsetzpegel des erwarteten Signals außerhalb des vorbestimmten Pegelbereiches liegt, werden der obere Grenzreferenzwert und der untere Grenzreferenzwert verschoben, bis der Analogumsetzpegel des Erwartungssignals wie bei der Kompressionsanordnung in den erstellten Pegelbereich fällt. Bei der Expansionsanordnung erfolgt aber die Schieberichtung im Schieberegister 51 in bezug auf die Kompressionsanordnung in der entgegengesetzten Richtung. Da die Schiebesteueroperation derart ausgeführt wird, daß überprüft wird, ob sich der Analogumsetzpegel des erwarteten Signals innerhalb des erstellten Pegelbereiches befindet, benötigt man nicht das bei herkömmlichen Anordnungen benutzte Kompressionsinformationsbit.

In der Expansionsanordnung wird das Bitschieben in der entgegengesetzten Richtung wie in der Kompressionsanordnung ausgeführt. Darüber hinaus ist das Schieben bezüglich solcher Teile, die übertragen oder nicht auf der niedrigstwertigen Bitseite wiedergegeben werden, als Null zu betrachten, und der Ausgang der Abrundungsverarbeitungsschaltung 64 wird auf einem niedrigen Pegel gehalten Somit kann man über den Ausgangsanschluß 65 ein digitalmoduliertes n-Bit-Signal vom Schieberegister 51 erhalten. Die Eingangs-Ausgangs-Charakteristik der obigen Expansionsanordnung ist somit komplementär im Vergleich zu derjenigen der Kompressionsanordnung, die in der Fig. 8 durch ausgezogene Linien dargestellt ist. In der Expansionsanordnung erhält man somit am Ausgangsanschluß ein digitalmoduliertes Signal mit einer Charakteristik, das in der Fig. 8 durch die gestrichelten Linien dargestellt ist und zwar im Vergleich zum eingangsseitigen digitalmodulierten Signal der Kompressionsanordnung.

130038/0762

Ein drittes Ausführungsbeispiel der Erfindung soll im folgenden an Hand der Fig. 9 erläutert werden. In der Fig. 9 sind Teile, die mit Teilen nach der Fig. 1 übereinstimmen oder mit diesen Teilen ähnlich sind, durch die gleichen Bezugszahlen gekennzeichnet. Eine Beschreibung dieser Teile entfällt. Das abgetastete Signal, das am Ausgang der Abtast- und Halteschaltung 12 auftritt, wird einerseits einer Erwartungssignal-Generatorschaltung 70 und andererseits einer Verstärkungssteuerschaltung 71 zugeführt. Die Erwartungssignal-Generatorschaltung 70 ist durch einen Block mit gestrichelten Linien eingezeichnet. Das Ausgangssignal der Abtast- und Halteschaltung 12 gelangt in der Erwartungssignal-Generatorschaltung 70 zunächst zu einer Absolutwertschaltung 72, in der der Absolutwert des zugeführten Signals gewonnen wird. Der gewonnene Absolutwert wird dann zum einen einer Verzögerungsschaltung 73 und zum anderen einer Addierschaltung 75 zugeführt. Die Verzögerungsschaltung 73 verzögert das ihr zugeführte Signal um eine Zeitspanne, die gleich einer Abtastperiode der Abtast- und Halteschaltung 12 ist. Das derart verzögerte Ausgangssignal der Verzögerungsschaltung 73 wird dann ebenfalls der Addierschaltung 75 zugeführt, und zwar über ein Umkehrglied 74. Das Ausgangssignal der Addierschaltung 75 gelangt dann nach Durchlaufen einer Verstärkungssteuerschaltung 76, die zwecks Durchführung einer geeigneten Bewertung ader Gewichtung eine Verstärkungssteuerung vornimmt, zu einer Addierschaltung 77. Der Addierschaltung 77 wird außerdem das Ausgangssignal der Absolutwertschaltung 72 zugeführt, so daß die Addierschaltung 77 das Ausgangssignal der Absolutwertschaltung 72 mit dem Ausgangssignal der Verstärkungssteuerschaltung 76 addiert. Das von der Verstärkungssteuerschaltung 76 gelieferte Ausgangssignal (Nebenkoeffizientenerfassungssignal) ist aus dem eine Abtastperiode zuvor auftretenden Ausgangssignal der Absolutwertschaltung 72 gebildet worden, so daß das Ausgangssignal der Addierschaltung 77 ein voraussichtliches oder erwartetes Signal darstellt.

130038/0762

Wenn der Analogumsetzpegel des am Ausgang der Absolutwertschaltung 72 auftretenden abgetasteten Signals von einer Art ist, wie es durch einen vollausgezogenen Pfeil in der Fig. 10 dargestellt ist, erscheint am Ausgang der Addierschaltung 75 zur Zeit t2 ein abgetastetes Signal (Differenz- oder Differentialsignal), bei dem es sich um die Differenz- oder Differentialkomponente d zwischen dem Analogumsetzpegel zur Zeit ti und dem Analogumsetzpegel zur Zeit t2 handelt, der eine Abtastperiode nach der Zeit ti auftritt. Das Ausgangssignal der Addierschaltung 75 wird dann mit einem Bewertungs- oder Gewichtskoeffizienten oc in der Verstärkungssteuerschaltung 76 multipliziert und der Addierschaltung 77 zugeführt. Der Analogumsetzpegel am Ausgang der Addierschaltung 77 stellt dann die Summe des Analogumsetzpegels am Ausgang der Absolutwertschaltung 72 zur Zeit t2 und aus dem Analogumsetzpegel des Differenz- oder Differentialsignals ccd dar. Die Summe aus den Analogumsetzpegeln nimmt daher eine Form an, wie sie in der Fig. 10 durch einen unterbrochenen Pfeil I bei der Zeit t3 eingezeichnet ist. Das durch den unterbrochenen Pfeil I dargestellte erwartete Signal erhält man zur Zeit t2 als ein Signal, das den erwarteten oder voraussichtlichen Analogumsetzpegel am Ausgang der Absolutwertschaltung 72 zur Zeit t3 darstellt. Der vollausgezogene Pfeil II zeigt den tatsächlichen Analogumsetzpegel am Ausgang der Absolutwertschaltung 72 zur Zeit t3. Die Zeit t3 tritt eine Abtastperiode hinter der Zeit t2 auf. Der tatsächliche Pegel ist etwa gleich dem erwarteten Pegel.

Bei der beschriebenen Anordnung wird der Eingangssignalpegel des Analog-Digital-Umsetzers 13 gesteuert und gemäß dem oben beschriebenen erwarteten Signal ausgesendet. Auf der Empfangsseite wird eine Pegelsteuerung vorgenommen, die derjenigen auf der Sendeseite entgegengesetzt ist. Auf diese Weise wird die Übertragung einer digitalmodulierten Schwingung mit einer gewissen Anzahl von Bits ausgeführt, ohne daß dafür Bits erforderlich sind, die für Steuersignale verwendet werden.

130038/0762

Das am Ausgang der Addierschaltung 77 auftretende erwartete Signal wird einem Vergleicher 78 und einem Vergleicher 79 zugeführt. In diesen Vergleichern wird der Pegel des zugeführten Signals mit dem Ausgangssignalpegel einer oberen Grenzpegeleinstellschaltung 80 und einer unteren Grenzpegeleinstellschaltung 81 verglichen. Wenn der Pegelbereich, der die Differenz zwischen dem eingestellten oder gesetzten oberen Grenzpegel der oberen Grenzpegeleinstellschaltung 80 und dem eingestellten oder gesetzten unteren Grenzpegel der unteren Grenzpegeleinstellschaltung 81 ist, einen bestimmten Pegelbereich zeigt, der von dem Analog-Digital-Umsetzer 13, der eine niedrige Anzahl von Bits hat, übertragen werden kann und wenn der erwartete Signalpegel größer als der gesetzte oder eingestellte obere Grenzpegel wird, erfolgt eine Verschiebung des gesamten Pegelbereiches nach oben. Wird andererseits der erwartete Signalpegel kleiner als der eingestellte untere Grenzpegel, erfolgt eine Verschiebung des gesamten Pegelbereiches nach unten.

An Hand der Fig. 11 wird beispielsweise ein Zustand betrachtet, bei dem der eingestellte obere Grenzpegel und der eingestellte untere Grenzpegel durch Linien III und V dargestellt sind. Wenn der erwartete Wert des Analogumsetzpegels, der zur Zeit t2 am Ausgang der Absolutwertschaltung 72 auftritt und der in der Fig. 11 durch einen unterbrochenen Pfeil bei der Zeit t3 dargestellt ist, den eingestellten oberen Grenzpegel III überschreitet, liefert der Vergleicher 78 ein Signal, das den Wert für den eingestellten oberen Grenzpegel der oberen Grenzpegeleinstellschaltung 80 so erhöht, daß er größer als der erwartete Wert ist. Der angehobene obere Grenzpegel ist durch eine Linie IHa in der Fig. 11 dargestellt. Der setzbare oder einstellbare untere Grenzpegel der unteren Grenzpegeleinstellschaltung 81 wird dabei um den selben Betrag angehoben, wie es in der Fig. 11 durch eine Linie IVa gezeigt ist. Darüber hinaus liefert der Vergleicher 78 ein Steuersignal an die Verstärkungssteuerschaltung 71, um deren

130038/0762

Verstärkungsgrad herabzusetzen und um den Pegel des Signals, das zur Zeit t3 von der Verstärkungssteuerschaltung 71 dem Analog-Digital-Umsetzer 13 zugeführt wird, in einen vorbestimmten Pegel zu dämpfen.

Fällt andererseits der zur Zeit to erwartete Signalpegel, den man zur Zeit t^ erhält, unter den einstellbaren oder setzbaren unteren Grenzpegel ab, wie es in der Fig. 11 dargestellt ist, liefert der Vergleicher 79 ein Signal, das den unteren Grenzpegel der unteren Grenzpegeleinstellschaltung 81 vermindert, so daß der in der Fig. 11 durch eine Linie IVb dargestellte neueingestellte untere Grenzpegel kleiner als der zur Zeit t ₂ erwartete Signalpegel ist. Gleichzeitig wird durch ein Steuersignal der einstellbare obere Grenzpegel der oberen Grenzpegeleinstellschaltung 80 um den gleichen Betrag vermindert, wie es durch eine in der Fig. 11 eingezeichnete Linie IHb gezeigt ist. Darüber hinaus liefert der Vergleicher 79 ein Steuersignal an die Verstärkungssteuerschaltung 71, um deren Verstärkungsgrad anzuheben und um damit den Pegel des Signals, das die Verstärkungssteuerschaltung 71 zur Zeit t_n+2 dem Analog-Digital-Umsetzer 13 zuführt, in einen vorbestimmten Pegel anzuheben.

Somit wird der Analogumsetzpegel des Signals (des abgetasteten Signals), das von der Verstärkungssteuerschaltung 71 dem Analog-Digital-Umsetzer 13 zugeführt wird, so eingestellt, daß es sich innerhalb desjenigen Pegelbereiches befindet, innerhalb dessen das Signal unter Aufrechterhaltung einer hohen Qualität vom Analog-Digital-Umsetzer 13 übertragen werden kann. Ferner erfolgt die Steuerung längs des Bereiches dort, wo die Pegelschwankung fortwährend groß ist. Wenn somit die PegelSchwankung des Eingangssignals groß ist, wird der Minimumpegel der Quantisierung angehoben. Ist andererseits die PegelSchwankung oder Pegelveränderung des Eingangssignals klein, wird der Minimumpegel der Quantisierung vermindert, und damit wird eine feinere Quantisierung durchgeführt.

130038/0762

Die Fig. 12 zeigt die analogumgesetzte Eingangs-Ausgangs- Charakteristik der Verstärkungssteuerschaltung 71, wobei die vollausgezogenen Linien V die Eingangs-Ausgangs-Charakteristik zu einer ersten Zeit und die strichpunktierten Linien VI die Eingangs-Ausgangs-Charakteristik zu einer anderen Zeit darstellen. Der Dynamikbereich P bleibt dabei konstant.

Das in der erläuterten Weise erzeugte Ausgangssignal der Verstärkungssteuerschaltung 71 wird im Analog-Digital-Umsetzer 13 in ein digitalmoduliertes Signal umgesetzt, beispielsweise ein PCM-Signal. Das digitalmodulierte Signal gelangt dann zum Anschluß 16 und wird nach Durchlaufen der Ubertragungsstrecke auf der Empfangsseite über den Anschluß 20 dem Digital-Analog-Umsetzer 23 zugeführt. Nachdem das_Signal im Digital-Analog-Umsetzer 23 einer Digital-Analog-Umsetzung unterzogen worden ist, gelangt es zum einen zu einer Abtast- und Halteschaltung 82 und zum anderen zu einer Verstärkungssteuerschaltung 84. Das Ausgangssignal der Abtast- und Halteschaltung 82 wird einer Erwartungssignal-Generatorschaltung 83 zugeführt.

Der Schaltungsaufbau der Erwartungssignal-Generatorschaltung 83 ist demjenigen der Erwartungssignal-Generatorschaltung 70 ähnlich. Wenn allerdings der Erwartungssignalpegel größer als der einstellbare obere Grenzpegel wird, werden der obere und der untere Grenzpegel um ein vorbestimmtes Ausmaß erhöht, und der Erwartungssignal-Generatorschaltung 83 wird ein Steuersignal zugeführt, das den Verstärkungsgrad der Verstärkungssteuerschaltung 84 um eine vorbestimmte Verstärkung anhebt. Ist andererseits der Signalpegel niedriger als der eingestellte untere Grenzpegel, werden der obere und der untere Grenzpegel herabgesetzt. Der Erwartungssignal-Generatorschaltung 83 wird ein Steuersignal zugeführt, das die Verstärkung der Verstärkungssteuerschaltung 84 um eine vorbestimmte Verstärkung herabsetzt. Die Erwartungssignal-

130038/0762
COPY

Generatorschaltung 83 unterscheidet sich somit von der Erwartungssignal-Generatorschaltung 70 in den oben angegebenen Punkten.

Das in der beschriebenen Weise gewonnene Ausgangssignal der Verstärkungssteuerschaltung 84 gelangt über das Tiefpaßfilter 24 zum Ausgangsanschluß 25, nachdem es zurück in das ursprüngliche Analogsignal umgesetzt worden ist.

Da die erläuterte Anordnung nach der Erfindung so ausgebildet ist, daß Steuersignale für die Verstärkungssteuerschaltungen 71 und 84 in Abhängigkeit davon gewonnen werden, ob der erwartete Signalpegel des abgetasteten Signals den oberen oder unteren Grenzpegel überschreitet, besteht keine Veranlassung, ein spezielles Verstärkungssteuersignal zu übertragen. Im Vergleich zur üblichen Anordnung kann das das digitalmodulierte Signal mit einer geringeren Anzahl von Bits übertragen werden. Weiterhin wird der Minimumpegel der Quantisierung vermindert, wenn der eingangsseitige Analogsignalpegel niedrig ist, so daß eine feinere Quantisierung ausgeführt wird und das Quantisierungsrauschen geringer ist.

Bei dem oben erläuterten Ausführungsbeispiel der Erfindung wird das voraussichtliche oder erwartete Signal aus dem benachbarten abgetasteten Signal gewonnen. Zur Erzeugung des erwarteten Signals ist es aber auch möglich, einen Mittelwert zu verwenden, der aus dem derzeitigen Abtastsignal und den Abtastsignalen gewonnen wird, die eine und zwei Abtastperioden vor dem gegenwärtigen Zeitpunkt aufgetreten sind.

Ein viertes Ausführungsbeispiel der Erfindung wird an Hand der Fig. 13 erläutert. In der Fig. 13 sind Teile, die mit Teilen nach der Fig. 9 übereinstimmen oder diesen Teilen ähnlich sind, mit denselben Bczugszahlen versehen. Eine Beschreibung dieser Teile entfällt. Das Ausgangssignal des Analog-Digital-Umsetzers 13 wird zum einen einer Differenzschaltung

130038/0762 Copy

und zum anderen einer Verzögerungsschaltung 91 zugeführt, die das zugeführte Signal um eine Abtastperiode verzögert und dann an die Differenzschaltung 90 weiterleitet. Die Differenzschaltung 90 subtrahiert das am Ausgang der Verzögerungsschaltung 91 auftretende Signal von dem am Ausgang des Analog-Digital-Umsetzers 13 auftretenden Digitalsignal. Die Differenzschaltung 90 liefert somit beispielsweise ein differenzpulscodemoduliertes Signal, d.h. allgemein ausgedrückt ein Signal mit der Amplitudendifferenz zwischen Signalen, die um ein Abtastintervall miteinander benachbart sind. Dieses Differenzsignal, das am Ausgang der Differenzschaltung 90 auftritt, wird einem Schieberegister 92 zugeführt. Das oben erläuterte Differenzsignal ist ein Digitalsignal. Wenn dieses Digitalsignal beispielsweise acht Bits enthält, weist das am Ausgang der Absolutwertschaltung 72 erfaßte Digitalsignal einen Absolutwert von ebenfalls acht Bits auf. Das Absolutwertsignal wird zum einen einer Differenzschaltung 93 und zum anderen der Verzögerungsschaltung 73 zugeführt. Das von der Verzögerungsschaltung 73 um eine Abtastperiode verzögerte Signal gelangt dann ebenfalls zur Differenzschaltung 93.

Die Differenzschaltung 93 enthält eine Operations- oder Verarbeitungsschaltung, die zwischen dem am Ausgang der Absolutwertschaltung 72 auftretenden n-Bit-Digitalsignal und dem am Ausgang der Verzögerungsschaltung 73 auftretenden, um eine Abtastperiode verzögerten n-Bit-Digitalsignal die Differenz bildet. Das Ausgangssignal der n-Bit-Differenzschaltung 93 wird dann der Verstärkungssteuerschaltung 76 zugeführt. Da der Aufbau und die Arbeitsweise der oben genannten Teile und der Verstärkungssteuerschaltung 76 die gleichen wie beim Ausführungsbeispiel nach der Fig. 9 sind, wird hier auf eine Beschreibung verzichtet. Der Vergleicher 78 liefert einen Schiebeimpuls zum Verschieben der Daten im Schieberegister nach links, und zwar nur dann, wenn der am Ausgang der Addierschaltung 77 auftretende Erwartungssignalpegel größer als der

130038/0762

obere Grenzwertpegel der oberen Grenzwertpegeleinsteilschaltung 80 ist, um die Daten beispielsweise um ein Bit zu verschieben. Weiterhin erhöht der Vergleicher 78 die Einstellpegel der oberen Grenzpegeleinstellschaltung 80 und der unteren Grenzpegeleinstellschaltung 81 um einen konstanten Pegel. Der oben erläuterte Vorgang wird wiederholt, bis der Erwartungssignalpegel niedriger als der obere Grenzpegel der oberen Grenzpegeleinstellschaltung 80 ist. Ferner ist die Anordnung so getroffen, daß diese Operation oder dieser Vorgang beendet ist, bevor das nächste Erwartungssignal (innerhalb einer Abtastperiode) auftritt.

Gleichermaßen liefert der Vergleicher 79 einen Schiebeimpuls zum Verschieben der Daten im Schieberegister 92 nach rechts nur dann, wenn der am Ausgang der Addierschaltung 77 auftretende Erwartungssignalpegel kleiner als der untere Grenzpegel der unteren Grenzpegeleinstellschaltung 81 ist, um die Daten beispielsweise um ein Bit zu verschieben. Weiterhin vermindert der Vergleicher 79 die Einstellpegel der oberen Grenzpegeleinstellschaltung 80 und der unteren Grenzpegeleinstellschaltung 81 um einen konstanten Pegel. Der oben erläuterte Vorgang wird wiederholt, bis der Erwartungssignalpegel größer als der am Ausgang der unteren Grenzpegeleinstellschaltung 81 auftretende untere Grenzpegel ist. Die Anordnung ist so getroffen, daß das Schieberegister 92 eine Schaltung ist, die ein m-Bit-Digitalsignal (m < n) als Üifferenzpulscodemoduliertes Signal (DPCM-Signal) liefert, und die durch Verschieben nach links in der Lage ist, unter Verwendung von m Bits ein hohes Pegelsignal zu handhaben, und die durch Verschieben nach rechts in der Lage ist, unter Verwendung von m Bits ein niedriges Pegelsignal zu handhaben.

Bei der Fig. 14 handelt es sich um eine grafische Darstellung, die zur Erläuterung der Arbeitsweise der oberen Grenzpegeleinstellschaltung 80 und der unteren Grenzpegeleinstellschaltung 81 dient. Die durch voll ausgezogene Linien

130038/0762

dargestellten Pfeile sind die Analogumsetzpegel des am Ausgang der Absolutwertschaltung 72 auftretenden n-Bit-Differenzsignals. Die gestrichelt eingezeichneten Pfeile stellen die Analogumsetzpegel des zu der betreffenden Zeit erwarteten Signals dar. Die strichpunktierte Kurve I zeigt den oberen Grenzpegel, der durch die obere Grenzpegeleinstellschaltung 80 gegeben ist..Die strichpunktierte Kurve II zeigt den unteren Grenzpegel, der durch die untere Grenzpegeleinstellschaltung 81 gegeben ist. Wenn der zur Zeit t3 erwartete Signalpegel, der zur Zeit t2 gewonnen wird, den oberen Grenzpegel I überschreitet, werden entsprechend der Darstellung nach der Fig. 14 der obere Grenzpegel I und der untere Grenzpegel II um denselben Pegel angehoben, so daß der zum Zeitpunkt t3 auftretende obere Grenzpegel I höher als der zu diesem Zeitpunkt erwartete Signalpegel ist. Der umgekehrte Vorgang spielt sich bei den Zeiten t5 und t6 ab, wenn der zum Zeitpunkt t6 erwartete Signalpegel, der beim Zeitpunkt t5 gewonnen wird, den unteren Grenzpegel II unterschreitet. Dabei wird wie zuvor beim Anheben der obere Grenzpegel I zusammen mit dem unteren Grenzpegel II um denselben Pegel abgesenkt. Wenn zur Zeit t10 der zur Zeit t11 erwartete Signalpegel wiederum den oberen Grenzpegel I überschreitet, werden der obere Grenzpegel I und der untere Grenzpegel II um den gleichen Pegel angehoben, und zwar in einem solchen Ausmaß, daß der obere Grenzpegel I größer als der zum Zeitpunkt t11 erwartete Signalpegel ist.

Das auf die obige Weise erhaltene DPCM-Signal gelangt dann über den Anschluß 16, eine bestimmte Übertragungsstrecke und den Anschluß 20 zu einem Register 94. Im Register 94 wird das empfangene Signal verriegelt und dann an eine Erwartungssignal-Generatorschaltung 95 gelegt. Die in der Expansionsanordnung vorgesehene Erwartungssignal-Generatorschaltung hat grundsätzlich den gleichen Aufbau wie die in der Kompressions anordnung vorgesehene Erwartungssignal-Generatorschaltung. Wenn allerdings der Analogumsetzpegel des erwarteten Signals höher als der eingestellte obere Grenzpegel ist, wird der

130038/0762

obere Grenzpegel erhöht, so daß der obere Grenzpegel größer als der Absolutwert der Differenz zwischen dem Analogumsetzpegel des erwarteten Signals und dem oberen Grenzpegel wird. Ist andererseits der Analogumsetzpegel des erwarteten Signals niedriger als der eingestellte untere Grenzpegel, wird der einstellbare untere Grenzpegel vermindert, so daß er kleiner als der Absolutwert der Differenz zwischen dem Analogumsetzpegel des erwarteten Signals und dem unteren Grenzpegel ist. Ferner liefert die Erwartungssignal-Generatorschaltung einen Schiebeimpuls zum Verschieben des Inhalts des Registers in der entgegengesetzten Richtung wie in der Kompressionsanordnung. Das n-Bit-Digitalsignal am Ausgang der Erwartungssignal-Generatorschaltung 95 wird daher gleich dem am Eingang des Schieberegisters 92 auftretenden n-Bit-Digitalsignal. Das auf diese Weise gewonnene Digitalsignal wird dann in dem Digital-Analog-Umsetzer 23 einer Digital-Analog-Umsetzung unterzogen und dem Ausgangsanschluß 25 zugeführt, nachdem es durch einen Integrator 96 und ein nichtdargestelltes Tiefpaßfilter zurück in das ursprüngliche Analogsignal demoduliert worden ist.

Bei dem oben beschriebenen Ausführungsbeispiel wird somit das Differenz- oder Differentialsignal des eingangsseitigen Analogsignals gemäß dem erwarteten Signal bitmäßig geschoben, so daß, selbst wenn das eingangsseitige Analogsignal eine plötzliche PegelSchwankung aufweist, die Pegeländerung im Differenz- oder Differentialsignal nicht viel beeinträchtigt wird. Weiterhin kann man die Bitverschiebung im Differenzoder Differentialsignal mit dem Maximum für η Bits des Differenzsignals vornehmen. Im Gegensatz zur herkömmlichen Anordnung, in der man nur m Bits der Übertragungsbits quantisieren kann, sieht die beschriebene Anordnung vor, daß η Stufen von Bits (n> m) quantisiert werden können. Auf diese Weise ist es möglich, daß das eingangsseitige Analogsignal durch das DPCM-Signal genau übertragen werden kann. Wenn die Pegelveränderung im Analogsignal groß ist, werden die oberen Bits des eingangs-

130038/07

seitigen Differenzsignals durch das Schieberegister 92 übertragen. Im Vergleich zur herkömmlichen Anordnung wird somit durch Steigungsüberlastung oder Überschreiten der Anstiegsgeschwindigkeit hervorgerufenes Rauschen in einem hohen Maße vermindert. Wenn die Veränderung im Analogsignal klein ist, werden die unteren oder tieferen Bits des eingangsseitigen Differenzsignals durch das Schieberegister 92 übertragen. Dadurch wird im Vergleich zur herkömmlichen Anordnung grobkörniges Rauschen stark herabgesetzt.

Darüber hinaus kann das grobkörnige Rauschen noch effektiver dadurch herabgesetzt werden, daß die Anzahl der unteren Signalbits in der Differenzschaltung 90 erhöht wird.

Bei dem erläuterten Ausführungsbeispiel erzeugen die Differenzschaltungen 90 und 93 die Differenz zwischen dem Digitalsignal zur gegenwärtigen Zeit und dem Digitalsignal, das eine Abtastperiode vor der gegenwärtigen Zeit aufgetreten ist. Die Gewinnung dieser Differenz ist jedoch nicht auf das oben beschriebene Verfahren begrenzt. Die Differenz kann man

d + d -.
auch aus einem Mittelwert ( ) gewinnen, wobei d die

Differenz zwischen dem gegenwärtigen Digitalsignal und dem Digitalsignal einer Abtastperiode vor dem gegenwärtigen Zeitpunkt ist und wobei d„ _Λ die Differenz zwischen den Digital-Signalen ist, die eine und zwei Abtastperioden vor dem gegenwärtigen Zeitpunkt aufgetreten sind.

Ferner ist es möglich, anstelle der Absolutwertschaltung 72 einen Direktzugriffsspeicher RAM zu verwenden, der eine Vielzahl abgetasteter Signale speichern kann. Außerdem können auf der Ausgangsseite der Addierschaltung 77 eine zweite Addierschaltung und ein Schieberegister vorgesehen sein, das das Ausgangssignal der zweiten Addierschaltung vorübergehend speichert und es zur zweiten Addierschaltung zurückführt, so daß das am Ausgang der zweiten Addierschal-

130038/0762

tung auftretende Erwartungssignal den Vergleichern 78 und 79 zugeführt wird. Bezeichnet man das Ausgangssignal der zweiten Addierschaltung mit x, das zum gegenwärtigen Zeitpunkt auftretende Digitalsignal am Ausgang des Direktzugriffsspeichers mit χ-, und die am Ausgang des Direktzugriffsspeichers auftretenden Digitalsignale, die k Abtastungen vor dem gegenwärtigen Zeitpunkt aufgetreten sind, mit x-iv» kann man die Anordnung so konstruieren, daß das erwartete Signal χ durch die folgende Gleichung dargestellt wird:

Ein fünftes Ausführungsbeispiel der Erfindung wird an Hand der Fig. 15 erläutert. In der Fig. 15 sind diejenigen Teile, die Teilen nach der Fig. 9 ähnlich sind oder mit ihnen übereinstimmen, mit denselben Bezugszahlen versehen. Eine Beschreibung dieser Teile entfällt. Aus dem ankommenden Analogisngal, das am Eingangsanschluß 10 anliegt, werden im Tiefpaßfilter 11 die unnötigen Komponenten hoher Frequenz entfernt, Das von den Komponenten hoher Frequenz befreite Signal wird dann zum einen einem Spannungsvergleicher 100 und zum anderen einer Verzögerungsschaltung 101 zugeführt. Die Verzögerungsschaltung 101 verzögert das ihr zugeführte Analogsignal um ein Abtastintervall der Abtast- und Halteschaltung 12 (oder um eine Zeitspanne, die einem ganzzahligen Vielfachen eines Abtastintervalls entspricht). Das Ausgangssignal der Verzögerungsschaltung 101 wird bezüglich der Signalpolarität in einem Umkehrverstärker 102 umgekehrt und dann ebenfalls dem Spannungsvergleicher 100 zugeführt. Der Spannungsvergleicher 100 führt somit einen Vergleich zwischen dem am Ausgang des Tiefpaßfilters 11 auftretenden eingangsseitigen Analogsignal und dem Ausgangssignal der Verzögerungsschaltung 101 durch. Das am Ausgang

130038/0762

des Spannungsvergleichers 100 auftretende Analogsignal ist somit ein Analogdifferential- oder Analogdifferenzsignal, das durch Subtraktion des ein Abtastintervall nach dem gegenwärtigen Zeitpunkt auftretenden Analogsignals von dem zum gegenwärtigen Zeitpunkt auftretenden Analogsignal gewonnen wird. Das Analogdifferential- oder Analogdifferenzsignal wird dann in der Abtast- und Halteschaltung 12 abgetastet und zum einen an den Verstärker 71 veränderbarer Verstärkung und die Absolutwertschaltung 72 in der Erwartungssignal-Generatorschaltung 70 gelegt, die durch gestrichelte Linien eingezeichnet ist. Andere Teile der Anordnung stimmen mit den Teilen des dritten Ausführungsbeispiels nach der Fig. 9 überein.

Ein sechstes Ausführungsbeispiel der Erfindung wird an Hand der Fig. 16 erläutert. In der Fig. 16 sind Teile, die mit Teilen nach der Fig. 13 übereinstimmen oder mit ihnen ähnlich sind, mit denselben Bezugszahlen versehen. Eine Beschreibung dieser Teile entfällt.

Zwei Werte des n-Bit-Digitalsignals (beispielsweise des PCM-Signals), das durch Abtasten des eingangsseitigen Analogsignals im Analog-Digital-Umsetzer 13 und Quantisieren des abgetasteten Signals gewonnen wird, gelangt an das Schieberegister 92. Das Schieberegister 92 führt in Abhängigkeit vom Ausgangssignal von einem Vergleicher 110 eine Schiebeoperation in einer vorbestimmten Richtung aus. Darüber hinaus nimmt das Schieberegister 92 eine Bitkompression des eingangsseitigen n-Bit-Digitalsignals in ein m-Bit-Digitalsignal vor und gibt das auf diese Weise erhaltene Signal über den Anschluß 16 an die Empfangsanordnung ab. Ferner wird dieses Signal der Absolutwertschaltung 72 in der Erwartungssignal-Generatorschaltung zugeführt (wobei gemäß der obigen Erläuterung m<n).

Das ra-Bit-Digitalsignal, das durch Erfassen des Absolutwertes des Signals am Ausgang der Absolutwertschaltunp

130038/0762

auftritt, wird dann an die Differenzschaltung 93 und an eine Verzögerungsschaltung 112 gelegt, in der das Signal um eine Zeitspanne verzögert wird, die gleich der Abtastperiode der im Analog-Digital-Umsetzer 11 ausgeführten Abtastung ist. Das auf diese Weise verzögerte Signal wird dann ebenfalls an die Differenzschaltung 93 gelegt.

Die Differenzschaltung 93 enthält eine Operations, oder Verarbeitungsschaltung, die die Differenz zwischen dem am Ausgang der Absolutwertschaltung 72 auftretenden m-Bit-Digitalsignal und dem am Ausgang der Verzögerungsschaltung 112 auftretenden m-Bit-Digitalsignal erzeugt, das eine Abtastung vor dem gegenwärtigen Zeitpunkt aufgetreten ist. Das am Ausgang der Differenzschaltung 93 erscheinende m-Bit-Differential- oder m-Bit-Differenzsignal wird an die Verstärkungssteuerschaltung 76 gelegt. Die Verstärkungssteuerschaltung 76 dient dazu, um einen geeigneten Bewertungs- oder Gev/ichtskoeffizienten zu addieren, so daß die Verzerrungskomponente in dem endgültig demodulierten Ausgangssignal ein Minimum ist. Die Verstärkungssteuerschaltung 76 kann ein Multiplizierglied und eine Koeffizientenschaltung enthalten.

Das am Ausgang der Verstärkungssteuerschaltung 76 auftretende m-Bit-Differentialsignal wird in der Addierschaltung mit dem vom Ausgang der Absolutwertschaltung 72 stammenden m-Bit-Differentialsignal addiert. Das aufgrund dieser Addition gewonnene Signal wird für das m-Bit-Digitalsignal als Erwartungssignal verwendet.

Der Analogumsetzpegel P_n des Digitalsignals am Ausgang der Differenzschaltung 93 kann man durch die folgende Gleichung wiedergeben:

130038/0762

Der obige Analogumsetzwert P wird somit zum Nebenkoeffizienten des Differentialsignals. Den Analogumsetzwert P' * des Erwartungssignals kann man somit wie folgt darstellen:

^P'n₊1 - Kl ⁺ «^Pn <¹⁰>

In der Gleichung (10) ist Oj der Bewertungs- oder Gewichtskoeffizient, der durch die Verstärkungssteuerschaltung 76 hinzugefügt wird.

Das auf diese Weise gewonnene Erwartungssignal wird an den Vergleicher 110 gelegt, wo ein Vergleich zwischen dem gegenwärtigen Referenzpegel einer Referenzpegeleinstellschaltung 111 und dem Analogumsetzpegel vorgenommen wird. Wenn der Analogumsetzpegel des Erwartungssignals höher als der Referenzpegel ist, liefert der Vergleicher 110 ein logisches"1^ILSignal an das Schieberegister 92, das als Bitauswahlschaltung benutzt wird, um den Inhalt des Schieberegisters 92 in die Richtung der höchstwertigen Bits (nach links) zu verschieben. Ist andererseits der Analogumsetzpegel des Erwartungssignals niedriger als der Referenzpegel, liefert der Vergleicher 110 ein logisches "-1"-Signal an das Schieberegister 92, um den Inhalt des Schieberegisters in die Richtung der niedrigstwertigen Bits (nach rechts) zu verschieben.

Wenn das Ausgangssignal des Vergleichers 110 eine logische "1" ist, ändert der Vergleicher 110 zusätzlich zur oben erläuterten Schiebeoperation am Schieberegister 92 das Ausgangssignal der Referenzpegeleinstellschaltung 111 in einen Referenzpegel, der 6 bis 12 dB höher als der Referenzpegel zum gegenwärtigen Zeitpunkt ist. Darüber hinaus veranlaßt der Vergleicher 110, daß die Verzögerungsschaltung die gleiche Schiebeoperation wie die des Schieberegisters ausführt. Ist andererseits der Ausgang des Vergleichers

130038/0762

eine logische "-1", ändert der Vergleicher 110 den Referenzpegel der Referenzpegeleinstellschaltung 111 in einen Referenzpegel, der 6 bis 12 dB niedriger als der gegenwärtige Referenzpegel ist, und veranlaßt, daß die Verzögerungsschaltung 112 die gleiche Schiebeoperation wie die vom Schieberegister 92 vorgenommene Schiebeoperation ausführt. Wenn die Verzögerungsschaltung 112 und das Schieberegister 92 die gleiche Schiebeoperation vornehmen, erhält man am Ausgang der Differenzschaltung 93 ein richtiges Differentialoder Differenzsignal.

Die vom Schieberegister 92 und der Verzögerungsschaltung 112 ausgeführte Schiebeoperation und die Veränderung des Referenzpegels der Referenzpegeleinstellschaltung 111 aufgrund des Ausgangssignals des Vergleichers 110 werden innerhalb einer Abtastperiode T vorgenommen. Das zu einer gewissen Zeit auftretende eingangsseitige n-Bit-Digitalsignal, das von dem Erwartungssignal erwartet wird, wird bezüglich m Bits in Übereinstimmung mit dem Erwartungssignal ausgewählt und dann übertragen. In anderen als den oben beschriebenen Fällen (beispielsweise nach Veränderung des obigen Referenzpegels), liefert der Vergleicher 110 als Ausgangssignal eine "0" und übt keinen Einfluß auf andere Schaltungen aus.

Wenn das zu übertragende Signal ein DPCM-Signal ist, hat das Schieberegister 92 einen Aufbau 92a, wie er in der Fig. 17 durch punktierte Linien angedeutet ist. Eine Differenzschaltung 121 erzeugt die Differenz zwischen dem n-Bit-Digitalsignal, das der Analog-Digital-Umsetzer 13 an einen Anschluß 120 liefert, und dem n-Bit-Digitalsignal, das durch eine Verzögerungsschaltung 122 um eine Abtastung verzögert wird. Ein Schieberegister 12 3 wählt m Bits aus dem Ausgangssignal der Differenzschaltung 121 aus und nimmt dann die Übertragung vor. Das Ausgangssignal des Schieberegisters 123 erscheint an einem Anschluß 126 und wird außerdem einem

130038/0762

Schieberegister 124 zugeführt, das das ihm zugeführte Signal verschiebt. Das Ausgangssignal des Schieberegisters und das Ausgangssignal der Verzögerungsschaltung 122 werden in einer Addier schaltung 125 addiert.. Das am Ausgang dieser Addierschaltung 125 auftretende Signal wird dann der Verzögerungsschaltung 122 zugeführt, die es um eine Abtastung verzögert. Das Ausgangssignal des Vergleichers 110 wird über einen Anschluß 127 den Schieberegistern 123 und 124 zugeführt .

Um ein Digitalsignal, bei dem es sich nicht um ein DPCM-Signal handelt, zu übertragen, kann man das Schieberegister 92 in einer solchen Weise ausbilden, wie es in der Fig. 18 durch punktiert eingezeichnete Linien 92b angedeutet ist. In der Fig. 18 enthält das Schieberegister 92b eine Addierschaltung 128, die das eingangsseitige n-Bit-Digitalsignal und das Ausgangssignal der Verzögerungsschaltung addiert. Die Schieberegister 123 und 124 haben ähnliche Funktionen wie bei der Darstellung nach der Fig. 17. Eine Differenzschaltung 129 bildet die Differenz zwischen dem Ausgangssignal der Addierschaltung 128 und dem Ausgangssignal des Schieberegisters 124. Die Verzögerungsschaltung 122 verzögert das Ausgangssignal der Differenzschaltung 129 um eine Abtastung und liefert das verzögerte Signal an die Addierschaltung 128.

Ein siebtes Ausführungsbeispiel der Erfindung wird an Hand der Fig. 19 erläutert. In der Fig. 19 sind diejenigen Teile, die Teilen nach den Fig. 9 und 16 entsprechen, mit denselben Bezugszahlen versehen. Eine Beschreibung dieser Teile entfällt. Wenn der Analogumsetzpegel des Erwartungssignals höher als der Referenzpegel ist, der durch eine Referenzpegeleinstellschaltung 131 eingestellt ist, liefert der Vergleicher 78 einen Ausgangsimpuls, der den Inhalt des Schieberegisters 92 und einer Verzögerungsschaltung 130 in einer vorbestimmten Richtung verschiebt. Ist andererseits

130038/0762

der Analogumsetzpegel des Erwartungssignals geringer als der Referenzpegel des Schieberegisters 132, wobei der Referenzpegel des Schieberegisters dadurch gewonnen wird, daß das Ausgangssignal der Referenzpegeleinstellschaltung 131 um ein oder zwei Bits verschoben wird (der Referenzpegel des Schieberegisters 132 ist daher um 6 bis 12 dB niedriger als der Ausgangssignalreferenzpegel der Referenzpegeleinstellschaltung 131), liefert der Vergleicher 79 einen Ausgangsimpuls, der den Inhalt des Schieberegisters 92 und der Verzögerungsschaltung 130 in einer vorbestimmten Richtung verschiebt. Folglich ist der Referenzpegeleinstellbereich, innerhalb dessen das Schieberegister 92 und die Verzögerungsschaltung 130 keine Schiebeoperation ausführen, 6 bis 12 dB groß, und damit handelt es sich eigentlich um einen sehr kleinen Bereich.

Das am Ausgang der Addierschaltung 77 auftretende Erwartungssignal wird den Vergleichern 78 und 79 zugeführt. Dort findet ein Vergleich zwischen diesem Signal und dem gesetzten oder eingestellten Referenzpegel der Referenzpegeleinstellschaltung 131 bzw. dem Referenzpegel des Schieberegisters 132 statt. Der Vergleicher 78 liefert einen Ausgangsschiebeimpuls, der die Daten im Schieberegister 92 beispielsweise um ein Bit nach links schiebt, allerding nur dann, wenn der Analogumsetzpegel des am Ausgang der Addierschaltung 77 auftretenden Erwartungssignals höher als der Referenzpegel (oberer Grenzpegel) der Referenzpegeleinstellschaltung 131 ist. Dabei wird der eingestellte obere Grenzreferenzpegel der Referenzpegeleinstellschaltung 13I um einen gewissen Pegel erhöht. Der Ausgangssignalreferenzpegel des Schieberegisters 132 wird ebenfalls um diesen gewissen Pegel angehoben. Die beschriebenen Vorgänge werden wiederholt, bis der Analogurasetzpegel des Erwartungssignals kleiner als der obere Grenzreferenzpegel der Referenzpegeleinstellschaltung 131 ist. Die Anordnung ist darüber hinaus so getroffen, daß die oben erläuterten Vorgänge innerhalb

130038/0762

einer Zeitspanne beendet sind, bis das nächste Erwartungssignal (eine Abtastperiode später) auftritt.

Gleichermaßen liefert der Vergleicher 79 einen Ausgangsschi ebeimpuls, der die Daten des Schieberegisters beispielsweise um ein Bit nach rechts schiebt, allerdings nur dann, wenn der Analogumsetzpegel des Erwartungssignals kleiner als der Referenzpegel (unterer Grenzpegel) des Schieberegisters 132 ist. Der Schiebeimpuls vermindert auch den Referenzpegel der Referenzpegeleinstellschaltung 131 um einen bestimmten Pegel. Der Referenzpegel des Schieberegisters 132 wird somit auch um den oben angegebenen bestimmten Pegel herabgesetzt. Die oben erläuterte Operation wird so lange wiederholt vorgenommen, bis der Analogumsetzpegel des Erwartungssignals größer als der untere Grenzreferenzpegel des Schieberegisters 132 wird. Somit werden die Schiebeimpulse wiederholt zugeführt, bis der obige Zustand erreicht ist. Das Schieberegister 92 ist eine Schaltung, die. ein Digitalsignal mit m Bits (m< n) liefert und die in der Lage ist, unter Verwendung des Schiebeimpulses zum Schieben nach links ein hochpegeliges Signal mit m Bits zu beschreiben, sowie auch in der Lage ist, unter Vervrendung des Schiebeimpulses zum Schieben nach rechts ein niedrigpegeliges Signal mit m Bits zu beschreiben.

Die Erfindung ist auf die erläuterten Ausführungsbeispiele nicht beschränkt. Zahlreiche Abwandlungen und Modifikationen sind im Rahmen der erfindungsgemäßen Lehre denkbar.

130038/0762

Claims (8)

Palentanwälte : :* - : .-' - :''^': Reichelu.Reichel - · 2±9£ 6 Frankfurt a. M. I Parkstraße 13 3047447 VICTOR COMPANY OF JAPAN, LTD., Yokohama-City, Japan Patentansprüche

1. Kompressions- und Expansionsanordnung für digitalmodulierte Signale, enthaltend einen Analog-Digital-Umsetzer, der durch Digitalmodulation eines Analogsignals ein digitalmoduliertes Signal liefert, eine auf der Ausgangsseite des Analog-Digital-Umsetzers angeordnete erste veränderbare Verstärkerschaltung, eine erste Verstärkungssteuerschaltung, die unter Verwendung eines ersten Steuersignals und der ersten veränderbaren Verstärkerschaltung eine Pegelkompression des Analogumsetzpegels des eingangsseitigen digitalmodulierten Signals der ersten Verstärkungssteuerschaltung innerhalb eines vorbestimmten Pegelbereiches äquivalent vornimmt, eine zweite veränderbare Verstärkerschaltung, der das digitalmodulierte Signal zugeführt wird, das von der ersten Verstärkungssteuerschaltung gewonnen und übertragen wird, und die den Analogumsetzpegel des eingangsseitigen digitalmodulierten Signals gemäß einem zweiten Steuersignal verändert, eine zweite Verstärkungssteuerschaltung, die unter Verwendung der zweiten veränderbaren Verstärkerschaltung eine Pegelexpansion des Analogumsetzpegels des eingangsseitigen digitalmodulierten Signals der zweiten Verstärkungssteuerschaltung um das selbe Ausmaß wie die obige Pegelkompression innerhalb eines vorbestimmten Pegelbereiches äquivalent vornimmt und bezüglich des entweder von der Eingangsseite oder der Ausgangsseite der zweiten veränderbaren Verstärkerschaltung erhaltenen digitalmodulierten Signals ein Operation ausführt, die entgegengesetzt zu derjenigen ist, di die erste Verstärkungssteuerschaltung ausführt, und einen Digital-Analog-Umsetzer, der das ausgangsseitige digitalmodulie: te Signal der zweiten veränderbaren Verstärkerschaltung in ein Analogsignal umsetzt,
dadurch gekennzeichnet,

130038/0762

daß die erste Verstärkersteuerschaltung enthält: eine Erwartungssignal-Generatorschaltung (17) mit einem Analogumsetzpegel ζ , der der folgenden Gleichung genügt:

^zn =

N
I=O

wobei N eine willkürliche natürliche Zahl ist, a_Q bis a Null oder eine willkürliche Zahl sind, y den entweder von der Eingangsseite oder der Ausgangsseite der ersten veränderbaren Verstärkerschaltung erhaltenen Analogumsetzpegel eines digitalmodulierten Signals oder des Differenz- bzw. Differentialsignals des digitalmodulierten Signals zu einer Zeit nT bezeichnet, T die Abtastperiode des digitalmodulierten Signals ist und a.^ den zur Bewertung oder Gewichtung benutzten Koeffizienten bezeichnet, einen veränderbaren Referenzpegelgenerator (18), der einen Referenzpegel erzeugt, und einen Vergleicher (19), der aufgrund des Vergleichs des Referenzpegels mit dem Analogumsetzpegel ζ des Erwartungssignals an seinem Ausgang das erste Steuersignal liefert.

2. Kompressions- und Expansionsanordnung für digitalmodulierte Signale, enthaltend einen Analog-Digital-Umsetzer, der durch Digitalmodulation eines Analogsignals ein digitalmoduliertes Signal erzeugt, eine auf der Eingangsseite des Analog-Digital-Umsetzers angeordnete erste veränderbare Verstärkerschaltung, eine erste Verstärkungssteuerschaltung, die unter Verwendung eines ersten Steuersignals und der ersten veränderbaren Verstärkerschaltung eine Pegelkompression des Analogumsetzpegels des eingangsseitigen digitalmodulierten Signals der ersten Verstärkungssteuerschaltung innerhalb eines vorbestimmten Pegelbereiches äquivalent vornimmt, einen Digital-Analog-Umsetzer, der das von der ersten Verstärkungssteuerschaltung erhaltene und übertragene digitalmodulierte Signal in ein Analogsignal umsetzt, eine zweite veränderbare Verstärkerschaltung, der das Ausgangssignal des Digital-Analog-Umsetzers zugeführt wird und die den Pegel des zugeführten Si-

1300 38/0762

gnals gemäß einem zweiten Steuersignal ändert, und eine zweite Verstärkungssteuerschaltung, die eine Pegelexpansion des Analogumsetzpegels des eingangsseitigen digitalmodulierten Signals der zweiten Verstärkungssteuerschaltung um das gleiche Ausmaß wie die obige Pegelkompression innerhalb eines vorbestimmten Bereiches unter Verwendung der zweiten veränderbaren Verstärkerschaltung und unter Ausführung einer Operation an dem entweder von der Eingangsseite oder der Ausgangsseite der zweiten veränderbaren Verstärkerschaltung erhaltenen digitalmodulierten Signal äquivalent vornimmt, die der durch die erste Verstärkungssteuerschaltung ausgeführten Operation entgegengesetzt ist,
dadurch gekennzeichnet, daß die erste Verstärkungssteuerschaltung enthält: eine Erwartungssignal-Generatorschaltung (17) mit einem Analogumsetzpegel ζ , der der folgenden Gleichung genügt:

^n = J₀ «Ί · |

wobei N eine willkürliche natürliche Zahl ist, a_Q bis a_N Null oder eine willkürliche Zahl sind, y den entweder von der Eingangsseite oder der Ausgangsseite der ersten veränderbaren Verstärkungsschaltung erhaltenen Analogumsetzpegel eines digitalmodulierten Signals zu einer Zeit nT bezeichnet, T die Abtastperiode des digitalmodulierten Signals ist und a^ den zur Bewertung oder Gewichtung benutzten Koeffizienten bezeichnet, einen veränderbaren Referenzpegelgenerator (18), der einen Referenzpegel erzeugt, und einen Vergleicher (19), der aufgrund des Vergleiches des Referenzpegels mit dem Analogumsetzpegel Z_n des Erwartungssignals an seinem Ausgang das erste Steuersignal bereitstellt.

130038/0762

3. Anordnung nach Anspruch 1,
dadurch gekennzeichnet, daß die Erwartungssignal-Generatorschaltung (17) enthält: eine Absolutwertschaltung (31), der ein digitalmoduliertes Signal entweder von der Eingangsseite oder der Ausgangsseite der ersten veränderbaren Verstärkerschaltung zugeführt wird und die den Absolutwert des zugeführten Signals erfaßt, eine Verzögerungsschaltung (33), die das Ausgangssignal der Absolutwertschaltung verzögert, eine Differenzschaltung (32), die im wesentlichen die Differenz zwischen dem Ausgangssignal der Absolutwertschaltung und dem Ausgangssignal der Verzögerungsschaltung bildet, und eine Addierschaltung (34), die das Ausgangssignal der Differenzschaltung und das Ausgangssignal der Absolutwertschaltung addiert.

4. Kompressions- und Expansionsanordnung für digitalmodulierte Signale, enthaltend ein erstes Schieberegister, dem ein digitalmoduliertes n-Bit-Signal zugeführt wird, das durch Digitalmodulation eines Analogsignals entstanden ist, und das das zugeführte Signal in ein digitalmoduliertes m-Bit-Signal (m<n) komprimiert, und ein zweites Schieberegister, das das digitalmodulierte m-Bit-Signal des ersten Schieberegisters nach seiner Übertragung in das ursprüngliche digitalmodulierte η-Bit-Signal expandiert, gekennzeich.net durch eine Absolutwertschaltung (52), die aus dem digitalmodulierten η-Bit-Signal den Absolutwert gewinnt, eine Differenzschaltung (54, 55), der das Ausgangssignal der Absolutwertschaltung zugeführt wird und die an ihrem Ausgang ein Differenzsignal abgibt, das der Differenz zwischen dem Signal von einer oder mehreren vorangegangenen Abtastintervallen und dem gegenwärtigen Signal entspricht, eine Addierschaltung (58), die das Ausgangssignal der Absolutwertschaltung und der Differenzschaltung addiert und an ihrem Ausgang ein Erwartungssignal abgibt, eine Steuerschaltung (59 bis 64), die die im ersten Schieberegister gespeicherte Information nur dann nach links verschiebt, wenn der Analogumsetzpegel des Erwartungssignals den oberen Grenzreferenzwert eines voreingestellten

130038/0762

Pegelbereiches zwischen dem oberen Grenzreferenzwert und einem unteren Grenzreferenzwert überschreitet, und die die im ersten Schieberegister gespeicherte Information nur dann nach rechts verschiebt, wenn der Analogumsetzpegel des Erwartungssignals den unteren Grenzreferenzwert des Pegelbereiches unterschreitet, und die dabei den oberen Grenzreferenzwert und den unteren Grenzreferenzwert so ändert, daß der Analogumsetzpegel des Erwartungssignals in den eingestellten Pegelbereich fällt, und eine Schaltungsanordnung, der das digitalmodulierte m-Bit-Signal des ersten Schieberegisters nach Durchlaufen der tibertragungsstrecke zugeführt wird und die eine Änderung und Steuerung des eingestellten Pegelbereiches in ähnlicher Weise wie in der Kompressionsanordnung unter Verwendung einer Schaltung ausführt, die einen ähnlichen Schaltungsaufbau wie die Kompressionsanordnung aus der Absolutwertschaltung, der Differenzschaltung, der Addierschaltung und der Steuerschaltung hat, wobei diese Schaltungsanordnung bezüglich des zweiten Schieberegisters auch eine Schiebesteueroperation vornimmt, allerdings in einer Richtung, die zur Schieberichtung im ersten Schieberegister entgegengesetzt ist.

5. Kompressions- und Expansionsanordnung für digitalmodulierte Signale, enthaltend eine Abtast- und Halteschaltung, die ein Analogsignal abtastet und hält, eine erste Verstärkungssteuerschaltung, die den Ausgangssignalpegel der Abtast- und Halteschaltung an ihrem Ausgang veränderbar bereitstellt, einen Analog-Digital-Umsetzer, der das Ausgangssignal der ersten Verstärkungssteuerschaltung in ein digitalmoduliertes Signal umsetzt, einen Digital-Analog-Umsetzer, der das übertragene digitalmodulierte Signal in ein Analogsignal umsetzt, und eine zweite Verstärkungssteuerschaltung, der das Ausgangssignal des Digital-Analog-Umsetzers zugeführt wird, gekennzeichnet durch eine Absolutwertschaltung (72), die aus dem Ausgangssignal der Abtast- und Halteschaltung den Absolutwert gewinnt, eine Differenzschaltung (74, 75), der das am Ausgang der Absolut-

130038/0762

wertschaltung auftretende Absolutwertsignal zugeführt wird und die an ihrem Ausgang ein Differenz- oder Differentialsignal abgibt, das der Differenz zwischen dem Signal wenigstens einer Abtastperiode vor dem zugeführten Absolutwertsignal und dem gegenwärtigen Signal entspricht, eine Addierschaltung (77), die das Ausgangssignal der Absolutwertschaltung und das Ausgangssignal der Differenzschaltung addiert und an ihrem Ausgang ein Erwartungssignal abgibt, eine Steuerschaltung (78 bis 81), die die Verstärkung der ersten Verstärkungssteuerschaltung steuert und vermindert, allerdings nur dann, wenn der Analogumsetzpegel des Erwartungssignals den oberen Grenzpegel eines vorbestimmten eingestellten Pegelbereiches zwischen dem oberen Grenzpegel und einem unteren Grenzpegel überschreitet, und die die Verstärkung der ersten Verstärkungssteuerschaltung erhöht, allerdings nur dann, wenn der Analogumsetzpegel des Erwartungssignals den unteren Grenzpegel des eingestellten Pegelbereiches unterschreitet, und die dabei den oberen Grenzpegel und den unteren Grenzpegel so ändert, daß der Analogumsetzpegel des Erwartungssignals in den eingestellten Pegelbereich fällt, und eine Erwartungssignal-Generatorschaltung, der das Ausgangssignal des Digital-Analog-Umsetzers zugeführt wird und die bezüglich der zweiten Verstärkungssteuerschaltung eine Verstärkungssteuerung vornimmt, die entgegengesetzt zu der Verstärkungssteuerung bezüglich der ersten Verstärkungssteuerschaltung ist, und z\tfar unter Verwendung einer Schaltungsanordnung mit einem ähnlichen Schaltungsaufbau wie auf der Sendeseite enthaltend die Absolutwertschaltung, die Differenzschaltung, die Addierschaltung und die Steuerschaltung.

6. Kompressions- und Expansionsanordnung für digitalmodulierte Signale, enthaltend einen Analog-Digital-Umsetzer, der durch Digitalmodulation eines Analogsignals ein n-Bit-Digitalsignal bereitstellt, und einen Digital-Analog-Umsetzer, der das zu ihm übertragene digitalmodulierte Signal in ein Analogsignal umsetzt,

130038/0762

gekennzeichnet durch eine Verzögerungsschaltung (91), der das Ausgangssignal des Analog-Digital-Umsetzers zugeführt wird und die das ihr zugeführte Signal wenigstens um eine Abtastperiode verzögert, eine erste Differenzschaltung (90), die ein erstes n-Bit-Differentlal- oder n-Bit-Differenzsignal liefert, das der Differenz zwischen dem Ausgangssignal des Analog-Digital-Umsetzers und dem Ausgangssignal der Verzögerungsschaltung entspricht, ein Schieberegister (92), dem das erste Differential- oder Differenzsignal zugeführt wird und das an seinem Ausgang ein m-Bit-DPCM-Signal (m-ςη) bereitstellt, eine Absolutwertschaltung (72), die aus dem ersten Differential- oder Differenzsignal den Absolutwert gewinnt, eine zweite Differenzschaltung (93), der das am Ausgang der Absolutwertschaltung auftretende n-Bit-Digitalsignal zugeführt wird, und die an ihrem Ausgang ein zweites n-Bit-Differential- oder n-Bit-Differenzsignal bereitstellt, das der Differenz zwischen dem Signal, das wenigstens eine Abtastperiode vor dem zugeführten Signal auftritt, und dem gegenwärtig auftretenden Signal entspricht, eine Addierschaltung (77), die das Digitalsignal am Ausgang der Absolutwertschaltung und das Digitalsignal am Ausgang der zweiten Differenzschaltung addiert, um an ihrem Ausgang ein η-Bit-Additionssignal als Erwartungssignal bereitzustellen, eine Schieberegistersteuerschaltung (78 bis 81), die einen Schiebeimpuls zum Verschieben des Inhalts des Schieberegisters um wenigstens ein Bit in einer vorbestimmten Richtung erzeugt, allerdings nur dann, wenn der Analogumsetzpegel des Erwartungssignals einen vorbestimmten Pegelbereich zwischen einem oberen Grenzpegel und einem unteren Grenzpegel überschreitet, und die dabei den oberen Grenzpegel und den unteren Grenzpegel so ändert, daß der Analogumsetzpegel des Erwartungssignals in den eingestellten Pegelbereich fällt, und eine Erwartungssignal-Generatorschaltung, der das übertragene DPCM-Signal zugeführt wird und die eine Steueroperation ausführt, die entgegengesetzt zu der im Schieberegister auf der Sendeseite ausgeführten Steueroperation ist, um aus dem ersten

130038/0762

Differential- oder Differenzsignal ein demoduliertes Ausgangssignal zu gewinnen, und zwar unter Verwendung einer Schaltungsanordnung, die einen ähnlichen Schaltungsaufbau wie die auf der Sendeseite benutzte Schaltung enthaltend das Schieberegister, die Absolutwertschaltung, die zweite Differenzschaltung, die Addierschaltung und die Schieberegistersteuerschaltung hat.

7. Kompressions- und Expansionsanordnung für digitalmodulierte Signale, enthaltend eine Kompressionseinrichtung und eine Expansionseinrichtung,

dadurch gekennzeichnet, daß die Kompressionseinrichtung enthält: eine erste Differenzschaltung (100, 102), der als Eingangssignal ein Analogsignal zugeführt wird und die als Ausgangssignal ein analoges Differential- oder Differenzsignal bereitstellt, das der Differenz zwischen dem gegenwärtig auftretenden zugeführten Analogsignal und dem zugeführten Analogsignal entspricht, das wenigstens eine Abtastperiode vor dem zu übertragenden digitalmodulierten Signal aufgetreten ist, eine Abtast- und Halteschaltung (12), die das analoge Differential- oder Differenzsignal abtastet und hält, eine erste veränderbare Verstärkerschaltung (71), die an ihrem Ausgang den Ausgangssignalpegel der Abtast- und Halteschaltung veränderbar bereitstellt, eine Absolutwertschaltung (72), die aus dem Ausgangssignal der Abtast- und Halteschaltung den Absolutwert gewinnt, eine zweite Differenzschaltung (74, 75), der das Absolutwertsignal vom Ausgang der Absolutwertschaltung zugeführt wird und die ein Differential- oder Differenzsignal an ihrem Ausgang bereitstellt, das der Differenz zwischen dem obigen Signal, das wenigstens ein Abtastintervall vorher auftritt, und dem Signal entspricht, das zum gegenwärtigen Zeitpunkt auftritt, eine Addierschaltung (77), die das Ausgangssignal der Absolutwertschaltung und der zweiten Differenzschaltung addiert, um an ihrem Ausgang ein Erwartungssignal bereitzustellen, eine Steuerschaltung (78 bis 81), die einen oberen Grenzpegel und einen unteren Grenzpegel so ändert, daß sich ein Erwartungs-

130038/0762

30A7AA7

signalpegel innerhalb eines eingestellten Pegelbereiches befindet, wenn der Erwartungssignalpegel den vorbestimmten Pegelbereich zwischen dem oberen Grenzpegel und dem unteren Grenzpegel überschreitet, und die die Verstärkung des ersten veränderbaren Verstärkers derart ändert, daß die Verstärkung des ersten veränderbaren Verstärkers herabgesetzt wird, wenn der Erwartungssignalpegel den oberen Grenzpegel überschreitet, und die Verstärkung des ersten veränderbaren Verstärkers angehoben wird, wenn der Erwartungssignalpegel den unteren Grenzpegel unterschreitet, und einen Analog-Digital-Umsetzer (13), der das Ausgangssignal des ersten veränderbaren Verstärkers digital moduliert, und daß die Expansionseinrichtung enthält: einen Digital-Analog-Umsetzer, der das von der Kompressionseinrichtung abgegebene digitalmodulierte Signal in ein Analogsignal umsetzt, einen zweiten veränderbaren Verstärker, dem das Ausgangssignal des Digital-Analog-Umsetzers zugeführt wird, eine Erwartungssignal-Generatorschaltung, der das Ausgangssignal des Digital-Analog-Umsetzers über die Abtast- und Halteschaltung zugeführt wird und die eine ähnliche Veränderung und Steuerung des oberen und unteren Grenzpegels unter Verwendung einer Schaltung ausführt, die einen ähnlichen Schaltungsaufbau wie die Schaltung in der Kompressionsanordnung enthaltend die Absolutwertschaltung, die zweite Differenzschaltung, die Addierschaltung und die Steuerschaltung hat, und die auch bezüglich des zweiten veränderbaren Verstärkers e-tne Steueroperation ausführt, die allerdings entgegengesetzt zu der am ersten veränderbaren Verstärker ausgeführten Steueroperation ist, und eine Schaltung, die das ausgangsseitige Differential- oder Differenzsignal des zweiten veränderbaren Verstärkers in das ursprüngliche Analogsignal demoduliert.

130038/0762

8. Kompressions- und Expansionsanordnung für digitalmodulierte Signale, enthaltend eine Kompressionseinrichtung und eine Expansionseinrichtung,

dadurch gekennzeichnet, daß die Kompressionseinrichtung enthält: einen Analog-Digital-Umsetzer (13), der durch Digitalmodulation eines Analogsignals ein n-Bit-Digitalsignal bereitstellt, eine Bitauswahlschaltung (92) der das ausgangsseitige n-Bit-Digitalsignal des Digital-Analog-Umsetzers zugeführt wird und die aus dem zugeführten Signal m-Bits (m<n) auswählt, um ein Übertragungssignal bereitzustellen^ eine Absolutwertschaltung (72), der das am Ausgang der Bitauswahlschaltung auftretende Digitalsignal zugeführt wird und die aus diesem Signal den Absolutwert gewinnt, eine Differenzschaltung (93), die ein Differential- oder Differenzsignal erzeugt, das der Differenz zwischen dem Signal wenigstens eine Abtastperiode vor dem Ausgangssignal der Absolutwertschaltung und dem Signal zum gegenwärtigen Zeitpunkt entspricht, eine Addierschaltung (77), die das am Ausgang der Differenzschaltung auftretende Differential- oder Differenzsignal und das am Ausgang der Absolutwertschaltung auftretende Absolutwertausgangssignal addiert, um ein Erwartungssignal bereitzustellen, und eine Schaltung (110, 111), die einen Schiebeimpuls erzeugt, der die von der Bitauswahlschaltung ausgewählten Bitauswahlteile in einer vorbestimmten Richtung in Übereinstimmung mit der Richtung schiebt, in der ein eingestellter Pegelbereich überschritten worden ist, allerdings nur dann, wenn ein eingestellter Pegelbereich zwischen einem voreingestellten oberen Grenzreferenzpegel, der Null ist oder einen sehr kleinen Wert hat, und einem unteren Grenzreferenzpegel überschritten wird, wozu der Analogumsetzpegel des Erwartungssignals mit dem gegenwärtigen Referenzpegel verglichen wird, und die auch den Referenzpegel derart ändert, daß der Analogumsetzpegel des Erwartungssignals niedriger oder höher als der Referenzpegel ist, und daß die Expansionseinrichtung enthält: eine Erwartungssignal-Generatorschaltung, der das komprimierte und übertragne m-Bit-Digitalsignal zugeführt wird, um ein demodu-

130038/0762

liertes Digitalsignal dadurch zu gewinnen, daß bezüglich der Bitauswahlschaltung auf der Empfangsseite, der das m-Bit-Digitalsignal zugeführt wird, eine Verschiebesteueroperation vorgenommen wird, die entgegengesetzt zu der von der Steuerschaltung auf der Sendeseite ausgeführten Steueroperation ist, und zwar unter Verwendung einer Schaltungsanordnung, die einen ähnlichen Schaltungsaufbau wie die Schaltung in der Kompressionsanordnung enthaltend eine Bitauswahlschaltung, eine Absolutwertschaltung, der das eingangsseitige Digitalsignal der Bitauswahlschaltung zugeführt wird, eine Differenzschaltung, eine Addierschaltung und eine Steuerschaltung hat, und eine Schaltung, die das Ausgangssignal der Erwartungssignal-Generatorschaltung in das ursprüngliche Analogsignal demoduliert.

130038/0762