DE3104880C2 - Speicher für wahlfreien Zugriff - Google Patents

Speicher für wahlfreien Zugriff

Info

Publication number
DE3104880C2
DE3104880C2 DE3104880A DE3104880A DE3104880C2 DE 3104880 C2 DE3104880 C2 DE 3104880C2 DE 3104880 A DE3104880 A DE 3104880A DE 3104880 A DE3104880 A DE 3104880A DE 3104880 C2 DE3104880 C2 DE 3104880C2
Authority
DE
Germany
Prior art keywords
signal line
inverter
field effect
memory
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3104880A
Other languages
English (en)
Other versions
DE3104880A1 (de
Inventor
Mitsuo Mie Zibu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3104880A1 publication Critical patent/DE3104880A1/de
Application granted granted Critical
Publication of DE3104880C2 publication Critical patent/DE3104880C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

Ein Speicher für freien Zugriff (RAM) umfaßt eine Anordnung von Speicherplätzen, die über Adreßsignalleitungen adressierbar sind, und eine an sämtliche Speicherplätze gemeinsam angeschlossene Datensignalleitung (L) zur Ein- und Ausgabe eines Datensignals. Jeder Speicherplatz enthält einen Ausgangsinverter (In ↓1), dessen Ausgang mit der Datensignalleitung verbunden ist, ein bei Schreibbetrieb gesperrtes und mit dem Ausgang des Ausgangsinverters verbundenes erstes Schalterelement sowie ein an die Datensignalleitung angeschlossenes zweites Schalterelement, welches synchron mit auf der Adreßsignalleitung liegenden Zugangssignalen Vor-Lade-Signale ( Φ ↓r) empfängt, damit die Datensignalleitung vor Beginn einer Leseoperation des RAM vor-geladen wird.

Description

7a.
Die Erfindung bezieht sich allgemein auf Speicher für wahlfreiem Zugriff (RAM = Random Access Memory) und insbesondere auf einen im Oberbegriff von Patentanspruch 1 angegebenen derartigen Speicher.
In F i g. 1 bis 3 der anliegenden Zeichnung ist ein aus Feldeffekt-Bauelementen aufgebaute Speicherzelle dargestellt, wie sie aus der US-PS 41 12 506 bekannt ist. Gem. Fig. I umfaßt diese bekannte Schaltung hauptsächlich eine Inverterschaltung In\ zwischen einer Spannung — Vund Masse, der Schalterbauelemente Tn j
und Tp3, denen Schreibtaktsignale W und W zugeführt werden, vorgeschaltet sind. In dieser Schaltung auftretende Signale sind zeitabhängig in F i g. 2 dargestellt
Bei der bekannten Schaltung nach F i g. 1 ist durch Verbindung einer jeweiligen Bit-Leitung L mit mehreren Speicher-Zellen die Verdrahtungskapazität dieser Leitung L gegenüber einem Punkt A in jeder Speicher-Zelle ziemlich hoch, und dadurch wird der Pegel des Reihenadressiersignals Row auf einen zur Durchschaltung eines Torelements TR geeigneten Wert angehoben. Im Augenblick nach der Auswahl irgendeiner Speicherzelle beträgt die Spannung am Punkt A einer der Speicher-Zellen
— V — — V
Ta — " "
R\
In dieser Formel sowie in dem in F i g. 3 dargestellten Ersatzschaltbild entspricht Ri dem Gesamtwiderstand aus den Durchschalt-Widerständen Rp\ und Rn 1 der das Torelement TR bildenden MOS-Transistoren Tp ·„ 7]vj; Rp2 dem Durchschalt-Widerstand des MOS-Transistors Tp2; und Rp3 dem Durchschall·Widerstand des MOS-Transistors Tpz. Außerdem befindet sich der Punkt A der Speicher-Zelle auf hochliegendem Pegel, während die Bit-Leitung L durch Ladung auf die Spannung — V gelegt ist
Der hohe Spannungspegel am Punkt A sollte erwartungsgemäß auf die Bit-Leitung L übertragen werden, aber diese Übertragung wird durch eine Beziehung zwischen dem umgekehrten Pegel einer zweiten Inverterschaltung In2 und der Spannung — VA am Punkt A verhindert, wie in F i g. 2 durch unterbrochene Linien angedeutet Daraus geht hervor, daß die entsprechenden Spannungen in Abhängigkeit von ihren früheren Zuständen so verändert werden, daß die in der Speicher-Zelle gespeicherte Spannungsinformation zerstört werden kann.
Damit eine solche Informatio^ilösung verhindert
ίο wird, ist es notwendig, daß zwischen dem Durchschalt-Widerstand Ri des Torelements 77? und den Durchschalt-Widerständen Rp2, Rp3 der Transistoren Tp2 und 7>3 des ersten Inverters /πι folgende Beziehung besteht:
Rl>Rp2+Rp3
Außerdem muß eine ähnliche Beziehung zwischen dem Torelement TR und den Durchschalt-Widerständen Rn2, Rn3 der Transistoren Pn2, Tn3 des Inverters Jn 1 erfüllt sein.
vo Diese Beziehungen bzw. Bedingungen können durch eine Reduzierung der jeweiligen Durchschalt-Widerstände Rp2 ■ ■ ■ der MOS-Transistoren Tp2, Tp3, Tn2 und Tn3 erfüllt werden. Dafür müßte aber der Nachteil in Kauf genommen werden, daß die Abmessungen der genannten Transistoren kaum noch vertretbare Dimensionen annehmen würden. Außerdem ändert sich mit zunehmendem Durchschalt-Widerstand Ri des Torelements 77? die Zugriffzeit; der Zugriff wird so verlangsamt, daß daraus andere Nachteile erwachsen.
bo Da üblicherweise diese Forderungen unter Berücksichtigung der für den Speicher notv/endigen Zugriffszeit sowie der zulässigen Abmessungen für ihn definiert werden, muß der daraus folgende Schaltungsaufbau der Speicher-Zelle zwangsläufig sehr kompliziert ausfallen.
Trotz dieser Kompliziertheit gelang es bisher nicht, eine beide Forderungen zufriedenstellend erfüllende geeignete Schaltung zu entwickeln.
Der Erfindung liegt die Aufgabe zugrunde, einen
Speicher gemäß dem Oberbegriff des Hauptanspruchs anzugeben, der so ausgebildet ist, daß beim Lesen von in einer seiner Zellen gespeicherter Information diese Information mit größerer Sicherheit als bisher nicht zerstört wird.
Die erfindungsgemäße Lösung der gestellten Aufgabe ist im Patentanspruch 1 angegeben.
Vorteilhafte Weiterbildungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet
Ein besonderes Merkmal des erfindungsgemäßen Speichers für freien Zugriff (RAM) bildet eine Vor-Ladeschaltung, die eine Bit-Leitung so beaufschlagt, daß der Datenzugriff des Speichers stabilisiert wird.
Die Einzelheiten und Vorteile der Erfindung sind in der nachstehenden Figurenbeschreibung angegeben.
Nachstehend wird ein die Merkmale der Erfindung aufweisendes Ausführungsbeispiel unter Bezugnahme auf eine Zeichnung, die auch den eingangs erläuterten Stand der Technik enthält, näher beschrieben. Es zeigt
F i g. 1 bis 3 die eingangs erläuterten Einzelheiten aus der US-PS 41 12 506,
Fig.4 ein schematisches Schaltbild zu dem nachstehend beschriebenen Ausführungsbeispiel der Erfindung,
Fig. 5 eine grafische Darstellung von in der Schaltung von F i g. 4 auftretenden Signalen, und
F i g. 6 eine wichtige Einzelheit aus der Schaltung von Fig. 4.
Die mit einer Vor-Ladeschaltung verbundene erfindungsgemäße Schaltung eines Speichers mit freiem Zugriff (RAM) enthält komplementäre Feldeffekttransistoren und umfaßt eine Anzahl von über Adreßsignalleitungen adressierbaren Speicherplätzen, die zur Eingabe bzw. Ausgabe von Datensignalen an eine gemeinsame Datensignalleitung angeschlossen sind, an jedem Speicherplatz ein Flip-Flop mit über Kreuz geschalteten und durch Feldeffekttransistoren gebildeten ersten und zweiten Invertern, einen mit dem ersten Inverter in Reihe geschalteten und bei Schreibbetrieb gesperrtem Feldeffekt-Scbalttransistor, ein zwischen dem Eingabe/ Ausgabeknotenpunkt des Flip- Flop und der Datensignalleitung angeschlossenes und durch ein Signal auf der Adreßsignalleitung steuerbares Übertragungstor mit zwei komplementären und parallel geschalteten Feldeffekt-Schalttransistoren, die durch komplementäre Signalzustände auf .der Adreßsignalltüung ansteuerbar sind, einen ausgangsseitig mit der Datensignalleitung verbundenen und aus komplementären Feldeffekttransistoren bestehenden dritten Inverter, einen in der Betriebsart Schreiben durchgeschalteten und mit dem dritten inverter in Reihe liegenden vierten Inverter sowie eine aus komplementären Feldeffekttransistoren bestehende Ausgangsschaltung, deren Eingang mit der Datensignalleitung verbunden ist.
Die erfindungsgemäße Schaltung in Fig.4 enthält einen komplementär ausgebildeten ersten Inverter 1πί und einen zweiten Inverter /„2, deren Eingangsanschlüsse über Kreuz und so zusammengeschaltet sind, daß sie ein als Speicherzelle dienendes Flip-Flop bilden. Ein zwischen dem Ausgang des Inverters In\ und einer Bit-Leitung L angeschlossenes Törelement TR besteht aus zwei parallel geschalteten komplementären Feldeffekt-Schalttransistoren. Der erste Inverter /„ι besteht aus einem mit einer Spannungsquelle — V verbundenen N-Kanal-MOS-Transistor Tivi2 und einem an Masse gelegten P-Kanal-MOS-Transistor 7>i2· An das Gate eines Transistors Tnι wird ein Schreibtaktsignal Wund an das Gate eines Transistors 7Vn und des einen Transistors im Törelement 77? wird ein Reihenwählsignal Rov&r angelegt. Die Transistoren 7>» und 7Xn liegen mit den Transistoren 7Xn2und 7>i2in Reihe.
Eine größere Anzahl von nach dem erläuterten Schaltungskortzept aufgebauten Speicher-Zellen ist durch die Bit-Leitung L miteinander verbunden. Zusätzlich sind ein Schreib-Inverter /^3 und ein Lese-Inverter Im an die Bit-Leitung L angeschlossen, von denen der zuerst genannte Schreib-Inverter ein Schreibsignal Dia empfängt und der Lese-Inverter /^4 unter Kontrolle durch ein Zeitsteuer- bzw. Taktsigna' R eine Spannung;sinformation auf der Bit-Leitung L in Richtung auf eine Ausgangsleitung Dan erzeugt
In F i g. 6 ist ein ganz bestimmter Schaltungsaufbau
■l5 eines aus zwei komplementären MOS-Transistoren bestehenden Inverters In3 gezeigt. An die Gate-Anschlüsse der beiden zugehörigen Schalttransistoren T2\ und T22 geht je ein; Schreibtaktsignal W bzw. W. Der Inverter //ν« ist ähnlich aufgebaut, wird aber nicht durch
Schrejbtaktsigriale sondern durch I rsetaktsignale R bzw. R angesteuert
Ein Vorladetransistor T/vo vom N-Kanal-Mos-Typ liegt zwischen der Bit-Leitung L und der Spannungsquelle - V, sein Gate erhält ein mittels einer unten beschriebenen Regulierung gebildetes Taktsignal ΦΓ-
Nachstehend, wird der Betrieb des Speichers in Verbindung mit den in F i g. 5 dargestellten Signalabläufen erläutert Vor einem Zugang von Anweisungen für die Speicher-Zellen befinden sich sämtliche gemeinsam
mit der Bit-Leitung L verbundenen Speicher-Zellen durch Abschaltung entsprechender Torelemente unter der Steuerung eines_durch ein Reihenwählsignal Row und das Taktsignal ΦΓ gebildeten und in eine Reihenwählleitung eingegebenen UND-Ausgangs in nicht-se-
lektiven Zuständen. Während die Torelemente TR abgeschaltet sind, wird der Vorladetransistor 7Xo durch Anlegen des Taktsignals ΦΓ durchgeschaltet, und damit wird die Bit-Leitung L auf den Pegel der Spanmingsquelle — V aufgeladen. Hierzu sei bemerkt, daß dieser
Vorladevorgang der Bit-Leitung L durch das Taktsignal ΦΓ vor der Schreib- und Lese-Zugangsoperation durch die Speicher-Zelle durchgeführt wird. Der Transistor Tno erhält das Taktsignal ΦΓ vor der Leseopevation oder nach Abschluß der Schreiboperation. Im Anschluß an
diese Vor-Ladung wird das hochliegendc Reiher.wählsignal Row in die Reihenwählleitung einer der Speicherzellen zugeführt, die beim nächsten Mal gewählt wird. So hat jeweils eine Speicher-Zelle Zugriffmöglichkeit für die Durchführung der Leseope-
'° ration. Während das Reihenwählsignal seinen hohen Pegel behält, wird in; Anschluß an das Lesetaktsignal R das Schreibtaktsignal W in die Schalterelemente de." beiden Inverter fa3 und Is α eingegeben, damit die in dieser Speicher-Zelle enthaltene Information über die
Bit-Leitung L auf die Ausgangsleitung Doui ausgelesen und die auf der Eingangsleitung D,„ gehaltene Information in eine der Speicher-Zellen eingeschrieben wird.
Vor dem Zugriff zu der einen für das Schreiben und Lesen vorgesehenen Speicher-Zelle wird die Bit-Leitung L auf den Pegel der Spannungsquelle — V aufgeladen. Um mit Sicherheit eine Zerstörung von Information in der Speicher-Zelle zu vermeiden, muß darauf geachtet werden, daß die Durchschalt-Widerstände der MOS-Transistoren Tp\\ und Tm des Ausgangsinverters I1,. relativ klein sind, der Durqhschalt-Widerstand des MOS-Transistors im Übertragungstorelement TR dagegen relativ groß bemessen wird.
Dagegen sind die Durchschalt-Widerstände der MOS-Transistoren TNU und TNt2 nicht kritisch; sie können bei im Wählzustand befindlicher Speicher-Zelle abgeschaltet sein. Beim vorliegenden Beispiel bleibt bei im Wählzustand befindlicher Speicherzelle der Transistor T/vii durch das Gate-Signal RovfiPr gesperrt. Dabei der Leseoperation die beiden Schalltransistoren Tn 2 und 7*/vi2 im Ausgangsinverter l„\ gesperrt sind, ist ein Verhältnis zwischen dem Ausgangsinverter IN\ und dem Schreibinverter //vjohne jede Bedeutung.
Durch die erfindungsgemäße Zuordnung der Vor-Ladeschaltung zur Bit-Leitung L wird der Schaltungsaufbau wesentlich erleichtert, und die Speicher-Zelle kann mit sehr kleinen Abmessungen verwirklicht werden. Wenn die Transistoren Tn 1 und Tr.i sehr kleine Durchschalt-Widerstände haben, können auch die entsprechenden Transistor-Widerstandswerte im Übcrtragungs-Torelement TR entsprechend verringert werden. Damit sind schnelle Lese- und Schreiboperationen möglich.
Die jeweils verwendeten Transistortypen mit P-Kanal oder N-Kanal können in den Schaltungen von F i g. 4 und 6 gegebenenfalls auch durch einen anderen Typ ersetzt werden.
Hierzu 2 Blatt Zeichnungen

Claims (1)

  1. 5.
    Patentansprüche:
    1. Speicher für wahlfreien Zugriff (RAM) mit komplementären Feldeffekt-Baueiementen und mit
    1. einer Anordnung von Speicherplätzen,
    2. Adreßsignalleitungen (z. B. Zuleitungen zu TR) zum Adressieren der Speicherplätze,
    3. einer Datensignalleitung (L), die den Speicherplätzen gemeinsam ist, für die Datenein-Z-ausgabe,
    einer Speicherzelle an jedem Speicherplatz, die einen über eine Eingangs-ZAusgangs-Kontaktstelle (A) mit einem zweiten Inverter (I„2) verbundenen ersten Inverter (Inl) jeweils aus Feldeffekt-Baueiementen aufweist,
    einem Feldeffekt-Bauelement (Tp n), das im Schreibzustand nicht leitend ist, in Reihe mit dem ersten Inverter,
    einetp Übertragungstor (TR) zwischen der If nQt^ncfpilf» /A )nnH Hf»r na>*»nctcmal!<*ititn<r // 1 1 ,. -, ä. o..<i.._.™.ö {L·/,
    das von einer Adreßsignalleitung angesteuert ist und das
    zwei komplementäre, parallel geschaltete Feldeffekt-Bauelemente aufweist die auf komplementäre Signale der Adreßsignalleitungen ansprechen,
    einem dritten Inverter (In 3) aus komplementären Feldeffekt-Baueiementen (Ti9, T20), der an die Datensignalleitung angeschlossen ist, und mit
    Feldeffekt-Schaltelementen (Tn, T22) in Reihe mit dem dritten Invertei, die in der Betriebsart »Schreiben« leiten,
    dadurch gekennzeichnet, daß an die Datensignalleitung (L) zusätzlich ein Schalter (Tno) angeschlossen ist, zum Vorladen der Datensignalleitung synchron vor einem Lesesignal.
    2. Speicher nach Anspruch I, dadurch gekennzeichnet, daß der Schalter (TNo) ein MOSFET ist
    3. Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ferner eine durch komplementäre Feldeffekt-Bauelemente gebildete Ausgangsschaltung vorhanden und mit ihrem Eingang an die Datensignalleitung (L) angeschlossen ist.
    4. Speicher nach Anspruch 3, dadurch gekennzeichnet daß die Ausgangsschaltung einen durch komplementäre Feldeffekt-Bauelemente gebildeten und eingangsseitig mit der Signalleitung (L) verbundenen vierten Inverter (Zn-O umfaßt.
    5. Speicher nach Anspruch 4, dadurch gekennzeichnet, daß in der Betriebsart »Schreiben« gesperrte Feldeffekt-Schaltelemente mit dem vierten Inverter (/„4) in Reihe geschaltet sind.
    6a.
DE3104880A 1980-02-13 1981-02-11 Speicher für wahlfreien Zugriff Expired DE3104880C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1706880A JPS56114196A (en) 1980-02-13 1980-02-13 Ram circuit

Publications (2)

Publication Number Publication Date
DE3104880A1 DE3104880A1 (de) 1981-11-19
DE3104880C2 true DE3104880C2 (de) 1984-03-15

Family

ID=11933662

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3104880A Expired DE3104880C2 (de) 1980-02-13 1981-02-11 Speicher für wahlfreien Zugriff

Country Status (3)

Country Link
US (1) US4447892A (de)
JP (1) JPS56114196A (de)
DE (1) DE3104880C2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141097A (en) * 1981-02-25 1982-09-01 Toshiba Corp Storage circuit
JPH0763137B2 (ja) * 1982-04-12 1995-07-05 株式会社東芝 出力回路
JPS5963091A (ja) * 1982-09-30 1984-04-10 Fujitsu Ltd スタテイツクメモリ回路
US4567387A (en) * 1983-06-30 1986-01-28 Rca Corporation Linear sense amplifier
JPS6055458A (ja) * 1983-09-05 1985-03-30 Matsushita Electric Ind Co Ltd Ｃｍｏｓトランジスタ回路
JPS61110394A (ja) * 1984-10-31 1986-05-28 Mitsubishi Electric Corp 半導体記憶装置
US4679172A (en) * 1985-05-28 1987-07-07 American Telephone And Telegraph Company, At&T Bell Laboratories Dynamic memory with increased data retention time
US5239237A (en) * 1990-02-14 1993-08-24 Zilog, Inc. Control circuit having outputs with differing rise and fall times
US5187686A (en) * 1990-02-14 1993-02-16 Zilog, Inc. Control circuit having outputs with differing rise and fall times
JPH06103781A (ja) * 1992-09-21 1994-04-15 Sharp Corp メモリセル回路
US5623440A (en) * 1993-10-15 1997-04-22 Solidas Corporation Multiple-bit random access memory cell
US5708598A (en) * 1995-04-24 1998-01-13 Saito; Tamio System and method for reading multiple voltage level memories

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131951A (en) * 1976-05-17 1978-12-26 Tokyo Shibaura Electric Co., Ltd. High speed complementary MOS memory
JPS5345939A (en) * 1976-10-07 1978-04-25 Sharp Corp Ram circuit
US4150441A (en) * 1978-03-20 1979-04-17 Microtechnology Corporation Clocked static memory
US4281400A (en) * 1979-12-28 1981-07-28 Rca Corporation Circuit for reducing the loading effect of an insulated-gate field-effect transistor (IGFET) on a signal source

Also Published As

Publication number Publication date
US4447892A (en) 1984-05-08
JPS56114196A (en) 1981-09-08
DE3104880A1 (de) 1981-11-19

Similar Documents

Publication Publication Date Title
DE2723821C2 (de) Programmierbare logische Anordnung
DE3102799C2 (de) Halbleiter-Speichervorrichtung
DE19655409B4 (de) Halbleiterspeichervorrichtung
DE3913219C3 (de) Integrierte Halbleiterschaltung mit mehreren Schaltungen, die logischen Tests unterworfen werden
DE4238063C2 (de) Integrierte Speicherzellenschaltung mit Set-/Reset-Funktion
DE3104880C2 (de) Speicher für wahlfreien Zugriff
EP0104442A2 (de) Monolithisch integrierte digitale Halbleiterschaltung
EP0275884B1 (de) Halbleiterspeicher mit wahlfreiem Zugriff über zwei getrennte Ein/Ausgänge
DE4018296A1 (de) Elektrische schaltung fuer einen parallelschreibtest eines breiten mehrfachbytes in einer halbleiterspeichereinrichtung
DE2165445C3 (de) Logikschaltung
DE4431183A1 (de) Ausgangspuffer
DE60003503T2 (de) Halteschaltung in Dominologic mit Rückstellzeit
EP0224887A1 (de) Gate Array Anordnung in CMOS-Technik
DE19651340C2 (de) Halbleiterspeichervorrichtung
DE3328042C2 (de)
DE19531021C2 (de) Datenleseschaltung
DE19644443C2 (de) Adressübergangs-Detektorschaltung
DE2022256A1 (de) Permanentspeicher
DE19743347C2 (de) RS-Flip-Flop mit Enable-Eingängen
DE2131939B2 (de) Logisch gesteuerte Inverterstufe
DE19501227A1 (de) DRAM-Auffrisch-Steuerungsschaltung
DE19625884C2 (de) DRAM mit niedrigen Energieverbrauch aufweisender Bitleitungs-Auswahlschaltung
DE2553972B2 (de) Schaltungsanordnung zur Überwachung der Funktion einer dynamischen Decodierschaltung
DE60023213T2 (de) RAM Speicher
DE4012370A1 (de) Busschaltkreis und betriebsverfahren hierfuer

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN