DE3109705C2 - - Google Patents

Info

Publication number
DE3109705C2
DE3109705C2 DE3109705A DE3109705A DE3109705C2 DE 3109705 C2 DE3109705 C2 DE 3109705C2 DE 3109705 A DE3109705 A DE 3109705A DE 3109705 A DE3109705 A DE 3109705A DE 3109705 C2 DE3109705 C2 DE 3109705C2
Authority
DE
Germany
Prior art keywords
south
north
processing elements
east
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3109705A
Other languages
English (en)
Other versions
DE3109705A1 (de
Inventor
David John Stotfold Hitchin Herts Gb Hunt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Services Ltd
Original Assignee
Fujitsu Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Services Ltd filed Critical Fujitsu Services Ltd
Publication of DE3109705A1 publication Critical patent/DE3109705A1/de
Application granted granted Critical
Publication of DE3109705C2 publication Critical patent/DE3109705C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8023Two dimensional arrays, e.g. mesh, torus

Description

Die Erfindung bezieht sich auf eine Datenverarbeitungsein­ richtung nach dem Oberbegriff des Patentanspruches 1.
Aus der nicht vorveröffentlichten DE-PS 29 46 119 (entspricht der GB-PS 20 37 042) ist eine Datenverarbeitungseinrichtung mit Datenverarbeitungselementen und Paritätsverarbeitungs­ elementen bekannt, bei der nur eine Spalte von Paritätsverar­ beitungselementen vorgesehen ist. Zwar ist in der vorgenannten Druckschrift angedeutet, daß mehr als eine Spalte von Paritätsverarbeitungselementen vorgesehen sein können, es ist jedoch nicht angegeben, wie die Spalten miteinander verbunden sein sollen, so daß daraus nur entnehmbar ist, daß diese Verbindung in der herkömmlichen Weise und wie in Verbindung mit den Datenverarbeitungselementen bekannt vorgenommen wird. Nach diesem älteren Vorschlag, der auf die Anmelderin zurückgeht, gibt jedes Element Informationen an einen beliebigen der vier nächstliegenden Nachbarn und nimmt Informationen von diesen auf, indem jedes Element mit den vier Nachbarn über einen getrennten Verbindungspfad verbunden wird.
Aufgabe der Erfindung ist es, die Anzahl von Verbindungs­ pfaden, die zur Informationsübertragung zwischen benachbarten Verarbeitungselementen in unterschiedlichen Spalten erforder­ lich sind, zu verringern.
Diese Aufgabe wird gemäß der Erfindung mit den Merkmalen des Kennzeichens des Anspruches 1 erreicht. Eine weitere Ausge­ staltung der Erfindung ist Gegenstand des Unteranspruches 2.
Im Falle der Erfindung wird eine Vielzahl von Ost-West-Ver­ bindungen zwischen Bauteilen eines benachbarten Paares von Gruppen durch eine einzige "diagonale" Verbindung zwischen dem am weitesten nördlich gelegenen Verarbeitungselement einer Gruppe und dem am weitesten südlich gelegenen Verar­ beitungselement der westlich davon gelegenen Gruppe ersetzt. Die Verschiebung von Informationen nach Osten oder Westen wird durchgeführt, indem die Schaltkreise in ihren zweiten Zustand gesetzt werden und indem eine Folge von Nord- oder Süd-Verschiebungen über die Diagonalverbindungen durchgeführt wird. Mit der Erfindung wird die Anzahl von Verbindungspfaden auf diese Weise wesentlich verringert.
Bei einer speziellen Ausführungsform der Erfindung weist die Einrichtung eine Vielzahl von Daten verarbeitenden Elementen und eine Vielzahl von einen Prüfcode verarbeitenden bzw. Paritätsverarbeitungselementen auf, und jedes Paritätsverar­ beitungselement nimmt einen Prüfcode, insbes. Paritätsbits, in Hinblick auf eine vorbestimmte Vielzahl von Datenverarbeitungs­ elementen auf. Bei der beschriebenen Ausführungsform wird die Erfindung angewendet, um die Anzahl von Verbindungen zwischen den Paritätsverarbeitungselementen zu verringern. Die Datenverarbeitungselemente sind jedoch in herkömmlicher Weise verbunden, d. h. daß jedes einen getrennten Verbindungs­ pfad zu jedem der vier Nachbarn besitzt.
Der Ausdruck "logisch angeordnet" besagt, daß die Anordnung der Verarbeitungselemente in Reihen und Spalten nicht notwendiger­ weise der tatsächlichen räumlichen Anordnung entspricht. In der Praxis können die Verarbeitungselemente auf gedruckten Schaltungsplatten in beliebiger herkömmlicher räumlicher Konfiguration befestigt sein, wobei entsprechende elektrische Verbindungen die gewünschte logische Anordnung bilden. In ähnlicher Weise sollen die Ausdrücke "Nord", "Ost", "Süd" und "West" lediglich die logischen Beziehungen zwischen den Verar­ beitungselementen und nicht eine bestimmte räumliche Anord­ nung beschreiben.
Mit Hilfe der Schaltkreise werden zwei unterschiedliche Muster von Verbindungen zwischen den Gruppen erzielt, um die Möglichkeit zu schaffen, Informationen entweder zwischen benachbarten Gruppen in der gleichen Spalte oder zwischen benachbarten Gruppen in unterschiedlichen Spalten zu übertragen. Die Kennzahlen steuern dabei in Richtung der Informations­ übertragung zwischen den Verarbeitungselementen, wobei es für vorliegende Erfindung nicht maßgeblich ist, wie dieser Code erzeugt wird, da es sich um ein Steuersignal handelt, das aus einer externen Steuervorrichtung stammt.
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles erläutert. Es zeigt
Fig. 1 ein Gesamtblockschaltbild der Einrichtung,
Fig. 2 die Verbindungen zwischen den Datenverarbeitungselementen, den Paritätsverarbeitungselementen und den Paritätsprüf­ schaltungen,
Fig. 3 die Zwischenverbindungen zwischen den Datenverarbeitungs­ elementen,
Fig. 4 eine Schaltung in einer der Datenverarbeitungselemente zur Auswahl von Dateneingängen aus benachbarten Elementen,
Fig. 5 die Zwischenverbindungen zwischen den Paritätsverarbeitungs­ elementen,
Fig. 6 und 7 die zwei möglichen Zustände eines Schaltkreises,
Fig. 8 eine Schaltung in einem der Paritätsverarbeitungselemente zur Auswahl der Paritätseingänge aus benachbarten Verarbeitungs­ elementen, und
Fig. 9 und 10 Möglichkeiten der Verbindung von Paritätsverarbeitungs­ elementen, die aus LSI-Chips bestehen.
Fig. 1 zeigt eine Datenverarbeitungseinrichtung mit 4096 identi­ schen Datenverarbeitungselementen D, die in 64 Reihen und 64 Spalten angeordnet sind. Jedes Element D enthält einen Daten­ speicher mit einer großen Anzahl von individuell adressierbaren Bit­ plätzen, verschiedene interne Einzelbit-Register, einen Einzelbit- Binäraddierer und verschiedene Gatter zur Steuerung der Daten­ bewegung zwischen dem Speicher, den Registern und dem Addierer. Die Elemente D werden durch Signale gesteuert, die auf alle Elemente parallel übertragen werden, so daß alle Elemente im Prinzip die gleichen Arbeitsvorgänge, jedoch bei unterschiedlichen Daten durch­ führen.
Das Feld von Elementen D ist in 64 quadratische Unterfelder 10 eingeteilt dargestellt, von denen jedes 8×8 Elemente aufweist. Jedes Unterfeld besitzt eine Gruppe 12 von ihm zugeordneten acht Paritätsverarbeitungselementen P, und zwar eines für jede Reihe. Wie in der DE-PS 29 46 119 beschrieben, sind die Paritätsverarbeitungselemente P im wesentlichen identisch mit den Datenverarbeitungselementen D und werden von den gleichen Steuersignalen gesteuert, so daß jedes Paritätsverarbeitungselement grundsätzlich die gleichen Manipulationen an den Paritäts­ bits vornimmt wie die Datenverarbeitungselemente an den Daten. Wenn beispielsweise ein Datenbit aus dem Speicher eines jeden Datenver­ arbeitungselementes auf eines der internen Register übertragen wird, wird das entsprechende Paritätsbit aus dem Speicher eines jeden Paritätsverarbeitungselementes an das entsprechende interne Register in diesem Element übertragen.
Fig. 2 zeigt eine der Reihen von Datenverarbeitungselementen in einem Unterfeld und das entsprechende Paritätsverarbeitungselement. Ausgangsdatenbits aus den acht Datenverarbeitungselementen werden einer Paritätsprüfschaltung 14 zugeführt, wo sie gegen das ent­ sprechende Paritätsbit aus dem Paritätsverarbeitungselement geprüft werden. Liegt ein Fehler vor, erzeugt die Prüfschaltung 14 ein Fehlersignal. Die Paritätsprüfung ist allgemein bekannt, so daß die Schaltung 14 nicht im einzelnen beschrieben wird.
Fig. 3 zeigt, wie die Datenverarbeitungselemente D miteinander ver­ bunden werden, damit eine Datenübertragung zwischen ihnen möglich ist. Jedes Datenverarbeitungselement D ist mit seinen vier nächsten Nachbarn in der Nord-, Ost-, Süd- und West-Richtung verbunden. Die Ausnahme hiervon besteht an den Grenzen des Feldes, wo natürlich die Elemente weniger als vier Nachbarn haben. Die Elemente längs des Nordrandes des Feldes können jedoch mit denen am Südrand verbunden werden, so daß jede Spalte effektiv aus einer Schleife von Elementen besteht. In ähnlicher Weise können die Reihen als Schleifen geschaltet sein.
Die Richtung der Übertragung von Daten zwischen den Verarbeitungselementen wird durch eine Kennzahl bestimmt, die an alle Elemente parallel übertragen wird. Die Kennzahl besteht aus zwei Bits, deren Bedeutung folgende ist:
Kennzahl
Richtung
00
Nord
01 Ost
10 Süd
11 West
Nach Fig. 4 weist jedes Datenverarbeitungselement D einen Multi­ plexer 16 mit vier Eingängen 0, 1, 2, 3 auf, die so geschaltet sind, daß sie Daten aus den vier benachbarten Verarbeitungselementen in der Süd-, West-, Nord- und Ostrichtung aufnehmen. Der Multiplexer 16 wird durch die Kennzahl gesteuert, so daß er einen der vier Ein­ gänge in Abhängigkeit von dem Binärwert der Kennzahl auswählt. Wenn beispielsweise die Kennzahl 00 ist, wird der Eingang 0 aus­ gewählt, so daß jedes Verarbeitungselement Daten von seinem Süd-Nachbarn auf­ nimmt. Dies hat zur Folge, daß Daten nach Norden fließen.
Fig. 5 zeigt, wie die Paritätsverarbeitungselemente P miteinander verbunden sind. Innerhalb jeder Gruppe 12 sind sie durch Nord-Süd- Verbindungen 18 miteinander verbunden. Es gibt jedoch keine Ost- West-Verbindungen. Statt dessen wird die Übertragung von Paritäts­ bits zwischen benachbarten Gruppen von Paritätsverarbeitungs­ elementen in der Ost-West-Richtung durch diagonale Pfade 20 vorge­ nommen, die das nördlichste Element in jeder Gruppe mit dem süd­ lichsten Element in der benachbarten Gruppe nach Westen verbinden. Schaltkreise 22 sind vorgesehen, um festzulegen, ob die Paritätsbits zwischen benachbarten Gruppen in der Nord-Süd- Richtung oder über die diagonalen Pfade 20 verschoben werden sollen.
Jeder Schaltkreis 22 besitzt zwei Zustände und wird von dem zweiten Bit der Kennzahl gesteuert. Wenn die Kennzahl Nord oder Süd fest­ legt (d. h. das zweite Bit=0), ergibt der Schaltkreis die Verbindung nach Fig. 6, d. h. er verbindet das nördlichste Element in jeder Gruppe mit dem südlichsten Element in der benachbarten Gruppe nach Norden. Wenn die Kennzahl Ost oder West angibt (d. h. das zweite Bit=1), ergibt der Schaltkreis die Verbindung nach Fig. 7, d. h. er verbindet die nördlichsten und südlichsten Elemente mit den ent­ sprechenden Diagonalpfaden 20.
Obgleich die Schaltkreise 22 symbolisch in den Zeichnungen als mechanische Schalter dargestellt sind, sind sie in der Praxis elektro­ nische Schalter, die in herkömmlicher Weise aus bekannten logischen Bauteilen aufgebaut sind.
Nach Fig. 8 enthält jedes Paritätsverarbeitungselement P einen Multiplexer 40 mit vier Eingängen 0, 1, 2, 3, der durch die Kenn­ zahl in ähnlicher Weise wie der Multiplexer 16 in Fig. 4 gesteuert wird. In diesem Fall jedoch besteht keine Verbindung von östlichen und westlichen Nachbarn. Statt dessen wird der Eingang von dem süd­ lichen Nachbarn mit Eingängen 0 und 3 und der Eingang von dem nörd­ lichen Nachbarn mit Eingängen 1 und 2 verbunden.
Wenn somit die Kennzahl West (11) angibt, werden die Paritätsbits nach Norden innerhalb der Gruppe von Elementen und über die Diagonalpfade 20 (wegen der Schaltkreisverbindungen nach Fig. 7) zwischen Gruppen verschoben. Nachdem acht solcher Verschiebungen durchgeführt worden sind, ist der Inhalt einer jeden Gruppe von Paritätsverarbeitungselementen nach Westen in die benachbarte Gruppe von Paritätsverarbeitungselementen entsprechend der West- Verschiebung von Daten aus einem der Unterfelder 10 (Fig. 1) in das benachbarte Unterfeld verschoben worden.
Wenn die Kennzahl Ost (01) darstellt, werden die Paritätsbits nach Süden innerhalb der Gruppen und über die diagonalen Pfade 20 zwischen Gruppen übertragen, so daß nach acht solchen Ver­ schiebungen der Inhalt einer jeden Gruppe von Paritätsverarbei­ tungselementen nach Osten in die benachbarte Gruppe von Paritäts­ verarbeitungselementen verschoben worden ist.
Zusammenfassend ergibt sich, daß dann, wenn Daten um ein Viel­ faches von acht Stufen zwischen den Datenverarbeitungselementen D verschoben werden, die entsprechenden Paritätsbits zwischen den Paritätsverarbeitungselementen verschoben werden, so daß sie in der richtigen Beziehung zu den Daten gehalten werden.
Die Datenverarbeitungselemente und Paritätsverarbeitungselemente werden vorzugsweise in Form von LSI-Chips ausgebildet. Zweckmäßigerweise können vier Verar­ beitungselemente in jedem LSI-Chip vorgesehen sein, was einen 2×2 Teil des Feldes ergibt. Aus Fig. 5 ergibt sich jedoch, daß die Paritätsverarbeitungselemente linear statt in einem zwei­ dimensionalen Feld verbunden werden müssen.
Wie dieses Problem gelöst wird, ist in Fig. 9 dargestellt. Die Fig. 9 zeigt zwei LSI-Chips 40 und 42, deren jedes eine 2×2 Konfiguration von Paritätsverarbeitungselementen enthält. Die Südverbindung 44 des Süd-West-Elementes auf jedem Chip ist mit der Nordverbindung 46 des Nord-Ost-Elementes auf dem gleichen Chip verdrahtet. Ferner ist die Südverbindung 48 von dem Süd-Ost- Element auf dem oberen Chip 40 mit der Nordverbindung 50 aus dem Nord-West-Element auf dem unteren Chip 42 verdrahtet. Dies ergibt, daß die acht Elemente über ihre Nord-Süd-Verbindungen in Reihe geschaltet sind, so daß eine der Gruppen 12 von Paritätsverarbei­ tungselementen nach Fig. 5 gebildet werden.
In der vorgenannten DE-PS 29 46 117 ist eine Möglichkeit der Ver­ ringerung der Anzahl von Anschlüssen an einen LSI-Chip beschrieben, indem benachbarte Paare von Anschlüssen kombiniert werden. Vorliegende Erfindung kann in gleicher Weise unter Verwendung von Chips der in dieser Patentschrift erläuterten Form ausgeführt werden. Fig. 10 zeigt, wie zwei dieser Chips 52 und 54 miteinander verbunden sind, um den gleichen Effekt wie in Fig. 9 zu erhalten.
Bei der vorbeschriebenen Anordnung gibt es unterschiedliche Daten­ verbindungen mit den Kenn-Multiplexern in den Datenverarbeitungs­ elementen und den Paritätsverarbeitungselementen, wie in den Fig. 4 und 8 gezeigt. Bei einer Ausführung mit LSI-Chips ist es jedoch unter Umständen zweckmäßig, diese Verbindungen identisch aus­ zuführen (d. h. sie alle in der in Fig. 4 gezeigten Weise herzu­ stellen) und statt dessen die Adresseneingänge in die Kenn-Multi­ plexer zu verändern, so daß die Paritätsverarbeitungselemente nur "Nord"- und "Süd"-Kennzahlen aufnehmen.
Bei einer anderen Variation der vorbeschriebenen Einrichtung kann das Feld in rechteckförmige Unterfelder statt in quadratische Unterfelder unterteilt werden. Bei einer solchen Anordnung ist klar, daß die Anzahl von Schritten, die benötigt werden, um die Paritätsbits in der Ost-West-Richtung zwischen benachbarten Gruppen über die diagonalen Pfade zu verschieben, verschieden von der Anzahl von Schritten ist, die notwendig sind, um die Datenbits zwischen benachbarten Unterfeldern zu verschieben. Es ist dann deshalb erforderlich, zusätzliche Steuerschaltungen einzuführen, um einige der Taktimpulse zu den Paritätsverarbeitungselementen während der Ost-West-Verschiebungen zu sperren (oder einige gesonderte Taktimpulse für die Paritätsverarbeitungselemente zu erzeugen), um sicherzustellen, daß die Paritätsbits in der richtigen Beziehung zu den Daten gehalten werden.

Claims (2)

1. Datenverarbeitungseinrichtung mit einer Vielzahl von logisch in Reihen und Spalten angeordneten Verarbeitungs­ elementen, dadurch gekennzeichnet,
daß jede Spalte in eine Vielzahl von Gruppen (12) aus Verarbeitungselementen (P) unterteilt ist, welche innerhalb jeder Gruppe (12) miteinander so verbunden sind, daß Informationen in Nordrichtung und in Südrichtung zwischen benachbarten Verarbeitungselementen innerhalb der gleichen Gruppe übertragen werden können,
und daß eine Vielzahl von Schaltkreisen (22) mit jeweils zwei Zuständen vorgesehen sind, die durch eine vier Werte entsprechend Nord-, Süd-, Ost- und Westrichtung darstellende Kennzahl gesteuert werden, und von denen der erste Zustand eines jeden Schaltkreises gewählt wird, wenn die Kennzahl die Nord- oder Südrichtung darstellt, während der zweite Zustand eines jeden Schaltkreises gewählt wird, wenn die Kennzahl die Ost- oder Westrichtung darstellt, wobei
  • a) im ersten Zustand die Schaltkreise (22) das am weitesten nördlich gelegene Verarbeitungselement (P) einer jeden Gruppe (12) mit dem am weitesten südlich gelegenen Verarbeitungselement der benachbarten Gruppe in Nordrichtung verbinden, wodurch eine Information nach Norden und Süden zwischen benachbarten Gruppen in der gleichen Spalte übertragen werden kann, und wobei
  • b) im zweiten Zustand die Schaltkreise (22) das am weitesten nördlich gelegene Verarbeitungselement (P) einer Gruppe (12) mit dem am weitesten südlich gelegenen Verarbeitungselement der benachbarten Gruppe in Westrichtung verbinden, wodurch Informationen nach Osten und Westen zwischen benachbarten Gruppen in unterschiedlichen Spalten übertragen werden können.
2. Datenverarbeitungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jedes Verarbeitungselement (P) eine Auswählschaltung (40) aufweist, die von der Kennzahl zur Auswahl von Informationen von seinem nördlich gelegenen Nachbarn gesteuert wird, wenn die Kennzahl die Süd- oder Ostrichtung darstellt, und von seinem südlich gelegenen Nachbarn gesteuert wird, wenn die Kennzahl die Ost- oder Westrichtung darstellt.
DE19813109705 1980-03-28 1981-03-13 "datenverarbeitungseinrichtung" Granted DE3109705A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8010574 1980-03-28

Publications (2)

Publication Number Publication Date
DE3109705A1 DE3109705A1 (de) 1981-12-24
DE3109705C2 true DE3109705C2 (de) 1990-03-01

Family

ID=10512474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813109705 Granted DE3109705A1 (de) 1980-03-28 1981-03-13 "datenverarbeitungseinrichtung"

Country Status (5)

Country Link
US (1) US4467422A (de)
AU (1) AU545068B2 (de)
DE (1) DE3109705A1 (de)
FR (1) FR2479508B1 (de)
ZA (1) ZA811458B (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL192637C (nl) * 1984-02-27 1997-11-04 Nippon Telegraph & Telephone Stelselprocessor.
US4816993A (en) * 1984-12-24 1989-03-28 Hitachi, Ltd. Parallel processing computer including interconnected operation units
EP0190813B1 (de) * 1985-01-29 1991-09-18 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Verarbeitungszelle für fehlertolerante Matrixanordnungen
US4933895A (en) * 1987-07-10 1990-06-12 Hughes Aircraft Company Cellular array having data dependent processing capabilities
US5179705A (en) * 1988-03-23 1993-01-12 Dupont Pixel Systems, Ltd. Asynchronous arbiter state machine for arbitrating between operating devices requesting access to a shared resource
US5253308A (en) * 1989-06-21 1993-10-12 Amber Engineering, Inc. Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing
US5121502A (en) * 1989-12-20 1992-06-09 Hewlett-Packard Company System for selectively communicating instructions from memory locations simultaneously or from the same memory locations sequentially to plurality of processing
US5617577A (en) * 1990-11-13 1997-04-01 International Business Machines Corporation Advanced parallel array processor I/O connection
US5765012A (en) * 1990-11-13 1998-06-09 International Business Machines Corporation Controller for a SIMD/MIMD array having an instruction sequencer utilizing a canned routine library
US5588152A (en) * 1990-11-13 1996-12-24 International Business Machines Corporation Advanced parallel processor including advanced support hardware
US5713037A (en) * 1990-11-13 1998-01-27 International Business Machines Corporation Slide bus communication functions for SIMD/MIMD array processor
US5765015A (en) * 1990-11-13 1998-06-09 International Business Machines Corporation Slide network for an array processor
EP0485690B1 (de) * 1990-11-13 1999-05-26 International Business Machines Corporation Paralleles Assoziativprozessor-System
US5809292A (en) * 1990-11-13 1998-09-15 International Business Machines Corporation Floating point for simid array machine
US5963745A (en) * 1990-11-13 1999-10-05 International Business Machines Corporation APAP I/O programmable router
US5966528A (en) * 1990-11-13 1999-10-12 International Business Machines Corporation SIMD/MIMD array processor with vector processing
US5734921A (en) * 1990-11-13 1998-03-31 International Business Machines Corporation Advanced parallel array processor computer package
US5963746A (en) * 1990-11-13 1999-10-05 International Business Machines Corporation Fully distributed processing memory element
US5630162A (en) * 1990-11-13 1997-05-13 International Business Machines Corporation Array processor dotted communication network based on H-DOTs
US5590345A (en) * 1990-11-13 1996-12-31 International Business Machines Corporation Advanced parallel array processor(APAP)
US5765011A (en) * 1990-11-13 1998-06-09 International Business Machines Corporation Parallel processing system having a synchronous SIMD processing with processing elements emulating SIMD operation using individual instruction streams
US5625836A (en) * 1990-11-13 1997-04-29 International Business Machines Corporation SIMD/MIMD processing memory element (PME)
US5828894A (en) * 1990-11-13 1998-10-27 International Business Machines Corporation Array processor having grouping of SIMD pickets
US5794059A (en) * 1990-11-13 1998-08-11 International Business Machines Corporation N-dimensional modified hypercube
US5815723A (en) * 1990-11-13 1998-09-29 International Business Machines Corporation Picket autonomy on a SIMD machine
JPH04293151A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 並列データ処理方式
US5594918A (en) * 1991-05-13 1997-01-14 International Business Machines Corporation Parallel computer system providing multi-ported intelligent memory
JP2642039B2 (ja) * 1992-05-22 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション アレイ・プロセッサ
GB2298295B (en) * 1995-02-23 2000-01-19 Sony Uk Ltd Data processing systems
US6513108B1 (en) * 1998-06-29 2003-01-28 Cisco Technology, Inc. Programmable processing engine for efficiently processing transient data

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1445714A (en) * 1973-04-13 1976-08-11 Int Computers Ltd Array processors
GB1536933A (en) * 1977-03-16 1978-12-29 Int Computers Ltd Array processors
US4241413A (en) * 1978-04-25 1980-12-23 International Computers Limited Binary adder with shifting function
GB2020457B (en) * 1978-05-03 1982-03-10 Int Computers Ltd Array processors
US4270170A (en) * 1978-05-03 1981-05-26 International Computers Limited Array processor
US4247892A (en) * 1978-10-12 1981-01-27 Lawrence Patrick N Arrays of machines such as computers
US4251861A (en) * 1978-10-27 1981-02-17 Mago Gyula A Cellular network of processors
US4304002A (en) * 1978-11-23 1981-12-01 International Computers Limited Data processing system with error checking
US4314349A (en) * 1979-12-31 1982-02-02 Goodyear Aerospace Corporation Processing element for parallel array processors

Also Published As

Publication number Publication date
AU6885281A (en) 1981-10-01
FR2479508B1 (fr) 1986-09-05
DE3109705A1 (de) 1981-12-24
US4467422A (en) 1984-08-21
FR2479508A1 (fr) 1981-10-02
ZA811458B (en) 1982-03-31
AU545068B2 (en) 1985-06-27

Similar Documents

Publication Publication Date Title
DE3109705C2 (de)
EP0038947B1 (de) Programmierbare logische Anordnung
DE2754687A1 (de) Korrelationsanordnung
DE3533800C1 (de) Verfahren zum Betreiben eines hochintegrierten Wellenfront-Feldrechners sowie entsprechender Wellenfront-Feldrechner
DE2916065C2 (de) Datenverarbeitungseinrichtung
DE2715751B2 (de) Speicheranordnung mit defekten Modulen
DE1914560C3 (de) Schaltungsanordnung zur Verschiebung eines Datenwortes innerhalb eines Rechenelementen-Feldes
DE2256135A1 (de) Verfahren zum pruefen von monolithisch integrierten halbleiterschaltungen
DE1193996B (de) Schiebespeicher mit Steuervorrichtung
DE2556273A1 (de) Gruppenweise zu einer logischen schaltung zusammengefasste logische schaltkreise
DE2946119C2 (de) Datenverarbeitungseinrichtung mit einer Vielzahl von Datenverarbeitungselementen, denen ein einziger Strom von Steuersignalen zugeführt wird
DE2131443B2 (de)
DE2848096C3 (de) Digitale Addieranordnung
DE2333749C3 (de) Anordnung zur Abfühlung datendarstellender magnetischer zylindrischer Einzelwanddomänen
DE3024153A1 (de) Speicher-subsystem
EP0006466B1 (de) Ladungsverschiebungseinrichtung und Verfahren zum Betrieb dieser Einrichtung
DE3918886A1 (de) Ruecksetzanordnung in einer datenverarbeitungseinheit
DE10101630B4 (de) Halbleiterspeicherbauelement mit Eingabe-/Ausgabeleitungsstruktur
DE3228628C2 (de)
DE2657404B2 (de) Steuerwerk
DE1193102C2 (de) Speichervorrichtung
DE1449360C3 (de) Halbfestwertspeicher
DE3942150C2 (de) Verfahren und Schaltungsanordnung zur Datensicherung in Speichereinheiten
DE10011180A1 (de) Digitale Speicherschaltung
DE1952843C (de) Anordnung in einem Prozessrechner zur Verringerung der Arbeit der Zentraleinheit in Verbindung mit dem Abtasten von Prüfpunkten, die zu dem Prozess gehören

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 9/28

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee