DE3122612A1 - Method for producing chip resistors - Google Patents

Method for producing chip resistors

Info

Publication number
DE3122612A1
DE3122612A1 DE19813122612 DE3122612A DE3122612A1 DE 3122612 A1 DE3122612 A1 DE 3122612A1 DE 19813122612 DE19813122612 DE 19813122612 DE 3122612 A DE3122612 A DE 3122612A DE 3122612 A1 DE3122612 A1 DE 3122612A1
Authority
DE
Germany
Prior art keywords
contact
layer
contact surfaces
carrier body
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813122612
Other languages
German (de)
Inventor
Walter Dipl.-Ing. 8672 Selb Schürmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning GmbH
Original Assignee
Draloric Electronic 8672 Selb GmbH
Draloric Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Draloric Electronic 8672 Selb GmbH, Draloric Electronic GmbH filed Critical Draloric Electronic 8672 Selb GmbH
Priority to DE19813122612 priority Critical patent/DE3122612A1/en
Publication of DE3122612A1 publication Critical patent/DE3122612A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

A method for producing chip resistors which have a film resistor (6) on a main surface (3) of a flat rectangular carrier body (substrate) (1), in the form of a platelet, between two contact surfaces (5), the contact films (8) extending around over the narrow surfaces of the carrier body (1) as far as the main surface (4) of the carrier body (1) opposite the film resistor (6), contact surfaces (5) being printed on a main surface (4) of the multiple carrier body (1), and resistor tracks (6) being printed between the contact surfaces (5), which resistor tracks overlap the contact surfaces (5) with the exception of a centre strip, the resistor tracks (6) being covered by a screen-printed passivation layer (7) and the multiple carrier body (1) subsequently being separated along the longitudinal notches (2') into individual bars (12) which are covered on their two longitudinal narrow surfaces with a contact layer (8) which consists of a base-metal plate and is resistant to deposition, and a solder-metal layer (9) being applied to the contact layer (8) by electrochemical (galvanic) means. <IMAGE>

Description

Verfahren zur Herstellung von Chipwiderständen. Process for the production of chip resistors.

Die Erfindung betrifft ein Verfahren zur Herstellung von Chipwiderständen gemäß dem Oberbegriff des Anspruches 1.The invention relates to a method for producing chip resistors according to the preamble of claim 1.

Ein derartiges Verfahren ist aus der DE-OS 26 45 783 bekannt, wobei ein länglicher Trägerkörper für eine Anzahl nebeneinanderliegender Chipwiderstände zwischen Rollen durchgeführt wird, mit welchen die Kontaktflächen und die Widerstandsbahn auf den Trägerkörper aufgebracht werden. Unter Zugrundelegung gängiger Abmessungen derartiger Chipwiderstände können nach diesem bekannten Verfahren in einem Arbeitsgang zirka fünfzig Chipwider stände hergestellt werden.Such a method is known from DE-OS 26 45 783, wherein an elongated carrier body for a number of chip resistors lying next to one another is carried out between rollers with which the contact surfaces and the resistance track be applied to the carrier body. Based on common dimensions Chip resistors of this type can be produced in one operation using this known method around fifty chip resistors can be manufactured.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Chipwiderständen zur Verfügung zu stellen, mit welchem in einfacher Weise in einer Arbeitsabfolge mehrere hundert Chipwiderstände in engen mechanischen und elektrischen Toleranzen hergestellt werden können, wobei diese Chipwiderstände eine abl egi erfeste Kontaktmetal 1 is ierung besitzen.The invention is based on the object of a method for production of chip resistors available, with which in a simple manner a work sequence several hundred chip resistors in tight mechanical and electrical Tolerances can be produced, with these chip resistors being an alternative Contact metal 1 is ation.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des kennzeichnenden Teiles des Anspruches 1 gelöst Bevorzugte Ausbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.According to the invention, this object is achieved by the features of the characterizing part Part of claim 1 solved Preferred embodiments of the invention are in the Characterized subclaims.

Die mit der Erfindung erzielten Vorteile liegen insbesondere darin, daß ein relativ großer, mit Sollbruchkerben ausgebildeter Mehrfachträgerkörper in einem Arbei-tsgang mit allen notwendigen Kontaktflächen für die Widerstandsbahnen und in einem einzigen Arbeitsgang mit den zwischen den Kontaktflächen befindlichen Widerstandsbahnen bedruckt werden kann, und daß nach dem Einbrand dieser Schichten in einem weiteren Arbeitsgang die Passivierungsschichten auf die Widerstandsbahnen aufgedruckt werden können. Ein erhebt sicher Vorteil besteht in der Anwendung kostengünstiger und ablegierfester Kontaktmetal Ischichten und in der darauf einfach galvanisch aufbringbaren Lotmetallschicht, vorzugsweise Zinn/Blei-Schicht.The advantages achieved with the invention are, in particular, that a relatively large, designed with predetermined breaking notches multiple support body in one work step with all necessary contact surfaces for the resistance tracks and in a single operation with those between the contact surfaces Resistance tracks can be printed, and that after the burn-in this Lay the passivation layers on the resistance tracks in a further operation can be printed. A certain advantage is that it is cheaper to use and non-sagging contact metal layers and simply electroplated on them Applicable solder metal layer, preferably tin / lead layer.

Wenn an die Toleranzen des Widerstandswertes des einzelnen Chipwiderstandes keine großen Anforderungen gestellt werden, kann auch der einzelne Riegel, ohne daß er in einzelnen Chipwiderst änden auseinandergebrochen wird, dem Anwender zur Verfügung gestellt werden. Damit entfällt eine Magazinierung des einzelnen Chipwiderstandes und der Anwender kann die Riegel selbst entlang den Querkerben auseinanderbrechen. Dies kann einfach auch in einer Bestückungsvorrichtung für derartige Chipbauelemente geschehen.If to the tolerances of the resistance value of the individual chip resistor no great demands are made, the individual bolt can also be used without that it is broken apart in individual chip resistances, for the user Will be provided. This eliminates the need to store the individual chip resistors in magazines and the user can break the latches apart along the transverse notches himself. This can also be done easily in a placement device for such chip components happen.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung schematisch dargestellt. Es zeigen Fig. 1 einen Mehrfachträgerkörper aus Aluminiumoxidkeramik in natürlicher Größe, Fig. 2 einen vergrößerten Ausschnitt aus einem Trägerkörper in Seitenansicht, Fig. 3 bis 7 die einzelnen, aufeinanderfolgen Arbeitsschritte bei einem Mehrfachträgerkörper in räumlicher Darstellung und Fig. 8 einen Chipwiderstand in vergrößerter, räumlicher Darstellung. An embodiment of the invention is shown schematically in the drawing shown. 1 shows a multiple carrier body made of aluminum oxide ceramic in natural size, FIG. 2 shows an enlarged section of a carrier body in side view, Fig. 3 to 7, the individual, successive work steps in a three-dimensional representation of a multiple carrier body and FIG. 8 shows a chip resistor in an enlarged, spatial representation.

Fig. 1 zeigt einen Mehrfachträgerkörper 1 aus Aluminiumoxidkeramik, der auf einer Hauptfläche 4 Längskerben 2' und Querkerben 2" besitzt, die in den lederharten Keramikkörper eingerollt werden. Fig. 1 shows a multiple carrier body 1 made of aluminum oxide ceramic, which has 4 longitudinal notches 2 'and transverse notches 2 "on a main surface, which are in the leather-hard ceramic bodies are rolled up.

Der Keramikkörper wird anschließend gesintert, wobei an die Durchbiegung des gesinterten Mehrfachträgerkörpers 1 und an die Rauhigkeit der der gerillten Hauptfläche 4 gegenüberliegenden Hauptfläche 3 besondere Anforderungen gestellt werden. Aus einem Mehrfachträgerkörper 1 der dargestellten Größe werden sechshundertundfünfzig Chipwiderstände der Bauformgröße 3,1 1 mm x 1,5 mm gewonnen.The ceramic body is then sintered, taking into account the deflection of the sintered multiple support body 1 and the roughness of the grooved Main area 4 opposite main area 3 made special requirements will. A multiple support body 1 of the size shown becomes six hundred and fifty Chip resistors of the design size 3.1 1 mm x 1.5 mm obtained.

Fig. 2 zeigt eine Seitenansicht eines Teiles eines Mehrfachträgerkörpers 1, der auf einer Hauptfläche 4 nebeneinander parallel verlaufende Längskerben 2' und dazu senkrecht ausgerichtet, nebeneinander parallel verlaufende Querkerben 2" besitzt. Auf die der Kerben 2' und 2" besitzenden Hauptfläche 4 gegenüberliegenden Hauptfläche3werden in den nachfolgend beschriebenen Arbeitsgängen die verschiedenen Schichten im Siebdruckverfahren aufgebracht. Es ist jedoch auch möglich, diese Schichten auf die Kerben 2' und 2" besitzende Hauptfläche 4 aufzudrucken.Fig. 2 shows a side view of part of a multiple carrier body 1, the longitudinal notches 2 'running parallel to one another on a main surface 4 and aligned perpendicular to it, side by side parallel notches 2 " owns. On the main surface 4 opposite the notches 2 'and 2 " Main area3 will be the different ones in the operations described below Layers applied by screen printing. However, it is also possible to use these layers to be printed on the notches 2 'and 2 "having the main surface 4.

Fig. 3 zeigt einen Abschnitt eines Mehrfachträgerkörpers 1, dessen Hauptfläche 4 Längskerben 2' und Querkerben 2" besitzt, die als Sollbruchstellen dienen. Auf der der gekerbten Hauptfläche 4 gegenüberliegende Hauptfläche 3 werden in einem Siebdruckarbeitsgang über den Längskerben 2' mittig die Kontaktflächen 5 aus einer Silber- oder Palladium/Silber-Paste aufgedruckt und bei 850 OC eine Stunde lang eingebrannt.Fig. 3 shows a portion of a multiple carrier body 1, the Main surface has 4 longitudinal notches 2 'and 2 "transverse notches, which act as predetermined breaking points to serve. On the main surface 3 opposite the notched main surface 4 in a screen printing operation over the longitudinal notches 2 'in the middle of the contact surfaces 5 printed from a silver or palladium / silver paste and at 850 OC a Burned in for an hour.

Fig. 4 verdeutlicht den auf den in Fig. 3 dargestellten Arbeitsgang folgenden Arbeitsgang, bei dem zwischen den nebeneinander parallel verlaufenden Kontaktflächen 5 die Widerstandsbahnen 6 aufgedruckt werden, die mit ihren Endbereichen auf den Kontaktflächen 5 aufliegen und so nach dem eine Stunde dauernden Einbrand der Widerstandsbahnen 6 bei 850 oC einen guten Kontakt ergeben. Die Widerstandsbahnen 6 können sich über die gesamte Länge des Mehrfachsubstrates erstrecken oder in einzelne Flächen unterteilt sein, die den einzelnen Chipwiderständen entsprechen.FIG. 4 clarifies the operation shown in FIG. 3 following operation, in which between the side by side running parallel Contact surfaces 5, the resistance tracks 6 are printed, which with their end regions rest on the contact surfaces 5 and so after the one hour burn-in of the resistance tracks 6 at 850 oC result in good contact. The resistance tracks 6 can extend over the entire length of the multiple substrate or in individual Areas that correspond to the individual chip resistors can be subdivided.

Fig. 5 zeigt die auf die Widerstandsbahnen 6 aufgedruckten Passivierungsschichten 7 aus einer Glaspaste, welche die Widerstandsbahnen 6 vollständig überdecken und die fünfzehn Minuten bei 120 oC getrocknet werden. Diese nebeneinander streifenförmig parallel verlaufenden Passivierungsschi chten 7 müssen selbstverständlich ausreichende Teilbereiche der Kontaktflächen 5 unbedeckt lassen, damit die Widerstandsbahn 6 nach außen, d.h. auf einer gedruckten Schaltung kontaktiert werden kann.5 shows the passivation layers printed on the resistance tracks 6 7 made of a glass paste which completely cover the resistance tracks 6 and which are dried for fifteen minutes at 120 oC. These next to each other in strips Passivation layers 7 running in parallel must of course be sufficient Leave partial areas of the contact surfaces 5 uncovered so that the resistance track 6 to the outside, i.e. can be contacted on a printed circuit.

Eine Kennzeichnung in Form von Zahlen oder Farbcordierungen, die den Widerstandswert des fertigen Chipwiderstandes darstellen, kann auf der Passivierungsschicht 7 oder auf der Rückseite 4 angeordnet sein. Im nächsten Arbeitsgang wird der Mehrfachträgerkörper 1 entlang den Längskerben 2' auseinandergebrochen und jeder aus nebeneinanderliegenden Chipwiderständen bestehende Riegel 12 - wie in Fig. 6 dargestellt - mit seinen beiden Längsschmalflächen, die sich als die Bruchflächen an den Längskerben 2' ergeben, in eine Paste auf der Basis von Kupfer, Nickel oder Aluminium eingetaucht, derart, das3 die beiden sich hierbei biidenden ablegierfesten Kontaktschichten 8 mit den Kontaktflächen 5 galvanisch verbunden sind. Anschließend werden die Glaspassivierungsschicht 7 und die Kontaktschichten 8 in einem gemeinsamen Ein brennvorgang bei 850 oC eine Stunde lang in Luft- oder Stickstoffatmosphäre eingebrannt.A designation in the form of numbers or color codings that denotes the Resistance value of the finished chip resistor can represent on the passivation layer 7 or on the rear 4 can be arranged. The next step is the multiple support body 1 broken apart along the longitudinal notches 2 'and each from adjacent Chip resistors existing bar 12 - as shown in Fig. 6 - with its two Longitudinal narrow surfaces, which result as the fracture surfaces at the longitudinal notches 2 ', immersed in a paste based on copper, nickel or aluminum, such as das3 the two non-discarding contact layers 8 forming here with the Contact surfaces 5 are galvanically connected. Then the glass passivation layer 7 and the contact layers 8 in a common burning process at 850 oC Baked for one hour in an air or nitrogen atmosphere.

Fig. 7 zeigt einen Riegel 12 mit seinen auf der unteren Hauptfläche 4 des Trägerkörpers 1 nebeneinander parallel verlaufenden Querkerben 2" und den ablegierfesten Kontaktschichten 8 aus einer unedlen Metallpaste. Auf diese ablegierfeste Kontaktschicht 8 ist auf galvanischem Wege eine Lotmetallschicht 9 aufgebracht.Fig. 7 shows a bolt 12 with its on the lower main surface 4 of the support body 1 side by side parallel transverse notches 2 ″ and the non-discarding contact layers 8 made of a base metal paste. On this discard-proof A solder metal layer 9 is applied galvanically to the contact layer 8.

Es ist möglich, diese Riegel 12 dem Anwender zur Verfügung zu atellen, wenn an die Toleranzen der einzelnen Chipwiderstände keine große Anforderungen gestellt werden. Dann ist auch die Magazinierung der Chipwiderstände wesentlich vereinfacht. Im Normalfall werden die Riegel 12 jedoch entlang den Sollbruchstellen bildenden Querkerben 2" auseinandergebrochen und so einzelne Chipwiderstände erhalten.It is possible to make these bars 12 available to the user, if no great demands are made on the tolerances of the individual chip resistors will. The storage of the chip resistors in magazines is then also considerably simplified. Normally, however, the bolts 12 are along the predetermined breaking points forming transverse notches 2 "broken apart and thus obtained individual chip resistors.

Fig. 8 zeigt einen derartigen Chipwiderstand, dessen Widerstandsbahn 6 mit der Passivierungsschicht 7 entlang einer Nut 11 abgetragen ist, so daß der zwischen den aus den Metallschichten 5, 8 und 9 bestehenden Kontaktflächen zu messende Widerstand in engen Toleranzen abgeglichen istFig. 8 shows such a chip resistor, its resistance track 6 is removed with the passivation layer 7 along a groove 11, so that the to be measured between the contact surfaces consisting of the metal layers 5, 8 and 9 Resistance is adjusted within tight tolerances

Claims (7)

PATENTANSPRÜCHE: Verfahren zur Herstellung vonOhipwiderständen, die auf einer Hauptfläche eines ebenen, plättchenförmigen, rechteckigen Trägerkörpers zwischen zwei Kontaktflächen eine Widerstandsschicht besitzen, wobei die Kontaktflächen über die Schmalflächen des Trägerkörpers bis zur der Widerstandsschicht gegenüberliegenden Hauptfläche des Trägerkörpers hqrumreichen, dadurch gekennzeichnet, daß auf einer Hauptfläche (4) eines Mehrfach-Trägerkörpers (1) Kontaktflächen (5) aufgedruckt werden, daß zwischen den Kontaktflächen (5) Widerstandsbahnen (6) gedruckt werden, welche die Kontaktflächen (5) mit Ausnahme eines Mittelstreifens überlappen, daß die Widerstandsbahnen (6) mit einer siebgedruckten Passivierungsschicht (7) bedeckt werden, daß der Mehrfachträgerkörper (1) anschließend entlang den Längskerben (2') in einzelne Riegel (12) auseinandergetrennt wird, die an ihren beiden Längsschmalflächen mit einer Kontaktschicht (8) bedeckt werden, und daß auf die Kontaktschichten (8) auf galvanischem Wege eine Lötmetal 1 schicht (9) aufgebracht wird. PATENT CLAIMS: Process for the production of ohip resistors that on a main surface of a flat, platelet-shaped, rectangular support body have a resistance layer between two contact surfaces, the contact surfaces over the narrow surfaces of the carrier body to the opposite of the resistance layer Main surface of the carrier body hqrumreichen, characterized in that on one Main surface (4) of a multiple carrier body (1) contact surfaces (5) printed on that resistance tracks (6) are printed between the contact surfaces (5), which overlap the contact surfaces (5) with the exception of a central strip that the resistance tracks (6) are covered with a screen-printed passivation layer (7) be that the multiple support body (1) then along the longitudinal notches (2 ') is separated into individual bars (12) on both of its longitudinal narrow surfaces be covered with a contact layer (8), and that on the contact layers (8) a soldering metal 1 layer (9) is applied by galvanic means. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kontaktflächen (5) mit einer Silber- oder Palladium Silber-Paste oder mit einer Paste auf der Basis von Nickel, Kupfer oder Aluminium bedruckt werden und daß die Widerstandsbahnen (6) mit einer siebdruckfähigen Glaspassivierungsschicht bedeckt werden.2. The method according to claim 1, characterized in that the contact surfaces (5) with a silver or palladium silver paste or with a paste on the base of nickel, copper or aluminum are printed and that the resistance tracks (6) be covered with a screen printable glass passivation layer. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Riegel (12) aus einer Viel zahl nebeneinanderliegender Chi pwi derstände derart mit einer Paste aus unedlem Metall bedeckt werden, daß die beiden Längsschmalflächen der Riegel (12) bis zur Passivierungsschicht (7) mit der Kontaktschicht (8) bedeckt werden.3. The method according to claim 1 or 2, characterized in that the Bar (12) from a large number of adjacent Chi pwi resistors such be covered with a paste of base metal that the two longitudinal narrow surfaces the bar (12) is covered with the contact layer (8) up to the passivation layer (7) will. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Kontaktschichten (8) der Riegel (12) mit einer Paste auf der Basis von Nickel, Kupfer oder Aluminium hergestellt werden.4. The method according to claim 3, characterized in that the contact layers (8) the bar (12) with a paste based on nickel, copper or aluminum getting produced. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die gegen Ablegierung festen Kontaktschichten (8) galvanisch mit einer leitfähigen Zinn- oder Zinn/Blei-Schicht (9) überzogen werden.5. The method according to any one of claims 1 to 4, characterized in that that the contact layers (8) which are solid against alloying off are galvanically connected to a conductive one Tin or tin / lead layer (9) are coated. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Riegel (12) entlang den Querkerben (2") in einzelne-Chipwiderstände ausei nandergebrochen werden.6. The method according to any one of claims 1 to 5, characterized in that that the bars (12) along the transverse notches (2 ") into individual chip resistors to be broken into each other. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Widerstandsschicht (6) und die darüber befindliche Passivierungsschicht (7) zum Abgleich des WiderstandswerteS in Form von Kerben (11) abgetragen wird.7. The method according to any one of claims 1 to 6, characterized in that that the resistance layer (6) and the passivation layer above it (7) is removed in the form of notches (11) to adjust the resistance values.
DE19813122612 1981-06-06 1981-06-06 Method for producing chip resistors Withdrawn DE3122612A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813122612 DE3122612A1 (en) 1981-06-06 1981-06-06 Method for producing chip resistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813122612 DE3122612A1 (en) 1981-06-06 1981-06-06 Method for producing chip resistors

Publications (1)

Publication Number Publication Date
DE3122612A1 true DE3122612A1 (en) 1982-12-23

Family

ID=6134135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813122612 Withdrawn DE3122612A1 (en) 1981-06-06 1981-06-06 Method for producing chip resistors

Country Status (1)

Country Link
DE (1) DE3122612A1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0417749A2 (en) * 1989-09-13 1991-03-20 Amp-Akzo Corporation Thick film resistor/integrated circuit substrate and method of manufacture
DE4143217A1 (en) * 1991-01-18 1992-07-23 Tech Wissenschaftliche Ges Thi CHIP RESISTOR AND CHIP-LEADER BRIDGE IN THICK-LAYER TECHNOLOGY AND METHOD FOR THE PRODUCTION THEREOF
WO1995034084A1 (en) * 1994-06-09 1995-12-14 Raychem Corporation Electrical devices
EP0810614A1 (en) * 1996-05-29 1997-12-03 Matsushita Electric Industrial Co., Ltd. A resistor and its manufacturing method
US5852397A (en) * 1992-07-09 1998-12-22 Raychem Corporation Electrical devices
EP0929083A1 (en) * 1998-01-08 1999-07-14 Matsushita Electric Industrial Co., Ltd Resistor and its manufacturing method
US6292088B1 (en) 1994-05-16 2001-09-18 Tyco Electronics Corporation PTC electrical devices for installation on printed circuit boards
US6640420B1 (en) 1999-09-14 2003-11-04 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
WO2004023498A1 (en) * 2002-09-03 2004-03-18 Vishay Intertechnology, Inc. Flip chip resistor and its manufacturing method

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0417749A3 (en) * 1989-09-13 1991-07-17 Amp-Akzo Corporation Thick film resistor/integrated circuit substrate and method of manufacture
EP0417749A2 (en) * 1989-09-13 1991-03-20 Amp-Akzo Corporation Thick film resistor/integrated circuit substrate and method of manufacture
DE4143217A1 (en) * 1991-01-18 1992-07-23 Tech Wissenschaftliche Ges Thi CHIP RESISTOR AND CHIP-LEADER BRIDGE IN THICK-LAYER TECHNOLOGY AND METHOD FOR THE PRODUCTION THEREOF
US6651315B1 (en) 1992-07-09 2003-11-25 Tyco Electronics Corporation Electrical devices
US5852397A (en) * 1992-07-09 1998-12-22 Raychem Corporation Electrical devices
US7355504B2 (en) 1992-07-09 2008-04-08 Tyco Electronics Corporation Electrical devices
US6292088B1 (en) 1994-05-16 2001-09-18 Tyco Electronics Corporation PTC electrical devices for installation on printed circuit boards
WO1995034084A1 (en) * 1994-06-09 1995-12-14 Raychem Corporation Electrical devices
US5864281A (en) * 1994-06-09 1999-01-26 Raychem Corporation Electrical devices containing a conductive polymer element having a fractured surface
US6211771B1 (en) 1994-06-09 2001-04-03 Michael Zhang Electrical device
EP0810614A1 (en) * 1996-05-29 1997-12-03 Matsushita Electric Industrial Co., Ltd. A resistor and its manufacturing method
US6150920A (en) * 1996-05-29 2000-11-21 Matsushita Electric Industrial Co., Ltd. Resistor and its manufacturing method
US6023217A (en) * 1998-01-08 2000-02-08 Matsushita Electric Industrial Co., Ltd. Resistor and its manufacturing method
EP0929083A1 (en) * 1998-01-08 1999-07-14 Matsushita Electric Industrial Co., Ltd Resistor and its manufacturing method
US6640420B1 (en) 1999-09-14 2003-11-04 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
WO2004023498A1 (en) * 2002-09-03 2004-03-18 Vishay Intertechnology, Inc. Flip chip resistor and its manufacturing method
US7089652B2 (en) 2002-09-03 2006-08-15 Vishay Intertechnology, Inc. Method of manufacturing flip chip resistor

Similar Documents

Publication Publication Date Title
DE4317125C2 (en) Monolithic multilayer chip inductance
EP0079602B1 (en) Process for manufacturing printed conductors
EP0016925B1 (en) Method of depositing metal on metal patterns on dielectric substrates
DE3623093A1 (en) Method for producing through-connections in printed circuit boards or multilayer printed circuit boards having inorganic or organic/inorganic insulating layers
DE3930623A1 (en) METHOD FOR PRODUCING A MONOLITICAL CERAMIC CONDENSER
DE3122612A1 (en) Method for producing chip resistors
DE3638286A1 (en) Electrical component, made of ceramic and having multilayer metallisation, and a method for its production
DE60128537T2 (en) ASSEMBLY TO CONNECT AT LEAST TWO PRINTED CIRCUITS
DE3148778C2 (en)
DE2929547C2 (en) Microwave attenuator
DE2724202C2 (en) Line arrangement and contacting in a thermal print head and method for their production
DE4340718A1 (en) Ceramic electronic component with cladding film on electrodes - has cladding films on wire electrodes and cladding films on other electrodes consisting of same material
DE3104419C2 (en) Process for the production of chip resistors
DE3137279C2 (en) Process for the production of multilayer printed circuit boards as well as multilayer printed circuit board produced by the process
DE10018377C1 (en) Ceramic multilayered component used as a PTC resistance element comprises a stack of PTC ceramic layers with tungsten electrodes on both sides connected to a monolithic body
EP0484756A2 (en) SMD-type resistor arrangement
DE1465736A1 (en) Process for the production of function blocks, especially for data processing systems
DE2138083C3 (en) Method for attaching the leads of a ceramic capacitor
DE4030479C2 (en) Electrical resistance in chip design
EP0144413A1 (en) Printed board for the surface soldering of integrated miniature circuits and manufacturing method of such printed boards
EP0104580A2 (en) Process for making electrical chip components
DE1665248C3 (en) Process for the production of a carrier for a miniaturized circuit
DE1490246A1 (en) Method for attaching contacting parts to electrical components
EP0171642B1 (en) Chip varistor for use in printed circits, and method of producing it
DE2030138A1 (en) Circuit design

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: CORNING GMBH, 8672 SELB, DE

8141 Disposal/no request for examination