DE3337300A1 - Verfahren zum herstellen integrierter halbleiterschaltkreise - Google Patents

Verfahren zum herstellen integrierter halbleiterschaltkreise

Info

Publication number
DE3337300A1
DE3337300A1 DE19833337300 DE3337300A DE3337300A1 DE 3337300 A1 DE3337300 A1 DE 3337300A1 DE 19833337300 DE19833337300 DE 19833337300 DE 3337300 A DE3337300 A DE 3337300A DE 3337300 A1 DE3337300 A1 DE 3337300A1
Authority
DE
Germany
Prior art keywords
semiconductor
photomask
electron beam
mark
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19833337300
Other languages
English (en)
Inventor
Takashi Kofu Yamanashi Niriki
Takashi Suemitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Publication of DE3337300A1 publication Critical patent/DE3337300A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Description

Verfahren zum Herstellen integrierter Halbleiterschaltkreise
Beschreibung
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterschaltkreiseinrichtungen und insbesondere ein Verfahren zum Ausbilden von Mustern erwünschter Schaltkreiskomponenten auf einem Halbleiterplättchen, um eine integrierte Halbleiterschaltungseinrichtung herzustellen.
1^ Ein integrierter Halbleiterschaltkreis wird üblicherweise durch aufeinanderfolgende Ausbildung von Mustern von erwünschten Schaltkreiskomponenten auf der Oberfläche eines Halbleiterplättchens hergestellt- Zwei Verfahren sind bekannt, um integrierte Halbleiterschaltkreise zu erzeugenv wobei bei einem ein Belichtungsverfahren mit Lichtunter Verwendung von Fotomasken und bei dem anderen ein unmittelbares oder unmaskiertes Belichtungsverfahren unter Verwendung eines Elektronenstrahles angewandt wird. Bei dem unmittelbaren Belichtungsverfahren unter Verwendung eines Elektronenstrahles wird kein Maskierungsmedium benötigt und dieses Verfahren ist zweckdienlich, um Schaltkreismuster mit einer Feinheit in der Größenordnung von 1 μΐη oder weniger auszubilden, da das Halbleiterplättchen direkt mit dem Elektronenstrahl unter Zugrundelegung von vorgeschriebenen Ausgangsdaten bestrahlt wird. Ein weiterer Vorteil bei dem direkten Belichtungsverfahren mit einem Elektronenstrahl besteht darin, daß die für die Herstellung von integrierten Halbleiterschaltkreisen benötigte Zeit verringert wird. Ein solcher Vorteil ist besonders dann von Bedeutung, wenn eine kleine Anzahl von integrierten
Halbleiterschaltkreiseinrichtungen zur Verwendung in der Forschung oder Entwicklung hergestellt werden soll.
Zur Herstellung von integrierten Halbleiterschaltkreiseinrichtungen mit dem direkten Belichtungsverfahren unter Verwendung eines Elektronenstrahls werden zuerst Ausrichtmarken auf der Oberfläche des Halbleiterplättchens durch beispielsweise einen Fotoresist-fitzvorgang ausgebildet. Die derart geschaffenen Ausrichtmarken auf den Plättchen werden während . der Ausbildung eines Schaltkreismusters bei jeder Schicht von einem Elektronenstrahl erfaßt, so daß die Schaltkreismuster der einzelnen Schichten genau zueinander ausgerichtet sind., Die auf diese Weise auf dem'Halbleiterplättchen ausgebildeten Muster der erwünschten Schaltkreiskomponenten
1^ können auf den Plättchen wesentlich genauer örtlich festgelegt werden als die unter Verwendung von Fotomasken mit dem Belichtungsverfahren mit Licht hergestellten Schaltkreismuster» Es ist bekannt, daß Fehler, die. durch die örtliche Anordnung der Muster bei integrierten Halbleiterschaltkreisen hervorgerufen werden die mit dem direkten BelichtungRverfahren hergestellt werden,auf die Größenordnung von 1 μπι oder sogar weniger verringert werden können.
Eine bei dem herkömmlichen Belichtungsverfahren mit Licht verwendete Fotomaske trug nicht nur zu erzeugende Schaltkreismuster sondern auch Positionierungsmarken, zu welchen die Schaltkreismuster auf dem Halbleiter-platt« chen auszurichten sind . Jede der die Muster aufweisenden Fotomasken der einzelnen Schichten wird unter Verwendung der Positionierungsmarken als Bezug auf einem Halbleiterplättchen ausgerichtet, um die Fotomasken auf dem Plättchen richtig zu positionieren. Das Belichtungsverfahren mit Licht, welches solche Maskierungsmedien verwendet, weist Nachteile insofern auf, als daß nicht nur eine relativ lange Zeit zur Herstellung der Fotomasken erforderlich ist, sondern
daß es auch schwierig ist, Muster mit einem ausreichenden
Maß an Feinheit auszubilden. Die Feinheit der Schaltkreismuster, die mit dem Belichtungsverfahren mit Licht hergec stellt werden ist üblicherweise in der Größenordnung von ungefähr 2 μπι oder mehr.
Diese Nachteile bei dem Belichtungsverfahren mit Licht tre ten bei dem direkten Belichtungsverfahren nicht auf, bei -0 dem ein Elektronenstrahl verwendet und keine Fotomaske benötigt wird. Eine Schwierigkeit ergibt sich bei dem herkömmlichen, unmittelbaren Belichtungsverfahren insofern, als daß zuviel Zeit zur Bestrahlung der Halbleiterplättchen mit einem Elektronenstrahl benötigt wird, bis die
Schaltkreismuster der gesamten Schichten auf den Platt-15
chen erzeugt sind.
Die den zwei bekannten Belichtungsverfahren zueigenen Nach teile könnten ausgeschlossen werden, wenn diese Verfahren miteinander kombiniert würden. Es war jedoch bisher ange-
nommen worden, daß eine Kombination dieser Verfahren technisch unmöglich ist, bis ein solcher Versuch als realisierbar durch die in der japanischen Patentanmeldung 56-137'^5 vom ersten Sept. 1981 im Namen von Pioneer Electronic Corporation offenbarte Erfindung angegeben worden ist. Die 25
Schwierigkeit einer Kombination dieser Verfahren ergibt sich hauptsächlich aus der Unverträglichkeit zwischen den Ausrichtmarken, welche bei der' Elektronenstrahlbelichtung verwendet werden und Positionferungsmarken, die be.i
dem Belichtungsverfahren mit Licht verwendet werden. Je-30
doch fehlt der in der genannten Patentanmeldung geoffenbarten Erfindung der zu erzielende Erfolg, eine Verträglichkeit zwischen den zwei Arten von Bezugsmarken zu schaffen
Demgemäß ist es eine Zielsetzung der Erfindung, ein Verfahren zürn Herstellen einer Halbleiterschaltkreiseinrichtung zu schaffen, bei dem sowohl ein Belichtungsverfahren mit Licht unter Verwendung einer Fotomaske und das direkte Belichtungsverfahren unter Verwendung eines Elektronenstrahls verwendet werden, um die Vorteile der zwei Belichtungsverfahren auszunutzen.
Gemäß einem wichtigen Gedanken der Erfindung wird diese Ziel-Setzung durch ein Verfahren zum Herstellen einer integrierten Halbleiterschaltungseinrichtung erreicht, welche eine Vielzahl von Schichten mit Schaltkreismustern aufweist, indem das Sehaltkreismuster von wenigstens einer der vorstehend genannten Schichten mittels eines direkten Belichtungsverfahrene unter Verwendung eines Elektronenstrahls und das Schaltkreis-muster von wenigstens einer der restlichen Schichten durch ein Belichtungsverfahren mit Licht unter Verwendung einer Fotomaske geformt wird.
Gemäß einem anderen, wesentlichen Gedanken der Erfindung wird ein Verfahren zum Herstellen einer integrierten Halbleiterschaltkreiseinrichtung geschaffen, bei dem wenigstenseine Ausrichtmarke auf einem Halbleiterplättchen gebildet wird<, eine erste Schicht eines Schaltkreismusters auf einem Halbleiterplättchen und wenigstens eine Positionierungsmaike für eine Fotomaske durch Bestrahlung des Halbleiterplätichens mit einem Elektronenstrahl unter Verwendung der Ausrichtmarke als Bezug zum richtigen, örtlichen Festlegen des Schaltkreismusters auf dem Halbleiterplättchen gebildet wird, wenigstens eine zusätzliche Halbleiterschicht auf dem Plättchen gebildet wird und die zusätzliche Halbleiterschicht mit Licht durch die Fotomaske bestrahlt wird, welche auf dem Halbleiterplättchen unter Verwendung der Positionierungsmarke als Bezug zum richtigen, örtlichen Festlegen der Fotomaske in bezug auf das Plättchen ausgerichtet worden ist.
Gemäß einem wiederum anderen wesentlichen Gedanken der Erfindung wird ein Verfahren zum Herstellen einer integrierten Halbleiterschaltkreiseinrichtung geschaffen, bei
dem eine Fotomaske hergestellt wird, welche mit einem weni-5
gstens eine Ausrichtmarke darstellenden Muster versehen ist, wenigstens eine Positionierungsmarke auf einem HaIbleiterplättchen gebildet wird, eine erste Schicht eines Schaltkreismusters und wenigstens eine Ausrichtmarke auf einem Halbleiterplättchen durch Bestrahlung des Halbleiterplättchens mit Licht durch eine Fotomaske hindurch gebildet wird, welche auf dem Plättchen unter Verwendung der Positionierungsmarke als Bezug zum richtigen Positionieren der Fotomaske in Bezug auf das Plättchen positioniert worden ist, wenigstens eine zusätzliche Halbleiterschicht auf dem Plättchen ausgebildet wird und die zusätzliche Halbleiterschicht mit einem Elektronenstrahl bestrahlt wird, wobei die Ausrichtmarke als ein bezug zum richtigen, örtlichen Festlegen des Schaltkreismusters auf dem Halbleiterplättchen verwendet wird.
20
Der Erfindungsgegenstand wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert» Es zeigt:
Fig„ 1A eine Aufsicht auf ein Halbleiterplättchen,
welches üblicherweise bei dem direkten Belichtungsverfahren unter Einsatz eines Elektronenstrahls verwendet wird, um eine integrierte
Halbleiterschaltungseinrichtung herzustellen, 30
Fig. 1B eine Aufsicht im größeren Maßstab auf einen
Satz von Ausrichtmarken, die auf dem in Fig. 1A gezeigten Halbleiterplättchen ausgebildet sind,
Fig. 1C eine Darstellung in noch größerem Maßstab von Beispielen von Querschnittsausbndungen jeder der in Fig. 1B gezeigten Ausrichtmarken,
Fig. 2 eine Aufsicht auf ein Halbleiterplättchen, welches bei einem erfindungsgemäßen Verfahren zur Herstellung einer integrierten Halbleiterschaltungseinrichtung verwendet wird,
Figa 3 eine Aufsicht auf ein Beispiel der Fotomaske,
die zur Durchführung des Belichtungsverfahrens mit Licht bei einem erfindungsgemäßen Verfahren verwendet wird, und
!5 Fig. 4 eine Aufsicht, die die Kombination des in Fig„2
dargestellten Halbleiterplätt-Vaens und der auf dem Plättchen angeordneten Fotomaske zeigt.
Es wird auf die Fig. 1A bezug genommen, die ein allgemein kreisförmiges Halbleiterplättchen 10 zeig',, welches zur Durchführung des bekannten direkten Elekt-"onenstrahlbe~ lichtungsverfahrens verwendet wird und a-j'C einer ihrer Seiten vier Sätze von Ausrichtmarken 12a,12b,12c und 12d aufweist, die an vorbestimmten Stellen des Plättchens 10 angeordnet sind. In Fig. 1A sind die vier Sätze von Ausrichtmarken 12a,12b,12c und 12d derart örtlich festgelegt dargestellt, daß ein Paar von Ausrichtmarken 12a und 12c auf einer imaginären Achse der Abszisse χ und das andere Paar Ausrichtmarken 12b und 12d auf einer imaginären Achse der Ordinate y festgelegt sind. Gemäß der Darstellung in Fig. 2B besteht jeder dieser vier Sätze von Ausrichtmarken 12a,12b,12c und 12d aus einer Reihe von Ausrichtmarken 12, von denen jede aus zwei Linienabschnitten zusammengesetzt ist, die einander unter einem rechten Winkel kreuzen und sich in Richtungen parallel zu den vorgenannten imaginären Achsen χ bzw. y erstrecken. Jede der Ausrichtmarken 12 ist
in das Halbleiterplättchen 10 mit einem V-förmigen Querschnitt oder einem rechteckförmigen Querschnitt eingebracht, wie es in Fig. 1C bei (a) bzw. (b) gezeigt ist, oder als von der Oberfläche des Plättchens 10 mit einem rechteckförmigen Querschnitt oder einem allgemein halbkreisförmigen Querschnitt hervorstehend ausgebildet, wie es in Fig. 1C bei (c) bzw. (d) dargestellt ist.
Gemäß Fig, 2 weist ein Halbleiterplättchen 14, welches bei einem Verfahren nach der Erfindung verwendet wird, auf einer seiner Oberflächen nicht nur die vier Sätze von Ausrichtmarken ' 12a, 12b,12e und 12d , die in der vorhergehend beschriebenen Weise angeordnet sind, auf, sondern auch zwei Positionierungsmarken 16a und 16b , die an vorbestimmten Stellen auf dem Plättchen 14 angeordnet sind. In Fig. 2 sind die Positionierungsmarken 16a und 16b in beispielhafter Weise als anschließend an die Ausrichtmarken 12a bzw. 12c angeordnet dargestellt, die auf der Achse der Abszisse χ angeordnet sind. Jede der Ausrichtmarken 12a bis 12d, die auf dem Halbleierplättchen 14 vorgesehen sind, kann auch irgendeine der in Fig. 1c(a) bis (d) gezeigten Querschnittsausbildungen aufweisen. Die hier dargestellten Querschnittsausbildungen der Ausrichtmarken dienen lediglich zur Erläuterung und stellen in keiner Weise eine Begrenzung der Querschnittsausbildungen der Ausrichtmarken 12a bis 12b dar, die bei einem Verfahren nach der Erfindung auf dem Halbleiterplättchen 14 vorgesehen werden. Ferner, obgleich vier Sätze von Ausrichtmarken 12a,12b,12c und 12d dargestellt sind, die auf sich rechtwinklig schneidenden Geraden auf dem Halbleiterplättchen 14 angeordnet sind, können weniger oder mehr als vier Sätze von Ausrichtmarken vorgesehen und in geeigneter Weise auf dem Plättchen 14 angeordnet werden, obgleich dies in den Zeichnungen nicht dargestellt ist. Die Ausrichtmarken 12a bis 12d können auf dem Halbleiterplättchen 14 beispielsweise durch ein direktes Elektronenstrahl-Belichtungsverfahren ausgebildet werden, obgleich
das übliche Fotoresist-Stzverfahren auch für diesen Zweck verwendet werden kann. Die Positionierungsraarken 16a und 16b können ebenfalls durch das direkte Elektronenstrahl-Belichtungsverfahren gebildet werden. Das Halbleiterplätt-5
chen 14 weist anfangs eine Halbleiterschicht vom P-Typ oder η-Typ auf, welche auf einer geeigneten Grundschicht liegt, und es wird angenommen, daß sie aus einer Myriade von Abschnitten besteht, von denen jeder einen Chip bildet,
der Schaltkreismuster trägt.
10
Die anfängliche Halbleiterschicht auf dem Plättchen 14, die so mit den Ausrichtmarken 12a,12b,12c und 12d versehen ists wird behandelt, um mittels des direkten Elektronenstrahl-Belichtungsverfahrens ein Schaltkreismuster der untersten Schicht zu bilden. Für diesen Zweck wird die Halbleiterschicht des Plättchens 14 mit einem Elektronenstrahl mit Hilfe der Ausrichtmarken 12a bis 12d bestrahlt, so daß das auszubildende Schaltkreismuster richtig auf dem Halbleiterplättchen 14 örtlich festgelegt ist. Daraufhin
wird eine andere Halbleiterschicht, welche sieh von der Art von der anfänglichen Halbleiterschicht unterscheidet, auf dem Plättchen 14 gebildet, und ein Schaltkreismuster wird durch Bestrahlung dieser zusätzlichen Schicht entweder mit einem Elektronenstrahl oder mit Licht, wie z.B. durch Licht im Ultravioletten oder im kurswelligen Ultravioletten bestrahlt. Dort, wo das direkte Elektronenstrahl-Verfahren zur Bildung des Schaltkreismusters dieser zweiten Schicht angewendet werden soll, werden die Ausrichtmarken 12a bis 12d als Bezugsmarken zum richtigen Ausrichten des Schalt-
kreismusters der zweiten Schicht in bezug auf das Schaltkreismuster der ersten Schicht verwendet. Wenn andererseits die Belichtung mit Licht unter Verwendung einer Fotomaske bevorzugt wird, werden die Positionierungsmarken 16a und 16b als Bezugsmarken zum richtigen Positionieren der Fotomaske auf dem Plättchen verwendet. Mach Abschluß der Ausbildung
des Schaltkreismusters der zweiten Schicht kann eine dritte Halbleiterschicht auf dem Plättchen 14 gebildet und behandelt werden, um ein Schaltkreismuster entweder mittels des
direkten Elektronenstrahl-Belichtungsverfahrens oder des 5
Licht-Belichtungsverfahrens auszubilden. Eine Vielzahl von Schaltkreismustern wird auf diese Weise in den Schichten auf der Grundschicht des Halbleiterplättchens 14 hergestellt, bis die erforderlichen Schaltkreiskomponenten vollständig in jedem der einzelnen Abschnitte des Halbleiterplättchens 14 gebildet worden sind.
Fig„ 3- zeigt ein Beispiel der Fotomaske, die beim Belichtungsverfahren mit Licht verwendet und zur Bildung des Schaltkreismusters der zweiten Schicht oder irgendeiner der Schichten verwendet werden kann, die über dem Schaltkreismuster der ersten oder untersten Schicht liegen, wie es vorhergehend beschrieben wurde. Die in ihrer Gesamtheit mit dem Bezugszeichen 18 bezeichnete Fotomaske ist mit zwei Positionierungsmarken 20a und 20b versehen, welche in Form und ^ Lage identisch zu den entsprechenden Positionierungsmarken 16a bzw. I6b auf dem Halbleiterplättchen 14 sind. Die Fotomaske 18 ist, obgleich dies nicht dargestellt ist, auch mit einem Muster für geeignete Schaltkreiskomponenten ausgebildet, die auf dem Halbleiterplättchen 14 wiedergegeben werden sollen»
Dort j wo das Schaltkreismuster der zweiten Schicht oder irgendeiner das Schaltkreismuster der ersten oder untersten Schicht überliegenden Schichten mittels des Licht-Belichtungs-Verfahrens gebildet werden soll, wird die in Fig. 3 gezeigte Fotomaske 18 dem Halbleiterplättchen 14, welches in Fig. 2 gezeigt ist, in der Art überlagert, daß die Positionierungsmarken 20a und 20b auf ersterer richtig zu den Positioniemarken 16a bzw. 16b auf letzterer ausgerichtet sind, wie es Fig. 4 zeigt. Das Halbleiterplättchen 14 wird anschließend
mit Licht durch die freien Bereiche der Fotomaske 18 in der auf diesem Gebiet der Technik üblichen Weise bestrahlt. Wenn es erwünscht ist, ein Schaltkreismuster mittels des direkten Elektronenstrahl-Belichtungsverfahrens anschließend an die Ausbildung eines Schaltkreismusters mittels des Licht-Belichtungsverfahrens zu bilden wird das herzustellende Schaltkreismuster richtig örtlich in bezug auf das Schaltkreismuster der darunterliegenden Schicht unter Verwendung der Ausrichtmarken 12a bis 12d auf dem Plättchen 14 als Bezugsmarken festgelegt.
Wie sich aus der vorhergehenden Beschreibung ergibt, können das herkömmliche Licht-Belichtungsverfahren und das Elektronenstrahl-Belichtungsverfahren, welche als miteinander unverträglich betrachtet worden waren, in erfolgreicher V/eise miteinander im Rahmen des erfindungsgemäßen Verfahrens kombiniert werden. Bei der Durchführung eines erfindungsgemäßen Verfahrens wird das Elektronenstrahl-Belichtungsverfahren zur Bildung des Schaltkreismusters einer Schicht bevorzugt, die ein besonders hohes Maß an Genauigkeit verlangt und/oder wenn keine ausreichende Zeit zur Herstellung einer Fotomaske zur Verfügung steht. Andererseits wird das Licht-Belichtungsverfahren dort bevorzugt,wo es erwünscht ist, die Bestrahlungszeit des Halbleiterplättchens zu verringern.
Dort wo ein Verfahren der Erfindung £ur Herstellung von integrierten Halbleiterschaltkreiseinrichtungen mittels eines Masterscheibe-Verfahrens angewendet werden soll, wird aus Zeitersparnisgründen bevorzugt, daß Licht-Belichtungsverfahren zur Bildung von Schaltkreismustern der Schichten mit Ausnahme der ersten Schicht und das direkte Elektronenstrahl-Belichtungsverfahren zur Bildung von Mustern bei den Aluminiumverdrahtungsschichten zu verwenden, die Änderungen ausgesetzt sind. Wenn in diesem Fall nicht nur das Schaltkreismuster der ersten Schicht sondern auch die Positionierungsmarken auf der Halbleiterschicht mittels des direkten
Elektronenstrahl -Verfahrens gebildet werden, kann ein ausreichendes Maß an Genauigkeit und Feinheit bei der Herstellung von Schaltkreismustern bei allen Schichten erzielt werden.
5
Wenn es erwünscht ist, kann das Schaltkreismuster der ersten Schicht mittels des Licht-Belichtungsverfahrens unter Verwendung der Fotomaske 18 statt des direkten Elektronenstrahl-Belichtungsverfahrens hergestellt werden. Die für ein solches Vorgehen zu verwendende Fotomaske 18 wird vorbereitend mit einem Muster versehen, welches die Ausrichtmarken 12a bis 12d darstellt, die auf dem Halbleiterplättchen 14 gebildet werden sollen. Die Positionierungsmarken 16a und 16b (Fig* 2) zur Positionierung der Fotomaske 18 (Fig. 3) können auf dem Halbleiterplättchen 14 mittels des direkten Elektronenstrahl-Belichtungsverfahrens vor der .Ausbildung des Schaltkreismusters der ersten Schicht gebildet werden. Das Schaltkreismuster der ersten Schicht wird dann auf dem Halbleiter-Plättchen 14 durch das Licht-Belichtungsverfahren mit der Fotomaske 18 erzeugt, die auf dem Plättchen 14 mit Hilfe der so auf dem Plättchen 14 gebildete Positionierungsmarken 16a und 16b positioniert wird. Daraufhin werden die Ausrichtmarken 12a bis 12d auf dem Halbleiterplättchen 14 mittels des Licht-Belichtungsverfahren unter Verwendung des Musters der Ausrichtmarken gebildet, die anfangs auf der Fotomaske 18 vorgesehen worden sind. Die Schaltkreismuster der das Schaltkreismuster der ersten Schicht überliegenden Schichten werden daraufhin auf dem Plättchen 14 wahlweise mit dem Licht-Belichtungsverfahren und/oder dem direkten Elektronenstrahl-Belichtungsverfahren geformt.
Aus der vorhergehenden Beschreibung ergibt sich, daß das Licht-Belichtungsverfahren und das direkte Elektronenstrahl-Beliohtungsverfahren, die bisher als miteinander unverträglieh betrachtet worden sind, wirkungsvoll miteinander kombiniert werden können, um Schaltkreismuster auf einem
1 einzigen Halbleiterplättchen gemäß dem Verfahren nach der Erfindung zu bilden. Somit wird erwartet, daß das erfindungsgemäße Verfahren die Vorteile dieser beiden Verfahren bei der Herstellung einer integrierten Halbleiterschaltungsein-
5 richtung aufweist.

Claims (1)

  1. • GRÜNECKER, KINKELDEY, STOCKMAIR & PARTNER
    PATENTANWÄLTE
    A (jS· JNECKfcR. r*<v Id3
    DR M KlNKELÜEY. an i>«
    DR W STOCKMAIR. uei .nq.»e «
    DR K SCHUMANN. r*ei. >*<«
    P H JAKOS. ooi i>«
    DR S BEZOLO. raw. CMtM
    W MEISTER. OR.-CNO
    M. HILGERS. Wl ins
    DR H MEYeR-PLATH. o«.ino
    Pioneer Electronic Corporation 4-1 j Meguro 1-chome, Meguro-ku, Tokyo, Japan
    80OO MÜNCHEN 22
    MAXIMUANSTRASSE 43
    P 18 327-46/L
    Ye- r fahren zum He rs t e 11 ο ■: i η t e g r '. e r t e r Halbleiterschaltkreis
    Patentansprüche
    1J Verfahren zum Herstellen einer integrierten Halbleiter-30 schaltkreiseinrichtung, die eine Vielzahl von Schichten von Schaltkreismustern aufweist, dadurch gekennzeichnet , daß das Schaltkreismuster von wenigstens einer der Schichten und wenigstens eine Positionierungsmarke für eine Fotomaske mit einem direkten Belichtungs-35 verfahren unter Verwendung eines Elektronenstrahls gebildet wird und daß das Schaltkreismuster von wenigstens einer
    der übrigen Schichten mit einem Licht-Belichtungsverfahren unter Verwendung der Fotomaske gebildet wird, die mittels der Positionierungsmarken positioniert wird.
    2. Verfahren zum Herstellen einer integrierten Halbleiter-Schaltungseinrichtung dadurch gekennzeichnet , daß wenigstens eine Ausrichtmarke auf einem Halbleiterplättchen gebildet wird, daß eine erste Schicht eines Schaltkreismusters auf einem Halbleiterplättchen und wenigstens eine Positionierungsmarke für eine Fotomaske durch Bestrahlung des Halbleiterplättchens mit einem Elektronenstrahl unter Verwendung der Ausrichtmarke als Bezugsmarke zum richtigen örtlichen Festlegen des Schaltkreismusters auf dem Halbleiterplättchen gebildet wird, daß wenigstens eine weitere Halbleiterschicht auf dem Plättchen gebildet wird, und daß die weitere Halbleiterschicht mit Licht durch die Fotomaske hindurch bestrahlt wird, die auf dem Plättchen unter Verwendung der Positionierungsmarke als Bezugsmarke zum richtigen Positionieren der* Foto» maske in. bezug auf das Plättchen positioniert worden ist,
    3. Verfahren zum Herstellen einer integrierten Halbleiterschaltungseinrichtung, dadurch gekennzeichnet" daß eine Fotomaske hergestellt wird, welche von vorneherein mit einem Muster versehen wird, das" wenigstens eine Ausrichtmarke darstellt j die auf dem Halbleiterplättchen gebildet werden soll, daß wenigstens eine Positionierungsmarke auf einem Halbleiterplättchen gebildet wird, daß wenigstens eine erste Schicht eines Schaltkreismusters und wenigstens eine Ausrichtmarke auf einem Halbleiterplättchen durch Bestrahlung des Halbleiterplättchens mit Licht durch eine Fotomaske hindurch gebildet wird, die auf dem Plättchen unter Verwendung der Positionierungsmarke als Bezugsmarke zum richtigen Positionieren
    der Fotomaske in Bezug auf das Plättchen positioniert worden ist, daß wenigstens eine weitere Halbleiterschicht auf dem Plättchen gebildet wird, daß die weitere Halbleiterschicht mit einem Elektronenstrahl unter Verwendung der Ausrichtmarke als Bezugsmarken zum richtigen örtlichen Festigen des Schaltkreismusters auf dem Halbleiterplättchen bestrahlt wird, und daß eine Fotomaske hergestellt wird, welche von vorneherein mit einem Muster versehen ist. welches wenigstens eine Ausrichtmarke darstellt, die auf dem Halbleiterplättchen gebildet werden soll.
    1J. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß die Positionierungsmarke auf dem Halbleiterplättchen durch Bestrahlen des Halbleiterplättchens mit einem Elektronenstrahl gebildet wird.
    5. Verfahren nach Anspruch 2 oder 4, dadurch gekennzeichnet , daß die Ausrichtmarke auf dem Halbleiterplättchen durch Bestrahlen des Halbleiterplättchens mit
    einem Elektronenstrahl gebildet wird.
DE19833337300 1982-10-13 1983-10-13 Verfahren zum herstellen integrierter halbleiterschaltkreise Ceased DE3337300A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57179354A JPS5968928A (ja) 1982-10-13 1982-10-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE3337300A1 true DE3337300A1 (de) 1984-04-19

Family

ID=16064372

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833337300 Ceased DE3337300A1 (de) 1982-10-13 1983-10-13 Verfahren zum herstellen integrierter halbleiterschaltkreise

Country Status (3)

Country Link
US (1) US4603473A (de)
JP (1) JPS5968928A (de)
DE (1) DE3337300A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3534609A1 (de) * 1985-09-27 1987-04-02 Siemens Ag Verfahren zur automatisierten, unter verwendung von justiermarken erfolgender justierung mehrerer masken bei einem projektions-belichtungsverfahren

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812661A (en) * 1986-08-20 1989-03-14 Hewlett-Packard Company Method and apparatus for hybrid I.C. lithography
JP2702183B2 (ja) * 1988-11-04 1998-01-21 富士通株式会社 半導体製造装置
US5422491A (en) * 1988-11-04 1995-06-06 Fujitsu Limited Mask and charged particle beam exposure method using the mask
US5217916A (en) * 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
US5459340A (en) * 1989-10-03 1995-10-17 Trw Inc. Adaptive configurable gate array
JP2521085Y2 (ja) * 1990-05-25 1996-12-25 株式会社フジクラ 管路内通線装置
US5698893A (en) * 1995-01-03 1997-12-16 Motorola, Inc. Static-random-access memory cell with trench transistor and enhanced stability
US5916733A (en) * 1995-12-11 1999-06-29 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device
US6008060A (en) * 1998-04-14 1999-12-28 Etec Systems, Inc. Detecting registration marks with a low energy electron beam
US7189777B2 (en) * 2003-06-09 2007-03-13 Eastman Chemical Company Compositions and method for improving reheat rate of PET using activated carbon
FR2966974A1 (fr) * 2010-10-28 2012-05-04 St Microelectronics Sa Procede de lithographie d'une plaquette semiconductrice

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742229A (en) * 1972-06-29 1973-06-26 Massachusetts Inst Technology Soft x-ray mask alignment system
FR39852E (fr) * 1972-06-30 1932-03-24 Ig Farbenindustrie Ag Procédé de production de colorants solides pour cuve
JPS5734652B2 (de) * 1972-07-17 1982-07-24
US3875414A (en) * 1973-08-20 1975-04-01 Secr Defence Brit Methods suitable for use in or in connection with the production of microelectronic devices
JPS51111076A (en) * 1975-03-26 1976-10-01 Hitachi Ltd Exposure device
JPS566438A (en) * 1979-06-27 1981-01-23 Fujitsu Ltd Electron beam exposure
JPS5621321A (en) * 1979-07-27 1981-02-27 Fujitsu Ltd Automatically setting method of focus and exposure coefficient of electron beam exposure apparatus
US4310743A (en) * 1979-09-24 1982-01-12 Hughes Aircraft Company Ion beam lithography process and apparatus using step-and-repeat exposure
DE2939044A1 (de) * 1979-09-27 1981-04-09 Ibm Deutschland Gmbh, 7000 Stuttgart Einrichtung fuer elektronenstrahllithographie
EP0037708B1 (de) * 1980-04-02 1986-07-30 Hitachi, Ltd. Verfahren zur Herstellung eines Musters
JPS5839015A (ja) * 1981-09-01 1983-03-07 Pioneer Electronic Corp 半導体装置の製造方法
US4442361A (en) * 1982-09-30 1984-04-10 Storage Technology Partners (Through Stc Computer Research Corporation) System and method for calibrating electron beam systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3534609A1 (de) * 1985-09-27 1987-04-02 Siemens Ag Verfahren zur automatisierten, unter verwendung von justiermarken erfolgender justierung mehrerer masken bei einem projektions-belichtungsverfahren

Also Published As

Publication number Publication date
JPS5968928A (ja) 1984-04-19
US4603473A (en) 1986-08-05
JPH0450730B2 (de) 1992-08-17

Similar Documents

Publication Publication Date Title
DE2628099C2 (de) Verfahren zum Herstellen einer Maske
DE2424338C2 (de) Verfahren zum Aufbringen von Mustern dünner Filme auf einem Substrat
DE2857725A1 (de) Verfahren zur herstellung einer duennfilmspule
DE2945533A1 (de) Verfahren zur herstellung eines verdrahtungssystems und mit einem derartigen verdrahtungssystem versehene halbleiteranordnung
DE3030653A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2926335A1 (de) Verfahren zur herstellung gedruckter schaltungen
DE2555299A1 (de) Verfahren zur herstellung von vielschichtchips fuer mikroelektrische anordnungen
DE3714203A1 (de) Verfahren zur herstellung integrierter schaltungen
DE3337300A1 (de) Verfahren zum herstellen integrierter halbleiterschaltkreise
DE2045830A1 (de) Koaxiale Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE2727013A1 (de) Stanzstempel und verfahren zur herstellung desselben
DE2726293A1 (de) Optische form zum reproduzieren gekruemmter optischer oberflaechen
DE2922017A1 (de) Ausrichtverfahren mit hoher aufloesung und vorrichtung dafuer
DE19931886B4 (de) Halbleiterwafer und Halbleiterbauelement
DE10205330A1 (de) Verfahren zur Korrektur optischer Nachbarschaftseffekte
DE1904172A1 (de) Verfahren zur Herstellung von Bildern hoher Bildaufloesung und eine zur Ausfuehrung dieses Verfahrens verwendete Vorrichtung
DE4447264B4 (de) Verfahren zur Herstellung einer Halbton-Phasenverschiebungsmaske
EP1097616B1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
DE1123723B (de) Verfahren zum Herstellen gedruckter Schaltungen
DE2915058C2 (de) Magnetblasen-Speicheranordnung und Verfahren zu ihrer Herstellung
DE1194939C2 (de) Verfahren zur Herstellung von Matrizen fuer elektronische Schaltungseinheiten
DE1166935B (de) Verfahren zum Erzeugen von Masken auf Halbleiterkoerpern
DE102013108876A1 (de) Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
DE10051719A1 (de) Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat und ein Halbleitersubstrat mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen
DE102021119949A1 (de) Geometrische maskenregelkontrolle mit günstigen und ungünstigen zonen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection