DE3345172A1 - Method of activating latent defects in memories with memory/insulating layer field-effect transistors which have a floating-potential memory gate - Google Patents

Method of activating latent defects in memories with memory/insulating layer field-effect transistors which have a floating-potential memory gate

Info

Publication number
DE3345172A1
DE3345172A1 DE19833345172 DE3345172A DE3345172A1 DE 3345172 A1 DE3345172 A1 DE 3345172A1 DE 19833345172 DE19833345172 DE 19833345172 DE 3345172 A DE3345172 A DE 3345172A DE 3345172 A1 DE3345172 A1 DE 3345172A1
Authority
DE
Germany
Prior art keywords
memory
layer
defects
effect transistors
activating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833345172
Other languages
German (de)
Inventor
Fritz Guenter Dipl Phys D Adam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19833345172 priority Critical patent/DE3345172A1/en
Publication of DE3345172A1 publication Critical patent/DE3345172A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection

Abstract

According to the method, a process for producing integrated circuits with memory transistors which each have a floating-potential memory gate (Fg) is interrupted in the stage in which the individual memory gates have not yet been etched out of the conducting layer (2), so that it is possible to apply between the conducting layer (2) and the semi-conductor board (1), which is bonded by means of a heating plate, such a voltage at an elevated temperature that the latent defects of the tunnel insulator layers (It) are activated. In this way, memories which would not have been detected as defective until the final test after an aging treatment are segregated at a relatively early stage. <IMAGE>

Description

Verfahren zum Aktivieren von latenten Defekten inMethod for activating latent defects in

Speichern mit Speicher-Isolierschicht-Feldeffekttransistoren, welche ein potentialmäßig schwebendes Speichergate aufweisen Für den Hersteller von elektrisch programmierbaren integrierten Speichern, welche Speicherzellen mit Isolierschicht-Feldeffekttransistoren enthalten, die je ein potentialmäßig schwebendes Speichergate aufweisen (Floating-Gate-EEPROM), besteht das Problem des Aussortierens oder Aussiebens (Screening) derjenigen Speicher, die eine gewisse Mindestzahl von Programmierzyklen (Schreiben/Löschen) mit großer Sicherheit nicht überstehen werden, die also aufgrund latenter Defekte, welche das Schwellwertfenster vorzeitig schrumpfen lassen, als unzuverlässig erkannt und aussortiert werden müssen. Solche Speicher mit latenten Defekten können ohne Aktivierung dieser Defekte bei einer normalen durchlaufenden Messung nicht erkannt und aussortiert werden.Storing with memory insulator field effect transistors, which have a floating memory gate For the manufacturer of electrical programmable integrated memories, which memory cells with insulated gate field effect transistors contain, each of which has a floating gate (floating gate EEPROM), there is the problem of sorting out or sifting out (screening) those storages which have a certain minimum number of programming cycles (write / delete) with large Security will not survive, i.e. due to latent defects which the Let the threshold value window shrink prematurely, recognized as unreliable and rejected Need to become. Such memories with latent defects can be used without activating them Defects not recognized and sorted out in a normal continuous measurement will.

Dieses Problem ist aus dem Aufsatz von R.E.Shiner et al "21th annual proceedings, reliability physics" (1983) Seiten 248 bis 256 und dem Aufsatz von B.Euzent et al "19th annual proceedings reliability physics" (1981) Seiten 11 bis 16, bekannt. Aus dem zuerst genannten Aufsatz ist ferner bekannt, daß einerseits eine Alterung der einzelnen Speicher bei erhöhter Temperatur, andererseits aber auch höhere Programmierspannungen die Aktivierung latenter Defekte und damit die Identifizierung und Aus sortierung von mit solchen Defekten behafteten Speichern begünstigt. Aus diesem Grunde hat man bereits die einzelnen Speicher zur Aktivierung der Defekte einer Vorbehandlung bei erhöhter Programmierspannung und erhöhter Temperatur unterworfen.This problem is from the paper by R.E. Shiner et al "21th annual proceedings, reliability physics "(1983) pages 248 to 256 and the article by B. Euzent et al "19th annual proceedings reliability physics" (1981) pages 11 bis 16, known. From the first-mentioned article it is also known that on the one hand aging of the individual storage tanks at elevated temperatures, but on the other hand higher programming voltages also activate latent defects and thus the Identification and sorting out of such defective memories favored. For this reason, you already have the individual memories to activate the defects of pretreatment with increased programming voltage and increased temperature subject.

Da der entscheidende Ausfallmechanismus der dielektrische Durchbruch in der dünnen aus Silizium-Oxid bestehenden Tunnelisolierschicht ist, bedient man sich üblicherweise der Methoden, die sich bei diesbezüglichen Untersuchungen an MOS-Kapazitäten bewährt haben. Eine solche Methode wird beispielsweise von A.Bermann in "19th annual proceedings, reliability physics" (1981) Seiten 204 bis 209 beschrieben.Because the decisive failure mechanism is the dielectric breakdown is in the thin tunnel insulating layer made of silicon oxide, one serves usually follow the methods used in such investigations MOS capacities have proven themselves. Such a method is used, for example, by A.Bermann in "19th annual proceedings, reliability physics" (1981) pages 204-209.

Dabei handelt es sich um die gezielte Belastung einer Oxidschicht bei erhöhter Feldstärke durch Anlegen einer gegenüber dem Normalbetrieb erhöhten Spannung sowie um die Anwendung höherer Temperaturen.This is the targeted loading of an oxide layer with increased field strength by applying an increased compared to normal operation Voltage as well as the use of higher temperatures.

Nach den vorstehend erwähnten Literaturstellen ist eine weitere Verbesserung der Aussortierbarkeit zu erwarten, wenn vor einer Endmessung der Speicher die latenten Defekte dadurch aktiviert werden, daß während der Umprogrammierspannungszyklen die Speicher auf erhöhte Temperatur beispielsweise 150 bis 2000C oder noch höher gebracht werden könnten.According to the references mentioned above, there is a further improvement the sortability to be expected if the latent Defects are activated by the fact that during the reprogramming voltage cycles Store brought to an elevated temperature, for example 150 to 2000C or even higher could become.

Die Realisierung dieses Gedankens stößt aber bei fertigen Speichern auf Schwierigkeiten. Bei bereits kontaktierten Speichern ist das Anlegen von Umprogrammier-Spannungszyklen bei erhöhter Temperatur sehr aufwendig und bei der üblichen Plastikverkapselung temperaturmäßig begrenzt durch die maximal zulässige Temperatur des Kunststoffmaterials von ca. 1500C. Die Anwendung von Umprogrammier-Spannungszyklen an nichtkontaktierten und noch auf einer unzerteilten Halbleiterplatte befindlichen Speichern ist schon bei Zimmertemperatur wegen des seriellen Ablaufes der Kontaktierungen von Speicher zu Speicher auf einem automatischen Spitzenkontaktiergerät viel zu zeitaufwendig und daher unwirtschaftlich. Eine Aufheizung, selbst nur auf 1000C, stößt wegen der Temperaturausdehnung der Kontakt- spitzen auf praktisch unüberwindliche Schwierigkeiten.However, the realization of this idea comes across with finished storage systems on difficulties. In the case of memories that have already been contacted, reprogramming voltage cycles must be applied very expensive at elevated temperature and with the usual plastic encapsulation limited in terms of temperature by the maximum permissible temperature of the plastic material from about 1500C. Applying reprogramming voltage cycles to non-contacted and memories still located on an undivided semiconductor disk are already there at room temperature because of the serial sequence of contacts from memory Too time consuming to store on an automatic tip contactor and therefore uneconomical. Heating up, even only to 1000C, occurs because of the Temperature expansion of the contact point to practically insurmountable Trouble.

Die Erfindung beschäftigt sich nun mit einem Verfahren zum Aktivieren der erwähnten Defekte in Speichern mit Speicher-Isolierschicht-Feldeffekttransistoren mit potentialmäßig schwebendem Speichergate und Tunneloxld auf der Scheibe unter Vermeidung der genannten Schwierigkeiten.The invention is now concerned with a method for activation of the defects mentioned in memories with memory insulating layer field effect transistors with floating memory gate and tunnel oxide on the pane below Avoiding the difficulties mentioned.

Die Herstellung solcher Speicher-Isolierschicht-Feldeffekttransistoren erfolgt im allgemeinen gemäß dem aus der DE-PS 27 11 895 bekannten Verfahren dadurch, daß zunächst innerhalb von Öffnungen einer Dickoxidschicht aktive Halbleiterabschnitte mit den Source-Kanal- und Drain-Zonen hergestellt werden. Über den aktiven Halbleiterabschnitten wird dann eine erste dielektrische Schicht erzeugt, welche die Bereiche der Gate-Isolatorschichten enthält. Danach werden Bereiche bestimmter Halbleiterzonen, üblicherweise oberhalb der Drainzonen freigelegt und dort die Tunnelisolatorschichten erzeugt, so daß die erste Oberflächenseite einer so behandelten Halbleiterplatte eine Mehrzahl von Tunnelisolatorschichten innerhalb von Öffnungen einer wesentlich dickeren, abgestuften Isolatorschicht aufweist.The manufacture of such memory insulated gate field effect transistors generally takes place in accordance with the method known from DE-PS 27 11 895, that initially active semiconductor sections within openings of a thick oxide layer be made with the source channel and drain regions. Above the active semiconductor sections a first dielectric layer is then produced which forms the regions of the gate insulator layers contains. After that, areas of certain semiconductor zones, usually above the drain zones are exposed and the tunnel insulator layers are produced there, so that the first surface side of a semiconductor plate treated in this way, a plurality of tunnel insulator layers has within openings a much thicker, graduated insulator layer.

Diese erste Oberflächenseite wird dann mit einer zusammenhängenden Leitschicht bedeckt, aus der Speichergates herausgeätzt werden. Danach werden die weiteren zur Funktionsweise der Speicher erforderlichen Elektroden, Leitschichten und Kontakte hergestellt.This first surface side is then connected to a contiguous Covered conductive layer from which memory gates are etched. After that, the further electrodes and conductive layers required for the functioning of the memory and contacts made.

Bei den bekannten Verfahren zum Aktivieren der erwähnten Defekte werden die einzelnen gekapselten Speicher bzw. die die einzelnen Speicher enthaltenden integrierten Schaltungen derart behandelt, daß die Tunnelisolatorschichten bei erhöhter Temperatur einer Belastung in einem dielektrischen Feld unterworfen werden und daß danach das Ausmaß der Aktivierung der Defekte über eine Messung der Verschiebuna der Schwellwerte der Speicher-Feldeffekttransistoren bestimmt wird.In the known method for activating the defects mentioned the individual encapsulated memories or those containing the individual memories integrated circuits treated in such a way that the tunnel insulator layers at increased Temperature are subjected to stress in a dielectric field and that then the extent of the activation of the defects via a measurement of the displacement the threshold values of the storage field effect transistors is determined.

Die Erfindung geht von dem Gedanken aus, die Aktivieruna der Defekte durch eine Temperatur-Spannungsbehandlung bereits an der noch nicht zerteilten Halbleiterplatte vorzunehmen und zu diesem Zweck den technologischen Herstellungsprozeß in einem geeigneten Stadium zu unterbrechen.The invention is based on the idea of activating the defects by means of a temperature-stress treatment already on the semiconductor plate that has not yet been divided undertake and for this purpose the technological manufacturing process in one appropriate stage to interrupt.

Die Erfindung betrifft somit ein Verfahren zum Aktivieren von Defekten in Speichern mit Speicher-Isolierschicht-Feldeffekttransistoren gemäß dem Oberbegriff des Anspruchs 1.The invention thus relates to a method for activating defects in memories with memory insulating layer field effect transistors according to the preamble of claim 1.

Aufgabe der Erfindung ist die Angabe einer Möglichkeit, sämtliche Tunnelisolatorschichten der auf einer Halbleiterplatte befindlichen Speicher bei relativ hohen Temperaturen oberhalb der bisher verwendbaren parallel für alle Speicher der Platte einer Spannungsbelastung auszusetzen, so daß die Tunnelisolatorschichten sämtlicher Speichertransistoren der Halbleiterplatte eine die Aussortierbarkeit verbessernde Behandlung erfahren.The object of the invention is to provide a possibility of all Tunnel insulator layers of the memory located on a semiconductor plate relatively high temperatures above the previously usable parallel for all memory to expose the plate to a tension load, so that the tunnel insulator layers of all memory transistors of the semiconductor plate one the sortability experience regenerative treatment.

Die vorstehende Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebene Erfindung gelöst. Die Erfindung wird im folgenden anhand der Zeichnung erläutert, deren Fig. 1 die Querschnittsansicht eines Speicher-Isolierschicht-Feldeffekttransistors zeigt, dessen Herstellungsverfahren die Anwendung des Verfahrens zum Aktivieren von Defekten nach der Erfindung erlaubt, deren Fig. 2 die Unteransicht einer Halbleiterplatte mit einem freigelegten Kontaktierungsbereich zeigt und deren Fig. 3 und 4 zur Veranschaulichung des Verfahrens zum Aktivieren von Defekten durch Auflegen auf eine Heizplatte dienen.The above object is achieved according to the invention by the in the characterizing Part of claim 1 specified invention solved. The invention is described below explained with reference to the drawing, FIG. 1 of which is a cross-sectional view of a memory insulating layer field effect transistor shows, the manufacturing process of which the application of the method for activation of defects allowed according to the invention, Fig. 2 shows the bottom view shows a semiconductor plate with an exposed contacting area and the Figs. 3 and 4 to illustrate the process of activating defects by Place on a hot plate to serve.

Die Querschnittsansicht der Fig. 1 zeigt einen Speicher-Isolierschicht-Feldeffekttransistor, der das potentialmäßig schwebende Speichergate Fg zeigt, welches kapazitiv mittels der Steuergateelektrode Sg ansteuerbar ist, so daß aus der Drainzone D Elektronen die Tunnelisolatorschicht It durchtunneln. Die Sourcezone S und die Drainzone D sowie die Feldisolatorschicht If werden in bekannter Weise diffundiert bzw. unter Verwendung einer Oxidationsmaskierungsschicht aufgewachsen.The cross-sectional view of FIG. 1 shows a memory insulating gate field effect transistor, which shows the floating memory gate Fg, which is capacitive by means of the control gate electrode Sg is controllable, so that from the drain zone D electrons tunnel through the tunnel insulation layer It. The source zone S and the drain zone D and the field insulator layer If are diffused or under in a known manner Grown using an oxidation masking layer.

Zur Herstellung einer Mehrzahl Speicher-Isolierschicht-Transistoren von Speichern an einer Halbleiterplatte 1 wird innerhalb der Öffnung einer relativ dicken Feldisolationsschicht If auf der freigelegten oberen ersten Oberflächenseite der Platte die Gateisolatorschichten Ig erzeugt. Diese werden in einem Bereich oberhalb der Drainzonen D bis auf die Halbleiteroberfläche entfernt und dort die Tunnelisolatorschichten It durch thermische Oxidation hergestellt. Anschließend wird auf die die Tunnelisolatorschichten It aufweisende erste Oberflachenseite der Halbleiterplatte 1 eine zusammenhängende Leitschicht 2 aufgebracht, aus der die Speichergates Fg herausgeätzt werden müssen.For manufacturing a plurality of memory isolation gate transistors of memories on a semiconductor disk 1 is within the opening of a relative thick field insulation layer If on the exposed upper first surface side the plate generates the gate insulator layers Ig. These will be in an area above the drain zones D removed down to the semiconductor surface and there the tunnel insulator layers It is made by thermal oxidation. Then the tunnel insulator layers It having the first surface side of the semiconductor plate 1 is a contiguous Conductive layer 2 applied, from which the memory gates Fg must be etched out.

Vorher wird aber entsprechend dem Gedanken der Erfindung der Herstellungsprozeß unterbrochen und die zweite Oberflächenseite 3 innerhalb eines Kontaktierungsbereiches freigelegt, so daß die Halbleiterplatte 1, wie die Fig. 2 veranschaulicht, mit der zweiten Oberflächenseite nach unten in gut wärme- leitenden und elektrisch leitenden Kontakt mit der OberfEche der Heizplatte 4 gebracht werden kann. Es wird außerdem, wie die Fig. 3 und auch die Fig. 4 veranschaulichen, an der Leitschicht 2, welche im allgemeinen aus polykristallinem und dotiertem Silicium besteht, der Kontakt 5 angebracht, so daß die Tunneloxide sämtlicher Injektoren auf der Halbleiterplatte parallel mit einer Spannung U direkt belastet werden können. Die Halbleiterplatte kann dabei in einer geeigneten Metall-Keramik-Halterung auf relativ sehr hohe Temperaturen, beispielsweise 200 bis 4500C gebracht werden, ohne daß Probleme mit der Wärmeausdehnung der Kontakte auftreten könnten.Before that, however, the manufacturing process is in accordance with the idea of the invention interrupted and the second surface side 3 within a contacting area exposed, so that the semiconductor plate 1, as FIG. 2 illustrates, with the second surface side down in a well-warm senior and electrically conductive contact with the surface of the heating plate 4 are brought can. It is also shown, as FIG. 3 and also FIG. 4 illustrate the conductive layer 2, which is generally made of polycrystalline and doped silicon exists, the contact 5 is attached so that the tunnel oxides of all injectors can be directly loaded in parallel with a voltage U on the semiconductor plate. The semiconductor plate can be placed in a suitable metal-ceramic holder relatively very high temperatures, for example 200 to 4500C, can be brought without that there could be problems with the thermal expansion of the contacts.

Die Metall-Keramik-Halterung kann so gestaltet werden, daß eine Vielzahl von Platten gleichzeitig behandelt werden können.The metal-ceramic bracket can be designed to hold a variety of plates can be treated at the same time.

Anschließend wird der Herstellungsprozeß in bekannter Weise fortgesetzt. Es wird also eine zweite dielektrische Schicht auf die erste Leitschicht aufgebracht werden, welche zur elektrischen Trennung der einzelnen Speicherelektroden Fg gegen die Steuerelektroden Sg dient. Danach wird eine weitere Leitschicht aufgebracht und die einzelnen Elektroden Fg bzw. Sg aus der Schichtenfolge herausgeätzt. Danach werden in üblicher Weise die Leitschichten und Kontakte angebracht, die Halbleiterplatte zerteilt und die Kontakte mit Zuleitungen verbunden, sowie die einzelnen Speicher verkapselt.The manufacturing process is then continued in a known manner. A second dielectric layer is therefore applied to the first conductive layer which for the electrical separation of the individual storage electrodes Fg against the control electrodes Sg is used. Then another conductive layer is applied and the individual electrodes Fg and Sg are etched out of the layer sequence. Thereafter the conductive layers and contacts are attached in the usual way, the semiconductor plate divided and the contacts connected with leads, as well as the individual memory encapsulated.

Das Ausmaß der durch das Verfahren der Erfindung aktivierten Defekte kann nun oder vorzugsweise bereits an der noch nicht zerteilten Halbleiterplatte 1 durch Messung der Verschiebung der Schwellwerte bestimmt werden und die Speicher nach bestimmten Aussortierkriterien sortiert werden.The extent of the defects activated by the method of the invention can now or preferably already on the semiconductor plate that has not yet been divided 1 can be determined by measuring the displacement of the threshold values and the memory be sorted according to certain sorting criteria.

Das Verfahren der Erfindung erlaubt die elektrische Belastung der Tunnelisolatorschichten lt bei erhöhten Temperaturen unter Spannungsbelastungen U wechselnder Polarität, wie sie auch bei Umprogrammierungszyklen verwendet werden. Das Verfahren der Erfindung erlaubt aber auch eine Vorbehandlung der Speicher bei fast beliebigen Spannungs-Temperatur-Zyklen, so daß mit großer Sicherheit Speicher mit latenten Defekten rechtzeitig aussortiert werden können, die sonst erst im aufgebauten Zustand, beim Endtest oder gar erst beim Anwender als schlecht erkannt worden wären.The method of the invention allows the electrical loading of the Tunnel insulator layers are used at elevated temperatures under stress loads U of alternating polarity, as used in reprogramming cycles. However, the method of the invention also allows the memory to be pretreated almost any voltage-temperature cycles, so that with great security memory with latent defects can be sorted out in good time that would otherwise only take place in the built-up State, would have been recognized as bad during the final test or even by the user.

- Leerseite -- blank page -

Claims (3)

Patentansprüche latenten 1. Verfahren zum Aktivieren von Defekten in Speichern mit Speicher-Isolierschicht-Feldeffekttransistoren, welche je ein potentialmäßig schwebendes Speichergate (Fg) und je eine Tunnelisolatorschicht (ist) aufweisen, die sich innerhalb einer Öffnung einer dickeren Isolator schicht (If e Ig) erstreckt und an einen Speichergate teil des Speichergates (Fg) angrenzt, zu dessen Herstellung - nach der Erzeugung der Tunnelisolatorschicht (ist) zusammen mit innerhalb von weiteren Öffnungen der Isolatorschicht angeordneten weiteren Tunnelisolatorschichten an weiteren an einer Halbleiterplatte (1) gemeinsam hergestellten Speicher-Isolierschicht-Feldeffekttransistoren die die Tunnelisolatorschichten aufweisende erste Oberflächenseite der Halbleiterplatte (1) mit einer zusammenhängenden Beitschicht (2) bedeckt wird, aus der die Speichergates heraus geätzt werden, und - danach die weiteren zur Funktionsweise der Speicher erforderlichen Elektroden, Leitschichten und Kontakte hergestellt werden, -- bei welchem Verfahren zum Aktivieren der Defekte die Tunnelisolatorschichten bei erhöhter Temperatur einer Belastung in einem elektrischen Feld unterworfen werden und -- danach das Ausmaß der Aktivierung der Defekte über eine Messung der Verschiebung der Schwellwerte der Speicher-Isolierschicht-Feldeffekttransistoren bestimmt wird, dadurch gekennzeichnet, - daß nach dem Aufbringen der zusammenhängenden Leitschicht (2) die zweite Oberflächenseite (3) der Halbleiterplatte (1) in gut wärmeleitenden und elektrisch leitenden Kontakt mit der Oberfläche einer Heizplatte(4) gebracht wird, - daß an die Leitschicht (2) auf der ersten Oberflächenseite ein Kontakt (5) angebracht wird, - daß dann zwischen der Heizplatte (4) und dem Kontakt (5) zur Erzeugung des elektrischen Feldes eine Spannung angelegt wird und - daß nach Ablauf der restlichen :ierstellungsprozesse das Ausmaß der Aktivierung der Defekte über eine Messung der Verschiebung der Schwellwerte der Speicher-Isolierschicht-Feldeffekttransistoren bestimmt wird. Patent claims latent 1. Method for activating defects in memories with memory insulating layer field effect transistors, each of which has a potential have floating memory gate (Fg) and one tunnel insulator layer (is) each, which extends within an opening of a thicker insulator layer (If e Ig) and adjoins a memory gate part of the memory gate (Fg) for its production - after the creation of the tunnel insulation layer (is) together with within further openings of the insulator layer arranged further tunnel insulator layers on further storage-insulating-layer field-effect transistors produced jointly on a semiconductor plate (1) the first surface side of the semiconductor plate having the tunnel insulator layers (1) is covered with a coherent layer (2), from which the memory gates are etched out, and - then the other on the functioning of the memory required electrodes, conductive layers and contacts are made, - at what method of activating the defects the tunnel insulator layers at increased Temperature are subjected to a load in an electric field and - then the extent of activation of the defects via a measurement of the displacement the threshold values of the storage-insulating-layer field-effect transistors are determined, through this characterized, - that after the application of the coherent conductive layer (2) the second surface side (3) of the semiconductor plate (1) in good thermal conductivity and electrically conductive contact is made with the surface of a heating plate (4), - That a contact (5) is attached to the conductive layer (2) on the first surface side - that then between the heating plate (4) and the contact (5) to generate the Electric field a voltage is applied and - that after the remaining : Establishing processes the extent of the activation of the defects via a measurement of the Shifting the threshold values of the memory-insulating-layer field-effect transistors is determined. 2. Verfahren zum Aktivieren von Defektenxnach Anspruch 1, dadurch gekennzeichnet, daß vor der Messung der Verschiebungen der Schwellwerte zwischen der Heizplatte (4) und dem Kontakt (5) eine Spannung wechselnder Polarität angelegt wird.2. A method for activating Defektenx according to claim 1, characterized characterized in that before the measurement of the shifts of the threshold values between a voltage of alternating polarity is applied to the heating plate (4) and the contact (5) will. 3. Verfahren zum Aktivieren von Defekten nach Anspruch 1 oder 2, dadurch gekennzeichnet ~daß die Messungen der Verschiebungen der Schwellwerte nach der Herstellung der zur Funktionsweise der Speicher erforderlichen Elektroden, Leitschichten und Kontakte erfolgt.3. A method for activating defects according to claim 1 or 2, characterized characterized ~ that the measurements of the shifts of the threshold values after manufacture the electrodes, conductive layers and required for the functioning of the memory Contacts takes place.
DE19833345172 1983-12-14 1983-12-14 Method of activating latent defects in memories with memory/insulating layer field-effect transistors which have a floating-potential memory gate Withdrawn DE3345172A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19833345172 DE3345172A1 (en) 1983-12-14 1983-12-14 Method of activating latent defects in memories with memory/insulating layer field-effect transistors which have a floating-potential memory gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833345172 DE3345172A1 (en) 1983-12-14 1983-12-14 Method of activating latent defects in memories with memory/insulating layer field-effect transistors which have a floating-potential memory gate

Publications (1)

Publication Number Publication Date
DE3345172A1 true DE3345172A1 (en) 1985-07-25

Family

ID=6216882

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833345172 Withdrawn DE3345172A1 (en) 1983-12-14 1983-12-14 Method of activating latent defects in memories with memory/insulating layer field-effect transistors which have a floating-potential memory gate

Country Status (1)

Country Link
DE (1) DE3345172A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0630048A1 (en) * 1993-06-10 1994-12-21 Xilinx, Inc. Method of testing dice
EP0848428A1 (en) * 1996-12-16 1998-06-17 STMicroelectronics S.r.l. Method for assessing the effects of plasma treatments on wafers of semicondutor material
WO2003090274A2 (en) * 2002-04-19 2003-10-30 Kopin Corporation Method for reducing the resistivity of p-type ii-vi and iii-v semiconductors
US6847052B2 (en) 2002-06-17 2005-01-25 Kopin Corporation Light-emitting diode device geometry
US6881983B2 (en) 2002-02-25 2005-04-19 Kopin Corporation Efficient light emitting diodes and lasers
US7002180B2 (en) 2002-06-28 2006-02-21 Kopin Corporation Bonding pad for gallium nitride-based light-emitting device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0630048A1 (en) * 1993-06-10 1994-12-21 Xilinx, Inc. Method of testing dice
EP0848428A1 (en) * 1996-12-16 1998-06-17 STMicroelectronics S.r.l. Method for assessing the effects of plasma treatments on wafers of semicondutor material
US6051443A (en) * 1996-12-16 2000-04-18 Stmicroelectronics S.R.L Method for assessing the effects of plasma treatments on wafers of semiconductor material
US6881983B2 (en) 2002-02-25 2005-04-19 Kopin Corporation Efficient light emitting diodes and lasers
WO2003090274A2 (en) * 2002-04-19 2003-10-30 Kopin Corporation Method for reducing the resistivity of p-type ii-vi and iii-v semiconductors
WO2003090274A3 (en) * 2002-04-19 2003-12-31 Kopin Corp Method for reducing the resistivity of p-type ii-vi and iii-v semiconductors
US6847052B2 (en) 2002-06-17 2005-01-25 Kopin Corporation Light-emitting diode device geometry
US7002180B2 (en) 2002-06-28 2006-02-21 Kopin Corporation Bonding pad for gallium nitride-based light-emitting device

Similar Documents

Publication Publication Date Title
EP0160720B1 (en) Semiconductor memory cell having an electrically floating memory gate
EP0712137B1 (en) Programmable semiconductor memory
DE2916884C3 (en) Programmable semiconductor memory cell
DE3121753C2 (en)
DE3036375A1 (en) METHOD FOR PROGRAMMING AN ELECTRICALLY CHANGEABLE NON-VOLATILE SEMICONDUCTOR MEMORY
DE2547828A1 (en) SEMICONDUCTOR STORAGE ELEMENT AND METHOD OF MANUFACTURING THE SAME
DE4018118A1 (en) PROGRAMMABLE NAND CELL TYPE FIXED MEMORY WITH COMMON CONTROL GATE DRIVER
DE3714980C2 (en)
DE2201028C3 (en) Method for operating a field effect transistor and field effect transistor for carrying out this method
DE2614698C2 (en) Semiconductor memory
DE3002492A1 (en) NON-SELF-EXTINGUISHING STORAGE DEVICE AND METHOD FOR OPERATING THIS DEVICE
DE2432352B2 (en) MNOS semiconductor memory element
DE3345172A1 (en) Method of activating latent defects in memories with memory/insulating layer field-effect transistors which have a floating-potential memory gate
DE4134531C2 (en) Increasing the life of a storage capacitor by choosing a fixed voltage
DE2758161A1 (en) ELECTRICALLY PROGRAMMABLE SEMI-CONDUCTOR PERMANENT MEMORY MATRIX
DE2705992C3 (en)
DE10058737A1 (en) Programming flash memory module such as EEPROM by removing electrons caught in insulating layer but not in floating gate electrode of memory cells
EP1136833B1 (en) Method of performing a burn-in process to electrically stress a semiconductor memory
DE4135032A1 (en) EEPROM with memory cells contg. MOS with charge layer and control gate - has transistor with drain breakdown voltage adjuster for specified operational range
DE2713479A1 (en) METHOD FOR PRODUCING INTEGRATED CIRCUITS
DE10332590B4 (en) Row decoder in a flash memory and erase method for a flash memory cell in this
EP0860011B1 (en) Method and device for automatic determination of the required high voltage for programming/erasing an eeprom
DE10333557A1 (en) Memory cell and method for producing a memory device
DE19526012C2 (en) Electrically erasable and programmable non-volatile memory cell
DE2558626A1 (en) FOUR-ZONE SEMICONDUCTOR ELEMENT

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee