DE3412676A1

DE3412676A1 - Halbleiterspeichervorrichtung

Info

Publication number: DE3412676A1
Application number: DE19843412676
Authority: DE
Inventors: Yutaka Tokio/Tokyo Kumagai
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1983-04-04
Filing date: 1984-04-04
Publication date: 1984-10-11
Also published as: JPS59185097A; GB2137785B; DE3412676C2; US4667330A; GB2137785A; GB8408684D0; JPS6236319B2

Description

341267b

"·.' : LiECK& BETTEN

Patentanwälte Dipl.-Ing. H.-Peter Lieck

European Patent Attorneys DipL-Ing. Jürgen Betten

Maximiliansplatz D-8000 München ■»089-220821 Telex 5 216 741 list d - 3 - Technolaw® Telegramm Electropat

Beschreibung
Halbleiterspeichervorrichtung

Die Erfindung betrifft eine Halbleiterspeichervorrichtung mit einer Speicheranordnung, die aufweist: eine Vielzahl von in Matrixform angeordneten Speicherzellen zum Speichern einer Information entsprechend einem externen Schreib-(freigabe)signal, einem mit der Speicheranordnung über eine Schaltereinrichtung verbundene Datenleitung, die für jede Spalte der Matrix der Speicheranordnung vorgesehen ist, eine mit der Datenleitung verbundene Dateneingangsschaltung zum Einschreiben der Information in eine ausgewählte Speicherzelle in der Speicheranordnung und eine mit der Datenleitung verbundene Datenausgangsschaltung zum Auslesen der Information aus einer ausgewählten Speicherzelle in der Speicheranordnung.

Vor kurzem wurde eine Halbleiterspeichervorrichtung mit großer Speicherkapazität, beispielsweise ein statischer' Speicher mit 256 KBit und ein dynamischer Speicher mit 1 MBit entwickelt, was die Entwicklung der Halbleiterherstellungsverfahren wiederspiegelt. Aufgrund der komplizierten

Struktur und des großen Umfangs einer Speicheranordnung in

einer Halbleiterspeichervorrichtung ist es jedoch schwierig, eine Halbleiterspeichervorrichtung zu schaffen,· die keine defekten Zellen aufweist.

Wenn eine vollständige Halbleiterspeichervorrichtung ohne defekte Zellen gewünscht wird, so nimmt die Ausbeute von Halbleiterspeichervorrichtungen beträchtlich ab, wodurch die Herstellungskosten erhöht werden.

Demzufolge werden Halbleiterspeichervorrichtungen mit

teilweise defekten Zellen (teilweise guter Speicher (PGM), oder weitgehend guter Speicher (MGM)) verwendet, um die Kosten eines elektronischen Systems zu vermindern.

Herkömmlicherweise wird jede Speicherzelle einer Halbleiterspeichervorrichtung vorher gemessen und die Adresse einer defekten Zelle wird in einer externen CPU-Steuereinheit des Systems gespeichert, das so programmiert ist, daß die Adresse der defekten Zelle nicht verwendet wird.

Zum besseren Verständnis des Ausgangspunkts der Erfindung wird bereits an dieser Stelle auf die Zeichnungen Bezug genommen. In Fig. 1, die sich aus Fig. 1A und Fig. 1B zusammensetzt, ist ein Blockschaltbild eines bekannten elektronischen Systems dargetellt, bei dem eine Halbleiterspeichervorrichtung mit einigen defekten Zellen verwendet wird.

Bei der dargestellten AusfUhrungsform weist ein IC-Speicher-Chip 16 einen Zeilenadreß-Treiber 1, einen Zei1enadreß-Dekoder 2, eine Speicheranordnung 3 mit einigen defekten Zellen, einen Spaltenadreß-Treiber 4, einen Spaltenadreß-Dekoder 5, einen Multiplexer 6, eine Dateneingangsschaltung 7, eine Datenausgangsschaltung 8 und eine Schreib(freigabe)schaltung 9 auf. Eine CPU-Speichersteuerschaltung 10 weist eine Steuerschaltung 11, ein Adressenregister 12, ein Eingangsdatenregister 13, ein Ausgangsdatenregister 14 und eine Entscheidungs- bzw. Verknüpfungsschaltung auf. Die CPU-Speichersteuerschaltung 10 erreicht die Feststellung einer defekten Zelle in einem Speicher-Chip 16 (Schritt 1) durch Vergleich der Eingangsdaten mit den Ausgangsdaten der ausgewählten Zelle, Einspeichern einer Adresse der defekten Zelle (Schritt 2) und Schreiben und/oder Auslesen einer Information in oder aus einer normalen Zelle (Schritt 3).

34'IZbVb

Das Eingangsdatenregister 13 in der Speichersteuerschaltung 10 speichert die Eingangsinformation in die Speicheranordnung 3. In der Lesephase eines Speichers, wenn die Steuerschaltung 11 eine Adresse der Speicheranordnung 3 auswählt, speichert das Eingangsdatenregister 13 richtige Eingangsdaten, die eingespeichert werden sollen, in die ausgewählte Adresse und gleichzeitig speichert das Ausgangsdatenregister 14 die Ausgangsdaten Dq_UT der ausgewählten Adressenzelle.

Die Entscheidungs- bzw. Verknüpfungsschaltung 15 vergleicht den Inhalt des Eingangsdatenregisters 13 mit dem Inhalt des Ausgangsdatenregisters 14. Wenn diese beiden Daten nicht miteinander übereinstimmen, wird die zu diesem Zeitpunkt ausgewählte Adresse als eine defekte Adresse angesehen und in dem Adressenregister 12 gespeichert. Der Speicher-Chip 16 wird so verwendet, daß die im Adressenregister 12 gespeicherte defekte Adresse nicht zugänglich ist.

Das herkömmliche System nach Fig. 1 hat jedoch die Nachteile, daß die Software oder das Programm zum Feststellen einer defekten Zelle in der externen CPU-Speichersteuerschaltung 10 sehr kompliziert ist und es sehr lange Zeit in Anspruch nimmt, eine defekte Adresse festzustellen, da die Zelle durch eine externe CPU ausgelesen werden muß. Es ist deshalb unmöglich, die Kosten eines elektronischen Systems zu vermindern, obwohl eine Speicheranordnung mit einigen defekten Zellen verwendet wird.

Demgegenüber besteht die Aufgabe der Erfindung darin, eine Halbleiterspeichervorrichtung der oben beschriebenen Art so zu verbessern, daß die Nachteile und Grenzen der bekannten Halbleiterspeichervorrichtungen überwunden und eine Einrichtung vorgesehen wird, die eine defekte Zelle feststellt. Dabei sollen die Herstellungskosten für eine derartige Halbleiterspeichervorrichtung möglichst gering sein.

Diese Aufgabe wird dadurch gelöst, daß bei der oben beschriebenen Halbleiterspeichervorrichtung eine mit der Datenleitung verbundene Selbstdiagnoseeinrichtung auf dem gleichen Chip wie die Speicheranordnung vorgesehen ist, daß die Selbstdiagnoseeinrichtung eine Speichereinrichtung zum Speichern der in einer ausgewählten Speicherzelle der Speicheranordnung zu speichernden Information aufweist, daß das externe Schreib(freigabe)-signal seine Polarität während der Schreibdauer so ändert, daß die in der ausgewählten Speicherzelle gespeicherte Information sofort nach dem Einschreiben von der ausgewählten Speicherzelle ausgegeben und der Selbstdiagnoseeinrichtung zugeführt wird und daß die Selbstdiagnoseeinrichtung eine Vergleichseinrichtung zum Vergleichen der aus der Speicherzelle ausgelesenen Daten mit den zu speichernden Daten aufweist und ein eine defekte Zelle anzeigendes Signal liefert, wenn das Vergleichsergebnis einen Fehler zeigt.

Damit wird eine Halbleiterspeichervorrichtung geschaffen, bei der die Kosten gering sind. Dies wird auch dadurch ermöglicht, daß die Selbstdiagnoseeinrichtung zum Feststellen einer defekten Zelle auf dem gleichen Chip wie die Speicheranordnung vorgesehen ist.

Eine Ausführungsform der Erfindung wird anhand der Zeichnungen näher beschrieben. Es zeigt:

Fig. 1 ein Blockschaltbild eines bekannten Systems mit einer Halbleiterspeichervorrichtung mit einigen defekten Zellen und einer Speichersteuerschaltung;

Fig. 2 ein Blockschaltbild einer erfindungsgemäßen statischen Halbleiterspeichervorrichtung mit einer Selbstdiagnoseschaltung und

Fig. 3 die Zeitablauffolge im Betrieb der Halbleiterspeichervorrichtung nach Fig. 2.

Fig. 2, die sich aus den Figuren 2A und 2B zusammensetzt, zeigt eine erfindungsgemäße Ausführungsform eines statischen Halbleiterspeicher-Chips. Dabei ist mit dem Bezugszeichen 1 ein Zeilenadreß-Treiber gekennzeichnet, der ein externes Zei1enadreß-Eingangssignal AD empfängt und ein Paar von internen Adreß-Signalen A und 7\ abgibt, mit dem Bezugszeichen 2 ein Zeilenadreß-Dekoder, der entsprechend den internen Zeilenadreß-Signalen A und Ti eine der Wortleitungen X. bis X auswählt, mit dem Bezugszeichen 3 eine Speicheranordnung mit η (Zeilen) χ m (Spalten) Zellen. Mit dem Bezugszeichen 4 ist ein Spaltenadreß-Treiber gekennzeichnet, der entsprechend einem externen Spal.tenadreß-Eingangssignal ein Paar von internen Adreß-Signalen B und Έ liefert, mit dem Bezugszeichen 5 ein Spaltenadreß-Dekoder zum Auswählen einer der Bit-Leitungen Y. bis Y_m entsprechend den internen Spal tenadreß-Signal en B und ΈΓ, und mit dem Bezugszeichen 6 ein Multiplexer, der entsprechend dem Ausgangssignal der Spaltenadreß-Dekoder 5 ein Datensignal von der Speicherzelle zu den Datenleitungen D und U abgibt.

Eine Freigabesteuerschaltung 9 liefert das Schreibsteuersignal 0„ und das Lesesteuersignal 0_R entsprechend dem Schreib(freigabe)signal FF. Eine Datenausgangsschaltung 8 gibt entsprechend dem Schreibsteuersignal 0_W eine Speicherzelleninformation von den Datenleitungen D und U an die Datenausgangsklemme ^nnj ab. Eine Dateneingangschaltung 7 liefert entsprechend dem Lesesteuersignal 0„ ein Dateneingangssignal D_1n wahlweise an die Datenleitungen D und TJ und eine Vorladeschaltung beziehungsweise V.orauf ladeschal tung 17 lädt entsprechend einem Vorladesignal 0_p alle Bitleitungen der Speicheranordnung 3 auf das Quellenpotential V_DD auf.

Es wird angenommen, daß die Speicheranordnung 3 eine defekte Zelle aufweist. Beispielsweise soll die Zelle M₂₂

J -T I «

defekt sein.

Die Dateneingangsschaltung 7 weist eine Pufferschaltung mit MOS-Transistoren Q₁ bis Q₄, eine Umkehrstufe und NOR-Schaltungen auf.

Die Datenausgangsschaltung 8 weist einen Verstärker und eine N0R-3chaltung auf.

Die Freigabesteuerschaltung 9 weist ein Paar von in Reihe geschalteten Umkehrstufen auf.

Die erfindungsgemäße Halbleiterspeichervorrichtung weist weiterhin eine Selbstdiagnoseschaltung 18 auf, die ein Fehlersignal dann liefert, wenn das Signal auf den Datenleitungen D und TJ vom ursprünglich zu speichernden Signal verschieden ist. Das Signal auf den Datenleitungen D und U wird durch das Schreibsteuersignal 0^ aus der Speicherzelle sofort nach dem Einspeichern des Signals in die Speicherzelle ausgelesen. Die Selbstdiagnoseschaltung 18 besteht beispielsweise aus einer Assoziativspeicherscftaltung, die aufweist: eine Speicherschaltung 19 mit MOS-Transistoren Q^, Qg, Qg und Q^q» Schalttransistoren Qr und Qg, durch die ein Signal an die Datenleitungen D und ü zu der Speicherschaltung durch das Schreibsteuersignal 0_W angelegt wird, MOS-Transistoren Q und Q₁₉ die durch das Potential am Punkt B

und das Potential an der Datenleitung D gesteuert werden, sowie MOS-Transistoren Q₁₃ und Q₁₄> die durch das Potenti al am Punkt A und das Potential an der Datenleitung D gesteuert werden, und die Umkehrstufe.

Die Betriebsweise der erfindungsgemäßen Halbleiterspeichervorrichtung wird anhand von Fig. 3 beschrieben. Dabei soll das Zeilenadreß-Signal und das Spaltenadreß-Signal in der Schreibdauer t die normale Zelle M.. durch die Schreibleitung X^ und die Bitleitung Y, auswählen und das Vorladesignal 0_p befindet sich auf nied-

I ZD / ü

rigem bzw. L-Pegel. Das Schreib(freigabe)signal Ff befindet sich zu diesem Zeitpunkt auf hohem bzw. H-Pegel, die Steuersignale 0., bzw. 0_R auf L- bzw. Η-Pegel und die Datenausgangsleitungen D und U der Dateneingangsschal tung 7 auf Η-Pegel, wie es aus den Fig. 3(b), 3(d), 3(e) und 3(f) zu ersehen ist. Damit wird die Datenausgangsschaltung 8 an der Abgabe eines Ausgangssignals gehindert und die MOS-Transistoren Qc und Q₆ in der Selbstdiagnoseschaltung 18 befinden sich in AUS-Zustand.

Wenn während der Zeitdauer t das Schreib(freigabe)signal

wp

Wt L-Pegel hat, wird das Dateneingangssignal D_1n, das auf Η-Pegel liegen soll, der Dateneingangsschaltung 7 zugeführt und die Datenleitungen D bzw. ü kommen auf H- bzw. L-Pegel und die Information auf den Datenleitungen D und TJ wird in der Speicherzel le M.. gespeichert (siehe Fig. 3(f)). Außerdem kommen die MOS-Transistoren Q₅ und Qg in der Selbstdiagnoseschaltung 18 in den EIN-Zustand, so daß die Information auf den Datenleitungen D und ü in der Speicherschaltung 19 gespeichert werden. Es ist hier anzumerken, daß sich die Transistoren Q₁₁ bzw. Q₁P im EIN- bzw. AUS-Zustand und die Transistoren Q₁^ bzw. Q₁₄ im AUS- bzw. EIN-Zustand befinden.

Damit liefert die Ausgangsklemme P der Schaltung 18 ein Ausgangssignal auf L-Pegel.

Danach ändert das Schreib(freigabe)signal FT auf L-Pegel und das Vorladesignal 0_p auf Η-Pegel, so daß der Inhalt der Speicherzelle M₁₁ sofort den Datenleitungen D und ü zugeführt wird und die MOS-Transisotren Q₅ und Q₆ in den AUS-Zustand kommen. Da angenommen wurde, daß die Speicherzelle M₁₁ normal ist, befinden sich die Datenleitungen D bzw. TJ auf H- bzw. L-Pegel. Damit befinden sich die MOS-Transistoren Q₁₂ bzw. Q₁₄ im AUS- bzw. EIN-Zustand und die Ausgangsklemme P der Selbstdiagnoseschaltung 18 hält L-Pegel, wodurch angezeigt wird, daß es sich unyfeine normale Zelle handelt.

-ιοί Danach wird angenommen, daß die (fehlerhafte bzw. defekte) Speicherzelle M₂₂ durch die Wortleitung X₂ und die Bitleitung Y₂ durch das Zeilenadreß-Signal und das Spaltenadreß-Signal während der Schreibdauer t,.. ausge-

WC wählt wird und das Vorladesignal 0_T sich auf L-Pegel befindet. Zu diesem Zeitpunkt befindet sich das Schreib-(freigabe)signal WT auf H-Pegel , die Steuersignale 0_W bzw. 0_R auf L- bzw. Η-Pegel und die Datenausgangsleitungen D und "D" in der Dateneingangsschaltung 7 beide auf Η-Pegel, wie aus den Figuren 3(b), 3(d), 3(e) und 3(g) zu ersehen ist. Damit wird die Datenausgangsschaltung 8 daran gehindert, ein Ausgangssignal abzugeben und die MOS-Transistoren Q₅ und Q₆ in der Selbstdiagnoseschaltung 18 befinden sich im AUS-Zustand.

Wenn dann das Schreib(freigabe)signal W während der

Zeitdauer t.._n auf L-Pegel kommt, wird das Dateneingangswp

Signal Dj_n, das sich beispielsweise auf L-Pegel befindet, der Dateneingangsschaltung 7 zugeführt und die Datenleitungen D bzw. TJ kommen auf H- bzw. L-Pegel und die Information auf den Datenleitungen D und U wird in der Speicherzelle M₂₂ (siehe Fig. 3(g)) gespeichert.

Gleichzeitig kommen die MOS-Transistoren Q₅ und Q₆ der Selbstdiagnoseschaltung 18 in den EIN-Zustand und die

Information auf den Datenleitungen D und TJ wird in der

Speicherschaltung 19 gespeichert. Zu diesem Zeitpunkt . befinden sich die Transistoren Q.. bzw. Q^₂ im EIN- bzw.

AUS-Zustand und die Transistoren Q.g bzw. Q^* im AUS- bzw. EIN-Zustand. Damit liefert die Ausgangsklemme P ein Ausgangssignal mit L-Pegel.

Wenn dann das Schreib(freigabe)signal "RT sich auf L-Pegel und das Vorladesignal 0 auf Η-Pegel ändert, so wird der Inhalt der Speicherzelle M₂₂ sofort ausgelesen und den Datenleitungen D und t) zugeführt und die MOS-Transistoren Q₅ und Q₆ kommen in den AUS-Zustand.

Es wird nun angenommen, daß die Speicherzelle M_?2 ^{in Ί} ^r~ gendeiner Hinsicht defekt ist und die Datenleitungen D bzw. ü sich auf L- bzw. Η-Pegel befinden. Damit befinden sich die MOS-Transistoren Q.« bzw. Q₁₄ auf EIN- bzw. AUS-Zustand und das Ausgangssignal an der Ausgangsklemme P ändert sich von L- auf Η-Pegel. Diese Änderung an der Ausgangsklemme P zeigt den Fehler einer Speicherzelle an. Damit wird beim Auftreten einer defekten Zelle die Tatsache des Vorhandenseins einer defekten Zelle dann gemessen, wenn die Information in die defekte Zelle eingeschrieben wird.

Wie bereits oben beschrieben wurde, weist die erfindungsgemäße Halbleiterspeichervorrichtung eine Selbstdiagnoseschaltung 18 auf, die mißt bzw. feststellt, ob das Signal am Ende bzw. dem rückwärtigen Teil jeder Schreibdauer t_WR richtig in die Zelle eingespeichert wird, so daß eine externe Speichersteuerschaltung eine defekte Zelle nicht feststellen muß. Damit wird eine Speichersteuerschaltung mit einem gespeicherten Programm vereinfacht und die Betriebsweise des Umschaltens von einer defekten auf eine normale Zelle wird schnell erreicht.

Damit ist der Betrieb einer Speichersteuerschaltung selbst dann nicht kompliziert, wenn einige der Speicherzellen defekt sind, so daß die Gesamtkosten, einschließlich sowohl der Speichervorrichtung als auch der Speichersteuerschaltung vermindert werden.

Bisher wurde lediglich die Ausführungsform einer statischen Halbleiterspeichervorrichtung beschrieben. Selbstverständlich kann die Erfindung auch auf eine dynamische Halbleiterspeichervorrichtung mit großem Speichervermögen und/oder eine Speicherschaltung in einem Mikroprozessor und einer Integrierten Schaltung (LSI) verwendet werden.

Änderungen und Ausgestaltungen der beschriebenen Ausführungsform sind für den Fachmann ohne weiteres möglich

- 12 1 und fallen in den Rahmen der Erfindung,

10

15

20 25 30 35

I ZD /D

- 13 Liste der Bezugszeichen

1 Zeilenadreß-Treiber

2 Zeilenadreß-Dekoder 3 Speicheranordnung

4 Spaltenadreß-Treiber

5 Spaltenadreß-Dekoder

6 Multiplexer

7 Dateneingangsschaltung 8 Datenausgangsschaltung

9 Schreibifreigabejschaltung

10 CPU-Speichersteuerschaltung

11 Steuerschaltung

12 Adreß-Register

13 Eingangsdatenregister

14 Ausgangsdatenregister

15 Entscheidungs- bzw. Verknüpfungsschaltung

16 Speicher-Chip

17 Vorladeschaltung

18 Selbstdiagnoseschaltung

19 Speicherschaltung

- Leerseite -

Claims

: UECK & BETTEN

Patentanwälte Dipl.-lng. H.-Peter Lieck

European Patent Attorneys Dipl.-lng. Jürgen Betten

Maximiliansplatz D-8000 München φ 089-22 08 21 Telex 5 216 741 list d

Technolaw® Telegramm Electropat

Patentansprüche

Ttalbleiterspeichervorrichtung mit einer Speicheranordnung, die aufweist: eine Vielzahl von in Matrixform angeordneten Speicherzellen zum Speichern einer Information entsprechend einem externen Schreib(freigabe)signal , einem mit der Speicheranordnung über eine Schalteinrichtung verbundene Datenleitung, die für jede Spalte der Matrix der Speicheranordnung vorgesehen ist, eine mit der Datenleitung verbundene Dateneingangsschaltung zum Einschreiben der Information in eine ausgewählte Speicherzelle in der Speicheranordnung und eine mit der Datenleitung verbundene Datenausgangsschaltung zum Auslesen der Information aus einer ausgewählten Speicherzelle in der Speicheranordnung, dadurch gekennzeichnet,
daß eine mit der Datenleitung (D, U) verbundene Selbstdiagnoseeinrichtung (18) auf dem gleichen Chip wie die Speicheranordnung (3) vorgesehen ist, daß die Selbstdiagnoseeinrichtung (18) eine Speichereinrichtung (19) zum Speichern der in einer ausgewählten Speicherzelle der Speicheranordnung (3) zu speichernden Information aufweist,

daß das externe Schreib(freigabe)signal (FE") seine Polarität während der Schreibdauer (t_wc) so ändert, daß die in der ausgewählten Speicherzelle gespeicherte Information sofort nach dem Einschreiben von der ausgewählten Speicherzelle ausgelesen und der Selbstdiagnoseeinrichtung (18) zugeführt wird und

daß die Selbstdiagnoseeinrichtung (18) eine Vergleichseinrichtung zum Vergleichen der aus der Speicherzelle ausgelesenen Daten mit den zu speichernden Daten aufweist und ein eine defekte Zelle anzeigendes Signal liefert, wenn das Vergleichsergebnis einen Fehler zeigt.
2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Selbstdiagnoseeinrichtung (18) aus einem Assoziativspeicher besteht.