DE3636547A1 - Halbleitereinrichtung und verfahren zu deren herstellung - Google Patents

Halbleitereinrichtung und verfahren zu deren herstellung

Info

Publication number
DE3636547A1
DE3636547A1 DE19863636547 DE3636547A DE3636547A1 DE 3636547 A1 DE3636547 A1 DE 3636547A1 DE 19863636547 DE19863636547 DE 19863636547 DE 3636547 A DE3636547 A DE 3636547A DE 3636547 A1 DE3636547 A1 DE 3636547A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
silicon
contact hole
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863636547
Other languages
English (en)
Other versions
DE3636547C2 (de
Inventor
Hajime Arai
Hiroshi Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3636547A1 publication Critical patent/DE3636547A1/de
Application granted granted Critical
Publication of DE3636547C2 publication Critical patent/DE3636547C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung bezieht sich auf eine Halbleitereinrichtung, und insbesondere bezieht sie sich auf den Kontaktbereich in einer Halbleitereinrichtung, und die Erfindung bezieht sich auf die Herstellung einer solchen Halbleitereinrichtung.
Unter Bezugnahme auf Fig. 1 wird die Anordnung eines konven­ tionellen Kontaktbereiches einer Halbleitereinrichtung sche­ matisch in einer Schnittansicht dargestellt. Ein Verfahren zur Herstellung dieses konventionellen Kontaktbereiches läuft wie folgt. Zuerst wird eine Isolierschicht 2 auf einer Hauptober­ fläche eines Siliziumsubstrates 1 durch thermische Oxidation, chemisches Gasphasenabscheiden, Kathodenzerstäuben oder ähn­ liches gebildet, und dann wird eine Kontaktöffnung 8 a durch die Isolierschicht 2 durch Photolithographie gebildet. Darauf­ folgend wird eine dotierte Schicht 4 durch Ionenimplantation und thermische Diffusion oder ähnliches gebildet, und dann wird eine dünne Metallschicht 3 durch Vakuumverdampfen, Zer­ stäuben, Gasphasenabscheiden oder ähnliches abgeschieden. Schließlich wird die Metallschicht 3 mit einem Muster ver­ sehen, so daß Anschlußdrähte erzeugt werden.
Fig. 2 zeigt einen anderen konventionellen Kontaktbereich, in dem das Kontaktloch 8 b kleiner ist als das in Fig. 1 gezeigte.
Fig. 3 zeigt einen weiteren Kontaktbereich nach dem Stand der Technik, in dem ein Kontaktloch 8 c angeschrägt ist durch ge­ zielte Ätzbedingungen während anisotropen Ätzens.
Fig. 4 zeigt noch einen weiteren Kontaktbereich nach dem Stand der Technik, in dem ein Kontaktloch 8 d einen ersten Bereich 8 d₁, der durch isotropes Ätzen erzeugt ist, und einen zweiten Bereich 8 d₂, der durch anisotropes Ätzen erzeugt ist, auf­ weist.
Wenn das Längenverhältnis (Verhältnis der Tiefe zu der Breite) eines Kontaktloches einen kleinen Wert wie 0,5 erreicht, wie es in Fig. 1 gezeigt ist, kann eine relativ gute Bedeckung einer dünnen Metallschicht 3 in dem Kontaktloch erzielt wer­ den. In dem Fall, daß Al-Si als eine dünne Metallschicht 3 durch Zerstäuben abgeschieden wird, erreicht die Dicke der Metallschicht in dem Loch 30-40% von der auf der oberen Oberfläche der Isolierschicht 2. Wenn das Längenverhältnis jedoch einen Wert von 1, wie in Fig. 2 gezeigt ist, erreicht, nimmt die Dicke der Metallschicht in dem Loch auf weniger als 10% von der auf der Isolierschicht ab. Folglich ist es leicht möglich, daß eine Unterbrechung in dem Metalldraht auftritt. Im Hinblick auf dieses Problem wurde die Bedeckung der Metall­ schicht in dem Loch beim Stand der Technik verbessert, indem eine Anschrägung in dem Loch, wie in Fig. 3 gezeigt ist, vor­ gesehen wurde, oder indem ein Zwei-Stufen-Ätzen, wie in Fig. 4 gezeigt ist, benutzt wurde.
Da ein Kontaktbereich in einer Halbleitereinrichtung nach dem Stand der Technik wie oben beschrieben strukturiert ist, be­ stehen folgende Probleme.
  • I) Das Kontaktloch wird nicht aufgefüllt, obwohl eine fla­ che obere Oberfläche des Substrates in dem technischen Feld der Vielfachverbindungen gewünscht wird.
  • II) Die verbesserten Kontaktlöcher, wie sie in Fig. 3 und 4 gezeigt sind, sind relativ groß und daher im Hinblick auf Miniaturisierung von Halbleitereinrichtungen nicht erwünscht.
Daher ist es Aufgabe der Erfindung, eine Halbleitereinrichtung vorzusehen, in der ein Kontaktloch mit einem leitenden Mate­ rial gefüllt ist, und das dabei klein bleibt.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Silizium­ substrat; eine auf dem Siliziumsubstrat gebildete Isolier­ schicht; ein durch die Isolierschicht geöffnetes Kontaktloch; und eine Füllschicht aus dotiertem Silizium, die auf dem Si­ liziumsubstrat in dem Kontaktloch durch Ausscheiden in der festen Phase aus einer dünnen Legierungsschicht, die Silizium und ein Dotierungselement enthält, gewachsen ist.
Ein erfindungsgemäßes Verfahren zur Herstellung einer Halb­ leitereinrichtung weist folgende Schritte auf: Vorbereiten eines Siliziumsubstrates; Bilden einer Isolierschicht auf dem Siliziumsubstrat; Öffnen eines Kontaktloches durch die Iso­ lierschicht; Bilden einer dünnen Legierungsschicht, die Sili­ zium und ein Dotierelement enthält, wobei die Legierungs­ schicht in Kontakt mit dem Siliziumsubstrat an dem Boden des Kontaktloches ist; und Wachsenlassen einer Füllschicht aus dotiertem Silizium auf dem Siliziumsubstrat in dem Kontaktloch durch Ausscheiden in der festen Phase aus der Legierungs­ schicht aufgrund einer Wärmebehandlung.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispieles anhand der Figuren. Von den Figuren zeigen:
Fig. 1 bis 4 Teilschnittansichten, die verschiedene Struk­ turen eines Kontaktbereiches einer Halbleiter­ einrichtung nach dem Stand der Technik zeigen;
Fig. 5A bis 5D Teilschnittansichten, die ein Verfahren zur Herstellung eines Kontaktbereiches nach einer erfindungsgemäßen Ausführungsform zeigen; und
Fig. 6 eine Teilschnittansicht, die eine Struktur eines erfindungsgemäßen Kontaktbereiches zeigt.
In den Fig. 5A bis 5D sind wichtige Schritte eines Verfah­ rens zur Herstellung einer Ausführungsform einer erfindungs­ gemäßen Halbleitereinrichtung dargestellt.
Eine in Fig. 5A gezeigte Anordnung ist ähnlich der, die in Fig. 2 gezeigt ist, mit der Ausnahme, daß eine dünne Legie­ rungsschicht 6 anstelle der dünnen Metallschicht 3 gebildet ist. Diese Legierungsschicht 6 ist aus einer Aluminiumlegie­ rung, die Silizium und ein Dotierungselement vom p-Typ ent­ hält, wie Bor. Der Siliziumgehalt dieser Legierung ist sehr viel höher als der (1-2%) einer gewöhnlichen Al-Si-Legie­ rung, so daß Silizium leicht ausgeschieden werden kann.
In den Fig. 5A und 5B ist zu sehen, daß das Silizium als Siliziumteilchen 5 ausgeschieden wird, die Bor als Dotierungs­ element enthalten, wenn die Legierungsschicht 6 einer Wärme­ behandlung ausgesetzt wird. Das Überschußsilizium wird über­ wiegend auf dem Siliziumsubstrat 1 in dem Kontaktloch 8 e durch epitaxiales Wachsen in der festen Phase ausgeschieden. Dieses überwiegende Ausscheiden durch Festphasenepitaxialwachstum ist wohlbekannt. Folglich wird das Kontaktloch 8 e mit einem Siliziumniederschlag 5 gefüllt, der Bor enthält und in Kontakt mit dem Siliziumsubstrat 1 ist.
In den Fig. 5B und 5C wird gezeigt, daß die Al-Si-Schicht 6 weggeätzt wird, wobei der Siliziumniederschlag 5 nachbleibt, und dann wird eine Photolackschicht auf der offenen oberen Oberfläche vorgesehen. Der Photolackschicht wird dann ein Mu­ ster aufgeprägt, so daß nur der Kontaktlochbereich von der Photolackschicht 7 bedeckt wird.
In den Fig. 5C und 5D ist gezeigt, daß der Siliziumnieder­ schlag 5, der nicht von dem Photolack 7 bedeckt ist, wegge­ ätzt wird, und dann wird die Photolackschicht 7 entfernt.
Danach wird, wie in Fig. 6 gezeigt ist, eine dünne Metall­ schicht 3 vorgesehen, die als Leitungsdrähte strukturiert wird. Mit der in Fig. 6 gezeigten Anordnung können die folgen­ den vorteilhaften Auswirkungen erzielt werden.
Da der Siliziumniederschlag 5 das Kontaktloch 8 e ausfüllt, ist die Abdeckung der Metallschicht 3 bei dem Kontaktlochbe­ reich verbessert, so daß die obere Oberfläche der Metall­ schicht 3 im wesentlichen eben wird. Als Resultat kann eine Vielschichtverbindung leicht und sicher realisiert werden.
Da weiterhin der Siliziumniederschlag 5 Bor enthält, kann der elektrische Widerstand bei dem Kontakt niedrig genug gehalten werden. Es sei zum Beispiel ein zylindrisches Kontaktloch von 0,8 µm Durchmesser und 1 µm Dicke gegeben, das mit einem Si­ liziumniederschlag 5 gefüllt ist. Bei einem Borgehalt von 1 × 10¹⁹ cm-3 wird der spezifische Widerstand des dotierten Siliziumniederschlages 5 ungefähr 10-2 Ω cm, und daher wird der Widerstand des gesamten Siliziumniederschlages 5 in dem Kontaktloch 8 e auf den niedrigen Wert von ungefähr 20 Ω ge­ drückt.
Auf der anderen Seite kann der Siliziumniederschlag 5 in dem Kontaktloch 8 e als Widerstand benutzt werden, indem der Ge­ halt des Dotierungselementes gesteuert wird.
Wenn weiterhin Aluminium für die Metallschicht 3 genommen wird, wird die Anschlußspitze von Aluminium durch den dicken Siliziumniederschlag 5 verhindert, der das Siliziumsubstrat 1 bedeckt. Folglich wird es möglich, reines Aluminium oder eine Al-Si-Legierung mit weniger Silizium als Material für die Anschlußdrähte zu benutzen. Daher ist es unwahrscheinlich, daß Silizium von dem Drahtmaterial auf den dotierten Silizium­ niederschlag 5 während einer Wärmebehandlung abgeschieden wird, und es ist ziemlich unwahrscheinlich, daß der ohmsche Kontakt zwischen dem Draht und dem dotierten Niederschlag 5 verschlechtert wird.
Mit der in Fig. 6 gezeigten Anordnung kann das Kontaktloch verkleinert werden, um eine Halbleitereinrichtung zu miniatu­ risieren.
Obwohl Bor als p-Typ-Dotierungselement in der Al-Si-Legie­ rungsschicht 6 in der oben beschriebenen Ausführungsform ent­ halten ist, ist es klar, daß Phosphor oder Arsen als n-Typ- Dotierungselement in der Al-Si-Legierungsschicht 6 enthalten sein kann, damit ein Kontakt mit einer n-Typ-dotierten Schicht auf einem Siliziumsubstrat hergestellt wird.

Claims (8)

1. Halbleitereinrichtung mit:
einem Siliziumsubstrat (1);
einer auf dem Siliziumsubstrat (1) gebildeten Isolierschicht (2);
einem durch die Isolierschicht (2) gebildeten Kontaktloch (8 e);
gekennzeichnet durch:
eine Füllschicht (5) aus dotiertem Silizium, die auf dem Siliziumsubstrat (1) in dem Kontaktloch (8 e) durch Ausschei­ den in der festen Phase aus einer Silizium und ein Dotierungs­ element aufweisenden dünnen Legierungsschicht (6) gewachsen ist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß die dünne Legierungsschicht (6) aus einer Al-Si- Legierung ist.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß das Dotierungselement aus Bor, Phosphor und Arsen ausgewählt ist.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, ge­ kennzeichnet durch eine dünne Metallschicht (3), die in Kon­ takt mit der Füllschicht (5) gebildet ist.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Füllschicht (5) als ein Wider­ stand benutzt wird.
6. Verfahren zur Herstellung einer Halbleitereinrichtung mit Vorbereiten eines Siliziumsubstrates;
Bilden einer Isolierschicht auf dem Siliziumsubstrat;
Öffnen eines Kontaktloches durch die Isolierschicht;
gekennzeichnet durch:
Bilden einer Legierungsschicht, die Silizium und ein Dotier­ element aufweist,und die am Boden des Kontaktloches in Kontakt mit dem Siliziumsubstrat ist; und
Wachsenlassen einer Füllschicht aus dotiertem Silizium auf dem Siliziumsubstrat in dem Kontaktloch durch Ausscheiden in der festen Phase aus der Legierungsschicht durch eine Wärmebehand­ lung.
7. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die dünne Legierungs­ schicht (6) aus einer Al-Si-Legierung ist.
8. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß das Dotierungs­ element aus Bor, Phosphor und Arsen ausgewählt ist.
DE19863636547 1985-10-29 1986-10-28 Halbleitereinrichtung und verfahren zu deren herstellung Granted DE3636547A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60244551A JPS62102559A (ja) 1985-10-29 1985-10-29 半導体装置及び製造方法

Publications (2)

Publication Number Publication Date
DE3636547A1 true DE3636547A1 (de) 1987-04-30
DE3636547C2 DE3636547C2 (de) 1989-05-03

Family

ID=17120380

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863636547 Granted DE3636547A1 (de) 1985-10-29 1986-10-28 Halbleitereinrichtung und verfahren zu deren herstellung

Country Status (4)

Country Link
US (1) US4927783A (de)
JP (1) JPS62102559A (de)
KR (1) KR900001660B1 (de)
DE (1) DE3636547A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3715232A1 (de) * 1987-05-07 1988-11-17 Siemens Ag Verfahren zur substratkontaktierung bei der herstellung von durch isolationsgraeben getrennten bipolartransistorschaltungen
EP0393215A1 (de) * 1989-04-18 1990-10-24 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer mit Störatomen dotierten, selektiv gewachsenen Siliziumschicht
EP0410390A2 (de) * 1989-07-27 1991-01-30 Seiko Instruments Inc. Verfahren zum Herstellen einer Halbleitervorrichtung
US5004702A (en) * 1987-10-19 1991-04-02 Kabushiki Kaisha Toshiba Preparation method of selective growth silicon layer doped with impurities
EP0478871A1 (de) * 1990-10-01 1992-04-08 STMicroelectronics S.r.l. Herstellung von Kontaktanschlüssen bei der alles überdeckenden CVD-Abscheidung und Rückätzen
EP0558304A2 (de) * 1992-02-28 1993-09-01 STMicroelectronics, Inc. Herstellungsverfahren von Submikronkontakten
DE4325706C2 (de) * 1992-07-31 2002-08-29 Toshiba Kawasaki Kk Verfahren zur Herstellung einer Halbleiteranordnung

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217923A (en) * 1989-02-13 1993-06-08 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device having silicided source/drain regions
KR930004110B1 (ko) * 1990-10-25 1993-05-20 현대전자산업 주식회사 표면적이 극대화된 도전층 제조방법
US5175125A (en) * 1991-04-03 1992-12-29 Chartered Semiconductor Manufacturing Ltd. Pte Method for making electrical contacts
US5474949A (en) * 1992-01-27 1995-12-12 Matsushita Electric Industrial Co., Ltd. Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas
KR0140646B1 (ko) * 1994-01-12 1998-07-15 문정환 반도체장치의 제조방법
KR0171069B1 (ko) * 1994-10-27 1999-03-30 문정환 반도체 장치의 접촉부 형성방법
JPH1048250A (ja) * 1996-08-05 1998-02-20 Akebono Brake Ind Co Ltd 加速度センサーおよび加速度センサーの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2563048A1 (fr) * 1984-04-13 1985-10-18 Efcis Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre
EP0097848B1 (de) * 1982-06-28 1986-10-01 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Halbleitervorrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS543480A (en) * 1977-06-09 1979-01-11 Fujitsu Ltd Manufacture of semiconductor device
JPS5443353A (en) * 1977-09-12 1979-04-05 Mitsubishi Electric Corp Refrigerating apparatus
US4546366A (en) * 1978-04-24 1985-10-08 Buchanan Bobby L Polysilicon/silicon junction field effect transistors and integrated circuits (POSFET)
JPS55138833A (en) * 1979-04-17 1980-10-30 Mitsubishi Electric Corp Manufacture of semiconductor device
US4502207A (en) * 1982-12-21 1985-03-05 Toshiba Shibaura Denki Kabushiki Kaisha Wiring material for semiconductor device and method for forming wiring pattern therewith
JPS59154040A (ja) * 1983-02-22 1984-09-03 Toshiba Corp 半導体装置の製造方法
JPH0638496B2 (ja) * 1983-06-27 1994-05-18 日本電気株式会社 半導体装置
US4584767A (en) * 1984-07-16 1986-04-29 Gregory Vernon C In-mold process for fabrication of molded plastic printed circuit boards

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0097848B1 (de) * 1982-06-28 1986-10-01 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Halbleitervorrichtung
FR2563048A1 (fr) * 1984-04-13 1985-10-18 Efcis Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D. Pramanik, A.N. Saxena: VLSI Metallization Using Aluminium and its Alloys. In: Solid State Technology, März 1983, S. 131-138 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3715232A1 (de) * 1987-05-07 1988-11-17 Siemens Ag Verfahren zur substratkontaktierung bei der herstellung von durch isolationsgraeben getrennten bipolartransistorschaltungen
US5004702A (en) * 1987-10-19 1991-04-02 Kabushiki Kaisha Toshiba Preparation method of selective growth silicon layer doped with impurities
EP0393215A1 (de) * 1989-04-18 1990-10-24 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer mit Störatomen dotierten, selektiv gewachsenen Siliziumschicht
EP0410390A2 (de) * 1989-07-27 1991-01-30 Seiko Instruments Inc. Verfahren zum Herstellen einer Halbleitervorrichtung
EP0410390A3 (en) * 1989-07-27 1993-02-24 Seiko Instruments Inc. Method of producing semiconductor device
US6329274B1 (en) 1989-07-27 2001-12-11 Seiko Instruments Inc. Method of producing semiconductor device
EP0478871A1 (de) * 1990-10-01 1992-04-08 STMicroelectronics S.r.l. Herstellung von Kontaktanschlüssen bei der alles überdeckenden CVD-Abscheidung und Rückätzen
EP0558304A2 (de) * 1992-02-28 1993-09-01 STMicroelectronics, Inc. Herstellungsverfahren von Submikronkontakten
EP0558304A3 (en) * 1992-02-28 1994-05-18 Sgs Thomson Microelectronics Method of forming submicron contacts
DE4325706C2 (de) * 1992-07-31 2002-08-29 Toshiba Kawasaki Kk Verfahren zur Herstellung einer Halbleiteranordnung

Also Published As

Publication number Publication date
US4927783A (en) 1990-05-22
KR900001660B1 (ko) 1990-03-17
KR870004503A (ko) 1987-05-09
JPS62102559A (ja) 1987-05-13
DE3636547C2 (de) 1989-05-03

Similar Documents

Publication Publication Date Title
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE3636547A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE1789106A1 (de) Halbleiteranordnung
DE4406861A1 (de) Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren
DE19700868A1 (de) Verfahren zum Herstellen von Verbindungen innerhalb eines Halbleiterbauteils
DE4127967A1 (de) Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung
EP0132720A1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene
DE19542411A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE3810494C2 (de) Integrierte Halbleiterschaltungseinrichtung mit supraleitender Schicht
EP0199078A1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE3109074C2 (de)
DE1302005B (de)
DE19614164A1 (de) Verfahren zum Bilden einer Mehrschichtverbindung
DE19603450A1 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE2453279B2 (de) Halbleiteranordnung, insbesondere integrierte Schaltung
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
DE69735919T2 (de) Ein verfahren zur herstellung einer monolithischen mikrowellenschaltung mit dicken leitern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee