DE3814469A1 - Halbleiteranordnung und verfahren zu ihrer herstellung - Google Patents

Halbleiteranordnung und verfahren zu ihrer herstellung

Info

Publication number
DE3814469A1
DE3814469A1 DE3814469A DE3814469A DE3814469A1 DE 3814469 A1 DE3814469 A1 DE 3814469A1 DE 3814469 A DE3814469 A DE 3814469A DE 3814469 A DE3814469 A DE 3814469A DE 3814469 A1 DE3814469 A1 DE 3814469A1
Authority
DE
Germany
Prior art keywords
layer
heat radiation
semiconductor chip
semiconductor
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3814469A
Other languages
English (en)
Other versions
DE3814469C2 (de
Inventor
Tetsuya Ueda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3814469A1 publication Critical patent/DE3814469A1/de
Application granted granted Critical
Publication of DE3814469C2 publication Critical patent/DE3814469C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Description

Die Erfindung betrifft eine Halbleiteranordnung, insbesondere eine solche Halbleiteranordnung, bei der ein Halbleiterchip auf ein schichtförmiges Trägerband aufkontaktiert wird, sowie ein Verfahren zur Herstellung von derartigen Halbleiter­ anordnungen.
Eine herkömmliche Halbleiteranordnung dieser Art hat einen Aufbau, der in Fig. 14A und 14B dargestellt ist. Eine Schicht 1, die aus einem Kunstharz auf Polyimid-Basis hergestellt ist, hat an einem zentralen Ort einen recht­ eckigen Öffnungsbereich 2, der auch als "zentrales Loch der Anordnung" bezeichnet wird. Eine Vielzahl von Leitungen 3 in einem vorgegebenen Muster sind auf der Schicht 1 angeordnet. Der vordere Endbereich von jeder der Leitungen 3 steht in den Öffnungsbereich 2 der Schicht 1 vor und dient als innere Leitung 3 a, während ihr rückseitiger Bereich von dem Außenumfang der Schicht 1 vorsteht und eine äußere Leitung 3 b bildet. Ein Halbleiterchip 5 ist mit jeder der inneren Leitungen 3 A über einen Kontakthöcker 4 verbunden. Der Halbleiterchip 5 ist zusammen mit der Schicht 1 mit einem Harz 6 eingeformt.
Die herkömmliche Halbleiteranordnung mit einem Aufbau der oben beschriebenen Art wird in der nachstehend beschriebenen Weise hergestellt. Zuerst wird eine erforderliche Anzahl von Leitungen 3 an der Schicht 1 befestigt, die folgendes aufweist: Perforationen 7, die regelmäßig an ihren beiden Seitenbereichen angeordnet sind, einen Öffnungsbereich 2, der in ihrem mittleren Bereich ausgebildet ist, und äußere Leitungslöcher 8, die um den Umfang des Öffnungsbereiches 2 ausgebildet sind, wie es Fig. 15A zeigt. Die so befestigten Leitungen 3 werden von Stützbereichen 9 abgestützt, die sich zwischen dem Öffnungsbereich 2 und den äußeren Leitungslöchern 8 befinden und sie haben jeweils einen Testanschluß 3 c an der Rückseite ihrer äußeren Leitung 3 b, die sich über dem entsprechenden äußeren Leitungsloch 8 befindet.
Anschließend wird ein Halbleiterchip 5 in den Öffnungsbereich 2 der Schicht 1 eingesetzt, und Kontakthöcker 4, die auf Elektroden des Halbleiterchips 5 vorgesehen sind, werden mit den inneren Leitungen 3 a verbunden, vgl. Fig. 15B, 16A und 16B.
In diesem Zustand werden verschiedene Tests durchgeführt, bei denen die Zustände der verschiedenen Verbindungen getestet werden, indem man die Testanschlüsse 3 c verwendet, wobei die Wirkungsweise des Halbleiterchips 5 geprüft wird. Danach werden die Leitungen 3 in bestimmten Bereichen zwischen ihren äußeren Leitungen 3 b und den Testanschlüssen 3 c geschnitten, und die Schicht 1 wird an ihren Brückenbereichen 10 geschnitten, die sich zwischen benachbarten äußeren Leitungslöchern 8 befinden. Schließlich wird der Halbleiterchip 5 mit einem Harz 6 eingeformt, so daß sich eine Halbleiteranordnung ergibt, die in den Fig. 14A und 14B dargestellt ist.
Das Harz hat jedoch im allgemeinen eine geringe Wärmeleit­ fähigkeit. Infolgedessen ist es bei der herkömmlichen Halb­ leiteranordnung, bei der der Halbleiterchip 5 vollständig mit dem Kunstharz 6 eingeformt ist, so, daß die meiste von dem Halbleiterchip 5 während des Betriebes der Anordnung erzeugte Wärme sich unvermeidlicherweise in dem Harz 6 sammelt. Dies bringt die Gefahr mit sich, daß die Temperatur des Halbleiterchips 5 innerhalb des Harzes ansteigt, was die Eigenschaften und die Betriebszuverlässigkeit der Halbleiter­ anordnung verschlechtert.
Aufgabe der Erfindung ist es, eine Halbleiteranordnung anzugeben, bei der die Wärme, die von dem Halbleiterchip während des Betriebes der Halbleiteranordnung erzeugt wird, in wirksamer Weise nach außen abgegeben bzw. abgestrahlt wird. Weiteres Ziel der Erfindung ist es, ein Verfahren zur Herstellung einer derartigen Halbleiteranordnung anzugeben.
Gemäß einem Aspekt der Erfindung wird eine Halbleiteranordnung angegeben, die folgendes aufweist: einen Halbleiterchip mit ersten und zweiten Oberflächen; Leitungen, die jeweils mit einem ihrer Enden mit einer Elektrode auf der ersten Ober­ fläche des Halbleiterchips verbunden sind; Wärmestrahlungs­ einrichtungen, die in Kontakt mit der zweiten Oberfläche des Halbleiterchips angeordnet sind; und einen Formkörper zum Einformen des Halbleiterchips in der Weise, daß die anderen Enden der Leitungen und die Wärmestrahlungseinrichtungen nach außen freiliegen.
Gemäß diesem Aspekt der Erfindung ist die Wärmestrahlungsein­ richtung in Kontakt mit dem Halbleiterchip so angeordnet, daß sie zur Außenseite frei zugänglich ist. Somit kann die vom Halbleiterchip erzeugte Wärme in wirksamer Weise nach außen abgestrahlt werden.
Gemäß einem anderen Aspekt der Erfindung wird ein Verfahren zur Herstellung einer Halbleiteranordnung angegeben, das folgende Schritte umfaßt:
  • - Einführen eines Halbleiterchips mit ersten und zweiten Oberflächen in einen Öffnungsbereich, der in einer ersten Schicht ausgebildet ist;
  • - Verbinden von Elektroden, die auf der ersten Oberfläche des Halbleiterchips vorgesehen sind, mit Leitungen, die auf die erste Schicht aufkontaktiert sind und in den Öffnungsbereich vorstehen;
  • - Ausfluchten der Position einer zweiten Schicht, die mit der Wärmestrahlungseinrichtungen versehen ist, mit der der ersten Schicht;
  • - Verbinden der Wärmestrahlungseinrichtung mit der zweiten Oberfläche des Halbleiterchips und Verbinden der zweiten Schicht mit der ersten Schicht; und
  • - Einformen des Halbleiterchips in der Weise, daß die Wärmestrahlungseinrichtung nach außen frei zugänglich ist.
Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausführungs­ beispielen und unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Die Zeichnung zeigt in
Fig. 1 eine Schnittansicht zur Erläuterung einer Halbleiteranordnung gemäß einer ersten Ausführungsform der Erfindung;
Fig. 2A, 2B und 3 schematische Darstellungen zur Erläuterung der Schritte eines erfindungsgemäßen Ver­ fahrens zur Herstellung der Halbleiter­ anordnung gemäß Fig. 1;
Fig. 4 bis 13 schematische Darstellungen zur Erläuterung von weiteren Ausführungsformen gemäß der Erfindung;
Fig. 14A und 14B Darstellungen zur Erläuterung einer her­ kömmlichen Halbleiteranordnung; und in
Fig. 15A, 15B, 16A und 16B schematische Darstellungen zur Erläuterung der Schritte zur Herstellung einer her­ kömmlichen Halbleiteranordnung.
Wie in Fig. 1 dargestellt, hat eine Halbleiteranordnung gemäß einer ersten Ausführungsform der Erfindung eine erste Schicht 11, die beispielsweise aus einem Kunstharz auf Poly­ imidbasis hergestellt ist. Ein rechteckiger Öffnungsbereich 12 ist in dem zentralen Bereich der ersten Schicht 11 ausgebildet. Die erste Schicht 11 hat eine Oberfläche 11 a, auf der eine Vielzahl von Leitungen 13 angeordnet sind. Der vordere End­ bereich von jeder Leitung 13 steht in den Öffnungsbereich 12 vor und dient als innere Leitung 13 a, während der hintere Bereich jeder Leitung 13 vom Außenumfang der ersten Schicht 11 vorsteht und als äußere Leitung 13 b dient. Ein Halbleiterchip 5 ist im Inneren des Öffnungsbereiches 12 angeordnet, und Kontakthöcker oder Bondhügel 14 sind auf der einen Oberfläche 5 a des Halbleiterchips 5 vorgesehen und jeweils mit der jeweiligen inneren Leitung 13 a verbunden.
Eine zweite Schicht 15, die aus einem Metallmaterial herge­ stellt ist, das eine hohe Wärmeleitfähigkeit besitzt, ist mit seiner einen Oberfläche 15 a mit der anderen Oberfläche 11 b der ersten Schicht 11 verbunden. Die zweite Schicht 15 hat einen Öffnungsbereich 16, der an einem Ort ausgebildet ist, der dem des Öffnungsbereiches 12 der ersten Schicht 11 ent­ spricht und die gleiche Öffnung hat wie dieser Öffnungs­ bereich 12. Ein Kühlkörper oder Wärmestrahlungskörper 17 ist auf der anderen Oberfläche 15 b der zweiten Schicht 15 vorgesehen. Der Wärmestrahlungskörper 17 hat eine schicht­ förmige Konfiguration und besteht aus einem Metallmaterial, welches das gleiche wie das der zweiten Schicht 15 ist. Der Umfangsbereich des Wärmestrahlungskörpers 17 ist mit dem Bereich der zweiten Schicht 15 verbunden, der um den Umfang des Öffnungsbereiches 16 herum ausgebildet ist, während der zentrale Bereich des Wärmestrahlungskörpers 17 mit der gegenüberliegenden Oberfläche 5 b des Halbleiterchips 5 verbunden ist, beispielsweise mit einem Klebstoff 18, z. B. einem Epoxyharz. Der Öffnungsbereich 16 der zweiten Schicht 15 wird durch den Wärmestrahlungskörper 17 ver­ schlossen.
Ein Formkörper 19, der aus einem Kunstharz hergestellt ist, beispielsweise aus einem Epoxyharz oder Silikonharz, ist in den übrigen Teilen der Öffnungsbereiche 12 und 16 der ersten und zweiten Schichten 11 bzs. 15 sowie dem Halbleiterchip 5 vorgesehen. Somit ist der Halbleiterchip 5 mit dem Harz des Formkörpers 19 und dem Wärmestrahlungskörper 17 eingeformt. Mit anderen Worten, der Halbleiterchip 5 ist mit der einen Oberfläche 17 a des Wärmestrahlungskörpers 17 verbunden, während die andere Oberfläche 17 b des Wärmestrahlungskörpers 17 zur Außenseite der Anordnung frei zugänglich ist.
Da bei der Halbleiteranordnung mit dem vorstehend beschriebenen Aufbau der Wärmestrahlungskörper 17 nach außen gerichtet ist, kann Wärme, die von dem Halbleiterchip 5 während des Betriebes der Halbleiteranordnung erzeugt wird, in wirksamer Weise nach außen abgestrahlt werden durch den Wärmestrahlungskörper 17 hoher Wärmeleitfähigkeit. Somit wird jegliches Ansteigen der Temperatur des Halbleiterchips 5 verhindert und damit ein stabiler Betrieb der Anordnung gewährleistet.
Als nächstes wird ein Verfahren zur Herstellung einer Halb­ leiteranordnung mit dem vorstehend beschriebenen Aufbau erläutert.
Zunächst wird, wie in Fig. 2A dargestellt, eine erforderliche Anzahl von Leitungen 13 mit gewünschtem Muster an der einen Oberfläche 11 a einer ersten Schicht 11 befestigt, die folgendes aufweist: Perforationen 20, die in regelmäßiger Anordnung an ihren beiden Seitenbereichen ausgebildet sind, einen Öffnungsbereich 12, der in ihrem zentralen Bereich ausgebildet ist, und äußere Leitungslöcher 21, die um den Umfang des Öffnungsbereiches 12 ausgebildet sind.
Die so befestigten Leitungen 13 werden mit Stützbereichen 22 abgestützt, die sich zwischen dem Öffnungsbereich 12 und den äußeren Leitungslöchern 21 befinden. Die Leitungen 13 haben jeweils eine innere Leitung 13 a, eine äußere Leitung 13 b, die sich am rückseitigen Ende der inneren Leitung 13 a befindet und die sich über dem entsprechenden äußeren Leitungsloch 21 befindet, sowie einen Testanschluß 13 c, der sich ganz am hinteren Ende der äußeren Leitung 13 b befindet.
Anschließend wird ein Halbleiterchip 5 in den Öffnungsbereich 12 der ersten Schicht 11 eingesetzt, und Kontakthöcker oder Bondhügel 14, die an Elektroden des Halbleiterchips 5 vorge­ sehen sind, werden mit den inneren Leitungen 13 a verbunden. In diesem Zustand werden verschiedene Tests durchgeführt. Beispielsweise werden die Zustände von verschiedenen Ver­ bindungen unter Verwendung der Testanschlüsse 13 c getestet, und die Wirkungsweise des Halbleiterchips 5 wird geprüft.
Weiterhin wird, wie in Fig. 2B dargestellt, eine zweite Schicht 15 mit der gleichen Größe und Konfiguration wie die erste Schicht 11 hergestellt. Genauer gesagt, die zweite Schicht 15 hat Perforationen 23, die regelmäßig in ihren beiden Seitenbereichen angeordnet sind, einen Öffnungsbereich 16, der in ihrem zentralen Bereich ausgebildet ist, sowie äußere Leitungslöcher 24, die um den Umfang des Öffnungs­ bereiches 16 ausgebildet sind. Anschließend wird ein Wärme­ strahlungskörper 17 auf der einen Oberfläche 15 b der zweiten Schicht 15 in der Weise angeordnet, daß er den Öffnungsbereich 16 verschließt, und der Umfangsbereich des Wärmestrahlungs­ körpers 17 wird mit den Stützbereichen 25 verbunden, die sich zwischen dem Öffnungsbereich 16 und den äußeren Leitungs­ löchern 24 befinden.
Ein Teil des Wärmestrahlungskörpers 17 innerhalb des Öffnungs­ bereiches 16 der zweiten Schicht 15 wird mit einem Klebstoff 18 überzogen. Anschließend werden, wie in Fig. 3 dargestellt, die erste Schicht 11 und die zweite Schicht 15 in der Weise positioniert, daß ihre entsprechenden Öffnungsbereiche 12 und 16 richtig ausgefluchtet werden, und die andere Oberfläche 5 b des Halbleiterchips 5 wird mit der mit Klebstoff beschichteten Oberfläche des Wärmestrahlungskörpers 17 verbunden, während die anderen Oberflächen 11 b und 15 a der ersten und der zweiten Schichten 11 bzs. 15 miteinander verbunden werden.
Anschließend wird der Halbleiterchip 5, der über dem Wärme­ strahlungskörper 17 angeordnet ist, mit Kunstharz eingeformt, das einen Formkörper 19 ergibt. Anschließend werden die Leitungen 13 in bestimmten Bereichen zwischen ihren äußeren Leitungen 13 b und den Testanschlüssen 13 c durchgeschnitten, und die ersten und zweiten Schichten 11 und 15 werden in Brückenbereichen 26 und 27, die sich zwischen benachbarten äußeren Leitungslöchern 21 und 24 befinden, durchgeschnitten. Auf diese Weise wird eine Halbleiteranordnung gemäß Fig. 1 erhalten.
Obwohl die zweite Schicht 15 bei der obigen Ausführungsform aus einem Metallmaterial besteht, ist die Erfindung keinesfalls darauf beschränkt. Vielmehr kann die zweite Schicht 15 alternativ aus einem Kunstharzmaterial hergestellt werden, in ähnlicher Weise wie die erste Schicht 11.
Bei der oben beschriebenen Ausführungsform ist der Wärme­ strahlungskörper 17 auf der einen Oberfläche 15 b der zweiten Schicht 15 angeordnet. Alternativ kann, wie in Fig. 4 darge­ stellt, der Wärmestrahlungskörper 17 auf der anderen Ober­ fläche 15 a der zweiten Schicht 15 angeordnet sein, die mit der ersten Schicht 11 verbunden ist, wobei die Oberfläche 17 a des Wärmestrahlungskörpers 17, die mit der zweiten Schicht 15 verbunden ist, freiliegt, und zwar über dem Öffnungs­ bereich 16.
Bei der Herstellung einer Halbleiteranordnung mit einem derartigen Aufbau wird, wie in Fig. 5A dargestellt, ein Halbleiterchip 5 auf einer ersten Schicht 11 in gleicher Weise montiert, wie es in Fig. 2A dargestellt ist. Ein Wärmestrahlungskörper 17 wird jedoch mit einer Oberfläche 15 a einer zweiten Schicht 15 verbunden, die als Oberflächenver­ bindung mit der ersten Schicht 11 dient, wie es Fig. 5B zeigt. Die andere Oberfläche 5 b des Halbleiterchips 5 wird mit der Oberfläche 17 b des Wärmestrahlungskörpers 17 mit einem Klebstoff 18 verbunden, vgl. Fig. 6.
Dann wird die Oberfläche 15 a der zweiten Schicht 15 mit der Oberfläche 11 b der ersten Schicht 11 längs eines Bereiches außerhalb des Wärmestrahlungskörpers 17 verbunden. Zu diesem Zweck werden die Brückenbereiche 27 der Schicht 15 etwas nach unten gebogen, damit die Oberfläche 11 b der ersten Schicht 11 und die Oberfläche 15 a der zweiten Schicht 15 miteinander in Kontakt kommen können.
Wenn die zweite Schicht 15 aus einem Material hergestellt wird, das eine ausgezeichnete Wärmeleitfähigkeit besitzt, wie z. B. Metall, kann die zweite Schicht 15 selbst als Wärmestrahlungseinrichtung verwendet werden, wie es Fig. 7 zeigt, anstatt einen Wärmestrahlungskörper 17 zu verwenden, der mit der zweiten Schicht verbunden wird. Bei der Herstellung einer Halbleiteranordnung mit einem derartigen Aufbau gemäß Fig. 7 wird die andere Oberfläche 5 b eines Halbleiterchips 5 direkt mit einer zweiten Schicht 15 in der oben beschriebenen Weise verbunden. Genauer gesagt, ein Halbleiterchip 5 wird, wie in Fig. 8A dargestellt, auf einer ersten Schicht 11 in gleicher Weise montiert, wie es Fig. 2A zeigt.
Wie in Fig. 8B dargestellt, wird jedoch eine zweite Schicht 15 verwendet, die in ihrem zentralen Bereich 15 c keinen Öffnungs­ bereich hat, und dieser zentrale Bereich 15 c wird als Wärme­ strahlungseinrichtung verwendet. Das bedeutet, ein Klebstoff 18 wird auf den zentralen Bereich 15 c der zweiten Schicht 15 aufgebracht, und die andere Oberfläche 5 b des Halbleiterchips 5 wird mit dieser mit Klebstoff beschichteten Oberfläche ver­ bunden, während bestimmte Bereiche der ersten und zweiten Schichten 11 und 15 miteinander verbunden werden, vgl. Fig. 9.
Wie in Fig. 10 dargestellt, kann eine Vielzahl von Kühlrippen 28 auf der freiliegenden Oberfläche eines Wärmestrahlungs­ körpers 17 vorgesehen sein, so daß der Wärmeabstrahlungs­ effekt weiter verbessert wird. Bei der Herstellung wird eine zweite Schicht 15, die mit Wärmeabstrahlungs- oder Kühlrippen 28 versehen ist, mit einer ersten Schicht 11 verbunden, auf der ein Halbleiterchip 5 montiert wird, wie es Fig. 11 zeigt.
Es gibt verschiedene Arten von Wärmeabstrahlungs- oder Kühl­ rippen, die sich verwenden lassen. Beispielsweise kann, wie in Fig. 12 dargestellt, eine Gruppe 30 von Wärmeabstrahlungs- oder Kühlrippen verwendet werden, die eine Vielzahl von scheibenförmigen Rippen 29 aufweisen und eine mehrschichtige Anordnung bilden. In diesem Falle kann die Herstellung in der Weise durchgeführt werden, daß, nachdem die ersten und zweiten Schichten 11 und 15 miteinander verbunden worden sind und die Gehäusebildung erfolgt ist, eine Gruppe 30 von Wärmeab­ strahlungs- oder Kühlrippen mit der freiliegenden Oberfläche eines Wärmestrahlungskörpers 17 verbunden wird, beispiels­ weise mit einem weiteren Klebstoff 18.
Die Wärmeabstrahlungs- oder Kühlrippen können sowohl bei der Ausführungsform gemäß Fig. 10, bei der die zweite Schicht 15 auch als Wärmeabstrahlungseinrichtung dient, als auch bei der Ausführungsform gemäß Fig. 12 verwendet werden, bei der die zweite Schicht 15 und der Wärmeabstrahlungskörper 17 getrennte Teile sind. Es wird bevorzugt, daß die Wärmeabstrahlungs- oder Kühlrippen 28 und 29 aus einem Material hergestellt sind, das eine ausgezeichnete Wärmeleitfähigkeit besitzt, wie z. B. Metall.
Der Klebstoff 18, der verwendet wird, um den Halbleiterchip 5 und den Wärmestrahlungskörper 17 zu verbinden oder um den Wärmestrahlungskörper 17 und die Wärmestrahlungsrippen 28 oder 29 zu verbinden, braucht nicht notwendigerweise ein Klebstoff auf der Basis von Epoxyharz zu sein. Der Klebstoff 18 kann aus jedem anderen geeigneten Material bestehen. Beispielsweise kann ein Lötmittel zur Herstellung der Verbin­ dung verwendet werden.

Claims (11)

1. Halbleiteranordnung, gekennzeichnet durch
  • - einen Halbleiterchip (5) mit ersten und zweiten Oberflächen (5 a, 5 b);
  • - Leitungen (13), die jeweils mit ihrem einen Ende (13 a) mit einer Elektrode auf der ersten Oberfläche (5 a) des Halb­ leiterchips (5) verbunden sind;
  • - eine Wärmestrahlungs- bzw. Kühleinrichtung, die in Kontakt mit der zweiten Oberfläche (5 b) des Halbleiterchips (5) angeordnet ist; und
  • - einen Formkörper (19), mit dem der Halbleiterchip (5) in der Weise eingeformt ist, daß die anderen Enden (13 b) der Leitungen (13) und die Wärmestrahlungs- bzw. Kühlein­ richtung (17) zur Außenseite hin freiliegen.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Wärmestrahlungs- bzw. Kühleinrichtung (17) aus einem wärmeleitenden Material besteht und eine schichtförmige Konfiguration hat.
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß das wärmeleitfähige Material ein Metall ist.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Wärmestrahlungs- bzw. Kühleinrichtung (17) Wärme­ strahlungs- bzw. Kühlrippen (28, 29) auf derjenigen Ober­ fläche (17 a) aufweist, die zur Außenseite hin freiliegt.
5. Verfahren zur Herstellung einer Halbleiteranordnung, gekennzeichnet durch folgende Schritte:
  • - Einführen eines Halbleiterchips mit ersten und zweiten Oberflächen in einen Öffnungsbereich, der in einer ersten Schicht ausgebildet ist;
  • - Verbinden von Elektroden, die auf der ersten Oberfläche des Halbleiterchips vorgesehen sind, mit Leitungen, die mit der ersten Schicht verbunden sind und die in den Öffnungsbereich vorstehen;
  • - Ausfluchten der Position einer zweiten Schicht mit einer Wärmestrahlungseinrichtung mit derjenigen der ersten Schicht;
  • - Verbinden der Wärmestrahlungseinrichtung mit der zweiten Oberfläche des Halbleiterchips, während die zweite Schicht mit der ersten Schicht verbunden wird; und
  • - Einformen des Halbleiterchips in der Weise, daß die Wärme­ strahlungseinrichtung nach außen freiliegt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine zweite Schicht mit einem Öffnungsbereich verwendet wird und die Wärmestrahlungseinrichtung mit der zweiten Schicht in der Weise verbunden wird, daß sie den Öffnungsbereich der zweiten Schicht schließt.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß eine Wärmestrahlungseinrichtung aus einem wärmeleitenden Material und mit einer schichtförmigen Konfiguration verwendet wird.
8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die Wärmestrahlungseinrichtung mit der Oberfläche der zweiten Schicht verbunden wird, die mit der ersten Schicht verbunden wird.
9. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die Wärmestrahlungseinrichtung mit der Oberfläche der zweiten Schicht längs der Oberfläche der zweiten Schicht verbunden wird, die nicht mit der ersten Schicht verbunden wird.
10. Verfahren nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, daß die Wärmestrahlungseinrichtung aus der zweiten Schicht selbst gebildet wird.
11. Verfahren nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, daß eine zweite Schicht aus einem wärmeleitenden Material verwendet wird.
DE3814469A 1987-04-30 1988-04-28 Halbleiteranordnung und verfahren zu ihrer herstellung Granted DE3814469A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62109327A JPH0740600B2 (ja) 1987-04-30 1987-04-30 半導体装置

Publications (2)

Publication Number Publication Date
DE3814469A1 true DE3814469A1 (de) 1988-11-17
DE3814469C2 DE3814469C2 (de) 1992-12-03

Family

ID=14507418

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3814469A Granted DE3814469A1 (de) 1987-04-30 1988-04-28 Halbleiteranordnung und verfahren zu ihrer herstellung

Country Status (3)

Country Link
US (1) US5073817A (de)
JP (1) JPH0740600B2 (de)
DE (1) DE3814469A1 (de)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0406373A1 (de) * 1988-12-07 1991-01-09 Tribotech Leiterpackung für die automatische bandmontage sowie wiederverwendbares transportband für die verwendung bei der montage
US4994411A (en) * 1988-03-10 1991-02-19 Hitachi, Ltd. Process of producing semiconductor device
DE4027072A1 (de) * 1989-08-28 1991-03-21 Mitsubishi Electric Corp Halbleiteranordnung
DE4107541A1 (de) * 1990-03-08 1991-09-12 Nobuo Mikoshiba Halbleiterbauelement
DE4117761A1 (de) * 1990-06-01 1991-12-05 Toshiba Kawasaki Kk Halbleiteranordnung mit filmtraeger
DE4130569A1 (de) * 1990-09-14 1992-03-19 Toshiba Kawasaki Kk Ic-paketiereinrichtung
DE4129160A1 (de) * 1990-11-06 1992-05-07 Mitsubishi Electric Corp Halbleiteranordnung
DE4230330A1 (de) * 1991-09-10 1993-03-11 Hitachi Ltd Bandtraegerpackung und geraet fuer loetbondierung durch hochfrequenzerhitzung
DE4235517A1 (de) * 1991-10-21 1993-04-22 Hitachi Ltd Halbleitervorrichtung in modulbauweise
DE4234022A1 (de) * 1992-10-09 1994-04-14 Telefunken Microelectron Schichtschaltung mit mindestens einem Leistungswiderstand
US5304843A (en) * 1990-06-01 1994-04-19 Kabushiki Kaisha Toshiba Semiconductor device using film carrier
DE19500655A1 (de) * 1995-01-12 1996-07-18 Fraunhofer Ges Forschung Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung
DE19520676A1 (de) * 1995-06-07 1996-12-12 Deutsche Telekom Ag Hybridschaltung und Verfahren zur Herstellung derselben
US5767573A (en) * 1995-10-26 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
USRE37707E1 (en) * 1990-02-22 2002-05-21 Stmicroelectronics S.R.L. Leadframe with heat dissipator connected to S-shaped fingers
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
JP2857725B2 (ja) * 1991-08-05 1999-02-17 株式会社日立製作所 樹脂封止型半導体装置
JP2661442B2 (ja) * 1991-12-03 1997-10-08 日本電気株式会社 樹脂封止型半導体装置及びその製造方法
EP0566872A3 (en) * 1992-04-21 1994-05-11 Motorola Inc A thermally enhanced semiconductor device and method for making the same
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
JP2500785B2 (ja) * 1993-09-20 1996-05-29 日本電気株式会社 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置
US5583370A (en) * 1994-03-04 1996-12-10 Motorola Inc. Tab semiconductor device having die edge protection and method for making the same
KR0155843B1 (ko) * 1995-07-07 1998-12-01 이대원 반도체장치
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
KR19980067735A (ko) * 1997-02-11 1998-10-15 문정환 반도체 패키지의 제조방법
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US6472726B1 (en) * 1998-07-28 2002-10-29 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
JP2000077576A (ja) 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
WO2005024941A1 (ja) * 2003-09-04 2005-03-17 Matsushita Electric Industrial Co., Ltd. 半導体装置
JP2006339354A (ja) * 2005-06-01 2006-12-14 Tdk Corp 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法
US7265445B2 (en) * 2005-03-23 2007-09-04 Texas Instruments Incorporated Integrated circuit package
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2742882A1 (de) * 1977-09-23 1979-04-05 Blaupunkt Werke Gmbh Elektronisches bauelement
DE2752655A1 (de) * 1977-09-23 1979-06-07 Blaupunkt Werke Gmbh Elektronisches bauelement
DE2124887B2 (de) * 1971-05-19 1979-08-02 Philips Patentverwaltung Gmbh, 2000 Hamburg Elektrisches Bauelement, vorzugsweise Halbleiterbauelement, mit Folienkontaktierung
DE2926200A1 (de) * 1978-07-26 1980-02-14 Nat Semiconductor Corp Verfahren zur herstellung eines fuer die bestueckung mit halbleiterbausteinen oder -plaettchen geeigneten mehrschichtbandes
US4280132A (en) * 1977-01-25 1981-07-21 Sharp Kabushiki Kaisha Multi-lead frame member with means for limiting mold spread

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1469611A1 (de) * 1964-10-23 1968-12-19 Basf Ag Verfahren zur Herstellung von Pigmentfaerbungen und -drucken auf Fasergut
US3820153A (en) * 1972-08-28 1974-06-25 Zyrotron Ind Inc Plurality of semiconductor elements mounted on common base
US3839660A (en) * 1973-02-05 1974-10-01 Gen Motors Corp Power semiconductor device package
US3946428A (en) * 1973-09-19 1976-03-23 Nippon Electric Company, Limited Encapsulation package for a semiconductor element
US4023198A (en) * 1974-08-16 1977-05-10 Motorola, Inc. High frequency, high power semiconductor package
GB1478797A (en) * 1974-09-17 1977-07-06 Siemens Ag Semiconductor arrangements
US4150393A (en) * 1975-09-29 1979-04-17 Motorola, Inc. High frequency semiconductor package
JPS5543871A (en) * 1978-09-22 1980-03-27 Casio Comput Co Ltd Packaging of semiconductor device
JPS6020943Y2 (ja) * 1979-08-29 1985-06-22 三菱電機株式会社 半導体装置
JPS5732590U (de) * 1980-08-01 1982-02-20
JPS5979417A (ja) * 1982-10-28 1984-05-08 Sony Corp 磁気ヘツド装置
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
US4731700A (en) * 1987-02-12 1988-03-15 Delco Electronics Corporation Semiconductor connection and crossover apparatus
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
US4967260A (en) * 1988-05-04 1990-10-30 International Electronic Research Corp. Hermetic microminiature packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2124887B2 (de) * 1971-05-19 1979-08-02 Philips Patentverwaltung Gmbh, 2000 Hamburg Elektrisches Bauelement, vorzugsweise Halbleiterbauelement, mit Folienkontaktierung
US4280132A (en) * 1977-01-25 1981-07-21 Sharp Kabushiki Kaisha Multi-lead frame member with means for limiting mold spread
DE2742882A1 (de) * 1977-09-23 1979-04-05 Blaupunkt Werke Gmbh Elektronisches bauelement
DE2752655A1 (de) * 1977-09-23 1979-06-07 Blaupunkt Werke Gmbh Elektronisches bauelement
DE2926200A1 (de) * 1978-07-26 1980-02-14 Nat Semiconductor Corp Verfahren zur herstellung eines fuer die bestueckung mit halbleiterbausteinen oder -plaettchen geeigneten mehrschichtbandes

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 60-63953 A. In: Patents Abstracts of Japan, 1985, Vol.9, Nr.197 (E-335) *
JP 61-242051 A. In: Patents Abstracts of Japan, 1987, Vol.11, Nr.88 (E-490) *
NUTTER,S.W. et.al.: Center-Post Heat sink. In: IBM Technical Disclosure Bulletin, 1981, Vol.23, Nr.9 S.4222-4223 *

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994411A (en) * 1988-03-10 1991-02-19 Hitachi, Ltd. Process of producing semiconductor device
EP0406373A4 (en) * 1988-12-07 1992-04-29 Tribotech Tape automated bonded lead package and reusable transport tape for use therewith
EP0406373A1 (de) * 1988-12-07 1991-01-09 Tribotech Leiterpackung für die automatische bandmontage sowie wiederverwendbares transportband für die verwendung bei der montage
DE4027072A1 (de) * 1989-08-28 1991-03-21 Mitsubishi Electric Corp Halbleiteranordnung
DE4027072C2 (de) * 1989-08-28 1998-09-24 Mitsubishi Electric Corp Halbleiteranordnung
DE4107541A1 (de) * 1990-03-08 1991-09-12 Nobuo Mikoshiba Halbleiterbauelement
DE4107541C2 (de) * 1990-03-08 1999-03-04 Clarion Co Ltd Halbleiterbauelement
US5304843A (en) * 1990-06-01 1994-04-19 Kabushiki Kaisha Toshiba Semiconductor device using film carrier
DE4117761A1 (de) * 1990-06-01 1991-12-05 Toshiba Kawasaki Kk Halbleiteranordnung mit filmtraeger
DE4130569A1 (de) * 1990-09-14 1992-03-19 Toshiba Kawasaki Kk Ic-paketiereinrichtung
DE4129160A1 (de) * 1990-11-06 1992-05-07 Mitsubishi Electric Corp Halbleiteranordnung
DE4230330C2 (de) * 1991-09-10 1998-01-29 Hitachi Ltd Bandträgerpackung und Verfahren zur Lötbondierung desselben durch Hochfrequenzerhitzung
US5390079A (en) * 1991-09-10 1995-02-14 Hitachi, Ltd. Tape carrier package
DE4230330A1 (de) * 1991-09-10 1993-03-11 Hitachi Ltd Bandtraegerpackung und geraet fuer loetbondierung durch hochfrequenzerhitzung
DE4235517A1 (de) * 1991-10-21 1993-04-22 Hitachi Ltd Halbleitervorrichtung in modulbauweise
DE4235517C2 (de) * 1991-10-21 1999-04-08 Hitachi Ltd Halbleiteranordnung in Modulbauweise
DE4234022A1 (de) * 1992-10-09 1994-04-14 Telefunken Microelectron Schichtschaltung mit mindestens einem Leistungswiderstand
DE19500655A1 (de) * 1995-01-12 1996-07-18 Fraunhofer Ges Forschung Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung
US5956232A (en) * 1995-01-12 1999-09-21 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Chip support arrangement and chip support for the manufacture of a chip casing
DE19500655B4 (de) * 1995-01-12 2004-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
DE19520676A1 (de) * 1995-06-07 1996-12-12 Deutsche Telekom Ag Hybridschaltung und Verfahren zur Herstellung derselben
US5767573A (en) * 1995-10-26 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
JPS63273341A (ja) 1988-11-10
US5073817A (en) 1991-12-17
JPH0740600B2 (ja) 1995-05-01
DE3814469C2 (de) 1992-12-03

Similar Documents

Publication Publication Date Title
DE3814469A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE2554965C2 (de)
DE69737248T2 (de) Verfahren zum Einkapseln einer integrierten Halbleiterschaltung
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE69737320T2 (de) Halbleitervorrichtung
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE112006004099B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE4236625A1 (en) Plastics encapsulated semiconductor device - has resin-filled space above element and under parallel plane in which internal wiring is arranged in proximity to surface electrode connections
DE102018204668A1 (de) Halbleitervorrichtung und Verfahren einer Herstellung derselben
DE10205698A1 (de) Leuchtdiode und Verfahren zur Herstellung Derselben
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE4213411A1 (de) Anschlussdraht-rahmen
DE4308705A1 (de) Halbleitervorrichtung und Verfahren zu seiner Herstellung
DE102017220211B4 (de) Halbleitervorrichtung und verfahren zur fertigung derselben
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE602004002249T2 (de) Gestapelter Speicher und Herstellungsverfahren
DE3614087A1 (de) Vorrichtung und verfahren zur verbesserten verkapselung von halbleitervorrichtungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee