DE3829164C1 - - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur ausschließenden ODER-Verknüpfung zweier Signale gemäß Oberbegriff des Patentanspruches 1.

Durch die US-PS 44 08 134 ist ein EXOR-Gatter in ECL-Technik bekannt geworden, bei dem die beiden Eingänge A und B mit den Basisanschlüssen von jeweils einem Stromschaltertransistor von übereinander angeordneten Stromschalterpaaren verbunden sind (21, 24 u. 25; Fig. 2). Die Basen der jeweils anderen Stromschaltertransistoren (22, 23 u. 26) sind mit den internen Referenzspannungsquellen (V _{BB 1} bzw. V _{BB 2}) verbunden. Die Kollektorströme der Transistoren 21 u. 23 fließen durch den gemeinsamen Lastwiderstand 28, an dem ein Spannungssignal abfällt, welches die ausschließende ODER-Verknüpfung der an den Eingängen A und B anliegenden Signale darstellt. Dieses Ausgangssignal gelangt über den Emitterfolger 27 an den Ausgangsknoten 17 des EXOR-Gatters.

Eine verbesserte Schaltungsanordnung zur ausschließenden ODER-Verknüpfung zweier Signale ist in Fig. 1 dargestellt. Diese Anordnung ist in Emitter-Emitter-Coupled-Logic- (E ²CL)-Technik ausgeführt. Aber auch diese verbesserte Anordnung weist noch einige Nachteile auf. Um diese Nachteile im folgenden verdeutlichen zu können, wird kurz auf die Aufgabe der einzelnen Funktionsblöcke eingegangen.

Eine erste Eingangsstufe für das Eingangssignal U _{E 1} besteht aus den Eingangstransistoren EF₁ und EF₂ in Emitter-Schaltung. Eine zweite Eingangsstufe für das Eingangssignal U _{E 2} besteht aus den beiden Eingangstransistoren EF₃ und EF₄ jeweils in Emitter-Schaltung, denen jeweils mittels einer Diode D₁ bzw. D₂ ein Emitterfolger EF₇ bzw. EF₈ nachgeschaltet sind. Die Eingangsstufen dienen sowohl der Pegelanpassung als auch der Entkopplung des eigentlichen EXOR-Gatters von der ansteuernden Schaltung. Die Transistoren der Eingangsstufen sind jeweils mit ihren Kollektoren an Masse und über ihre Emitterwiderstände R₂, R₃ und R₄ an den Minuspol einer Betriebsspannungsquelle U _B angeschaltet. Das eigentliche EXOR-Gatter besteht aus Stromschaltern, die übereinander angeordnet sind (Series Gating). Durch diese serielle Hintereinanderschaltung ist eine Pegelverschiebung zwischen den beiden Eingangssignalen des eigentlichen EXOR-Gatters notwendig. Dies wird durch das Diodenpaar D₁, D₂ und das Emitterfolgerpaar EF₇ bzw. EF₈ erreicht. Die Potentialdifferenz zwischen den beiden internen Signalebenen beträgt somit im Beispiel 2×Basisemitterspannung.

Zu logischen Verknüpfungen der beiden Eingangssignale dienen die genannten Stromschalter mit den Transistoren T₁ bis T₆. Das untere Stromschalterpaar mit den Transistoren T₅ und T₆ ist emittergekoppelt und über eine Stromquelle I₀ mit dem Minuspol der Betriebsspannungsquelle U _B verbunden. Seine Basiseingänge werden von den Ausgängen der Emitterfolger EF₇ bzw. EF₈ angesteuert. An den beiden Kollektorausgängen i₅ und i₆ sind nun jeweils ein oberes Paar von weiteren Stromschaltern angeschaltet. Das erste Paar dieser jeweils ebenfalls emittergekoppelten Transistorpaare besteht aus den Transistoren T₁, T₂ bzw. T₃ und T₄. Die beiden Basiseingänge des ersten Paares T₁, T₂ werden von den Emitterausgängen der ersten Eingangsstufe EF₁ bzw. EF₂ angesteuert, während die Basiseingänge des zweiten Paares T₃ und T₄ invers dazu von den Emitterausgängen derselben genannten Eingangsstufe angesteuert werden. Die vier Kollektorausgänge der beiden oberen Stromschalterpaare sind paarweise parallelgeschaltet, i₁ mit i₃ und i₂ mit i₄, und jeweils über Lastwiderstände R₁ mit Massepotential (Pluspotential) der Betriebsspannungsquelle U _B verbunden. Das Differenzausgangssignal ist an diesen Lastwiderständen R₁ abnehmbar. Zur Regeneration der Signalpegel sowie zur Entkopplung des eigentlichen EXOR-Gatters vom Ausgang dient eine nachgeschaltete Bufferstufe, die im Beispiel aus zwei Emitterfolgerpaaren EF₉, EF₁₁; EF₁₀, EF₁₂ mit den Emitterwiderständen R₅, R₆; R₅, R₆ mit dem Minuspol der Betriebsspannungsquelle verbunden sind, und einem Stromschalter mit den ebenfalls emittergekoppelten Transistoren T₈, T₉, deren gemeinsamer Emitter über eine Steuerspannung U _ref steuerbare Stromquelle aus der Reihenschaltung eines Transistors T₁₀ und ein Widerstand R₇ mit dem Minuspol der Betriebsspannungsquelle verbunden ist, und dessen beide Kollektorausgänge mit externen Lastwiderständen 2×R₈ mit Massepotential verbunden sind, besteht.

Wechselt an einem Eingang des EXOR-Gatters der Signalpegel, während der Pegel am anderen Eingang konstant bleibt, so ändert sich die Spannung am Ausgang des EXOR-Gatters. Werden beide Eingangspegel gleichzeitig umgeschaltet, so wird bei einer idealen EXOR-Verknüpfung das Ausgangssignal nicht beeinflußt. Weil jedoch während des Umschaltens die Differenzspannung an den Stromschaltereingängen beider Signalebenen kurzzeitig den Wert 0 Volt annimmt, fließt der Strom I₀ in diesem Moment zu gleichen Teilen durch die beiden Lastwiderstände R₁. Hierdurch vermindert sich der Betrag der EXOR-Ausgangsspannung, bevor sich wieder der ursprüngliche positive oder negative Maximalwert der Ausgangsspannung einstellt. Im ungünstigsten Fall bricht die Differenzausgangsspannung auf 0 Volt zusammen.

Die Nachteile des EXOR-Gatters zeigen sich bei folgenden verschiedenen Anwendungen.

• 1. Frequenzabhängige Laufzeitdifferenz zwischen den Signalebenen
  Die logische Verknüpfung der Eingangssignale findet in den Transistoren T₁ bis T₄ statt. Der Signalfluß dorthin erfolgt auf 2 unterschiedlichen Wegen. Während das eine Eingangssignal über den Emitterfolger EF₁ an die Basen von T₁ und T₄ bzw. über EF₂ an die Basen von T₂ und T₃ gelangt, fließt das andere Eingangssignal über EF₃/D₁/EF₇ und T₅ zu den Emittern von T₁/T₂ bzw. über EF₄/D₂/EF₈ und T₆ zu den Emittern von T₃/T₄. Aufgrund der endlichen Schaltgeschwindigkeit der Transistoren wird die Laufzeit in den verschiedenen Signalwegen unterschiedlich.
  Dadurch entsteht zwischen den zu verknüpfenden Signalen eine Laufzeitdifferenz t _L , die sich bei den unterschiedlichen Anwendungsmöglichkeiten des EXOR-Gatters wie folgt auswirkt:
  • 1.1 Zur Frequenzverdoppelung werden an die beiden Eingänge des EXOR-Gatters periodische Signale gelegt, die lediglich eine geeignete Phasendifferenz aufweisen, z. B.: u _{E 1} = U₁ · sin ω t u _{E 2} = U₁ · sin|ω t-Φ|.Die durch die unterschiedlichen Signalwege im EXOR-Gatter entstehende Laufzeitdifferenz der Eingangssignale läßt sich durch einen zusätzlichen Phasenwinkel ξ zwischen den Eingangssignalen beschreiben, wenn man das EXOR-Gatter im Bezug auf Laufzeitunterschiede als ideal betrachten möchte. Da die Laufzeitdifferenz indes auch eine Funktion der Kreisfrequenz ist, gilt ξ = f( ω ). Das EXOR-Gatter verhält sich bei der Frequenzverdoppelung dann ideal, wenn giltΦ-ξ ( ω ) = (2n-1) · π/2Nur in diesem Fall ist das Ausgangssignal des EXOR-Gatters gleichspannungsfrei, so daß das gewünschte Tastverhältnis von 1 : 1 auftritt. Zur optimalen Funktion des Gatters als Frequenzverdoppler ist also eine von der Betriebsfrequenz abhängige Einstellung des Phasenwinkels Φ zwischen den Eingangssignalen erforderlich. Dies ist insbesondere dann aber kaum möglich, wenn die ansteuernden Schaltungen monolytisch mit integriert werden.
  • 1.2 Differenzieren und Gleichrichten
    Beim Differenzieren und Gleichrichten wird eine beliebige Bitfolge direkt auf den einen EXOR-Eingang und die gleiche Bitfolge verzögert auf den anderen EXOR-Eingang gelegt. Der Ausgangssignalpegel ändert sich dadurch bei jeder Flanke des Eingangssignals, wodurch eine Taktrückgewinnung aus der Bitfolge möglich ist. Bei dieser Anwendung weist das beschriebene EXOR-Gatter folgende Nachteile auf. Die ansteigende und die abfallende Flanke des Ausgangssignals haben unterschiedliche Flankensteilheiten, da die Signalwege zu oberen und zur unteren Stromschalterebene unterschiedliches Tiefpaßverhalten aufweisen. Die Kurvenform des Ausgangssignals kann also unsymmetrisch werden und hängt davon ab, welche Signalebene direkt und welche verzögert angesteuert wird.
  • 1.3 Anwendung als Phasendetektor
    Steuert man das EXOR-Gatter wie unter 1.1 an, so ist die Ausgangsgleichspannung ein Maß für die Phasenverschiebung zwischen den beiden Eingangstaktsignalen: u _A- = U _A,0 · cos.|Φ-ξ ( ω ) |.Die maximale Empfindlichkeit die u _A-/d Φ tritt für Φ = π/2+ξ ( ω ) auf. Dieser Symmetriepunkt der Funktion u _A- = f( ω ) ist wegen der frequenzabhängigen Differenzlaufzeit ebenfalls frequenzabhängig.
  • 1.4 Logische Verknüpfung von Bitfolgen
    Legt man an die beiden EXOR-Eingänge beliebige Bitfolgen, so darf die EXOR-Ausgangsspannung ihren Pegel jeweils dann ändern, wenn sich nur eine der beiden Eingangsspannungen ändert. Die bereits im Abschnitt 1 definierte Laufzeitdifferenz Δ t _L zwischen den verschiedenen Signalwegen führt zu einem entsprechenden Jitter des Ausgangssignals, der wegen der Frequenzabhängigkeit nicht breitbandig kompensierbar ist.
    Wie in Abschnitt 1.2 besprochen, kann darüberhinaus die Flankensteilheit des Ausgangssignals davon abhängig sein, in welcher Stromschalterebene die Umschaltung erfolgt.
• 2. Eingangsimpedanz
  Aufgrund der Schaltungsunsymmetrie haben die beiden EXOR-Eingänge unterschiedliche Eingangs-Impedanzen. Dadurch bedingt werden die Eingangs-Signalquellen unterschiedlich stark belastet. Außerdem unterscheiden sich die Reflexionsfaktoren der beiden Eingänge.

Der Erfindung lag deshalb die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art anzugeben, die in der Lage ist, die geschilderten Nachteile zu eliminieren. Der Aufwand hierzu soll nicht allzu hoch sein.

Die Lösung dieser Aufgabe erfolgt durch die Merkmale des Patentanspruches 1.

Das erfindungsgemäße ausschließende ODER-Gatter weist die Vorteile auf, daß beide Eingangsstufen dieselben Eingangsimpedanzen haben, daß gleiche Schalt- und Signallaufzeiten auftreten.

Der Erfindung lag die grundlegende Idee zugrunde, das eingangs genannte EXOR-Gatter vollkommen symmetrisch aufzubauen. Im einzelnen werden dabei die Eingangsstufen des erfindungsgemäßen EXOR-Gatters so ausgelegt, daß beide Eingangssignale sowohl auf eine obere als auch mit verschobenen Pegeln auf eine untere Stromschalterebene gelegt werden; dadurch wird gewährleistet, daß beide Eingänge dieselbe Eingangsimpedanz aufweisen. Zum anderen wird die obere Stufe des EXOR-Gatters, in der die logische Verknüpfung erfolgt, zweifach ausgeführt. Durch die doppelte Ausführung der Verknüpfungsstufen wird es ermöglicht, daß bei jedem Pegelwechsel an einem EXOR-Eingang immer sowohl eine obere als auch eine untere Stromschalterebene umgeschaltet wird. Dadurch werden gleiche Schalt- und Signallaufzeiten erreicht, unabhängig davon, an welchem Eingang ein Pegelwechsel erfolgt.

Die Unteransprüche stellen vorteilhafte Ausgestaltungen der Erfindung dar.

Es erfolgt nun die Beschreibung anhand der Fig. 2, welche das vollständige Schaltbild für ein Ausführungsbeispiel des erfindungsgemäßen EXOR-Gatters beinhaltet. Erkennbar sind die Bestandteile des EXOR-Gatters gemäß Fig. 1, wobei alle Bezeichnungen, auch für die darüberhinaus gleichgebliebenen Teile der Fig. 1, beibehalten sind.

Erfindungsgemäß ist auch die obere Eingangsstufe für das erste Eingangssignal u _{E 1} hinter den Eingangstransistoren EF₁ und EF₂ mit nachfolgenden Emitterfolgern EF₅ und EF₆ versehen, welche über Dioden D₁ und D₂ angekoppelt sind. Die Emitterwiderstände sind für die Eingangstransistoren mit R₂ bzw. für die Emitterfolger mit R₃ jeweils gleich. Durch diesen Aufbau sind die Eingangsstufen symmetrisch und bieten damit gleiche Eingangsimpedanzen. Zu dem eigentlichen EXOR-Gatter ist ein zweites gleichartig aufgebautes Gatter vorgesehen, wobei die beiden Ausgänge parallel geschaltet sind. Die Ansteuerung dieser zweiten Stromschaltergruppe erfolgt in der gleichen Weise wie die der ersten Gruppe, indem nunmehr zusätzlich das untere Stromschalterpaar T₂₅ und T₂₆ des zweiten EXOR-Gatters von den beiden Ausgängen der zusätzlich vorgesehenen Emitterfolger der oberen Eingangsstufe EF₅ bzw. EF₆ angesteuert werden. In entsprechender Weise werden die Basiseingänge der beiden oberen Stromschalterpaare T₂₁, T₂₂ bzw. T₂₃, T₂₄ des zweiten EXOR-Gatters von den Emitter-Ausgängen der Eingangstransistoren EF₃ bzw. EF₄ der unteren Eingangsstufe angesteuert.

Gemäß dem Realisierungsbeispiel nach Fig. 2 sind die Lastwiderstände R₁ für beide Verknüpfungsstufen dieselben, und die speisenden Stromquellen sind in entsprechender Weise jeweils für den halben Strom i₀/2 ausgelegt. Der Ausgangsbuffer entspricht in Aufbau und Funktion dem Ausgangsbuffer des EXOR-Gatters nach Fig. 1.

Die Vorteile des erfindungsgemäßen EXOR-Gatters im Einzelnen:

1. Einsatz des EXOR-Gatters als Frequenzverdoppler.
Beim Einsatz des EXOR-Gatters als Frequenzverdoppler (Eingangsspannungen u _{E 1} und u _{E 2} laut Definition in Abschnitt 1.1) erhält man eine Ausgangsspannung, die im Idealfall gleichspannungsfrei ist und deren Tastverhältnis 1 : 1 ist.

Berücksichtigt man den durch die unterschiedlichen Signalwege zu den oberen und unteren Stromschalterebenen hervorgerufenen Laufzeitunterschied zwischen den Eingangssignalen durch einen zusätzlichen Phasenwinkel ξ, so läßt sich beim Einsatz des Doppel-EXOR-Gatters als Frequenzverdoppler für die Ausgangsgleichspannung u _A = folgender Zusammenhang herleiten (vgl. Diplomarbeit L. Schmidt):

u _A= = U _A,0 · cos Φcos|ξ · (ω ) | (2)

Für Φ = (2n-1) · π/2 (n = 0, ±1, ±2, . . .) wird das Ausgangssignal gleichspannungsfrei unabhängig von der Kreisfrequenz!

2. Differenzieren und Gleichrichten
Bei Verwendung des EXOR-Gatters zum Differenzieren und Gleichrichten einer beliebigen Bitfolge entfallen die oben beschriebenen Nachteile des EXOR-Gatters. Die ansteigende und die abfallende Flanke besitzen hier die gleiche Flankensteilheit, weil bei jedem Schaltvorgang sowohl eine untere als auch eine obere Stromschalterebene umgeschaltet werden, d. h. die RC-Zeitkonstanten sowie die Transistorschaltzeiten beider Signalwege beeinflussen in gleicher Weise beide Flanken des Ausgangssignals. Hieraus folgt auch, daß das Ausgangssignal gleiche Flankensteilheiten besitzt und daß die Kurvenform des Ausgangssignals unabhängig davon ist, welcher der beiden Doppel-EXOR-Eingänge direkt und welcher verzögert angesteuert wird.

3. Anwendung des EXOR-Gatters als Phasendetektor
Steuert man das EXOR-Gatter so mit einem periodischen Signal an, daß zwischen den sonst gleichen EXOR-Eingangsspannungen lediglich eine Phasenverschiebung besteht, so ergibt sich für den Gleichspannungsanteil u _A= des Ausgangssignals der in Gleichung (2) angegebene Wert. Die maximale Empfindlichkeit du _A=/d Φ, die bei ∇=π/2 auftritt, ist zwar um den Faktor cos|ξ(ω)| geringer als beim Standard-EXOR-Gatter jedoch im Gegensatz zu diesem frequenzunabhängig. Somit ist auch der Symmetriepunkt der Funktion u _A= = f( Φ ) frequenzunabhängig.

4. Logische Verknüpfung von Bitfolgen
Da beim EXOR-Gatter immer sowohl eine obere als auch eine untere Stromschalterebene umschaltet, unabhängig davon, welcher der beiden Eingangs-Spannungspegel wechselt, ist die Signallaufzeit zwischen dem Eingang und dem Ausgang konstant.

Die frequenzabhängige Laufzeitdifferenz zwischen den Signalen an den oberen und den unteren Stromschalterebenen der Verknüpfungsstufen führt hier also nicht zu einem Jitter des Ausgangssignals.

Die Flankensteilheit des Ausgangssignals ist beim völlig symmetrischen EXOR immer gleich, unabhängig davon, an welchem EXOR-Eingang ein Pegelwechsel erfolgt. Sie ist allerdings etwas geringer als beim Standard-EXOR.

Das erfindungsgemäße Gatter erweist sich also bei allen o. g. typischen EXOR-Anwendungen als vorteilhaft gegenüber dem EXOR-Gatter gemäß Fig. 1. Der Mehraufwand an Schaltelementen stellt bei der monolithischen Integration demgegenüber keinen wesentlichen Nachteil dar.

Die im vorigen Abschnitt 4. erwähnte etwas geringere Flankensteilheit kann am Ausgang der Verknüpfungsstufe durch eine zusätzliche Versteilerungsstufe ausgeglichen werden.

Claims (5)

1. Schaltungsanordnung zur ausschließenden ODER-Verknüpfung zweier Signale, mit einer Gruppe von übereinander angeordneten, von einer mit dem einen Pol der Betriebsspannungsquelle verbundenen Stromquelle I₀ gespeisten Stromschaltern, mit von der Betriebsspannungsquelle gespeisten Transistoreingangsstufen in Emitterschaltung jeweils für beide Eingänge der Eingangssignale zur Pegelanpassung und Entkopplung, wobei die eine Eingangsstufe zur Verschiebung des Pegels zwischen den beiden Eingangssignalen zusätzlich ein über ein Diodenpaar gekoppeltes Emitterfolgerpaar aufweist, deren Ausgänge das untere Transistor-Stromschalterpaar an seinen beiden Basiseingängen symmetrisch ansteuert und wobei die andere Eingangsstufe die beiden oberen in die Ausgänge der unteren Stromschalter seriell geschalteten Transistor-Stromschalterpaare jeweils symmetrisch an ihren beiden Basiseingängen ansteuert, wobei die ungleich angesteuerten Kollektoren der oberen Stromschalter paarweise zusammengeschaltet sind, über gleiche Lastwiderstände mit dem anderen Pol der Betriebsspannungsquelle verbunden sind und das Differenzausgangssignal abgeben, dadurch gekennzeichnet,
daß eine zweite gleiche Stromschaltergruppe (T₂₁, T₂₂; T₂₃, T₂₄; T₂₅, T₂₆) vorgesehen ist, deren beide Ausgänge (i₂₁, i₂₃; i₂₂, i₂₄) parallel zu den beiden Ausgängen (i₁₁, i₁₃; i₁₂, i₁₄) der ersten Gruppe (T₁₁, T₁₂; T₁₃, T₁₄; T₁₅, T₁₆) geschaltet sind,
daß auch die andere Eingangsstufe zusätzlich ein über ein weiteres Diodenpaar (D₁, D₂) gekoppeltes Emitterfolgerpaar (EF₅, EF₆) aufweist, deren beide Ausgänge jeweils mit einem der beiden Basiseingänge des unteren Transistorpaares (T₂₅, T₂₆) der zweiten Stromschaltergruppe verbunden sind, und
daß die beiden Emitter der Eingangstransistoren (EF₃, EF₄) der einen Eingangsstufe symmetrisch jeweils mit den beiden Basiseingängen der beiden oberen Transistorpaare (T₂₁, T₂₄; T₂₂, T₂₃) der zweiten Stromschaltergruppe verbunden sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangstransistoren (EF₁, EF₂; EF₃, EF₄) der Eingangsstufen jeweils gleiche Emitterwiderstände (R₂) aufweisen.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Emitterfolgertransistoren (EF₅, EF₆; EF₇ EF₈) der Eingangsstufen jeweils gleiche Emitterwiderstände (R₃) aufweisen.

4. Schaltungsanordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet,
daß die beiden Stromschaltergruppen jeweils von einer Stromquelle der halben Stromstärke (I₀/2) gespeist sind und
daß die beiden Ausgänge der beiden Stromschaltergruppen jeweils einen gemeinsamen Lastwiderstand (R₁) aufweisen.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Ausführung in E²CL-Technik.